JP2003046865A - 固体撮像装置およびその駆動方法 - Google Patents
固体撮像装置およびその駆動方法Info
- Publication number
- JP2003046865A JP2003046865A JP2001233698A JP2001233698A JP2003046865A JP 2003046865 A JP2003046865 A JP 2003046865A JP 2001233698 A JP2001233698 A JP 2001233698A JP 2001233698 A JP2001233698 A JP 2001233698A JP 2003046865 A JP2003046865 A JP 2003046865A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- level
- selected row
- potential
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ＦＤＡ方式を用いた固体撮像装置において、
ＰＤ部の面積確保や光電変換セルサイズの微細化を容易
に実現する。 【解決手段】 １つの光電変換セルに、１つの光電変換
素子（ＰＤ部）１に対応したフローティングディフュー
ジョン（ＦＤ）部２と、ＦＤ部の電位を検出する画素ア
ンプ５と、ＰＤ部からの電荷信号をＦＤ部に読み出す読
出しトランジスタ３と、ＦＤ部の電位をドレイン線７の
電位に初期化するリセットトランジスタ４とを設け、ロ
ードゲート線１１に画素アンプの動作電圧を印加し、水
平ブランキング期間内でかつ選択対象行のドレイン線電
圧が「Ｈ」レベルの期間内に、リセットトランジスタを
オンして、ＦＤ部電位をリセットレベルとして画素アン
プで検出し、リセットトランジスタをオフした後に読出
しトランジスタをオンして、ＦＤ部電位を蓄積信号レベ
ルとして画素アンプで検出する。
ＰＤ部の面積確保や光電変換セルサイズの微細化を容易
に実現する。 【解決手段】 １つの光電変換セルに、１つの光電変換
素子（ＰＤ部）１に対応したフローティングディフュー
ジョン（ＦＤ）部２と、ＦＤ部の電位を検出する画素ア
ンプ５と、ＰＤ部からの電荷信号をＦＤ部に読み出す読
出しトランジスタ３と、ＦＤ部の電位をドレイン線７の
電位に初期化するリセットトランジスタ４とを設け、ロ
ードゲート線１１に画素アンプの動作電圧を印加し、水
平ブランキング期間内でかつ選択対象行のドレイン線電
圧が「Ｈ」レベルの期間内に、リセットトランジスタを
オンして、ＦＤ部電位をリセットレベルとして画素アン
プで検出し、リセットトランジスタをオフした後に読出
しトランジスタをオンして、ＦＤ部電位を蓄積信号レベ
ルとして画素アンプで検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の光電変換素
子が配置された固体撮像装置およびその駆動方法に係
り、特に光電変換セルの開口率向上やサイズ縮小化技術
に関する。
子が配置された固体撮像装置およびその駆動方法に係
り、特に光電変換セルの開口率向上やサイズ縮小化技術
に関する。
【０００２】
【従来の技術】従来のＭＯＳ型イメージセンサは、フロ
ーティングディフュージョン部（以下、ＦＤ部と略称す
る）を縮小化して感度向上を図るためと、フォトダイオ
ード部（以下、ＰＤ部と略称する）の表面をＰ型半導体
で覆い白キズ対策を図るために、フローティング・ディ
フュージョン・アンプリファー（以下、ＦＤＡと略称す
る）方式の画素構造を採用してきた。
ーティングディフュージョン部（以下、ＦＤ部と略称す
る）を縮小化して感度向上を図るためと、フォトダイオ
ード部（以下、ＰＤ部と略称する）の表面をＰ型半導体
で覆い白キズ対策を図るために、フローティング・ディ
フュージョン・アンプリファー（以下、ＦＤＡと略称す
る）方式の画素構造を採用してきた。
【０００３】
【発明が解決しようとする課題】この方式は、ＰＤ部に
蓄積された電荷を一旦ＦＤ部に読み出す読出しトランジ
スタと、光電変換セルごとに設けられた画素アンプと、
ＦＤ部の電位をリセットするリセットトランジスタと、
垂直走査を行う行選択トランジスタとで構成され、１つ
の光電変換セルに合計４つのトランジスタが必要とな
り、セルに占めるトランジスタ部分のサイズが大きくな
り、ＰＤ部の面積の確保や一つの光電変換セルサイズの
微細化が困難であるという問題を抱えている。
蓄積された電荷を一旦ＦＤ部に読み出す読出しトランジ
スタと、光電変換セルごとに設けられた画素アンプと、
ＦＤ部の電位をリセットするリセットトランジスタと、
垂直走査を行う行選択トランジスタとで構成され、１つ
の光電変換セルに合計４つのトランジスタが必要とな
り、セルに占めるトランジスタ部分のサイズが大きくな
り、ＰＤ部の面積の確保や一つの光電変換セルサイズの
微細化が困難であるという問題を抱えている。
【０００４】本発明は、かかる問題点に鑑みてなされた
ものであり、その目的は、ＦＤＡ方式で一般的に使用さ
れる前記４つのトランジスタのうち、行選択トランジス
タをなくすことによって、１つの光電変換セルを３つの
トランジスタのみで構成できるようにするとともに、リ
セットトランジスタのゲート電圧印加線を、光電変換セ
ル領域を遮光する遮光層と兼用させることもできるた
め、ＰＤ部の面積確保や光電変換セルサイズの微細化を
容易に実現できる固体撮像装置およびその駆動方法を提
供することにある。
ものであり、その目的は、ＦＤＡ方式で一般的に使用さ
れる前記４つのトランジスタのうち、行選択トランジス
タをなくすことによって、１つの光電変換セルを３つの
トランジスタのみで構成できるようにするとともに、リ
セットトランジスタのゲート電圧印加線を、光電変換セ
ル領域を遮光する遮光層と兼用させることもできるた
め、ＰＤ部の面積確保や光電変換セルサイズの微細化を
容易に実現できる固体撮像装置およびその駆動方法を提
供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の固体撮像装置の駆動方法は、光
電変換素子（ＰＤ部）と、光電変換素子に対応するフロ
ーティングディフュージョン（ＦＤ）部と、ＦＤ部の電
位を検出する画素アンプと、光電変換素子で光電変換さ
れた電荷信号をＦＤ部に読み出す読出しトランジスタ
と、ＦＤ部の電位をドレイン線の電位に設定するリセッ
トトランジスタとで構成された光電変換セルが複数個半
導体基板上で行列状に配置された固体撮像装置を駆動す
る方法であって、水平ブランキング期間内において、選
択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行
のドレイン線を「Ｌｏｗ」レベルにし、少なくとも非選
択行のドレイン線につながった光電変換セルのリセット
トランジスタをオンして、選択行の光電変換セル内の画
素アンプを活性化状態にし、非選択行の光電変換セル内
の画素アンプを非活性状態にして、任意の行の光電変換
セルで蓄積された電荷信号を検出することを特徴とす
る。
め、本発明に係る第１の固体撮像装置の駆動方法は、光
電変換素子（ＰＤ部）と、光電変換素子に対応するフロ
ーティングディフュージョン（ＦＤ）部と、ＦＤ部の電
位を検出する画素アンプと、光電変換素子で光電変換さ
れた電荷信号をＦＤ部に読み出す読出しトランジスタ
と、ＦＤ部の電位をドレイン線の電位に設定するリセッ
トトランジスタとで構成された光電変換セルが複数個半
導体基板上で行列状に配置された固体撮像装置を駆動す
る方法であって、水平ブランキング期間内において、選
択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択行
のドレイン線を「Ｌｏｗ」レベルにし、少なくとも非選
択行のドレイン線につながった光電変換セルのリセット
トランジスタをオンして、選択行の光電変換セル内の画
素アンプを活性化状態にし、非選択行の光電変換セル内
の画素アンプを非活性状態にして、任意の行の光電変換
セルで蓄積された電荷信号を検出することを特徴とす
る。
【０００６】この構成によれば、１つの光電変換セル内
のトランジスタを、画素アンプと、読出しトランジスタ
と、リセットトランジスタの３つのみで構成し、リセッ
トトランジスタのゲート電圧印加線を、光電変換セル領
域を遮光する遮光層と兼用させ、ドレイン線にパルス信
号（ＶＤＤＣＥＬ）を与えて、その「Ｈｉｇｈ」レベル
時と「Ｌｏｗ」レベル時のそれぞれで、全ての光電変換
セルのリセットトランジスタをオン／オフすることで、
垂直走査機能を実現することができ、従来では光電変換
セルに必要であった行選択トランジスタが不要となり、
ＰＤ部の面積確保や光電変換セルサイズの微細化を実現
することが可能になる。
のトランジスタを、画素アンプと、読出しトランジスタ
と、リセットトランジスタの３つのみで構成し、リセッ
トトランジスタのゲート電圧印加線を、光電変換セル領
域を遮光する遮光層と兼用させ、ドレイン線にパルス信
号（ＶＤＤＣＥＬ）を与えて、その「Ｈｉｇｈ」レベル
時と「Ｌｏｗ」レベル時のそれぞれで、全ての光電変換
セルのリセットトランジスタをオン／オフすることで、
垂直走査機能を実現することができ、従来では光電変換
セルに必要であった行選択トランジスタが不要となり、
ＰＤ部の面積確保や光電変換セルサイズの微細化を実現
することが可能になる。
【０００７】前記の目的を達成するため、本発明に係る
固体撮像装置は、光電変換素子（ＰＤ部）と、光電変換
素子に対応するフローティングディフュージョン（Ｆ
Ｄ）部と、ＦＤ部の電位を検出する画素アンプと、光電
変換素子で光電変換された電荷信号をＦＤ部に読み出す
読出しトランジスタと、ＦＤ部の電位をドレイン線の電
位に設定するリセットトランジスタとで構成された光電
変換セルが複数個半導体基板上で行列状に配置された固
体撮像装置であって、水平ブランキング期間内におい
て、選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非
選択行のドレイン線を「Ｌｏｗ」レベルにし、少なくと
も非選択行のドレイン線につながった光電変換セルのリ
セットトランジスタをオンして、選択行の光電変換セル
内のＦＤ部の電位をリセットレベルとして画素アンプで
検出し、次に少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタをオフしかつ
読出しトランジスタをオンして、選択行の光電変換セル
内のＦＤ部の電位を蓄積信号レベルとして画素アンプで
検出し、リセットレベルと蓄積信号レベルの差を検出す
るノイズキャンセル回路を半導体基板上に備えたことを
特徴とする。
固体撮像装置は、光電変換素子（ＰＤ部）と、光電変換
素子に対応するフローティングディフュージョン（Ｆ
Ｄ）部と、ＦＤ部の電位を検出する画素アンプと、光電
変換素子で光電変換された電荷信号をＦＤ部に読み出す
読出しトランジスタと、ＦＤ部の電位をドレイン線の電
位に設定するリセットトランジスタとで構成された光電
変換セルが複数個半導体基板上で行列状に配置された固
体撮像装置であって、水平ブランキング期間内におい
て、選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非
選択行のドレイン線を「Ｌｏｗ」レベルにし、少なくと
も非選択行のドレイン線につながった光電変換セルのリ
セットトランジスタをオンして、選択行の光電変換セル
内のＦＤ部の電位をリセットレベルとして画素アンプで
検出し、次に少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタをオフしかつ
読出しトランジスタをオンして、選択行の光電変換セル
内のＦＤ部の電位を蓄積信号レベルとして画素アンプで
検出し、リセットレベルと蓄積信号レベルの差を検出す
るノイズキャンセル回路を半導体基板上に備えたことを
特徴とする。
【０００８】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、ノイズキャンセル回路に
より、画素アンプの閾値ばらつきやノイズ成分を除去す
ることが可能になる。
駆動方法による利点に加えて、ノイズキャンセル回路に
より、画素アンプの閾値ばらつきやノイズ成分を除去す
ることが可能になる。
【０００９】前記の目的を達成するため、本発明に係る
第２の固体撮像装置の駆動方法は、光電変換素子と、光
電変換素子に対応するフローティングディフュージョン
（ＦＤ）部と、ＦＤ部の電位を検出する画素アンプと、
光電変換素子で光電変換された電荷信号をＦＤ部に読み
出す読出しトランジスタと、ＦＤ部の電位をドレイン線
の電位に設定するリセットトランジスタとで構成された
光電変換セルが複数個半導体基板上で行列状に配置され
た固体撮像装置の駆動方法であって、水平ブランキング
期間内において、選択行のドレイン線を「Ｈｉｇｈ」レ
ベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルに
する工程と、少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタと各列の出力
信号線につながったロードトランジスタをオンし、次に
リセットトランジスタとロードトランジスタをオフし
て、選択行の光電変換セル内のＦＤ部の電位を信号のな
い基準レベルとして画素アンプで検出する工程と、ロー
ドトランジスタと読出しトランジスタをオンし、次にロ
ードトランジスタと読出しトランジスタをオフして、選
択行の光電変換セル内のＦＤ部の電位を蓄積信号レベル
として画素アンプで検出する工程と、選択行のドレイン
線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした
後、リセットトランジスタをオン／オフして、選択行を
非選択にする工程とを含むことを特徴とする。
第２の固体撮像装置の駆動方法は、光電変換素子と、光
電変換素子に対応するフローティングディフュージョン
（ＦＤ）部と、ＦＤ部の電位を検出する画素アンプと、
光電変換素子で光電変換された電荷信号をＦＤ部に読み
出す読出しトランジスタと、ＦＤ部の電位をドレイン線
の電位に設定するリセットトランジスタとで構成された
光電変換セルが複数個半導体基板上で行列状に配置され
た固体撮像装置の駆動方法であって、水平ブランキング
期間内において、選択行のドレイン線を「Ｈｉｇｈ」レ
ベルにし、非選択行のドレイン線を「Ｌｏｗ」レベルに
する工程と、少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタと各列の出力
信号線につながったロードトランジスタをオンし、次に
リセットトランジスタとロードトランジスタをオフし
て、選択行の光電変換セル内のＦＤ部の電位を信号のな
い基準レベルとして画素アンプで検出する工程と、ロー
ドトランジスタと読出しトランジスタをオンし、次にロ
ードトランジスタと読出しトランジスタをオフして、選
択行の光電変換セル内のＦＤ部の電位を蓄積信号レベル
として画素アンプで検出する工程と、選択行のドレイン
線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした
後、リセットトランジスタをオン／オフして、選択行を
非選択にする工程とを含むことを特徴とする。
【００１０】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、基準レベルの検出は、リ
セットトランジスタとロードトランジスタが共にオフの
ときに行われ、この時、ロードトランジスタがオフする
と、信号線内の電子が、基準レベルのＦＤ部の電位がか
かった、画素内アンプゲートの下を通ってＶＤＤ電源に
流れ、安定したリセットゲート下の電位になり、安定し
た信号線電位を実現することができる。また、信号レベ
ルの検出は、読出しトランジスタとロードトランジスタ
が共にオフのときに行われ、この時、ロードトランジス
タがオフすると、信号線内の電子が、信号レベルのＦＤ
部の電位がかかった、画素内アンプゲートの下を通って
ＶＤＤ電源に流れ、安定したリセットゲート下の電位に
なり、安定した信号線電位を実現することができる。
駆動方法による利点に加えて、基準レベルの検出は、リ
セットトランジスタとロードトランジスタが共にオフの
ときに行われ、この時、ロードトランジスタがオフする
と、信号線内の電子が、基準レベルのＦＤ部の電位がか
かった、画素内アンプゲートの下を通ってＶＤＤ電源に
流れ、安定したリセットゲート下の電位になり、安定し
た信号線電位を実現することができる。また、信号レベ
ルの検出は、読出しトランジスタとロードトランジスタ
が共にオフのときに行われ、この時、ロードトランジス
タがオフすると、信号線内の電子が、信号レベルのＦＤ
部の電位がかかった、画素内アンプゲートの下を通って
ＶＤＤ電源に流れ、安定したリセットゲート下の電位に
なり、安定した信号線電位を実現することができる。
【００１１】前記の目的を達成するため、本発明に係る
第３の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置の駆動方法であって、水平ブ
ランキング期間内において、選択行のドレイン線を「Ｈ
ｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏ
ｗ」レベルにし、少なくとも非選択行のドレイン線につ
ながった光電変換セルのリセットトランジスタと各列の
出力信号線につながったロードトランジスタをオンし、
先にリセットトランジスタをオフした後にロードトラン
ジスタをオフして、選択行の光電変換セル内のＦＤ部の
電位を信号のない基準レベルとして画素アンプで検出
し、ロードトランジスタと読出しトランジスタをオン
し、次にロードトランジスタと読出しトランジスタをオ
フして、選択行の光電変換セル内のＦＤ部の電位を蓄積
信号レベルとして画素アンプで検出し、次に、選択行の
ドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベル
にした後、リセットトランジスタをオン／オフして、選
択行を非選択にすることを特徴とする。
第３の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置の駆動方法であって、水平ブ
ランキング期間内において、選択行のドレイン線を「Ｈ
ｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏ
ｗ」レベルにし、少なくとも非選択行のドレイン線につ
ながった光電変換セルのリセットトランジスタと各列の
出力信号線につながったロードトランジスタをオンし、
先にリセットトランジスタをオフした後にロードトラン
ジスタをオフして、選択行の光電変換セル内のＦＤ部の
電位を信号のない基準レベルとして画素アンプで検出
し、ロードトランジスタと読出しトランジスタをオン
し、次にロードトランジスタと読出しトランジスタをオ
フして、選択行の光電変換セル内のＦＤ部の電位を蓄積
信号レベルとして画素アンプで検出し、次に、選択行の
ドレイン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベル
にした後、リセットトランジスタをオン／オフして、選
択行を非選択にすることを特徴とする。
【００１２】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、第２の固体撮像装置の駆
動方法に比較して、基準レベルを検出する際に、リセッ
トトランジスタをロードトランジスタよりも早くオフに
することで、ＦＤ部の基準レベルを早く安定にさせるた
め、信号線の電位が更に安定化する。
駆動方法による利点に加えて、第２の固体撮像装置の駆
動方法に比較して、基準レベルを検出する際に、リセッ
トトランジスタをロードトランジスタよりも早くオフに
することで、ＦＤ部の基準レベルを早く安定にさせるた
め、信号線の電位が更に安定化する。
【００１３】前記の目的を達成するため、本発明に係る
第４の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置の駆動方法であって、水平ブ
ランキング期間内において、各列の出力信号線につなが
ったロードトランジスタのゲート電圧を画素アンプの動
作点となる電圧に設定し、選択行のドレイン線を「Ｈｉ
ｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」
レベルにし、少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタをオンして、
選択行の光電変換セル内のＦＤ部の電位をリセットレベ
ルとして画素アンプで検出し、少なくとも非選択行のド
レイン線につながった光電変換セルのリセットトランジ
スタをオフした後に読出しトランジスタをオンして、選
択行の光電変換セル内のＦＤ部の電位を蓄積信号レベル
として画素アンプで検出し、次に、選択行のドレイン線
を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、
少なくとも非選択行のドレイン線につながった光電変換
セルのリセットトランジスタをオン／オフして、選択行
を非選択にすることを特徴とする。
第４の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置の駆動方法であって、水平ブ
ランキング期間内において、各列の出力信号線につなが
ったロードトランジスタのゲート電圧を画素アンプの動
作点となる電圧に設定し、選択行のドレイン線を「Ｈｉ
ｇｈ」レベルにし、非選択行のドレイン線を「Ｌｏｗ」
レベルにし、少なくとも非選択行のドレイン線につなが
った光電変換セルのリセットトランジスタをオンして、
選択行の光電変換セル内のＦＤ部の電位をリセットレベ
ルとして画素アンプで検出し、少なくとも非選択行のド
レイン線につながった光電変換セルのリセットトランジ
スタをオフした後に読出しトランジスタをオンして、選
択行の光電変換セル内のＦＤ部の電位を蓄積信号レベル
として画素アンプで検出し、次に、選択行のドレイン線
を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした後、
少なくとも非選択行のドレイン線につながった光電変換
セルのリセットトランジスタをオン／オフして、選択行
を非選択にすることを特徴とする。
【００１４】この構成によれば、第１の固体撮像装置の
駆動方法による利点に加えて、画素アンプのロードトラ
ンジスタのゲート電圧を画素アンプの動作点となる電圧
に設定することで電荷検出を行なうことができる。
駆動方法による利点に加えて、画素アンプのロードトラ
ンジスタのゲート電圧を画素アンプの動作点となる電圧
に設定することで電荷検出を行なうことができる。
【００１５】前記の目的を達成するため、本発明に係る
第５の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置を駆動する方法であって、水
平ブランキング期間内において、選択行のドレイン線を
「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌ
ｏｗ」レベルにし、各列の出力信号線につながったロー
ドトランジスタのゲート電圧を「Ｌｏｗ」レベルに設定
し、少なくとも非選択行のドレイン線につながった光電
変換セルのリセットトランジスタをオン／オフした後、
読出しトランジスタをオン／オフして、光電変換セルで
生成された電荷信号を初期化し、次に、選択行のドレイ
ン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした
後、少なくとも非選択行のドレイン線につながった光電
変換セルのリセットトランジスタをオン／オフして、選
択行を非選択に戻すことを特徴とする。
第５の固体撮像装置の駆動方法は、光電変換素子（ＰＤ
部）と、光電変換素子に対応するフローティングディフ
ュージョン（ＦＤ）部と、ＦＤ部の電位を検出する画素
アンプと、光電変換素子で光電変換された電荷信号をＦ
Ｄ部に読み出す読出しトランジスタと、ＦＤ部の電位を
ドレイン線の電位に設定するリセットトランジスタとで
構成された光電変換セルが複数個半導体基板上で行列状
に配置された固体撮像装置を駆動する方法であって、水
平ブランキング期間内において、選択行のドレイン線を
「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を「Ｌ
ｏｗ」レベルにし、各列の出力信号線につながったロー
ドトランジスタのゲート電圧を「Ｌｏｗ」レベルに設定
し、少なくとも非選択行のドレイン線につながった光電
変換セルのリセットトランジスタをオン／オフした後、
読出しトランジスタをオン／オフして、光電変換セルで
生成された電荷信号を初期化し、次に、選択行のドレイ
ン線を「Ｈｉｇｈ」レベルから「Ｌｏｗ」レベルにした
後、少なくとも非選択行のドレイン線につながった光電
変換セルのリセットトランジスタをオン／オフして、選
択行を非選択に戻すことを特徴とする。
【００１６】この構成によれば、画素アンプは電位検出
することなく、光電変換素子のみリセット状態にするこ
とができ、電子シャッター機能を実現することができ
る。
することなく、光電変換素子のみリセット状態にするこ
とができ、電子シャッター機能を実現することができ
る。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。なお、以下の実施形態で
は、固体撮像装置としてＭＯＳ型イメージセンサを例に
説明する。
て、図面を参照して説明する。なお、以下の実施形態で
は、固体撮像装置としてＭＯＳ型イメージセンサを例に
説明する。
【００１８】（第１の実施形態）まず、本発明の第１の
実施形態について、図１から図３を参照して説明する。
実施形態について、図１から図３を参照して説明する。
【００１９】図１は、本発明の第１の実施形態に係るＭ
ＯＳ型イメージセンサにおける光電変換セルの回路構成
図である。なお、図１の光電変換セルの構成は、後述す
る他の実施形態においても同様である。
ＯＳ型イメージセンサにおける光電変換セルの回路構成
図である。なお、図１の光電変換セルの構成は、後述す
る他の実施形態においても同様である。
【００２０】図１において、１は光電変換を行なうＰＤ
部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ
部２に電荷読出しを行う読出しトランジスタ、４はＦＤ
部２の電位をドレイン線信号ＶＤＤＣＥＬの電位に初期
化するリセットトランジスタ、５はＦＤ部２の電荷検出
を行う画素アンプ、６は画素アンプ５と共にソースフォ
ロワアンプを形成するためのロードトランジスタ、７は
ドレイン線、８は読出しトランジスタ３に読み出し信号
ＲＥＡＤを印加する読み出しパルス線、９はＦＤ部２の
電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化す
るリセット信号ＲＥＳＴが印加されるリセットパルス
線、１０は画素アンプ５で検出された画素信号ＶＯを伝
達する出力信号線、１１はロードトランジスタ６のゲー
トにロードゲート信号ＬＧＣＥＬを印加するロードゲー
ト線、１２はロードトランジスタ６のソースにソース電
圧信号ＳＣＥＬを印加するソース線である。
部、２は光電変換後の電荷を蓄積するＦＤ部、３はＦＤ
部２に電荷読出しを行う読出しトランジスタ、４はＦＤ
部２の電位をドレイン線信号ＶＤＤＣＥＬの電位に初期
化するリセットトランジスタ、５はＦＤ部２の電荷検出
を行う画素アンプ、６は画素アンプ５と共にソースフォ
ロワアンプを形成するためのロードトランジスタ、７は
ドレイン線、８は読出しトランジスタ３に読み出し信号
ＲＥＡＤを印加する読み出しパルス線、９はＦＤ部２の
電位をドレイン電圧信号ＶＤＤＣＥＬの電位に初期化す
るリセット信号ＲＥＳＴが印加されるリセットパルス
線、１０は画素アンプ５で検出された画素信号ＶＯを伝
達する出力信号線、１１はロードトランジスタ６のゲー
トにロードゲート信号ＬＧＣＥＬを印加するロードゲー
ト線、１２はロードトランジスタ６のソースにソース電
圧信号ＳＣＥＬを印加するソース線である。
【００２１】図２は、図１の光電変換セルをアレイ状に
配置したＭＯＳ型イメージセンサの全体回路構成図で、
図３はその駆動方法を示す動作タイミング図である。
配置したＭＯＳ型イメージセンサの全体回路構成図で、
図３はその駆動方法を示す動作タイミング図である。
【００２２】図２において、３１はタイミング発生回
路、３２はノイズキャンセル回路、３３は水平ライン走
査回路、３４は出力アンプ、３５はマルチプレクサ、３
６は垂直ライン走査回路である。タイミング発生回路３
１は、ロードゲート信号ＬＧＣＥＬ、ソース電圧信号Ｓ
ＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホールドパ
ルスＳＨＮＣを生成するとともに、ドレイン電圧信号Ｖ
ＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミングを
制御する。
路、３２はノイズキャンセル回路、３３は水平ライン走
査回路、３４は出力アンプ、３５はマルチプレクサ、３
６は垂直ライン走査回路である。タイミング発生回路３
１は、ロードゲート信号ＬＧＣＥＬ、ソース電圧信号Ｓ
ＣＥＬ、リセット信号ＲＥＳＥＴ、サンプルホールドパ
ルスＳＨＮＣを生成するとともに、ドレイン電圧信号Ｖ
ＤＤＣＥＬ、読み出し信号ＲＥＡＤの生成タイミングを
制御する。
【００２３】以下、図２および図３を用いて、本実施形
態によるＭＯＳ型イメージセンサの動作について詳細に
説明する。なお、図３の動作タイミングは、水平ブラン
キング期間内で一連の動作を完結させるものである。
態によるＭＯＳ型イメージセンサの動作について詳細に
説明する。なお、図３の動作タイミングは、水平ブラン
キング期間内で一連の動作を完結させるものである。
【００２４】まず、ロードゲート線１１にロードゲート
信号ＬＧＣＥＬとして、画素アンプ５が動作する所定の
一定電圧Ｖｃｌｇを印加する。次に、選択対象行のドレ
イン電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした
後、全ての光電変換セルに共通するリセット信号ＲＥＳ
ＥＴを活性化して、ＦＤ部２の電位をドレイン電圧信号
ＶＤＤＣＥＬの電位に初期化する。このとき、ＦＤ部２
の電位をリセットレベルＶｒとして画素アンプで検出
し、出力信号線１０を介して、このリセットレベルＶｒ
をサンプルホールドパルスＳＨＮＣでサンプリングし
て、ノイズキャンセル回路３２にて、画素信号ＶＯのリ
セットレベルクランプを行なう（図３の期間Ｔｒ）。
信号ＬＧＣＥＬとして、画素アンプ５が動作する所定の
一定電圧Ｖｃｌｇを印加する。次に、選択対象行のドレ
イン電圧信号ＶＤＤＣＥＬを「Ｈｉｇｈ」レベルにした
後、全ての光電変換セルに共通するリセット信号ＲＥＳ
ＥＴを活性化して、ＦＤ部２の電位をドレイン電圧信号
ＶＤＤＣＥＬの電位に初期化する。このとき、ＦＤ部２
の電位をリセットレベルＶｒとして画素アンプで検出
し、出力信号線１０を介して、このリセットレベルＶｒ
をサンプルホールドパルスＳＨＮＣでサンプリングし
て、ノイズキャンセル回路３２にて、画素信号ＶＯのリ
セットレベルクランプを行なう（図３の期間Ｔｒ）。
【００２５】次に、全ての光電変換セルに共通するリセ
ット信号ＲＥＳＥＴを非活性化した後、選択行の読み出
し信号ＲＥＡＤを活性化してＦＤ部２にＰＤ部１の蓄積
電荷を読み出し、画素アンプ５で蓄積信号レベルＶｓを
検出し、出力信号線１０を介して、この蓄積信号レベル
ＶｓをサンプルホールドパルスＳＨＮＣでサンプリング
して、ノイズキャンセル回路３２にて、画素信号ＶＯの
サンプルホールドを行なう（図３の期間Ｔｓ）。以上の
動作により、画素アンプ５の閾値ばらつきやノイズ成分
を除去した画素信号ＶＯを検出することができる。
ット信号ＲＥＳＥＴを非活性化した後、選択行の読み出
し信号ＲＥＡＤを活性化してＦＤ部２にＰＤ部１の蓄積
電荷を読み出し、画素アンプ５で蓄積信号レベルＶｓを
検出し、出力信号線１０を介して、この蓄積信号レベル
ＶｓをサンプルホールドパルスＳＨＮＣでサンプリング
して、ノイズキャンセル回路３２にて、画素信号ＶＯの
サンプルホールドを行なう（図３の期間Ｔｓ）。以上の
動作により、画素アンプ５の閾値ばらつきやノイズ成分
を除去した画素信号ＶＯを検出することができる。
【００２６】続いて、選択行のドレイン電圧信号ＶＤＤ
ＣＥＬを「Ｌｏｗ」レベルにして、全ての光電変換セル
に共通するリセット信号ＲＥＳＥＴを活性化すると、Ｆ
Ｄ部２の電位は、ドレイン電圧信号ＶＤＤＣＥＬの「Ｌ
ｏｗ」レベル（この場合、ＧＮＤ）になり、画素アンプ
５は動作しなくなる。以降、垂直ライン走査回路３６に
よって、再び該選択行のドレイン電圧信号ＶＤＤＣＥＬ
と読み出し信号ＲＥＡＤが活性化されるまで、該画素ア
ンプ５は動作しないため、非選択状態となる。
ＣＥＬを「Ｌｏｗ」レベルにして、全ての光電変換セル
に共通するリセット信号ＲＥＳＥＴを活性化すると、Ｆ
Ｄ部２の電位は、ドレイン電圧信号ＶＤＤＣＥＬの「Ｌ
ｏｗ」レベル（この場合、ＧＮＤ）になり、画素アンプ
５は動作しなくなる。以降、垂直ライン走査回路３６に
よって、再び該選択行のドレイン電圧信号ＶＤＤＣＥＬ
と読み出し信号ＲＥＡＤが活性化されるまで、該画素ア
ンプ５は動作しないため、非選択状態となる。
【００２７】すなわち、ドレイン電圧信号ＶＤＤＣＥ
Ｌ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴ
のタイミングによって、３つのトランジスタ３、４、５
だけで、光電変換セルの蓄積信号読み出し、蓄積信号リ
セット、および垂直走査が行えることになり、従来では
必要であった行選択トランジスタが不要になるととも
に、リセット信号ＲＥＳＥＴが印加されるリセット線９
を遮光層と兼用できるため、光電変換セル内のＰＤ部１
のサイズが大きくとれ、セルサイズの微細化に有利にな
る。
Ｌ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴ
のタイミングによって、３つのトランジスタ３、４、５
だけで、光電変換セルの蓄積信号読み出し、蓄積信号リ
セット、および垂直走査が行えることになり、従来では
必要であった行選択トランジスタが不要になるととも
に、リセット信号ＲＥＳＥＴが印加されるリセット線９
を遮光層と兼用できるため、光電変換セル内のＰＤ部１
のサイズが大きくとれ、セルサイズの微細化に有利にな
る。
【００２８】（第２の実施形態）次に、本発明の第２の
実施形態について、図２および図４を参照して説明す
る。
実施形態について、図２および図４を参照して説明す
る。
【００２９】図４は、本発明の第２の実施形態に係るＭ
ＯＳ型イメージセンサの駆動方法を示す動作タイミング
図である。以下、図２および図４を用いて、本実施形態
によるＭＯＳ型イメージセンサの動作について詳細に説
明する。なお、図４の動作タイミングは、水平ブランキ
ング期間内で一連の動作を完結させるものである。
ＯＳ型イメージセンサの駆動方法を示す動作タイミング
図である。以下、図２および図４を用いて、本実施形態
によるＭＯＳ型イメージセンサの動作について詳細に説
明する。なお、図４の動作タイミングは、水平ブランキ
ング期間内で一連の動作を完結させるものである。
【００３０】まず、選択対象行のドレイン電圧信号ＶＤ
ＤＣＥＬを「Ｈｉｇｈ」レベルにした後、各列のロード
トランジスタ６に共通するロードゲート信号ＬＧＣＥＬ
と、全ての光電変換セルに共通するリセット信号ＲＥＳ
ＥＴとを活性化して、ＦＤ部２の電位をドレイン電圧信
号ＶＤＤＣＥＬの電位に初期化する。次に、リセット信
号ＲＥＳＥＴを非活性化した後、マージン期間Ｔｍを設
けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この
直後に、画素アンプ５で信号のない基準レベルＶｒを検
出し、出力信号線１０を介して、この基準レベルＶｒを
サンプルホールドパルスＳＨＮＣでサンプリングして、
ノイズキャンセル回路３２にて、画素信号ＶＯの基準レ
ベルクランプを行なう（図４の期間Ｔｒ）。
ＤＣＥＬを「Ｈｉｇｈ」レベルにした後、各列のロード
トランジスタ６に共通するロードゲート信号ＬＧＣＥＬ
と、全ての光電変換セルに共通するリセット信号ＲＥＳ
ＥＴとを活性化して、ＦＤ部２の電位をドレイン電圧信
号ＶＤＤＣＥＬの電位に初期化する。次に、リセット信
号ＲＥＳＥＴを非活性化した後、マージン期間Ｔｍを設
けて、ロードゲート信号ＬＧＣＥＬを非活性化し、この
直後に、画素アンプ５で信号のない基準レベルＶｒを検
出し、出力信号線１０を介して、この基準レベルＶｒを
サンプルホールドパルスＳＨＮＣでサンプリングして、
ノイズキャンセル回路３２にて、画素信号ＶＯの基準レ
ベルクランプを行なう（図４の期間Ｔｒ）。
【００３１】次に、ロードゲート信号ＬＧＣＥＬと選択
行の読み出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰ
Ｄ部１の蓄積電荷を読み出した後、読み出し信号ＲＥＡ
Ｄを非活性化した後、マージン期間Ｔｍを設けて、ロー
ドゲート信号ＬＧＣＥＬを非活性化し、この直後に、画
素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線
１０を介して、この蓄積信号レベルＶｓをサンプルホー
ルドパルスＳＨＮＣでサンプリングして、ノイズキャン
セル回路３２にて、画素信号ＶＯのサンプルホールドを
行なう（図４の期間Ｔｓ）。
行の読み出し信号ＲＥＡＤを活性化して、ＦＤ部２にＰ
Ｄ部１の蓄積電荷を読み出した後、読み出し信号ＲＥＡ
Ｄを非活性化した後、マージン期間Ｔｍを設けて、ロー
ドゲート信号ＬＧＣＥＬを非活性化し、この直後に、画
素アンプ５で蓄積信号レベルＶｓを検出し、出力信号線
１０を介して、この蓄積信号レベルＶｓをサンプルホー
ルドパルスＳＨＮＣでサンプリングして、ノイズキャン
セル回路３２にて、画素信号ＶＯのサンプルホールドを
行なう（図４の期間Ｔｓ）。
【００３２】上記のように、リセット信号ＲＥＳＥＴを
ロードゲート信号ＬＧＣＥＬよりも早く非活性化するこ
とで、ＦＤ部２の基準レベルＶｒが早く安定化する。ま
た、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥ
Ｌよりも早く非活性化することで、ＰＤ部１から読み出
した蓄積信号レベルが早く安定化する。これにより、安
定した信号検出が可能になる。
ロードゲート信号ＬＧＣＥＬよりも早く非活性化するこ
とで、ＦＤ部２の基準レベルＶｒが早く安定化する。ま
た、読み出し信号ＲＥＡＤをロードゲート信号ＬＧＣＥ
Ｌよりも早く非活性化することで、ＰＤ部１から読み出
した蓄積信号レベルが早く安定化する。これにより、安
定した信号検出が可能になる。
【００３３】続いて、選択行のドレイン電圧信号ＶＤＤ
ＣＥＬを「Ｌｏｗ」レベルにして、リセット信号ＲＥＳ
ＥＴを活性化にすると、ＦＤ部２の電位は、ドレイン電
圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合ＧＮ
Ｄ）になり、画素アンプ５は動作しなくなる。以降、垂
直ライン走査回路３６によって、再び該選択行のドレイ
ン電圧信号ＶＤＤＣＥＬと読み出し信号ＲＥＡＤが活性
化されるまで、該画素アンプ５は動作しないため、非選
択状態となる。
ＣＥＬを「Ｌｏｗ」レベルにして、リセット信号ＲＥＳ
ＥＴを活性化にすると、ＦＤ部２の電位は、ドレイン電
圧信号ＶＤＤＣＥＬの「Ｌｏｗ」レベル（この場合ＧＮ
Ｄ）になり、画素アンプ５は動作しなくなる。以降、垂
直ライン走査回路３６によって、再び該選択行のドレイ
ン電圧信号ＶＤＤＣＥＬと読み出し信号ＲＥＡＤが活性
化されるまで、該画素アンプ５は動作しないため、非選
択状態となる。
【００３４】すなわち、ドレイン電圧信号ＶＤＤＣＥ
Ｌ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴ
のタイミングによって、３つのトランジスタ３、４、５
だけで、光電変換セルの蓄積信号読み出し、蓄積信号リ
セット、および垂直走査が行えることになり、従来では
必要であった行選択トランジスタが不要になるととも
に、リセット信号ＲＥＳＥＴが印加されるリセット線９
を遮光層と兼用できるため、光電変換セル内のＰＤ部１
のサイズが大きくとれ、セルサイズの微細化に有利にな
る。
Ｌ、読み出し信号ＲＥＡＤ及びリセット信号ＲＥＳＥＴ
のタイミングによって、３つのトランジスタ３、４、５
だけで、光電変換セルの蓄積信号読み出し、蓄積信号リ
セット、および垂直走査が行えることになり、従来では
必要であった行選択トランジスタが不要になるととも
に、リセット信号ＲＥＳＥＴが印加されるリセット線９
を遮光層と兼用できるため、光電変換セル内のＰＤ部１
のサイズが大きくとれ、セルサイズの微細化に有利にな
る。
【００３５】（第３の実施形態）次に、本発明の第３の
実施形態について、図５および図６を参照して説明す
る。
実施形態について、図５および図６を参照して説明す
る。
【００３６】図５は、本発明の第３の実施形態に係るＭ
ＯＳ型イメージセンサの全体回路構成図であり、図６
は、その駆動方法を示す動作タイミング図である。
ＯＳ型イメージセンサの全体回路構成図であり、図６
は、その駆動方法を示す動作タイミング図である。
【００３７】図５に示す本実施形態が第１および第２の
実施形態と異なる点は、図２の構成に加えて、電子シャ
ッター走査回路３７を設けた点にあり、電子シャッター
走査回路３７から、ＦＤ部２の電位をドレイン電圧信号
ＶＤＤＣＥＬの電位に初期化するために、電子シャッタ
ー時リセット信号ＥＲＥＳＥＴが、またＰＤ部１からＦ
Ｄ部２への蓄積信号読出し用に、電子シャッター時読み
出し信号ＥＲＥＡＤが出力される。
実施形態と異なる点は、図２の構成に加えて、電子シャ
ッター走査回路３７を設けた点にあり、電子シャッター
走査回路３７から、ＦＤ部２の電位をドレイン電圧信号
ＶＤＤＣＥＬの電位に初期化するために、電子シャッタ
ー時リセット信号ＥＲＥＳＥＴが、またＰＤ部１からＦ
Ｄ部２への蓄積信号読出し用に、電子シャッター時読み
出し信号ＥＲＥＡＤが出力される。
【００３８】図７に示す動作タイミングは、図４の動作
タイミングに電子シャッター動作を組み込んだ例を示
し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を
持たせている。すなわち、蓄積信号を検出する場合は、
ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは
所定の一定電圧をロードトランジスタ６のゲートに印加
して画素アンプ５を動作させ、蓄積信号を出力せずに蓄
積信号の初期化のみ行う場合は、ロードゲート信号ＬＧ
ＣＥＬをＧＮＤ状態にして、画素アンプ５を動作させな
いようにしている。この初期化のみ行う動作により、電
子シャッター動作を実現するものである。
タイミングに電子シャッター動作を組み込んだ例を示
し、ロードゲート信号ＬＧＣＥＬのタイミングに特徴を
持たせている。すなわち、蓄積信号を検出する場合は、
ロードゲート信号ＬＧＣＥＬとしてパルス信号あるいは
所定の一定電圧をロードトランジスタ６のゲートに印加
して画素アンプ５を動作させ、蓄積信号を出力せずに蓄
積信号の初期化のみ行う場合は、ロードゲート信号ＬＧ
ＣＥＬをＧＮＤ状態にして、画素アンプ５を動作させな
いようにしている。この初期化のみ行う動作により、電
子シャッター動作を実現するものである。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
ＦＤＡ方式であるにもかかわらず、１つの光電変換セル
を３つのトランジスタだけで構成することができ、開口
率の向上およびセルサイズの微細化を実現することが可
能となる。
ＦＤＡ方式であるにもかかわらず、１つの光電変換セル
を３つのトランジスタだけで構成することができ、開口
率の向上およびセルサイズの微細化を実現することが可
能となる。
【図１】 光電変換セルの回路構成図
【図２】 本発明の第１および第２の実施形態に係るＭ
ＯＳ型イメージセンサの全体回路構成図
ＯＳ型イメージセンサの全体回路構成図
【図３】 本発明の第１の実施形態に係るＭＯＳ型イメ
ージセンサの駆動方法を示す動作タイミング図
ージセンサの駆動方法を示す動作タイミング図
【図４】 本発明の第２の実施形態に係るＭＯＳ型イメ
ージセンサの駆動方法を示す動作タイミング図
ージセンサの駆動方法を示す動作タイミング図
【図５】 本発明の第３の実施形態に係るＭＯＳ型イメ
ージセンサの全体回路構成図
ージセンサの全体回路構成図
【図６】 図５のＭＯＳ型イメージセンサの駆動方法を
示す動作タイミング図
示す動作タイミング図
１ フォトダイオード部（ＰＤ部）、
２ フローティングディフュージョン部（ＦＤ部）
３ 読出しトランジスタ
４ リセットトランジスタ
５ 画素アンプ
６ ロードトランジスタ
７ ドレイン線
８ 読み出しパルス線
９ リセットパルス線
１０ 出力信号線
１１ ロードゲート線
１２ ソース線
３１ タイミング発生回路
３２ ノイズキャンセル回路
３３ 水平ライン走査回路
３４ 出力アンプ
３５ マルチプレクサ
３６ 垂直ライン走査回路
３７ 電子シャッター走査回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M118 AA01 AA10 AB01 BA14 CA02
DD04 DD12 FA06 GA10 GB15
5C024 CX41 GX03 GY31 GY37 GY46
HX12 HX17
Claims (6)
- 【請求項１】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置を駆動する方法であって、 水平ブランキング期間内において、選択行のドレイン線
を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を
「Ｌｏｗ」レベルにし、少なくとも非選択行のドレイン
線につながった光電変換セルの前記リセットトランジス
タをオンして、選択行の光電変換セル内の画素アンプを
活性化状態にし、非選択行の光電変換セル内の画素アン
プを非活性状態にして、任意の行の光電変換セルで蓄積
された電荷信号を検出することを特徴とする固体撮像装
置の駆動方法。 - 【請求項２】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置であって、 水平ブランキング期間内において、選択行のドレイン線
を「Ｈｉｇｈ」レベルにし、非選択行のドレイン線を
「Ｌｏｗ」レベルにし、少なくとも非選択行のドレイン
線につながった光電変換セルのリセットトランジスタを
オンして、選択行の光電変換セル内の前記ＦＤ部の電位
をリセットレベルとして前記画素アンプで検出し、次に
前記少なくとも非選択行のドレイン線につながった光電
変換セルのリセットトランジスタをオフしかつ前記読出
しトランジスタをオンして、前記選択行の光電変換セル
内の前記ＦＤ部の電位を蓄積信号レベルとして前記画素
アンプで検出し、前記リセットレベルと前記蓄積信号レ
ベルの差を検出するノイズキャンセル回路を前記半導体
基板上に備えたことを特徴とする固体撮像装置。 - 【請求項３】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置の駆動方法であって、 水平ブランキング期間内において、 選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択
行のドレイン線を「Ｌｏｗ」レベルにする工程と、 少なくとも非選択行のドレイン線につながった光電変換
セルのリセットトランジスタと各列の出力信号線につな
がったロードトランジスタをオンし、次に前記リセット
トランジスタと前記ロードトランジスタをオフして、選
択行の光電変換セル内の前記ＦＤ部の電位を信号のない
基準レベルとして前記画素アンプで検出する工程と、 前記ロードトランジスタと前記読出しトランジスタをオ
ンし、次に前記ロードトランジスタと前記読出しトラン
ジスタをオフして、前記選択行の光電変換セル内の前記
ＦＤ部の電位を蓄積信号レベルとして前記画素アンプで
検出する工程と、 前記選択行のドレイン線を「Ｈｉｇｈ」レベルから「Ｌ
ｏｗ」レベルにした後、前記リセットトランジスタをオ
ン／オフして、前記選択行を非選択にする工程とを含む
ことを特徴とする固体撮像装置の駆動方法。 - 【請求項４】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置の駆動方法であって、 水平ブランキング期間内において、 選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択
行のドレイン線を「Ｌｏｗ」レベルにし、少なくとも非
選択行のドレイン線につながった光電変換セルのリセッ
トトランジスタと各列の出力信号線につながったロード
トランジスタをオンし、先に前記リセットトランジスタ
をオフした後に前記ロードトランジスタをオフして、選
択行の光電変換セル内の前記ＦＤ部の電位を信号のない
基準レベルとして前記画素アンプで検出し、前記ロード
トランジスタと前記読出しトランジスタをオンし、次に
前記ロードトランジスタと読出しトランジスタをオフし
て、前記選択行の光電変換セル内の前記ＦＤ部の電位を
蓄積信号レベルとして前記画素アンプで検出し、 次に、前記選択行のドレイン線を「Ｈｉｇｈ」レベルか
ら「Ｌｏｗ」レベルにした後、前記リセットトランジス
タをオン／オフして、前記選択行を非選択にすることを
特徴とする固体撮像装置の駆動方法。 - 【請求項５】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置の駆動方法であって、 水平ブランキング期間内において、 各列の出力信号線につながったロードトランジスタのゲ
ート電圧を画素アンプの動作点となる電圧に設定し、 選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択
行のドレイン線を「Ｌｏｗ」レベルにし、少なくとも非
選択行のドレイン線につながった光電変換セルのリセッ
トトランジスタをオンして、選択行の光電変換セル内の
前記ＦＤ部の電位をリセットレベルとして前記画素アン
プで検出し、前記少なくとも非選択行のドレイン線につ
ながった光電変換セルのリセットトランジスタをオフし
た後に前記読出しトランジスタをオンして、前記選択行
の光電変換セル内の前記ＦＤ部の電位を蓄積信号レベル
として前記画素アンプで検出し、 次に、前記選択行のドレイン線を「Ｈｉｇｈ」レベルか
ら「Ｌｏｗ」レベルにした後、前記少なくとも非選択行
のドレイン線につながった光電変換セルのリセットトラ
ンジスタをオン／オフして、前記選択行を非選択にする
ことを特徴とする固体撮像装置の駆動方法。 - 【請求項６】 光電変換素子と、前記光電変換素子に対
応するフローティングディフュージョン（ＦＤ）部と、
前記ＦＤ部の電位を検出する画素アンプと、前記光電変
換素子で光電変換された電荷信号を前記ＦＤ部に読み出
す読出しトランジスタと、前記ＦＤ部の電位をドレイン
線の電位に設定するリセットトランジスタとで構成され
た光電変換セルが複数個半導体基板上で行列状に配置さ
れた固体撮像装置を駆動する方法であって、 水平ブランキング期間内において、 選択行のドレイン線を「Ｈｉｇｈ」レベルにし、非選択
行のドレイン線を「Ｌｏｗ」レベルにし、各列の出力信
号線につながったロードトランジスタのゲート電圧を
「Ｌｏｗ」レベルに設定し、少なくとも非選択行のドレ
イン線につながった光電変換セルのリセットトランジス
タをオン／オフした後、前記読出しトランジスタをオン
／オフして、前記光電変換セルで生成された電荷信号を
初期化し、 次に、前記選択行のドレイン線を「Ｈｉｇｈ」レベルか
ら「Ｌｏｗ」レベルにした後、前記少なくとも非選択行
のドレイン線につながった光電変換セルのリセットトラ
ンジスタをオン／オフして、前記選択行を非選択に戻す
ことを特徴とする固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233698A JP3782327B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001233698A JP3782327B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003046865A true JP2003046865A (ja) | 2003-02-14 |
| JP2003046865A5 JP2003046865A5 (ja) | 2005-06-16 |
| JP3782327B2 JP3782327B2 (ja) | 2006-06-07 |
Family
ID=19065442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001233698A Expired - Fee Related JP3782327B2 (ja) | 2001-08-01 | 2001-08-01 | 固体撮像装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3782327B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072795A (ja) * | 2003-08-21 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
| JP2006060294A (ja) * | 2004-08-17 | 2006-03-02 | Pentax Corp | 固体撮像素子 |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| US7525077B2 (en) | 2005-02-07 | 2009-04-28 | Samsung Electronics Co., Ltd. | CMOS active pixel sensor and active pixel sensor array using fingered type source follower transistor |
| US7602434B2 (en) | 2005-02-25 | 2009-10-13 | Panasonic Corporation | Solid-state imaging device |
| US7626622B2 (en) | 2004-01-13 | 2009-12-01 | Panasonic Corporation | Solid state image pickup device and camera using the same |
| US7667171B2 (en) | 2004-07-06 | 2010-02-23 | Panasonic Corporation | Solid-state imaging device |
| JP2010187022A (ja) * | 2010-05-17 | 2010-08-26 | Sony Corp | 固体撮像装置 |
-
2001
- 2001-08-01 JP JP2001233698A patent/JP3782327B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072795A (ja) * | 2003-08-21 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびカメラ |
| JP4503955B2 (ja) * | 2003-08-21 | 2010-07-14 | パナソニック株式会社 | 固体撮像装置およびカメラ |
| US7626622B2 (en) | 2004-01-13 | 2009-12-01 | Panasonic Corporation | Solid state image pickup device and camera using the same |
| US7667171B2 (en) | 2004-07-06 | 2010-02-23 | Panasonic Corporation | Solid-state imaging device |
| JP2006060294A (ja) * | 2004-08-17 | 2006-03-02 | Pentax Corp | 固体撮像素子 |
| US7525077B2 (en) | 2005-02-07 | 2009-04-28 | Samsung Electronics Co., Ltd. | CMOS active pixel sensor and active pixel sensor array using fingered type source follower transistor |
| US7602434B2 (en) | 2005-02-25 | 2009-10-13 | Panasonic Corporation | Solid-state imaging device |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| US8031250B2 (en) | 2007-02-08 | 2011-10-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of driving the same |
| JP2010187022A (ja) * | 2010-05-17 | 2010-08-26 | Sony Corp | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3782327B2 (ja) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6046444A (en) | High sensitivity active pixel with electronic shutter | |
| EP1515540B1 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| US6438276B1 (en) | Imaging system having a sensor array reset noise reduction mechanism | |
| AU713290B2 (en) | Local autoadaptive optical sensor | |
| US8482642B2 (en) | Dual pinned diode pixel with shutter | |
| US20060102827A1 (en) | Solid-state imaging device | |
| US20090180015A1 (en) | Wide dynamic range pinned photodiode active pixel sensor (aps) | |
| US20090219421A1 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| WO2008069015A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| JP2008042679A (ja) | 光電変換装置及び撮像装置 | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| JP2008263546A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及びこれを用いた撮像システム | |
| JP3782326B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2004297546A (ja) | 撮像装置 | |
| US9426391B2 (en) | Solid-state imaging apparatus, method of controlling the same, and imaging system | |
| JP2001251558A (ja) | 高感度ｃｍｏｓ画像センサのためのインタレース型交互ピクセル設計 | |
| CN107370968B (zh) | 成像装置及其成像方法 | |
| JP2003046865A (ja) | 固体撮像装置およびその駆動方法 | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP2003046865A5 (ja) | ||
| US7298406B2 (en) | Ground referenced pixel reset | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| JP2005027013A (ja) | 増幅型固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060309 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |