JP2003046307A

JP2003046307A - ２端子対アイソレータ

Info

Publication number: JP2003046307A
Application number: JP2001233692A
Authority: JP
Inventors: Shigeru Takeda; 茂武田; Yukinori Arita; 行範有田; Shinichiro Takeuchi; 紳一郎竹内; Yasushi Kishimoto; 靖岸本; Shinji Yamamoto; 伸二山本
Original assignee: Hitachi Metals Ltd
Current assignee: Proterial Ltd
Priority date: 2001-08-01
Filing date: 2001-08-01
Publication date: 2003-02-14
Anticipated expiration: 2021-08-01
Also published as: JP4655257B2

Abstract

(57)【要約】【課題】小型・薄型であり、挿入損失の帯域幅が広帯
域である低損失な２端子対アイソレータを提供する。【解決手段】第１、第２の中心導体を互いに電気的に
絶縁状態で交差するように、静磁界が印加されたフェラ
イトの中央近傍に配接する２端子対アイソレータであっ
て、前記第１、第２の中心導体の一端はそれぞれ第１、
第２の入出力端子となり、他端は共通部に接続され、前
記第１の入出力端子と前記共通部の間には第１の整合用
コンデンサーが接続され、前記第２の入出力端子と前記
共通端子の間には第２の整合用コンデンサーが接続さ
れ、前記第１、第２の入出力端子間に抵抗素子が接続さ
れ、前記第１の中心導体の中心軸と前記第２の中心導体
の中心軸との交差角度が４０度から８０度の範囲にある
ことを特徴とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波用アイソレ
ータ、特に逆方向損失及び挿入損失が広帯域特性を有す
る2端子対アイソレータの分野に関するものである。

【０００２】

【従来の技術】現在の高周波用アイソレータの技術状況
としては、３端子対接合型サーキュレータの一つの端子
を整合インピーダンスで終端したものが一般的である。
この接合型サーキュレータは、２種類の形式、すなわち
分布定数型サーキュレータと集中定数型サーキュレータ
に分類される。サーキュレータは電気的特性が非可逆的
であり、その構造はフェライト薄板に垂直に磁界を印加
して、このフェライト薄板の中心近傍に導体を近接した
ものを基本としている。前者の分布定数型はフェライト
薄板の寸法が、取り扱っているフェライト薄板中を伝わ
る高周波の波長の１/４以上の場合に、後者の集中定数
型は１/８以下の場合にそれぞれ使い分けられる。当然
のことながら、集中定数型の方が小型化に適する。

【０００３】図８に、３端子対集中定数型サーキュレー
タの原理を利用した、現在携帯電話等で用いられている
アイソレータの概略構造図と概略回路図を示す。フェラ
イト薄板Gはガーネット型フェライトよりなり、この上
面に3本の中心導体L1、L2、L3が120度の角度間隔で配さ
れている。それぞれの中心導体の一端は端子対の
入出力線路となり、他端は地導体となる共通部GRに接続
される。整合用コンデンサーC1、C2、C3がそれぞれ中心
導体L1、L2、L3の一端と共通部GRの間に並列接続され
る。また、アイソレータを実現するためエネルギー吸収
用抵抗素子Rが端子対と共通部GRの間に取り付けられ
ている。フェライト薄板Gの主面にほぼ垂直な静磁界が
印加されるように永久磁石が装荷されているが、図面で
は省略してある。静磁界の方向と強さ、および中心導体
L1、L2、L3の形状と大きさと、三つの整合用コンデンサ
ーC1、C2、C3の静電容量を慎重に調整することにより、
図８の構造で所望の周波数fo（以後中心周波数という）
でサーキュレータとして動作する。すなわち、端子対
から入力した高周波は端子対に、端子対から入った
高周波は端子対に少ない損失で伝わる。反対方向には
伝わらない。端子対に抵抗素子Rが接続されていると
そこでほとんどのエネルギーが吸収され、端子対から
端子対に高周波はほとんど伝播しない状態が実現す
る。すなわち一方向のみの伝播を助け、逆方向のそれは
阻止する素子であるアイソレータを実現できる。この様
な図８の構造を有するアイソレータは挿入損失が小さ
く、その帯域幅も広いという利点を持っていたが、部品
点数が多く、薄型化、小型化には限界があるという欠点
を持っていた。

【０００４】また他の例として、図７に示すような２端
子対集中定数型アイソレータ(特開昭52-134349号、特開
昭53-129561号)がある。この２端子対集中定数型アイソ
レータは、直交している２本の中心導体L1、L2しか必要
なく、また、整合用コンデンサーもC1、C2の二つでよ
く、極めて簡単な構造を有する。また、この構造は、２
本の中心導体が直交していることから、中心周波数近傍
（これを帯域内と呼ぶことにする）から離れて、すなわ
ち帯域外で正しいアイソレータ動作が成立しなくなって
も、高い減衰量が得られるという利点があると指摘され
ていた。本構造の大きな特徴は、エネルギー吸収用抵抗
素子Rの二つの端子が、中心導体L1、L2の一端にそれぞ
れ接続されていることである。中心導体L1、L2の他端は
地導体である共通部GRに接続されている。この構造は、
図８の構造と比較して分かるように、中心導体の数が１
本、整合用コンデンサーが１個、少ないことが特徴であ
り、高周波アイソレータの小型化、薄型化にとっては極
めて好都合である。

【０００５】

【発明が解決しようとする課題】しかし、図７に示した
２端子対集中定数型アイソレータの構造は、これまで本
格的に実用化されることはなかった。その理由は、確か
に逆方向損失の帯域幅が広いということはあるが、挿入
損失の帯域幅が狭いという欠点を有していたからであ
る。それに伴い挿入損失そのものの値が、図８の３端子
対アイソレータの構造に比較して、それほど小さくなら
ないということである。一つの例として、前記帯域幅を
広げようとする場合には、静磁界を弱くすることによ
り、規格化動作磁界σ（後述）を小さくすることが考え
られる。しかしながら、このようにすると、磁気的損失
が大きくなり、その結果挿入損失の増大を招く。また、
３端子対サーキュレータのようにその動作原理がそれほ
ど細かく検討されていなかったというのも一つの理由で
ある。

【０００６】そこで本発明の発明者等は、図７の２端子
対集中定数型アイソレータの回路解析ができる独自の回
路シミュレータを開発し、それに基づきいろいろな基本
的知見を得ることができた。以下、回路解析に基づき、
図７の２端子対集中定数型アイソレータの動作原理につ
いて簡単に述べる。端子対から入った高周波は中心導
体L1に電流を流し、フェライト薄板Gを励起する。フェ
ライト薄板Gは永久磁石でその主面方向に磁化されてお
り、直交している中心導体L2に結合する高周波磁界成分
が発生する。これは、マイクロ波帯におけるフェライト
の強磁性共鳴効果によるものである。この効果がなけれ
ば、中心導体L2にエネルギーが伝播することはない。整
合用コンデンサーC1、C2は中心導体L1、L2とそれぞれペ
アとなって中心周波数ｆoで共振する並列共振回路を構
成している。ここで注目すべきことは、伝播する場合の
位相変化である。すなわち、端子対から端子対にエ
ネルギーが伝わる場合、入出力間の位相差は0度であ
り、入力と出力で振幅が同じであれば、抵抗素子Rに電
流は流れない。逆に端子対から端子対にエネルギー
が伝わる場合は、その位相差はちょうど180度となる。
このときには抵抗素子Rに大きな電流が流れ、エネルギ
ーが抵抗素子で消費される。すなわち、端子対から端
子対にはエネルギーが伝わりにくくなるのである。

【０００７】しかし、この現象は理想的な場合である。
実際には、第１と第２の中心導体間の線間容量が存在す
るし、また、抵抗素子と直列に寄生インダクタンスが存
在する。このような寄生素子が存在した場合には、上に
述べたような動作は期待できない。そこで、本発明者等
は、第１の中心導体L1の中心軸と、第２の中心導体L2の
中心軸とが交差してなす交差角度φを変化させた場合
に、これらの線間容量や寄生インダクタンスを補償する
方法を独自開発の回路シミュレータで検討した。本件に
ついては米国特許(US patent 4,210,886)ですでに論じ
られている。しかし、その理論的背景が不明確であり、
到達した結論が必ずしも実用性を加味して、最適角度を
求めたものではなかった。そこで本発明は、独自開発し
た回路シミュレータにより、２端子対集中定数型アイソ
レータの回路特性を詳細に再吟味することにより、第１
の中心導体L1と第２の中心導体L2の交差角度φと、更に
は第１の中心導体L1と第２の中心導体L2の間に接続され
る付属回路（例えば図４の回路の場合はＣｗ）の最適条
件を求め、構造が簡単で、小型・薄型化であるだけでな
く、挿入損失の帯域幅が広帯域である低損失な極めて実
用上有効な２端子対アイソレータを提供することを目的
としている。

【０００８】

【課題を解決するための手段】本発明は、第１、第２の
中心導体を互いに電気的に絶縁状態で交差するように、
静磁界が印加されたフェライトの中央近傍に配接する２
端子対アイソレータであって、前記第１、第２の中心導
体の一端はそれぞれ第１、第２の入出力端子となり、他
端は共通部に接続され、前記第１の入出力端子と前記共
通部の間には第１の整合用コンデンサーが接続され、前
記第２の入出力端子と前記共通端子の間には第２の整合
用コンデンサーが接続され、前記第１、第２の入出力端
子間に抵抗素子が接続され、前記第１の中心導体の中心
軸と前記第２の中心導体の中心軸との交差角度が４０度
から８０度の範囲にある２端子対アイソレータである。
本発明においては、前記抵抗素子と並列に第３のコンデ
ンサーを接続するのが好ましい。また、前記第３のコン
デンサーの静電容量は前記第１の整合用コンデンサー、
及び第２の整合用コンデンサーの静電容量よりも小さ
い。本発明において、前記抵抗素子と並列にインダクタ
ーを接続するのも好ましい。また、本発明において、前
記抵抗素子と直列にインダクターを接続するもの好まし
い。そして、本発明の２端子対アイソレータの前記共通
部は地導体に接続される。

【０００９】

【発明の実施の形態】以下本発明の形態について添付図
面に基づいて説明する。図４は本発明の基本となった２
端子対アイソレータの等価回路図である。図７に示した
従来技術の２端子対アイソレータと異なる点は、第１、
第２に中心導体の交差角度が変化できること、その交差
角度φの効果を補償するために新たに、抵抗素子Rと並
列に第３のコンデンサーCwを接続したことである。図１
(a),(b),(c)は、中心周波数ｆoを1000[MHz]とし、図４
の等価回路が理想的な回路であると仮定して、独自に開
発した回路シミュレータを用いて計算した、２端子対ア
イソレータのSパラメータの周波数特性を示す。ここで
いう理想的な回路とは、二つの中心導体L1,L2の間の結
合が完全であることを意味している。図中には、三つの
代表的角度φ=60[度]、φ=90[度]、φ=120[度]について
の計算結果を示す。このときに用いたパラメータは、特
性インピーダンスZo=50[Ω]、空芯インダクタンスK=1[n
H]、フェライト薄板の飽和磁化4πMs=900[G]、抵抗素子
の抵抗値がR=50[Ω]である。また、計算した周波数範囲
は、中心周波数foに対して±10％の900[MHz]〜1100[MH
z]とした。

【００１０】付属回路素子である第３のコンデンサーCw
は、従来技術のφ=90[度]では、当然Cw=0である。φ=60
[度]とすると、Cw=7.85[pF]となり、φ=120[度]では、C
w=−7.85[pF]となった。Cwがマイナスということは、こ
の部分がコンデンサーではなく、インダクターであるこ
とを意味する。この点については、後で詳細に説明す
る。

【００１１】図１(a)は、反射損失S11の周波数特性を示
す。この図から分かるように、φ=90[度]を基準にし
て、これよりφが小さい場合は反射損失S11の帯域幅が
広がり、φがこれより大きくなると急速に帯域幅が狭く
なる。ここで、S11が20[dB]を切る周波数幅を中心周波
数foで割り算した値を、比帯域幅W(S11)[%]で表す。図
１(b)は、挿入損失S21の周波数特性を示す。この図から
分かるように、φ=90[度]を基準にして、これよりφが
小さい場合はS21の帯域幅が広がり、φがこれより大き
くなると急速に帯域幅が狭くなる。ここで、900[MHz]で
の反射損失S11の値を挿入損失の帯域幅に関係すると考
えて、IL[dB](at 0.9fo)として定義する。図中△印で示
した。ILが小さいということは挿入損失の帯域幅が広い
ことに相当し、逆は大きいことは狭いことに相当する。
以上、図１(a),(b)において、φ=60[度]で反射損失と挿
入損失の帯域幅が広がるという結果が本発明の着眼点で
ある。図１(c)は、同じ条件で計算した逆方向損失の周
波数特性を示す。φ=90[度]のときは、図示された0.9fo
〜1.1fo(900MHz〜1100MHz)の周波数範囲内では、45[dB]
以上という高い逆方向損失特性を示すが、φがこれより
大きくなっても小さくなっても逆方向損失は劣化する。
特にφがφ=90[度]より小さい場合にその劣化の程度が
大きくなる。ここで、逆方向損失の帯域幅に関係する量
IS[dB](at 0.96fo)を定義する。すなわちこれは、0.96f
o(図では960MHz)での逆方向損失の値である。図中△印
で示した。ISが大きいということは逆方向損失の帯域幅
が広いことに相当し、逆は小さいことは狭いことに相当
する。

【００１２】図２は、本発明の原理と範囲を示すため
に、二つの中心導体の交差角度φを40[度]〜140[度]の
広い範囲で変化させた場合の、各付属パラメータの変化
を示す。ここで第１の整合用コンデンサーと第２の整合
用コンデンサーの値は同じとし、C(=C1=C2)で表してい
る。φが90[度]より小さい場合は、第３のコンデンサー
Cwが次第に増加してゆく。丁度φ=60[度]なると、第３
のコンデンサーCwと第１の整合用コンデンサーと第２の
整合用コンデンサーCは一致し、両方とも7.85[pF]とな
る。Cは減少傾向にあるが60[度]以下ではほぼ一定とな
る。抵抗素子Rは50[Ω]と一定である。逆に、φが90
[度]より大きい場合は、第１、第２の整合用コンデンサ
ーCの容量はφが大きくなると急速に大きくなる。一
方、第３のコンデンサーCwはマイナスとなり、その絶対
値はφが大きくなるにつれて大きくなる。これは図中細
かい点線で示されている。Cwの絶対値の曲線は、φ=90
[度]を中心に左右対称となる。実際にマイナスの容量を
持つコンデンサーが存在しないので、これは等価的にイ
ンダクターLpとして表示することができる。この場合の
等価回路を図５に示した。すなわちφが90[度]より大き
い場合は、抵抗素子Rに並列にインダクターLpが必要と
なる。しかし、この等価回路は余り実際的ではない。と
いうのは、実用的には90[度]付近の振る舞いが重要であ
るので、この部分を詳細に論じたいのであるが、φ=90
[度]でLpは無限大となるからである。これを避けるため
には、図６のように、抵抗素子Rsに直列にインダクター
Lsを挿入した回路が実際的である。なぜなら、φを大き
い状態から90[度]に近づけていった場合、Ls=0[nH]、Rs
=50[Ω]に漸近するので、連続性があるからである。

【００１３】図２の右半分のグラフに、φ＞90[度]での
LsとRsの変化を示す。φが大きくなるにつれて、Rsは急
激にゼロに近づくが、Lsは115[度]で最大値をとる。そ
れよりも角度が大きくなると次第にLsは単調に減少して
ゆく。図３は、上述の条件のもとで計算した、アイソレ
ータ特性の角度依存性を示す。挿入損失S11の帯域幅を
示すIL(at 0.9fo)は、φが90[度]より小さくなると減少
し、φ=60[度]で最小値をとる。逆に、90[度]より大き
くなると、IL(at 0.9fo)は急速に大きくなる。また、静
磁界の強さを示す規格化動作磁界σは、90[度]で最小と
なり、これより角度が大きくとも小さくとも大きくな
る。ここで、規格化動作磁界σとは、フェライト薄板の
内部磁界Hiを、中心周波数foでの強磁性共鳴磁界Hres(=
2πfo/γ)で割り算したもので、無次元数である。γは
磁気回転率と呼ばれる定数である。また、反射損失S11
が20[dB]を切る帯域幅W(S11)は、φが小さくなると大き
くなり、約φ=60[度]で最大値7.6[%]をとる。φが90
[度]より大きくなると、W(S11)は単調に減少してゆく。

【００１４】一方、逆方向損失の帯域幅を示すIS(at 0.
96fo)は、φ=90[度]で55dBという最大値を示し、これよ
り角度が大きくとも小さくとも減少してゆく。特に、φ
＜90[度]では単調に減少し、φ=40[度]で10[dB]を切る
ようになる。一方、φ＞90[度]では、減少はするもの
の、30[dB]程度の高い減衰量を示す。さて、第3図、第4
図から実用上有効な結果をまとめると次のようになる。（１）低挿入損失を重視する場合は、φ＜90[度]の範囲
が望ましい。（２）逆方向損失を重視する場合は、φ=90[度]が望ま
しい。（３）挿入損失の帯域幅及び反射損失の帯域幅が一番広
くなるのは約φ=60[度]である。（４）実上用許容できるIS(at 0.96fo)=10[dB]を切るの
は、φが40[度]以下の場合である。

【００１５】次に、上記の結果から本発明の請求範囲を
規定する考え方について述べたい。すなわち、本発明者
はφ=60[度]において、極めて挿入損失の帯域幅が広く
なり、かつ逆方向損失も充分実用的であることを始めて
理論的に明らかにした。本発明の基本となる考え方は単
にφ=60[度]だけにとどまるものではない。すなわち、
逆方向損失の帯域幅を示すIS(at 0.96fo)が10dBを切る4
0[度]においても本発明の趣旨は変わらない。ただし、
これよりφが小さくなるとIS(at 0.96fo)が小さくなり
すぎ実用に耐えなくなる。このことから、φ=40[度]を
本発明の請求範囲の下限と規定した。また、φ=80[度]
では、従来技術のφ=90[度]に比較すると、挿入損失の
帯域幅IL(at 0.9fo)および反射損失の帯域幅W(S11)がか
なり改善されている。したがって、φ=80[度]において
も本発明の趣旨が充分に生きている。ただし、これより
φが大きくなると、IS(at 0.96fo)が増加し、従来技術
との差異が不明確となる。このことから、φ=80[度]を
本発明の上限と規定した。

【００１６】さて、本発明の基本となった図４の等価回
路には、明確に第３のコンデンサーCwが記載されてい
る。ここで、第３のコンデンサーCwは、第1，第２の中
心導体の交差確度φ=40[度]では、Cwの容量はCよりかな
り大きいものが必要であり、φ=80[度]では、Cwはかな
り小さいものでよい。また、このCwは必ずしも必要でな
いときがある。というのは、二つの中心導体L1,L2はフ
ェライト薄板Gの中心近傍で交差しており、その際、薄
い絶縁シートで電気的に絶縁されている。実際にはその
間に線間容量が存在する。この線間容量は等価回路的に
は図４のCwと全く同じように動作するからである。この
線間容量を巧みに利用すれば第3のコンデンサーCwがな
くとも本発明の効果は実現できる。この線間容量の存在
により、第３のコンデンサーCwは第１、第２のコンデン
サーCより実用上は小さいことが多い。またこの線間容
量が大きすぎ、角度φの効果を補償するために必要なCw
の量を超えてしまう場合もある。この行き過ぎを補償す
るために、抵抗素子Rに並列にインダクターLpを接続す
ればよい。抵抗素子Rとそれに並列接続されるインダク
ターLpの回路は、抵抗素子Rsと直列インダクターLsでも
代替できる。

【００１７】

【発明の効果】以上の説明から明らかなように、本発明
の2端子対アイソレータによれば、2本の中心導体のみの
構成で構造が簡単で、小型・薄型化であるだけでなく、
挿入損失の帯域幅が広帯域である低損失な２端子対アイ
ソレータを提供できる。

【図面の簡単な説明】

【図１】(a)本発明の効果を示す２端子対アイソレータ
の反射損失の周波数特性図、 (b)本発明の効果を示す２
端子対アイソレータの挿入損失の周波数特性図、 (c)本
発明の効果を示す２端子対アイソレータの逆方向損失の
周波数特性図。

【図２】本発明の効果を実現するための、２端子対アイ
ソレータの付属回路パラメータの角度依存性。

【図３】本発明の効果を説明するための２端子対アイソ
レータ特性の角度依存性。

【図４】本発明の対象とした２端子対アイソレータの等
価回路。

【図５】本発明の効果を説明する２端子対アイソレータ
の等価回路。

【図６】本発明の効果を説明する２端子対アイソレータ
の等価回路。

【図７】従来技術の２端子対アイソレータの等価回路。

【図８】従来技術の３端子対サーキュレータに基づいた
アイソレータの等価回路。

【符号の説明】入出力端子対 C1,C2,C3 整合用コンデンサー G フェライト薄板 L1,L2,L3 中心導体 GR 地導体 R 抵抗素子 φ 第１の中心導体と第２の中心導体の交差角度 Cw 並列コンデンサー

フロントページの続き (72)発明者岸本靖鳥取県鳥取市南栄町70番地２号日立金属株式会社鳥取工場内 (72)発明者山本伸二鳥取県鳥取市南栄町70番地２号日立金属株式会社鳥取工場内

Claims

【特許請求の範囲】

【請求項１】第１、第２の中心導体を互いに電気的に
絶縁状態で交差するように、静磁界が印加されたフェラ
イトの中央近傍に配接する２端子対アイソレータであっ
て、前記第１、第２の中心導体の一端はそれぞれ第１、
第２の入出力端子となり、他端は共通部に接続され、前
記第１の入出力端子と前記共通部の間には第１の整合用
コンデンサーが接続され、前記第２の入出力端子と前記
共通端子の間には第２の整合用コンデンサーが接続さ
れ、前記第１、第２の入出力端子間に抵抗素子が接続さ
れ、前記第１の中心導体の中心軸と前記第２の中心導体
の中心軸との交差角度が４０度から８０度の範囲にある
ことを特徴とする２端子対アイソレータ。
【請求項２】前記抵抗素子と並列に第３のコンデンサ
ーを接続したことを特徴とする請求項１に記載の２端子
対アイソレータ。
【請求項３】前記第３のコンデンサーの静電容量が前
記第１の整合用コンデンサーおよび第２の整合用コンデ
ンサーの静電容量より小さいことを特徴とする請求項２
に記載の２端子対アイソレータ。
【請求項４】前記抵抗素子と並列にインダクターを接
続したことを特徴とする請求項１に記載の２端子対アイ
ソレータ。
【請求項５】前記抵抗素子と直列にインダクターを接
続したことを特徴とする請求項１に記載の２端子対アイ
ソレータ。
【請求項６】前記共通部が地導体に接続されているこ
とを特徴とする請求項１乃至５の何れかに記載の２端子
対アイソレータ。