JP2003045834A - 半導体製造装置のプロセス時間補正方法 - Google Patents

半導体製造装置のプロセス時間補正方法

Info

Publication number
JP2003045834A
JP2003045834A JP2001235152A JP2001235152A JP2003045834A JP 2003045834 A JP2003045834 A JP 2003045834A JP 2001235152 A JP2001235152 A JP 2001235152A JP 2001235152 A JP2001235152 A JP 2001235152A JP 2003045834 A JP2003045834 A JP 2003045834A
Authority
JP
Japan
Prior art keywords
polishing
lot
time
film thickness
polishing time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001235152A
Other languages
English (en)
Other versions
JP5021872B2 (ja
Inventor
Hiroshi Naka
浩 中
Michihiro Okuno
倫大 奥野
Yuji Kawamura
雄司 河村
Takanao Senba
孝尚 仙波
Kazusane Kanashige
和実 金重
Hiroshi Maekawa
博司 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
NEC Corp
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
NEC Corp
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, NEC Corp, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2001235152A priority Critical patent/JP5021872B2/ja
Publication of JP2003045834A publication Critical patent/JP2003045834A/ja
Application granted granted Critical
Publication of JP5021872B2 publication Critical patent/JP5021872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【課題】 研磨パッドの摩耗や研磨液の成分変化や研磨
屑の混入等による変化を反映し、量産において高精度の
研磨が可能なプロセス制御時間を補正する。 【解決手段】 補正研磨時間演算部5は、標準研磨時間
演算部3が演算した結果とデータ蓄積部4から前に処理
されたロットのデータを取り出して当該ロットの補正研
磨時間を算出する。Nロット目の標準研磨時間tsNと
補正研磨時間tcNとを加えた時間を最適研磨時間to
Nとする。又、(N−1)ロット目の最適(標準+補
正)研磨時間to(N−1)を(N−1)ロット目の標
準研磨時間ts(N−1)で除した値を研磨時間比率r
(N−1)とする。研磨時間比率r(N−1)にNロッ
ト目の標準研磨時間tsNを乗じた結果に予め設定した
固定時間Tpを加算した値が最適研磨時間toNであ
る。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、半導体ウェハー上
に膜を成長させるCVD(化学気相成長)装置や半導体
ウェハーを研磨するCMP(化学機械研磨)装置等にお
いて、半導体製造装置への設定条件であるレシピ情報を
修正する方法に関する。
【0002】
【従来の技術】半導体ウェハーの表面を平坦に研磨する
研磨装置において、ウェハーの膜厚を所定値に研磨する
ためには、通常研磨時間を制御することにより行われて
いる。これは、プロセスの処理速度である研磨速度やウ
ェハーを押さえる面圧などの研磨条件が一定であり、か
つ、研磨テーブル上に貼り付けられた研磨パッド等の装
置状態が一定である場合、研磨量は装置が研磨の処理を
行う研磨時間(プロセス時間)に比例するため、研磨後
の残膜厚値を所定の値にしたい場合は、研磨時間を研磨
量に応じて設定して処理している。
【0003】従来、この研磨時間を得るために複数枚の
ウェハーが入ったロットの1枚目を作業者が抜き取り、
その1枚のウェハーについて研磨を行う前に膜厚測定を
行い、さらに研磨装置にて目標の残膜厚となるように経
験上から所定の時間だけ研磨を実施する。研磨後の膜厚
と研磨前の膜厚の差である実研磨量と、目標膜厚と、研
磨した時間から、最適な研磨時間を計算して以降のウェ
ハーの研磨を実施している。
【0004】特開平10−106984号公報におい
て、研磨時間を人手により設定する事が困難な作業であ
る事と、研磨パッドの消耗や研磨液成分の変化や研磨屑
の混入等により装置状態が変化することから最適研磨時
間を残りの全ウェハーに適用しても目的とする精度を維
持することが難しいため、これを改善する方法が開示さ
れている。その方法は、研磨装置内に膜厚測定部と研磨
時間演算手段を保有し、目標膜厚値と初期研磨時間を設
定し、1枚目の半導体ウェハーを初期研磨時間で研磨し
た後、初期研磨時間及び研磨前に測定した膜厚値と研磨
後に測定した膜厚値から次回以降処理予定のウェハーの
最適研磨時間を算出してその研磨時間で研磨を実施す
る。その研磨終了後には、それ以降の所定枚数目の半導
体ウェハーの最適研磨時間を算出し、各半導体ウェハー
を最適研磨時間で研磨し、以降順次最適研磨時間を算出
して研磨するものである。
【0005】
【発明が解決しようとする課題】しかし、従来の技術で
は、複数枚ウェハーからなるロットにおいて、1枚だけ
研磨前の膜厚測定、所定時間の研磨、研磨後の膜厚測定
という抜き取り検査を実施しなければならない。その理
由は、全てのロットにおいて1枚目の抜き取り検査を実
施している間は、研磨部が待ち状態であっても次のウェ
ハーを研磨することができず、1枚目のウェハーを研磨
した後の膜厚測定が終了し2枚目以降の研磨時間が確定
するまでは2枚目以降の研磨を開始する事ができない。
その間は、装置或いはユニットである研磨部や膜厚測定
部がフルに稼動している状態とはならず、工程の生産能
力を向上させることができない。特に、複数の研磨テー
ブルを保有して複数のウェハーを同時に研磨する研磨装
置では、ウェハーを処理していない部分が多くなり、装
置の稼動効率上も適切ではない。
【0006】又、従来の技術では、2枚目以降のウェハ
ーに対して研磨処理後に順次研磨後の膜厚測定をするた
めに、研磨装置内に膜厚測定部が必要である。その理由
は、研磨装置内に膜厚測定部を保有した装置を使用する
か、或いは研磨装置に後から膜厚測定ユニットを取り付
ける必要があるため、装置が高価になる事である。ま
た、研磨装置内に取り付ける膜厚測定ユニットは、膜厚
測定専用装置に比べて測定処理に時間を要するものが多
いため、処理効率が悪い点である。さらに、研磨装置内
に膜厚測定部があるため、膜厚測定部が故障した場合研
磨装置そのものが使用不能になる。又、膜厚を再度測定
したい場合に容易にかつすぐに使用できない可能性が高
い。又、他工程の膜厚測定装置が故障した場合にも代わ
りに使用することができない。
【0007】そこで、本発明は、研磨パッドの摩耗や研
磨液の成分変化や研磨屑の混入による装置状態の変化を
研磨装置に反映し、ロットの中のウェハー1枚を抜き取
ることなく、また、専用膜厚測定ユニットを研磨装置に
付加することなく、量産において高精度の研磨が可能な
プロセス制御時間を補正する方法を提供する事を課題と
している。
【0008】又、本発明は、標準的な研磨装置と膜厚測
定器を用いて、多品種が流れても生産効率を犠牲にする
ことなく研磨後のウェハー膜厚値を所要の膜厚値となる
ように研磨時間を補正することを課題としている。
【0009】
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、ロット別の目標残膜厚量を設定する事が
可能な入力装置1と、研磨前後の膜厚データを集める膜
厚データ収集部2と、目標残膜厚量から標準研磨時間を
算出する研磨時間演算部3と、すでに処理したロットの
情報を取り出して研磨時間の補正値を算出する研磨時間
補正演算部4と、前記膜厚データ収集部3と研磨時間演
算部3と研磨時間補正演算部4の測定結果と演算結果デ
ータを蓄積するデータ蓄積部5を保有する工程制御コン
トローラにおいて、Nロット目の標準研磨時間と補正研
磨時間を加えた最適研磨時間は、N−1ロット目の最適
(標準+補正)研磨時間をN−1ロット目の標準研磨時
間で除算した研磨時間比率にNロット目の標準研磨時間
を乗じ、それにN−1ロット目の研磨後膜厚と目標残膜
厚量との差と予め設定した厚さとの大小を比較しその関
係により予め設定した固定追加時間を選択し加算して求
める。ここに、予め設定した所定の厚さや固定時間はロ
ット毎に決定されるが、同一ロットにて複数回CMP工
程を通過する場合は通過回数別に設定しても良い。同様
に、装置号機別に設定してもよい。
【0010】又、本発明は、ロット別の目標残膜厚量を
設定する事が可能な入力装置1と、研磨前後の膜厚デー
タを集める膜厚データ収集部2と、目標残膜厚量から標
準研磨時間を算出する研磨時間演算部3と、すでに処理
したロットの情報を取り出して研磨時間の補正値を算出
する研磨時間補正演算部4と、前記膜厚データ収集部3
と研磨時間演算部3と研磨時間補正演算部4の測定結果
と演算結果データを蓄積するデータ蓄積部5を保有する
工程制御コントローラ6において、Nロット目の標準研
磨時間と補正研磨時間を加えた最適研磨時間は、時間的
に前に処理されたN−1ロット目の目標残膜厚値と研磨
後の膜厚値との差と、研磨前後の膜厚値と研磨時間によ
り得られるN−1ロット目の実研磨レートから、N−1
ロット目の過不足分の研磨時間を求め、それに予め設定
してある適用率を乗じてN−1ロット目の補正研磨時間
とし、この補正研磨時間にN−1ロット目の標準研磨時
間を加えた最適研磨時間を、N−1ロット目の標準研磨
時間で除して得られる研磨時間比率にNロット目の標準
研磨時間を乗じることにより求めてもよい。
【0011】又、本発明においては、前述したものと同
様な工程制御コントローラ6において、Nロット目の標
準研磨時間と補正研磨時間を加えた最適研磨時間は、複
数の時間的に前に処理されたロットの実研磨レートを研
磨前後の膜厚値と標準及び補正した研磨時間から求め、
これらの実研磨レートと研磨処理を行った時刻から近似
直線または近似曲線を作成して現在の時刻での実研磨レ
ート値を補間し、その補間した実研磨レート値と、Nロ
ット目の研磨前の膜厚値と目標残膜値との差からNロッ
ト目の最適研磨予測時間を求めて、得られた最適研磨予
測時間から標準研磨時間を差し引いた時間に予め設定し
た適用率を乗じることによりNロット目の補正研磨時間
としてもよい。
【0012】前述した3つの発明により、ロット毎に研
磨時間を補正することができ、かつ研磨装置内に専用の
膜厚測定部保有する必要がないので、研磨パッドや研磨
屑の混入や研磨液の成分が変化しても精度良く目標残膜
値に追従させることができる。
【0013】また、上記3つの発明では、Nロット目の
最適研磨時間を算出する際に説明を平易にするため、前
に処理されたロットとしてN−1ロット目に処理された
結果を用いたが、Nロット目の研磨を開始するときにま
だN−1ロット目の研磨後膜厚を測定している場合もあ
るため、もちろんN−1ロットよりも時間的に前のロッ
トのデータを使用しても良い。
【0014】また、上記3つの発明では、最初の1ロッ
ト目の場合は時間的に前に処理されたロットの情報がな
いため、研磨時間は補正されない。
【0015】また、上記3つの発明における膜厚測定
は、ロットの全ウェハーを測定しても、最初のみでも、
最後のみでも、中間のみでも、それらを組み合わせても
良いし、平均値としても良い。
【0016】また、上記3つの発明における膜厚測定デ
ータは、研磨テーブルや研磨ヘッド毎に管理しても良
い。
【0017】
【発明の実施の形態】[実施形態1]以下、図面を参照
して本発明の実施の形態について説明する。図1は、本
発明の研磨時間補正のための工程制御コントローラのブ
ロック図である。図に示すように、工程制御コントロー
ラ6は、膜厚データ収集部2と、標準研磨時間演算部3
と、データ蓄積部4と、補正研磨時間演算部5と、から
構成されている。
【0018】膜厚データ収集部2は、研磨前や研磨後の
膜厚測定データを膜厚測定装置7から収集し、収集した
データをデータ蓄積部4へ格納し、研磨前の膜厚測定デ
ータを標準研磨時間演算部3へ渡す。
【0019】標準研磨時間演算部3は、入力装置1から
製品別の目標残膜値と膜厚データ収集部2から研磨前の
膜厚測定データを得て標準研磨時間を演算して、その標
準研磨時間を、研磨装置8に設定し、データ蓄積部4へ
格納し、補正研磨時間演算部5へ伝達する。
【0020】データ蓄積部4では、膜厚データ収集部2
が収集した測定データと、標準研磨時間演算部3が計算
した演算結果と補正研磨時間演算部5が算出した結果を
ロット毎に格納している。
【0021】補正研磨時間演算部5は、標準研磨時間演
算部3が演算した結果とデータ蓄積部4から前に処理さ
れたロットのデータを取り出して当該ロットの補正研磨
時間を算出して研磨装置に設定し、その演算結果を再び
データ蓄積部4に格納する。
【0022】ここで、Nロット目の補正研磨時間tcN
は次のように求める。
【0023】Nロット目の標準研磨時間tsNと補正研
磨時間tcNとを加えた時間を最適研磨時間toNとす
る。又、(N−1)ロット目の最適(標準+補正)研磨
時間to(N−1)を(N−1)ロット目の標準研磨時
間ts(N−1)で除した値を研磨時間比率r(N−
1)とする。
【0024】研磨時間比率r(N−1)にNロット目の
標準研磨時間tsNを乗じた結果に予め設定した固定時
間Tpを加算した値がtcNである。ここに、固定時間
Tpは、(N−1)ロット目の研磨後膜厚TH(N−
1)と目標残膜厚量THFとの差Dと予め設定した厚さ
Dpとの大小関係に基づいて予め設定した時間である。
すなわち、実施形態1においては、toN=r(N−
1)×tsN + Tpである。
【0025】図2は、本発明のプロセス時間補正方法の
フローチャートである。このフローチャートにおいて、
Nを1と置いて説明する。
【0026】1ロット目の研磨処理を行うために、まず
入力装置1にて該当ロットの目標残膜厚量を設定する。
【0027】次にS1において、研磨前の膜厚測定を膜
厚測定装置7にて行う。研磨前の膜厚測定を7aにて実
施する際、全ウェハーを測定しても良いし、任意の位置
のウェハーのみを測定しても良い。データ収集部2は、
研磨前の膜厚測定が終了したときに、測定データを研磨
前膜厚測定結果7aから通信により取り出し、標準研磨
時間演算部3とデータ蓄積部4に格納する。標準研磨時
間演算部3では、標準研磨時間を研磨前の膜厚量と入力
装置1に設定した目標残膜厚量から経験則に基づいて算
出する。
【0028】次にS2において、算出された標準研磨時
間は、データ蓄積部4に格納された後に研磨装置8に設
定され、その時間だけ該当の研磨処理を実施する。前に
処理されたロットが存在しないため、補正研磨時間の演
算は行われない。
【0029】次にS3において、1ロット目の研磨処理
を開始すると膜厚測定器が空くので、2ロット目の研磨
前の膜厚測定を膜厚測定器7にて開始する。
【0030】次にS4において、1ロット目の洗浄処理
を行い、研磨後の膜厚測定を膜厚測定器7にて行う。膜
厚データ収集部2は、研磨後の膜厚測定が終了した時
に、測定データを研磨後膜厚測定結果7bから通信によ
り取り出し、データ蓄積部4に格納する。
【0031】一方、S3において、2ロット目の研磨前
の膜厚測定が終了すると、1ロット目と同様にデータ収
集部2が研磨前の膜厚測定結果7aから通信により取り
出し、標準研磨時間演算部3とデータ蓄積部4に格納す
る。標準研磨時間演算部3では、標準研磨時間が研磨前
の膜厚量と目標残膜厚量から経験測に基づいて算出され
る。
【0032】次にS5において、補正研磨時間演算部5
は、2ロット目の標準研磨時間と、前に処理したロット
である1ロット目の標準研磨時間と研磨後の膜厚測定か
ら最適研磨時間を計算する。
【0033】具体的には、1ロット目の研磨後の膜厚測
定データと目標残膜厚値との差Dが、予め設定してある
膜厚量βよりも大きい場合には、固定時間をα1とす
る。
【0034】又、膜厚測定データと目標残膜厚値との差
Dが、予め設定してある膜厚量―βよりも大きく、か
つ、βよりも小さい場合は、固定時間をα2とする。
【0035】又、研磨後の膜厚測定データと目標残膜厚
値との差Dが、予め設定してある膜厚量―βよりも小さ
い場合は、固定時間をα3とする。
【0036】1ロット目では研磨時間の補正が行われて
いないので、2ロット目の標準研磨時間と補正研磨時間
を加えた最適研磨時間は、2ロット目の標準研磨時間に
固定時間αi=1,2,3を加えた時間となる。つまり、2ロ
ット目の補正研磨時間は固定追加時間αi=1,2,3であ
る。補正研磨時間演算部5は、求めた補正研磨時間をデ
ータ蓄積部4に格納する。標準研磨時間演算部3と補正
研磨時間演算部5は、求めたそれぞれの研磨時間を加算
して、研磨装置8に設定する。2ロット目は、このよう
に設定された最適研磨時間により研磨処理が開始され
る。
【0037】2ロット目の研磨処理が始まると、再び膜
厚測定装置が空くため3ロット目の研磨前の膜厚測定を
開始する。2ロット目の研磨処理が終了すると順次洗浄
処理が実施される。2ロット目の洗浄処理が終了する
と、研磨後の膜厚測定を膜厚測定器7にて行う。データ
収集部2は、研磨後の膜厚測定が終了した時に、測定デ
ータを膜厚測定器7の研磨後の膜厚測定7bから通信に
より取り出しデータ蓄積部4に格納する。3ロット目の
研磨前の膜厚測定が終了すると、2ロット目と同様にデ
ータ収集部2が研磨前の膜厚測定7aから通信により自
動的に取り出し、標準研磨時間演算部3とデータ蓄積部
4に格納する。標準研磨時間演算部3では、標準研磨時
間が研磨前の膜厚量と目標残膜厚量から経験的に算出さ
れる。また、補正研磨時間演算部5は、3ロット目の標
準研磨時間と、前に処理したロットである1ロット目の
標準研磨時間と研磨後の膜厚測定から最適研磨時間の演
算を行う。
【0038】研磨後の膜厚測定データと目標残膜厚値と
の差から求める固定追加時間は2ロットの時と同じ求め
方による。
【0039】3ロット目の最適研磨時間は、2ロット目
の最適研磨時間を2ロット目の標準研磨時間で除して得
られる研磨時間比率に、3ロット目の標準研磨時間を乗
じ、さらに先に求めた固定追加時間αi=1,2,3を加える
事により決定する。補正研磨時間演算部5は、得られた
最適研磨時間から標準研磨時間を差し引いて補正研磨時
間を逆算し、データ蓄積部4に格納する。以降、Nロッ
トにおいても同様である。
【0040】この計算方法では、目標残膜厚値と差があ
る場合に、所定の固定時間を増減することにより研磨精
度が改善することを目的としている。また、前ロットの
補正を加えた最適研磨時間と標準研磨時間との比率を使
用することにより、各ロットに継続して装置状態が変動
している状態を追従することが可能となる。
【0041】[実施形態2]工程制御コントローラ6は
実施形態1と同じであるが、補正研磨時間演算部の演算
方法が異なるので、異なる部分のみを説明する。
【0042】補正研磨時間演算部5の演算方法において
は、(N−1)ロット目の目標残膜厚値THFと研磨後
の膜厚値TH(N−1)との差(−D)と、研磨前後の
膜厚値と研磨時間により得られる(N−1)ロット目の
実研磨レートPR(N−1)から、(N−1)ロット目
の過不足の研磨時間を求め、それに予め設定してある適
用率を乗じて(N−1)ロット目の補正研磨時間tc
(Nー1)とする。この補正研磨時間tc(N−1)に
(N−1)ロット目の標準研磨時間ts(N−1)を加
えた最適研磨時間to(N−1)を(N−1)ロット目
の標準研磨時間ts(N−1)で除して得られた研磨時
間比率r(N−1)にNロット目の標準研磨時間tsN
を乗じることにより求める。
【0043】この計算方法では、前ロットの実研磨レー
トから目標残膜厚値までの過不足を使用して研磨時間を
補正しており、標準の研磨時間に対してどの程度研磨時
間を増加減する必要があるかについて、前ロットの研磨
時間比率を乗じるという形で与えている。このため、前
ロットと異なる品種においても、標準時間からどの程度
増加減が必要であるかということを適切に与えることが
可能となる。
【0044】[実施形態3]工程制御コントローラ6は
実施形態1と同じであるが、補正研磨時間演算部の演算
方法が異なるので、異なる部分のみを説明する。
【0045】補正研磨時間演算部5の演算方法において
は、前に処理された複数のロットの実研磨レートを研磨
前後の膜厚値と研磨処理を行った時刻から近似直線また
は近似曲線により現在の時刻での実研磨レート値を補間
して推定する。その推定した実研磨レート値と、Nロッ
ト目の研磨前の膜厚値と目標残膜値との差からNロット
目の最適研磨予測時間を求める。そして、得られた最適
研磨予測時間toeから標準研磨時間tsNを差し引い
た時間に予め設定した適用率Raを乗じて、これをNロ
ット目の補正研磨時間tcNとする方法である。
【0046】すなわち、実施形態3においては、tcN
=(toe−tsN)×Raである。
【0047】この計算方法では、前に処理された複数ロ
ットの傾向から実研磨レート値の上下変動を推定するこ
とが可能である。また、本計算方法では、製品別の実研
磨レートの差異は、適用率により吸収することが可能で
ある。
【0048】以上、本発明の実施形態について説明し
た。
【0049】但し、前に処理したロットを1つ前のロッ
トとして、本発明の実施の形態について説明したが、1
つより前のロットの情報を使用してもよい。
【0050】又、一つのロットのウェハーの少なくとも
1枚について膜厚を測定すればよいが、一つのロットの
ウェハーの少なくとも2枚について膜厚を測定し、その
平均値をそのロットの膜厚としてもよい。
【0051】又、前記膜厚の測定データを、研磨テーブ
ルや研磨ヘッド毎に管理してもよい。
【0052】又、同一ロットにて複数回CMP工程を通
過する場合は通過回数ごとに又はCMP装置号機ごと
に、目標残膜厚量及び所定時間を設定してもよい。
【0053】
【発明の効果】以上説明した本発明によれば、研磨と膜
厚測定の工程を管理することにより、1枚ずつのウェハ
ーを毎回測定することなくロット単位にて処理が可能で
あるため工程処理能力を向上させることが可能である。
【0054】又、本発明によれば、装置状態に合せて研
磨プロセスの作業条件を補正しているため、研磨の処理
精度を向上させることが可能である。
【0055】又、本発明によれば、膜厚測定機能と研磨
機能の両方を保有したCMP装置ではなく、汎用的な研
磨機能のみを保有した研磨装置と汎用的な膜厚測定器を
使用して量産工程を構築することが可能である。
【図面の簡単な説明】
【図1】本発明の半導体製造装置のプロセス時間補正方
法に使用する装置のブロック図
【図2】実施形態のプロセス時間補正方法のフローチャ
ート
【符号の説明】
1 入力装置 2 膜厚データ収集部 3 標準研磨時間演算部 4 データ蓄積部 5 補正研磨時間演算部 6 工程制御コントローラ 7 膜厚測定器 7a 研磨前膜厚測定結果 7b 研磨後膜厚測定結果
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥野 倫大 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 (72)発明者 河村 雄司 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 (72)発明者 仙波 孝尚 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 (72)発明者 金重 和実 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 (72)発明者 前川 博司 滋賀県大津市晴嵐二丁目9番1号 関西日 本電気株式会社内 Fターム(参考) 3C058 AA07 AC02 BA02 BA07 BA09 BB01 BB02 BB06 BB09 BC03 CB01 CB03 CB07 DA12 DA17

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 第(N−1)ロットを研磨装置によって
    研磨中に、第Nロットの研磨前膜厚を膜厚測定装置によ
    って測定するとともに、前記第(N−K)ロットの最適
    研磨時間に基づいて前記第Nロットの最適研磨時間を補
    正研磨時間演算部によって演算し、前記最適研磨時間を
    データ記憶部に格納するとともに前記研磨装置に通知す
    る半導体製造装置のプロセス時間補正方法であって、 0<K<Nであり、 第(N−K)ロットの最適研磨時間を第(N−K)ロッ
    トの標準研磨時間で除算して研磨時間比率を求めるステ
    ップと、 前記研磨時間比率に第Nロットの標準研磨時間を乗算す
    るステップと、 前記乗算結果に所定時間を加算して加算結果を前記第N
    ロットの最適研磨時間とするステップとを含み、 前記第Nロットの標準研磨時間は、前記第Nロットの研
    磨前膜厚と前記第Nロットの目標残膜厚量とに基づいて
    定めることを特徴とするプロセス時間補正方法。
  2. 【請求項2】 第(N−1)ロットを研磨装置によって
    研磨中に、第Nロットの研磨前膜厚を膜厚測定装置によ
    って測定するとともに、前記第(N−K)ロットの最適
    研磨時間に基づいて前記第Nロットの最適研磨時間を補
    正研磨時間演算部によって演算し、前記最適研磨時間を
    データ記憶部に格納するとともに前記研磨装置に通知す
    る半導体製造装置のプロセス時間補正方法であって、 0<K<Nであり、 第(N−K)ロットの研磨時間の過不足分を求めるステ
    ップと、 前記過不足分に所定比率を乗算して第(N−K)ロット
    の補正研磨時間とするステップと、 前記補正研磨時間に前記第(N−K)の標準研磨時間を
    加算した結果を前記第(N−1)の最適研磨時間とする
    ステップと、 前記第(N−K)の最適研磨時間を前記第(N−K)の
    標準研磨時間で除算した結果に前記第Nロットの標準研
    磨時間を乗算し、前記乗算結果を前記第Nの最適研磨時
    間とするステップとを含み、 前記前記第(N−K)及び第Nロットの標準研磨時間
    は、そのロットの研磨前膜厚と前記第Nロットの目標残
    膜厚量とに基づいて定めることを特徴とするプロセス時
    間補正方法。
  3. 【請求項3】 第(N−1)ロットを研磨装置によって
    研磨中に、第Nロットの研磨前膜厚を膜厚測定装置によ
    って測定するとともに、前記第(N−1)ロット以前の
    複数のロットの実研磨レートに基づいて前記第(N−
    1)ロットの実研磨レートを補正研磨時間演算部によっ
    て補間し、前記補間した実研磨レートに基づいて前記補
    正研磨時間演算部によって前記第Nロットの最適研磨時
    間を演算してデータ記憶部に格納するとともに前記研磨
    装置に通知する半導体製造装置のプロセス時間補正方法
    であって、 前記補間した第(N−1)ロットの実研磨レートに基づ
    いて第Nロットの最適研磨予測時間を演算するステップ
    と、 前記第Nロットの最適研磨予測時間から前記第Nロット
    の標準研磨時間を減算するステップと、 前記減算結果に所定比率を乗算して前記第Nロットの補
    正研磨時間とするステップと、 前記第Nロットの補正研磨時間に前記第Nロットの標準
    研磨時間を加算結果を前記第Nの最適研磨時間とするス
    テップとを含み、 前記前記第(N−1)及び第Nロットの標準研磨時間
    は、そのロットの研磨前膜厚と前記第Nロットの目標残
    膜厚量とに基づいて定め、 前記前記第Nロットの最適研磨予測時間は、第Nロット
    の研磨前膜厚と前記第Nロットの目標残膜厚量との差に
    基づいて定めることを特徴とするプロセス時間補正方
    法。
  4. 【請求項4】 一つの前記ロットのウェハーの少なくと
    も1枚について膜厚を測定することを特徴とする請求項
    1乃至3記載のプロセス時間補正方法。
  5. 【請求項5】 一つの前記ロットのウェハーの少なくと
    も2枚について膜厚を測定し、その平均値をそのロット
    の膜厚とすることを特徴とする請求項1乃至3記載のプ
    ロセス時間補正方法。
  6. 【請求項6】 前記膜厚の測定データを、研磨テーブル
    や研磨ヘッド毎に管理することを特徴とする請求項1乃
    至3記載のプロセス時間補正方法。
  7. 【請求項7】 同一ロットにて複数回CMP工程を通過
    する場合は通過回数ごとに又はCMP装置号機ごとに、
    目標残膜厚量及び所定時間を設定することを特徴とする
    請求項1記載のプロセス時間補正方法。
JP2001235152A 2001-08-02 2001-08-02 半導体製造装置のプロセス時間補正方法 Expired - Fee Related JP5021872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001235152A JP5021872B2 (ja) 2001-08-02 2001-08-02 半導体製造装置のプロセス時間補正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001235152A JP5021872B2 (ja) 2001-08-02 2001-08-02 半導体製造装置のプロセス時間補正方法

Publications (2)

Publication Number Publication Date
JP2003045834A true JP2003045834A (ja) 2003-02-14
JP5021872B2 JP5021872B2 (ja) 2012-09-12

Family

ID=19066648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001235152A Expired - Fee Related JP5021872B2 (ja) 2001-08-02 2001-08-02 半導体製造装置のプロセス時間補正方法

Country Status (1)

Country Link
JP (1) JP5021872B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP2005203786A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 基板処理方法及び装置
KR100640667B1 (ko) * 2005-11-22 2006-11-01 삼성전자주식회사 반도체소자 제조공정 제어방법 및 그 제어시스템
KR100699856B1 (ko) 2005-07-29 2007-03-27 삼성전자주식회사 반도체소자를 제조하는 공정의 제어시스템 및 이를 이용한제어방법
CN111599665A (zh) * 2020-04-28 2020-08-28 杭州中欣晶圆半导体股份有限公司 调整化学机械抛光工艺中硅片研磨时间的方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05185367A (ja) * 1992-01-16 1993-07-27 Fujikoshi Kikai Kogyo Kk ラッピング装置
JPH06270053A (ja) * 1993-03-25 1994-09-27 Japan Energy Corp 両面ポリシング加工量の自動測定方法及び自動測定装置、並びに自動両面ポリシング加工方法及び加工装置
JPH0817768A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体装置の製造方法及びそれを実施するための装置
JPH10106984A (ja) * 1996-09-27 1998-04-24 Ebara Corp 半導体ウエハー研磨装置における研磨方法及び研磨制御装置
JPH11186204A (ja) * 1997-12-22 1999-07-09 Nec Corp 半導体製造装置のレシピ修正方法
JPH11267968A (ja) * 1998-03-20 1999-10-05 Okamoto Machine Tool Works Ltd ウエハの研磨方法およびそれに用いる研磨盤
JP2000117623A (ja) * 1998-10-16 2000-04-25 Tokyo Seimitsu Co Ltd ウェーハ研磨装置
JP2001015467A (ja) * 1999-06-30 2001-01-19 Nec Corp 研磨終点検出装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05185367A (ja) * 1992-01-16 1993-07-27 Fujikoshi Kikai Kogyo Kk ラッピング装置
JPH06270053A (ja) * 1993-03-25 1994-09-27 Japan Energy Corp 両面ポリシング加工量の自動測定方法及び自動測定装置、並びに自動両面ポリシング加工方法及び加工装置
JPH0817768A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体装置の製造方法及びそれを実施するための装置
JPH10106984A (ja) * 1996-09-27 1998-04-24 Ebara Corp 半導体ウエハー研磨装置における研磨方法及び研磨制御装置
JPH11186204A (ja) * 1997-12-22 1999-07-09 Nec Corp 半導体製造装置のレシピ修正方法
JPH11267968A (ja) * 1998-03-20 1999-10-05 Okamoto Machine Tool Works Ltd ウエハの研磨方法およびそれに用いる研磨盤
JP2000117623A (ja) * 1998-10-16 2000-04-25 Tokyo Seimitsu Co Ltd ウェーハ研磨装置
JP2001015467A (ja) * 1999-06-30 2001-01-19 Nec Corp 研磨終点検出装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP2005203786A (ja) * 2004-01-12 2005-07-28 Samsung Electronics Co Ltd 基板処理方法及び装置
KR100699856B1 (ko) 2005-07-29 2007-03-27 삼성전자주식회사 반도체소자를 제조하는 공정의 제어시스템 및 이를 이용한제어방법
KR100640667B1 (ko) * 2005-11-22 2006-11-01 삼성전자주식회사 반도체소자 제조공정 제어방법 및 그 제어시스템
CN111599665A (zh) * 2020-04-28 2020-08-28 杭州中欣晶圆半导体股份有限公司 调整化学机械抛光工艺中硅片研磨时间的方法

Also Published As

Publication number Publication date
JP5021872B2 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
US6623333B1 (en) System and method for controlling a wafer polishing process
JP3859475B2 (ja) ウェーハの研磨時間制御方法及びこれを利用したウェーハの研磨方法
JP3019079B1 (ja) 化学機械研磨装置
WO1998014306A1 (en) A method and system for controlling chemical mechanical polishing thickness removal
JP2002519779A (ja) モデル予測制御を用いた、半導体製作における個別部品の生産を制御するためのシステムおよび方法
CN101840207B (zh) 先进工艺控制的方法和装置
US7366575B2 (en) Wafer polishing control
US20030028279A1 (en) Method for determining efficiently parameters in chemical-mechanical polishing (CMP)
US20020076838A1 (en) Polishing method
JP3077656B2 (ja) 半導体製造装置のレシピ修正方法
US6857938B1 (en) Lot-to-lot feed forward CMP process
JP2003045834A (ja) 半導体製造装置のプロセス時間補正方法
KR20010053172A (ko) 멀티-암 연마 툴을 제어하는 시스템 및 방법
JP2007233579A (ja) 生産管理方法及び生産管理システム
US20110213478A1 (en) System and method for implementing multi-resolution advanced process control
TWI267156B (en) Method and system for controlling the chemical mechanical polishing of substrates by calculating an overpolishing time and/or a polishing time of a final polishing step
JP4717472B2 (ja) 基板研磨方法
US6949007B1 (en) System and method for multi-stage process control in film removal
JP4108392B2 (ja) 複数品種の半導体ウェハの研磨方法および研磨システム
JP2009160691A (ja) 研磨制御システム、研磨制御プログラム及び半導体装置の製造方法
JPH11219874A (ja) 半導体製造方法および装置
JP2002270558A (ja) 加工方法、加工装置、加工システム、半導体デバイス製造方法、及び半導体デバイス
KR100744263B1 (ko) 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법
US20030119322A1 (en) Method of producing semiconductor device and processing conditions setting device
Khan et al. Yield improvement at the contact process through run-to-run control

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040507

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees