JP2003037643A - Digital transmitter, digital receiver, data scramble method and data descramble method - Google Patents
Digital transmitter, digital receiver, data scramble method and data descramble methodInfo
- Publication number
- JP2003037643A JP2003037643A JP2001222542A JP2001222542A JP2003037643A JP 2003037643 A JP2003037643 A JP 2003037643A JP 2001222542 A JP2001222542 A JP 2001222542A JP 2001222542 A JP2001222542 A JP 2001222542A JP 2003037643 A JP2003037643 A JP 2003037643A
- Authority
- JP
- Japan
- Prior art keywords
- data
- shift register
- counter
- scramble
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データが長期間に
わたって特定のシンボルパターンの連続となる場合にお
いて、シンボル同期位置の誤検出によるデータ誤りを回
避するためのディジタル送信装置、ディジタル受信装
置、データスクランブル方法及びデータデスクランブル
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital transmitting apparatus, a digital receiving apparatus, and a data receiving apparatus for avoiding a data error due to an erroneous detection of a symbol synchronization position when the data is a sequence of specific symbol patterns for a long period of time. The present invention relates to a scramble method and a data descramble method.
【０００２】[0002]
【従来の技術】限られた周波数帯域を用いて移動通信の
需要増大に対処する場合、周波数の利用効率を高める必
要性が生じる。その最も効率的な手段として、ＱＡＭ
（Quadrature Amplitude Modulation）がある。2. Description of the Related Art In order to cope with an increase in demand for mobile communication using a limited frequency band, it becomes necessary to improve frequency utilization efficiency. QAM is the most efficient means
(Quadrature Amplitude Modulation).
【０００３】ＱＡＭを移動通信に使用する場合、フェー
ジング変動による包絡線及び位相の変化に対処する必要
がある。その対処法として、例えば特公平６−１９０８
号公報で開示されている「伝送路歪補償方式」や、参考
文献１：電子情報通信学会論文誌Ｂ−II Ｖｏｌ．Ｊ７
２−Ｂ−II Ｎｏ．１ ｐｐ７−１５、１９８９年１
月、三瓶他「陸上移動通信用１６ＱＡＭのフェージング
ひずみ補償方式」が提案されている。この提案方式は、
一定間隔で挿入された既知のパイロットシンボルからフ
ェージング歪みを測定し、その時系列を内挿することに
より全パイロットシンボルのフェージング歪みを推定及
び補償するパイロットシンボル内挿同期検波方式であ
る。この場合、対象となる変調方式は１６ＱＡＭである
ことが多い。When using QAM for mobile communication, it is necessary to deal with changes in envelope and phase due to fading fluctuation. As a coping method, for example, Japanese Patent Publication No. 6-1908.
"Transmission Line Distortion Compensation Method" disclosed in Japanese Unexamined Patent Application Publication No. 2004-135242, Reference 1: Electronic Information Communication Society Paper B-II Vol. J7
2-B-II No. 1 pp 7-15, 1989 1
Tsuki, Sanbin et al., "16QAM Fading Distortion Compensation Method for Land Mobile Communication" have been proposed. This proposed method is
This is a pilot symbol interpolation coherent detection method in which fading distortion is measured from known pilot symbols inserted at regular intervals and the time series is interpolated to estimate and compensate the fading distortion of all pilot symbols. In this case, the target modulation method is often 16QAM.
【０００４】ここで、一定間隔で挿入される既知のパイ
ロットシンボルについて説明する。図４は、ＰＳＩ（Pi
lot Symbol Insertion）方式を用いたフレーム構成の一
例を示す図である。図４に示すように、１フレームは、
１シンボルのパイロットシンボルＰＳと送信すべき１６
シンボルのデータとから構成される。Now, known pilot symbols inserted at regular intervals will be described. FIG. 4 shows PSI (Pi
It is a figure which shows an example of the frame structure using the lot symbol insertion method. As shown in FIG. 4, one frame is
1 symbol pilot symbol PS and 16 to be transmitted
It consists of symbol data.
【０００５】また、上記提案方式に関連して、参考文献
２：電子情報通信学会信学技報 ＲＣＳ９２−１０６
（１９９３−０１）三瓶他「１６ＱＡＭ／ＴＤＭＡ方式
のシンボルタイミング再生方式」が提案されている。こ
こで用いられているＭＡＭ（Maximum Amplitude Metho
d）は、最大振幅を示すシンボルを同期位置とする同期
確立方式である。Further, in relation to the above proposed method, Reference 2: IEICE Technical Report RCS92-106.
(1993-3) Sanbin et al. "16QAM / TDMA system symbol timing recovery system" has been proposed. MAM (Maximum Amplitude Metho) used here
d) is a synchronization establishment method in which the symbol indicating the maximum amplitude is used as the synchronization position.
【０００６】ここで、ＭＡＭに用いられるシンボルのマ
ッピングについて説明する。ここで、マッピングとは一
つのシンボルをＩ相成分及びＱ相成分からなる座標平面
上に配置することである。図５は、既知のパイロットシ
ンボルに対応するマッピング位置の一例を示す図であ
る。図５の横軸はＩ相成分、縦軸はＱ相成分を示す。図
５に示すように、パイロットシンボルのマッピングＰＳ
は、Ｉ相成分及びＱ相成分ともに正の最大値を取るよう
に配置されている。Here, the mapping of symbols used in MAM will be described. Here, mapping means arranging one symbol on a coordinate plane composed of an I-phase component and a Q-phase component. FIG. 5 is a diagram showing an example of mapping positions corresponding to known pilot symbols. The horizontal axis of FIG. 5 represents the I-phase component, and the vertical axis represents the Q-phase component. As shown in FIG. 5, the pilot symbol mapping PS
Are arranged so that both the I-phase component and the Q-phase component have a positive maximum value.
【０００７】参考文献２は、ＭＡＭにおいてフレーム長
を数十シンボル、オーバーサンプル数を３２倍とすると
良好な特性が得られることをシミュレーション結果によ
って確認している。[0007] Reference 2 confirms by simulation results that good characteristics are obtained when the frame length is several tens of symbols and the number of oversampling is 32 times in MAM.
【０００８】しかし、ＭＡＭによる同期確立方式は、パ
イロットシンボルのマッピング位置を最大振幅のシンボ
ルに配置するという性質上、パイロットシンボルと同様
のフレーム周期で最大振幅が出現するようなデータに対
して、同期位置の検出を誤るという問題点がある。[0008] However, the MAM-based synchronization establishment method synchronizes the data for which the maximum amplitude appears in the same frame period as the pilot symbol due to the property that the mapping position of the pilot symbol is arranged in the symbol of the maximum amplitude. There is a problem that the position is erroneously detected.
【０００９】ここで、上述した問題について具体例を挙
げて説明する。図６は１６ＱＡＭにおけるシンボルのマ
ッピングを示す図である。図６の横軸はＩ相成分、縦軸
はＱ相成分を示す。ここでは、データを４ｂｉｔに区切
ったものを１シンボルとし、４ｂｉｔの内容を図６に従
って配置する。Here, the above-mentioned problem will be described with a specific example. FIG. 6 is a diagram showing symbol mapping in 16QAM. The horizontal axis of FIG. 6 represents the I-phase component, and the vertical axis represents the Q-phase component. Here, data divided into 4 bits is taken as one symbol, and the contents of 4 bits are arranged according to FIG.
【００１０】パイロットシンボルは、例えば図６におけ
るシンボル「００００」の位置に定期的に配置され、送
信される。受信においてフレームの各シンボルにおける
パワーを長期的に平均化していくと、ピークを持つシン
ボルがしだいに現れる。ＭＡＭでは、このピークを持つ
シンボルをパイロットシンボルであると判断し、同期位
置とする。The pilot symbol is periodically arranged and transmitted at the position of the symbol "0000" in FIG. 6, for example. When the power in each symbol of the frame is averaged over a long period during reception, a symbol having a peak appears gradually. In MAM, a symbol having this peak is determined to be a pilot symbol and is set as a synchronization position.
【００１１】しかしながら、図６において最大振幅とな
る「００００」「０１００」「１０００」「１１００」
のいずれかの特定のシンボルがデータ中に存在し、かつ
フレーム周期でこの特定のシンボルが現れる場合、パイ
ロットシンボル以外にもピークが発生してしまう。However, in FIG. 6, the maximum amplitude is "0000", "0100", "1000", "1100".
If any one of these specific symbols is present in the data and this specific symbol appears in the frame period, a peak will occur other than the pilot symbol.
【００１２】図７は、フレーム周期でシンボルのパワー
を長期平均化した結果の一例を示す図である。図７の上
段は、図４と同様の構成を持つシンボル列である。図７
の下段は、フレーム周期で上段のシンボル列のパワーを
長期平均化した時間軸波形であり、１フレーム分の長さ
を持つ。FIG. 7 is a diagram showing an example of the result of long-term averaging of the power of symbols in the frame period. The upper part of FIG. 7 is a symbol string having the same configuration as that of FIG. Figure 7
The lower part is a time-axis waveform obtained by averaging the power of the symbol string in the upper part for a long period in a frame period, and has a length of one frame.
【００１３】図７の上段に示すように、パイロットシン
ボル「００００」とデータ中のあるシンボル「１００
０」がフレーム周期で同じシンボルが現れる場合、図７
の下段に示すように、平均化した波形において希望する
パイロットシンボル「００００」によるピークの他
に、データ中のシンボル「１０００」によるピークが
出現し、との両シンボルに対して同期確立する可能
性がある。結果として、誤同期が発生する。As shown in the upper part of FIG. 7, the pilot symbol "0000" and a certain symbol "100" in the data.
In the case where the same symbol appears in the frame period of "0", FIG.
As shown in the lower row, in addition to the peak due to the desired pilot symbol “0000” in the averaged waveform, the peak due to the symbol “1000” in the data appears, and there is a possibility that synchronization will be established for both symbols. There is. As a result, false synchronization occurs.
【００１４】上述したＭＡＭにおける問題点を解決する
ために、データに対するスクランブル処理を用いるのが
一般的である。ここで、スクランブル手段について説明
する。図８は、従来のスクランブル手段の構成の一例を
示すブロック図である。図８に示すように、このスクラ
ンブル手段は、加算器８０１，８０２と、シフトレジス
タ８１１，８１２，８１３，８１４，８１５，８１６と
から構成される。In order to solve the above-mentioned problems in MAM, it is general to use scrambling processing for data. Here, the scramble means will be described. FIG. 8 is a block diagram showing an example of the configuration of a conventional scramble means. As shown in FIG. 8, this scramble means is composed of adders 801, 802 and shift registers 811, 812, 813, 814, 815, 816.
【００１５】ここで、Ｘはスクランブル後のビットと
し、Ｙはスクランブル前のビットとする。Ｚ-nＸ（ｎは
整数）はｎ段目のシフトレジスタの出力であり、Ｘをｎ
ビット時間だけ遅延させたものである。例えば、Ｚ-2Ｘ
は２段目のシフトレジスタ８１５の出力であり、Ｘを２
ビット時間だけ遅延させたビットである。スクランブル
前のビットＹに対するスクランブル手段は以下の式に基
づいて行われる。Here, X is a bit after scramble, and Y is a bit before scramble. Z −n X (n is an integer) is the output of the shift register of the nth stage, and X is n
It is delayed by a bit time. For example, Z -2 X
Is the output of the second-stage shift register 815, and X is 2
It is a bit delayed by a bit time. The scramble means for the bit Y before scramble is performed based on the following equation.
【００１６】 Ｘ＝Ｙ＋（Ｚ-1＋Ｚ-6）・Ｘ ・・・（１）X = Y + (Z −1 + Z −6 ) · X (1)
【００１７】スクランブル前のビットＹは、上述した
（１）式に基づいてスクランブル処理が行われ、スクラ
ンブル後のビットＸとして出力される。The bit Y before scramble is scrambled based on the above-mentioned equation (1), and is output as the bit X after scramble.
【００１８】次に、スクランブル後のビットＸに対し
て、デスクランブル処理が行われる。図９は、従来のデ
スクランブル手段の構成の一例を示すブロック図であ
る。図９に示すように、このデスクランブル手段は、加
算器９０１，９０２と、シフトレジスタ９１１，９１
２，９１３，９１４，９１５，９１６とから構成され
る。スクランブル後のビットＸのデスクランブル処理は
以下の式に基づいて行われる。Next, descramble processing is performed on the scrambled bit X. FIG. 9 is a block diagram showing an example of the configuration of a conventional descrambling means. As shown in FIG. 9, the descrambling means includes adders 901 and 902 and shift registers 911 and 91.
2, 913, 914, 915, and 916. The descramble processing of the bit X after scramble is performed based on the following equation.
【００１９】 Ｙ＝（１＋Ｚ-1＋Ｚ-6）・Ｘ ・・・（２）Y = (1 + Z −1 + Z −6 ) · X (2)
【００２０】スクランブル後のビットＸは、上述した
（２）式に基づいてデスクランブル処理が行われること
により、スクランブル前のビットＹとして復元される。The bit X after scramble is restored as the bit Y before scramble by performing the descrambling process based on the above-mentioned equation (2).
【００２１】上述したように、送信データに対してスク
ランブル処理を施すことにより、フレーム周期で特定の
シンボルパターンが現れるデータに対してもランダム性
を与えることが可能となる。データにランダム性が与え
られることにより、正確な同期位置の検出が約束され
る。As described above, by scrambling the transmission data, it becomes possible to give randomness to the data in which a specific symbol pattern appears in the frame period. The randomness of the data guarantees accurate sync position detection.
【００２２】[0022]
【発明が解決しようとする課題】しかしながら、上述し
たスクランブル処理において、シフトレジスタの状態と
その後入力されるビット列の関係によっては、フレーム
周期で特定のシンボルパターンを出力する場合があるた
め、誤同期が発生する。However, in the scrambling process described above, a certain symbol pattern may be output in a frame period depending on the relationship between the state of the shift register and the bit string to be input thereafter, so that missynchronization may occur. Occur.
【００２３】本発明は上述した課題に鑑みてなされたも
のであり、データが長期間にわたって特定のシンボルパ
ターンの連続となることを防止し、正確な同期確立を可
能にするディジタル送信装置、ディジタル受信装置、デ
ータスクランブル方法及びデータデスクランブル方法を
提供することを目的とする。The present invention has been made in view of the above-mentioned problems, and a digital transmitting apparatus and a digital receiving apparatus which prevent data from being continuous of a specific symbol pattern for a long period of time and enable accurate synchronization establishment. An object is to provide an apparatus, a data scramble method, and a data descramble method.
【００２４】[0024]
【課題を解決するための手段】上述した目的を達成する
ために、本発明は、ディジタル通信においてデータに非
周期性を持たせるディジタル送信装置であって、前記非
周期性の存在が確認されなかった場合にデータの定めら
れた範囲のビット列を反転する第１データ反転手段と、
前記第１データ反転手段の出力に対してスクランブル処
理を行うスクランブル用シフトレジスタ列と、直前のフ
レームにおける前記スクランブル用シフトレジスタ列の
状態を記憶し、現在のフレームにおける前記スクランブ
ル用シフトレジスタ列の状態との状態が等しいか否かを
比較する第１比較手段と、前記第１比較手段の結果に基
づいて値を更新する第１カウンタと、前記第１カウンタ
の値が予め定められた閾値以上か否かの判断に基づきデ
ータの反転指示を前記第１データ反転手段に指示する第
１反転指示手段と、前記スクランブル用シフトレジスタ
列の出力を変調し外部へ送信する変調処理手段とを備え
たことを特徴とするものである。In order to achieve the above-mentioned object, the present invention is a digital transmission device for imparting aperiodicity to data in digital communication, and the presence of the aperiodicity is not confirmed. First data inverting means for inverting a bit string in a predetermined range of data,
The state of the scramble shift register train for performing scramble processing on the output of the first data inverting means and the state of the scramble shift register train for the immediately preceding frame are stored, and the state of the scramble shift register train for the current frame is stored. And a first counter that updates the value based on the result of the first comparing means, and whether the value of the first counter is greater than or equal to a predetermined threshold value. First inversion instruction means for instructing the first data inversion means to invert the data on the basis of the judgment of whether or not it is provided, and modulation processing means for modulating the output of the scramble shift register train and transmitting it to the outside. It is characterized by.
【００２５】このような構成によれば、データにおける
非周期性の存在が確認されなかった場合に、次のフレー
ムにおいて入力されるデータのうち予め定められた範囲
のビット列に対して反転処理を行うことにより、データ
の周期性を防止することができる。According to this structure, when the presence of non-periodicity in the data is not confirmed, the inversion process is performed on the bit string in the predetermined range of the data input in the next frame. As a result, the periodicity of data can be prevented.
【００２６】また、本発明のディジタル送信装置におい
て、前記変調処理手段は、前記スクランブル用シフトレ
ジスタ列の出力に対して周期的に既知のシンボルを予め
定められた位置に挿入することを特徴とするものであ
る。なお、変調処理手段は具体的な変調方式としてＱＡ
Ｍ変調方式やＱＰＳＫ変調方式等を用いることができ
る。Further, in the digital transmitter of the present invention, the modulation processing means periodically inserts a known symbol into a predetermined position with respect to the output of the scramble shift register train. It is a thing. The modulation processing means uses a QA as a concrete modulation method.
An M modulation method, a QPSK modulation method, or the like can be used.
【００２７】このような構成によれば、容易に同期位置
を検出することができる。With this structure, the sync position can be easily detected.
【００２８】さらに、本発明のディジタル送信装置にお
いて、前記既知のシンボルは取り得るシンボルのうち最
大振幅に配置することを特徴とするものである。Further, in the digital transmitter of the present invention, the known symbol is arranged at the maximum amplitude of the possible symbols.
【００２９】このような構成によれば、既知のシンボル
が取り得るシンボルのうち最大振幅をとることにより、
復調処理において同期位置を検出することができる。According to such a configuration, by taking the maximum amplitude among the symbols that the known symbol can take,
The synchronization position can be detected in the demodulation process.
【００３０】また、本発明は、上記に記載のディジタル
送信装置からの信号を受信するディジタル受信装置であ
って、前記ディジタル送信装置からの信号を復調する復
調処理手段と、前記復調処理手段の出力に対して前記ス
クランブル用シフトレジスタ列に対応したデスクランブ
ル処理を行うデスクランブル用シフトレジスタ列と、直
前のフレームにおける前記デスクランブル用シフトレジ
スタ列の状態を記憶し、現在のフレームにおける前記デ
スクランブル用シフトレジスタ列の状態との状態が等し
いか否かを比較する第２比較手段と、前記第２比較手段
の結果に基づいて値を更新する第２カウンタと、前記第
２カウンタの値が予め定められた閾値以上か否かの判断
に基づきデータの反転指示をする第２反転指示手段と、
前記デスクランブル用シフトレジスタ列の出力のうち予
め定められた範囲のビット列を、前記第２反転指示手段
の出力に従って反転する第２データ反転手段とを備えた
ことを特徴とするものである。Further, the present invention is a digital receiving apparatus for receiving a signal from the digital transmitting apparatus described above, wherein demodulation processing means for demodulating a signal from the digital transmitting apparatus and output of the demodulation processing means. For the descrambling shift register train for performing descramble processing corresponding to the scrambling shift register train and the state of the descramble shift register train in the immediately preceding frame, Second comparing means for comparing whether or not the states of the shift register train are equal, a second counter for updating a value based on a result of the second comparing means, and a value of the second counter are predetermined. Second inversion instructing means for instructing inversion of data based on a judgment as to whether or not it is equal to or more than the threshold value,
A second data inverting means for inverting a bit string in a predetermined range among the outputs of the descrambling shift register array according to the output of the second inversion instructing means.
【００３１】このような構成によれば、送信機側で行わ
れた処理と同様の処理を施すことにより、スクランブル
されたデータの復元を行うことができる。According to this structure, the scrambled data can be restored by performing the same process as the process performed on the transmitter side.
【００３２】また、本発明のディジタル受信装置におい
て、前記復調処理手段は、取り得るシンボルのうち最大
振幅のシンボルを検出し同期を行うことを特徴とするも
のである。Further, in the digital receiving apparatus of the present invention, the demodulation processing means detects the symbol having the maximum amplitude among the possible symbols and performs synchronization.
【００３３】このような構成によれば、最大振幅のシン
ボルを検出することにより、同期位置を検出することが
できる。According to this structure, the sync position can be detected by detecting the symbol having the maximum amplitude.
【００３４】また、本発明は、ディジタル通信における
データに非周期性を持たせるデータスクランブル方法で
あって、前記非周期性の存在が確認されなかった場合に
データの定められた範囲のビット列に対して反転処理を
行い、前記反転処理の結果に対してスクランブル用シフ
トレジスタ列を用いたスクランブル処理を行い、直前の
フレームにおける前記スクランブル用シフトレジスタ列
の状態を記憶し、現在のフレームにおける前記スクラン
ブル用シフトレジスタ列の状態との状態が等しいか否か
を比較を行い、前記比較の結果に基づいて第１カウンタ
の値を更新し、前記第１カウンタの値が予め定められた
閾値以上か否かの判断に基づき前記非周期性の存在を判
定し、前記非周期性の存在の判定結果を基に反転指示を
行うことを特徴とするものである。Further, the present invention is a data scrambling method for imparting aperiodicity to data in digital communication, wherein when the presence of the aperiodicity is not confirmed, a bit string within a predetermined range of the data is Inversion processing is performed by using the scramble shift register sequence for the result of the inversion process, the state of the scramble shift register sequence in the immediately preceding frame is stored, and the scrambling for the current frame is performed. A comparison is made as to whether or not the state of the shift register array is the same as the state of the shift register array, the value of the first counter is updated based on the result of the comparison, and whether or not the value of the first counter is equal to or greater than a predetermined threshold value. The presence of the aperiodicity is determined based on the determination of, and the inversion instruction is performed based on the determination result of the presence of the aperiodicity. Is shall.
【００３５】このような構成によれば、データにおける
非周期性の存在が確認されなかった場合に、次のフレー
ムにおいて入力されるデータのうち予め定められた範囲
のビット列に対して反転処理を行うことにより、データ
の周期性を防止することができる。According to this structure, when the presence of non-periodicity in the data is not confirmed, the inversion process is performed on the bit string in the predetermined range of the data input in the next frame. As a result, the periodicity of data can be prevented.
【００３６】さらに、本発明は、上記データスクランブ
ル方法によりスクランブルされたデータをデスクランブ
ルするデータデスクランブル方法であって、前記スクラ
ンブルされたデータに対して前記スクランブル用レジス
タ列に対応するデスクランブル用シフトレジスタ列を用
いてデスクランブル処理を行い、直前のフレームにおけ
る前記デスクランブル用シフトレジスタ列の状態を記憶
し、現在のフレームにおける前記デスクランブル用シフ
トレジスタ列の状態との状態が等しいか否かの比較を行
い、前記比較結果に基づいて第２カウンタの値を更新
し、前記第２カウンタの値が予め定められた閾値以上か
否かの判断に基づき前記非周期性の存在を判定し、前記
非周期性の存在の判定結果を基に反転指示を行うことを
特徴とするものである。Further, the present invention is a data descramble method for descrambled data scrambled by the above data scramble method, wherein the descramble shift corresponding to the scramble register train is performed on the scrambled data. The descramble processing is performed using the register sequence, the state of the descramble shift register sequence in the immediately preceding frame is stored, and whether the state of the descramble shift register sequence in the current frame is equal or not is stored. A comparison is performed, the value of the second counter is updated based on the comparison result, the presence of the aperiodicity is determined based on whether the value of the second counter is greater than or equal to a predetermined threshold, and The feature is that the inversion instruction is given based on the determination result of the presence of aperiodicity. .
【００３７】このような構成によれば、送信機側で行わ
れた処理と同様の処理を施すことにより、スクランブル
されたデータの復元を行うことができる。According to this structure, the scrambled data can be restored by performing the same process as the process performed on the transmitter side.
【００３８】[0038]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本実施の形
態におけるディジタル送信機及びディジタル受信機の構
成の一例を示すブロック図である。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an example of the configuration of a digital transmitter and a digital receiver according to this embodiment.
【００３９】ディジタル送信機１００は、データスクラ
ンブル装置１１０と、変調処理部１２０とから構成され
る。一方、ディジタル受信機２００は、データデスクラ
ンブル装置２１０と、復調処理部２２０とから構成され
る。The digital transmitter 100 comprises a data scrambler 110 and a modulation processor 120. On the other hand, the digital receiver 200 includes a data descrambling device 210 and a demodulation processing unit 220.
【００４０】データスクランブル装置１１０は、データ
反転部１０１と、スクランブル用シフトレジスタ列１０
２と、比較部１０３と、カウンタ１０４と、反転指示部
１０５とから構成される。一方、データデスクランブル
装置２１０は、デスクランブル用シフトレジスタ列２０
１と、比較部２０２と、カウンタ２０３と、反転指示部
２０４と、データ反転部２０５とから構成される。The data scrambler 110 includes a data inversion unit 101 and a scramble shift register array 10.
2, a comparison unit 103, a counter 104, and an inversion instruction unit 105. On the other hand, the data descrambling device 210 includes the descrambling shift register array 20.
1, a comparison unit 202, a counter 203, an inversion instruction unit 204, and a data inversion unit 205.
【００４１】なお、本実施の形態において、変調処理手
段とは変調処理部１２０のことであり、第１データ反転
手段とはデータ反転部１０１のことであり、第１比較手
段とは比較部１０３のことであり、第１カウンタとはカ
ウンタ１０４のことであり、第１反転指示手段とは反転
指示部１０５のことであり、復調処理手段とは復調処理
部２２０のことであり、第２比較手段とは比較部２０２
のことであり、第２カウンタとはカウンタ２０３のこと
であり、第２反転指示手段とは反転指示部２０４のこと
であり、データ反転手段とはデータ反転部２０５のこと
である。In this embodiment, the modulation processing means is the modulation processing section 120, the first data inverting means is the data inverting section 101, and the first comparing means is the comparing section 103. The first counter means the counter 104, the first inversion instruction means means the inversion instruction section 105, the demodulation processing means means the demodulation processing section 220, and the second comparison The means is a comparison unit 202
The second counter means the counter 203, the second inversion instruction means means the inversion instruction section 204, and the data inversion means means the data inversion section 205.
【００４２】本実施の形態では、図４で示したＰＳＩ方
式を用いて構成されたフレームをＱＡＭ変調方式によっ
て変調する場合について説明する。また、既知のシンボ
ルのシンボル同期位置を検出する同期確立方式として上
述したＭＡＭを用いる。In this embodiment, a case will be described in which a frame configured by using the PSI method shown in FIG. 4 is modulated by the QAM modulation method. Further, the MAM described above is used as a synchronization establishment method for detecting the symbol synchronization position of a known symbol.
【００４３】ここで、スクランブル用シフトレジスタ列
１０２には、例えば図８で説明した従来のスクランブル
手段を適用し、デスクランブル用シフトレジスタ列２０
１には、例えば図９で説明した従来のデスクランブル手
段を適用する。Here, for example, the conventional scramble means described in FIG. 8 is applied to the scramble shift register train 102, and the descramble shift register train 20 is used.
For example, the conventional descrambling means described in FIG. 9 is applied to 1.
【００４４】次に、図１のディジタル送信機及びディジ
タル受信機の動作について説明する。まず、ディジタル
送信機１００の動作について説明する。送信データは、
データスクランブル装置１１０へ入力される。データス
クランブル装置１１０は、送信データに対してデータス
クランブル処理を行い、その結果得られるスクランブル
データを変調処理部１２０へ出力する。変調処理部１２
０は、スクランブルデータからＰＳＩ方式を用いたフレ
ームを生成し、さらにＱＡＭ変調を行い、その結果を変
調波としてディジタル受信機２００へ出力する。Next, the operation of the digital transmitter and digital receiver shown in FIG. 1 will be described. First, the operation of the digital transmitter 100 will be described. The transmitted data is
It is input to the data scrambler 110. The data scrambler 110 performs data scramble processing on the transmission data, and outputs the scramble data obtained as a result to the modulation processing unit 120. Modulation processing unit 12
0 generates a frame using the PSI method from scrambled data, further performs QAM modulation, and outputs the result as a modulated wave to the digital receiver 200.
【００４５】次に、データスクランブル装置１１０の動
作について詳細に説明する。送信データは、データ反転
部１０１へ入力される。データ反転部１０１は、反転指
示部１０５から出力される反転指示に従って、次のフレ
ームにおいて入力される送信データのうち予め定められ
た範囲のビット列の反転または非反転を行い、その結果
を１フレーム毎にスクランブル用シフトレジスタ列１０
２へ出力する。ここで、反転するビットはディジタル送
信機１００及びディジタル受信機２００の双方におい
て、予め定められた数及び位置であれば、１ビットでも
複数ビットでも同様の効果が得られる。Next, the operation of the data scrambler 110 will be described in detail. The transmission data is input to the data inverting unit 101. The data inversion unit 101 inverts or non-inverts a bit string in a predetermined range of the transmission data input in the next frame according to the inversion instruction output from the inversion instruction unit 105, and outputs the result for each frame. Scramble shift register train 10
Output to 2. Here, the same effect can be obtained with one bit or a plurality of bits as long as the bit to be inverted has a predetermined number and position in both the digital transmitter 100 and the digital receiver 200.
【００４６】スクランブル用シフトレジスタ列１０２
は、データ反転部１０１の出力１フレーム分に対してス
クランブル処理を行い、その結果得られたスクランブル
データを変調処理部１２０へ出力する。また、スクラン
ブル用シフトレジスタ列１０２は、現在のフレーム終了
時点におけるシフトレジスタ列の状態（ＳＲ）を比較部
１０３へ出力する。Scramble shift register train 102
Scrambles one frame output from the data inverting section 101 and outputs the resulting scrambled data to the modulation processing section 120. The scramble shift register train 102 also outputs the state (SR) of the shift register train at the end of the current frame to the comparison unit 103.
【００４７】ここで、比較部１０３及びカウンタ１０４
及び反転指示部１０５による送信データに対する反転指
示動作についてフローを用いて説明する。図２は、送信
データに対する反転指示動作の一例を示すフローチャー
トである。まず、初期化のために、ＳＲ（現在のフレー
ム終了時点におけるシフトレジスタ列の状態）、ＰＳＲ
（直前のフレーム終了時点におけるシフトレジスタ列の
状態）、ＳＲＣ（カウンタの値）、Ｘ（カウンタのしき
い値）を初期値設定する（Ｓ２０１）。次にデータを入
力して（Ｓ２０２）、反転フラグがオンかオフかを判断
する（Ｓ２０３）。反転フラグがオンの場合は、予め設
定されたデータ列を反転し（Ｓ２０４）、比較部１０３
がフレーム終了時にスクランブル用シフトレジスタ列１
０２からＳＲを取得する（Ｓ２０５）。ステップＳ２０
３において、反転フラグがオフの場合は、反転すること
なくステップＳ２０５に進む。Here, the comparison unit 103 and the counter 104
The inversion instruction operation performed on the transmission data by the inversion instruction unit 105 will be described with reference to a flow. FIG. 2 is a flowchart showing an example of an inversion instruction operation for transmission data. First, for initialization, SR (state of the shift register train at the end of the current frame), PSR
(The state of the shift register train at the end of the immediately preceding frame), SRC (counter value), and X (counter threshold value) are set to initial values (S201). Next, data is input (S202), and it is determined whether the inversion flag is on or off (S203). When the inversion flag is on, the preset data string is inverted (S204), and the comparison unit 103
Shift register sequence 1 for scrambling at end of frame
SR is acquired from 02 (S205). Step S20
If the inversion flag is OFF in 3, the process proceeds to step S205 without inversion.
【００４８】比較部１０３は、直前のフレーム終了時点
におけるシフトレジスタ列の状態（ＰＳＲ）を格納して
おり、ＳＲがＰＳＲに等しいか否かの判断を行う（Ｓ２
０６）。比較部１０３は、ＳＲがＰＳＲに等しいか否か
の比較結果をカウンタ１０４へ出力する。The comparing section 103 stores the state (PSR) of the shift register train at the end of the immediately preceding frame, and determines whether SR is equal to PSR (S2).
06). The comparison unit 103 outputs the comparison result of whether SR is equal to PSR to the counter 104.
【００４９】ＳＲがＰＳＲと異なる比較結果である場合
（Ｓ２０６，Ｎ）、カウンタ１０４はカウンタ（ＳＲ
Ｃ）を０にし（Ｓ２１３）、処理Ｓ２１４へ移行する。
一方、ＳＲがＰＳＲに等しい比較結果である場合（Ｓ２
０６，Ｙ）、カウンタ１０４はＳＲＣに１を加えてＳＲ
Ｃを更新し（Ｓ２０７）、ＳＲＣを反転指示部１０５へ
出力し、処理Ｓ２０８へ移行する。反転指示部１０５
は、カウンタ１０４からのＳＲＣが予め定められたしき
い値ｘ以上であるか否かの判断を行う（Ｓ２０８）。When SR is a comparison result different from PSR (S206, N), the counter 104 is the counter (SR
C) is set to 0 (S213), and the process proceeds to S214.
On the other hand, if SR is a comparison result equal to PSR (S2
06, Y), the counter 104 adds 1 to SRC to SR
C is updated (S207), SRC is output to the inversion instruction unit 105, and the process proceeds to S208. Inversion instruction section 105
Determines whether the SRC from the counter 104 is equal to or greater than a predetermined threshold value x (S208).
【００５０】ＳＲＣがしきい値ｘ以上である場合（Ｓ２
０８，Ｙ）、反転指示部１０５は、スクランブルデータ
に周期性があると判断し、反転フラグをＯＮとし（Ｓ２
０９）、次のフレームにおいて入力される送信データの
うち予め定められた範囲のビット列を反転するための反
転指示をデータ反転部１０１へ出力する。さらに、反転
指示部１０５はＳＲＣを０にする指示をカウンタ１０４
へ出力し、この指示に応じてカウンタ１０４はＳＲＣを
０とし（Ｓ２１０）、処理Ｓ２１１へ移行する。When SRC is equal to or greater than the threshold value x (S2
08, Y), the inversion instruction unit 105 determines that the scramble data has periodicity, and turns on the inversion flag (S2
09), and outputs to the data inverting unit 101 an inversion instruction for inverting the bit string in a predetermined range of the transmission data input in the next frame. Further, the inversion instruction unit 105 issues an instruction to set the SRC to 0 to the counter 104.
In response to this instruction, the counter 104 sets SRC to 0 (S210), and shifts to processing S211.
【００５１】一方、ＳＲＣがしきい値ｘ以上でない場合
（Ｓ２０８，Ｎ）、反転指示部１０５は反転フラグをＯ
ＦＦとし（Ｓ２１４）、データ反転部１０１及びカウン
タ１０４に対する指示は行わずに処理Ｓ２０７へ移行す
る。On the other hand, when the SRC is not equal to or more than the threshold value x (S208, N), the inversion instruction section 105 sets the inversion flag to O.
FF is set (S214), and the process proceeds to step S207 without giving an instruction to the data inverting unit 101 and the counter 104.
【００５２】カウンタ１０４はＳＲをＰＳＲに代入し
（Ｓ２１１）、データがあるか否かを判断し（Ｓ２１
２）、データがある場合（Ｓ２１２，Ｙ）はステップＳ
２０３に進み、データがない場合（Ｓ２１２、Ｎ）はフ
ローを終了する。The counter 104 substitutes SR into PSR (S211) and judges whether or not there is data (S21).
2) If there is data (S212, Y), step S
If there is no data (S212, N), the flow ends.
【００５３】次に、ディジタル受信機２００の動作につ
いて説明する。ディジタル送信機１００から送信された
変調波は、復調処理部２２０へ入力される。復調処理部
２２０は、変調波の復調処理を行い、その結果得られる
復調データをデータデスクランブル装置２１０へ出力す
る。データデスクランブル装置２１０は、復調データに
対してデータデスクランブル処理を行い、その結果を受
信データとして外部へ出力する。Next, the operation of the digital receiver 200 will be described. The modulated wave transmitted from the digital transmitter 100 is input to the demodulation processing unit 220. The demodulation processing unit 220 performs demodulation processing of the modulated wave and outputs the resulting demodulated data to the data descrambler 210. The data descrambler 210 performs data descramble processing on the demodulated data, and outputs the result as received data to the outside.
【００５４】次に、データデスクランブル装置２１０の
動作について詳細に説明する。デスクランブル用シフト
レジスタ列２０１は、復調処理部２２０の出力１フレー
ム分に対してデスクランブル処理を行い、その結果得ら
れたデスクランブルデータをデータ反転部２０５へ出力
する。また、デスクランブル用シフトレジスタ列２０１
は、ＳＲを比較部２０２へ出力する。Next, the operation of the data descrambler 210 will be described in detail. The descramble shift register train 201 performs descrambling processing on one frame output from the demodulation processing unit 220, and outputs descramble data obtained as a result to the data inverting unit 205. In addition, the descramble shift register train 201
Outputs SR to the comparison unit 202.
【００５５】データ反転部２０５は、反転指示部２０４
から出力される反転指示に従って、次のフレームにおい
て入力されるデスクランブルデータのうち予め定められ
た範囲のビット列の反転または非反転を行い、その結果
を受信データとして１フレーム毎に外部へ出力する。The data reversing unit 205 has a reversing instruction unit 204.
In accordance with the inversion instruction output from, the inversion or non-inversion of the bit string in the predetermined range in the descramble data input in the next frame is performed, and the result is output as reception data to the outside every frame.
【００５６】ここで、比較部２０２及びカウンタ２０３
及び反転指示部２０４によるデスクランブルデータに対
する反転指示動作についてフローを用いて説明する。図
３は、デスクランブルデータに対する反転指示動作の一
例を示すフローチャートである。まず、初期化のため
に、ＳＲ（現在のフレーム終了時点におけるシフトレジ
スタ列の状態）、ＰＳＲ（直前のフレーム終了時点にお
けるシフトレジスタ列の状態）、ＳＲＣ（カウンタの
値）、Ｘ（カウンタのしきい値）を初期値設定する（Ｓ
３０１）。次にデータを入力して（Ｓ３０２）、比較部
２０２は、フレーム終了時にデスクランブル用シフトレ
ジスタ列２０１からＳＲを取得する（Ｓ３０３）。Here, the comparison unit 202 and the counter 203
The inversion instruction operation on the descramble data by the inversion instruction unit 204 will be described using a flow. FIG. 3 is a flowchart showing an example of an inversion instruction operation for descramble data. First, for initialization, SR (state of shift register sequence at the end of the current frame), PSR (state of shift register sequence at the end of the previous frame), SRC (value of counter), X (counter counter). Threshold value) is set to the initial value (S
301). Next, data is input (S302), and the comparison unit 202 acquires SR from the descramble shift register sequence 201 at the end of the frame (S303).
【００５７】ここで、比較部２０２は、ＰＳＲを格納し
ており、ＳＲがＰＳＲに等しいか否かの判断を行う（Ｓ
３０４）。比較部２０２は、ＳＲがＰＳＲに等しいか否
かの比較結果をカウンタ２０３へ出力する。Here, the comparing section 202 stores PSR and judges whether SR is equal to PSR (S).
304). The comparison unit 202 outputs the comparison result of whether SR is equal to PSR to the counter 203.
【００５８】ＳＲがＰＳＲと異なる比較結果である場合
（Ｓ３０４，Ｎ）、カウンタ２０３は、ＳＲＣを０にし
（Ｓ３１３）、処理Ｓ３１４へ移行する。一方、ＳＲが
ＰＳＲに等しい比較結果である場合（Ｓ３０４，Ｙ）、
カウンタ２０３はＳＲＣに１を加えてＳＲＣを更新し
（Ｓ３０５）、ＳＲＣを反転指示部２０４へ出力し、処
理Ｓ３０４へ移行する。反転指示部２０４は、カウンタ
２０３からのＳＲＣが予め定められたしきい値ｘ以上で
あるか否かの判断を行う（Ｓ３０６）。When SR is a comparison result different from PSR (S304, N), the counter 203 sets SRC to 0 (S313), and shifts to processing S314. On the other hand, when SR is the comparison result equal to PSR (S304, Y),
The counter 203 updates the SRC by adding 1 to the SRC (S305), outputs the SRC to the inversion instruction unit 204, and shifts to the processing S304. The reversal instruction unit 204 determines whether or not the SRC from the counter 203 is greater than or equal to a predetermined threshold value x (S306).
【００５９】ＳＲＣがしきい値ｘ以上である場合（Ｓ３
０６，Ｙ）、反転指示部２０４は、復調データに周期性
があると判断し、反転フラグをＯＮとし（Ｓ３０７）、
次のフレームにおいて入力されるデスクランブルデータ
のうち予め定められた範囲のビット列を反転するための
反転指示をデータ反転部２０５へ出力する。さらに、反
転指示部２０４はＳＲＣを０にする指示をカウンタ２０
３へ出力し、この指示に応じてカウンタ２０３はＳＲＣ
を０とし（Ｓ３０８）、処理Ｓ３０９へ移行する。When SRC is greater than or equal to the threshold value x (S3
06, Y), the inversion instruction unit 204 determines that the demodulated data has periodicity, and turns on the inversion flag (S307),
The inversion instruction for inverting the bit string in the predetermined range of the descramble data input in the next frame is output to the data inversion unit 205. Further, the inversion instruction unit 204 issues an instruction to set SRC to 0 to the counter 20.
3 and the counter 203 responds to this instruction by the SRC.
Is set to 0 (S308), and the process proceeds to step S309.
【００６０】一方、ＳＲＣがしきい値ｘ以上でない場合
（Ｓ３０６，Ｎ）、反転指示部２０４は反転フラグをＯ
ＦＦとし（Ｓ３１４）、データ反転部２０５及びカウン
タ２０３に対する指示は行わずに処理Ｓ３０９へ移行す
る。On the other hand, when the SRC is not equal to or more than the threshold value x (S306, N), the inversion instruction section 204 sets the inversion flag to O.
It is set to FF (S314), and the process proceeds to step S309 without giving an instruction to the data inverting unit 205 and the counter 203.
【００６１】カウンタ２０３はＳＲをＰＳＲに代入し
（Ｓ３０９）、反転フラグがオンかオフかを判断し（Ｓ
３１０）、オンの場合は予め設定されたデータ列を反転
し（Ｓ３１１）、データがあるか否かを判断する（Ｓ３
１２）。反転フラグがオフの場合はステップＳ３１１を
省略し、ステップＳ３１２に進む。データがある場合
（Ｓ３１２，Ｙ）はステップＳ３０３に進み、データが
ない場合（Ｓ３１２，Ｎ）は、フローを終了する。The counter 203 substitutes SR into PSR (S309) and judges whether the inversion flag is on or off (S309).
310), if it is on, the preset data string is inverted (S311), and it is determined whether or not there is data (S3).
12). If the inversion flag is off, step S311 is omitted and the process proceeds to step S312. If there is data (S312, Y), the process proceeds to step S303, and if there is no data (S312, N), the flow ends.
【００６２】上述したデータスクランブル装置１１０及
びデータデスクランブル装置２１０はその一部または全
部を、ＤＳＰ等を用いたソフトウェアで実現することが
できる。本実施の形態におけるデータスクランブル装置
及びデータデスクランブル装置の演算量は、各々１００
ステップ程度であり、ＤＳＰで実現する際に処理の追加
は少ない。本実施の形態では、変調方式にＱＡＭ変調方
式を用いたが、他の変調方式、例えばＱＰＳＫ変調方式
を用いた場合でも本発明を適用できる。The data scrambler 110 and the data descrambler 210 described above can be partially or entirely realized by software using a DSP or the like. The calculation amounts of the data scrambler and the data descrambler in the present embodiment are each 100
The number of steps is approximately, and there are few additional processes when the DSP is used. In the present embodiment, the QAM modulation method is used as the modulation method, but the present invention can be applied even when another modulation method, for example, the QPSK modulation method is used.
【００６３】[0063]
【発明の効果】以上に詳述したように本発明によれば、
フレーム終了時にシフトレジスタ列の状態を確認し、デ
ータにおける周期性の存在が確認された場合に、次のフ
レームにおいて入力されるデータのうち予め定められた
範囲のビット列に対して反転処理を行うことにより、デ
ータが長期間にわたって特定のシンボルパターンの連続
となることを防止することが可能となり、同期位置の誤
検出を防止することができる。As described in detail above, according to the present invention,
At the end of the frame, check the state of the shift register string, and if the presence of periodicity in the data is confirmed, perform the inversion process on the bit string in the predetermined range of the data to be input in the next frame. As a result, it is possible to prevent the data from being continuous with a specific symbol pattern for a long period of time, and prevent erroneous detection of the synchronization position.
【図１】本実施の形態におけるディジタル送信装置及び
ディジタル受信装置の構成の一例を示すブロック図であ
る。FIG. 1 is a block diagram showing an example of a configuration of a digital transmission device and a digital reception device according to the present embodiment.
【図２】送信データに対する反転指示動作の一例を示す
フローチャートである。FIG. 2 is a flowchart showing an example of an inversion instruction operation for transmission data.
【図３】デスクランブルデータに対する反転指示動作の
一例を示すフローチャートである。FIG. 3 is a flowchart showing an example of an inversion instruction operation for descramble data.
【図４】ＰＳＩ方式を用いたフレーム構成の一例を示す
図である。FIG. 4 is a diagram showing an example of a frame structure using the PSI method.
【図５】既知のパイロットシンボルに対応するマッピン
グ位置の一例を示す図である。FIG. 5 is a diagram showing an example of mapping positions corresponding to known pilot symbols.
【図６】１６ＱＡＭにおけるシンボルのマッピングを示
す図である。FIG. 6 is a diagram showing symbol mapping in 16QAM.
【図７】フレーム周期でシンボルのパワーを長期平均化
した結果の一例を示す図である。FIG. 7 is a diagram showing an example of a result of long-term averaging of symbol power in a frame cycle.
【図８】従来のスクランブル手段の構成の一例を示すブ
ロック図である。FIG. 8 is a block diagram showing an example of a configuration of a conventional scramble means.
【図９】従来のデスクランブル手段の構成の一例を示す
ブロック図である。FIG. 9 is a block diagram showing an example of a configuration of a conventional descrambling means.
１００ ディジタル送信機、１１０ データスクランブ
ル装置、１０１ データ反転部、１０２ スクランブル
用シフトレジスタ列、１０３ 比較部、１０４カウン
タ、１０５ 反転指示部、１２０ 変調処理部、２００
ディジタル受信機、２１０ データデスクランブル装
置、２０１ デスクランブル用シフトレジスタ列、２０
２ 比較部、２０３ カウンタ、２０４ 反転指示部、
２０５データ反転部、２２０ 復調処理部。100 digital transmitter, 110 data scrambler, 101 data inversion unit, 102 scramble shift register sequence, 103 comparison unit, 104 counter, 105 inversion instruction unit, 120 modulation processing unit, 200
Digital receiver, 210 Data descrambling device, 201 Descramble shift register sequence, 20
2 comparison unit, 203 counter, 204 inversion instruction unit,
205 data inversion unit, 220 demodulation processing unit.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K004 AA08 JA03 JB01 5K047 AA11 EE04 GG33 GG36 MM27 MM56 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5K004 AA08 JA03 JB01 5K047 AA11 EE04 GG33 GG36 MM27 MM56
Claims (7)
性を持たせるディジタル送信装置であって、 前記非周期性の存在が確認されなかった場合にデータの
定められた範囲のビット列を反転する第１データ反転手
段と、 前記第１データ反転手段の出力に対してスクランブル処
理を行うスクランブル用シフトレジスタ列と、 直前のフレームにおける前記スクランブル用シフトレジ
スタ列の状態を記憶し、現在のフレームにおける前記ス
クランブル用シフトレジスタ列の状態との状態が等しい
か否かを比較する第１比較手段と、 前記第１比較手段の結果に基づいて値を更新する第１カ
ウンタと、 前記第１カウンタの値が予め定められた閾値以上か否か
の判断に基づきデータの反転指示を前記第１データ反転
手段に指示する第１反転指示手段と、 前記スクランブル用シフトレジスタ列の出力を変調し外
部へ送信する変調処理手段とを備えたことを特徴とする
ディジタル送信装置。1. A digital transmission device for imparting aperiodicity to data in digital communication, the first data inverting a bit string in a predetermined range of data when the presence of the aperiodicity is not confirmed. Inverting means, a scrambling shift register sequence for scrambling the output of the first data inverting means, a state of the scrambling shift register sequence in the immediately preceding frame, and storing the scrambling shift in the current frame. First comparing means for comparing whether or not the states of the register series are equal to each other, a first counter for updating a value based on a result of the first comparing means, and a value for the first counter are predetermined. A first inversion instruction means for instructing the first data inversion means to invert the data based on the determination whether the threshold value is equal to or more than the threshold value, And a modulation processing means for modulating the output of the scramble shift register train and transmitting it to the outside.
おいて、 前記変調処理手段は、前記スクランブル用シフトレジス
タ列の出力に対して周期的に既知のシンボルを予め定め
られた位置に挿入することを特徴とするディジタル送信
装置。2. The digital transmission device according to claim 1, wherein the modulation processing means periodically inserts a known symbol into a predetermined position in the output of the scramble shift register train. Characteristic digital transmitter.
おいて、 前記既知のシンボルは取り得るシンボルのうち最大振幅
に配置することを特徴とするディジタル送信装置。3. The digital transmission device according to claim 2, wherein the known symbol is arranged at the maximum amplitude of possible symbols.
のディジタル送信装置からの信号を受信するディジタル
受信装置であって、 前記ディジタル送信装置からの信号を復調する復調処理
手段と、 前記復調処理手段の出力に対して前記スクランブル用シ
フトレジスタ列に対応したデスクランブル処理を行うデ
スクランブル用シフトレジスタ列と、 直前のフレームにおける前記デスクランブル用シフトレ
ジスタ列の状態を記憶し、現在のフレームにおける前記
デスクランブル用シフトレジスタ列の状態との状態が等
しいか否かを比較する第２比較手段と、 前記第２比較手段の結果に基づいて値を更新する第２カ
ウンタと、 前記第２カウンタの値が予め定められた閾値以上か否か
の判断に基づきデータの反転指示をする第２反転指示手
段と、 前記デスクランブル用シフトレジスタ列の出力のうち予
め定められた範囲のビット列を、前記第２反転指示手段
の出力に従って反転する第２データ反転手段とを備えた
ことを特徴とするディジタル受信装置。4. A digital receiving device for receiving a signal from the digital transmitting device according to claim 1, further comprising demodulation processing means for demodulating a signal from the digital transmitting device, The descramble shift register train for performing descramble processing corresponding to the scramble shift register train on the output of the demodulation processing means and the state of the descramble shift register train in the immediately preceding frame are stored, and the current frame is stored. Second comparing means for comparing whether or not the state of the descrambling shift register sequence is the same, a second counter for updating a value based on the result of the second comparing means, and the second counter Second inversion instructing means for instructing inversion of data based on whether or not the value of is greater than or equal to a predetermined threshold, A digital receiving device, comprising: a second data inverting means for inverting a bit string in a predetermined range among the outputs of the descrambling shift register string according to the output of the second inverting instruction means.
おいて、 前記復調処理手段は、取り得るシンボルのうち最大振幅
のシンボルを検出し同期を行うことを特徴とするディジ
タル受信装置。5. The digital receiving apparatus according to claim 4, wherein the demodulation processing unit detects a symbol having the maximum amplitude among possible symbols and performs synchronization.
性を持たせるデータスクランブル方法であって、 前記非周期性の存在が確認されなかった場合にデータの
定められた範囲のビット列に対して反転処理を行い、 前記反転処理の結果に対してスクランブル用シフトレジ
スタ列を用いたスクランブル処理を行い、 直前のフレームにおける前記スクランブル用シフトレジ
スタ列の状態を記憶し、現在のフレームにおける前記ス
クランブル用シフトレジスタ列の状態との状態が等しい
か否かを比較を行い、 前記比較の結果に基づいて第１カウンタの値を更新し、 前記第１カウンタの値が予め定められた閾値以上か否か
の判断に基づき前記非周期性の存在を判定し、 前記非周期性の存在の判定結果を基に反転指示を行うこ
とを特徴とするデータスクランブル方法。6. A data scrambling method for imparting aperiodicity to data in digital communication, wherein inversion processing is performed on a bit string in a predetermined range of data when the presence of the aperiodicity is not confirmed. Scramble processing using a scramble shift register sequence is performed on the result of the inversion process, stores the state of the scramble shift register sequence in the immediately preceding frame, and stores the scramble shift register sequence in the current frame. The state is compared with the state, and the value of the first counter is updated based on the result of the comparison. Based on the determination whether the value of the first counter is greater than or equal to a predetermined threshold value. The data stream is characterized in that the presence of the aperiodicity is determined, and an inversion instruction is given based on the determination result of the presence of the aperiodicity. Crumble method.
法によりスクランブルされたデータをデスクランブルす
るデータデスクランブル方法であって、 前記スクランブルされたデータに対して前記スクランブ
ル用レジスタ列に対応するデスクランブル用シフトレジ
スタ列を用いてデスクランブル処理を行い、 直前のフレームにおける前記デスクランブル用シフトレ
ジスタ列の状態を記憶し、現在のフレームにおける前記
デスクランブル用シフトレジスタ列の状態との状態が等
しいか否かの比較を行い、 前記比較結果に基づいて第２カウンタの値を更新し、 前記第２カウンタの値が予め定められた閾値以上か否か
の判断に基づき前記非周期性の存在を判定し、 前記非周期性の存在の判定結果を基に反転指示を行うこ
とを特徴とするデータデスクランブル方法。7. A data descramble method for descrambled data scrambled by the data scramble method according to claim 6, wherein the scrambled data is descrambled corresponding to the scramble register string. Descrambling is performed using the shift register sequence, the state of the descramble shift register sequence in the immediately preceding frame is stored, and whether the state is the same as the state of the descramble shift register sequence in the current frame And updating the value of the second counter based on the comparison result, determining the presence of the aperiodicity based on the determination of whether the value of the second counter is greater than or equal to a predetermined threshold value, The data death is characterized in that an inversion instruction is given based on the judgment result of the presence of the aperiodicity. Rumble way.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222542A JP4609977B2 (en) | 2001-07-24 | 2001-07-24 | Digital transmitter, digital receiver, data scramble method, data descramble method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001222542A JP4609977B2 (en) | 2001-07-24 | 2001-07-24 | Digital transmitter, digital receiver, data scramble method, data descramble method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037643A true JP2003037643A (en) | 2003-02-07 |
| JP4609977B2 JP4609977B2 (en) | 2011-01-12 |
Family
ID=19056007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001222542A Expired - Fee Related JP4609977B2 (en) | 2001-07-24 | 2001-07-24 | Digital transmitter, digital receiver, data scramble method, data descramble method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4609977B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098901A (en) * | 2006-10-11 | 2008-04-24 | Denso Corp | Data communication system |
| JP2012034267A (en) * | 2010-08-02 | 2012-02-16 | Nec Corp | Communication apparatus and communication method for data transmission system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429038A (en) * | 1987-07-23 | 1989-01-31 | Toshiba Corp | Scrambler |
| JPH0263235A (en) * | 1988-08-29 | 1990-03-02 | Nec Corp | Data transmission system for scrambling code |
| JPH02171052A (en) * | 1988-12-23 | 1990-07-02 | Nec Corp | Data transmission system for scrambled code |
| JPH04246942A (en) * | 1991-02-01 | 1992-09-02 | Fujitsu Ltd | Scrambler with inversion circuit |
-
2001
- 2001-07-24 JP JP2001222542A patent/JP4609977B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6429038A (en) * | 1987-07-23 | 1989-01-31 | Toshiba Corp | Scrambler |
| JPH0263235A (en) * | 1988-08-29 | 1990-03-02 | Nec Corp | Data transmission system for scrambling code |
| JPH02171052A (en) * | 1988-12-23 | 1990-07-02 | Nec Corp | Data transmission system for scrambled code |
| JPH04246942A (en) * | 1991-02-01 | 1992-09-02 | Fujitsu Ltd | Scrambler with inversion circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008098901A (en) * | 2006-10-11 | 2008-04-24 | Denso Corp | Data communication system |
| JP2012034267A (en) * | 2010-08-02 | 2012-02-16 | Nec Corp | Communication apparatus and communication method for data transmission system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4609977B2 (en) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1705852B1 (en) | Synchronisation symbol structure for OFDM system | |
| CN101908908B (en) | Methods and apparatus for flexible hopping in a multiple-access communication network | |
| US3955141A (en) | Synchronizing circuit for modems in a data communications network | |
| EP0496677B1 (en) | Adaptive equalizers | |
| KR20060002783A (en) | Method and apparatus for reducing interference within a communication system | |
| US5550506A (en) | DQPSK demodulator capable of improving a symbol error rate without decreasing a transmission rate | |
| US20100266053A1 (en) | Wireless communication method, radio transmitter apparatus and radio receiver apparatus | |
| US6389572B1 (en) | Method of extracting bits from modulated waveforms | |
| US7155016B1 (en) | Communication device and method for using non-self-synchronizing scrambling in a communication system | |
| US4726029A (en) | Error-correcting modem | |
| JP2003037643A (en) | Digital transmitter, digital receiver, data scramble method and data descramble method | |
| CN113114407A (en) | Secret communication method and system | |
| EP0793370A2 (en) | Phase ambiguity resolution circuit for BPSK communication system | |
| EP1067742A3 (en) | Multi-symbol differential decoding | |
| US20220094460A1 (en) | Application of key exchange based physical layer security methods | |
| JP3973332B2 (en) | Digital modulation / demodulation synchronization system | |
| JPH08204613A (en) | Radio communication equipment | |
| JPH06232939A (en) | Frame synchronization circuit | |
| JPH0865184A (en) | Detecting method for interference wave | |
| US6950475B1 (en) | OFDM receiver clock synchronization system | |
| FI20002670A0 (en) | Method and Equipment for Improving the Quality of Receiver Synchronization on a QAM or CAP Modulated Modem Connection | |
| KR100818284B1 (en) | Wireless communication device, method and system | |
| JP3029283B2 (en) | Frame synchronization method | |
| JP6465391B2 (en) | COMMUNICATION DEVICE, COMMUNICATION METHOD, AND COMMUNICATION SYSTEM | |
| KR100218671B1 (en) | The system of compensating rayleigh fading |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |