JP2003037369A - Multilayer wiring board and its manufacturing method - Google Patents
Multilayer wiring board and its manufacturing methodInfo
- Publication number
- JP2003037369A JP2003037369A JP2001223236A JP2001223236A JP2003037369A JP 2003037369 A JP2003037369 A JP 2003037369A JP 2001223236 A JP2001223236 A JP 2001223236A JP 2001223236 A JP2001223236 A JP 2001223236A JP 2003037369 A JP2003037369 A JP 2003037369A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- conductor
- thick film
- film resistor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子部品を実装し
て電子回路を構成する多層配線基板に係り、特に、表層
に厚膜抵抗体を配置した多層配線基板と、その製造方法
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer wiring board on which electronic parts are mounted to form an electronic circuit, and more particularly, to a multilayer wiring board having a thick film resistor arranged on its surface and a manufacturing method thereof.
【０００２】[0002]
【従来の技術】従来、電子制御装置等に用いられる、表
層に厚膜抵抗体を実装した例えばセラミック多層配線基
板として、図７，８に示すような配線基板３１は、基板
表面に厚膜抵抗体３２の幅よりやや広い厚膜導体を電極
３３，３３として両側に印刷したのち、その上に厚膜抵
抗体３２を重ねて印刷することにより実現していた。上
記の厚膜抵抗体３２を印刷する両端電極への内層配線か
らの接続方法としては、絶縁体であるグリーンシート３
４に穴明けされたビアホール３５に内層配線導体と同一
または類似材料を充填したビアホール導体３６で接続し
ている。そして、表層のグリーンシートに形成された表
面に露出するブラインドビアホール３５ａ上に、ビアホ
ールの径より比較的大きめで、ビアホールに充填されて
いる導体材料と同一または類似材料である表層ビアパッ
ド導体３７，３７を印刷して、電極３３，３３となる表
層配線導体と確実に接続する方法が一般的である。な
お、符号３５ｂは、内層の隠れたベリードビアホールを
示している。2. Description of the Related Art Conventionally, a wiring board 31 as shown in FIGS. 7 and 8 as a ceramic multilayer wiring board having a thick film resistor mounted on its surface layer, which is used in an electronic control device or the like, has a thick film resistor on the substrate surface. This is achieved by printing thick film conductors slightly wider than the width of the body 32 as the electrodes 33, 33 on both sides and then printing the thick film resistor 32 on top of this. As a connection method from the inner layer wiring to both electrodes for printing the thick film resistor 32, the green sheet 3 which is an insulator is used.
The via hole 35 formed in 4 is connected by a via hole conductor 36 filled with the same or similar material as the inner layer wiring conductor. Then, on the blind via hole 35a exposed on the surface formed on the surface green sheet, the surface via pad conductors 37, 37 which are relatively larger than the diameter of the via hole and are the same or similar material as the conductor material filled in the via hole. Is generally used to reliably connect to the surface wiring conductors that will become the electrodes 33, 33. Reference numeral 35b indicates a hidden belly beer hole in the inner layer.
【０００３】また、この種の多層配線基板として、特開
平６−１０４５７５号公報に記載の抵抗体付きセラミッ
クス回路基板がある。この技術は、厚膜抵抗体の電極導
体面積を概ねビアホール径のみとして実装面積を高める
とともに、厚膜抵抗体クラックを回避するため、ビアホ
ール導体と厚膜抵抗体の間に両者の中間となる熱膨張係
数を有し、ビアホール導体のヤング率よりも大きいヤン
グ率を有する中間層を形成している。As a multilayer wiring board of this type, there is a ceramic circuit board with a resistor described in Japanese Patent Laid-Open No. 6-104575. This technology increases the mounting area by making the electrode conductor area of the thick film resistor only the via hole diameter, and avoids the thick film resistor crack. An intermediate layer having a coefficient of expansion and a Young's modulus larger than that of the via-hole conductor is formed.
【０００４】さらに、この種の多層配線基板として、特
開平９−８４５５号公報に記載の多層ガラスセラミック
基板及びその製造方法がある。この技術は、ガラス及び
セラミックから成るグリーンシートにヴィアと、該ヴィ
アに充填されるヴィア導体ペーストと、金属粉体を含む
パターン導体ペーストにより形成される各層の回路パタ
ーンとを有する層を所望の層数分だけ有し、その最上部
の表裏に電極用パターンを形成することなく、該最上層
のヴィア上に直接形成される厚膜抵抗を具備するもので
ある。Further, as this kind of multilayer wiring board, there is a multilayer glass ceramic board and a manufacturing method thereof described in Japanese Patent Application Laid-Open No. 9-8455. In this technique, a layer having a via on a green sheet made of glass and ceramic, a via conductor paste filled in the via, and a circuit pattern of each layer formed by a pattern conductor paste containing metal powder is formed into a desired layer. It has only a few minutes and is provided with a thick film resistor formed directly on the via of the uppermost layer without forming an electrode pattern on the front and back surfaces of the uppermost layer.
【０００５】[0005]
【発明が解決しようとする課題】ところで、前記した第
１の多層配線基板は、厚膜抵抗体の実装面積を高めるた
め、ビアホールまたは表層ビアパッド上に厚膜抵抗体を
配置すると、一般的に厚膜抵抗体の熱膨張係数はビアホ
ール導体または表層ビアパッド導体の熱膨張係数より低
いため、厚膜抵抗体に引張り残留応力が働き、熱サイク
ルによるクラックが発生する虞があった。そして、厚膜
抵抗体への残留引っ張り応力をおよぼすビアホール導体
としては、厚膜抵抗体の印刷面からみて最外層である第
１絶縁体、またはその内側の第２絶縁体間のビアホール
導体の影響が強いが、第２絶縁体間ビアホール導体の影
響をなくす方法については提示されていない。By the way, in order to increase the mounting area of the thick film resistor, the above-mentioned first multilayer wiring board generally has a large thickness when the thick film resistor is arranged on the via hole or the surface layer via pad. Since the coefficient of thermal expansion of the film resistor is lower than the coefficient of thermal expansion of the via-hole conductor or the surface layer via pad conductor, tensile residual stress acts on the thick film resistor, which may cause cracking due to thermal cycling. As the via-hole conductor that exerts the residual tensile stress on the thick-film resistor, the influence of the via-hole conductor between the first insulator, which is the outermost layer when viewed from the printed surface of the thick-film resistor, or the second insulator inside it. However, no method for eliminating the effect of the second inter-insulator via-hole conductor is presented.
【０００６】また、第２の抵抗体付きセラミックス回路
基板は、上記中間層となる導体の選定は困難であるとと
もに、厚膜抵抗体両端の電極が抵抗体幅に対して小さい
ビアホールであることから、抵抗体幅、抵抗体長を用い
た抵抗値の設計的な決定は困難であり、また中間層を用
いることにより、抵抗印刷部に段差が生じるため、抵抗
体の印刷性が悪くなり、印刷焼成後の初期抵抗値と目標
抵抗値との誤差が大きくなるため、レーザートリミング
などを行い目標値に近づける必要性があった。Further, in the second ceramic circuit board with a resistor, it is difficult to select the conductor as the intermediate layer, and the electrodes on both ends of the thick film resistor are via holes which are smaller than the resistor width. It is difficult to design the resistance value by using the resistor width, the resistor width and the resistor length. Also, the use of the intermediate layer causes a step in the resistor printing part, which deteriorates the printability of the resistor and causes the printing firing. Since the error between the initial resistance value and the target resistance value afterwards becomes large, it was necessary to perform laser trimming or the like to bring it closer to the target value.
【０００７】さらに、第３の多層配線基板は、ヴィア上
に厚膜抵抗が直接形成されるため、ヴィアと厚膜抵抗と
の接触面積が小さくなり、熱サイクルによりヴィアと厚
膜抵抗との接触が不安定となり、断線が生じることがあ
り、また抵抗値が一定になりにくいという問題点があ
る。Further, in the third multilayer wiring board, since the thick film resistor is directly formed on the via, the contact area between the via and the thick film resistor is reduced, and the contact between the via and the thick film resistor is caused by the thermal cycle. Becomes unstable, disconnection may occur, and the resistance value is difficult to be constant.
【０００８】本発明は、このような問題に鑑みてなされ
たものであって、その目的とするところは、厚膜抵抗体
の引っ張り残留応力によるクラック発生を防止し、厚膜
抵抗体の印刷性を高めるため両端電極導体による段差を
排除した平坦な厚膜抵抗体を配置したセラミック基板等
の厚膜多層配線基板と、その製造方法を提供することに
ある。また、最外層である第１絶縁体、またはその内側
の第２絶縁体間のビアホール導体と厚膜抵抗体との熱膨
張係数差に起因する、厚膜抵抗体の引っ張り残留応力に
よるクラック発生を防止する多層配線基板を提供するこ
とにある。The present invention has been made in view of the above problems, and an object of the present invention is to prevent the occurrence of cracks due to the tensile residual stress of the thick film resistor and to improve the printability of the thick film resistor. To provide a thick film multilayer wiring substrate such as a ceramic substrate on which a flat thick film resistor in which a step due to electrode conductors on both ends is eliminated is disposed, and a manufacturing method thereof. In addition, crack generation due to tensile residual stress of the thick film resistor due to the difference in thermal expansion coefficient between the thick film resistor and the via-hole conductor between the first insulator that is the outermost layer or the second insulator inside the first insulator is prevented. It is to provide a multilayer wiring board for preventing.
【０００９】[0009]
【課題を解決するための手段】前記目的を達成すべく、
本発明に係る多層配線基板は、配線導体を形成した絶縁
体グリーンシートを複数層積層し、各層の配線導体をビ
アホール内に充填したビアホール導体で接続し、最外層
のグリーンシートに前記ビアホールの平面形状に比べ同
等またはそれより大きいキャビティを設け、前記キャビ
ティ内に内層配線導体と電気的に接続するためのキャビ
ティ導体を、前記最外層のグリーンシート表面より低い
か同等となるように充填し、前記キャビティ導体を両端
または一方の厚膜抵抗体用電極として、その上部に厚膜
抵抗体を配置したことを特徴とする。[Means for Solving the Problems] To achieve the above object,
The multilayer wiring board according to the present invention is a laminate of a plurality of insulating green sheets on which wiring conductors are formed, and the wiring conductors of each layer are connected by via hole conductors filled in via holes, and the outermost green sheet has a plane of the via holes. A cavity equal to or larger than the shape is provided, and a cavity conductor for electrically connecting with the inner layer wiring conductor is filled in the cavity so as to be lower than or equal to the surface of the outermost green sheet, It is characterized in that the cavity conductor is used as an electrode for the thick film resistor on both ends or one side, and the thick film resistor is arranged on the electrode.
【００１０】本発明に係る多層配線基板の好ましい具体
的な態様としては、前記キャビティ導体は、表層の配線
導体と、その下層の導体層とから構成されることを特徴
とし、また、前記キャビティは、前記ビアホールの平面
形状より大きく、平面形状が長方形であることを特徴と
している。さらに、前記厚膜抵抗体は、前記ビアホール
からずらした位置に配置されることを特徴としている。In a preferred specific embodiment of the multilayer wiring board according to the present invention, the cavity conductor is composed of a surface wiring conductor and a conductor layer below the wiring conductor, and the cavity is It is characterized in that it is larger than the planar shape of the via hole and the planar shape is rectangular. Further, the thick film resistor is arranged at a position displaced from the via hole.
【００１１】本発明に係る多層配線基板の製造方法は、
配線導体を形成した絶縁体グリーンシートを複数層積層
し、各層の配線導体をビアホール内に充填したビアホー
ル導体で接続し、最外層のグリーンシートに前記ビアホ
ールの平面形状に比べ同等またはそれより大きいキャビ
ティを設け、該キャビティ内に最外層のグリーンシート
の表面より低いか同等となるようにキャビティ導体を充
填し、該キャビティ導体の上部に前記キャビティ導体の
幅より小さい幅を有する厚膜抵抗体を配置することを特
徴としている。The method of manufacturing a multilayer wiring board according to the present invention is
A plurality of layers of insulating green sheets with wiring conductors laminated, and the wiring conductors of each layer are connected by via hole conductors filled in via holes, and the outermost green sheet has a cavity equal to or larger than the plane shape of the via holes. A cavity conductor is filled in the cavity so as to be lower than or equal to the surface of the outermost green sheet, and a thick film resistor having a width smaller than the width of the cavity conductor is arranged above the cavity conductor. It is characterized by doing.
【００１２】このように構成された本発明の多層配線基
板は、導体配線材料と厚膜抵抗体材料やオーバーコート
材料との熱膨張係数の相違による熱応力の集中が緩和さ
れ、抵抗体やオーバーコートにクラックが発生すること
がなくなる。最外層のグリーンシートに設けたキャビテ
ィ内に最外層のグリーンシート表面より低いか同等とな
るようにキャビティ導体を充填しているため、キャビテ
ィ導体上に厚膜抵抗体を配置したときに段差ができな
い。このため、厚膜抵抗体に引張り残留応力が働かず、
熱サイクルによるクラックの発生を防止することができ
る。また、最外層のグリーンシートにはビアホール導体
が形成されないため、従来のように第１絶縁体と、第２
絶縁体間にビアホール導体の影響がなくなり、熱膨張係
数差に起因する厚膜抵抗体の引張り残留応力によるクラ
ックの発生を防止できる。さらに、段差ができないた
め、厚膜抵抗体の印刷が容易に行える。In the multilayer wiring board of the present invention thus constructed, the concentration of thermal stress due to the difference in thermal expansion coefficient between the conductor wiring material and the thick film resistor material or overcoat material is relaxed, and the resistor or overcoat material is reduced. The coat will not crack. Since the cavity conductor is filled so that it is lower than or equal to the surface of the outermost green sheet in the cavity provided in the outermost green sheet, there is no step when the thick film resistor is placed on the cavity conductor. . Therefore, tensile residual stress does not work on the thick film resistor,
It is possible to prevent the occurrence of cracks due to thermal cycles. In addition, since the via hole conductor is not formed on the outermost green sheet, the first insulator and the second
The influence of the via-hole conductor between the insulators is eliminated, and the occurrence of cracks due to the tensile residual stress of the thick film resistor due to the difference in thermal expansion coefficient can be prevented. Further, since there is no step, the thick film resistor can be printed easily.
【００１３】[0013]
【発明の実施の形態】以下、本発明に係る多層配線基板
の一実施形態を図面に基づき詳細に説明する。図１は、
本実施形態に係る多層配線基板の断面図、図２は、図１
の厚膜抵抗体部分の要部平面図であり、表層導体層及び
オーバーコートガラスは省略している。図１，２におい
て、多層配線基板である多層セラミック基板（以下、基
板という）１は、グリーンシート積層法にて絶縁層とな
る５枚のグリーンシート２，３，４，５，６を重ね合わ
せて形成されている。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a multilayer wiring board according to the present invention will be described below in detail with reference to the drawings. Figure 1
1 is a cross-sectional view of the multilayer wiring board according to the present embodiment, and FIG.
FIG. 3 is a plan view of an essential part of a thick film resistor portion of FIG. 1, in which a surface conductor layer and overcoat glass are omitted. In FIGS. 1 and 2, a multilayer ceramic substrate (hereinafter referred to as a substrate) 1 which is a multilayer wiring substrate is formed by stacking five green sheets 2, 3, 4, 5 and 6 serving as insulating layers by a green sheet laminating method. Is formed.
【００１４】基板１の絶縁体として使用される５枚のグ
リーンシートは、ガラス（ＳｉＯ2、Ｂ2Ｏ3などの酸化
物）を主な材料とするガラスセラミックスと、アルミナ
（Ａｌ2Ｏ3）を主な材料とし、ガラスをほとんど含まな
いアルミナセラミックスの２種が代表的であるが、本発
明においてはどちらの材料を使用しても実現することが
できる。本実施形態ではガラスセラミックスを使用した
場合の一例を示す。The five green sheets used as the insulator of the substrate 1 are glass ceramics mainly made of glass (oxides such as SiO 2 , B 2 O 3 ) and alumina (Al 2 O 3 ). Although two types of alumina ceramics are mainly used as the main material and almost no glass is contained, it can be realized by using either material in the present invention. In this embodiment, an example of using glass ceramics is shown.
【００１５】５枚のグリーンシート２〜６の中間層には
４層の配線導体７が形成され、両面のグリーンシート
２、６の最外層には配線導体１５（一方のみ図示）が形
成され、この場合、基板１の配線導体の層数は６層とな
り、それら６層の配線導体７，１５は主に導体ペースト
を厚膜印刷することにより配線パターンが形成される。
ここで使用される導体ペーストはＡｇ系導体（Ａｇ、Ａ
ｇ／Ｐｔ、Ａｇ／Ｐｄなど）などで、使用されるセラミ
ック材料（本実施形態ではガラスセラミック）の焼結温
度より融点の高いものを使用する必要がある。Four layers of wiring conductors 7 are formed on the intermediate layer of the five green sheets 2 to 6, and wiring conductors 15 (only one is shown) are formed on the outermost layers of the green sheets 2 and 6 on both sides. In this case, the number of layers of the wiring conductors on the substrate 1 is 6, and the wiring patterns are formed on the wiring conductors 7 and 15 of these 6 layers mainly by thick-film printing a conductor paste.
The conductor paste used here is an Ag-based conductor (Ag, A
It is necessary to use, for example, g / Pt, Ag / Pd, etc., having a melting point higher than the sintering temperature of the ceramic material (glass ceramic in this embodiment) used.
【００１６】さらに、配線導体７間の接続はドリルなど
でグリーンシート２〜６に貫通状態に孔開けされたビア
ホール８中に、当該グリーンシート２〜６上に印刷、形
成された配線導体の導体ペーストが浸入し、ビアホール
導体９が充填されることによって絶縁層となるグリーン
シートの上下に形成された２つの配線導体間の電気的接
続を実現している。５枚のグリーンシート２〜６のう
ち、最も上側のグリーンシート２には、ビアホール８の
他に、その下層の隠れたベリードビアホール８ａと同等
か、それより大きい孔で形成されたキャビティ１０を設
ける。キャビティ１０となる孔は、図２の平面図に示さ
れるように長方形に形成され、この上に配置される厚膜
抵抗体１１の幅Ｗ１よりやや広い幅Ｗ２とされる。Further, the connection between the wiring conductors 7 is made by printing on the green sheets 2 to 6 in via holes 8 which are perforated in the green sheets 2 to 6 by a drill or the like. The paste infiltrates and fills the via-hole conductor 9 to realize an electrical connection between the two wiring conductors formed above and below the green sheet serving as an insulating layer. Among the five green sheets 2 to 6, the uppermost green sheet 2 has, in addition to the via hole 8, a cavity 10 formed by a hole equal to or larger than the hidden bellyed via hole 8a under the via hole 8. Set up. The hole to be the cavity 10 is formed in a rectangular shape as shown in the plan view of FIG. 2 and has a width W2 slightly wider than the width W1 of the thick film resistor 11 arranged thereon.
【００１７】キャビティ１０内には、キャビティ導体と
して表層の配線導体１２と、その下層の導体層１３が印
刷により充填されている。また、グリーンシート２の表
層部には、図示していない配線導体で形成された電気配
線用の配線パターンや、電子部品を接続するための半田
や導電性接着材塗布用となる電極、またワイヤボンディ
ングの接続用電極等になる表層の導体が形成され、内層
の焼結と同時または個別に印刷して形成する。配線導体
１２及び導体層１３は、最外層のグリーンシート２，６
の表面より低いか同等となるように充填され、本実施形
態では表面と同等の厚さの厚膜抵抗体用電極となる。そ
して、表層の配線導体１２の上部に厚膜抵抗体１１が配
置される。本実施形態では、下側の最外層のグリーンシ
ート６には、表層のビアパッド導体１４と、これらを接
続する表層の配線導体１５が形成されている。The cavity 10 is filled with a surface wiring conductor 12 as a cavity conductor and a conductor layer 13 below the cavity conductor by printing. Further, on the surface layer of the green sheet 2, a wiring pattern for electric wiring formed by a wiring conductor (not shown), electrodes for connecting electronic parts, electrodes for applying a conductive adhesive, and wires. A surface layer conductor to be a bonding connection electrode or the like is formed, and is formed by printing simultaneously with or separately from the sintering of the inner layer. The wiring conductor 12 and the conductor layer 13 are the outermost green sheets 2, 6
It is filled so as to be lower than or equal to the surface of, and in the present embodiment, it becomes a thick film resistor electrode having a thickness equal to that of the surface. Then, the thick film resistor 11 is arranged on the wiring conductor 12 in the surface layer. In this embodiment, the outermost green sheet 6 on the lower side is provided with the via pad conductors 14 on the surface layer and the wiring conductors 15 on the surface layer for connecting them.
【００１８】厚膜抵抗体１１は平面形状が長方形をして
おり、両端の端子部分が長方形の表層配線導体１２と広
い面積で接触しており、表層配線導体１２が最外層グリ
ーンシート２の表面と同等となるため、段差が生じな
い。このため、厚膜抵抗体１１の印刷性が向上し、抵抗
値が安定すると共に、熱サイクルによるクラックが発生
することがない。また、厚膜抵抗体１１の抵抗値は長方
形の長さと幅により設定されるが、クラック等により抵
抗値が変化することがない。そして厚膜抵抗体１１は、
内層の配線パターンを形成する配線導体７と接続するビ
アホール８からずらした位置に配置されている。すなわ
ち、平面形状を示す図２に示されるように、厚膜抵抗体
１１の長方形の外側にグリーンシート３に形成されたベ
リードビアホール８ａが位置している。このため、厚膜
抵抗体１１への引っ張り残留応力による機械的な影響を
少なくできる。The thick film resistor 11 has a rectangular planar shape, and the terminal portions at both ends are in contact with the rectangular surface wiring conductor 12 over a wide area, and the surface wiring conductor 12 is the surface of the outermost green sheet 2. Therefore, there is no step. Therefore, the printability of the thick film resistor 11 is improved, the resistance value is stabilized, and cracks due to thermal cycles do not occur. Although the resistance value of the thick film resistor 11 is set by the length and width of the rectangle, the resistance value does not change due to cracks or the like. And the thick film resistor 11 is
It is arranged at a position displaced from a via hole 8 connected to a wiring conductor 7 forming an inner layer wiring pattern. That is, as shown in FIG. 2 showing the planar shape, the bellyed via hole 8a formed in the green sheet 3 is located outside the rectangle of the thick film resistor 11. Therefore, the mechanical influence of the tensile residual stress on the thick film resistor 11 can be reduced.
【００１９】本実施形態においては２つの最外層グリー
ンシート２、６のうち、厚膜抵抗体１１の印刷された上
側のグリーンシート２のみにキャビティ１０を設けてお
り、その層のビアホールは図１では省略されているが、
キャビティは下側のグリーンシートにも設けてもよい
し、ビアホールとキャビティは同じグリーンシート上に
混在してもよい。グリーンシート積層法では、絶縁材と
なるグリーンシートと内層の配線導体やビアホール導体
を同時に焼結させることで、積層されたグリーンシート
は１枚の配線基板となる。最後に導体および基板の剥き
出し部のうち、電子部品装着に使用しない部分を絶縁お
よび経時劣化からの保護等のため、オーバーコートガラ
ス１６を重ねて印刷し、本実施形態の基板１は完成す
る。In this embodiment, of the two outermost green sheets 2 and 6, the cavity 10 is provided only in the upper green sheet 2 on which the thick film resistor 11 is printed, and the via hole in that layer is shown in FIG. Is omitted in
The cavity may be provided in the lower green sheet, or the via hole and the cavity may be mixed on the same green sheet. In the green sheet laminating method, the laminated green sheet becomes one wiring substrate by simultaneously sintering the green sheet as an insulating material and the wiring conductor or via-hole conductor in the inner layer. Finally, of the exposed portions of the conductor and the substrate, the portions not used for mounting the electronic components are overlaid with the overcoat glass 16 for insulation and protection from deterioration over time, and the substrate 1 of this embodiment is completed.
【００２０】前記の如く構成された本実施形態の多層配
線基板の製造方法について以下に説明する。グリーンシ
ート２〜６のうち、中間のグリーンシート３，４，５は
配線導体７をスクリーン印刷等により形成して積層す
る。そして、下側の最外層グリーンシート６は表層のビ
アパッド導体１４が形成され、その外側に表層の配線導
体１５が形成される。上側の最外層グリーンシート２は
キャビティ１０が形成され、キャビティ１０内にキャビ
ティ導体１２，１３を充填する。本実施形態ではキャビ
ティ導体として表層の配線導体１２と、その下層の導体
層１３を印刷により、最外層のグリーンシート２の表面
と同等となるように充填する。そして、キャビティ導体
１２，１３の上部にキャビティ導体の幅より小さい幅を
有する厚膜抵抗体１１を配置し、オーバーコートガラス
１６を積層する。A method of manufacturing the multilayer wiring board of this embodiment having the above-described structure will be described below. Among the green sheets 2 to 6, the intermediate green sheets 3, 4, and 5 are formed by laminating the wiring conductor 7 by screen printing or the like. The outermost green sheet 6 on the lower side is provided with the via pad conductor 14 in the surface layer, and the wiring conductor 15 in the surface layer is formed on the outside thereof. A cavity 10 is formed in the uppermost outermost green sheet 2, and the cavity conductors 12 and 13 are filled in the cavity 10. In this embodiment, the wiring conductor 12 on the surface layer and the conductor layer 13 below the cavity conductor are printed as the cavity conductors, and are filled so as to be equivalent to the surface of the outermost green sheet 2. Then, the thick film resistor 11 having a width smaller than the width of the cavity conductor is arranged on the cavity conductors 12 and 13, and the overcoat glass 16 is laminated.
【００２１】本実施形態の多層配線基板１は、従来例を
示す図７，８におけるブラインドビアホール３５ａ上の
表層に、厚膜抵抗体３２を配置する目的で形成される表
層ビアパッド導体３７，３７を、図１，２のグリーンシ
ート２中のキャビティ１０に形成し、その下層に形成さ
れている、ベリードビアホール８ａよりも形状を大きく
とる。キャビティ１０の中に導体層１３、配線導体１２
を印刷し、それと同時または個別にキャビティ１０以外
の場所に表層配線、電子部品装着等の用途に使用される
配線導体１２を印刷することにより、従来のような表層
ピアパッド導体３７を使用しないで厚膜抵抗体１１と内
層配線の配線導体７とを接続でき、印刷工程を簡略化で
きる。The multilayer wiring board 1 of this embodiment has surface via pad conductors 37, 37 formed for the purpose of disposing the thick film resistor 32 on the surface layer above the blind via hole 35a in FIGS. 1 and 2 is formed in the cavity 10 in the green sheet 2 of FIGS. 1 and 2 and has a larger shape than the bellyed via hole 8a formed in the lower layer. The conductor layer 13 and the wiring conductor 12 are provided in the cavity 10.
Is printed and simultaneously or individually with the wiring conductors 12 used for the purpose of surface wiring, electronic component mounting, etc., in a place other than the cavity 10, the thickness can be increased without using the conventional surface layer pier pad conductor 37. The film resistor 11 and the wiring conductor 7 of the inner layer wiring can be connected, and the printing process can be simplified.
【００２２】従来のような表層ビアパッド導体３７は、
ペーストのチクソ性および表面張力により、印刷マスク
の開口端部において盛り上がり、焼成後突起状となり、
その部分を厚膜抵抗体の電極ランドとして使用した場
合、突起部と基板表面の段差が大となるため、その部分
に発生する残留応力により厚膜抵抗体にクラックが発生
するおそれがあったが、本実施形態の基板は、段差がな
いため突部は排除され、グリーンシート２の表面は平坦
となり、厚膜抵抗体１１のクラックの発生を防止でき
る。また、図７に示す表層ビアパッド導体３７が不要と
なるため、厚膜抵抗体１１の設置面積を削減できる。The conventional surface layer via pad conductor 37 is
Due to the thixotropy and surface tension of the paste, it rises at the opening end of the printing mask and becomes a protrusion after firing,
When the portion is used as an electrode land of the thick film resistor, the step difference between the protrusion and the substrate surface becomes large, so that the thick film resistor may be cracked due to the residual stress generated at that portion. In the substrate of this embodiment, since there is no step, the protrusion is eliminated, the surface of the green sheet 2 becomes flat, and the occurrence of cracks in the thick film resistor 11 can be prevented. Further, since the surface layer via pad conductor 37 shown in FIG. 7 is unnecessary, the installation area of the thick film resistor 11 can be reduced.
【００２３】さらに図２に示すように、２層目のグリー
ンシート３中のベリードビアホール８ａを厚膜抵抗体１
１の配置位置より外側で、キャビティ１０と接続可能な
位置に配置する。図２のように、キャビティ１０の下に
配されるベリードビアホール８ａは、厚膜抵抗体１１の
外側に配されるため、厚膜抵抗体への機械的な影響を少
なくできる。Further, as shown in FIG. 2, the buried via holes 8a in the second-layer green sheet 3 are formed in the thick film resistor 1.
It is arranged at a position outside the arrangement position of 1 and connectable to the cavity 10. As shown in FIG. 2, since the bellyed via hole 8a arranged below the cavity 10 is arranged outside the thick film resistor 11, mechanical influence on the thick film resistor can be reduced.
【００２４】本発明の他の実施形態を図３に基づき詳細
に説明する。図３は本発明に係る多層配線基板の他の実
施形態の断面図である。なお、この実施形態は前記した
実施形態に対し、キャビティ導体が１層で形成され、最
外層のグリーンシート表面より低くなるように充填した
ことを特徴とする。そして、他の実質的に同等の構成に
ついては同じ符号を付して詳細な説明は省略する。Another embodiment of the present invention will be described in detail with reference to FIG. FIG. 3 is a sectional view of another embodiment of the multilayer wiring board according to the present invention. This embodiment is characterized in that the cavity conductor is formed in one layer and is filled so as to be lower than the surface of the outermost green sheet, in contrast to the above-mentioned embodiment. Then, other substantially equivalent configurations are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００２５】図３において、多層配線基板１Ａは、上側
の最外層のグリーンシート２にキャビティ１０が形成さ
れている。キャビティ導体１８は、導体ペーストをスク
リーン印刷でキャビティ内１０に、グリーンシート２の
表面より僅かに低くなるように充填している。このキャ
ビティ導体１８上に厚膜抵抗体１１を形成すると、厚膜
抵抗体１１は両端のキャビティ導体１８に接する部分の
厚さが大きくなって、接続される。このため、厚膜抵抗
体１１は従来のように段差部分がなく、熱サイクルによ
って膨張、収縮が繰り返されても、クラックが発生する
ことがなく、抵抗値も変化することなく性能が安定す
る。厚膜抵抗体１１を印刷するとき、僅かに低くなって
いる部分は抵抗体ペーストが自然に浸入するため、印刷
が容易に行える。In FIG. 3, the multilayer wiring board 1A has a cavity 10 formed in the uppermost outermost green sheet 2. The cavity conductor 18 is filled with a conductor paste in the cavity 10 by screen printing so as to be slightly lower than the surface of the green sheet 2. When the thick film resistor 11 is formed on the cavity conductor 18, the thick film resistor 11 is connected by increasing the thickness of the portions in contact with the cavity conductor 18 at both ends. Therefore, the thick film resistor 11 has no stepped portion as in the conventional case, and even if expansion and contraction are repeated by thermal cycles, cracks do not occur and the resistance value does not change and the performance is stable. When the thick film resistor 11 is printed, the resistor paste naturally infiltrates a slightly lower portion, so that printing can be performed easily.
【００２６】本発明のさらに他の実施形態を図４〜６に
基づき詳細に説明する。図４〜６は、それぞれ本発明に
係る多層配線基板の他の実施形態の平面図である。な
お、これらの実施形態は、厚膜抵抗体を配置するキャビ
ティ導体の平面形状が異なるものであり、他の実質的に
同等の構成については、同じ符号を付して詳細な説明は
省略する。Still another embodiment of the present invention will be described in detail with reference to FIGS. 4 to 6 are plan views of other embodiments of the multilayer wiring board according to the present invention. In these embodiments, the planar shape of the cavity conductor in which the thick film resistor is arranged is different, and other substantially equivalent configurations are denoted by the same reference numerals and detailed description thereof will be omitted.
【００２７】図４に示す実施形態において、厚膜抵抗体
１１を配置する一方のキャビティ導体２０は前記した実
施形態のキャビティ導体１２，１３及び１８と同様の形
状をしており、他方のキャビティ導体２１は、厚膜抵抗
体１１の長手方向の延長上から横にずれた位置にベリー
ドビアホール８ｂが位置するように縦方向に長い長方形
状をしている。そして、キャビティ導体２０，２１は最
外層のグリーンシート２に形成したキャビティ内に、グ
リーンシート表面より低いか同等となるように充填され
ている。In the embodiment shown in FIG. 4, one cavity conductor 20 in which the thick film resistor 11 is arranged has the same shape as the cavity conductors 12, 13 and 18 of the above-mentioned embodiment, and the other cavity conductor 20. Reference numeral 21 has a rectangular shape that is long in the vertical direction so that the bellyed via hole 8b is located at a position laterally displaced from the extension of the thick film resistor 11 in the longitudinal direction. The cavity conductors 20 and 21 are filled in the cavity formed in the outermost green sheet 2 so as to be lower than or equal to the surface of the green sheet.
【００２８】図５の実施形態において、キャビティ導体
２２，２３は、キャビティ１０の下にあるベリードビア
ホール８ｃ，８ｃが厚膜抵抗体１１との接合部に対し、
左右に配置されるような長方形状をしており、キャビテ
ィ導体２２，２３に跨るように厚膜抵抗体１１が配置さ
れている。キャビティ導体２２，２３も同様にグリーン
シート表面より低いか同等となるように充填されてい
る。In the embodiment of FIG. 5, in the cavity conductors 22 and 23, the buried via holes 8c and 8c under the cavity 10 are connected to the thick film resistor 11 at the joints.
It has a rectangular shape so as to be arranged on the left and right, and the thick film resistor 11 is arranged so as to straddle the cavity conductors 22 and 23. Similarly, the cavity conductors 22 and 23 are filled so as to be lower than or equal to the surface of the green sheet.
【００２９】また、図６に示す実施形態において、キャ
ビティ導体２４，２５は、長方形から一部が突出した平
面形状をしており、この突出部にベリードビアホール８
ｄ，８ｄが位置するものである。このようにベリードビ
アホールと接続する部分を突出させることにより、キャ
ビティの形状を小さくでき、導体ペーストを削減でき
る。図４〜６に示すように、多層配線基板のパターンレ
イアウトに関し、キャビティの形状を変更することによ
り、ベリードビアホールの配置位置の自由度を高くする
ことができるため、厚膜抵抗体を自由に配置でき、配置
可能面積を増やすことができる。Further, in the embodiment shown in FIG. 6, the cavity conductors 24 and 25 have a planar shape in which a part is projected from a rectangle, and the bellyed via hole 8 is formed in this projection.
d and 8d are located. By thus projecting the portion that is connected to the bellyed via hole, the shape of the cavity can be reduced and the amount of conductive paste can be reduced. As shown in FIGS. 4 to 6, regarding the pattern layout of the multilayer wiring board, by changing the shape of the cavity, it is possible to increase the degree of freedom in the arrangement position of the buried via hole, and thus the thick film resistor can be freely set. It can be arranged, and the area that can be arranged can be increased.
【００３０】[0030]
【発明の効果】以上の説明から理解できるように、本発
明の多層配線基板は、導体配線材料と厚膜抵抗体材料や
オーバーコート材料との熱膨張係数の相違による熱応力
の集中が緩和され、熱応力によってキャビティ上または
第２絶縁体ビアホール上の抵抗体やオーバーコートにク
ラックが発生することがなくなり、厚膜抵抗体の配置可
能面積を増加させることができる。As can be understood from the above description, in the multilayer wiring board of the present invention, the concentration of thermal stress due to the difference in thermal expansion coefficient between the conductor wiring material and the thick film resistor material or overcoat material is relieved. The thermal stress does not cause cracks in the resistor or overcoat on the cavity or the second insulator via hole, and the area where the thick film resistor can be arranged can be increased.
【００３１】また、厚膜抵抗体の両側の電極ランドとな
る部位を完全にキャビティ中に入れることにより、電極
ランド部に起因する厚膜抵抗体両端の盛り上がりを排除
することができ、その結果、厚膜抵抗体は基板に対して
平坦となり、印刷性が向上するため、抵抗値の調整が容
易になる。さらに、厚膜抵抗体の電極をキャビティ中に
平坦に、あるいは僅かに凹んだ状態とすることにより、
基板表面からの突起部高さを低くすることができ、厚膜
抵抗体の電極端部に発生するクラックの心配が無くな
る。Further, by completely inserting the electrode lands on both sides of the thick film resistor into the cavity, it is possible to eliminate the swelling at both ends of the thick film resistor due to the electrode lands. The thick film resistor is flat against the substrate and the printability is improved, so that the resistance value is easily adjusted. Furthermore, by making the electrode of the thick film resistor flat or slightly recessed in the cavity,
The height of the protrusion from the substrate surface can be reduced, and there is no fear of cracks occurring at the electrode end of the thick film resistor.
【図１】本発明に係る多層配線基板の一実施形態の断面
図。FIG. 1 is a sectional view of an embodiment of a multilayer wiring board according to the present invention.
【図２】図１の要部平面図。FIG. 2 is a plan view of an essential part of FIG.
【図３】本発明に係る多層配線基板の他の実施形態の断
面図。FIG. 3 is a sectional view of another embodiment of the multilayer wiring board according to the present invention.
【図４】キャビティ導体の他の実施形態の平面図。FIG. 4 is a plan view of another embodiment of the cavity conductor.
【図５】キャビティ導体のさらに他の実施形態の平面
図。FIG. 5 is a plan view of still another embodiment of the cavity conductor.
【図６】キャビティ導体のさらに他の実施形態の平面
図。FIG. 6 is a plan view of still another embodiment of the cavity conductor.
【図７】従来の多層配線基板の断面図。FIG. 7 is a cross-sectional view of a conventional multilayer wiring board.
【図８】図７の要部平面図。FIG. 8 is a plan view of an essential part of FIG.
１…多層配線基板、２〜６…グリーンシート、７…導体
層、８…ビアホール、９…ビアホール導体、１０…キャ
ビティ、１１…厚膜抵抗体、１２…配線導体（キャビテ
ィ導体）、１３…導体層（キャビティ導体）、１８…キ
ャビティ導体、２０，２１，２２，２３，２４，２６…
キャビティ導体DESCRIPTION OF SYMBOLS 1 ... Multilayer wiring board, 2-6 ... Green sheet, 7 ... Conductor layer, 8 ... Via hole, 9 ... Via hole conductor, 10 ... Cavity, 11 ... Thick film resistor, 12 ... Wiring conductor (cavity conductor), 13 ... Conductor Layer (cavity conductor), 18 ... Cavity conductor, 20, 21, 22, 23, 24, 26 ...
Cavity conductor
フロントページの続き Ｆターム(参考） 5E346 AA14 AA15 AA43 CC18 CC39 DD13 EE21 FF18 FF45 GG15 HH11 HH18 Continued front page F term (reference) 5E346 AA14 AA15 AA43 CC18 CC39 DD13 EE21 FF18 FF45 GG15 HH11 HH18
Claims (5)
トを複数層積層し、各層の配線導体をビアホール内に充
填したビアホール導体で接続した多層配線基板であっ
て、 最外層のグリーンシートに前記ビアホールに比べ同等ま
たはそれより大きいキャビティを設け、前記キャビティ
内に内層の配線導体と電気的に接続するためのキャビテ
ィ導体を、前記最外層のグリーンシート表面より低いか
同等となるように充填し、前記キャビティ導体を両端ま
たは一方の厚膜抵抗体用電極として、その上部に厚膜抵
抗体を配置したことを特徴とする多層配線基板。1. A multilayer wiring board in which a plurality of insulating green sheets each having a wiring conductor formed thereon are stacked, and the wiring conductors of the respective layers are connected by via hole conductors filled in via holes, wherein the outermost green sheet has the via holes. A cavity equal to or larger than the above is provided, and a cavity conductor for electrically connecting with an inner layer wiring conductor is filled in the cavity so as to be lower than or equal to the surface of the outermost green sheet, A multilayer wiring board characterized in that a cavity conductor is used as an electrode for a thick film resistor on one or both ends, and a thick film resistor is arranged on the electrode.
と、その下層の導体層とから構成されることを特徴とす
る請求項１記載の多層配線基板。2. The multilayer wiring board according to claim 1, wherein the cavity conductor is composed of a surface wiring conductor and a conductor layer below the wiring conductor.
大きく、平面形状が長方形であることを特徴とする請求
項１または２記載の多層配線基板。3. The multilayer wiring board according to claim 1, wherein the cavity is larger than the via hole and has a rectangular planar shape.
ずらした位置に配置されることを特徴とする請求項１乃
至３のいずれか一項に記載の多層配線基板。4. The multilayer wiring board according to claim 1, wherein the thick film resistor is arranged at a position displaced from the via hole.
トを複数層積層し、各層の配線導体をビアホール内に充
填したビアホール導体で接続した多層配線基板の製造方
法であって、 最外層のグリーンシートに前記ビアホールに比べ同等ま
たはそれより大きいキャビティを設け、該キャビティ内
に最外層のグリーンシートの表面より低いか同等となる
ようにキャビティ導体を充填し、該キャビティ導体の上
部に前記キャビティ導体の幅より小さい幅を有する厚膜
抵抗体を配置することを特徴とする多層配線基板の製造
方法。5. A method for manufacturing a multilayer wiring board, wherein a plurality of insulating green sheets each having a wiring conductor formed thereon are laminated, and the wiring conductors of the respective layers are connected by via hole conductors filled in via holes. A cavity equal to or larger than the via hole is provided, and a cavity conductor is filled in the cavity so as to be lower than or equal to the surface of the outermost green sheet, and the width of the cavity conductor is above the cavity conductor. A method of manufacturing a multilayer wiring board, comprising arranging a thick film resistor having a smaller width.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223236A JP2003037369A (en) | 2001-07-24 | 2001-07-24 | Multilayer wiring board and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223236A JP2003037369A (en) | 2001-07-24 | 2001-07-24 | Multilayer wiring board and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037369A true JP2003037369A (en) | 2003-02-07 |
Family
ID=19056602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223236A Pending JP2003037369A (en) | 2001-07-24 | 2001-07-24 | Multilayer wiring board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003037369A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223226A (en) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | Composite multilayer substrate |
| JP2014089089A (en) * | 2012-10-30 | 2014-05-15 | Micronics Japan Co Ltd | Multilayer wiring board, and probe card using the same |
| CN110492018A (en) * | 2019-08-09 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | A kind of display device |
-
2001
- 2001-07-24 JP JP2001223236A patent/JP2003037369A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223226A (en) * | 2004-02-06 | 2005-08-18 | Murata Mfg Co Ltd | Composite multilayer substrate |
| JP2014089089A (en) * | 2012-10-30 | 2014-05-15 | Micronics Japan Co Ltd | Multilayer wiring board, and probe card using the same |
| CN110492018A (en) * | 2019-08-09 | 2019-11-22 | 武汉华星光电半导体显示技术有限公司 | A kind of display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5668627B2 (en) | Circuit module | |
| JP2976049B2 (en) | Multilayer electronic components | |
| US20100220448A1 (en) | Component-containing module | |
| JP4032459B2 (en) | Hybrid integrated circuit substrate and method of manufacturing the same | |
| JP4981696B2 (en) | package | |
| US8059420B2 (en) | Surface mountable device | |
| JP5799973B2 (en) | Ceramic multilayer wiring board and module including the same | |
| JP2002359103A (en) | Chip type thermistor | |
| JP4899645B2 (en) | Module parts and manufacturing method thereof | |
| US6217990B1 (en) | Multilayer circuit board having no local warp on mounting surface thereof | |
| JPH07169873A (en) | Multi-layer board and manufacture thereof | |
| KR20110019536A (en) | Ceramic substrate and manufacturing method thereof | |
| JP6500700B2 (en) | Integrated substrate for resistive elements | |
| JP2003037369A (en) | Multilayer wiring board and its manufacturing method | |
| JP3508905B2 (en) | Wiring board and its manufacturing method | |
| JP4627891B2 (en) | Ceramic circuit board | |
| JP2712295B2 (en) | Hybrid integrated circuit | |
| JP2001023864A (en) | Multiple electronic part | |
| JP4540223B2 (en) | Electronic component mounting board | |
| JP4461641B2 (en) | Multilayer chip thermistor and manufacturing method thereof | |
| JP5981389B2 (en) | Wiring board | |
| JP3909285B2 (en) | Wiring board | |
| JP3872402B2 (en) | Wiring board | |
| WO2006051916A1 (en) | Ceramic multilayer substrate | |
| JP2002026527A (en) | Laminated wiring board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |