JP2003031853A - Image display unit and its manufacturing method - Google Patents

Image display unit and its manufacturing method

Info

Publication number
JP2003031853A
JP2003031853A JP2001211275A JP2001211275A JP2003031853A JP 2003031853 A JP2003031853 A JP 2003031853A JP 2001211275 A JP2001211275 A JP 2001211275A JP 2001211275 A JP2001211275 A JP 2001211275A JP 2003031853 A JP2003031853 A JP 2003031853A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
image display
wiring layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001211275A
Other languages
Japanese (ja)
Other versions
JP4839533B2 (en
Inventor
Yuuichi Miyamori
雄壱 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001211275A priority Critical patent/JP4839533B2/en
Publication of JP2003031853A publication Critical patent/JP2003031853A/en
Application granted granted Critical
Publication of JP4839533B2 publication Critical patent/JP4839533B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

PROBLEM TO BE SOLVED: To solve a problem caused by the formation of an interlayer insulating film and to reduce a noise current generated in a circuit (semiconductor element) by the light emission of a light emitting diode. SOLUTION: A second board with a wiring layer equipped with bumps located at the prescribed positions is superposed on a first board where a light emitting element and a drive circuit are arranged, and the bumps are connected to the electrodes of the light emitting element and furthermore the electrodes of the drive circuit. By this setup, the light emitting element and the drive circuit are connected to external electric signals without covering them with an insulating film. The light emitting element and the drive circuit are arranged so as to enable the light emitting plane of the light emitting element and the circuit- formed surface of the drive circuit to face in opposite directions respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、基板上に発光素子
（ＬＥＤ）及び駆動回路部を配列した画像表示装置に関
するものであり、さらにはその製造方法に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device in which a light emitting element (LED) and a drive circuit section are arranged on a substrate, and further to a manufacturing method thereof.

【０００２】[0002]

【従来の技術】発光素子をマトリクス状に配列して画像
表示装置に組み上げる場合には、従来、液晶表示装置
（ＬＣＤ：Liquid Crystal Display）やプラズマディス
プレイパネル（ＰＤＰ：Plasma Display Panel）のよう
に基板上に直接素子を形成するか、あるいは発光ダイオ
ードディスプレイ（ＬＥＤディスプレイ）のように単体
のＬＥＤパッケージを配列することが行われている。例
えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、
素子分離ができないために、製造プロセスの当初から各
素子はその画像表示装置の画素ピッチだけ間隔を空けて
形成することが通常行われている。2. Description of the Related Art When light emitting elements are arranged in a matrix and assembled into an image display device, conventionally, a substrate such as a liquid crystal display device (LCD: Liquid Crystal Display) or a plasma display panel (PDP: Plasma Display Panel) is used. It has been practiced to form the device directly on top or to arrange a single LED package such as a light emitting diode display (LED display). For example, in an image display device such as LCD and PDP,
Since the elements cannot be separated from each other, it is common practice to form the elements at intervals of the pixel pitch of the image display device from the beginning of the manufacturing process.

【０００３】一方、ＬＥＤディスプレイの場合には、Ｌ
ＥＤチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係とされる。On the other hand, in the case of an LED display, L
The ED chip is taken out after dicing, individually connected to external electrodes by wire bonding or bump connection by flip chip, and packaged. In this case, the pixels are arranged at a pixel pitch as an image display device before or after packaging, and this pixel pitch is independent of the element pitch at the time of element formation.

【０００４】発光素子であるＬＥＤ（発光ダイオード）
は高価である為、１枚のウエハから数多くのＬＥＤチッ
プを製造することによりＬＥＤを用いた画像表示装置を
低コストにできる。すなわち、ＬＥＤチップの大きさを
従来約３００μｍ角のものを数十μｍ角のＬＥＤチップ
にして、それを接続して画像表示装置を製造すれば画像
表示装置の価格を下げることができる。LED (light emitting diode) which is a light emitting element
Is expensive, it is possible to reduce the cost of the image display device using LEDs by manufacturing many LED chips from one wafer. That is, the price of the image display device can be reduced by changing the conventional LED chip size of about 300 μm square to an LED chip of several tens μm square and connecting the LED chips to manufacture the image display device.

【０００５】[0005]

【発明が解決しようとする課題】ＬＥＤチップを配列し
てＬＥＤディスプレイを構成する場合、これらＬＥＤと
駆動回路部、さらには外部電気信号との電気的接続を如
何にして行うかが大きな課題となる。また、ＬＥＤチッ
プと駆動回路部（半導体素子）が混在することによるノ
イズの回避も課題である。例えば、ＬＥＤディスプレイ
を作製する場合、先ず基板上に第１配線層を形成し、接
着剤層を成膜して赤色ＬＥＤチップ、緑色ＬＥＤチッ
プ、青色ＬＥＤチップ及び駆動回路を搭載した半導体素
子を配列する。そして、これらを覆って膜厚が５０μｍ
程度になるように絶縁膜を形成し、接続孔を開口した
後、第２配線層を形成する。このとき、絶縁膜として例
えばエポキシ樹脂を用い、接続孔を開口する方法として
レーザ加工を用い、第２配線層として例えばＡｌを用い
る。各形成条件及び配線パターン形成方法の一例を以下
に例示する。When an LED display is constructed by arranging LED chips, a major problem is how to electrically connect these LEDs to a drive circuit section and an external electric signal. . Another problem is to avoid noise caused by the mixture of the LED chip and the drive circuit section (semiconductor element). For example, when manufacturing an LED display, first, a first wiring layer is formed on a substrate, an adhesive layer is formed, and a red LED chip, a green LED chip, a blue LED chip, and a semiconductor element on which a driving circuit is mounted are arranged. To do. And, covering these, the film thickness is 50 μm.
An insulating film is formed to a certain extent, a connection hole is opened, and then a second wiring layer is formed. At this time, for example, epoxy resin is used as the insulating film, laser processing is used as a method of opening the connection hole, and Al is used as the second wiring layer. An example of each forming condition and wiring pattern forming method will be illustrated below.

【０００６】エポキシ樹脂：５０μｍ厚塗布後、１５０
℃で３０分間ベーク 接続孔開口：エキシマレーザ加工（波長２４８ｎｍ、４
００ｍＪ） 配線層形成：スパッタ法、Ａｌ膜厚１μｍ 配線パターン形成：レジストパターニング法＋Ｈ３ＰＯ
４エッチングEpoxy resin: 150 μm thick after application, 150
Bake connection hole opening for 30 minutes at ℃: Excimer laser processing (wavelength 248 nm, 4
00mJ) Wiring layer formation: sputtering method, Al film thickness 1 μm Wiring pattern formation: resist patterning method + H 3 PO
4 etching

【０００７】上記のような形成条件、配線パターン形成
方法にしたがって各電気的接続を行う場合、層間膜であ
る絶縁膜には、上層である第２配線層をパターニングす
る際のエッチング、現像、レジスト除去に耐え得るエッ
チング耐性が要求される。そのためには、樹脂からなる
絶縁膜を成膜した後、十分にこれを硬化する必要があ
り、より高温でのベークが必要となる。しかしながら、
上記絶縁膜には加熱温度に応じて応力が加わることにな
り、前記のような高温でのベークはＬＥＤチップや半導
体素子の剥がれの原因となる。そこで、層間絶縁膜には
熱膨張係数の小さな材料を選択することが望まれるが、
同時に、発光ダイオード（ＬＥＤ）を視認する際に妨げ
とならないような透明度も要求され、これら両者を満た
す材料の選択は非常に難しい。When each electrical connection is made according to the above-mentioned forming conditions and wiring pattern forming method, the insulating film which is an interlayer film is subjected to etching, development and resist when patterning the second wiring layer which is an upper layer. Etching resistance that can withstand removal is required. For that purpose, after forming an insulating film made of resin, it is necessary to sufficiently cure the insulating film, which requires baking at a higher temperature. However,
Stress is applied to the insulating film depending on the heating temperature, and baking at the high temperature as described above causes peeling of the LED chip or the semiconductor element. Therefore, it is desired to select a material having a small thermal expansion coefficient for the interlayer insulating film.
At the same time, transparency that does not hinder the visual recognition of light emitting diodes (LEDs) is required, and it is very difficult to select a material that satisfies both of them.

【０００８】本発明は、かかる従来の実情に鑑みて提案
されたものであり、層間絶縁膜を形成することによる不
都合を解消することができ、ＬＥＤチップや半導体素子
の剥がれが生ずることがなく、発光ダイオード（ＬＥＤ
チップ）の発光を妨げることのない配線構造を有する画
像表示装置を提供することを目的とし、さらには、その
製造方法を提供することを目的とする。また、本発明
は、発光ダイオードの発光による回路（半導体素子）へ
のノイズ電流を低減することが可能な画像表示装置を提
供することを目的とし、その製造方法を提供することを
目的とする。The present invention has been proposed in view of such a conventional situation, and it is possible to eliminate the inconvenience caused by forming an interlayer insulating film and to prevent peeling of an LED chip or a semiconductor element. Light emitting diode (LED
It is an object of the present invention to provide an image display device having a wiring structure that does not hinder the light emission of a chip), and further to provide a manufacturing method thereof. Another object of the present invention is to provide an image display device capable of reducing a noise current to a circuit (semiconductor element) due to light emission of a light emitting diode, and an object thereof is to provide a manufacturing method thereof.

【０００９】[0009]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明の画像表示装置は、第１の基板上に発光素
子と駆動回路部とが配列されるとともに、この上に配線
層が形成された第２の基板が重ね合わされ、上記配線層
がバンプを介して上記発光素子の電極と接続されている
ことを特徴とする。また、本発明の画像表示装置の製造
方法は、発光素子と駆動回路部とが配列された第１の基
板上に、所定の位置にバンプが形成された配線層を有す
る第２の基板を重ね合わせ、上記バンプを上記発光素子
の電極と接続することを特徴とする。In order to achieve the above-mentioned object, the image display device of the present invention is such that a light emitting element and a drive circuit section are arranged on a first substrate, and a wiring layer is formed thereon. The second substrate on which is formed is overlapped, and the wiring layer is connected to the electrode of the light emitting element via a bump. Further, in the method for manufacturing an image display device of the present invention, a second substrate having a wiring layer having bumps formed at predetermined positions is superposed on the first substrate on which the light emitting elements and the drive circuit section are arranged. In addition, the bumps are connected to the electrodes of the light emitting element.

【００１０】上記構成においては、発光素子や駆動回路
部を絶縁膜で覆うことなく、第２の基板上の配線層とバ
ンプ接続し、外部電気信号と接続するようにしている。
したがって、絶縁膜を形成することによる応力の問題は
解消され、発光素子や駆動回路部の剥がれが生ずること
はない。また、透明度の問題も同時に解消され、第２の
基板、あるいは第１の基板を透明基板とすれば、発光素
子を視認する際の妨げになることもない。In the above structure, the light emitting element and the drive circuit portion are not covered with the insulating film, but are bump-connected to the wiring layer on the second substrate and connected to the external electric signal.
Therefore, the problem of stress due to the formation of the insulating film is solved, and the light emitting element and the drive circuit section are not peeled off. Further, the problem of transparency is solved at the same time, and when the second substrate or the first substrate is a transparent substrate, it does not hinder the visibility of the light emitting element.

【００１１】さらに、発光素子の発光面と駆動回路部の
回路形成面とが互いに反対方向を向くように配置すれ
ば、発光素子の発光光により回路に発生するノイズ電流
も低減される。発光素子の発光面と駆動回路部の回路形
成面とが互いに反対方向を向くように配置するには、例
えば、発光素子の発光面が第２の基板と対向し、駆動回
路部の回路形成面が第１の基板と対向するようにそれぞ
れ配置し、発光素子の電極を第２の基板上の配線層とバ
ンプを介して接続し、駆動回路部の電極を第１の基板上
の配線層と接続するとともに、第１の基板上の配線層を
バンプを介して第２の基板上の配線層と接続する。Further, by disposing the light emitting surface of the light emitting element and the circuit forming surface of the drive circuit portion in directions opposite to each other, the noise current generated in the circuit by the light emitted from the light emitting element is also reduced. In order to arrange the light emitting surface of the light emitting element and the circuit forming surface of the driving circuit portion in directions opposite to each other, for example, the light emitting surface of the light emitting element faces the second substrate and the circuit forming surface of the driving circuit portion is formed. Are arranged so as to face the first substrate, the electrodes of the light emitting element are connected to the wiring layer on the second substrate through bumps, and the electrodes of the drive circuit portion are connected to the wiring layer on the first substrate. In addition to the connection, the wiring layer on the first substrate is connected to the wiring layer on the second substrate via the bump.

【００１２】[0012]

【発明の実施の形態】以下、本発明を適用した画像表示
装置及び画像表示装置の製造方法について、図面を参照
しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION An image display device and a method of manufacturing the image display device to which the present invention is applied will be described below in detail with reference to the drawings.

【００１３】画像表示装置は、図１に示すように、基板
１上に赤色ＬＥＤ装置２、緑色ＬＥＤ装置３、青色ＬＥ
Ｄ装置４を１組にして、これらをマトリクス状に配列す
るとともに、各画素のＬＥＤ装置を駆動するための駆動
回路装置５を各組の赤色ＬＥＤ装置２、緑色ＬＥＤ装置
３、青色ＬＥＤ装置４と近接して配置することにより構
成される。ここで、各ＬＥＤ装置や駆動回路装置と外部
電気回路との接続は、例えば図２に示すように行うこと
が考えられる。すなわち、基板１１上に第１配線層１２
を形成し、この上に接着剤層１３を介してＬＥＤ装置１
４や駆動回路装置１５を配列固定する。そして、これら
ＬＥＤ装置１４や駆動回路装置１５を覆って絶縁膜１６
を成膜し、この上に第２配線層１７を形成する。第２配
線層１７は、接続孔１８を介してＬＥＤ装置１４や駆動
回路装置１５の電極や、第１配線層１２と電気的に接続
される。ただし、このような構成を採用した場合、絶縁
膜１６の応力による剥離などが問題となる。そこで、本
発明では、バンプによる接続を利用することにより、こ
のような不都合を解消する。以下、バンプによる接続方
法、接続構造について説明する。As shown in FIG. 1, the image display device includes a red LED device 2, a green LED device 3, and a blue LE device on a substrate 1.
The D devices 4 are set as one set and are arranged in a matrix, and a driving circuit device 5 for driving the LED device of each pixel is provided with a red LED device 2, a green LED device 3, and a blue LED device 4 of each set. It is configured by arranging in close proximity to. Here, it is conceivable that each LED device or drive circuit device is connected to an external electric circuit as shown in FIG. 2, for example. That is, the first wiring layer 12 is formed on the substrate 11.
And the LED device 1 via the adhesive layer 13 thereon.
4 and the drive circuit device 15 are arrayed and fixed. The insulating film 16 covers the LED device 14 and the drive circuit device 15.
Is formed, and the second wiring layer 17 is formed thereon. The second wiring layer 17 is electrically connected to the electrodes of the LED device 14 and the drive circuit device 15 and the first wiring layer 12 through the connection holes 18. However, when such a configuration is adopted, peeling of the insulating film 16 due to stress or the like becomes a problem. Therefore, in the present invention, such inconvenience is eliminated by utilizing the connection by bumps. The connection method and connection structure using bumps will be described below.

【００１４】先ず、図３に示すように、第１基板２１上
に第１配線層２２を形成し、これを覆って接着剤層２３
を形成した後、この上にＬＥＤ装置２４、駆動回路装置
２５を配列固定するが、ここまでは図２に示す例と同様
である。なお、ここでは簡略化のためＬＥＤ装置２４を
１つのみとしているが、実際には赤色ＬＥＤ装置、緑色
ＬＥＤ装置、青色ＬＥＤ装置の３つを１組にして配列す
る。また、本例では、ＬＥＤ装置２４は図中上方に向か
って発光するような構成としている。First, as shown in FIG. 3, a first wiring layer 22 is formed on a first substrate 21, and an adhesive layer 23 is formed so as to cover the first wiring layer 22.
After forming the LED, the LED device 24 and the drive circuit device 25 are arrayed and fixed thereon, but the process up to this is the same as the example shown in FIG. Although only one LED device 24 is provided here for simplification, three LED devices, that is, a red LED device, a green LED device, and a blue LED device are actually arranged as one set. Further, in this example, the LED device 24 is configured to emit light upward in the drawing.

【００１５】ＬＥＤ装置２４は、発光ダイオード（ＬＥ
Ｄ）単体であってもよいし、パッケージに収容されたも
のであってもよい。あるいは、樹脂などによってモール
ドされチップ部品化されていてもよい。駆動回路装置２
５には、例えば半導体基板（Ｓｉ基板）の表面に半導体
回路形成技術を利用して回路を形成してなる半導体素子
が用いられる。半導体素子も、いわゆるベアチップのま
ま用いてもよいし、パッケージに収容された状態、ある
いは樹脂などによってモールドされチップ部品化された
状態で用いてもよい。The LED device 24 includes a light emitting diode (LE).
D) It may be a single unit or may be contained in a package. Alternatively, it may be molded into a chip component by molding with resin or the like. Drive circuit device 2
A semiconductor element formed by forming a circuit on the surface of a semiconductor substrate (Si substrate) by using a semiconductor circuit forming technique is used for 5. The semiconductor element may be used as it is as a so-called bare chip, or may be used in a state of being housed in a package or being molded into a chip component by molding with resin or the like.

【００１６】次いで、図４に示すように、第１配線層２
２の電極取り出し部２２ａを露出させるように、接着剤
層２３をレーザ加工などの手段により選択的に除去す
る。一方、図５に示すように、第２配線層２７が形成さ
れた第２基板２６を準備し、上記ＬＥＤ装置２４や駆動
回路部２５の電極（図示は省略する。）、さらには第１
配線層２２の電極取り出し部２２ａに対応した位置にバ
ンプ２８を形成しておく。第２基板２６は、これを介し
て上記ＬＥＤ装置２４の発光を視認することになるた
め、透明基板とすることが好ましい。ただし、ＬＥＤ装
置２４を図中下方に向かって発光するようにし、第１基
板２１を透明基板としてこれを介してＬＥＤ装置２４の
発光を視認するような構成を採用する場合には、第２基
板２６は透明基板である必要はない。また、バンプ２８
は、第２配線層２７とＬＥＤ装置２４や駆動回路部２５
の電極、第１配線層２２の電極取り出し部２２ａとの電
気的接続、機械的接続を図るものであり、例えば半田バ
ンプが好適である。勿論、これに限らず、前記要件を満
たすものであれば何れも使用することができる。Next, as shown in FIG. 4, the first wiring layer 2
The adhesive layer 23 is selectively removed by means such as laser processing so that the second electrode lead-out portion 22a is exposed. On the other hand, as shown in FIG. 5, a second substrate 26 on which a second wiring layer 27 is formed is prepared, and electrodes (not shown) of the LED device 24 and the drive circuit unit 25, and further a first substrate.
The bumps 28 are formed at positions corresponding to the electrode lead-out portions 22a of the wiring layer 22. Since the second substrate 26 visually recognizes the light emission of the LED device 24 through the second substrate 26, it is preferably a transparent substrate. However, when the LED device 24 emits light downward and the first substrate 21 is a transparent substrate and the light emission of the LED device 24 is viewed through the transparent substrate, the second substrate is used. 26 does not have to be a transparent substrate. In addition, the bump 28
Is the second wiring layer 27 and the LED device 24 and the drive circuit section 25.
For electrical connection and mechanical connection with the electrode and the electrode lead-out portion 22a of the first wiring layer 22. For example, a solder bump is suitable. Of course, not limited to this, any one can be used as long as it satisfies the above requirements.

【００１７】次に、先の第１基板２１上に第２基板２６
を重ね合わせ、いわゆるバンプ接続を行う。このとき、
当然のことながら、第１基板２１上のＬＥＤ装置２４，
駆動回路部２５の電極や第１配線層２２の電極取り出し
部２２ａと、第２基板２６上の第２配線層２７やバンプ
２８が互いに対向するように、これら第１基板２１及び
第２基板２６を対向させて重ね合わせる。この状態で第
１基板２１と第２基板２６とを圧着すれば、図６に示す
ように、第２配線層２７とＬＥＤ装置２４の電極との
間、第２配線層２７と駆動回路部２５の電極との間、第
２配線層２７と第１配線層２２の電極取り出し部２２ａ
の間がそれぞれバンプ２８によって機械的に固定される
と同時に電気的に接続される。Next, the second substrate 26 is formed on the first substrate 21.
Are overlapped and so-called bump connection is performed. At this time,
As a matter of course, the LED device 24 on the first substrate 21,
The first substrate 21 and the second substrate 26 are arranged so that the electrodes of the drive circuit portion 25 and the electrode lead-out portions 22a of the first wiring layer 22, and the second wiring layer 27 and the bumps 28 on the second substrate 26 face each other. Face each other and overlap. If the first substrate 21 and the second substrate 26 are pressure-bonded in this state, as shown in FIG. 6, between the second wiring layer 27 and the electrodes of the LED device 24, the second wiring layer 27 and the drive circuit section 25. Electrode of the second wiring layer 27 and the first wiring layer 22 between the electrodes of
The gaps are mechanically fixed by the bumps 28 and at the same time electrically connected.

【００１８】以上が本発明を適用した画像表示装置及び
その製造方法の基本的な構成例であるが、かかる構成を
採用することにより、ＬＥＤ装置２４や駆動回路装置２
５に加わる応力を抑えることが可能となる。したがっ
て、これらＬＥＤ装置２４や駆動回路装置２５が剥がれ
るなどの不都合が生ずることはない。また、ＬＥＤ装置
２４の発光光を劣化させることなく利用することが可能
であり、高品質の画像表示が可能である。The above is a basic configuration example of the image display device and the manufacturing method thereof to which the present invention is applied. By adopting such a configuration, the LED device 24 and the drive circuit device 2 are provided.
It is possible to suppress the stress applied to 5. Therefore, the LED device 24 and the drive circuit device 25 are not peeled off. Further, it is possible to use the emitted light of the LED device 24 without deteriorating, and it is possible to display a high quality image.

【００１９】上記の構成において、ＬＥＤ装置２４の発
光面２４ａと駆動回路装置２５の回路形成面２５ａとが
同じ方向になるように配列されていると、ＬＥＤ装置２
４の発光が駆動回路装置２５の回路形成面２５ａに入り
込み、これが原因で回路にノイズ電流が発生する虞れが
ある。これを回避するには、ＬＥＤ装置２４の発光面２
４ａと駆動回路装置２５の回路形成面２５ａとが互いに
反対方向を向くように配置すればよい。そこで次に、Ｌ
ＥＤ装置２４の発光面２４ａと駆動回路装置２５の回路
形成面２５ａとが互いに反対方向を向くように配置した
例について説明する。In the above structure, when the light emitting surface 24a of the LED device 24 and the circuit forming surface 25a of the drive circuit device 25 are arranged in the same direction, the LED device 2
The light emission of No. 4 enters the circuit forming surface 25a of the drive circuit device 25, which may cause a noise current in the circuit. To avoid this, the light emitting surface 2 of the LED device 24
4a and the circuit forming surface 25a of the drive circuit device 25 may be arranged so as to face in mutually opposite directions. So next, L
An example in which the light emitting surface 24a of the ED device 24 and the circuit forming surface 25a of the drive circuit device 25 are arranged so as to face opposite directions will be described.

【００２０】この場合には、先ず、図７に示すように、
第１基板２１上に第１配線層２２を形成した後、駆動回
路装置２５の回路形成面２５ａが第１基板２１と向かい
合うように（回路形成面２５ａが図中下方を向くよう
に）配置し、その電極２５ｂを第１配線層２２と接続す
る。次に、図８に示すように、ＬＥＤ装置２４の配列位
置に接着剤層２３を選択的に形成し、この上にＬＥＤ装
置２４を配置して固定する。このとき、ＬＥＤ装置２４
の発光面２４ａは、図中上方であり、したがって駆動回
路装置２５の回路形成面２５ａの向きとは反対である。In this case, first, as shown in FIG.
After forming the first wiring layer 22 on the first substrate 21, the drive circuit device 25 is arranged so that the circuit forming surface 25a faces the first substrate 21 (the circuit forming surface 25a faces downward in the drawing). , The electrode 25b is connected to the first wiring layer 22. Next, as shown in FIG. 8, the adhesive layer 23 is selectively formed at the arrangement position of the LED devices 24, and the LED devices 24 are arranged and fixed thereon. At this time, the LED device 24
The light emitting surface 24a of the drive circuit is the upper side in the figure, and is therefore opposite to the direction of the circuit forming surface 25a of the drive circuit device 25.

【００２１】一方、図９に示すように、第２配線層２７
が形成された第２基板２６を準備し、上記ＬＥＤ装置２
４や第１配線層２２の電極取り出し部２２ａに対応した
位置にバンプ２８を形成しておく。第２基板２６は、こ
れを介して上記ＬＥＤ装置２４の発光を視認することに
なるため、透明基板とすることが好ましい。On the other hand, as shown in FIG. 9, the second wiring layer 27
The second substrate 26 on which the LED is formed is prepared, and the LED device 2
4 and bumps 28 are formed at positions corresponding to the electrode lead-out portions 22a of the first wiring layer 22. Since the second substrate 26 visually recognizes the light emission of the LED device 24 through the second substrate 26, it is preferably a transparent substrate.

【００２２】次に、先の例と同様、第１基板２１上に第
２基板２６を重ね合わせ、いわゆるバンプ接続を行う。
第１基板２１上のＬＥＤ装置２４の電極や第１配線層２
２の電極取り出し部２２ａと、第２基板２６上の第２配
線層２７やバンプ２８が互いに対向するように、これら
第１基板２１及び第２基板２６を対向させて重ね合わせ
ることは、先に述べた通りである。この状態で第１基板
２１と第２基板２６とを圧着すれば、図１０に示すよう
に、第２配線層２７とＬＥＤ装置２４の電極との間、第
２配線層２７と第１配線層２２の電極取り出し部２２ａ
の間がそれぞれバンプ２８によって機械的に固定される
と同時に電気的に接続される。駆動回路装置２５の電極
２５ｂは、第１配線層２２を介して第２配線層２７と電
気的に接続されることになる。Next, as in the previous example, the second substrate 26 is overlaid on the first substrate 21 and so-called bump connection is performed.
The electrodes of the LED device 24 on the first substrate 21 and the first wiring layer 2
The first electrode 21 and the second substrate 26 are opposed to each other so that the second electrode lead-out portion 22a and the second wiring layer 27 and the bumps 28 on the second substrate 26 face each other. As stated. If the first substrate 21 and the second substrate 26 are pressure-bonded in this state, as shown in FIG. 10, between the second wiring layer 27 and the electrodes of the LED device 24, between the second wiring layer 27 and the first wiring layer. Electrode take-out portion 22a of 22
The gaps are mechanically fixed by the bumps 28 and at the same time electrically connected. The electrode 25b of the drive circuit device 25 is electrically connected to the second wiring layer 27 via the first wiring layer 22.

【００２３】本例では、ＬＥＤ装置２４の発光面２４ａ
と駆動回路装置２５の回路形成面２５ａとが互いに反対
方向を向くように配置されており、ＬＥＤ装置２４の発
光による影響を回避することが可能である。例えば、Ｌ
ＥＤ装置２４の発光が駆動回路装置２５の回路形成面２
５ａに入り込むのを抑えることができ、これが原因で回
路に発生するノイズ電流を低減することができる。In this example, the light emitting surface 24a of the LED device 24 is
And the circuit forming surface 25a of the drive circuit device 25 are arranged so as to face in mutually opposite directions, and it is possible to avoid the influence of the light emission of the LED device 24. For example, L
The light emitted from the ED device 24 is the circuit formation surface 2 of the drive circuit device 25.
5a can be suppressed, and the noise current generated in the circuit due to this can be reduced.

【００２４】次に、二段階拡大転写法による素子の配列
を応用した画像表示装置の製造方法を例にして、本発明
の画像表示装置及び画像表示装置の製造方法について説
明する。最初に、二段階拡大転写法による素子の配列方
法及び画像表示装置の製造方法の基本的な構成について
説明する。二段階拡大転写法による素子の配列方法およ
び画像表示装置の製造方法は、高集積度をもって第一基
板上に作成された素子を第一基板上で素子が配列された
状態よりは離間した状態となるように一時保持用部材に
転写し、次いで一時保持用部材に保持された前記素子を
さらに離間して第二基板上に転写する二段階の拡大転写
を行う。なお、本例では転写を２段階としているが、素
子を離間して配置する拡大度に応じて転写を三段階やそ
れ以上の多段階とすることもできる。Next, the image display apparatus of the present invention and the method of manufacturing the image display apparatus will be described by taking as an example the method of manufacturing the image display apparatus to which the array of elements by the two-step expansion transfer method is applied. First, a basic configuration of a method of arranging elements by the two-step expansion transfer method and a method of manufacturing an image display device will be described. The element arranging method and the image display device manufacturing method by the two-step magnifying transfer method are arranged such that the elements formed on the first substrate with a high degree of integration are separated from the state in which the elements are arranged on the first substrate. Then, two-step enlargement transfer is carried out, in which the image is transferred to the temporary holding member, and then the elements held by the temporary holding member are further separated and transferred to the second substrate. Although the transfer is performed in two steps in this example, the transfer can be performed in three steps or in multiple steps depending on the degree of enlargement in which the elements are arranged apart from each other.

【００２５】図１１はそれぞれ二段階拡大転写法の基本
的な工程を示す図である。まず、図１１の（ａ）に示す
第一基板３０上に、例えば発光素子のような素子３２を
密に形成する。素子を密に形成することで、各基板当た
りに生成される素子の数を多くすることができ、製品コ
ストを下げることができる。第一基板３０は例えば半導
体ウエハ、ガラス基板、石英ガラス基板、サファイア基
板、プラスチック基板などの種々素子形成可能な基板で
あるが、各素子３２は第一基板３０上に直接形成したも
のであっても良く、他の基板上で形成されたものを配列
したものであっても良い。FIG. 11 is a diagram showing the basic steps of the two-step expansion transfer method. First, elements 32 such as light emitting elements are densely formed on the first substrate 30 shown in FIG. By forming the elements densely, the number of elements generated on each substrate can be increased, and the product cost can be reduced. The first substrate 30 is a substrate capable of forming various elements such as a semiconductor wafer, a glass substrate, a quartz glass substrate, a sapphire substrate, and a plastic substrate. Each element 32 is formed directly on the first substrate 30. Alternatively, it may be an array of those formed on another substrate.

【００２６】次に、図１１の（ｂ）に示すように、第一
基板３０から各素子３２が一時保持用部材に転写され、
この一時保持用部材の上に各素子３２が保持される。こ
のとき、同時に素子３２毎に素子周りの樹脂の被覆を行
う。素子周りの樹脂の被覆は電極パッドを形成し易く
し、転写工程での取り扱いを容易にするなどのために形
成される。なお、隣接する素子３２は例えば複数の一時
保持用部材間での転写などにより選択分離を行うことに
より、最終的には一時保持用部材上で離間され、図示の
ようにマトリクス状に配される。すなわち素子３２はｘ
方向にもそれぞれ素子の間を広げるように転写される
が、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げ
るように転写される。このとき離間される距離は、特に
限定されず、一例として後続の工程での樹脂部形成や電
極パッドの形成を考慮した距離とすることができる。Next, as shown in FIG. 11B, each element 32 is transferred from the first substrate 30 to a temporary holding member,
Each element 32 is held on this temporary holding member. At this time, the resin around the elements is simultaneously coated for each element 32. The resin coating around the element is formed in order to facilitate the formation of the electrode pad and the handling in the transfer process. Note that the adjacent elements 32 are finally separated on the temporary holding member by performing selective separation by, for example, transfer between a plurality of temporary holding members, and are arranged in a matrix as illustrated. . That is, the element 32 is x
The image is also transferred so as to widen the space between the elements in each direction, and is also transferred so as to widen the space between the elements in the y direction perpendicular to the x direction. The distance separated at this time is not particularly limited, and as an example, the distance can be set in consideration of the resin portion formation and the electrode pad formation in the subsequent process.

【００２７】このような第一転写工程の後、図１１の
（ｃ）に示すように、一時保持用部材３１上に存在する
素子３２は離間されていることから、各素子３２毎に電
極パッドの形成が行われる。電極パッドの形成は、後述
するように、最終的な配線が続く第二転写工程の後に行
われるため、その際に配線不良が生じないように比較的
大き目のサイズに形成されるものである。なお、図１１
の（ｃ）には電極パッドは図示していない。樹脂３３で
固められた各素子３２に電極パッドを形成することで樹
脂形成チップ３４が形成される。素子３２は平面上、樹
脂形成チップ３４の略中央に位置するが、一方の辺や角
側に偏った位置に存在するものであっても良い。After the first transfer step as described above, as shown in FIG. 11C, since the elements 32 existing on the temporary holding member 31 are separated from each other, the electrode pads of each element 32 are separated. Is formed. As will be described later, the electrode pad is formed after the second transfer step in which the final wiring is continued, so that the electrode pad is formed in a relatively large size so that wiring failure does not occur at that time. Note that FIG.
The electrode pad is not shown in FIG. A resin-formed chip 34 is formed by forming electrode pads on each element 32 solidified with the resin 33. The element 32 is located substantially in the center of the resin-formed chip 34 on a plane, but may be located at a position deviated to one side or a corner side.

【００２８】次に、図１１の（ｄ）に示すように、第二
転写工程が行われる。この第二転写工程では一時保持用
部材３１上でマトリクス状に配される素子３２が樹脂形
成チップ３４ごと更に離間するように第二基板３５上に
転写される。第二転写工程においても、隣接する素子３
２は樹脂形成チップ３４ごと離間され、図示のようにマ
トリクス状に配される。すなわち素子３２はｘ方向にも
それぞれ素子の間を広げるように転写されるが、ｘ方向
に垂直なｙ方向にもそれぞれ素子の間を広げるように転
写される。第二転写工程によって配置された素子の位置
が画像表示装置などの最終製品の画素に対応する位置で
あるとすると、当初の素子３２間のピッチの略整数倍が
第二転写工程によって配置された素子３２のピッチとな
る。ここで第一基板３０から一時保持用部材３１での離
間したピッチの拡大率をｎとし、一時保持用部材３１か
ら第二基板３５での離間したピッチの拡大率をｍとする
と、略整数倍の値ＥはＥ＝ｎ×ｍで表される。Next, as shown in FIG. 11D, the second transfer step is performed. In this second transfer step, the elements 32 arranged in a matrix on the temporary holding member 31 are transferred onto the second substrate 35 so as to be further separated together with the resin forming chip 34. Also in the second transfer step, the adjacent element 3
2 are separated from each other by the resin-formed chips 34 and are arranged in a matrix as shown. That is, the elements 32 are transferred so as to widen the spaces between the elements in the x direction, but are also transferred so as to widen the spaces between the elements also in the y direction perpendicular to the x direction. Assuming that the positions of the elements arranged in the second transfer step correspond to the pixels of the final product such as an image display device, approximately an integer multiple of the pitch between the original elements 32 is arranged in the second transfer step. It is the pitch of the elements 32. Here, when the enlargement ratio of the pitch separated from the first substrate 30 to the temporary holding member 31 is n and the expansion ratio of the pitch separated from the temporary holding member 31 to the second substrate 35 is m, an integer multiple The value E of is expressed by E = n × m.

【００２９】第二基板３５上に樹脂形成チップ３４ごと
離間された各素子３２には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子３２
が発光ダイオードなどの発光素子の場合には、ｐ電極、
ｎ電極への配線を含み、液晶制御素子の場合は、選択信
号線、電圧線や、配向電極膜などの配線等を含む。Wiring is provided to each of the elements 32 separated from each other by the resin-formed chip 34 on the second substrate 35. This time,
Wiring is performed by using the electrode pad or the like previously formed while suppressing connection failure as much as possible. This wiring is, for example, the element 32.
Is a light emitting element such as a light emitting diode, a p electrode,
Including a wiring to the n-electrode, in the case of a liquid crystal control element, a selection signal line, a voltage line, a wiring such as an alignment electrode film and the like are included.

【００３０】図１１に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドの形成などを行うことができ、そして第二転写後に配
線が施されるが、先に形成した電極パッド等を利用して
接続不良を極力抑えながらの配線がなされる。従って、
画像表示装置の歩留まりを向上させることができる。ま
た、本例の二段階拡大転写法においては、素子間の距離
を離間する工程が２工程であり、このような素子間の距
離を離間する複数工程の拡大転写を行うことで、実際は
転写回数が減ることになる。すなわち、例えば、ここで
第一基板３０から一時保持用部材３１での離間したピッ
チの拡大率を２（ｎ＝２）とし、一時保持用部材３１か
ら第二基板３５での離間したピッチの拡大率を２（ｍ＝
２）とすると、仮に一度の転写で拡大した範囲に転写し
ようとしたときでは、最終拡大率が２×２の４倍で、そ
の二乗の１６回の転写すなわち第一基板のアライメント
を１６回行う必要が生ずるが、本例の二段階拡大転写法
では、アライメントの回数は第一転写工程での拡大率２
の二乗の４回と第二転写工程での拡大率２の二乗の４回
を単純に加えただけの計８回で済むことになる。即ち、
同じ転写倍率を意図する場合においては、（ｎ＋ｍ）２
＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎｍ回だ
け転写回数を減らすことができることになる。従って、
製造工程も回数分だけ時間や経費の節約となり、特に拡
大率の大きい場合に有益となる。In the two-step enlargement transfer method shown in FIG. 11, the electrode pad can be formed by utilizing the separated space after the first transfer, and the wiring is provided after the second transfer. By using the electrode pads or the like previously formed, wiring is performed while suppressing connection failure as much as possible. Therefore,
The yield of the image display device can be improved. In addition, in the two-step magnifying transfer method of this example, the step of separating the distance between the elements is two steps. Will be reduced. That is, for example, here, the enlargement ratio of the pitch separated from the first substrate 30 by the temporary holding member 31 is 2 (n = 2), and the expansion of the pitch separated from the temporary holding member 31 by the second substrate 35 is performed. The rate is 2 (m =
If 2), if it is attempted to transfer to an expanded area by one transfer, the final expansion ratio is 4 times 2 × 2, and the squared transfer is performed 16 times, that is, alignment of the first substrate is performed 16 times. Although necessary, in the two-step enlargement transfer method of this example, the number of times of alignment is the enlargement ratio 2 in the first transfer step.
4 times the square of 2 and 4 times the square of the enlargement ratio 2 in the second transfer process are simply added, and a total of 8 times are required. That is,
If the same transfer magnification is intended, (n + m) 2
Since = n 2 +2 nm + m 2 , the number of times of transfer can be reduced by 2 nm. Therefore,
The manufacturing process also saves time and cost by the number of times, which is useful especially when the expansion rate is large.

【００３１】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図１２及び図１３を参照して説明する。樹脂
形成チップ３４は、離間して配置されている素子３２の
周りを樹脂３３で固めたものであり、このような樹脂形
成チップ３４は、一時保持用部材から第二基板に素子３
２を転写する場合に使用できるものである。樹脂形成チ
ップ３４は略平板上でその主たる面が略正方形状とされ
る。この樹脂形成チップ３４の形状は樹脂３３を固めて
形成された形状であり、具体的には未硬化の樹脂を各素
子３２を含むように全面に塗布し、これを硬化した後で
縁の部分をダイシング等で切断することで得られる形状
である。In the second transfer step, the light emitting element is treated as a resin-formed chip and transferred from the temporary holding member to the second substrate. Refer to FIGS. 12 and 13 for this resin-formed chip. Explain. The resin-formed chip 34 is obtained by hardening the surroundings of the elements 32 arranged apart from each other with a resin 33, and such a resin-formed chip 34 is formed from the temporary holding member to the element 3 on the second substrate.
It can be used when transferring 2. The resin-formed chip 34 has a substantially flat plate shape and its main surface has a substantially square shape. The shape of the resin-formed chip 34 is a shape formed by hardening the resin 33. Specifically, an uncured resin is applied to the entire surface so as to include each element 32, and after hardening this, the edge portion is cured. It is a shape obtained by cutting the substrate by dicing or the like.

【００３２】略平板状の樹脂３３の表面側と裏面側には
それぞれ電極パッド３６，３７が形成される。これら電
極パッド３６，３７の形成は全面に電極パッド３６，３
７の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド３６，３７は発光素子である素子３２のｐ電極
とｎ電極にそれぞれ接続するように形成されており、必
要な場合には樹脂３３にビアホールなどが形成される。Electrode pads 36 and 37 are formed on the front surface side and the back surface side of the substantially plate-shaped resin 33, respectively. The electrode pads 36 and 37 are formed on the entire surface by the electrode pads 36 and 3.
It is formed by forming a conductive layer such as a metal layer or a polycrystalline silicon layer which is the material of No. 7, and patterning it into a required electrode shape by a photolithography technique. These electrode pads 36 and 37 are formed so as to be respectively connected to the p electrode and the n electrode of the element 32 which is a light emitting element, and a via hole or the like is formed in the resin 33 if necessary.

【００３３】ここで電極パッド３６，３７は樹脂形成チ
ップ３４の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの３つの電極があるため、電極パッドを
３つ或いはそれ以上形成しても良い。電極パッド３６，
３７の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド３６，３７の形状も正方形に
限定されず他の形状としても良い。Here, the electrode pads 36 and 37 are formed on the front surface side and the back surface side of the resin-formed chip 34, respectively, but it is possible to form both electrode pads on one surface, for example, in the case of a thin film transistor. Since there are three electrodes of a source, a gate, and a drain, three or more electrode pads may be formed. Electrode pad 36,
The position of 37 is deviated on the flat plate so that the contacts do not overlap even if the contacts are taken from the upper side in the final wiring formation. The shape of the electrode pads 36 and 37 is not limited to the square shape, and may be another shape.

【００３４】このような樹脂形成チップ３４を構成する
ことで、素子３２の周りが樹脂３３で被覆され平坦化に
よって精度良く電極パッド３６，３７を形成できるとと
もに素子３２に比べて広い領域に電極パッド３６，３７
を延在でき、次の第二転写工程での転写を吸着治具で進
める場合には取り扱いが容易になる。後述するように、
最終的な配線が続く第二転写工程の後に行われるため、
比較的大き目のサイズの電極パッド３６，３７を利用し
た配線を行うことで、配線不良が未然に防止される。By constructing such a resin-formed chip 34, the periphery of the element 32 is covered with the resin 33 and the electrode pads 36 and 37 can be accurately formed by flattening, and the electrode pad is formed in a wider area than the element 32. 36, 37
Can be extended, and handling is facilitated when the transfer in the next second transfer step is advanced by the suction jig. As described below,
Because the final wiring is performed after the second transfer step,
By using the relatively large size electrode pads 36 and 37 for wiring, wiring failure can be prevented.

【００３５】次に、図１４に本例の二段階拡大転写法で
使用される素子の一例としての発光素子の構造を示す。
図１４の（ａ）が素子断面図であり、図１４の（ｂ）が
平面図である。この発光素子はＧａＮ系の発光ダイオー
ドであり、たとえばサファイア基板上に結晶成長される
素子である。このようなＧａＮ系の発光ダイオードで
は、基板を透過するレーザ照射によってレーザアブレー
ションが生じ、ＧａＮの窒素が気化する現象にともなっ
てサファイア基板とＧａＮ系の成長層の間の界面で膜剥
がれが生じ、素子分離を容易なものにできる特徴を有し
ている。Next, FIG. 14 shows the structure of a light emitting element as an example of an element used in the two-step expansion transfer method of this example.
14A is a sectional view of the element, and FIG. 14B is a plan view. This light emitting element is a GaN-based light emitting diode, for example, an element that is crystal-grown on a sapphire substrate. In such a GaN-based light emitting diode, laser ablation occurs due to laser irradiation through the substrate, and film peeling occurs at the interface between the sapphire substrate and the GaN-based growth layer due to the phenomenon of nitrogen vaporization of GaN. It has a feature that element isolation can be facilitated.

【００３６】まず、その構造については、ＧａＮ系半導
体層からなる下地成長層４１上に選択成長された六角錐
形状のＧａＮ層４２が形成されている。なお、下地成長
層４１上には図示しない絶縁膜が存在し、六角錐形状の
ＧａＮ層４２はその絶縁膜を開口した部分にＭＯＣＶＤ
法などによって形成される。このＧａＮ層４２は、成長
時に使用されるサファイア基板の主面をＣ面とした場合
にＳ面（１−１０１面）で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このＧ
ａＮ層４２の傾斜したＳ面の部分はダブルへテロ構造の
クラッドとして機能する。ＧａＮ層４２の傾斜したＳ面
を覆うように活性層であるＩｎＧａＮ層４３が形成され
ており、その外側にマグネシウムドープのＧａＮ層４４
が形成される。このマグネシウムドープのＧａＮ層４４
もクラッドとして機能する。First, regarding the structure, a hexagonal pyramidal GaN layer 42 that is selectively grown is formed on a base growth layer 41 made of a GaN-based semiconductor layer. An insulating film (not shown) is present on the underlying growth layer 41, and the hexagonal pyramidal GaN layer 42 is MOCVD-formed in the opening of the insulating film.
It is formed by the method. The GaN layer 42 is a pyramid-shaped growth layer covered with the S-plane (1-101 plane) when the main surface of the sapphire substrate used during growth is the C-plane, and is a region doped with silicon. is there. This G
The inclined S-plane portion of the aN layer 42 functions as a clad having a double hetero structure. An InGaN layer 43, which is an active layer, is formed so as to cover the inclined S-plane of the GaN layer 42, and a magnesium-doped GaN layer 44 is formed outside thereof.
Is formed. This magnesium-doped GaN layer 44
Also functions as a clad.

【００３７】このような発光ダイオードには、ｐ電極４
５とｎ電極４６が形成されている。ｐ電極４５はマグネ
シウムドープのＧａＮ層４４上に形成されるＮｉ／Ｐｔ
／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕなどの金属材料
を蒸着して形成される。ｎ電極４６は前述の図示しない
絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕなどの
金属材料を蒸着して形成される。なお、下地成長層４１
の裏面側からｎ電極取り出しを行う場合は、ｎ電極４６
の形成は下地成長層４１の表面側には不要となる。In such a light emitting diode, the p electrode 4
5 and the n-electrode 46 are formed. The p electrode 45 is Ni / Pt formed on the magnesium-doped GaN layer 44.
/ Au or Ni (Pd) / Pt / Au. The n-electrode 46 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au at the opening of the insulating film (not shown). The underlying growth layer 41
When taking out the n-electrode from the back side of the
Is unnecessary on the front surface side of the underlying growth layer 41.

【００３８】このような構造のＧａＮ系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、ＧａＮ系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にＣ面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。The GaN-based light emitting diode having such a structure is an element capable of emitting blue light, and can be peeled off from the sapphire substrate relatively easily by laser ablation, and a laser beam is selectively irradiated. As a result, selective peeling is realized. The GaN-based light emitting diode may have a structure in which an active layer is formed on a flat plate or in a strip shape, or may have a pyramidal structure in which a C plane is formed at an upper end portion. Further, it may be another nitride-based light emitting device, a compound semiconductor device, or the like.

【００３９】次に、図１１に示す発光素子の配列方法を
応用した画像表示装置の製造の具体的手法について説明
する。発光素子は図１４に示したＧａＮ系の発光ダイオ
ードを用いている。先ず、図１５に示すように、第一基
板５１の主面上には複数の発光ダイオード５２が密な状
態で形成されている。発光ダイオード５２の大きさは微
小なものとすることができ、例えば一辺約２０μｍ程度
とすることができる。第一基板５１の構成材料としては
サファイア基板などのように発光ダイオード５２に照射
するレーザの波長に対して透過率の高い材料が用いられ
る。発光ダイオード５２にはｐ電極などまでは形成され
ているが最終的な配線は未だなされておらず、素子間分
離の溝５２ｇが形成されていて、個々の発光ダイオード
５２は分離できる状態にある。この溝５２ｇの形成は例
えば反応性イオンエッチングで行う。Next, a specific method of manufacturing an image display device to which the light emitting element arranging method shown in FIG. 11 is applied will be described. As the light emitting element, the GaN-based light emitting diode shown in FIG. 14 is used. First, as shown in FIG. 15, a plurality of light emitting diodes 52 are densely formed on the main surface of the first substrate 51. The size of the light emitting diode 52 may be minute, and may be, for example, about 20 μm on each side. As a constituent material of the first substrate 51, a material having a high transmittance with respect to the wavelength of the laser with which the light emitting diode 52 is irradiated, such as a sapphire substrate, is used. Although the p-electrode and the like are formed in the light emitting diode 52, the final wiring is not yet formed, and the groove 52g for separating the elements is formed, so that the individual light emitting diodes 52 can be separated. The formation of the groove 52g is performed by reactive ion etching, for example.

【００４０】次いで、第一基板５１上の発光ダイオード
５２を第１の一時保持用部材５３上に転写する。ここで
第１の一時保持用部材５３の例としては、ガラス基板、
石英ガラス基板、プラスチック基板などを用いることが
でき、本例では石英ガラス基板を用いた。また、第１の
一時保持用部材５３の表面には、離型層として機能する
剥離層５４が形成されている。剥離層５４には、フッ素
コート、シリコーン樹脂、水溶性接着剤（例えばポリビ
ニルアルコール：ＰＶＡ）、ポリイミドなどを用いるこ
とができるが、ここではポリイミドを用いた。Next, the light emitting diode 52 on the first substrate 51 is transferred onto the first temporary holding member 53. Here, as an example of the first temporary holding member 53, a glass substrate,
A quartz glass substrate, a plastic substrate, or the like can be used. In this example, the quartz glass substrate was used. A release layer 54 that functions as a release layer is formed on the surface of the first temporary holding member 53. For the release layer 54, a fluorine coat, a silicone resin, a water-soluble adhesive (for example, polyvinyl alcohol: PVA), polyimide, or the like can be used, but here, polyimide is used.

【００４１】転写に際しては、図１５に示すように、第
一基板５１上に発光ダイオード５２を覆うに足る接着剤
（例えば紫外線硬化型の接着剤）５５を塗布し、発光ダ
イオード５２で支持されるように第１の一時保持用部材
５３を重ね合わせる。この状態で、図１６に示すように
第１の一時保持用部材５３の裏面側から接着剤５５に紫
外線（ＵＶ）を照射し、これを硬化する。第１の一時保
持用部材５３は石英ガラス基板であり、上記紫外線はこ
れを透過して接着剤５５を速やかに硬化する。At the time of transfer, as shown in FIG. 15, an adhesive (for example, an ultraviolet curing adhesive) 55 sufficient to cover the light emitting diode 52 is applied on the first substrate 51 and is supported by the light emitting diode 52. Thus, the first temporary holding member 53 is superposed. In this state, as shown in FIG. 16, the adhesive 55 is irradiated with ultraviolet rays (UV) from the back surface side of the first temporary holding member 53 to cure it. The first temporary holding member 53 is a quartz glass substrate, and the ultraviolet rays pass through this to quickly cure the adhesive 55.

【００４２】接着剤５５を硬化した後、図１７に示すよ
うに、発光ダイオード５２に対しレーザを第一基板５１
の裏面から照射し、当該発光ダイオード５２を第一基板
５１からレーザアブレーションを利用して剥離する。Ｇ
ａＮ系の発光ダイオード５２はサファイアとの界面で金
属のＧａと窒素に分解することから、比較的簡単に剥離
できる。照射するレーザとしてはエキシマレーザ、高調
波ＹＡＧレーザなどが用いられる。このレーザアブレー
ションを利用した剥離によって、発光ダイオード５２は
第一基板５１の界面で分離し、一時保持用部材５３上に
接着剤５５に埋め込まれた状態で転写される。After the adhesive 55 is cured, a laser is applied to the light emitting diode 52 as shown in FIG.
Then, the light emitting diode 52 is separated from the first substrate 51 by laser ablation. G
Since the aN-based light emitting diode 52 decomposes into metallic Ga and nitrogen at the interface with sapphire, it can be peeled off relatively easily. An excimer laser, a harmonic YAG laser, or the like is used as a laser for irradiation. By the peeling using the laser ablation, the light emitting diode 52 is separated at the interface of the first substrate 51 and is transferred onto the temporary holding member 53 in a state of being embedded in the adhesive 55.

【００４３】図１８は、上記剥離により第一基板５１を
取り除いた状態を示すものである。このとき、レーザに
てＧａＮ系発光ダイオードをサファイア基板からなる第
一基板５１から剥離しており、その剥離面にＧａ５６が
析出しているため、これをエッチングすることが必要で
ある。そこで、ＮａＯＨ水溶液もしくは希硝酸などによ
りウエットエッチングを行い、図１９に示すように、Ｇ
ａ５６を除去する。さらに、図２０に示すように、酸素
プラズマ（Ｏ２プラズマ）により表面を清浄化し、ダイ
シングにより接着剤５５を切断してダイシング溝５７を
形成し、発光ダイオード５２毎にダイシングした後、発
光ダイオード５２の選択分離を行なう。ダイシングプロ
セスは通常のブレードを用いたダイシング、２０μｍ以
下の幅の狭い切り込みが必要なときには上記レーザを用
いたレーザによる加工を行う。その切り込み幅は画像表
示装置の画素内の接着剤５５で覆われた発光ダイオード
５２の大きさに依存するが、一例として、エキシマレー
ザにて溝加工を行い、チップの形状を形成する。FIG. 18 shows a state in which the first substrate 51 is removed by the above peeling. At this time, the GaN-based light-emitting diode is peeled off from the first substrate 51 made of a sapphire substrate by a laser, and Ga 56 is deposited on the peeled surface, so it is necessary to etch this. Then, wet etching is performed with an aqueous solution of NaOH or dilute nitric acid, and as shown in FIG.
Remove a56. Further, as shown in FIG. 20, the surface is cleaned by oxygen plasma (O 2 plasma), the adhesive 55 is cut by dicing to form a dicing groove 57, and each light emitting diode 52 is diced. Selective separation of. As the dicing process, dicing using a normal blade and laser processing using the above laser are performed when a narrow cut of 20 μm or less is required. The cut width depends on the size of the light emitting diode 52 covered with the adhesive 55 in the pixel of the image display device, but as an example, a groove is formed by an excimer laser to form a chip shape.

【００４４】発光ダイオード５２を選択分離するには、
先ず、図２１に示すように、清浄化した発光ダイオード
５２上にＵＶ接着剤５８を塗布し、この上に第２の一時
保持用部材５９を重ねる。この第２の一時保持用部材５
９も、先の第１の一時保持用部材５３と同様、ガラス基
板、石英ガラス基板、プラスチック基板などを用いるこ
とができ、本例では石英ガラス基板を用いた。また、こ
の第２の一時保持用部材５９の表面にもポリイミドなど
からなる剥離層６０を形成しておく。To selectively separate the light emitting diodes 52,
First, as shown in FIG. 21, the UV adhesive 58 is applied on the cleaned light emitting diode 52, and the second temporary holding member 59 is superposed thereon. This second temporary holding member 5
Similarly to the first temporary holding member 53, a glass substrate, a quartz glass substrate, a plastic substrate, or the like can be used for 9, and the quartz glass substrate is used in this example. Further, a peeling layer 60 made of polyimide or the like is also formed on the surface of the second temporary holding member 59.

【００４５】次いで、図２２に示すように、転写対象と
なる発光ダイオード５２ａに対応した位置にのみ第１の
一時保持用部材５３の裏面側からレーザを照射し、レー
ザアブレーショによりこの発光ダイオード５２ａを第１
の一時保持用部材５３から剥離する。それと同時に、や
はり転写対象となる発光ダイオード５２ａに対応した位
置に、第２の一時保持用部材５９の裏面側から紫外線
（ＵＶ）を照射してＵＶ露光を行い、この部分のＵＶ接
着剤５８を硬化する。その後、第２の一時保持用部材５
９を第１の一時保持用部材５３から引き剥がすと、図２
３に示すように、上記転写対象となる発光ダイオード５
２ａのみが選択的に分離され、第２の一時保持用部材５
９上に転写される。Then, as shown in FIG. 22, the laser is irradiated from the back side of the first temporary holding member 53 only to the position corresponding to the light emitting diode 52a to be transferred, and the light emitting diode 52a is subjected to laser ablation. The first
The temporary holding member 53 is peeled off. At the same time, UV exposure is performed by irradiating ultraviolet rays (UV) from the back surface side of the second temporary holding member 59 to a position corresponding to the light emitting diode 52a which is also a transfer target, and the UV adhesive 58 in this portion is removed. Harden. After that, the second temporary holding member 5
9 is peeled off from the first temporary holding member 53, FIG.
As shown in FIG. 3, the light emitting diode 5 to be transferred is
Only 2a is selectively separated, and the second temporary holding member 5
9 is transferred.

【００４６】上記選択分離後、図２４に示すように、転
写された発光ダイオード５２を覆って樹脂を塗布し、樹
脂層６１を形成する。さらに、図２５に示すように、酸
素プラズマなどにより樹脂層６１の厚さを削減し、図２
６に示すように、発光ダイオード５２に対応した位置に
レーザの照射によりビアホール６２を形成する。ビアホ
ール６２の形成には、エキシマレーザ、高調波ＹＡＧレ
ーザ、炭酸ガスレーザなどを用いることができる。この
とき、ビアホール６２は例えば約３〜７μｍの径を開け
ることになる。After the above selective separation, as shown in FIG. 24, a resin is applied to cover the transferred light emitting diode 52 to form a resin layer 61. Further, as shown in FIG. 25, the thickness of the resin layer 61 is reduced by oxygen plasma or the like.
As shown in FIG. 6, a via hole 62 is formed at a position corresponding to the light emitting diode 52 by laser irradiation. An excimer laser, a harmonic YAG laser, a carbon dioxide gas laser, or the like can be used to form the via hole 62. At this time, the via hole 62 has a diameter of, for example, about 3 to 7 μm.

【００４７】次に、上記ビアホール６２を介して発光ダ
イオード５２のｐ電極と接続されるアノード側電極パッ
ド６３を形成する。このアノード側電極パッド６３は、
例えばＮｉ／Ｐｔ／Ａｕなどで形成する。図２７は、発
光ダイオード５２を第２の一時保持用部材５９に転写し
て、アノード電極（ｐ電極）側のビアホール６２を形成
した後、アノード側電極パッド６３を形成した状態を示
している。Next, the anode side electrode pad 63 connected to the p electrode of the light emitting diode 52 through the via hole 62 is formed. The anode side electrode pad 63 is
For example, it is formed of Ni / Pt / Au or the like. FIG. 27 shows a state in which the light emitting diode 52 is transferred to the second temporary holding member 59, the via hole 62 on the anode electrode (p electrode) side is formed, and then the anode side electrode pad 63 is formed.

【００４８】上記アノード側電極パッド６３を形成した
後、反対側の面にカソード側電極を形成するため、第３
の一時保持用部材６４への転写を行う。第３の一時保持
用部材６４も、例えば石英ガラスなどからなる。転写に
際しては、図２８に示すように、アノード側電極パッド
６３を形成した発光ダイオード５２、さらには樹脂層６
１上に接着剤６５を塗布し、この上に第３の一時保持用
部材６４を貼り合せる。この状態で第２の一時保持用部
材５９の裏面側からレーザを照射すると、石英ガラスか
らなる第２の一時保持用部材５９と、当該第２の一時保
持用部材５９上に形成されたポリイミドからなる剥離層
６０の界面でレーザアブレーションによる剥離が起き、
剥離層６０上に形成されている発光ダイオード５２や樹
脂層６１は、第３の一時保持用部材６４上に転写され
る。図２９は、第２の一時保持用部材５９を分離した状
態を示すものである。After the anode side electrode pad 63 is formed, the cathode side electrode is formed on the opposite surface.
Is transferred to the temporary holding member 64. The third temporary holding member 64 is also made of, for example, quartz glass. At the time of transfer, as shown in FIG. 28, the light emitting diode 52 having the anode side electrode pad 63 formed thereon, and further the resin layer 6 are formed.
An adhesive agent 65 is applied onto the first member 1, and the third temporary holding member 64 is bonded onto the first member. In this state, when laser light is radiated from the back surface side of the second temporary holding member 59, the second temporary holding member 59 made of quartz glass and the polyimide formed on the second temporary holding member 59 are used. Peeling by laser ablation occurs at the interface of the peeling layer 60
The light emitting diode 52 and the resin layer 61 formed on the peeling layer 60 are transferred onto the third temporary holding member 64. FIG. 29 shows a state in which the second temporary holding member 59 is separated.

【００４９】カソード側電極の形成に際しては、上記の
転写工程を経た後、図３０に示すＯ ２プラズマ処理によ
り上記剥離層６０や余分な樹脂層６１を除去し、発光ダ
イオード５２のコンタクト半導体層（ｎ電極）を露出さ
せる。発光ダイオード５２は一時保持用部材６４の接着
剤６５によって保持された状態で、発光ダイオード５２
の裏面がｎ電極側（カソード電極側）になっていて、図
３１に示すように電極パッド６６を形成すれば、電極パ
ッド６６は発光ダイオード５２の裏面と電気的に接続さ
れる。その後、電極パッド６６をパターニングする。こ
のときのカソード側の電極パッドは、例えば約６０μｍ
角とすることができる。電極パッド６６としては透明電
極（ＩＴＯ、ＺｎＯ系など）もしくはＴｉ／Ａｌ／Ｐｔ
／Ａｕなどの材料を用いる。透明電極の場合は発光ダイ
オード５２の裏面を大きく覆っても発光をさえぎること
がないので、パターニング精度が粗く、大きな電極形成
ができ、パターニングプロセスが容易になる。なお、上
記電極パッド６６を形成する際に、先に形成したアノー
ド側電極パッド６３と接続される引き出し電極６３ａを
形成するようにすれば、後述のバンプ接続が非常に容易
なものとなる。この引き出し電極６３ａは、上記樹脂層
６１にビア６１ａを形成し、上記電極パッド６６を形成
する際に同時にパターニングすれば簡単に形成すること
ができる。In forming the cathode side electrode, the above
After the transfer process, the O shown in FIG. TwoBy plasma treatment
By removing the release layer 60 and the excess resin layer 61,
The contact semiconductor layer (n electrode) of the ion 52 is exposed.
Let The light emitting diode 52 is bonded to the temporary holding member 64.
Held by the agent 65, the light emitting diode 52
The back surface of the is on the n-electrode side (cathode electrode side)
If the electrode pad 66 is formed as shown in FIG.
The pad 66 is electrically connected to the back surface of the light emitting diode 52.
Be done. Then, the electrode pad 66 is patterned. This
At this time, the electrode pad on the cathode side is, for example, about 60 μm.
It can be a corner. A transparent electrode is used as the electrode pad 66.
Electrode (ITO, ZnO type, etc.) or Ti / Al / Pt
A material such as / Au is used. Light emitting die for transparent electrodes
Even if the back side of the ode 52 is largely covered, the light emission is blocked.
Since there is no patterning, the patterning accuracy is rough and large electrodes are formed.
This facilitates the patterning process. In addition, above
When the electrode pad 66 is formed, the anod previously formed is formed.
The lead-out electrode 63a connected to the electrode side electrode pad 63
If it is formed, the bump connection described later is very easy.
It will be The extraction electrode 63a is formed of the resin layer
Via 61a is formed in 61, and the electrode pad 66 is formed.
Easy to form by patterning at the same time
You can

【００５０】次に、上記樹脂層６１や接着剤６５によっ
て固められた発光ダイオード５２を個別に切り出し、上
記樹脂形成チップの状態にする。切り出しは、例えばレ
ーザダイシングにより行えばよい。図３２は、レーザダ
イシングによる切り出し工程を示すものである。レーザ
ダイシングは、レーザのラインビームを照射することに
より行われ、上記樹脂層６１及び接着剤６５を第３の一
時保持用部材６４が露出するまで切断する。このレーザ
ダイシングにより各発光ダイオード５２は所定の大きさ
の樹脂形成チップとして切り出され、後述の実装工程へ
と移行される。Next, the light emitting diodes 52 solidified by the resin layer 61 and the adhesive agent 65 are individually cut out to obtain the resin-formed chip. The cutting may be performed by laser dicing, for example. FIG. 32 shows a cutting process by laser dicing. The laser dicing is performed by irradiating a line beam of a laser, and the resin layer 61 and the adhesive 65 are cut until the third temporary holding member 64 is exposed. By this laser dicing, each light emitting diode 52 is cut out as a resin-formed chip of a predetermined size, and the process goes to a mounting process described later.

【００５１】実装工程では、機械的手段（真空吸引によ
る素子吸着）とレーザアブレーションの組み合わせによ
り発光ダイオード５２（樹脂形成チップ）が第３の一時
保持用部材６４から剥離される。図３３は、第３の一時
保持用部材６４上に配列している発光ダイオード５２を
吸着装置６７でピックアップするところを示した図であ
る。このときの吸着孔６８は画像表示装置の画素ピッチ
にマトリクス状に開口していて、発光ダイオード５２を
多数個、一括で吸着できるようになっている。このとき
の開口径は、例えば直径約１００μｍで６００μｍピッ
チのマトリクス状に開口されて、一括で約３００個を吸
着できる。このときの吸着孔６８の部材は例えば、Ｎｉ
電鋳により作製したもの、もしくはステンレス（ＳＵ
Ｓ）などの金属板をエッチングで穴加工したものが使用
され、吸着孔６８の奥には吸着チャンバ６９が形成され
ており、この吸着チャンバ６９を負圧に制御することで
発光ダイオード５２の吸着が可能になる。発光ダイオー
ド５２はこの段階で樹脂層６１で覆われており、その上
面は略平坦化されている。このために吸着装置６７によ
る選択的な吸着を容易に進めることができる。In the mounting process, the light emitting diode 52 (resin-formed chip) is separated from the third temporary holding member 64 by a combination of mechanical means (element suction by vacuum suction) and laser ablation. FIG. 33 is a view showing that the light emitting diodes 52 arranged on the third temporary holding member 64 are picked up by the suction device 67. At this time, the suction holes 68 are opened in a matrix at the pixel pitch of the image display device, so that a large number of light emitting diodes 52 can be sucked together. The opening diameter at this time is, for example, about 100 μm in diameter, and the openings are formed in a matrix shape with a pitch of 600 μm, and about 300 pieces can be adsorbed at once. The member of the suction hole 68 at this time is, for example, Ni.
Those produced by electroforming or stainless steel (SU
A metal plate such as S) is used for etching, and a suction chamber 69 is formed inside the suction hole 68. By controlling the suction chamber 69 to a negative pressure, the light emitting diode 52 is sucked. Will be possible. The light emitting diode 52 is covered with the resin layer 61 at this stage, and its upper surface is substantially flattened. Therefore, selective adsorption by the adsorption device 67 can be easily promoted.

【００５２】上記発光ダイオード５２の剥離に際して
は、上記吸着装置６７による素子吸着と、レーザアブレ
ーションによる樹脂形成チップの剥離を組み合わせ、剥
離が円滑に進むようにしている。レーザアブレーション
は、第３の一時保持用部材６４の裏面側からレーザを照
射することにより行う。このレーザアブレーションによ
って、第３の一時保持用部材６４と接着剤６５の界面で
剥離が生ずる。At the time of peeling the light emitting diode 52, the element suction by the suction device 67 and the peeling of the resin-formed chip by laser ablation are combined to facilitate the smooth peeling. Laser ablation is performed by irradiating a laser from the back surface side of the third temporary holding member 64. This laser ablation causes peeling at the interface between the third temporary holding member 64 and the adhesive 65.

【００５３】図３４は発光ダイオード５２を第二基板７
１に転写するところを示した図である。第二基板７１
は、配線層７２を有する配線基板であり、発光ダイオー
ド５２を装着する際に第二基板７１にあらかじめ接着剤
層７３が塗布されており、その発光ダイオード５２下面
の接着剤層７３を硬化させ、発光ダイオード５２を第二
基板７１に固着して配列させることができる。この装着
時には、吸着装置６７の吸着チャンバ６９が圧力の高い
状態となり、吸着装置６７と発光ダイオード５２との吸
着による結合状態は解放される。接着剤層７３はＵＶ硬
化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによ
って構成することができる。第二基板７１上で発光ダイ
オード５２が配置される位置は、一時保持用部材６４上
での配列よりも離間したものとなる。接着剤層７３の樹
脂を硬化させるエネルギーは第二基板７１の裏面から供
給される。ＵＶ硬化型接着剤の場合はＵＶ照射装置に
て、熱硬化性接着剤の場合は赤外線加熱などによって発
光ダイオード５２の下面のみ硬化させ、熱可塑性接着剤
場合は、赤外線やレーザの照射によって接着剤を溶融さ
せ接着を行う。In FIG. 34, the light emitting diode 52 is connected to the second substrate 7
It is the figure which showed the place which is transferred to 1. Second substrate 71
Is a wiring board having a wiring layer 72, an adhesive layer 73 is previously applied to the second substrate 71 when the light emitting diode 52 is mounted, and the adhesive layer 73 on the lower surface of the light emitting diode 52 is cured, The light emitting diodes 52 can be fixedly arranged on the second substrate 71. At the time of this mounting, the suction chamber 69 of the suction device 67 is in a high pressure state, and the coupled state of the suction device 67 and the light emitting diode 52 by suction is released. The adhesive layer 73 can be composed of a UV curable adhesive, a thermosetting adhesive, a thermoplastic adhesive, or the like. The position where the light emitting diodes 52 are arranged on the second substrate 71 is farther from the arrangement on the temporary holding member 64. Energy for curing the resin of the adhesive layer 73 is supplied from the back surface of the second substrate 71. In the case of a UV curable adhesive, a UV irradiation device is used. In the case of a thermosetting adhesive, only the lower surface of the light emitting diode 52 is cured by infrared heating, and in the case of a thermoplastic adhesive, the adhesive is irradiated by infrared rays or laser. Are melted and bonded.

【００５４】図３５は、他の色の発光ダイオード７４を
第二基板７１に配列させるプロセスを示す図である。図
３３で用いた吸着装置６７をそのまま使用して、第二基
板７１にマウントする位置をその色の位置にずらすだけ
でマウントすると、画素としてのピッチは一定のまま複
数色からなる画素を形成できる。ここで、発光ダイオー
ド５２と発光ダイオード７４は必ずしも同じ形状でなく
とも良い。図３５では、赤色の発光ダイオード７４が六
角錐のＧａＮ層を有しない構造とされ、他の発光ダイオ
ード５２とその形状が異なっているが、この段階では各
発光ダイオード５２、７４は既に樹脂形成チップとして
樹脂層６１、接着剤６５で覆われており、素子構造の違
いにもかかわらず同一の取り扱いが実現される。FIG. 35 is a diagram showing a process of arranging light emitting diodes 74 of another color on the second substrate 71. If the suction device 67 used in FIG. 33 is used as it is and the mounting position on the second substrate 71 is simply shifted to the position of the color, the pixel pitch can be formed with a plurality of colors while the pixel pitch is constant. . Here, the light emitting diode 52 and the light emitting diode 74 do not necessarily have to have the same shape. In FIG. 35, the red light emitting diode 74 has a structure that does not have a hexagonal pyramidal GaN layer, and its shape is different from that of the other light emitting diodes 52. At this stage, however, each of the light emitting diodes 52 and 74 is already a resin-formed chip. As a result, the resin layer 61 and the adhesive agent 65 are covered, and the same handling is realized despite the difference in the element structure.

【００５５】このように画素に対応して発光ダイオード
を配列し、駆動トランジスタなどを含む半導体素子（図
示は省略する。）を駆動回路部として配列した後、配線
層が形成された透明基板を重ね、バンプ接続を行う。バ
ンプ接続するには、図３６に示すように、接着剤層７３
を選択的に除去し、第二基板７１上の配線層７２の取り
出し電極部７２ａを露呈させる。次いで、図３７に示す
ように、配線層８２を形成した透明基板８１を重ね、バ
ンプ接続を行う。上記透明基板８１上の配線層８２に
は、上記発光ダイオード５２，７４や駆動回路部の電
極、さらには第二基板７１上の配線層７２の取り出し電
極部７２ａに対応して半田バンプ８３が形成されてお
り、これを圧着することで機械的に固定されるとともに
電気的に接続される。After arranging the light emitting diodes corresponding to the pixels and arranging a semiconductor element (not shown) including a driving transistor as a driving circuit section in this manner, a transparent substrate having a wiring layer formed thereon is stacked. , Bump connection. For bump connection, as shown in FIG. 36, the adhesive layer 73
Are selectively removed to expose the extraction electrode portion 72a of the wiring layer 72 on the second substrate 71. Next, as shown in FIG. 37, the transparent substrate 81 on which the wiring layer 82 is formed is stacked and bump connection is performed. Solder bumps 83 are formed on the wiring layer 82 on the transparent substrate 81 so as to correspond to the electrodes of the light emitting diodes 52, 74 and the drive circuit section, and the extraction electrode section 72a of the wiring layer 72 on the second substrate 71. They are mechanically fixed and electrically connected by crimping them.

【００５６】上述のような発光素子の配列方法において
は、一時保持用部材に発光ダイオードを保持させた時点
で既に、素子間の距離が大きくされ、その広がった間隔
を利用して比較的サイズの電極パッドなどを設けること
が可能となる。それら比較的サイズの大きな電極パッド
を利用した配線が行われるために、素子サイズに比較し
て最終的な装置のサイズが著しく大きな場合であっても
容易に配線を形成できる。また、本例の発光素子の配列
方法では、発光ダイオードの周囲が硬化した樹脂層で被
覆され平坦化によって精度良く電極パッドを形成できる
とともに素子に比べて広い領域に電極パッドを延在で
き、次の第二転写工程での転写を吸着治具で進める場合
には取り扱いが容易になる。In the method of arranging the light emitting elements as described above, the distance between the elements is already increased at the time when the light emitting diodes are held by the temporary holding member, and the relatively large size is utilized by utilizing the widened distance. It is possible to provide an electrode pad or the like. Since wiring is performed using the electrode pads having a relatively large size, wiring can be easily formed even when the final device size is significantly larger than the element size. Further, in the light emitting element arranging method of the present example, the periphery of the light emitting diode is covered with the cured resin layer, the electrode pad can be accurately formed by flattening, and the electrode pad can be extended in a wider area than the element. When the transfer in the second transfer step of (1) is advanced by the suction jig, the handling becomes easy.

【００５７】[0057]

【発明の効果】以上の説明からも明らかなように、本発
明の画像表示装置においては、発光素子や駆動回路部を
覆う絶縁膜が必要ないことから、絶縁膜に起因する不都
合を解消することができる。具体的には、絶縁膜の応力
による剥がれを解消することができ、発光素子や駆動回
路部の剥がれの問題を解決することができる。また、透
明度の問題も同時に解消することができ、発光素子を視
認する際に妨げになることもない。さらに、本発明の画
像表示装置において、発光素子の発光面と駆動回路部の
回路形成面とが互いに反対方向を向くように配置すれ
ば、発光素子の発光光により回路に発生するノイズ電流
を低減することも可能である。As is apparent from the above description, the image display device of the present invention does not require an insulating film for covering the light emitting element and the drive circuit portion, and therefore the disadvantages caused by the insulating film can be eliminated. You can Specifically, peeling of the insulating film due to stress can be eliminated, and the problem of peeling of the light emitting element and the driver circuit portion can be solved. Further, the problem of transparency can be solved at the same time, and it does not hinder the visual recognition of the light emitting element. Further, in the image display device of the present invention, by disposing the light emitting surface of the light emitting element and the circuit forming surface of the drive circuit portion in directions opposite to each other, noise current generated in the circuit by light emitted from the light emitting element is reduced. It is also possible to do so.

【００５８】本発明の画像表示装置の製造方法によれ
ば、上記利点を有する画像表示装置をバンプ接続という
簡便な方法によって作製することができ、生産性、製造
コストの点で有利である。また、本発明の画像表示装置
の製造方法によれば、密な状態すなわち集積度を高くし
て微細加工を施して作成された発光素子を、効率よく離
間して再配置することができ、したがって精度の高い画
像表示装置を生産性良く製造することが可能である。According to the method of manufacturing an image display device of the present invention, the image display device having the above advantages can be manufactured by a simple method of bump connection, which is advantageous in terms of productivity and manufacturing cost. Further, according to the method for manufacturing an image display device of the present invention, it is possible to efficiently rearrange the light emitting elements that are created in a dense state, that is, by increasing the degree of integration and performing microfabrication, so that they are spaced apart. It is possible to manufacture a highly accurate image display device with high productivity.

【図面の簡単な説明】[Brief description of drawings]

【図１】ＬＥＤ装置及び駆動回路装置の配列状態の一例
を示す概略平面図である。FIG. 1 is a schematic plan view showing an example of an array state of an LED device and a drive circuit device.

【図２】絶縁膜を形成した場合の接続例を示す概略断面
図である。FIG. 2 is a schematic cross-sectional view showing a connection example when an insulating film is formed.

【図３】本発明を適用した画像表示装置の製造工程の一
例を示すものであり、ＬＥＤ装置及び駆動回路装置の配
列工程を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a manufacturing process of an image display device to which the present invention is applied and showing an array process of an LED device and a drive circuit device.

【図４】電極取り出し部の開口工程を示す概略断面図で
ある。FIG. 4 is a schematic cross-sectional view showing an opening process of an electrode extraction portion.

【図５】第２配線層上へのバンプ形成工程を示す概略断
面図である。FIG. 5 is a schematic cross-sectional view showing a bump forming process on the second wiring layer.

【図６】バンプによる接続工程を示す概略断面図であ
る。FIG. 6 is a schematic cross-sectional view showing a connection process using bumps.

【図７】本発明を適用した画像表示装置の製造工程の他
の例を示すものであり、駆動回路装置の実装工程を示す
概略断面図である。FIG. 7 shows another example of the manufacturing process of the image display device to which the present invention is applied, and is a schematic cross-sectional view showing the mounting process of the drive circuit device.

【図８】ＬＥＤ装置の配列工程を示す概略断面図であ
る。FIG. 8 is a schematic cross-sectional view showing an arrangement process of LED devices.

【図９】第２配線層上へのバンプ形成工程を示す概略断
面図である。FIG. 9 is a schematic cross-sectional view showing a bump forming process on the second wiring layer.

【図１０】バンプによる接続工程を示す概略断面図であ
る。FIG. 10 is a schematic cross-sectional view showing a connection process using bumps.

【図１１】素子の配列方法を示す模式図である。FIG. 11 is a schematic view showing a method of arranging elements.

【図１２】樹脂形成チップの概略斜視図である。FIG. 12 is a schematic perspective view of a resin-formed chip.

【図１３】樹脂形成チップの概略平面図である。FIG. 13 is a schematic plan view of a resin-formed chip.

【図１４】発光素子の一例を示す図であって、（ａ）は
断面図、（ｂ）は平面図である。14A and 14B are diagrams showing an example of a light emitting element, in which FIG. 14A is a sectional view and FIG. 14B is a plan view.

【図１５】第１の一時保持用部材の接合工程を示す概略
断面図である。FIG. 15 is a schematic cross-sectional view showing a step of joining the first temporary holding member.

【図１６】ＵＶ接着剤硬化工程を示す概略断面図であ
る。FIG. 16 is a schematic cross-sectional view showing a UV adhesive curing step.

【図１７】レーザアブレーション工程を示す概略断面図
である。FIG. 17 is a schematic sectional view showing a laser ablation step.

【図１８】第一基板の分離工程を示す概略断面図であ
る。FIG. 18 is a schematic cross-sectional view showing a step of separating the first substrate.

【図１９】Ｇａ除去工程を示す概略断面図である。FIG. 19 is a schematic cross-sectional view showing a Ga removing step.

【図２０】素子分離溝形成工程を示す概略断面図であ
る。FIG. 20 is a schematic sectional view showing a step of forming an element isolation groove.

【図２１】第２の一時保持用部材の接合工程を示す概略
断面図である。FIG. 21 is a schematic cross-sectional view showing a step of joining a second temporary holding member.

【図２２】選択的なレーザアブレーション及びＵＶ露光
工程を示す概略断面図である。FIG. 22 is a schematic cross-sectional view showing a selective laser ablation and UV exposure process.

【図２３】発光ダイオードの選択分離工程を示す概略断
面図である。FIG. 23 is a schematic cross-sectional view showing a step of selectively separating light emitting diodes.

【図２４】樹脂による埋め込み工程を示す概略断面図で
ある。FIG. 24 is a schematic cross-sectional view showing a step of filling with resin.

【図２５】樹脂層厚削減工程を示す概略断面図である。FIG. 25 is a schematic cross-sectional view showing a resin layer thickness reduction step.

【図２６】ビア形成工程を示す概略断面図である。FIG. 26 is a schematic cross-sectional view showing a via forming step.

【図２７】アノード側電極パッド形成工程を示す概略断
面図である。FIG. 27 is a schematic cross-sectional view showing a step of forming an anode-side electrode pad.

【図２８】レーザアブレーション工程を示す概略断面図
である。FIG. 28 is a schematic sectional view showing a laser ablation step.

【図２９】第２の一時保持用部材の分離工程を示す概略
断面図である。FIG. 29 is a schematic cross-sectional view showing the step of separating the second temporary holding member.

【図３０】コンタクト半導体層露出工程を示す概略断面
図である。FIG. 30 is a schematic sectional view showing a contact semiconductor layer exposing step.

【図３１】カソード側電極パッド形成工程を示す概略断
面図である。FIG. 31 is a schematic cross-sectional view showing a step of forming a cathode-side electrode pad.

【図３２】レーザダイシング工程を示す概略断面図であ
る。FIG. 32 is a schematic sectional view showing a laser dicing process.

【図３３】吸着装置による選択的ピックアップ工程を示
す概略断面図である。FIG. 33 is a schematic cross-sectional view showing a selective pick-up process by the suction device.

【図３４】第二基板への転写工程を示す概略断面図であ
る。FIG. 34 is a schematic cross-sectional view showing the step of transferring to the second substrate.

【図３５】他の発光ダイオードの転写工程を示す概略断
面図である。FIG. 35 is a schematic sectional view showing a step of transferring another light emitting diode.

【図３６】取り出し電極部の開口工程を示す概略断面図
である。FIG. 36 is a schematic cross-sectional view showing the step of opening the extraction electrode portion.

【図３７】バンプ接続工程を示す概略断面図である。FIG. 37 is a schematic sectional view showing a bump connecting step.

【符号の説明】[Explanation of symbols]

２１ 第１基板 ２２ 第１配線層 ２４ ＬＥＤ装置 ２５ 駆動回路装置 ２６ 第２基板 ２７ 第２配線層 ２８ バンプ ５１ 第一基板 ５２ 発光ダイオード ５３，５９，６４ 一時保持用部材 ５５ 接着剤 ７１ 第二基板 ７２，８２ 配線層 ８１ 透明基板 ８３ 半田バンプ 21 First substrate 22 First wiring layer 24 LED device 25 Drive circuit device 26 Second substrate 27 Second wiring layer 28 bumps 51 First Substrate 52 light emitting diode 53, 59, 64 Temporary holding member 55 Adhesive 71 Second substrate 72, 82 wiring layer 81 Transparent substrate 83 Solder bump

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C094 AA09 AA21 AA31 AA43 AA47 AA48 AA53 BA12 BA23 CA19 CA24 DA09 DA12 DB01 DB04 DB05 EA04 EA10 EB02 EB05 FA01 FA02 GB01 GB10 5F041 AA37 CA04 CA40 CA77 DA03 DA04 DA09 DA82 DB08 FF06 5G435 AA04 AA12 AA14 AA16 AA17 BB04 CC09 CC12 DD11 EE12 EE32 EE43 HH12 HH14 KK05 KK09 KK10    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5C094 AA09 AA21 AA31 AA43 AA47                       AA48 AA53 BA12 BA23 CA19                       CA24 DA09 DA12 DB01 DB04                       DB05 EA04 EA10 EB02 EB05                       FA01 FA02 GB01 GB10                 5F041 AA37 CA04 CA40 CA77 DA03                       DA04 DA09 DA82 DB08 FF06                 5G435 AA04 AA12 AA14 AA16 AA17                       BB04 CC09 CC12 DD11 EE12                       EE32 EE43 HH12 HH14 KK05                       KK09 KK10

Claims (17)

【特許請求の範囲】[Claims] 【請求項１】 第１の基板上に発光素子と駆動回路部と
が配列されるとともに、この上に配線層が形成された第
２の基板が重ね合わされ、上記配線層がバンプを介して
上記発光素子の電極と接続されていることを特徴とする
画像表示装置。1. A light-emitting element and a drive circuit unit are arranged on a first substrate, and a second substrate having a wiring layer formed thereon is superposed on the first substrate, and the wiring layer is provided with bumps therebetween. An image display device, which is connected to an electrode of a light emitting element. 【請求項２】 上記第２の基板は、透明基板であること
を特徴とする請求項１記載の画像表示装置。2. The image display device according to claim 1, wherein the second substrate is a transparent substrate. 【請求項３】 上記バンプが半田バンプであることを特
徴とする請求項１記載の画像表示装置。3. The image display device according to claim 1, wherein the bumps are solder bumps. 【請求項４】 上記配線層がバンプを介して上記駆動回
路部と接続されていることを特徴とする請求項１記載の
画像表示装置。4. The image display device according to claim 1, wherein the wiring layer is connected to the drive circuit section via a bump. 【請求項５】 上記発光素子は、樹脂によりチップ部品
化されていることを特徴とする請求項１記載の画像表示
装置。5. The image display device according to claim 1, wherein the light emitting element is made into a chip component with resin. 【請求項６】 上記駆動回路部は、半導体基板上に回路
が形成された半導体素子であることを特徴とする請求項
１記載の画像表示装置。6. The image display device according to claim 1, wherein the drive circuit unit is a semiconductor element having a circuit formed on a semiconductor substrate. 【請求項７】 上記発光素子の発光面と上記駆動回路部
の回路形成面とが互いに反対方向を向くように配置され
ていることを特徴とする請求項６記載の画像表示装置。7. The image display device according to claim 6, wherein the light emitting surface of the light emitting element and the circuit forming surface of the drive circuit unit are arranged so as to face opposite directions. 【請求項８】 上記第１の基板上に配線層が形成され、
上記第２の基板上の配線層とバンプを介して接続されて
いることを特徴とする請求項１記載の画像表示装置。8. A wiring layer is formed on the first substrate,
The image display device according to claim 1, wherein the image display device is connected to the wiring layer on the second substrate through a bump. 【請求項９】 上記駆動回路部は、半導体基板上に回路
が形成された半導体素子であることを特徴とする請求項
８記載の画像表示装置。9. The image display device according to claim 8, wherein the drive circuit unit is a semiconductor element having a circuit formed on a semiconductor substrate. 【請求項１０】 上記発光素子の発光面と上記駆動回路
部の回路形成面とが互いに反対方向を向くように配置さ
れていることを特徴とする請求項９記載の画像表示装
置。10. The image display device according to claim 9, wherein the light emitting surface of the light emitting element and the circuit forming surface of the drive circuit section are arranged so as to face opposite directions to each other. 【請求項１１】 上記発光素子の発光面が第２の基板と
対向し、上記駆動回路部の回路形成面が第１の基板と対
向するようにそれぞれ配置され、上記発光素子の電極が
上記第２の基板上の配線層とバンプを介して接続され、
上記駆動回路部の電極が上記第１の基板上の配線層と接
続されるとともに、この第１の基板上の配線層がバンプ
を介して上記第２の基板上の配線層と接続されているこ
とを特徴とする請求項１０記載の画像表示装置。11. The light emitting element is arranged such that a light emitting surface thereof faces the second substrate and a circuit forming surface of the drive circuit unit faces the first substrate, and the electrode of the light emitting element has the first electrode. It is connected to the wiring layer on the second board via bumps,
The electrodes of the drive circuit section are connected to the wiring layer on the first substrate, and the wiring layer on the first substrate is connected to the wiring layer on the second substrate via bumps. The image display device according to claim 10, wherein: 【請求項１２】 発光素子と駆動回路部とが配列された
第１の基板上に、所定の位置にバンプが形成された配線
層を有する第２の基板を重ね合わせ、上記バンプを上記
発光素子の電極と接続することを特徴とする画像表示装
置の製造方法。12. A second substrate having a wiring layer having bumps formed at predetermined positions is superposed on a first substrate on which the light emitting elements and the drive circuit section are arranged, and the bumps are used for the light emitting elements. And a method for manufacturing an image display device, the method comprising: 【請求項１３】 上記第１の基板上に配線層を形成して
おき、上記発光素子の電極と同時に第１の基板上の配線
層をバンプにより第２の基板上の配線層と接続すること
を特徴とする請求項１２記載の画像表示装置の製造方
法。13. A wiring layer is formed on the first substrate, and the wiring layer on the first substrate is connected to the wiring layer on the second substrate by bumps simultaneously with the electrodes of the light emitting element. 13. The method for manufacturing an image display device according to claim 12, wherein. 【請求項１４】 上記駆動回路部を半導体基板上に回路
が形成された半導体素子とし、上記発光素子の発光面と
上記駆動回路部の回路形成面とが互いに反対方向を向く
ように配置することを特徴とする請求項１３記載の画像
表示装置。14. The drive circuit section is a semiconductor element having a circuit formed on a semiconductor substrate, and the light emitting surface of the light emitting element and the circuit forming surface of the drive circuit section are arranged in opposite directions. The image display device according to claim 13. 【請求項１５】 上記駆動回路部の電極を上記第１の基
板上の配線層と接続した後、上記発光素子の電極と第１
の基板上の配線層とをバンプにより第２の基板上の配線
層と接続することを特徴とする請求項１４記載の画像表
示装置の製造方法。15. The electrode of the drive circuit portion is connected to the wiring layer on the first substrate, and then the electrode of the light emitting element and the first electrode are formed.
15. The method of manufacturing an image display device according to claim 14, wherein the wiring layer on the substrate is connected to the wiring layer on the second substrate by bumps. 【請求項１６】 製造プロセスにおける配列状態よりは
離間した状態となるように発光素子を転写して一時保持
用部材に保持させる第一転写工程と、前記一時保持用部
材に保持された発光素子をさらに離間して第１の基板上
に転写する第二転写工程とにより、上記発光素子を第１
の基板上に配列することを特徴とする請求項１２記載の
画像表示装置の製造方法。16. A first transfer step in which the light emitting elements are transferred so as to be separated from the arrayed state in the manufacturing process and held by the temporary holding member, and the light emitting elements held by the temporary holding member are provided. The light-emitting element is first separated by a second transfer process in which the light-emitting element is further separated and transferred onto the first substrate.
13. The method for manufacturing an image display device according to claim 12, wherein the image display devices are arranged on the substrate. 【請求項１７】 上記発光素子を樹脂によりチップ部品
化するプロセスを有することを特徴とする請求項１６記
載の画像表示装置の製造方法。17. The method of manufacturing an image display device according to claim 16, further comprising a process of making the light emitting element into a chip component with a resin.
JP2001211275A 2001-07-11 2001-07-11 Image display device and manufacturing method thereof Expired - Fee Related JP4839533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001211275A JP4839533B2 (en) 2001-07-11 2001-07-11 Image display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211275A JP4839533B2 (en) 2001-07-11 2001-07-11 Image display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003031853A true JP2003031853A (en) 2003-01-31
JP4839533B2 JP4839533B2 (en) 2011-12-21

Family

ID=19046617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211275A Expired - Fee Related JP4839533B2 (en) 2001-07-11 2001-07-11 Image display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4839533B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094389A (en) * 2005-09-27 2007-04-12 Samsung Electronics Co Ltd Method of manufacturing display substrate and manufacturing equipment for manufacturing display substrate
WO2016143403A1 (en) * 2015-03-10 2016-09-15 ソニー株式会社 Electronic component, electronic component mounted substrate and method for mounting electronic component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232361B1 (en) 2022-01-25 2023-03-02 利有樹 林 Medium, hydroponics apparatus, hydroponics method, and method for producing medium for hydroponics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162386A (en) * 1987-12-18 1989-06-26 Matsushita Electron Corp Hall effect element
JPH07123202A (en) * 1993-08-31 1995-05-12 Kyocera Corp Picture device
JPH11307878A (en) * 1998-04-27 1999-11-05 Sharp Corp Manufacture of light input/output device array
JP2001177159A (en) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162386A (en) * 1987-12-18 1989-06-26 Matsushita Electron Corp Hall effect element
JPH07123202A (en) * 1993-08-31 1995-05-12 Kyocera Corp Picture device
JPH11307878A (en) * 1998-04-27 1999-11-05 Sharp Corp Manufacture of light input/output device array
JP2001177159A (en) * 1999-12-16 2001-06-29 Matsushita Electronics Industry Corp Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007094389A (en) * 2005-09-27 2007-04-12 Samsung Electronics Co Ltd Method of manufacturing display substrate and manufacturing equipment for manufacturing display substrate
WO2016143403A1 (en) * 2015-03-10 2016-09-15 ソニー株式会社 Electronic component, electronic component mounted substrate and method for mounting electronic component
US10753551B2 (en) 2015-03-10 2020-08-25 Sony Semiconductor Solutions Corporation Electronic component, electronic component mounting substrate, and electronic component mounting method to facilitate positional alignment between the electronic component and the mounting substrate

Also Published As

Publication number Publication date
JP4839533B2 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4055405B2 (en) Electronic component and manufacturing method thereof
JP3747807B2 (en) Device mounting substrate and defective device repair method
US7501752B2 (en) Color image display unit
JP2002313914A (en) Method for forming wiring, method for arranging element using it and method for manufacturing image display device
JP2002344011A (en) Display element and display unit using the same
JP2003098977A (en) Method of transferring element, method of arraying element and method of manufacturing image display device
JP2002311858A (en) Method for transferring element and method for arranging element using the same method and method for manufacturing picture display device
JP3994681B2 (en) Element arrangement method and image display device manufacturing method
JP4887587B2 (en) Image display device and manufacturing method thereof
JP4078825B2 (en) Circuit board manufacturing method and display device manufacturing method
JP4882273B2 (en) Device mounting substrate, defective device repair method, and image display device
JP2003347524A (en) Transferring method of element, arraying method of element, and manufacturing method of image display
JP2002368282A (en) Method of transferring element and method of arranging element using the same, and method of manufacturing image display
JP2002343944A (en) Transferring method of electronic part, arraying method of element, and manufacturing method of image display device
JP2002314053A (en) Chip part transfer method, element arraying method using the same, and manufacturing method of image display device
JP2003078171A (en) Wiring and its forming method, connection hole and its manufacturing method, wiring body and its forming method, display element and its manufacturing method, and image display device and its manufacturing method
JP2002314123A (en) Method of transferring element, method of arranging element using it, and method of manufacturing image display device
JP4967251B2 (en) Manufacturing method of image display device
JP4182661B2 (en) Image display device and manufacturing method thereof
JP4078830B2 (en) Display device and manufacturing method of display device
JP2003216072A (en) Image display device and its manufacturing method
JP2003162231A (en) Method of manufacturing element, method of arraying element and method of manufacturing image display device
JP2003218392A (en) Image display and its manufacturing method
JP2003005674A (en) Display element and image display device
JP2003060242A (en) Method for packaging element and arranging element, and method for manufacturing image display device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees