JP2003018885A - Multi-shaft interpolation controller - Google Patents
Multi-shaft interpolation controllerInfo
- Publication number
- JP2003018885A JP2003018885A JP2001200400A JP2001200400A JP2003018885A JP 2003018885 A JP2003018885 A JP 2003018885A JP 2001200400 A JP2001200400 A JP 2001200400A JP 2001200400 A JP2001200400 A JP 2001200400A JP 2003018885 A JP2003018885 A JP 2003018885A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- axis
- unit
- data
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Multiple Motors (AREA)
- Control Of Stepping Motors (AREA)
- Numerical Control (AREA)
Abstract
Description
【0001】[0001]
【発明が属する技術分野】本発明は工作機械等に利用さ
れる装置であって、多軸用の複数のモータを補間動作さ
せる多軸補間制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device used for a machine tool or the like, and relates to a multi-axis interpolation control device for interpolating a plurality of motors for multi-axis.
【0002】[0002]
【従来の技術】NCマシン等においては、テーブル等を
自由自在に移動させるために多軸用のモータが備えられ
ている。例えば、X−Yテーブル用のX軸用、Y軸用モ
ータとしてステッピングモータが用いられている場合、
図5に示すような多軸補間制御装置により同モータの補
間動作が行われている。2. Description of the Related Art An NC machine or the like is equipped with a multi-axis motor for freely moving a table or the like. For example, when a stepping motor is used as the X-axis and Y-axis motors for the XY table,
The multi-axis interpolation control device as shown in FIG. 5 performs the interpolation operation of the motor.
【0003】同装置は、NCマシン等の制御用コンピュ
ータ7から出力された制御信号(X−Yテーブル等を移
動させるパターンを示した動作パラメータ)に基づいて
X軸、Y軸の動作量を演算する補間演算機能を有したモ
ータコントローラ5と、モータコントローラ5により求
められたX軸、Y軸の動作量に応じたX軸用、Y軸用の
パルス信号を生成してX軸用、Y軸用モータ3、4に各
々出力するX軸、Y軸パルスジェネレータ6x、6yか
ら構成されている。The apparatus calculates the operation amounts of the X-axis and the Y-axis based on a control signal (an operation parameter indicating a pattern for moving an XY table or the like) output from a control computer 7 such as an NC machine. And a motor controller 5 having an interpolation calculation function for generating an X-axis and Y-axis pulse signal according to the X-axis and Y-axis operation amounts obtained by the motor controller 5 to generate the X-axis and Y-axis. It is composed of X-axis and Y-axis pulse generators 6x and 6y for outputting to the respective motors 3 and 4.
【0004】例えば、制御用コンピュータ7から出力さ
れた制御信号がX−Yテーブル等を円弧移動させる動作
パラメータであったとすると、この動作パラメータに基
づいてX−Yテーブル等を円弧移動させるのに必要なX
軸、Y軸の動作量をモータコントローラ5が各々演算
し、演算されたX軸、Y軸の動作量に対応したパルス長
を有したX軸用、Y軸用パルス信号をX軸、Y軸パルス
ジェネレータ6x、6yが各々生成するようになってい
る。このような多軸補間制御装置によりX軸用、Y軸用
モータ3、4が補間動作されることから、図外のX−Y
テーブルが制御用コンピュータ7の指令通りに円弧移動
することになる。For example, if the control signal output from the control computer 7 is an operation parameter for moving the XY table or the like in an arc, it is necessary to move the XY table or the like in the arc based on this operation parameter. Na X
The motor controller 5 calculates the operation amounts of the A-axis and the Y-axis, respectively, and the X-axis and Y-axis pulse signals having pulse lengths corresponding to the calculated X-axis and Y-axis operation amounts are output to the X-axis and the Y-axis. The pulse generators 6x and 6y are each configured to generate. Since the X-axis and Y-axis motors 3 and 4 are interpolated by such a multi-axis interpolation control device, an XY not shown
The table moves in an arc according to a command from the control computer 7.
【0005】[0005]
【発明が解消しようとする課題】しかしながら、上記従
来例による場合、X−Yテーブル等を複雑なパターンで
移動させるにはモータコントローラ5内の演算が複雑と
なり、これに伴って演算時間も長くなる。場合によって
は、高速演算プロセッサ等を用いることが必要になる。
また、補間動作すべきモータの数が多くなると、ソフト
ウエアだけでなく、ハードウエア全体が複雑になり大幅
なコスト高になる。However, in the case of the above-mentioned conventional example, in order to move the XY table or the like in a complicated pattern, the calculation in the motor controller 5 becomes complicated, and the calculation time becomes long accordingly. . In some cases, it is necessary to use a high-speed arithmetic processor or the like.
Further, when the number of motors to be interpolated increases, not only the software but also the entire hardware becomes complicated, resulting in a significant cost increase.
【0006】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、演算を行うことな
く多軸用の複数のモータの補間動作を実現することが可
能な多軸補間制御装置を提供することにある。The present invention was created under the above-mentioned background, and an object of the present invention is to realize an interpolating operation of a plurality of motors for multi-axis without performing calculation. An object is to provide an interpolation control device.
【0007】[0007]
【課題を解消するための手段】本発明に係る多軸補間制
御装置は、複数のモータを単位時間毎に所定速度で各々
動作させるためのパルス長のデータが予め各々記録され
たメモリ部と、メモリ部から出力された各データに応じ
たパルス長を有したパルス信号を各々順次生成するとと
もに当該モータに向けて各々出力するパルス信号生成部
と、基準クロックを計数するとともに計数結果が単位時
間を示す毎にリセットする単位時間カウンタと、パルス
出力信号生成部の後段に各々設けられており且つ単位時
間カウンタのリセットのタイミングに応じて当該パルス
信号生成部から出力された各パルス信号を各々リセット
するパルス信号同期処理部と、単位時間カウンタのリセ
ットのタイミングに応じてメモリ部の読み出しアドレス
を順次変化させる読み出しアドレス制御部とを具備した
ことを特徴としている。A multi-axis interpolation control device according to the present invention includes a memory unit in which pulse length data for operating a plurality of motors at a predetermined speed per unit time are recorded in advance. A pulse signal generator that sequentially generates a pulse signal having a pulse length corresponding to each data output from the memory unit and outputs each to the motor, and a reference clock that counts unit time. A unit time counter that resets each time and a pulse output signal generator that is provided in the subsequent stage and that resets each pulse signal output from the pulse signal generator in accordance with the reset timing of the unit time counter. The read address of the memory unit is sequentially changed according to the reset timing of the pulse signal synchronization processing unit and the unit time counter. It is characterized by comprising a look out address control unit.
【0008】このような構成による場合、複数のモータ
を所定速度で各々動作させるためのパルス長のデータが
メモリ部から各々読み出されると、読み出されたデータ
に応じたパルス長を有したパルス信号がパルス信号生成
部から各々出力される。パルス信号生成部から出力され
た各パルス信号はパルス信号同期処理部により単位時間
カウンタのリセットのタイミングに応じて一斉にリセッ
トされる。と同時に、メモリ部の読み出しアドレスが読
み出しアドレス制御部により変更される。即ち、複数の
モータを単位時間毎に所定速度で各々動作させるための
パルス信号を各々生成する一方、各パルス信号が単位時
間に同期して当該モータに各々出力されることから、結
果として、複数のモータが補間動作することになる。With such a configuration, when the data of the pulse length for operating the plurality of motors at the predetermined speeds is read from the memory section, the pulse signal having the pulse length corresponding to the read data is obtained. Are output from the pulse signal generator. Each pulse signal output from the pulse signal generation unit is reset all at once by the pulse signal synchronization processing unit according to the reset timing of the unit time counter. At the same time, the read address of the memory section is changed by the read address control section. That is, while generating pulse signals for operating the plurality of motors at a predetermined speed for each unit time, each pulse signal is output to the motor in synchronization with the unit time. The motor will perform an interpolation operation.
【0009】前記パルス出力信号生成部については、基
準クロックを計数する基準クロックカウンタと、メモリ
部から出力されたデータと基準クロックカウンタの計数
値とを大小比較し当該比較結果をパルス出力信号として
出力する比較部とを有しており、前記計数値が前記デー
タと等しくなったタイミングで基準クロックカウンタを
リセットする構成にすると良い。また、前記メモリ部に
は、多軸用の複数のモータを複数種のパターンで動作さ
せるために必要なパルス長のデータがその種類毎に予め
記録されており、当該パルス長のデータの読み出しが前
記読み出しアドレス制御部を通じてその種類毎に切り替
え可能にする構成にすると良い。The pulse output signal generating section compares the reference clock counter for counting the reference clock with the data output from the memory section and the count value of the reference clock counter, and outputs the comparison result as a pulse output signal. It is preferable that the reference clock counter is reset at the timing when the count value becomes equal to the data. Further, in the memory unit, pulse length data necessary for operating a plurality of multi-axis motors in a plurality of types of patterns is recorded in advance for each type, and the pulse length data can be read out. It is preferable that the read address control unit can be switched for each type.
【0010】[0010]
【発明の実施するための最良の形態】以下、本発明の実
施の形態を図面を参照して説明する。図1は多軸補間制
御装置のブロック図、図2は同装置のメモリ部のデータ
の内容を説明するための図であってX軸用モータを動作
させるためのパルス信号の部分波形図、図3は同装置の
メモリ部にデータとして記録されるパルス長の設定方法
について説明するための図であってパルス信号のタイミ
ングチャート、図4は同装置のメモリ部にデータとして
記録されるパルス長の設定方法について説明するための
別のパルス信号のタイミングチャートである。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a multi-axis interpolation control device, FIG. 2 is a diagram for explaining the contents of data in a memory section of the device, and is a partial waveform diagram of a pulse signal for operating an X-axis motor, FIG. 3 is a timing chart of a pulse signal for explaining a method of setting a pulse length recorded as data in the memory section of the same device, and FIG. 4 shows pulse lengths recorded as data in the memory section of the same device. 7 is a timing chart of another pulse signal for explaining the setting method.
【0011】ここに掲げる多軸補間制御装置1は、NC
マシンの制御用コンピュータ2とステッピングモータで
あるX軸用、Y軸用モータ3、4との間に備えられる装
置であって、NCマシンのX−Yテーブル(図示せず)
に連結されたX軸用、Y軸用モータ3、4を補間動作さ
せる基本構成となっている。ここではX−Yテーブルを
複数種のパターン(例えば、円弧動作、直線移動等)で
動かせているので、同装置1は制御用コンピュータ2の
指令に従って動作するようになっている。The multi-axis interpolation control device 1 listed here is an NC
A device provided between the control computer 2 of the machine and the X-axis and Y-axis motors 3 and 4 which are stepping motors, and is an XY table (not shown) of the NC machine.
It has a basic configuration for interpolating the X-axis and Y-axis motors 3 and 4 connected to. Here, since the XY table is moved in a plurality of types of patterns (for example, circular motion, linear movement, etc.), the device 1 operates according to the command from the control computer 2.
【0012】同装置1は、X軸用、Y軸用モータ3、4
を単位時間T毎に所定速度で各々動作させるためのパル
ス長のデータが予め各々記録されたメモリ部10と、メ
モリ部10から出力されたデータx、yに応じたパルス
長を有したパルス信号Px、Pyを各々順次生成すると
ともにX軸用、Y軸用モータ3、4に向けて各々出力す
るパルス信号生成部20x、20yと、基準クロックを
計数するとともに計数結果が単位時間Tを示す毎にリセ
ットする単位時間カウンタ30と、パルス出力信号生成
部20x、20yの後段に各々設けられており且つ単位
時間カウンタ30のリセットのタイミングに応じてパル
ス信号生成部20x、20yから出力されたパルス信号
Px、Pyを各々リセットするパルス信号同期処理部4
0x、40yと、単位時間カウンタ30のリセットのタ
イミングに応じてメモリ部10の読み出しアドレスを順
次変化させる読み出しアドレス制御部50とを具備して
いる。The device 1 includes X-axis and Y-axis motors 3, 4
A pulse signal having a pulse length corresponding to the data x and y output from the memory unit 10, and the memory unit 10 in which pulse length data for operating each unit at a predetermined speed is recorded in advance. Each time Px and Py are sequentially generated and pulse signal generators 20x and 20y that respectively output to the X-axis and Y-axis motors 3 and 4 and the reference clock are counted and the counting result indicates the unit time T. Resetting unit time counter 30 and pulse signals output from the pulse signal generating units 20x and 20y according to the reset timing of the unit time counter 30 respectively provided in the subsequent stages of the pulse output signal generating units 20x and 20y. Pulse signal synchronization processing unit 4 for resetting Px and Py respectively
0x and 40y and a read address control unit 50 that sequentially changes the read address of the memory unit 10 according to the reset timing of the unit time counter 30 are provided.
【0013】メモリ部10としてはここではEPROM
を用いている。図2はX軸用モータ3を単位時間T毎に
所定速度で各々動作させるためのパルス信号Pxの波形
を示している。パルス信号Pxは単位時間Tにおいて同
一パルス長のパルスが所定数含められた信号となってい
る。ここではパルスの半周期の時間を示すデータx(図
中ではデータn)がパルス長のデータとしてメモリ部1
0に記録されている。メモリ部10にはX軸用モータ3
用のパルス長のデータが単位時間T毎に記録されてい
る。パルス信号Pyのパルス長のデータについても全く
同様にしてメモリ部10に記録されている。要するに、
パルス信号Px、Pyのパルス長のデータは単位時間T
毎のX軸用、Y軸用モータ3、4の速度を各々示してい
る。なお、パルス長の設定方法について後述する。An EPROM is used as the memory unit 10 here.
Is used. FIG. 2 shows the waveform of the pulse signal Px for operating the X-axis motor 3 at a predetermined speed for each unit time T. The pulse signal Px is a signal including a predetermined number of pulses having the same pulse length in the unit time T. Here, the data x (data n in the figure) indicating the time of a half cycle of the pulse is used as the pulse length data in the memory unit 1.
It is recorded at 0. The memory unit 10 has an X-axis motor 3
Pulse length data for recording is recorded every unit time T. The pulse length data of the pulse signal Py is recorded in the memory unit 10 in exactly the same manner. in short,
The data of the pulse length of the pulse signals Px and Py is the unit time T
The respective speeds of the X-axis and Y-axis motors 3 and 4 are shown. The method of setting the pulse length will be described later.
【0014】このようなパルス信号Px、Pyのパルス
長のデータはX−Yテーブルを動かせるパターン(円弧
動作、直線移動等)の種類毎にメモリ部10に記録され
ている。パルス長のデータを基礎付ける単位時間Tはパ
ターンの種類に応じて設定されている。なお、円弧動作
用のデータについての単位時間T1とし、直線動作用の
データについての単位時間をT2とする。The pulse length data of the pulse signals Px and Py are recorded in the memory section 10 for each type of pattern (arc movement, linear movement, etc.) that can move the XY table. The unit time T on which the pulse length data is based is set according to the type of pattern. Note that the unit time for data for arc motion is T1, and the unit time for data for linear motion is T2.
【0015】パルス信号生成部20xは、基準クロック
(t≪T)を計数する基準クロックカウンタ201x
と、メモリ部10から出力されたデータxと基準クロッ
クカウンタ201xの計数値A1とを大小比較し当該比
較結果をパルス信号Pxとして出力する比較部202x
とを有しており、計数値A1がデータxと等しくなった
タイミングで基準クロックカウンタ201xをリセット
する構成となっている。メモリ部10の容量を考慮し、
図2に示すパルスの半周期の時間を示すデータをメモリ
部10に記録するようにした関係上、計数値A1がデー
タxと等しくなったタイミングで比較部202xの出力
をローレベルからハイレベル又はハイレベルからローレ
ベルに反転させている。上記した内容はパルス信号生成
部20yについても全く同様である。なお、基準クロッ
クカウンタ201x、201yは単位時間カウンタ30
と同時にカウントを開始するようになっている。The pulse signal generator 20x includes a reference clock counter 201x that counts a reference clock (t << T).
And a comparison unit 202x that compares the data x output from the memory unit 10 with the count value A1 of the reference clock counter 201x and outputs the comparison result as a pulse signal Px.
The reference clock counter 201x is reset when the count value A1 becomes equal to the data x. Considering the capacity of the memory unit 10,
Since the data indicating the half cycle time of the pulse shown in FIG. 2 is recorded in the memory unit 10, the output of the comparison unit 202x changes from low level to high level at the timing when the count value A1 becomes equal to the data x. It is inverted from high level to low level. The contents described above are exactly the same for the pulse signal generator 20y. The reference clock counters 201x and 201y are the unit time counters 30.
At the same time, it starts counting.
【0016】単位時間カウンタ30はパルス信号生成部
20xと似通った構成となっており、基準クロックの計
数値が予め設定された単位時間Tに等しくなると、計数
値をリセットするとともにこれをリセット信号RSTと
して出力するようになっている。なお、単位時間カウン
タ30における単位時間Tの設定値は制御用コンピュー
タ2により任意に書き換え可能になっている。The unit time counter 30 has a structure similar to that of the pulse signal generator 20x. When the count value of the reference clock becomes equal to the preset unit time T, the count value is reset and the reset signal RST is reset. Is output as. The set value of the unit time T in the unit time counter 30 can be arbitrarily rewritten by the control computer 2.
【0017】パルス信号同期処理部40xとしてはここ
ではフリップフロップを用いている。パルス信号同期処
理部40xには、パルス信号生成部20xから出力され
たパルス信号Px及び単位時間カウンタ30から出力さ
れたリセット信号RSTが入力されている。即ち、リセ
ット信号RSTが非アクティブであるときにはパルス信
号Pxをそのまま出力させるが、リセット信号RSTが
アクティブになると、パルス信号Pxを強制的にリセッ
トするようになっている。上記した内容はパルス信号同
期処理部40yについても全く同様である。A flip-flop is used here as the pulse signal synchronization processing section 40x. A pulse signal Px output from the pulse signal generation unit 20x and a reset signal RST output from the unit time counter 30 are input to the pulse signal synchronization processing unit 40x. That is, when the reset signal RST is inactive, the pulse signal Px is output as it is, but when the reset signal RST becomes active, the pulse signal Px is forcibly reset. The above contents are exactly the same for the pulse signal synchronization processing unit 40y.
【0018】読み出しアドレス制御部50はメモリ部1
0の読み出しアドレスを生成するレジスタ回路であっ
て、単位時間カウンタ30から出力されたリセット信号
RST及び制御用コンピュータ2から出力された指令デ
ータが入力されている。即ち、リセット信号RSTがア
クティブとなる度に、読み出しアドレスが順次カウント
アップされるようになっている。その結果、メモリ部1
0から出力されるパルス信号Px、Pyのパルス長のデ
ータはリセット信号RSTがアクティブとなる度に次の
データに移行することになる。The read address control unit 50 is the memory unit 1.
A register circuit for generating a read address of 0, to which a reset signal RST output from the unit time counter 30 and command data output from the control computer 2 are input. That is, the read address is sequentially incremented each time the reset signal RST becomes active. As a result, the memory unit 1
The pulse length data of the pulse signals Px and Py output from 0 shifts to the next data every time the reset signal RST becomes active.
【0019】メモリ部10には円弧移動用、直線移動用
等のパルス長のデータがその種類毎に記録されているこ
とについては上述した。これらのパルス長のデータの読
み出しは、制御用コンピュータ2からの指令により読み
出しアドレス制御部50を通じてその種類毎に切り替え
られるようになっている。It has been described above that the memory unit 10 records pulse length data for arc movement, linear movement, etc. for each type. Reading of data of these pulse lengths can be switched for each type through the read address control unit 50 in response to a command from the control computer 2.
【0020】ここでメモリ部10にデータとして記録す
べきパルス長の設定方法について図3及び図4を参照し
て説明する。まず、図3(a)に示すように、パルス信
号Px、Pyにおいて単位時間T内のパルス数が異なる
場合、そのパルス周波数が同一であるときには、少ない
パルス数の方、ここではパルス信号Pxの全てのパルス
が先に出力されてしまうことになる。よって、パルス信
号Pxとパルス信号pyとは単位時間Tの始めにおいて
同期がとれているものの、その終わりにおいて同期がと
れておらず、その結果、X軸用、Y軸用モータ3、4、
ひいてはX軸、Y軸が補間された状態にならない。A method of setting the pulse length to be recorded as data in the memory section 10 will be described with reference to FIGS. 3 and 4. First, as shown in FIG. 3A, when the pulse signals Px and Py have different numbers of pulses within the unit time T, when the pulse frequencies are the same, the smaller number of pulses, here, the pulse signal Px All pulses will be output first. Therefore, although the pulse signal Px and the pulse signal py are synchronized at the beginning of the unit time T, they are not synchronized at the end, and as a result, the X-axis and Y-axis motors 3, 4,
As a result, the X and Y axes are not interpolated.
【0021】そこで、図4(b)に示すように、パルス
信号Px、Pyが単位時間T内において均等に出力され
るようにパルス長を単位時間Tとパルス数によって修正
する。具体的には、X軸用、Y軸用モータ3、4におい
て、単位時間T当たりに出力される最大のパルス数をX
とし、そのときのパルス長をmとする。所望のパルス数
がYであったとすると、その所望のパルス数でのパルス
長nは、n=(X/Y)mとなる。このnのパルス長で
パルス信号Px、Pyを出力すれば、パルス信号Px、
Pyが単位時間T内の均等に割り振られて出力される。Therefore, as shown in FIG. 4B, the pulse length is modified by the unit time T and the number of pulses so that the pulse signals Px and Py are evenly output within the unit time T. Specifically, in the X-axis and Y-axis motors 3 and 4, the maximum number of pulses output per unit time T is X.
And the pulse length at that time is m. If the desired number of pulses is Y, the pulse length n at that desired number of pulses is n = (X / Y) m. If the pulse signals Px and Py are output with the pulse length of n, the pulse signals Px and Py
Py is evenly distributed within the unit time T and output.
【0022】このような方法でパルス信号Pxのパルス
長が設定されると、パルス信号Pxとパルス信号Pyと
は単位時間Tの始めにおいてだけでなく、その終わりに
おいても同期がとれることになり、その結果、X軸用、
Y軸用モータ3、4、ひいてはX軸、Y軸が補間された
状態となる。When the pulse length of the pulse signal Px is set by such a method, the pulse signal Px and the pulse signal Py can be synchronized not only at the beginning of the unit time T but also at the end thereof. As a result, for the X-axis,
The Y-axis motors 3 and 4, and thus the X-axis and Y-axis are interpolated.
【0023】もっとも、上記演算で端数が出る場合、端
数が0.5未満であると、図5(a)に示すように単位
時間Tの境界にかかる最後のパルス信号Px又はPyが
ローの部分で単位時間Tの境界となり、出力されない場
合がある。これを防ぐために、パルス信号Px又はPy
が単位時間Tで立ち下がるように、パルス長を修正して
増分しておくと良い。上記演算の端数が0.5以上とな
るようにパルス長を修正すれば、図5(b)に示すよう
に単位時間Tの境界にかかる最後のパルス信号Px又は
Pyがハイの部分で単位時間Tの境界となり、リセット
されたのと同じことになる。However, when the fraction is obtained by the above calculation, if the fraction is less than 0.5, as shown in FIG. 5A, the last pulse signal Px or Py applied to the boundary of the unit time T is a low portion. May become the boundary of the unit time T and may not be output. In order to prevent this, the pulse signal Px or Py
It is advisable to correct the pulse length so that it will fall at the unit time T and to increment it. If the pulse length is modified so that the fraction of the above calculation becomes 0.5 or more, as shown in FIG. 5B, the unit time is the unit time when the last pulse signal Px or Py applied to the boundary of the unit time T is high. It becomes the boundary of T, and is the same as when it was reset.
【0024】要するに、パルス信号Pxとパルス信号P
yとは単位時間Tの始め及び終わりにおいて同期がとれ
るように両信号のパルス長を設定することが必要であ
る。このように設定された両信号のパルス長のデータが
単位時間T毎にメモリ部10に予め記録するようにして
いる。メモリ部10に予め記録された、X軸用、Y軸用
モータ3、4を単位時間T毎に所定速度で各々動作させ
るためのパルス長のデータとはこのように設定されたデ
ータを指している。In short, the pulse signal Px and the pulse signal P
It is necessary to set the pulse lengths of both signals so that y is synchronized with the beginning and end of the unit time T. The data of the pulse lengths of both signals set in this way is recorded in advance in the memory unit 10 every unit time T. The pulse length data recorded in advance in the memory unit 10 for operating the X-axis and Y-axis motors 3 and 4 at a predetermined speed for each unit time T refers to the data set in this way. There is.
【0025】以上のように構成された多軸補間制御装置
1の動作について説明する。同装置1が通電されると、
単位時間カウンタ30及び基準クロックカウンタ201
x、201yが同時にカウントを開始する。The operation of the multi-axis interpolation control device 1 configured as above will be described. When the device 1 is energized,
Unit time counter 30 and reference clock counter 201
x and 201y start counting at the same time.
【0026】そして、制御用コンピュータ2から出力さ
れた指令がX−Yテーブルを円弧動作させる場合、読み
出しアドレス制御部50により当該指令に応じたパター
ンのデータx、yがメモリ部10から各々出力される。
この場合、制御用コンピュータ2により単位時間カウン
タ30における単位時間Tの設定値がT1に書き換えら
れる。When the command output from the control computer 2 causes the XY table to perform an arc operation, the read address control unit 50 outputs pattern data x and y from the memory unit 10 in accordance with the command. It
In this case, the control computer 2 rewrites the set value of the unit time T in the unit time counter 30 to T1.
【0027】基準クロックカウンタ201xの計数値A
1がデータxに等しくなると、比較部202xの出力の
論理が反転すると同時に、基準クロックカウンタ201
xがリセットされ、その後、基準クロックカウンタ20
1xの計数値A1がデータxに等しくなると、比較部2
02xの出力の論理が更に反転する。この結果、パルス
の半周期がデータxであるパルス信号Pxが生成され
る。以後はこの繰り返しであり、単位時間カウンタ30
のリセット信号RSTがアクティブになるまでパルス信
号Pxが連続して生成され、パルス信号同期処理部40
xを介してX軸用モータ3に出力される。Count value A of the reference clock counter 201x
When 1 becomes equal to the data x, the logic of the output of the comparison unit 202x is inverted, and at the same time, the reference clock counter 201
x is reset and then the reference clock counter 20
When the count value A1 of 1x becomes equal to the data x, the comparison unit 2
The logic of the 02x output is further inverted. As a result, the pulse signal Px whose half cycle of the pulse is the data x is generated. This is repeated thereafter, and the unit time counter 30
The pulse signal Px is continuously generated until the reset signal RST becomes active, and the pulse signal synchronization processing unit 40
It is output to the X-axis motor 3 via x.
【0028】一方、単位時間カウンタ30の計数値が単
位時間T1に等しくなると、リセット信号RSTがアク
ティブになり、パルス信号同期処理部40xによりパル
ス信号Pxがリセットされる。リセット信号RSTがア
クティブになると、メモリ部10の読み出しアドレスが
カウントアップされ、次のデータx’がメモリ部10か
ら出力される。以後は上記と全く同様である。On the other hand, when the count value of the unit time counter 30 becomes equal to the unit time T1, the reset signal RST becomes active and the pulse signal synchronization processing section 40x resets the pulse signal Px. When the reset signal RST becomes active, the read address of the memory unit 10 is counted up, and the next data x ′ is output from the memory unit 10. The subsequent steps are exactly the same as above.
【0029】上記した内容はパルス信号Pxであるが、
パルス信号Pyについても全く同様である。その結果、
パルス信号Px、Pyとの関係については図3(b)に
示すようになる。このように単位時間T1毎に同期した
パルス信号Px、PyがX軸用、Y軸用モータ3、4に
各々出力されるので、X軸用、Y軸用モータ3、4、ひ
いてはX軸、Y軸が補間動作され、結果として、所望の
円弧動作が実現されることになる。The above-mentioned content is the pulse signal Px,
The same applies to the pulse signal Py. as a result,
The relationship with the pulse signals Px and Py is as shown in FIG. In this way, the pulse signals Px and Py synchronized for each unit time T1 are output to the X-axis and Y-axis motors 3 and 4, respectively, so that the X-axis and Y-axis motors 3 and 4, and thus the X-axis, The Y axis is interpolated, and as a result, the desired circular arc movement is realized.
【0030】また、制御用コンピュータ2から出力され
た指令がX−Yテーブルを直線移動させる場合、読み出
しアドレス制御部50により当該指令に応じたパターン
のデータx、yがメモリ部10から各々出力される。こ
の場合、制御用コンピュータ2により単位時間カウンタ
30における単位時間Tの設定値がT2に書き換えられ
る。その後は上記と全く同様の動作となり、単位時間T
2毎に同期したパルス信号Px、PyがX軸用、Y軸用
モータ3、4に各々出力されるので、X軸用、Y軸用モ
ータ3、4、ひいてはX軸、Y軸が補間動作され、結果
として、所望の直線移動が実現されることになる。制御
用コンピュータ2から出力された指令が上記以外である
場合も全く同様である。When the command output from the control computer 2 linearly moves the XY table, the read address control unit 50 outputs the pattern data x and y from the memory unit 10 according to the command. It In this case, the control computer 2 rewrites the set value of the unit time T in the unit time counter 30 to T2. After that, the same operation as above is performed, and the unit time T
Since the pulse signals Px and Py synchronized for each 2 are output to the X-axis and Y-axis motors 3 and 4, respectively, the X-axis and Y-axis motors 3 and 4, and eventually the X-axis and Y-axis, perform interpolation operations. As a result, a desired linear movement is realized. The same applies when the command output from the control computer 2 is other than the above.
【0031】よって、従来例による場合とは異なり、演
算を行うことなく、X軸用、Y軸用モータ3、4の補間
動作を実現することが可能になる。また、メモリ部10
に記録されたデータx、yを同じ比率で倍にすることに
より、X−Yテーブルの拡大縮小動作を簡単に実現する
ことが可能となる。更に、X−Yテーブルを複雑なパタ
ーンで移動させるときであっても、そのためのデータを
メモリ部10に用意しておくだけで良く、極めて簡単に
実現することが可能である。Therefore, unlike the case of the conventional example, it is possible to realize the interpolation operation of the X-axis and Y-axis motors 3 and 4 without performing calculations. In addition, the memory unit 10
By doubling the data x and y recorded in the same ratio, it is possible to easily realize the enlargement / reduction operation of the XY table. Further, even when the XY table is moved in a complicated pattern, it is sufficient to prepare the data for that purpose in the memory unit 10, and it is possible to realize it extremely easily.
【0032】上記実施形態においては2軸について説明
したが、これ以上の多軸であっても同様に適用可能であ
る。この場合、基準クロックカウンタについては各軸毎
に必要であるが、単位時間カウンタについては補間する
一群について1つのみで良いことになる。このような3
軸以上の場合であっても、補間動作のための特別な演算
を行う必要がない以上、ハードウエア自体が大幅に複雑
にならず、装置の高性能化及び低コスト化を図ることが
可能になる。また、NCマシンだけに適用されず、プリ
ンタ等にも同様に適用可能である。更に、制御用コンピ
ュータの下で動作させるのではなく、多軸補間制御装置
の単独で多軸用モータの補間動作を行うような形態をと
ってもかまわない。In the above-mentioned embodiment, the description has been made on two axes, but the present invention can be similarly applied to the case of more axes. In this case, the reference clock counter is required for each axis, but only one unit time counter is required for each group to be interpolated. Like this 3
Even if the number of axes is larger than the number of axes, there is no need to perform a special calculation for the interpolation operation, so the hardware itself does not become significantly complicated, and it is possible to achieve high performance and low cost of the device. Become. Further, it is not applicable only to the NC machine, but can be similarly applied to a printer or the like. Further, the multi-axis interpolation control device may perform the interpolation operation of the multi-axis motor by itself instead of operating under the control computer.
【0033】なお、本発明に係る多軸補間制御装置は上
記実施形態に限定されず、メモリ部等については同一機
能を有する限り、どのような種類又は構成のものを用い
てもかまわない。パルスにより動作し得る限りモータの
種類についても限定されず、ステッピングモータの代わ
りに直流モータ等を用いてかまわない。The multi-axis interpolation control device according to the present invention is not limited to the above embodiment, and any type or structure may be used as long as it has the same function for the memory section and the like. The type of motor is not limited as long as it can operate with pulses, and a DC motor or the like may be used instead of the stepping motor.
【0034】[0034]
【発明の効果】以上、本発明に係る多軸補間制御装置に
よる場合、メモリを上手く活用して複数のモータを動作
させるためのパルス信号を各々生成する一方、各パルス
信号が単位時間に同期して当該モータに各々出力される
回路構成となっているので、演算を行うことなく多軸用
の複数のモータの補間動作を実現させることが可能にな
った。従来例による場合とは異なり、演算を行うことが
不要である以上、たとえ補間動作すべきモータの数が多
いときであっても、ハードウエア全体が非常にシンプル
となり、大幅な低コスト化を図ることが可能になる。し
かもX−Yテーブル等を複雑なパターンで移動させると
きであっても、そのためのデータをメモリ部に用意して
おくだけで良く、極めて簡単に実現することが可能にな
る。よって、同装置の低コスト化及び高性能化を図る上
で大きな意義がある。As described above, in the case of the multi-axis interpolation control device according to the present invention, the pulse signals for operating the plurality of motors are generated by making good use of the memory, while each pulse signal is synchronized with the unit time. Since the circuit is configured to be output to each of the motors, it is possible to realize the interpolating operation of a plurality of motors for multiple axes without performing calculation. Unlike the case of the conventional example, since it is not necessary to perform the calculation, even if there are a large number of motors to be interpolated, the entire hardware becomes very simple, and a significant cost reduction is achieved. It will be possible. Moreover, even when the XY table or the like is moved in a complicated pattern, it is only necessary to prepare the data for that purpose in the memory section, which can be realized very easily. Therefore, there is great significance in reducing the cost and improving the performance of the device.
【図1】本発明の実施の形態を説明するための図であっ
て、多軸補間制御装置のブロック図である。FIG. 1 is a diagram for explaining an embodiment of the present invention and is a block diagram of a multi-axis interpolation control device.
【図2】同装置のメモリ部のデータの内容を説明するた
めの図であってX軸用モータを動作させるためのパルス
信号の部分波形図である。FIG. 2 is a diagram for explaining the content of data in a memory unit of the same apparatus and is a partial waveform diagram of a pulse signal for operating an X-axis motor.
【図3】同装置のメモリ部にデータとして記録されるパ
ルス長の設定方法について説明するための図であってパ
ルス信号のタイミングチャートである。FIG. 3 is a timing chart of a pulse signal for explaining a method of setting a pulse length recorded as data in a memory unit of the same device.
【図4】同装置のメモリ部にデータとして記録されるパ
ルス長の設定方法について説明するための別のパルス信
号のタイミングチャートである。FIG. 4 is a timing chart of another pulse signal for explaining a method of setting a pulse length recorded as data in a memory unit of the same device.
【図5】従来例を説明するための図であって、多軸補間
制御装置のブロック図である。FIG. 5 is a diagram for explaining a conventional example and is a block diagram of a multi-axis interpolation control device.
1 多軸補間制御装置 10 メモリ部 20x、20y パルス信号生成部 30 単位時間カウンタ 40x、40y パルス信号同期処理部 50 読み出しアドレス制御部 2、3 X軸用、Y軸用モータ 1 Multi-axis interpolation controller 10 memory section 20x, 20y pulse signal generator 30 unit time counter 40x, 40y pulse signal synchronization processing unit 50 Read address control unit 2, 3 X-axis and Y-axis motors
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲田 晃穂 京都府京都市右京区嵯峨広沢南下馬町12番 地 マイコム株式会社内 Fターム(参考) 5H269 AB01 BB01 BB03 BB05 BB09 CC01 CC18 JJ02 RB11 RC09 5H572 AA14 BB07 DD08 EE03 JJ02 JJ03 JJ13 JJ17 KK04 KK05 5H580 AA03 BB09 CA11 FA13 FA14 FA26 FB05 GG03 GG04 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Akiho Inada No. 12 Minamishitamachi, Sagahirozawa, Ukyo-ku, Kyoto Prefecture, Kyoto Prefecture Local MyCom Co., Ltd. F-term (reference) 5H269 AB01 BB01 BB03 BB05 BB09 CC01 CC18 JJ02 RB11 RC09 5H572 AA14 BB07 DD08 EE03 JJ02 JJ03 JJ13 JJ17 KK04 KK05 5H580 AA03 BB09 CA11 FA13 FA14 FA26 FB05 GG03 GG04
Claims (3)
多軸補間制御装置において、複数のモータを単位時間毎
に所定速度で各々動作させるためのパルス長のデータが
予め各々記録されたメモリ部と、メモリ部から出力され
た各データに応じたパルス長を有したパルス信号を各々
順次生成するとともに当該モータに向けて各々出力する
パルス信号生成部と、基準クロックを計数するとともに
当該計数結果が単位時間を示す毎にリセットする単位時
間カウンタと、パルス出力信号生成部の後段に各々設け
られており且つ単位時間カウンタのリセットのタイミン
グに応じて当該パルス信号生成部から出力された各パル
ス信号を各々リセットするパルス信号同期処理部と、単
位時間カウンタのリセットのタイミングに応じてメモリ
部の読み出しアドレスを順次変化させる読み出しアドレ
ス制御部とを具備したことを特徴とする多軸補間制御装
置。1. A multi-axis interpolation control device for interpolating a plurality of motors for a multi-axis, a memory prerecorded with pulse length data for operating a plurality of motors at a predetermined speed per unit time. Section, a pulse signal generation section that sequentially generates a pulse signal having a pulse length corresponding to each data output from the memory section and outputs each to the motor, and a reference clock, and the counting result A unit time counter for resetting each time indicating a unit time, and each pulse signal output from the pulse signal generator provided at the subsequent stage of the pulse output signal generator and corresponding to the reset timing of the unit time counter. The pulse signal synchronization processing unit that resets each of the above, and the read address of the memory unit according to the reset timing of the unit time counter. A multi-axis interpolation control device, comprising: a read address control unit that sequentially changes the address.
て、前記パルス出力信号生成部は、基準クロックを計数
する基準クロックカウンタと、メモリ部から出力された
データと基準クロックカウンタの計数値とを大小比較し
当該比較結果をパルス出力信号として出力する比較部と
を有しており、前記計数値が前記データと等しくなった
タイミングで基準クロックカウンタをリセットする構成
となっていることを特徴とする多軸補間制御装置。2. The multi-axis interpolation control device according to claim 1, wherein the pulse output signal generation unit counts a reference clock, a data output from the memory unit, and a count value of the reference clock counter. And a comparison unit that outputs the comparison result as a pulse output signal, and the reference clock counter is reset at a timing when the count value becomes equal to the data. Multi-axis interpolation controller.
において、前記メモリ部には、多軸用の複数のモータを
複数種のパターンで動作させるために必要なパルス長の
データがその種類毎に予め記録されており、当該パルス
長のデータの読み出しが前記読み出しアドレス制御部を
通じてその種類毎に切り替え可能になっていることを特
徴とする多軸補間制御装置。3. The multi-axis interpolation control device according to claim 1, wherein the memory section stores data of pulse lengths required to operate a plurality of motors for a multi-axis in a plurality of types of patterns. A multi-axis interpolation control device, which is recorded in advance for each type and is capable of switching reading of data of the pulse length for each type through the read address control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001200400A JP3640909B2 (en) | 2001-07-02 | 2001-07-02 | Multi-axis interpolation controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001200400A JP3640909B2 (en) | 2001-07-02 | 2001-07-02 | Multi-axis interpolation controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018885A true JP2003018885A (en) | 2003-01-17 |
JP3640909B2 JP3640909B2 (en) | 2005-04-20 |
Family
ID=19037528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001200400A Expired - Fee Related JP3640909B2 (en) | 2001-07-02 | 2001-07-02 | Multi-axis interpolation controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3640909B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114690692A (en) * | 2022-06-01 | 2022-07-01 | 浙江大学 | High-speed interpolation pulse output method and device based on shift register |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109343473B (en) * | 2018-09-27 | 2020-02-14 | 中国科学院力学研究所 | High-speed high-precision multi-axis synchronous motion control method based on double clocks |
-
2001
- 2001-07-02 JP JP2001200400A patent/JP3640909B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114690692A (en) * | 2022-06-01 | 2022-07-01 | 浙江大学 | High-speed interpolation pulse output method and device based on shift register |
CN114690692B (en) * | 2022-06-01 | 2022-09-20 | 浙江大学 | High-speed interpolation pulse output method and device based on shift register |
Also Published As
Publication number | Publication date |
---|---|
JP3640909B2 (en) | 2005-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2570845B2 (en) | Information processing device | |
JP5522050B2 (en) | Clock dividing circuit, clock distributing circuit, clock dividing method and clock distributing method | |
JPH053032B2 (en) | ||
JP2003018885A (en) | Multi-shaft interpolation controller | |
KR100304393B1 (en) | Motor control apparatus | |
CN114690692B (en) | High-speed interpolation pulse output method and device based on shift register | |
JPS621055A (en) | Direct memory access controller | |
JP2619016B2 (en) | Digital control device | |
JPH0879029A (en) | Four-phase clock pulse generating circuit | |
JPS61189731A (en) | Discrete value counting circuit | |
JP2567695B2 (en) | Image data enlargement / reduction circuit | |
JPH0245888A (en) | Interpolation generating circuit for straight line and luminance | |
JP2586340B2 (en) | Test signal insertion circuit | |
JPH0627434Y2 (en) | Pen head drive controller for plotter | |
JP3455356B2 (en) | Multi-channel timer | |
JP3512571B2 (en) | Pulse generator | |
JPS6162107A (en) | Pulse generating device | |
JPS61130989A (en) | X ray image processor | |
JP2001267909A (en) | Signal processing unit and its method | |
JPH0335334A (en) | Information processor | |
JPH11101855A (en) | Testing circuit and testing method for semiconductor integrated circuit and semiconductor device | |
JP2005301839A (en) | Pulse output ic for driving motor | |
JPH06103447B2 (en) | Sequencer | |
JPH0879210A (en) | Multiplex circuit | |
JPH04207897A (en) | Message channel velocity converting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130128 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |