JP2003018865A - Power supply device - Google Patents

Power supply device

Info

Publication number
JP2003018865A
JP2003018865A JP2001198391A JP2001198391A JP2003018865A JP 2003018865 A JP2003018865 A JP 2003018865A JP 2001198391 A JP2001198391 A JP 2001198391A JP 2001198391 A JP2001198391 A JP 2001198391A JP 2003018865 A JP2003018865 A JP 2003018865A
Authority
JP
Japan
Prior art keywords
diode
capacitor
rectifier
voltage
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001198391A
Other languages
Japanese (ja)
Other versions
JP3931591B2 (en
Inventor
Kazuo Yoshida
和雄 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001198391A priority Critical patent/JP3931591B2/en
Publication of JP2003018865A publication Critical patent/JP2003018865A/en
Application granted granted Critical
Publication of JP3931591B2 publication Critical patent/JP3931591B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply device which can reduce losses and noise of switching devices and realize a high efficiency. SOLUTION: A smoothing capacitor C0 is connected with an output end of a rectifier DB via a parallel circuit comprising a diode D1 and a capacitor C1. A series circuit comprising switching devices Q1 and Q2 is connected with both the ends of the smoothing capacitor C0 via a parallel circuit comprising a diode D2 and a capacitor C2 and reverse-parallel diodes and parallel capacitors C4 and C5 of snubber circuits are connected with the respective switching devices. A load circuit 2 is connected between the connection point of the switching devices Q1 and Q2 and the one output end of the rectifier DB via a transformer T1, and an impedance element Z is connected between the connection point of the switching devices Q1 and Q2 and the connection point of the diodes D1 and D2. The capacitor C1 can be connected in parallel between the output ends of the rectifier DB. The capacitor C2 can be connected in parallel between both the ends of the series circuit comprising the switching devices Q1 and Q2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、交流電圧を整流平
滑して得た直流電圧を高周波電圧に変換して負荷回路に
高周波電力を供給する電源装置に関するものであり、例
えば放電灯点灯装置に利用されるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting a direct current voltage obtained by rectifying and smoothing an alternating current voltage into a high frequency voltage and supplying a high frequency power to a load circuit. It is used.

【0002】[0002]

【従来の技術】従来、交流電源からの交流電圧を整流お
よび平滑して直流電圧に変換し、この直流電圧をインバ
ータにより高周波電圧に変換して、負荷共振回路に高周
波電力を供給する電源装置が広く使用されている。
2. Description of the Related Art Conventionally, a power supply device for rectifying and smoothing an AC voltage from an AC power source to convert it into a DC voltage, converting this DC voltage into a high frequency voltage by an inverter, and supplying a high frequency power to a load resonance circuit is known. Widely used.

【0003】図16は、このような従来の電源装置を示
す回路図である。この電源装置は、交流電源ACからの
交流電圧を直流電圧に全波整流する全波整流器DBと、
この全波整流器DBの正極出力端子と順方向にアノード
が接続される第1ダイオードD1と、このダイオードD
1のカソードと整流器DBの負極性出力端子との間に接
続される平滑コンデンサC0と、ダイオードD1のカソ
ードと順方向にアノードが接続される第2ダイオードD
2と、このダイオードD2のカソードと全波整流器DB
の負極性出力端子との間に直列接続される一対のスイッ
チング素子Q1、Q2と、これら一対のスイッチング素
子Q1、Q2のオン/オフ制御を行う制御回路1と、一
対のスイッチング素子Q1、Q2の接続点と整流器DB
の正極性出力端子との間に接続される1次巻線n1を有
するとともに負荷回路2と接続される2次巻線n2を有
するトランスT1と、ダイオードD1、D2とそれぞれ
並列接続されるコンデンサC1、C2とを備えている。
FIG. 16 is a circuit diagram showing such a conventional power supply device. This power supply device is a full-wave rectifier DB that full-wave rectifies an AC voltage from an AC power supply AC into a DC voltage,
A first diode D1 whose anode is connected in the forward direction to the positive output terminal of this full-wave rectifier DB, and this diode D
Smoothing capacitor C0 connected between the cathode of No. 1 and the negative output terminal of the rectifier DB, and the second diode D whose anode is connected to the cathode of the diode D1 in the forward direction.
2, the cathode of this diode D2 and the full-wave rectifier DB
Of the pair of switching elements Q1 and Q2 connected in series with the negative output terminal of the control circuit 1 for controlling ON / OFF of the pair of switching elements Q1 and Q2, and the pair of switching elements Q1 and Q2. Connection point and rectifier DB
, A transformer T1 having a primary winding n1 connected to the positive output terminal and a secondary winding n2 connected to the load circuit 2, and a capacitor C1 connected in parallel with the diodes D1 and D2. , C2.

【0004】スイッチング素子Q1、Q2の各々は、例
えばMOSFETであり、ソース・サブストレイト間が
接続されており、ドレイン及びソースにそれぞれカソー
ド及びアノードが接続される寄生ダイオードを有する構
造になっている。また、制御回路1は、交流電源ACの
周波数よりも十分に高いスイッチング周波数の動作でス
イッチング素子Q1,Q2を交互にオン/オフさせる。
すなわち、スイッチング周波数は、一周期の間で交流電
源ACの電圧が一定と見なせる程度に設定される。
Each of the switching elements Q1 and Q2 is, for example, a MOSFET, is connected between the source and the substrate, and has a structure having a parasitic diode in which a cathode and an anode are connected to a drain and a source, respectively. Further, the control circuit 1 alternately turns on / off the switching elements Q1 and Q2 by the operation of the switching frequency sufficiently higher than the frequency of the AC power supply AC.
That is, the switching frequency is set to such an extent that the voltage of the AC power supply AC can be regarded as constant during one cycle.

【0005】また、負荷回路2は、2次巻線n2の両端
と各一端が接続される一対のフィラメントを有する放電
ランプ(蛍光ランプ)FLと、上記一対のフィラメント
の各他端間に接続される予熱・共振用のコンデンサC3
とにより構成されている。さらに、トランスT1はリー
ケージトランスであり、このトランスT1の漏れインダ
クタンスとコンデンサC3とにより共振回路が形成され
る構成になっている(特願平11−45411号)。
The load circuit 2 is connected between a discharge lamp (fluorescent lamp) FL having a pair of filaments, one end of which is connected to both ends of the secondary winding n2, and the other end of the pair of filaments. Preheating / resonance capacitor C3
It is composed of and. Further, the transformer T1 is a leakage transformer, and a resonance circuit is formed by the leakage inductance of the transformer T1 and the capacitor C3 (Japanese Patent Application No. 11-45411).

【0006】また、上記電源装置においては、スイッチ
ングノイズの低減のために各々のスイッチング素子Q
1,Q2に並列接続するスナバ回路となるコンデンサC
4、C5を備える。
In the above power supply device, each switching element Q is used to reduce switching noise.
Capacitor C that is a snubber circuit connected in parallel to 1, Q2
4 and C5.

【0007】図16の電源装置の高周波的な動作波形を
図17に示す。また、低周波的な動作波形を図18に示
す。図17における電圧VQ1、VQ2、VC1、VC2及び電
流I T1、IQ1、IQ2、Iinの各々は、図16に示す同
符号の信号と対応しており、それぞれスイッチング素子
Q1,Q2の電圧、コンデンサC1,C2の電圧、トラ
ンスT1、スイッチング素子Q1,Q2の電流、および
入力電流を意味する。同様に、図18における電圧
C1、VC2、VT1及び電流IT1、Iinの各々も図16
に示す同符号の信号に対応している。IFLは放電ランプ
FLの電流である。
A high-frequency operation waveform of the power supply device shown in FIG.
It shows in FIG. Fig. 18 shows the low-frequency operation waveform.
You Voltage V in FIG.Q1, VQ2, VC1, VC2And electricity
Flow I T1, IQ1, IQ2, Iin are the same as those shown in FIG.
Corresponding to the sign signal, each switching element
Q1, Q2 voltage, capacitor C1, C2 voltage, transistor
Current of the switching element Q1, Q2, and
It means the input current. Similarly, the voltage in FIG.
VC1, VC2, VT1And current IT1, Iin are also shown in FIG.
It corresponds to the signal of the same sign shown in. IFLIs a discharge lamp
This is the FL current.

【0008】以下、定常状態の回路動作について図1
7、図18を用いて簡単に説明する。図17の時刻t1
では、スイッチング素子Q2がターンオンする。図17
の時刻t1において、スイッチング素子Q2はターンオ
ン、スイッチング素子Q1はターンオフすると、トラン
スT1に蓄積されるエネルギーにより、トランスT1の
1次巻線n1→ダイオードD1→平滑コンデンサC0→
スイッチング素子Q2の寄生ダイオードの径路で電流が
流れる。そして、トランスT1の2次巻線n2より放電
灯FLに電力を供給する。
Hereinafter, the circuit operation in the steady state will be described with reference to FIG.
A brief description will be given with reference to FIGS. Time t1 in FIG.
Then, the switching element Q2 is turned on. FIG. 17
At time t1, the switching element Q2 is turned on and the switching element Q1 is turned off, and the energy accumulated in the transformer T1 causes the primary winding n1 of the transformer T1 → diode D1 → smoothing capacitor C0 →
A current flows in the path of the parasitic diode of the switching element Q2. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1.

【0009】図17の時刻t2において、トランスT1
に蓄積されるエネルギーが零となり、平滑コンデンサC
0が直流電源となり、平滑コンデンサC0→コンデンサ
C1→トランスT1の1次巻線n1→スイッチング素子
Q2の径路で電流が流れる。そして、トランスT1の2
次巻線n2より放電灯FLに電力を供給する。
At time t2 in FIG. 17, the transformer T1
The energy stored in the capacitor becomes zero and the smoothing capacitor C
0 serves as a DC power source, and a current flows through a path of smoothing capacitor C0 → capacitor C1 → primary winding n1 of transformer T1 → switching element Q2. And the transformer T1 2
Electric power is supplied to the discharge lamp FL from the next winding n2.

【0010】図17の時刻t3において、VC0(平滑コ
ンデンサC0の電圧)+VC1(第1コンデンサC1の電
圧)<Vs(交流電源電圧)となり、交流電源AC→ダ
イオードブリッジDB→トランスT1の1次巻線n1→
スイッチング素子Q2→ダイオードブリッジDBの径路
で電流が流れ、入力電流を取り込む。そして、トランス
T1の2次巻線n2より放電灯FLに電力を供給する。
At time t3 in FIG. 17, V C0 (voltage of smoothing capacitor C0) + V C1 (voltage of first capacitor C1) <Vs (AC power supply voltage), and AC power supply AC → diode bridge DB → transformer T1 1 Next winding n1 →
A current flows in the path from the switching element Q2 to the diode bridge DB and takes in the input current. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1.

【0011】図17の時刻t4において、スイッチング
素子Q1はターンオン、スイッチング素子Q2はターン
オフし、トランスT1に蓄積されたエネルギーにより、
トランスT1の1次巻線n1→スイッチング素子Q1の
寄生ダイオード→コンデンサC2→平滑コンデンサC0
→ダイオードブリッジDB→交流電源AC→ダイオード
ブリッジDBの径路で電流が流れる。そして、トランス
T1の2次巻線n2より放電灯FLに電力を供給する。
At time t4 in FIG. 17, the switching element Q1 is turned on, the switching element Q2 is turned off, and the energy accumulated in the transformer T1 causes
Primary winding n1 of transformer T1 → parasitic diode of switching element Q1 → capacitor C2 → smoothing capacitor C0
→ Diode bridge DB → AC power supply AC → Current flows in the path of diode bridge DB. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1.

【0012】図17の時刻t5において、トランスT1
に蓄積されたエネルギーが零となり、第1のコンデンサ
C1と第2のコンデンサC2が直流電源となり、コンデ
ンサC1→コンデンサC2→スイッチング素子Q1→ト
ランスT1の1次巻線n1の径路で電流が流れる。そし
て、トランスT1の2次巻線n2より放電灯FLに電力
を供給する。
At time t5 in FIG. 17, the transformer T1
The energy stored in 0 becomes zero, the first capacitor C1 and the second capacitor C2 serve as a DC power source, and a current flows in the path of the primary winding n1 of the capacitor C1 → capacitor C2 → switching element Q1 → transformer T1. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1.

【0013】図17の時刻t6において、第2のコンデ
ンサC2の充電電圧VC2が零となり、第1のコンデンサ
C1が直流電源となり、コンデンサC1→ダイオードD
2→スイッチング素子Q1→トランスT1の1次巻線n
1の径路で電流が流れる。そして、トランスT1の2次
巻線n2より放電灯FLに電力を供給する。
At time t6 in FIG. 17, the charging voltage V C2 of the second capacitor C2 becomes zero, the first capacitor C1 becomes a DC power source, and the capacitor C1 → diode D
2 → switching element Q1 → primary winding n of transformer T1
The current flows in the path of 1. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1.

【0014】そして、図17の時刻t7において、回路
動作は時刻t1と同様となり、これら一連の回路動作に
より、負荷回路2に高周波電力が供給される。すなわ
ち、交流電源ACの1周期において、上記の主要な信号
波形を観察すると図18に示すようになる。
At time t7 in FIG. 17, the circuit operation becomes similar to that at time t1, and high frequency power is supplied to the load circuit 2 by the series of circuit operations. That is, when the above-mentioned main signal waveforms are observed in one cycle of the AC power supply AC, it becomes as shown in FIG.

【0015】ここで、この図18に示すように、交流電
源ACの電圧が正弦波状に上昇及び下降すると、コンデ
ンサC1の電圧VC1が正弦波状に下降及び上昇すると同
時に、コンデンサC2の電圧VC2は、交流電源の正弦波
状の電圧と同様に上昇及び下降することによって、トラ
ンスT1の1次巻線n1に印加する電圧VT1は、ほぼ一
定の変動振幅電圧になる。この結果、2次側の負荷回路
2に流れる電流IFLの波高率が小さくなる。
As shown in FIG. 18, when the voltage of the AC power supply AC rises and falls sinusoidally, the voltage V C1 of the capacitor C1 descends and rises sinusoidally, and at the same time, the voltage V C2 of the capacitor C2. Rises and falls similarly to the sinusoidal voltage of the AC power supply, so that the voltage V T1 applied to the primary winding n1 of the transformer T1 becomes a substantially constant fluctuating amplitude voltage. As a result, the crest factor of the current I FL flowing through the load circuit 2 on the secondary side becomes small.

【0016】[0016]

【発明が解決しようとする課題】しかし、図16の電源
装置では、スイッチング素子Q1,Q2のスイッチング
ノイズ低減のために、スイッチング素子Q1、Q2の各
々にスナバ回路としてコンデンサC4、C5を並列接続
している。
However, in the power supply device of FIG. 16, capacitors C4 and C5 are connected in parallel as snubber circuits to each of the switching elements Q1 and Q2 in order to reduce the switching noise of the switching elements Q1 and Q2. ing.

【0017】このような回路構成において、図17の時
刻t4において、スイッチング素子Q1がターンオン
し、スイッチング素子Q2がターンオフする時、トラン
スT1に蓄積されるエネルギーにより、スナバ回路のコ
ンデンサC5に電荷が充電され、スナバ回路のコンデン
サC4の電荷は放電され、第2のコンデンサC2に充電
される。この時、前記第2のコンデンサC2の容量は平
滑コンデンサC0よりも充分小さいため、スナバ回路の
コンデンサC4の放電電流により、急激にコンデンサC
2の電圧が上昇し、また、リンギングを起こし、スイッ
チング素子Q2のスイッチング損失により回路効率の低
下、スイッチングノイズの増大という課題があった。
In such a circuit configuration, at time t4 in FIG. 17, when the switching element Q1 is turned on and the switching element Q2 is turned off, the capacitor C5 of the snubber circuit is charged by the energy accumulated in the transformer T1. Then, the electric charge of the capacitor C4 of the snubber circuit is discharged, and the second capacitor C2 is charged. At this time, since the capacity of the second capacitor C2 is sufficiently smaller than that of the smoothing capacitor C0, the discharge current of the capacitor C4 of the snubber circuit causes the capacitor C2 to suddenly increase.
There is a problem that the voltage of No. 2 rises, ringing occurs, and the switching loss of the switching element Q2 causes a decrease in circuit efficiency and an increase in switching noise.

【0018】本発明は上述のような点に鑑みてなされた
ものであり、その目的とするところは、スイッチング素
子の損失及びスイッチングノイズを低減し、高効率な電
源装置を提供することにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide a highly efficient power supply device by reducing loss of switching elements and switching noise.

【0019】[0019]

【課題を解決するための手段】請求項1の電源装置は、
上記の課題を解決するために、図1に示すように、交流
電圧Vsを直流電圧に整流する整流器DBと、前記整流
器DBの一方の出力端子と順方向に一端が接続される第
1ダイオードD1と、前記第1ダイオードD1の他端と
前記整流器DBの他方の出力端子との間に接続される平
滑コンデンサC0と、前記第1ダイオードD1の他端と
順方向に一端が接続される第2ダイオードD2と、前記
第2ダイオードD2の他端と前記整流器DBの他方の出
力端子との間に直列接続される一対のスイッチング素子
Q1,Q2と、前記一対のスイッチング素子Q1,Q2
の各々と逆並列接続されるダイオードと、前記一対のス
イッチング素子Q1,Q2の各々に並列接続される少な
くともコンデンサC4,C5により構成されるスナバ素
子と、前記一対のスイッチング素子Q1,Q2の接続点
と前記整流器DBの一方の出力端子との間に接続される
1次巻線n1を有するとともに負荷回路2を接続される
2次巻線n2を有するトランスT1と、前記第1及び第
2ダイオードD1,D2とそれぞれ並列接続される第1
及び第2コンデンサC1,C2と、前記一対のスイッチ
ング素子Q1,Q2の接続点と第1、第2ダイオードD
1,D2の接続点との間に接続されるインピーダンス素
子Zとを備えることを特徴とするものである。
A power supply device according to claim 1 is
In order to solve the above problems, as shown in FIG. 1, a rectifier DB that rectifies an AC voltage Vs into a DC voltage, and a first diode D1 whose one end is connected to one output terminal of the rectifier DB in the forward direction. A smoothing capacitor C0 connected between the other end of the first diode D1 and the other output terminal of the rectifier DB, and a second end connected in the forward direction with the other end of the first diode D1. A diode D2, a pair of switching elements Q1 and Q2 connected in series between the other end of the second diode D2 and the other output terminal of the rectifier DB, and the pair of switching elements Q1 and Q2.
And a snubber element constituted by at least capacitors C4 and C5 connected in parallel to each of the pair of switching elements Q1 and Q2, and a connection point of the pair of switching elements Q1 and Q2. A transformer T1 having a primary winding n1 connected between an output terminal of the rectifier DB and a secondary winding n2 connected to a load circuit 2, and the first and second diodes D1. , D2 respectively connected in parallel
And second capacitors C1 and C2, the connection point of the pair of switching elements Q1 and Q2, and the first and second diodes D.
And an impedance element Z connected between the connection point of D1 and the connection point of D2.

【0020】この構成では、トランスT1の一端がイン
ピーダンス素子Zを介して平滑コンデンサC0にされる
回路構成であるため、スイッチング素子Q2のターンオ
フ及びスイッチング素子Q1のターンオン時間が長くな
ることにより、スナバ回路のコンデンサC4からコンデ
ンサC2への充電電流のピーク値は低くなる。その結
果、スイッチング素子Q2のターンオフ時のドレイン・
ソース電圧を低減し、スイッチング素子Q2の損失を低
減し、スイッチングノイズを低減できる。尚、前記イン
ピーダンス素子Zは、平滑コンデンサC0の電圧もしく
はコンデンサC2の両端電圧程度の耐圧の低い素子でよ
い。
In this configuration, since one end of the transformer T1 is a smoothing capacitor C0 via the impedance element Z, the turn-off time of the switching element Q2 and the turn-on time of the switching element Q1 become long, so that the snubber circuit is formed. The peak value of the charging current from the capacitor C4 to the capacitor C2 becomes low. As a result, when the switching element Q2 is turned off,
The source voltage can be reduced, the loss of the switching element Q2 can be reduced, and the switching noise can be reduced. The impedance element Z may be an element having a low withstand voltage such as the voltage of the smoothing capacitor C0 or the voltage across the capacitor C2.

【0021】また、図9に示すように、第1コンデンサ
C1を前記整流器DBの出力端間に接続する構成として
もよい(請求項2)。この構成でも、スイッチング素子
Q2のターンオフ時のドレイン・ソース電圧を低減する
ことにより、スイッチング素子Q2の損失を低減し、ス
イッチングノイズを低減できる。また、インピーダンス
素子Zは、平滑コンデンサC0の電圧もしくはコンデン
サC2の両端電圧程度の耐圧の低い素子でよい。
As shown in FIG. 9, the first capacitor C1 may be connected between the output terminals of the rectifier DB (claim 2). Even with this configuration, by reducing the drain-source voltage when the switching element Q2 is turned off, the loss of the switching element Q2 can be reduced and the switching noise can be reduced. Further, the impedance element Z may be an element having a low breakdown voltage such as the voltage of the smoothing capacitor C0 or the voltage across the capacitor C2.

【0022】また、図11に示すように、前記第2コン
デンサC2を前記一対のスイッチング素子Q1,Q2の
両端間に接続する構成としてもよい(請求項3)。この
構成でも、スイッチング素子Q2のターンオフ時のドレ
イン・ソース電圧を低減することにより、スイッチング
素子Q2の損失を低減し、スイッチングノイズを低減で
きる。尚、前記インピーダンス素子Zは、平滑コンデン
サC0の電圧、もしくはコンデンサC2の両端電圧と平
滑コンデンサC0の電圧差程度の耐圧の低い素子でよ
い。
Further, as shown in FIG. 11, the second capacitor C2 may be connected between both ends of the pair of switching elements Q1 and Q2 (claim 3). Even with this configuration, by reducing the drain-source voltage when the switching element Q2 is turned off, the loss of the switching element Q2 can be reduced and the switching noise can be reduced. The impedance element Z may be an element having a low withstand voltage such as the voltage of the smoothing capacitor C0 or the voltage difference between the voltage across the capacitor C2 and the smoothing capacitor C0.

【0023】また、図12に示すように、前記第1コン
デンサC1を前記整流器DBの出力端間に接続すると共
に、前記第2コンデンサC2を前記一対のスイッチング
素子Q1,Q2の両端間に接続する構成としてもよい
(請求項4)。この構成でも、スイッチング素子Q2の
ターンオフ時のドレイン・ソース電圧を低減することに
より、スイッチング素子Q2の損失を低減し、スイッチ
ングノイズを低減できる。尚、前記インピーダンス素子
Zには、平滑コンデンサC0の電圧もしくはコンデンサ
C2の両端電圧と平滑コンデンサC0の電圧差程度の耐
圧の低い素子でよい。
Further, as shown in FIG. 12, the first capacitor C1 is connected between the output terminals of the rectifier DB, and the second capacitor C2 is connected between both ends of the pair of switching elements Q1 and Q2. It may be configured (claim 4). Even with this configuration, by reducing the drain-source voltage when the switching element Q2 is turned off, the loss of the switching element Q2 can be reduced and the switching noise can be reduced. It should be noted that the impedance element Z may be an element having a low withstand voltage such as a voltage of the smoothing capacitor C0 or a voltage difference between the voltage across the capacitor C2 and the smoothing capacitor C0.

【0024】ここで、前記インピーダンス素子Zは、図
13(a)に示すようなコンデンサC6でも良いし、図
13(b)に示すように、第3ダイオードD3と第3コ
ンデンサC6の直列回路と前記第3ダイオードD3に並
列接続される第2のインピーダンス素子Z2とから構成
しても良い(請求項5)。この構成によれば、コンデン
サC6の放電電流のピーク値を軽減することができる。
Here, the impedance element Z may be a capacitor C6 as shown in FIG. 13A, or a series circuit of a third diode D3 and a third capacitor C6 as shown in FIG. 13B. It may be configured with a second impedance element Z2 connected in parallel with the third diode D3 (claim 5). With this configuration, the peak value of the discharge current of the capacitor C6 can be reduced.

【0025】また、前記インピーダンス素子Zは、図1
3(c)に示すように、第3コンデンサC6と、この第
3コンデンサC6に直列接続された第3のスイッチング
素子Q3とで構成しても良い(請求項6)。この構成で
は、任意の時間にコンデンサC6の放電を可能とし、ス
イッチング素子Q2の進相でのスイッチング動作を回避
できる。
The impedance element Z is shown in FIG.
As shown in FIG. 3 (c), a third capacitor C6 and a third switching element Q3 connected in series to the third capacitor C6 may be used (claim 6). With this configuration, the capacitor C6 can be discharged at an arbitrary time, and the switching operation in the phase advance of the switching element Q2 can be avoided.

【0026】また、前記インピーダンス素子Zは、図1
5に示すように、第1、第2ダイオードD1,D2の接
続点Aに一端を接続された第3コンデンサC6と、第3
コンデンサC6の他端と前記一対のスイッチング素子Q
1,Q2の接続点Bとの間に第2ダイオードD2と順方
向が一致するように接続された第3ダイオードD3と、
前記一対のスイッチング素子Q1,Q2の直列回路と第
2ダイオードD2の接続点Cと第3コンデンサC6の他
端との間に第3ダイオードD3と順方向が一致するよう
に接続された第4ダイオードD4とから構成しても良い
(請求項7)。さらに、図13(d)に示すように、前
記第4ダイオードD4と直列に第2のインピーダンス素
子Z2を接続しても良い(請求項8)。
The impedance element Z is the same as that shown in FIG.
As shown in FIG. 5, a third capacitor C6 having one end connected to a connection point A of the first and second diodes D1 and D2, and a third capacitor C6
The other end of the capacitor C6 and the pair of switching elements Q
A third diode D3 connected in a forward direction to the second diode D2 between the connection point B of 1 and Q2;
A fourth diode connected between the series circuit of the pair of switching elements Q1 and Q2, the connection point C of the second diode D2 and the other end of the third capacitor C6 so as to match the third diode D3 in the forward direction. It may be configured with D4 (Claim 7). Further, as shown in FIG. 13D, a second impedance element Z2 may be connected in series with the fourth diode D4 (claim 8).

【0027】[0027]

【発明の実施の形態】(実施形態1)図1は本発明の実
施形態1に係る電源装置の概略構成図であり、図2〜図
6は本電源装置の動作説明図、図7、図8は本電源装置
の各部の信号波形図である。以下、これらの図を用いて
実施形態1の説明を行う。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 1 is a schematic configuration diagram of a power supply device according to a first embodiment of the present invention, and FIGS. 2 to 6 are operation explanatory diagrams of this power supply device, FIGS. 8 is a signal waveform diagram of each part of the power supply device. The first embodiment will be described below with reference to these drawings.

【0028】本電源装置は、図16に示す従来の技術で
説明した電源回路構成において、スイッチング素子Q
1,Q2の接続点BとダイオードD1、D2の接続点A
との間にインピーダンス素子Zを備えている。
This power supply device has a switching element Q in the power supply circuit configuration described in the prior art shown in FIG.
Connection point B of 1, Q2 and connection point A of diodes D1, D2
An impedance element Z is provided between and.

【0029】次に、本電源装置の定常状態の回路動作に
ついて、図2〜図8を参照しながら説明する。図7にお
ける電圧VQ1、VQ2、VC1、VC2及び電流IT1、IQ1
Q2、Iinの各々は、図1に示す同符号の信号と対応
している。同様に、図8における電圧VC1、VC2、VT1
及び電流IT1、Iinの各々も図1に示す同符号の信号
に対応している。
Next, the circuit operation of the power supply device in the steady state will be described with reference to FIGS. In FIG. 7, the voltages V Q1 , V Q2 , V C1 , V C2 and the currents I T1 , I Q1 ,
Each of I Q2 and I in corresponds to the signal of the same sign shown in FIG. Similarly, the voltages V C1 , V C2 , and V T1 in FIG.
Each of the currents I T1 and I in also corresponds to the signal of the same sign shown in FIG.

【0030】図7の時刻t1において、スイッチング素
子Q2がターンオン、スイッチング素子Q1がターンオ
フすると、トランスT1に蓄積されるエネルギーによ
り、図2に示すように、トランスT1の1次巻線n1→
ダイオ―ドD1→平滑コンデンサC0→スイッチング素
子Q2の径路で電流が流れる。そして、トランスT1の
2次巻線n2より放電灯FLに電力を供給する。この
時、インピーダンス素子Zには平滑コンデンサC0の電
圧が印加され、電流Izが流れる。
At time t1 in FIG. 7, when the switching element Q2 is turned on and the switching element Q1 is turned off, the energy accumulated in the transformer T1 causes the primary winding n1 of the transformer T1 →
A current flows through the path of diode D1 → smoothing capacitor C0 → switching element Q2. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1. At this time, the voltage of the smoothing capacitor C0 is applied to the impedance element Z, and the current Iz flows.

【0031】図7の時刻t2において、トランスT1に
蓄積されるエネルギーが零となり、平滑コンデンサC0
が直流電源となり、図3に示すように、平滑コンデンサ
C0→第1コンデンサC1→トランスT1の1次巻線n
1→スイッチング素子Q2の径路で電流が流れる。そし
て、トランスT1の2次巻線n2より放電灯FLに電力
を供給する。この時、インピーダンス素子Zには平滑コ
ンデンサC0の電圧が印加され、電流Izが流れる。
At time t2 in FIG. 7, the energy stored in the transformer T1 becomes zero and the smoothing capacitor C0
Becomes a DC power supply, and as shown in FIG. 3, the smoothing capacitor C0 → the first capacitor C1 → the primary winding n of the transformer T1.
1 → Current flows in the path of switching element Q2. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1. At this time, the voltage of the smoothing capacitor C0 is applied to the impedance element Z, and the current Iz flows.

【0032】図7の時刻t3において、VC0(平滑コン
デンサC0の電圧)−VC1(第1コンデンサC1の電
圧)<|Vs|(交流電源電圧Vsの整流出力電圧)と
なり、図4に示すように、交流電源AC→ダイオードブ
リッジDB→トランスT1の1次巻線n1→スイッチン
グ素子Q2→ダイオードブリッジDBの径路で電流が流
れ、入力電流を取り込む。そして、トランスT1の2次
巻線n2より放電灯FLに電力を供給する。この時、イ
ンピーダンス素子Zには平滑コンデンサC0の電圧が印
加され、電流Izが流れる。
At time t3 in FIG. 7, V C0 (voltage of smoothing capacitor C0) -V C1 (voltage of first capacitor C1) <| Vs | (rectified output voltage of AC power supply voltage Vs), and is shown in FIG. As described above, a current flows in the path of the AC power supply AC, the diode bridge DB, the primary winding n1 of the transformer T1, the switching element Q2, and the diode bridge DB to take in the input current. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1. At this time, the voltage of the smoothing capacitor C0 is applied to the impedance element Z, and the current Iz flows.

【0033】図7の時刻t4において、スイッチング素
子Q1がオン、スイッチング素子Q2がオフとなり、ト
ランスT1に蓄積されたエネルギーにより、図5に示す
ように、トランスT1の1次巻線n1→スイッチング素
子Q1の寄生ダイオード→第2のコンデンサC2→平滑
コンデンサC0→ダイオードブリッジDB→交流電源A
C→ダイオードブリッジDB、または、トランスT1の
1次巻線n1→インピーダンス素子Z1→平滑コンデン
サC0→ダイオードブリッジDB→交流電源AC→ダイ
オードブリッジDBの径路で電流が流れる。そして、ト
ランスT1の2次巻線n2より放電灯FLに電力を供給
する。この時、インピーダンス素子ZにはコンデンサC
2の電圧が印加され、電流Izが流れる。
At time t4 in FIG. 7, the switching element Q1 is turned on and the switching element Q2 is turned off, and the energy accumulated in the transformer T1 causes the primary winding n1 of the transformer T1 → the switching element as shown in FIG. Q1 parasitic diode → second capacitor C2 → smoothing capacitor C0 → diode bridge DB → AC power supply A
A current flows in a path of C → diode bridge DB or primary winding n1 of transformer T1 → impedance element Z1 → smoothing capacitor C0 → diode bridge DB → AC power supply AC → diode bridge DB. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1. At this time, the impedance element Z has a capacitor C
A voltage of 2 is applied and a current Iz flows.

【0034】図7の時刻t5において、トランスT1に
蓄積されたエネルギーが零となり、第1のコンデンサC
1と第2のコンデンサC2が直流電源となり、図6に示
すように、第1コンデンサC1→第2のコンデンサC2
→スイッチング素子Q1→トランスT1の径路で電流が
流れる。そして、トランスT1の2次巻線n2より放電
灯FLに電力を供給する。この時、インピーダンス素子
Zには第2のコンデンサC2の電圧が印加され、電流I
zが流れる。
At time t5 in FIG. 7, the energy stored in the transformer T1 becomes zero, and the first capacitor C
The first and second capacitors C2 serve as a DC power source, and as shown in FIG. 6, the first capacitor C1 → the second capacitor C2
→ Switching element Q1 → Current flows in the path of transformer T1. Then, power is supplied to the discharge lamp FL from the secondary winding n2 of the transformer T1. At this time, the voltage of the second capacitor C2 is applied to the impedance element Z, and the current I
z flows.

【0035】図7の時刻t6において、第2のコンデン
サC2の充電電圧が零となり、第1のコンデンサC1が
直流電源となり、第1のコンデンサC1→第2のダイオ
ードD2→スイッチング素子Q1→トランスT1の1次
巻線n1の径路で電流が流れる。そして、トランスT1
の2次巻線n2より放電灯FLに電力を供給する。
At time t6 in FIG. 7, the charging voltage of the second capacitor C2 becomes zero, the first capacitor C1 becomes a DC power source, and the first capacitor C1 → second diode D2 → switching element Q1 → transformer T1. An electric current flows through the path of the primary winding n1. And the transformer T1
The secondary winding n2 supplies electric power to the discharge lamp FL.

【0036】そして、図7の時刻t7において、回路動
作は時刻t1と同様となり、これら一連の回路動作によ
り、負荷回路2に高周波電力が供給される。交流電源A
Cの1周期において、上記の主要な信号波形を観察する
と図8に示すようになる。
At time t7 in FIG. 7, the circuit operation becomes the same as at time t1, and the high frequency power is supplied to the load circuit 2 by the series of circuit operations. AC power supply A
Observing the main signal waveforms in one cycle of C is as shown in FIG.

【0037】上記の回路動作中、図7の時刻t4におい
て、トランスT1に蓄積される一部のエネルギーによ
り、トランスT1の1次巻線n1→インピーダンス素子
Z→平滑コンデンサC0→ダイオードブリッジDB→交
流電源AC→ダイオードブリッジDBの径路で電流が流
れ、スイッチング素子Q2のターンオフ時間を長くする
ことにより、スナバ回路のコンデンサC4から第2のコ
ンデンサC2への充電電流のピークを低減し、第2のコ
ンデンサC2の急峻な電圧上昇を低減することにより、
スイッチング素子Q2のターンオフ損失を低減すること
を可能とし、また、第2のコンデンサC2とスナバ回路
のコンデンサC4の間で起こるリンギングも低減するこ
とにより、スイッチングノイズも低減可能とする。
During the above circuit operation, at time t4 in FIG. 7, due to a part of the energy stored in the transformer T1, the primary winding n1 of the transformer T1 → impedance element Z → smoothing capacitor C0 → diode bridge DB → AC A current flows in the path from the power supply AC to the diode bridge DB, and the turn-off time of the switching element Q2 is lengthened, so that the peak of the charging current from the capacitor C4 of the snubber circuit to the second capacitor C2 is reduced, and the second capacitor By reducing the steep voltage rise of C2,
The turn-off loss of the switching element Q2 can be reduced, and the ringing occurring between the second capacitor C2 and the capacitor C4 of the snubber circuit can also be reduced to reduce switching noise.

【0038】尚、前記インピーダンス素子Zの両端に
は、平滑コンデンサC0の電圧、もしくは、第2のコン
デンサC2の電圧程度しか印加されず、低耐圧のインピ
ーダンス素子を使用可能である。
It should be noted that only a voltage of the smoothing capacitor C0 or a voltage of the second capacitor C2 is applied to both ends of the impedance element Z, and an impedance element having a low withstand voltage can be used.

【0039】(実施形態2)図9は本発明の実施形態2
に係る電源装置の回路図であり、図10は本電源装置の
動作における各部の信号波形図であり、Vc1,Vc2
はコンデンサC1,C2の電圧、VT1はトランスT1の
電圧、IFLは放電灯FLの電流である。前記実施形態1
ではダイオードD1にコンデンサC1が並列接続された
構成となっているが、本実施形態2では、図9に示すよ
うに、整流器DBの両出力端間にコンデンサC1を接続
する回路構成としたものである。すなわち、交流電源A
Cからの交流電圧Vsを直流電圧に整流する整流器DB
と、この整流器DBの正極性端子と順方向にアノードが
接続されるダイオードD1と、このダイオードD1と整
流器DBの負極性出力端子の間に接続される平滑コンデ
ンサC0と、ダイオードD1のカソードと順方向に接続
されるダイオードD2のカソードと、このダイオードD
2のカソードと整流器DBの負極性端子との間に直列接
続されるスイッチング素子Q1,Q2と、これらスイッ
チング素子Q1,Q2のオン/オフを制御する制御回路
1と、スイッチング素子Q1,Q2の接続点と整流器D
Bの正極端子との間に接続される1次巻線n1を有する
とともに負荷回路2と接続される2次巻線n2を有する
トランスT1と、整流器DBの両出力端子間に接続され
るコンデンサC1と、ダイオードD2と並列接続される
コンデンサC2と、前記スイッチング素子Q1,Q2の
接続点と前記ダイオードD1、D2の接続点との間に接
続されるインピーダンス素子Zとを有する構成としたも
のである。
(Second Embodiment) FIG. 9 shows a second embodiment of the present invention.
FIG. 10 is a circuit diagram of a power supply device according to the above, FIG. 10 is a signal waveform diagram of each part in the operation of the power supply device, and Vc1 and Vc2
Is the voltage of the capacitors C1 and C2, V T1 is the voltage of the transformer T1, and I FL is the current of the discharge lamp FL. Embodiment 1
In the second embodiment, the capacitor C1 is connected in parallel to the diode D1. However, in the second embodiment, as shown in FIG. 9, the capacitor C1 is connected between both output terminals of the rectifier DB. is there. That is, AC power supply A
Rectifier DB for rectifying AC voltage Vs from C to DC voltage
A diode D1 having an anode connected in the forward direction to the positive terminal of the rectifier DB; a smoothing capacitor C0 connected between the diode D1 and the negative output terminal of the rectifier DB; The cathode of diode D2 connected in the direction
Of the switching elements Q1 and Q2 connected in series between the cathode of No. 2 and the negative terminal of the rectifier DB, the control circuit 1 for controlling ON / OFF of these switching elements Q1 and Q2, and the connection of the switching elements Q1 and Q2. Point and rectifier D
A transformer T1 having a primary winding n1 connected to the positive terminal of B and a secondary winding n2 connected to the load circuit 2, and a capacitor C1 connected between both output terminals of the rectifier DB. And a capacitor C2 connected in parallel with the diode D2, and an impedance element Z connected between the connection point of the switching elements Q1 and Q2 and the connection point of the diodes D1 and D2. .

【0040】この構成では、図10に示すように、コン
デンサC1の電圧Vc1が平滑コンデンサC0の電圧V
C0及び入力電圧Vsの整流後の電圧|Vs|でクランプ
される電圧波形となる。したがって、電圧Vc1と電圧
Vc2とにより、図10に示すような電圧VT1が1次巻
線n1に印加されるので、トランスT1には、略一定の
変動レべルとなる電圧が印加されることになる。この結
果、2次側の負荷回路2に流れる電流IFLの波高率は小
さくなる。
In this configuration, as shown in FIG. 10, the voltage Vc1 of the capacitor C1 is equal to the voltage Vc of the smoothing capacitor C0.
The voltage waveform is a voltage waveform clamped by C0 and the voltage | Vs | after rectification of the input voltage Vs. Therefore, since the voltage V T1 as shown in FIG. 10 is applied to the primary winding n1 by the voltage Vc1 and the voltage Vc2, a voltage having a substantially constant fluctuation level is applied to the transformer T1. It will be. As a result, the crest factor of the current I FL flowing through the load circuit 2 on the secondary side becomes small.

【0041】本実施形態2においても、実施形態1と同
様に、スイッチング素子Q2のターンオフ時間を長くす
ることにより、スナバ回路のコンデンサC4から第2の
コンデンサC2への充電電流のピークを低減し、第2の
コンデンサC2の急峻な電圧上昇を低減することにより
スイッチング素子Q2のターンオフ損失を低減すること
を可能とし、また、スナバ回路のコンデンサC4と第2
のコンデンサC2の間で起こるリンギングも低減するこ
とにより、スイッチングノイズも低減可能とする。
In the second embodiment as well, as in the first embodiment, the peak of the charging current from the capacitor C4 of the snubber circuit to the second capacitor C2 is reduced by increasing the turn-off time of the switching element Q2. By reducing the steep voltage rise of the second capacitor C2, it is possible to reduce the turn-off loss of the switching element Q2, and the capacitor C4 of the snubber circuit and the second
Switching noise can also be reduced by reducing the ringing that occurs between the capacitors C2.

【0042】尚、前記インピーダンス素子Zの両端に
は、平滑コンデンサC0の電圧、もしくは、コンデンサ
C2の電圧程度しか印加されす、低耐圧のインピーダン
ス素子を使用可能である。
It is possible to use an impedance element having a low withstand voltage, to which only the voltage of the smoothing capacitor C0 or the voltage of the capacitor C2 is applied to both ends of the impedance element Z.

【0043】(実施形態3)図11は本発明の実施形態
3に係る電源装置の回路図である。図11の電源装置
は、交流電源ACからの交流電圧Vsを直流電圧に整流
する整流器DBと、この整流器DBの正極性端子と順方
向にアノードが接続されるダイオードD1と、このダイ
オードD1と整流器DBの負極性出力端子の間に接続さ
れる平滑コンデンサC0と、ダイオードD1のカソード
と順方向に接続されるダイオードD2と、このダイオー
ドD2のカソードと整流器DBの負極性端子との間に直
列接続されるスイッチング素子Q1,Q2と、これらス
イッチング素子Q1,Q2のオン/オフを制御する制御
回路1と、スイッチング素子Q1,Q2の接続点と整流
器DBの正極端子との間に接続される1次巻線n1を有
するとともに負荷回路2と接続される2次巻線n2を有
するトランスT1と、前記直列接続されるスイッチング
素子Q1,Q2の両端間に接続されるコンデンサC2
と、ダイオードD1と並列接続されるコンデンサC1
と、前記スイッチング素子Q1,Q2の接続点と前記ダ
イオードD1、D2の接続点との間に接続されるインピ
ーダンス素子Zとを有する構成としたものである。この
構成においても、実施形態1と同様に、スイッチング素
子Q2のターンオフ時間を長くすることにより、スナバ
回路のコンデンサC4からコンデンサC2への充電電流
のピークを低減し、コンデンサC2の急峻な電圧上昇を
低減することによりスイッチング素子Q2のターンオフ
損失を低減することを可能とし、また、コンデンサC2
とスナバ回路のコンデンサC4の間で起こるリンギング
も低減することにより、スイッチングノイズも低減可能
とする。
(Embodiment 3) FIG. 11 is a circuit diagram of a power supply device according to Embodiment 3 of the present invention. The power supply device of FIG. 11 includes a rectifier DB that rectifies the AC voltage Vs from the AC power supply AC into a DC voltage, a diode D1 whose anode is connected to the positive terminal of the rectifier DB in the forward direction, and the diode D1 and the rectifier. A smoothing capacitor C0 connected between the negative output terminals of DB, a diode D2 connected in the forward direction with the cathode of the diode D1, and a series connection between the cathode of this diode D2 and the negative terminal of the rectifier DB. Switching elements Q1 and Q2, a control circuit 1 that controls ON / OFF of these switching elements Q1 and Q2, and a primary connected between the connection point of the switching elements Q1 and Q2 and the positive terminal of the rectifier DB. Transformer T1 having a winding n1 and a secondary winding n2 connected to the load circuit 2, and the switching connected in series. Capacitor is connected across the child Q1, Q2 C2
And a capacitor C1 connected in parallel with the diode D1
And an impedance element Z connected between the connection point of the switching elements Q1 and Q2 and the connection point of the diodes D1 and D2. Also in this configuration, as in the first embodiment, by increasing the turn-off time of the switching element Q2, the peak of the charging current from the capacitor C4 of the snubber circuit to the capacitor C2 is reduced, and the steep voltage rise of the capacitor C2 is reduced. By reducing it, it is possible to reduce the turn-off loss of the switching element Q2, and the capacitor C2
Switching noise can also be reduced by reducing the ringing that occurs between the capacitor C4 and the snubber circuit capacitor C4.

【0044】尚、前記インピーダンス素子Zの両端に
は、平滑コンデンサC0の電圧、もしくは、コンデンサ
C2と平滑コンデンサC0の電圧差程度しか印加され
ず、低耐圧のインピーダンス素子を使用可能である。
A low withstand voltage impedance element can be used because only the voltage of the smoothing capacitor C0 or the voltage difference between the capacitor C2 and the smoothing capacitor C0 is applied to both ends of the impedance element Z.

【0045】(実施形態4)図12は本発明の実施形態
4に係る電源装置の回路図である。図12の電源装置
は、交流電源ACからの交流電圧Vsを直流電圧に整流
する整流器DBと、この整流器DBの正極性端子と順方
向にアノードが接続されるダイオードD1と、このダイ
オードD1と整流器DBの負極性出力端子の間に接続さ
れる平滑コンデンサC0と、ダイオードD1のカソード
と順方向に接続されるダイオードD2と、このダイオー
ドD2のカソードと整流器DBの負極性端子との間に直
列接続されるスイッチング素子Q1,Q2と、これらス
イッチング素子Q1,Q2のオン/オフを制御する制御
回路1と、スイッチング素子Q1,Q2の接続点と整流
器DBの正極端子との間に接続される1次巻線n1を有
するとともに負荷回路2と接続される2次巻線n2を有
するトランスT1と、前記直列接続されるスイッチング
素子Q1,Q2の両端間に接続されるコンデンサC2
と、整流器DBの出力端間に接続するコンデンサC1
と、前記スイッチング素子Q1,Q2の接続点と前記ダ
イオードD1、D2の接続点との間に接続されるインピ
ーダンス素子Zとを有する構成としたものである。この
構成においても、実施形態1と同様に、スイッチング素
子Q2のターンオフ時間を長くすることにより、スナバ
回路のコンデンサC4からコンデンサC2への充電電流
のピークを低減し、コンデンサC2の急峻な電圧上昇を
低減することによりスイッチング素子Q2のターンオフ
損失を低減することを可能とし、また、コンデンサC2
とスナバ回路のコンデンサC4の間で起こるリンギング
も低減することにより、スイッチングノイズも低減可能
とする。
(Embodiment 4) FIG. 12 is a circuit diagram of a power supply device according to Embodiment 4 of the present invention. The power supply device of FIG. 12 includes a rectifier DB that rectifies the AC voltage Vs from the AC power supply AC into a DC voltage, a diode D1 whose anode is connected to the positive terminal of the rectifier DB in the forward direction, and the diode D1 and the rectifier. A smoothing capacitor C0 connected between the negative output terminals of DB, a diode D2 connected in the forward direction with the cathode of the diode D1, and a series connection between the cathode of this diode D2 and the negative terminal of the rectifier DB. Switching elements Q1 and Q2, a control circuit 1 that controls ON / OFF of these switching elements Q1 and Q2, and a primary connected between the connection point of the switching elements Q1 and Q2 and the positive terminal of the rectifier DB. Transformer T1 having a winding n1 and a secondary winding n2 connected to the load circuit 2, and the switching connected in series. Capacitor is connected across the child Q1, Q2 C2
And a capacitor C1 connected between the output terminal of the rectifier DB
And an impedance element Z connected between the connection point of the switching elements Q1 and Q2 and the connection point of the diodes D1 and D2. Also in this configuration, as in the first embodiment, by increasing the turn-off time of the switching element Q2, the peak of the charging current from the capacitor C4 of the snubber circuit to the capacitor C2 is reduced, and the steep voltage rise of the capacitor C2 is reduced. By reducing it, it is possible to reduce the turn-off loss of the switching element Q2, and the capacitor C2
Switching noise can also be reduced by reducing the ringing that occurs between the capacitor C4 and the snubber circuit capacitor C4.

【0046】尚、前記インピーダンス素子Zの両端に
は、平滑コンデンサC0の電圧、もしくは、コンデンサ
C2と平滑コンデンサC0の電圧差程度しか印加され
ず、低耐圧のインピーダンス素子を使用可能である。
A low withstand voltage impedance element can be used because only a voltage of the smoothing capacitor C0 or a voltage difference between the capacitor C2 and the smoothing capacitor C0 is applied to both ends of the impedance element Z.

【0047】(実施形態5)図1に示す実施形態1の主
回路構成において、スイッチング素子Q1,Q2の接続
点BとダイオードD1、D2の接続点Aとの間に接続さ
れるインピーダンス素子Zとして、図13(a)に示す
コンデンサC6を接続する。
(Embodiment 5) In the main circuit configuration of Embodiment 1 shown in FIG. 1, as an impedance element Z connected between a connection point B of switching elements Q1 and Q2 and a connection point A of diodes D1 and D2. , The capacitor C6 shown in FIG. 13 (a) is connected.

【0048】本実施形態の回路動作は、実施形態1と略
同一である。図7の時刻t4の時、トランスT1に蓄積
されるエネルギーの一部は、インピーダンス素子Zとし
てのコンデンサC6→平滑コンデンサC0→ダイオード
ブリッジDB→交流電源AC→ダイオードブリッジDB
を介して、コンデンサC6にVC2(コンデンサC2の電
圧)と同等の電圧が充電され、スナバ回路のコンデンサ
C4とトランスT1のインダクタンス成分による共振電
流によるコンデンサC2の電圧上昇を低減することによ
り、スイッチング素子Q1のドレイン・ソース電圧を低
減し、スイッチング素子Q1のターンオン損失を低減可
能とする。
The circuit operation of this embodiment is substantially the same as that of the first embodiment. At time t4 in FIG. 7, a part of the energy stored in the transformer T1 includes a capacitor C6 as an impedance element Z → smoothing capacitor C0 → diode bridge DB → AC power supply AC → diode bridge DB.
The capacitor C6 is charged with a voltage equivalent to V C2 (voltage of the capacitor C2) via the capacitor C6 and the voltage increase of the capacitor C2 of the snubber circuit and the capacitor C2 due to the resonance current due to the inductance component of the transformer T1 is reduced, thereby performing switching. The drain-source voltage of the element Q1 can be reduced, and the turn-on loss of the switching element Q1 can be reduced.

【0049】また、時刻t7において、スイッチング素
子Q2がターンオンした瞬間のスイッチング素子Q2に
流れる共振電流である回生電流(図14の実線)とコン
デンサC6を電源として流れる電流(図14の破線)と
の合成電流がスイッチング素子Q2に流れる。このと
き、スイッチング素子Q2に流れる共振電流>コンデン
サC6を電源として流れる電流とすることでスイッチン
グ素子Q2のゼロ電流スイッチングを可能とし、スイッ
チング素子Q2のスイッチング損失を軽減できる。
At time t7, the regenerative current (solid line in FIG. 14), which is a resonant current flowing through the switching element Q2 at the moment when the switching element Q2 is turned on, and the current flowing through the capacitor C6 as a power source (broken line in FIG. 14). The combined current flows through the switching element Q2. At this time, the resonance current flowing through the switching element Q2> the current flowing through the capacitor C6 as a power source enables zero current switching of the switching element Q2 and reduces the switching loss of the switching element Q2.

【0050】(実施形態6)本実施形態では、図1に示
す実施形態1の主回路構成において、スイッチング素子
Q1,Q2の接続点BとダイオードD1、D2の接続点
Aとの間に接続されるインピーダンス素子Zとして、図
13(b)に示すように、コンデンサC6とダイオード
D3のカソード側を直列接続し、ダイオードD3と並列
にインピーダンス素子Z2を接続したものを用いる。本
実施形態では、前記実施形態5の回路動作説明におい
て、図7の時刻t4に、トランスT1に蓄積されるエネ
ルギーの一部はコンデンサC6に充電され、時刻t7
に、インピーダンス素子Z2を介してコンデンサC6の
放電電流のピーク値を低下させながら放電する点が特徴
となる。これにより、スイッチング素子Q2に流れる共
振電流>コンデンサC6を電源として流れる電流とする
条件を軽減し、スイッチング素子Q2のスイッチングロ
スを軽減できる。
(Embodiment 6) In the present embodiment, in the main circuit configuration of Embodiment 1 shown in FIG. 1, it is connected between a connection point B of switching elements Q1 and Q2 and a connection point A of diodes D1 and D2. As the impedance element Z to be used, as shown in FIG. 13B, the one in which the capacitor C6 and the cathode side of the diode D3 are connected in series and the impedance element Z2 is connected in parallel with the diode D3 is used. In the present embodiment, in the explanation of the circuit operation of the fifth embodiment, at time t4 in FIG. 7, a part of the energy stored in the transformer T1 is charged in the capacitor C6, and at time t7.
In addition, it is characterized in that discharging is performed while reducing the peak value of the discharge current of the capacitor C6 via the impedance element Z2. As a result, the condition that the resonance current flowing through the switching element Q2> the current flowing through the capacitor C6 as a power source is reduced, and the switching loss of the switching element Q2 can be reduced.

【0051】(実施形態7)本実施形態では、図1に示
す実施形態1の主回路構成において、スイッチング素子
Q1,Q2の接続点BとダイオードD1、D2の接続点
Aとの間に接続されるインピーダンス素子Zとして、図
13(c)に示すように、コンデンサC6とスイッチン
グ素子Q3を直列接続したものを使用する。スイッチン
グ素子Q3はMOSFETよりなり、逆方向ダイオード
を内蔵している。本実施形態では、実施形態1の回路動
作説明において、図7の時刻t4に、トランスT1に蓄
積されるエネルギーの一部はスイッチング素子Q3の逆
方向ダイオードを介してコンデンサC6に充電され、コ
ンデンサC6の充電された電荷を放電するタイミングを
スイッチング素子Q3のゲート信号により任意に設定す
ることを可能とする。放電するタイミングとして、スイ
ッチング素子Q2がターンオンしてから十分時間が経過
した後にスイッチング素子Q3をターンオンする。この
回路動作により、スイッチング素子Q2のスイッチング
ロスを軽減可能とする。
(Embodiment 7) In the present embodiment, in the main circuit configuration of Embodiment 1 shown in FIG. 1, it is connected between a connection point B of switching elements Q1 and Q2 and a connection point A of diodes D1 and D2. As the impedance element Z to be used, as shown in FIG. 13C, a capacitor C6 and a switching element Q3 connected in series are used. The switching element Q3 is composed of a MOSFET and incorporates a reverse diode. In the present embodiment, in the circuit operation description of the first embodiment, at time t4 in FIG. 7, a part of the energy stored in the transformer T1 is charged in the capacitor C6 through the reverse diode of the switching element Q3, and the capacitor C6 is charged. It is possible to arbitrarily set the timing of discharging the charged electric charge of the device by the gate signal of the switching element Q3. As the discharge timing, the switching element Q3 is turned on after a sufficient time has elapsed after the switching element Q2 was turned on. By this circuit operation, the switching loss of the switching element Q2 can be reduced.

【0052】(実施形態8)本実施形態では、実施形態
7と同一の回路構成において、コンデンサC6の電荷を
放電するタイミングとして、スイッチング素子Q1がタ
ーンオフする前にスイッチング素子Q3をターンオンす
ることを特徴とする。この回路動作により、スイッチン
グ素子Q2のターンオンにおける進相スイッチング動作
の可能性を低減できる。
(Embodiment 8) In the present embodiment, in the same circuit configuration as that of Embodiment 7, the switching element Q3 is turned on before the switching element Q1 is turned off as the timing for discharging the electric charge of the capacitor C6. And This circuit operation can reduce the possibility of a phase-advancing switching operation when the switching element Q2 is turned on.

【0053】(実施形態9)本実施形態では、図1に示
す実施形態1の主回路構成において、スイッチング素子
Q1,Q2の接続点BとダイオードD1、D2の接続点
Aとの間に接続されるインピーダンス素子Zとして、図
15に示すように、コンデンサC6とダイオードD3の
カソード側を直列接続し、ダイオードD3とコンデンサ
C6の接続点とコンデンサC2とスイッチング素子Q1
の接続点の間にダイオードD4を接続する。本実施形態
では、実施形態1の回路動作説明において、図7の時刻
t4に、トランスT1に蓄積されるエネルギーの一部は
ダイオードD3を介してコンデンサC6に充電される
が、ダイオードD4が設けられていることにより、コン
デンサC6の電圧はコンデンサC2の電圧にクランプさ
れることを特徴とする。本実施形態においても、コンデ
ンサC2の電圧上昇を低減することにより、スイッチン
グ素子Q1のドレイン・ソース電圧を低減し、スイッチ
ング素子のターンオン損失を低減できる。
(Embodiment 9) In the present embodiment, in the main circuit configuration of Embodiment 1 shown in FIG. 1, a connection point B between the switching elements Q1 and Q2 and a connection point A between the diodes D1 and D2 is connected. As the impedance element Z, the capacitor C6 and the cathode side of the diode D3 are connected in series as shown in FIG. 15, and the connection point of the diode D3 and the capacitor C6, the capacitor C2, and the switching element Q1.
The diode D4 is connected between the connection points of. In the present embodiment, in the circuit operation description of the first embodiment, at time t4 in FIG. 7, part of the energy stored in the transformer T1 is charged in the capacitor C6 via the diode D3, but the diode D4 is provided. Therefore, the voltage of the capacitor C6 is clamped to the voltage of the capacitor C2. Also in this embodiment, by reducing the voltage rise of the capacitor C2, the drain-source voltage of the switching element Q1 can be reduced and the turn-on loss of the switching element can be reduced.

【0054】(実施形態10)本実施形態では、図15
に示す実施形態9の回路構成において、図13(d)に
示すように、ダイオードD4のカソード側とダイオード
D2のカソード側との間にインピーダンス素子Z2を接
続したものである。本実施形態においても、コンデンサ
C6からコンデンサC2に流れる電流ピークを低減する
ことにより、コンデンサC2の急激な電圧上昇を軽減
し、スイッチング素子Q2のスイッチングロスを軽減で
きる。
(Embodiment 10) In this embodiment, FIG.
In the circuit configuration of the ninth embodiment shown in FIG. 13, the impedance element Z2 is connected between the cathode side of the diode D4 and the cathode side of the diode D2, as shown in FIG. 13 (d). Also in the present embodiment, by reducing the peak of the current flowing from the capacitor C6 to the capacitor C2, it is possible to reduce the sudden voltage increase of the capacitor C2 and reduce the switching loss of the switching element Q2.

【0055】[0055]

【発明の効果】以上のように、請求項1記載の発明によ
れば、交流電圧を直流電圧に整流する整流器と、前記整
流器の一方の出力端子と順方向に一端が接続される第1
ダイオードと、前記第1ダイオードの他端と前記整流器
の他方の出力端子との間に接続される平滑コンデンサ
と、前記第1ダイオードの他端と順方向に一端が接続さ
れる第2ダイオードと、前記第2ダイオードの他端と前
記整流器の他方の出力端子との間に直列接続される一対
のスイッチング素子と、前記一対のスイッチング素子の
各々と逆並列接続されるダイオードと、前記一対のスイ
ッチング素子の各々に並列接続される少なくともコンデ
ンサにより構成されるスナバ素子と、前記一対のスイッ
チング素子の接続点と前記整流器の一方の出力端子との
間に接続される1次巻線を有するとともに負荷回路を接
続される2次巻線を有するトランスと、前記第1及び第
2ダイオードとそれぞれ並列接続される第1及び第2コ
ンデンサと、前記一対のスイッチング素子の接続点と第
1、第2ダイオードの接続点との間に接続されるインピ
ーダンス素子とを備え、トランスの一端がインピーダン
ス素子を介して平滑コンデンサに接続される回路構成で
あるため、スイッチング素子のターンオフ及びターンオ
ン時間が長くなることにより、スナバ回路のコンデンサ
から第2コンデンサへの充電電流のピーク値は低くな
る。その結果、スイッチング素子のターンオフ時のドレ
イン・ソース電圧を低減し、スイッチング素子の損失を
低減し、スイッチングノイズを低減できる。また、前記
インピーダンス素子は、平滑コンデンサの電圧もしくは
第2コンデンサの両端電圧程度の耐圧の低い素子でよ
い。
As described above, according to the first aspect of the invention, a rectifier for rectifying an AC voltage into a DC voltage, and a first end whose forward direction is connected to one output terminal of the rectifier
A diode, a smoothing capacitor connected between the other end of the first diode and the other output terminal of the rectifier, and a second diode having one end connected in the forward direction to the other end of the first diode, A pair of switching elements connected in series between the other end of the second diode and the other output terminal of the rectifier, a diode connected in anti-parallel with each of the pair of switching elements, and a pair of switching elements And a snubber element that is connected in parallel to each of the above-described capacitors and a primary winding that is connected between a connection point of the pair of switching elements and one output terminal of the rectifier, and a load circuit. A transformer having a secondary winding connected thereto, first and second capacitors respectively connected in parallel with the first and second diodes, and Since the circuit configuration has an impedance element connected between the connection point of the switching element and the connection point of the first and second diodes, and one end of the transformer is connected to the smoothing capacitor through the impedance element, As the turn-off and turn-on times of the switching element become longer, the peak value of the charging current from the capacitor of the snubber circuit to the second capacitor becomes lower. As a result, the drain-source voltage when the switching element is turned off can be reduced, the loss of the switching element can be reduced, and the switching noise can be reduced. Further, the impedance element may be an element having a low breakdown voltage of about the voltage of the smoothing capacitor or the voltage across the second capacitor.

【0056】また、請求項2記載の発明のように、前記
第1コンデンサを前記整流器の出力端間に接続した構成
や、請求項3記載の発明のように、前記第2コンデンサ
を前記―対のスイッチング素子の両端間に接続した構
成、あるいは、請求項4記載の発明のように、前記第1
コンデンサを前記整流器の出力端間に接続し、前記第2
コンデンサを前記―対のスイッチング素子の両端間に接
続した構成においても同様の効果がある。
In addition, as in the invention described in claim 2, the first capacitor is connected between the output terminals of the rectifier, and in the invention described in claim 3, the second capacitor is connected to the pair. A configuration in which the switching element is connected between both ends of the switching element, or, as in the invention according to claim 4,
A capacitor is connected between the output terminals of the rectifier, and the second
The same effect can be obtained in a configuration in which a capacitor is connected between both ends of the above-mentioned pair of switching elements.

【0057】また、請求項5記載の発明のように、請求
項1〜4記載の回路構成において、前記インピーダンス
素子として、第3ダイオードと第3コンデンサの直列回
路と前記第3ダイオードに並列接続される第2のインピ
ーダンス素子とから構成されるものを用いれば、第3コ
ンデンサの放電電流のピーク値を軽減することができ
る。
Further, as in the invention described in claim 5, in the circuit configuration according to claims 1 to 4, the impedance element is connected in parallel to the series circuit of the third diode and the third capacitor and the third diode. By using a second impedance element composed of the second impedance element, the peak value of the discharge current of the third capacitor can be reduced.

【0058】また、請求項6記載の発明のように、請求
項1〜4記載の回路構成において、前記インピーダンス
素子として、第3コンデンサと、この第3コンデンサに
直列接続された第3のスイッチング素子とで構成される
ものを用いれば、任意の時間に第3コンデンサの放電を
可能とし、スイッチング素子の進相でのスイッチング動
作を回避できる。
Further, as in the invention described in claim 6, in the circuit configuration according to claims 1 to 4, as the impedance element, a third capacitor and a third switching element connected in series to the third capacitor are provided. By using the one configured by and, it is possible to discharge the third capacitor at an arbitrary time, and it is possible to avoid the switching operation in the phase advance of the switching element.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態1に係る電源装置の回路図で
ある。
FIG. 1 is a circuit diagram of a power supply device according to a first embodiment of the present invention.

【図2】本発明の実施形態1に係る電源装置の第1の動
作説明図である。
FIG. 2 is a first operation explanatory diagram of the power supply device according to the first embodiment of the present invention.

【図3】本発明の実施形態1に係る電源装置の第2の動
作説明図である。
FIG. 3 is a second operation explanatory diagram of the power supply device according to the first embodiment of the present invention.

【図4】本発明の実施形態1に係る電源装置の第3の動
作説明図である。
FIG. 4 is a third operation explanatory diagram of the power supply device according to the first embodiment of the present invention.

【図5】本発明の実施形態1に係る電源装置の第4の動
作説明図である。
FIG. 5 is a fourth operation explanatory diagram of the power supply device according to the first embodiment of the present invention.

【図6】本発明の実施形態1に係る電源装置の第5の動
作説明図である。
FIG. 6 is a fifth operation explanatory diagram of the power supply device according to the first embodiment of the present invention.

【図7】本発明の実施形態1に係る電源装置の高周波的
な動作波形図である。
FIG. 7 is a high frequency operation waveform diagram of the power supply device according to the first embodiment of the present invention.

【図8】本発明の実施形態1に係る電源装置の低周波的
な動作波形図である。
FIG. 8 is a low-frequency operation waveform diagram of the power supply device according to the first embodiment of the present invention.

【図9】本発明の実施形態2に係る電源装置の回路図で
ある。
FIG. 9 is a circuit diagram of a power supply device according to a second embodiment of the present invention.

【図10】本発明の実施形態2に係る電源装置の低周波
的な動作波形図である。
FIG. 10 is a low-frequency operation waveform diagram of the power supply device according to the second embodiment of the present invention.

【図11】本発明の実施形態3に係る電源装置の回路図
である。
FIG. 11 is a circuit diagram of a power supply device according to a third embodiment of the present invention.

【図12】本発明の実施形態4に係る電源装置の回路図
である。
FIG. 12 is a circuit diagram of a power supply device according to a fourth embodiment of the present invention.

【図13】本発明の実施形態5、6、7および9に係る
電源装置の要部回路図である。
FIG. 13 is a circuit diagram of a main part of a power supply device according to Embodiments 5, 6, 7 and 9 of the present invention.

【図14】本発明の実施形態5に係る電源装置の動作説
明図である。
FIG. 14 is an operation explanatory diagram of the power supply device according to the fifth embodiment of the present invention.

【図15】本発明の実施形態8に係る電源装置の回路図
である。
FIG. 15 is a circuit diagram of a power supply device according to an eighth embodiment of the present invention.

【図16】従来の電源装置の回路図である。FIG. 16 is a circuit diagram of a conventional power supply device.

【図17】従来の電源装置の高周波的な動作波形図であ
る。
FIG. 17 is a high-frequency operation waveform diagram of a conventional power supply device.

【図18】従来の電源装置の低周波的な動作波形図であ
る。
FIG. 18 is a low-frequency operation waveform diagram of the conventional power supply device.

【符号の説明】[Explanation of symbols]

1 制御回路 2 負荷回路 DB 全波整流器 Q1 スイッチング素子 Q2 スイッチング素子 T1 トランス D1 ダイオード D2 ダイオード C1 コンデンサ C2 コンデンサ 1 control circuit 2 load circuit DB full wave rectifier Q1 switching element Q2 switching element T1 transformer D1 diode D2 diode C1 capacitor C2 capacitor

フロントページの続き Fターム(参考) 3K072 AA02 AC02 AC11 BA04 BB01 BC02 CA14 CB05 DB03 DC07 DD04 FA05 FA06 GA03 GB12 GC04 HB06 5H007 AA01 AA02 BB03 CA02 CB23 CB25 CC32 FA13 HA02 Continued front page    F term (reference) 3K072 AA02 AC02 AC11 BA04 BB01                       BC02 CA14 CB05 DB03 DC07                       DD04 FA05 FA06 GA03 GB12                       GC04 HB06                 5H007 AA01 AA02 BB03 CA02 CB23                       CB25 CC32 FA13 HA02

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 交流電圧を直流電圧に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の各々に並列接続される少
なくともコンデンサにより構成されるスナバ素子と、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路を接続される2次巻線を有するトランス
と、 前記第1及び第2ダイオードとそれぞれ並列接続される
第1及び第2コンデンサと、 前記一対のスイッチング素子の接続点と第1、第2ダイ
オードの接続点との間に接続されるインピーダンス素子
とを備えることを特徴とする電源装置。
1. A rectifier that rectifies an AC voltage into a DC voltage, a first diode whose one end is connected to one output terminal of the rectifier in the forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal and the second terminal, a second diode whose one end is connected in the forward direction to the other end of the first diode, the other end of the second diode and the other output terminal of the rectifier A pair of switching elements connected in series between, a diode antiparallel connected to each of the pair of switching elements, and a snubber element configured by at least a capacitor connected in parallel to each of the pair of switching elements; A load circuit is connected with a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a secondary winding, first and second capacitors respectively connected in parallel with the first and second diodes, a connection point of the pair of switching elements and a connection point of the first and second diodes A power supply device, comprising: an impedance element connected in between.
【請求項2】 交流電圧を直流電圧に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の各々に並列接続される少
なくともコンデンサにより構成されるスナバ素子と、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路を接続される2次巻線を有するトランス
と、 前記整流器の出力端間に接続される第1コンデンサと、 前記第2ダイオードと並列接続される第2コンデンサ
と、 前記一対のスイッチング素子の接続点と第1、第2ダイ
オードの接続点との間に接続されるインピーダンス素子
とを備えることを特徴とする電源装置。
2. A rectifier that rectifies an AC voltage into a DC voltage, a first diode whose one end is connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal and the second terminal, a second diode whose one end is connected in the forward direction to the other end of the first diode, the other end of the second diode and the other output terminal of the rectifier A pair of switching elements connected in series between, a diode antiparallel connected to each of the pair of switching elements, and a snubber element configured by at least a capacitor connected in parallel to each of the pair of switching elements; A load circuit is connected with a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a secondary winding; a first capacitor connected between output terminals of the rectifier; a second capacitor connected in parallel with the second diode; a connection point of the pair of switching elements; A power supply device, comprising: an impedance element connected to a connection point of the second diode.
【請求項3】 交流電圧を直流電圧に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の各々に並列接続される少
なくともコンデンサにより構成されるスナバ素子と、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路を接続される2次巻線を有するトランス
と、 前記第1ダイオードと並列接続される第1コンデンサ
と、 前記一対のスイッチング素子の直列回路の両端間に接続
される第2コンデンサと、 前記一対のスイッチング素子の接続点と第1、第2ダイ
オードの接続点との間に接続されるインピーダンス素子
とを備えることを特徴とする電源装置。
3. A rectifier that rectifies an AC voltage into a DC voltage, a first diode whose one end is connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal and the second terminal, a second diode whose one end is connected in the forward direction to the other end of the first diode, the other end of the second diode and the other output terminal of the rectifier A pair of switching elements connected in series between, a diode antiparallel connected to each of the pair of switching elements, and a snubber element configured by at least a capacitor connected in parallel to each of the pair of switching elements; A load circuit is connected with a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a secondary winding, a first capacitor connected in parallel with the first diode, a second capacitor connected across the series circuit of the pair of switching elements, and a connection of the pair of switching elements. A power supply device comprising: an impedance element connected between the point and a connection point of the first and second diodes.
【請求項4】 交流電圧を直流電圧に整流する整流器
と、 前記整流器の一方の出力端子と順方向に一端が接続され
る第1ダイオードと、 前記第1ダイオードの他端と前記整流器の他方の出力端
子との間に接続される平滑コンデンサと、 前記第1ダイオードの他端と順方向に一端が接続される
第2ダイオードと、 前記第2ダイオードの他端と前記整流器の他方の出力端
子との間に直列接続される一対のスイッチング素子と、 前記一対のスイッチング素子の各々と逆並列接続される
ダイオードと、 前記一対のスイッチング素子の各々に並列接続される少
なくともコンデンサにより構成されるスナバ素子と、 前記一対のスイッチング素子の接続点と前記整流器の一
方の出力端子との間に接続される1次巻線を有するとと
もに負荷回路を接続される2次巻線を有するトランス
と、 前記整流器の出力端間に接続される第1コンデンサと、 前記一対のスイッチング素子の直列回路の両端間に接続
される第2コンデンサと、 前記一対のスイッチング素子の接続点と第1、第2ダイ
オードの接続点との間に接続されるインピーダンス素子
とを備えることを特徴とする電源装置。
4. A rectifier for rectifying an AC voltage into a DC voltage, a first diode whose one end is connected to one output terminal of the rectifier in a forward direction, and the other end of the first diode and the other of the rectifier. A smoothing capacitor connected between the output terminal and the second terminal, a second diode whose one end is connected in the forward direction to the other end of the first diode, the other end of the second diode and the other output terminal of the rectifier A pair of switching elements connected in series between, a diode antiparallel connected to each of the pair of switching elements, and a snubber element configured by at least a capacitor connected in parallel to each of the pair of switching elements; A load circuit is connected with a primary winding connected between a connection point of the pair of switching elements and one output terminal of the rectifier. A transformer having a secondary winding; a first capacitor connected between the output terminals of the rectifier; a second capacitor connected between both ends of a series circuit of the pair of switching elements; A power supply device comprising: an impedance element connected between the connection point and the connection points of the first and second diodes.
【請求項5】 前記インピーダンス素子は、第2ダイ
オードと順方向が一致する第3ダイオードと、前記第3
ダイオードに直列に接続される第3コンデンサと、前記
第3ダイオードに並列接続される第2のインピーダンス
素子とから構成されることを特徴とする請求項1〜4の
いずれかに記載の電源装置。
5. The impedance element includes a third diode whose forward direction matches a second diode, and the third diode.
The power supply device according to claim 1, comprising a third capacitor connected in series with the diode and a second impedance element connected in parallel with the third diode.
【請求項6】 前記インピーダンス素子は、第3コン
デンサと、前記第3コンデンサに直列接続された第3の
スイッチング素子とで構成されることを特徴とする請求
項1〜4のいずれかに記載の電源装置。
6. The impedance element according to claim 1, wherein the impedance element includes a third capacitor and a third switching element connected in series to the third capacitor. Power supply.
【請求項7】 前記インピーダンス素子は、第1、第
2ダイオードの接続点に一端を接続された第3コンデン
サと、第3コンデンサの他端と前記一対のスイッチング
素子の接続点との間に第2ダイオードと順方向が一致す
るように接続された第3ダイオードと、前記一対のスイ
ッチング素子の直列回路と第2ダイオードの接続点と第
3コンデンサの他端との間に第3ダイオードと順方向が
一致するように接続された第4ダイオードとから構成さ
れることを特徴とする請求項1〜4のいずれかに記載の
電源装置。
7. The impedance element includes a third capacitor whose one end is connected to a connection point of the first and second diodes, and a third capacitor between the other end of the third capacitor and the connection point of the pair of switching elements. A third diode connected so as to match the forward direction of the second diode, a third diode and a forward direction between the series circuit of the pair of switching elements, the connection point of the second diode, and the other end of the third capacitor. 5. The power supply device according to claim 1, further comprising: a fourth diode connected so as to match with each other.
【請求項8】 前記第4ダイオードと直列に接続され
る第2のインピーダンス素子を備えることを特徴とする
請求項7記載の電源装置。
8. The power supply device according to claim 7, further comprising a second impedance element connected in series with the fourth diode.
JP2001198391A 2001-06-29 2001-06-29 Power supply Expired - Lifetime JP3931591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001198391A JP3931591B2 (en) 2001-06-29 2001-06-29 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001198391A JP3931591B2 (en) 2001-06-29 2001-06-29 Power supply

Publications (2)

Publication Number Publication Date
JP2003018865A true JP2003018865A (en) 2003-01-17
JP3931591B2 JP3931591B2 (en) 2007-06-20

Family

ID=19035851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001198391A Expired - Lifetime JP3931591B2 (en) 2001-06-29 2001-06-29 Power supply

Country Status (1)

Country Link
JP (1) JP3931591B2 (en)

Also Published As

Publication number Publication date
JP3931591B2 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
US6429604B2 (en) Power feedback power factor correction scheme for multiple lamp operation
JP5065188B2 (en) Series resonant converter
KR101015282B1 (en) ??/?? converter
CN209930559U (en) LLC resonant converter and LED drive circuit
JP5576748B2 (en) Discharge lamp lighting device
KR20170116415A (en) The single-stage ac-dc flyback converter circuit for driving LED
JP2000003798A (en) Discharge lamp lighting device and lighting system
JP4683364B2 (en) Composite resonant switching power supply
KR102142630B1 (en) Driving circuit of voltage driven synchronous rectifier
KR20030023372A (en) Power supply circuit of electronic ballast
JP3931591B2 (en) Power supply
JP3928378B2 (en) Power supply
JP3617361B2 (en) Power supply
JP3941445B2 (en) Power supply
JP3654067B2 (en) Power supply
JP3400592B2 (en) Power supply
JP3654035B2 (en) Power supply
JP2000312483A (en) Power unit
JP3332295B2 (en) Power supply
JP3518230B2 (en) Lighting device
JPH11102796A (en) Discharge lamp lighting device
JP2001035681A (en) Discharge lamp lighting device
JP2000217366A (en) Power supply device
JPH1197193A (en) Discharge lamp lighting device
JP2000245169A (en) Power supply equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070305

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110323

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120323

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130323

Year of fee payment: 6