JP2003013246A - 半導体装置の電極の製造方法 - Google Patents
半導体装置の電極の製造方法Info
- Publication number
- JP2003013246A JP2003013246A JP2001200248A JP2001200248A JP2003013246A JP 2003013246 A JP2003013246 A JP 2003013246A JP 2001200248 A JP2001200248 A JP 2001200248A JP 2001200248 A JP2001200248 A JP 2001200248A JP 2003013246 A JP2003013246 A JP 2003013246A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- aluminum electrode
- aluminum
- film
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】ＩＣチップ等の半導体装置の所望の電極上のみ
に、ニッケルめっき膜を高い良品率で形成できる半導体
装置の電極の製造方法を提供する。 【解決手段】ポジ型感光性ポリイミドをフォトレジスト
として、所望のアルミ電極のみを露出させ（工程１）、
ジンケート処理で露出しているアルミ電極の表面に亜鉛
膜を生成し（工程２）、この亜鉛膜との置換反応を初期
反応としてニッケル膜を所望のアルミ電極上に無電解め
っきし（工程３）、最後に、フォトレジストを除去する
（工程４）。ジンケート処理を２回繰り返すダブルジン
ケート処理が最も有効である。
に、ニッケルめっき膜を高い良品率で形成できる半導体
装置の電極の製造方法を提供する。 【解決手段】ポジ型感光性ポリイミドをフォトレジスト
として、所望のアルミ電極のみを露出させ（工程１）、
ジンケート処理で露出しているアルミ電極の表面に亜鉛
膜を生成し（工程２）、この亜鉛膜との置換反応を初期
反応としてニッケル膜を所望のアルミ電極上に無電解め
っきし（工程３）、最後に、フォトレジストを除去する
（工程４）。ジンケート処理を２回繰り返すダブルジン
ケート処理が最も有効である。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アルミ電極を備
えたＩＣチップ等の半導体装置のアルミ電極上に燐を含
んだニッケルめっき膜を形成するための成膜技術に関す
る。 【０００２】 【従来の技術】プリント配線板等の回路基板上にＩＣチ
ップ等の半導体装置（以下ではＩＣチップで代表させ
る）を搭載する方法として、フリップチップ実装法と呼
ばれる方法がある。この実装方法は、ＩＣチップの電極
側を回路基板側に向けて搭載し、回路基板の電極とＩＣ
チップの電極とをはんだ層や導電性接着剤等によって接
続する実装方法である。 【０００３】はんだ層を用いて接続する場合には、アル
ミ電極に直接にはんだ接合することが困難であるので、
アルミ電極上にニッケルめっき膜が形成され、これを介
してＩＣチップの電極が回路基板の電極にはんだ接合さ
れる。アルミ電極上にニッケルめっき膜を形成する方法
としては、特開2000−235964号公報等に開示されている
ような、ジンケート処理による亜鉛膜との置換反応を初
段反応とする無電解めっきがある。この無電解めっきで
生成されるニッケルめっき膜は燐を含んだニッケルめっ
き膜となるが、以下では単にニッケルめっき膜という。 【０００４】一方、フリップチップ実装に使用されるＩ
Ｃチップは、特開2000−235964号公報に開示されている
ような、表面が保護膜で被われていてアルミ電極のみに
開口部をもつものばかりではなく、アルミ電極以外の部
分（例えばアルミ配線部）の表面にも保護膜が形成され
ていないものもある。 【０００５】 【発明が解決しようとする課題】表面が保護膜で被われ
ていてアルミ電極のみに開口部をもつＩＣチップの場合
には、アルミ電極のみが露出している状態なので、直接
に前記無電解めっきを適用しても、ニッケルめっき膜が
形成されるのはアルミ電極の上だけであり、特に問題と
なることはない。 【０００６】しかし、アルミ電極以外の部分にも保護膜
が形成されていないＩＣチップの場合には、そのままの
状態で前記無電解めっきを適用すると、露出しているア
ルミの全ての表面にニッケルめっき膜が形成されるの
で、問題が発生する。例えば、図５に示すようなＩＣチ
ップ１の場合には、２つのアルミ電極11の間をアルミ配
線12が通過しており、その間隔は10μm と狭い。このよ
うなＩＣチップ１のアルミ電極11及びアルミ配線12の表
面にニッケルめっき膜が形成されると、図６に示すよう
に、側方へのニッケルめっき膜（図６においてはNi-Pめ
っき膜）５の成長によって、アルミ電極11とアルミ配線
12との間隔が狭まり、形成するニッケルめっき膜５の厚
さが厚くなると両者が接触して、アルミ電極11とアルミ
配線12との絶縁性及び絶縁信頼性を低下させるという問
題が発生する。アルミ電極11同士が近接している場合も
同様である。したがって、図５のようなＩＣチップ１の
場合には、アルミ配線12の表面をマスキングすることが
必要であり、アルミ電極11同士が近接している場合に
は、アルミ電極11の周辺部をマスキングして露出部を制
限することが必要となる。 【０００７】したがって、アルミ電極以外の部分にも保
護膜が形成されていないＩＣチップの場合には、ニッケ
ルめっき膜を必要とする電極のみを露出させ、他の部分
をマスキングすることが必要となる。このマスキングは
チップ状態では不可能であるので、このようなＩＣチッ
プはチップ化前のウェハ状態で供給されたものを加工す
ることになる。 【０００８】また、上記のマスキング工程において、所
望の電極のみを露出させる場合に、ＩＣプロセスに使用
されるドライエッチングプロセスが採用できれば問題は
ないが、このための設備は高価である。一方、安価な設
備で済むウェットエッチングプロセスによる場合には、
マスキング材の材質によって、アルミ電極がエッチング
されてしまう恐れがある。無機系のマスキング材、例え
ば感光性ガラス、の場合には、現像に使用される弗酸系
の薬品によって、アルミ電極がエッチングされるので採
用できない。したがって、樹脂系のマスキング材の中か
らジンケート処理及びニッケルの無電解めっきに耐える
材料を選定して用いる必要がある。 【０００９】更に、フォトリソグラフィによって、マス
キング材をパターニングする場合に、ネガ型のマスキン
グ材を使用すると、図７に示すように、マスキング材の
表面等に付着した塵埃４によって遮光された部分のマス
キング材が除去され、被覆すべき領域に孔22が開く。ア
ルミ電極11やアルミ配線12の周辺部に塵埃が付着する
と、その部分がマスキングされないために、その部分に
ニッケルめっき膜が形成されて、絶縁性及び絶縁信頼信
頼性を低下させ、アルミ電極上にニッケルめっき膜を形
成されたＩＣチップの良品率を下げる。 【００１０】この発明の課題は、上記の諸問題点を解消
して、アルミ電極以外の部分にも保護膜が形成されてい
ないＩＣチップ、の所望のアルミ電極のみにニッケルめ
っき膜を、高い良品率で形成することができる方法を提
供することである。 【００１１】 【課題を解決するための手段】この発明は、アルミ電極
を備えたＩＣチップ等の半導体装置の所望のアルミ電極
上にニッケルめっき膜を形成するための半導体装置の電
極の製造方法であって、複数の前記半導体装置にチップ
化される前のウェハ状態において適用され、フォトレジ
ストとしてポジ型の感光性ポリイミドを用いて、ニッケ
ルめっき膜を形成しようとするアルミ電極のみを露出さ
せるように半導体装置の表面をマスキングする工程と、
ジンケート処理によって、露出しているアルミ電極のア
ルミを亜鉛に置換してアルミ電極の表面に亜鉛膜を形成
する工程と、亜鉛膜との置換反応を初段反応として燐を
含んだニッケル膜を形成する無電解めっき工程と、フォ
トレジストを除去する工程と、を有する。 【００１２】この発明においては、ウェハ状態で、ポジ
型の感光性ポリイミドをフォトレジストとして、所望の
アルミ電極以外の表面がマスキングされ、露出している
アルミ電極がジンケート処理され、このアルミ電極のみ
にニッケル膜が無電解めっきされるので、この発明によ
る半導体装置の電極の製造方法は、ポジ型のフォトレジ
ストの特性によって、塵埃の影響を受け難く、且つマス
キング精度にも優れ、ポリイミドの優れた耐薬品性によ
って、ジンケート処理時及び無電解ニッケルめっき時に
必要なマスキング性能を確保することができ、更に、感
光性ポリイミドの現像液がアルミに対してそれほどのエ
ッチング性能をもたないので、フォトレジストの現像時
にアルミ電極がそれほどエッチングされない。更に、ジ
ンケート処理によって、ニッケルめっき膜が確実に且つ
強固にアルミ電極上に形成される。 【００１３】 【発明の実施の形態】この発明の実施の形態について実
施例を用いて説明する。なお、従来技術と同じ機能の部
分については同じ符号を用いる。図１は、この発明によ
る半導体装置の電極の製造方法の実施例を示す工程図で
あり、図２はダブルジンケート処理の詳細を示す工程図
であり、図３は実施例の工程毎の状態を示す部分断面図
である。 【００１４】この発明による半導体装置の電極の製造方
法は、個々のＩＣチップにチップ化される前の、複数の
ＩＣチップが一体となっているウェハの状態において適
用されるものであり、図３においてＩＣチップ１と示す
ものはウェハ状態のものである。このＩＣチップ１に
は、アルミ電極11間にアルミ配線12が通過しており、ニ
ッケルめっき膜を形成したい部分は、アルミ電極11の表
面である。 【００１５】まず、ポジ型の感光性ポリイミドをフォト
レジストとするマスキング工程（工程１）を説明する。 1.1 ウェハ上へフォトレジストをスピンコートする。
回転数を 500〜5000rpm とすることで、１〜10μm の膜
厚が得られるが、実施例では 3000 rpm で1.2μm の膜
厚とした。 【００１６】1.2 ホットプレートでプリベークを行
う。プリベーク条件は 100〜130 ℃で１〜10分間に設定
できるが、実施例では 120℃で４分間とした。 1.3 ニッケルめっき膜を形成する部分のフォトレジス
ト膜を感光させて除去するために露光する。露光条件は
膜厚等によって50〜500 ｍＪ／cm2 に設定されるが、実
施例では 400ｍＪ／cm2 とした。 【００１７】1.4 露光された部分のフォトレジストを
除去するために、現像液として2.38％のテトラメチルア
ンモニウムヒドロキシド（ＴＭＡＨ）の溶液を用いて現
像する。現像時間は膜厚等によって10〜120 秒間に設定
されるが、実施例では40秒間とした。 1.5 十分な耐薬品性を得るためにポストベーク（キュ
ア）を行う。雰囲気は窒素中又は大気中、温度は300 〜
350 ℃、時間はホットプレートの場合には60〜300 秒
間、オーブンの場合は30〜 180分間、に設定できるが、
実施例ではホットプレートを用いて大気中、 320℃で18
0 秒間とした。 【００１８】図３（ａ）の状態はマスキング工程終了時
の状態であって、アルミ配線12をポジ型フォトレジスト
（キュアされたポジ型の感光性ポリイミド）２が覆って
いる。ここで、フォトレジストとしてポジ型の感光性ポ
リイミドを採用した理由を説明する。 【００１９】まず、ポジ型を採用する理由は、「発明が
解決しようとする課題」の項で説明したように、ネガ型
のフォトレジストの場合には、塵埃の影響で絶縁性及び
絶縁信頼性が低下する可能性が高いが、ポジ型のフォト
レジストの場合には、塵埃が付着している部分がマスキ
ング状態になるだけであって、ニッケルめっき膜を形成
するアルミ電極の内の、塵埃の面積に相当する僅かな面
積の部分だけにニッケルめっき膜が形成されないだけ
で、実用的には殆ど問題がなく、絶縁性及び絶縁信頼性
を低下させる心配がないからである。 【００２０】次に、感光性ポリイミドを採用する理由
は、ポリイミドが優れた耐薬品性を備えており、ジンケ
ート処理及びニッケルの無電解めっきにおけるマスキン
グ材として必要な性能を有するからである。次に、露出
されたアルミ電極11の表面に亜鉛膜を生成するダブルジ
ンケート処理工程（工程２）について説明する。 【００２１】ジンケート処理は、アルミよりイオン化傾
向の小さい亜鉛を含む溶液にアルミ表面を曝すことによ
って、アルミを亜鉛に置換する処理である。 2.1 硫酸により表面の脱脂を行う。通常、10〜120 秒
間処理されるが、この実施例では60秒間とした。 2.2 ジンケート液に浸漬する。通常、５〜120 秒間浸
漬されるが、この実施例では30秒間とした。 【００２２】2.3 アルミ表面の酸化膜を均一にするた
めに、硝酸処理を行う。通常、５〜60秒間処理される
が、この実施例では20秒間とした。 2.4 再度、ジンケート液に浸漬する。通常、５〜120
秒間浸漬されるが、この実施例では30秒間とした。引き
続いて、ニッケルの無電解めっき工程（工程３）を実施
する。この工程においては、ジンケート処理による亜鉛
膜がニッケルに置換され、これに引き続いてニッケルが
継続的に析出して燐を含んだニッケルめっき膜（図３に
おいてはNi-Pめっき膜）５が形成される。図３（ｂ）は
この状態を示している。この実施例においては１μm の
ニッケルめっき膜５を形成したが、めっき条件の設定に
よって、10μm 程度まで厚くすることもできる。 【００２３】ここで、マスキングに使われたポジ型フォ
トレジスト２を酸素プラズマ処理によって除去する（工
程４）。ポリイミドは耐薬品性の非常に優れたマスキン
グ材料であるので、薬品によってポジ型フォトレジスト
２を除去することが困難であるため、その除去に酸素プ
ラズマ処理が採用されるのである。酸素プラズマ処理の
条件は、通常、酸素流量が10〜1000sccm、ガス圧力が67
〜267 Pa、ＲＦ出力が25〜1000Ｗ、処理時間が５〜60分
であるが、この実施例では、酸素流量を25sccm、ガス圧
力を80Pa、ＲＦ出力を25Ｗ、処理時間を60分とした。 【００２４】なお、図３に示した実施例では、ニッケル
めっき膜５の厚さが１μm であるので、ポジ型フォトレ
ジスト２上へのめっき膜の被りの問題は発生していない
が、より厚いニッケルめっき膜を形成する場合には、ポ
ジ型フォトレジスト２上へのめっき膜の被りを考慮し
て、図４のように、フォトレジストのパターニング形状
をアルミ電極11の周辺部に被せた形状にするとよい。 【００２５】この実施例によって、ウェハ状で入手でき
るＩＣチップの所望の電極上に確実に且つ強固に、しか
も絶縁性及び絶縁信頼性を低下させることなく、ニッケ
ルめっき膜を形成することができた。実施例に示したも
のは、アルミ電極11とアルミ配線12とが近接している例
であるが、アルミ電極同士が近接している場合にも有効
であり、この場合には、図４に示したように、フォトレ
ジストのパターニング形状をアルミ電極の周辺部に被せ
た形状にするとよい。 【００２６】なお、上記の実施例は、ジンケート処理を
２回繰り返すダブルジンケート処理の場合であるが、１
回のジンケート処理でも十分に有効である。 【００２７】 【発明の効果】この発明においては、ウェハ状態で、ポ
ジ型の感光性ポリイミドをフォトレジストとして、所望
のアルミ電極以外の表面がマスキングされ、露出してい
るアルミ電極がジンケート処理され、このアルミ電極の
みにニッケル膜が無電解めっきされるので、この発明に
よる半導体装置の電極の製造方法は、ポジ型のフォトレ
ジストの特性によって、塵埃の影響を受け難く、且つマ
スキング精度にも優れ、ポリイミドの優れた耐薬品性に
よって、ジンケート処理時及び無電解ニッケルめっき時
に必要なマスキング性能を確保することができ、更に、
感光性ポリイミドの現像液がアルミに対してそれほどの
腐食性能をもたないので、フォトレジストの現像時にア
ルミ電極がそれほどエッチングされない。更に、ジンケ
ート処理によって、ニッケルめっき膜が確実に且つ強固
にアルミ電極上に形成される。 【００２８】したがって、この発明によれば、従来技術
における諸問題点を解消して、アルミ電極以外の部分に
も保護膜が形成されていないＩＣチップ、の所望の電極
のみにニッケルめっき膜を、高い良品率で形成すること
ができる半導体装置の電極の製造方法を提供することが
できる。
えたＩＣチップ等の半導体装置のアルミ電極上に燐を含
んだニッケルめっき膜を形成するための成膜技術に関す
る。 【０００２】 【従来の技術】プリント配線板等の回路基板上にＩＣチ
ップ等の半導体装置（以下ではＩＣチップで代表させ
る）を搭載する方法として、フリップチップ実装法と呼
ばれる方法がある。この実装方法は、ＩＣチップの電極
側を回路基板側に向けて搭載し、回路基板の電極とＩＣ
チップの電極とをはんだ層や導電性接着剤等によって接
続する実装方法である。 【０００３】はんだ層を用いて接続する場合には、アル
ミ電極に直接にはんだ接合することが困難であるので、
アルミ電極上にニッケルめっき膜が形成され、これを介
してＩＣチップの電極が回路基板の電極にはんだ接合さ
れる。アルミ電極上にニッケルめっき膜を形成する方法
としては、特開2000−235964号公報等に開示されている
ような、ジンケート処理による亜鉛膜との置換反応を初
段反応とする無電解めっきがある。この無電解めっきで
生成されるニッケルめっき膜は燐を含んだニッケルめっ
き膜となるが、以下では単にニッケルめっき膜という。 【０００４】一方、フリップチップ実装に使用されるＩ
Ｃチップは、特開2000−235964号公報に開示されている
ような、表面が保護膜で被われていてアルミ電極のみに
開口部をもつものばかりではなく、アルミ電極以外の部
分（例えばアルミ配線部）の表面にも保護膜が形成され
ていないものもある。 【０００５】 【発明が解決しようとする課題】表面が保護膜で被われ
ていてアルミ電極のみに開口部をもつＩＣチップの場合
には、アルミ電極のみが露出している状態なので、直接
に前記無電解めっきを適用しても、ニッケルめっき膜が
形成されるのはアルミ電極の上だけであり、特に問題と
なることはない。 【０００６】しかし、アルミ電極以外の部分にも保護膜
が形成されていないＩＣチップの場合には、そのままの
状態で前記無電解めっきを適用すると、露出しているア
ルミの全ての表面にニッケルめっき膜が形成されるの
で、問題が発生する。例えば、図５に示すようなＩＣチ
ップ１の場合には、２つのアルミ電極11の間をアルミ配
線12が通過しており、その間隔は10μm と狭い。このよ
うなＩＣチップ１のアルミ電極11及びアルミ配線12の表
面にニッケルめっき膜が形成されると、図６に示すよう
に、側方へのニッケルめっき膜（図６においてはNi-Pめ
っき膜）５の成長によって、アルミ電極11とアルミ配線
12との間隔が狭まり、形成するニッケルめっき膜５の厚
さが厚くなると両者が接触して、アルミ電極11とアルミ
配線12との絶縁性及び絶縁信頼性を低下させるという問
題が発生する。アルミ電極11同士が近接している場合も
同様である。したがって、図５のようなＩＣチップ１の
場合には、アルミ配線12の表面をマスキングすることが
必要であり、アルミ電極11同士が近接している場合に
は、アルミ電極11の周辺部をマスキングして露出部を制
限することが必要となる。 【０００７】したがって、アルミ電極以外の部分にも保
護膜が形成されていないＩＣチップの場合には、ニッケ
ルめっき膜を必要とする電極のみを露出させ、他の部分
をマスキングすることが必要となる。このマスキングは
チップ状態では不可能であるので、このようなＩＣチッ
プはチップ化前のウェハ状態で供給されたものを加工す
ることになる。 【０００８】また、上記のマスキング工程において、所
望の電極のみを露出させる場合に、ＩＣプロセスに使用
されるドライエッチングプロセスが採用できれば問題は
ないが、このための設備は高価である。一方、安価な設
備で済むウェットエッチングプロセスによる場合には、
マスキング材の材質によって、アルミ電極がエッチング
されてしまう恐れがある。無機系のマスキング材、例え
ば感光性ガラス、の場合には、現像に使用される弗酸系
の薬品によって、アルミ電極がエッチングされるので採
用できない。したがって、樹脂系のマスキング材の中か
らジンケート処理及びニッケルの無電解めっきに耐える
材料を選定して用いる必要がある。 【０００９】更に、フォトリソグラフィによって、マス
キング材をパターニングする場合に、ネガ型のマスキン
グ材を使用すると、図７に示すように、マスキング材の
表面等に付着した塵埃４によって遮光された部分のマス
キング材が除去され、被覆すべき領域に孔22が開く。ア
ルミ電極11やアルミ配線12の周辺部に塵埃が付着する
と、その部分がマスキングされないために、その部分に
ニッケルめっき膜が形成されて、絶縁性及び絶縁信頼信
頼性を低下させ、アルミ電極上にニッケルめっき膜を形
成されたＩＣチップの良品率を下げる。 【００１０】この発明の課題は、上記の諸問題点を解消
して、アルミ電極以外の部分にも保護膜が形成されてい
ないＩＣチップ、の所望のアルミ電極のみにニッケルめ
っき膜を、高い良品率で形成することができる方法を提
供することである。 【００１１】 【課題を解決するための手段】この発明は、アルミ電極
を備えたＩＣチップ等の半導体装置の所望のアルミ電極
上にニッケルめっき膜を形成するための半導体装置の電
極の製造方法であって、複数の前記半導体装置にチップ
化される前のウェハ状態において適用され、フォトレジ
ストとしてポジ型の感光性ポリイミドを用いて、ニッケ
ルめっき膜を形成しようとするアルミ電極のみを露出さ
せるように半導体装置の表面をマスキングする工程と、
ジンケート処理によって、露出しているアルミ電極のア
ルミを亜鉛に置換してアルミ電極の表面に亜鉛膜を形成
する工程と、亜鉛膜との置換反応を初段反応として燐を
含んだニッケル膜を形成する無電解めっき工程と、フォ
トレジストを除去する工程と、を有する。 【００１２】この発明においては、ウェハ状態で、ポジ
型の感光性ポリイミドをフォトレジストとして、所望の
アルミ電極以外の表面がマスキングされ、露出している
アルミ電極がジンケート処理され、このアルミ電極のみ
にニッケル膜が無電解めっきされるので、この発明によ
る半導体装置の電極の製造方法は、ポジ型のフォトレジ
ストの特性によって、塵埃の影響を受け難く、且つマス
キング精度にも優れ、ポリイミドの優れた耐薬品性によ
って、ジンケート処理時及び無電解ニッケルめっき時に
必要なマスキング性能を確保することができ、更に、感
光性ポリイミドの現像液がアルミに対してそれほどのエ
ッチング性能をもたないので、フォトレジストの現像時
にアルミ電極がそれほどエッチングされない。更に、ジ
ンケート処理によって、ニッケルめっき膜が確実に且つ
強固にアルミ電極上に形成される。 【００１３】 【発明の実施の形態】この発明の実施の形態について実
施例を用いて説明する。なお、従来技術と同じ機能の部
分については同じ符号を用いる。図１は、この発明によ
る半導体装置の電極の製造方法の実施例を示す工程図で
あり、図２はダブルジンケート処理の詳細を示す工程図
であり、図３は実施例の工程毎の状態を示す部分断面図
である。 【００１４】この発明による半導体装置の電極の製造方
法は、個々のＩＣチップにチップ化される前の、複数の
ＩＣチップが一体となっているウェハの状態において適
用されるものであり、図３においてＩＣチップ１と示す
ものはウェハ状態のものである。このＩＣチップ１に
は、アルミ電極11間にアルミ配線12が通過しており、ニ
ッケルめっき膜を形成したい部分は、アルミ電極11の表
面である。 【００１５】まず、ポジ型の感光性ポリイミドをフォト
レジストとするマスキング工程（工程１）を説明する。 1.1 ウェハ上へフォトレジストをスピンコートする。
回転数を 500〜5000rpm とすることで、１〜10μm の膜
厚が得られるが、実施例では 3000 rpm で1.2μm の膜
厚とした。 【００１６】1.2 ホットプレートでプリベークを行
う。プリベーク条件は 100〜130 ℃で１〜10分間に設定
できるが、実施例では 120℃で４分間とした。 1.3 ニッケルめっき膜を形成する部分のフォトレジス
ト膜を感光させて除去するために露光する。露光条件は
膜厚等によって50〜500 ｍＪ／cm2 に設定されるが、実
施例では 400ｍＪ／cm2 とした。 【００１７】1.4 露光された部分のフォトレジストを
除去するために、現像液として2.38％のテトラメチルア
ンモニウムヒドロキシド（ＴＭＡＨ）の溶液を用いて現
像する。現像時間は膜厚等によって10〜120 秒間に設定
されるが、実施例では40秒間とした。 1.5 十分な耐薬品性を得るためにポストベーク（キュ
ア）を行う。雰囲気は窒素中又は大気中、温度は300 〜
350 ℃、時間はホットプレートの場合には60〜300 秒
間、オーブンの場合は30〜 180分間、に設定できるが、
実施例ではホットプレートを用いて大気中、 320℃で18
0 秒間とした。 【００１８】図３（ａ）の状態はマスキング工程終了時
の状態であって、アルミ配線12をポジ型フォトレジスト
（キュアされたポジ型の感光性ポリイミド）２が覆って
いる。ここで、フォトレジストとしてポジ型の感光性ポ
リイミドを採用した理由を説明する。 【００１９】まず、ポジ型を採用する理由は、「発明が
解決しようとする課題」の項で説明したように、ネガ型
のフォトレジストの場合には、塵埃の影響で絶縁性及び
絶縁信頼性が低下する可能性が高いが、ポジ型のフォト
レジストの場合には、塵埃が付着している部分がマスキ
ング状態になるだけであって、ニッケルめっき膜を形成
するアルミ電極の内の、塵埃の面積に相当する僅かな面
積の部分だけにニッケルめっき膜が形成されないだけ
で、実用的には殆ど問題がなく、絶縁性及び絶縁信頼性
を低下させる心配がないからである。 【００２０】次に、感光性ポリイミドを採用する理由
は、ポリイミドが優れた耐薬品性を備えており、ジンケ
ート処理及びニッケルの無電解めっきにおけるマスキン
グ材として必要な性能を有するからである。次に、露出
されたアルミ電極11の表面に亜鉛膜を生成するダブルジ
ンケート処理工程（工程２）について説明する。 【００２１】ジンケート処理は、アルミよりイオン化傾
向の小さい亜鉛を含む溶液にアルミ表面を曝すことによ
って、アルミを亜鉛に置換する処理である。 2.1 硫酸により表面の脱脂を行う。通常、10〜120 秒
間処理されるが、この実施例では60秒間とした。 2.2 ジンケート液に浸漬する。通常、５〜120 秒間浸
漬されるが、この実施例では30秒間とした。 【００２２】2.3 アルミ表面の酸化膜を均一にするた
めに、硝酸処理を行う。通常、５〜60秒間処理される
が、この実施例では20秒間とした。 2.4 再度、ジンケート液に浸漬する。通常、５〜120
秒間浸漬されるが、この実施例では30秒間とした。引き
続いて、ニッケルの無電解めっき工程（工程３）を実施
する。この工程においては、ジンケート処理による亜鉛
膜がニッケルに置換され、これに引き続いてニッケルが
継続的に析出して燐を含んだニッケルめっき膜（図３に
おいてはNi-Pめっき膜）５が形成される。図３（ｂ）は
この状態を示している。この実施例においては１μm の
ニッケルめっき膜５を形成したが、めっき条件の設定に
よって、10μm 程度まで厚くすることもできる。 【００２３】ここで、マスキングに使われたポジ型フォ
トレジスト２を酸素プラズマ処理によって除去する（工
程４）。ポリイミドは耐薬品性の非常に優れたマスキン
グ材料であるので、薬品によってポジ型フォトレジスト
２を除去することが困難であるため、その除去に酸素プ
ラズマ処理が採用されるのである。酸素プラズマ処理の
条件は、通常、酸素流量が10〜1000sccm、ガス圧力が67
〜267 Pa、ＲＦ出力が25〜1000Ｗ、処理時間が５〜60分
であるが、この実施例では、酸素流量を25sccm、ガス圧
力を80Pa、ＲＦ出力を25Ｗ、処理時間を60分とした。 【００２４】なお、図３に示した実施例では、ニッケル
めっき膜５の厚さが１μm であるので、ポジ型フォトレ
ジスト２上へのめっき膜の被りの問題は発生していない
が、より厚いニッケルめっき膜を形成する場合には、ポ
ジ型フォトレジスト２上へのめっき膜の被りを考慮し
て、図４のように、フォトレジストのパターニング形状
をアルミ電極11の周辺部に被せた形状にするとよい。 【００２５】この実施例によって、ウェハ状で入手でき
るＩＣチップの所望の電極上に確実に且つ強固に、しか
も絶縁性及び絶縁信頼性を低下させることなく、ニッケ
ルめっき膜を形成することができた。実施例に示したも
のは、アルミ電極11とアルミ配線12とが近接している例
であるが、アルミ電極同士が近接している場合にも有効
であり、この場合には、図４に示したように、フォトレ
ジストのパターニング形状をアルミ電極の周辺部に被せ
た形状にするとよい。 【００２６】なお、上記の実施例は、ジンケート処理を
２回繰り返すダブルジンケート処理の場合であるが、１
回のジンケート処理でも十分に有効である。 【００２７】 【発明の効果】この発明においては、ウェハ状態で、ポ
ジ型の感光性ポリイミドをフォトレジストとして、所望
のアルミ電極以外の表面がマスキングされ、露出してい
るアルミ電極がジンケート処理され、このアルミ電極の
みにニッケル膜が無電解めっきされるので、この発明に
よる半導体装置の電極の製造方法は、ポジ型のフォトレ
ジストの特性によって、塵埃の影響を受け難く、且つマ
スキング精度にも優れ、ポリイミドの優れた耐薬品性に
よって、ジンケート処理時及び無電解ニッケルめっき時
に必要なマスキング性能を確保することができ、更に、
感光性ポリイミドの現像液がアルミに対してそれほどの
腐食性能をもたないので、フォトレジストの現像時にア
ルミ電極がそれほどエッチングされない。更に、ジンケ
ート処理によって、ニッケルめっき膜が確実に且つ強固
にアルミ電極上に形成される。 【００２８】したがって、この発明によれば、従来技術
における諸問題点を解消して、アルミ電極以外の部分に
も保護膜が形成されていないＩＣチップ、の所望の電極
のみにニッケルめっき膜を、高い良品率で形成すること
ができる半導体装置の電極の製造方法を提供することが
できる。
【図面の簡単な説明】
【図１】この発明による半導体装置の電極の製造方法の
実施例を示す工程図 【図２】ダブルジンケート処理を示す工程図 【図３】実施例の工程毎の状態を示す部分断面図 【図４】マスキング状態の他例を示す部分断面図 【図５】従来のＩＣチップの一例の部分断面図 【図６】従来のＩＣチップの問題点を説明するための部
分断面図 【図７】ネガ型のフォトレジストの問題点を説明するた
めの部分断面図 【符号の説明】 １ ＩＣチップ 11 アルミ電極 12 アルミ配線 ２ フォトレジスト 2a ポジ型フォトレジスト ３ フォトマスク ４ 塵埃 ５ 燐を含んだニッケルめっき膜
実施例を示す工程図 【図２】ダブルジンケート処理を示す工程図 【図３】実施例の工程毎の状態を示す部分断面図 【図４】マスキング状態の他例を示す部分断面図 【図５】従来のＩＣチップの一例の部分断面図 【図６】従来のＩＣチップの問題点を説明するための部
分断面図 【図７】ネガ型のフォトレジストの問題点を説明するた
めの部分断面図 【符号の説明】 １ ＩＣチップ 11 アルミ電極 12 アルミ配線 ２ フォトレジスト 2a ポジ型フォトレジスト ３ フォトマスク ４ 塵埃 ５ 燐を含んだニッケルめっき膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4K022 AA02 AA31 AA41 BA14 BA16
BA35 CA06 CA08 CA28 DA01
EA03
5F033 HH07 HH08 MM05 PP28 PP35
QQ00 VV07
Claims (1)
- 【特許請求の範囲】 【請求項１】アルミ電極を備えたＩＣチップ等の半導体
装置の所望のアルミ電極上に燐を含んだニッケルめっき
膜を形成するための半導体装置の電極の製造方法であっ
て、 複数の前記半導体装置にチップ化される前のウェハ状態
において適用され、 フォトレジストとしてポジ型の感光性ポリイミドを用い
て、前記ニッケルめっき膜を形成しようとするアルミ電
極のみを露出させるように半導体装置の表面をマスキン
グする工程と、 ジンケート処理によって、露出しているアルミ電極のア
ルミを亜鉛に置換してアルミ電極の表面に亜鉛膜を形成
する工程と、 亜鉛膜との置換反応を初段反応として燐を含んだニッケ
ル膜を形成する無電解めっき工程と、 フォトレジストを除去する工程と、を有する、 ことを特徴とする半導体装置の電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200248A JP2003013246A (ja) | 2001-07-02 | 2001-07-02 | 半導体装置の電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200248A JP2003013246A (ja) | 2001-07-02 | 2001-07-02 | 半導体装置の電極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003013246A true JP2003013246A (ja) | 2003-01-15 |
Family
ID=19037395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001200248A Withdrawn JP2003013246A (ja) | 2001-07-02 | 2001-07-02 | 半導体装置の電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003013246A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1562411A1 (en) * | 2004-02-06 | 2005-08-10 | Dowa Mining Co., Ltd. | Metal/ceramic bonding member and method for producing same |
| US8198104B2 (en) | 2009-03-23 | 2012-06-12 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2015220409A (ja) * | 2014-05-20 | 2015-12-07 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
-
2001
- 2001-07-02 JP JP2001200248A patent/JP2003013246A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1562411A1 (en) * | 2004-02-06 | 2005-08-10 | Dowa Mining Co., Ltd. | Metal/ceramic bonding member and method for producing same |
| US8198104B2 (en) | 2009-03-23 | 2012-06-12 | Fuji Electric Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2015220409A (ja) * | 2014-05-20 | 2015-12-07 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157079A (en) | Semiconductor device with a bump including a bump electrode film covering a projecting photoresist | |
| JP2002343902A (ja) | 半導体装置用テープキャリア及びそれを用いた半導体装置 | |
| KR0142136B1 (ko) | 반도체장치의 제조방법 | |
| JP2003338516A (ja) | 半導体装置およびその製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP2784122B2 (ja) | 半導体装置の製法 | |
| JP2003013246A (ja) | 半導体装置の電極の製造方法 | |
| GB2378578A (en) | Semiconductor device encapsulation | |
| US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
| JPH11233545A (ja) | 半導体装置とその製造方法 | |
| JP3410651B2 (ja) | 半導体装置及びその製造方法 | |
| US7517785B2 (en) | Electronic interconnects and methods of making same | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JPH1167849A (ja) | キャリアフィルムおよびその製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP2000054164A (ja) | 絶縁材料の加工方法と当該方法による絶縁材料加工品 および当該方法に使用するレジスト材料 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JP2785752B2 (ja) | 半導体装置の製造方法 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| KR100197531B1 (ko) | 금속 배선막 형성을 위한 감광막 제거방법 | |
| JP2002289634A (ja) | 半導体装置およびその製造方法 | |
| KR100620188B1 (ko) | 반도체 소자의 본딩패드 형성 방법 | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JPH07273470A (ja) | 多層配線構成体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070306 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090914 |