JP2003007832A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003007832A JP2003007832A JP2001191072A JP2001191072A JP2003007832A JP 2003007832 A JP2003007832 A JP 2003007832A JP 2001191072 A JP2001191072 A JP 2001191072A JP 2001191072 A JP2001191072 A JP 2001191072A JP 2003007832 A JP2003007832 A JP 2003007832A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- semiconductor device
- silicon carbide
- switching
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 9
- 230000010355 oscillation Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 239000013585 weight reducing agent Substances 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
- Thyristors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 炭化シリコンを材料とするダイオードやスイ
ッチングデバイスを有する半導体装置において、スイッ
チング損失と導通損失との関係を改善しつつ、振幅の大
きな装置電圧の振動の発生を抑える。 【解決手段】 炭化シリコンを材料とするダイオード１
１には並列に抵抗１２が接続されている。ダイオード１
１のターンオンおよびターンオフに伴い、ダイオード１
１の抵抗成分は大きく変化するが、抵抗１２がダイオー
ド１１に並列に接続されることで、ダイオード１１と外
部の配線により形成されるＬＣＲ回路の抵抗成分の変化
は抑えられる。それにより、ＬＣＲ回路は固有振動条件
を満たし難くなるとともに、ＬＣＲ回路のクオリティフ
ァクターの増大は抑えられる。
ッチングデバイスを有する半導体装置において、スイッ
チング損失と導通損失との関係を改善しつつ、振幅の大
きな装置電圧の振動の発生を抑える。 【解決手段】 炭化シリコンを材料とするダイオード１
１には並列に抵抗１２が接続されている。ダイオード１
１のターンオンおよびターンオフに伴い、ダイオード１
１の抵抗成分は大きく変化するが、抵抗１２がダイオー
ド１１に並列に接続されることで、ダイオード１１と外
部の配線により形成されるＬＣＲ回路の抵抗成分の変化
は抑えられる。それにより、ＬＣＲ回路は固有振動条件
を満たし難くなるとともに、ＬＣＲ回路のクオリティフ
ァクターの増大は抑えられる。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化シリコンを材
料とするダイオードやスイッチングデバイスを有する半
導体装置に関するものである。
料とするダイオードやスイッチングデバイスを有する半
導体装置に関するものである。
【０００２】
【従来の技術】従来、多くの半導体装置にダイオード
や、例えばサイリスタやトランジスタ等のスイッチング
デバイスが使用されている。
や、例えばサイリスタやトランジスタ等のスイッチング
デバイスが使用されている。
【０００３】ところで、スイッチングデバイスがオン状
態あるいはダイオードが順バイアス状態、つまりデバイ
スが導通状態である場合においては、デバイスの内部に
は比較的多数の電荷が蓄積されている。一方、スイッチ
ングデバイスがオフ状態、あるいはダイオードが逆バイ
アス状態、つまりデバイスが非導通状態である場合で
は、デバイスの内部には空間電荷層が形成され、電荷は
それほど存在しない。
態あるいはダイオードが順バイアス状態、つまりデバイ
スが導通状態である場合においては、デバイスの内部に
は比較的多数の電荷が蓄積されている。一方、スイッチ
ングデバイスがオフ状態、あるいはダイオードが逆バイ
アス状態、つまりデバイスが非導通状態である場合で
は、デバイスの内部には空間電荷層が形成され、電荷は
それほど存在しない。
【０００４】従って、デバイスが導通状態から非導通状
態に移行（ターンオフ）する過程においては、デバイス
内部に蓄えれらた電荷を消滅させなけばならず、その間
は非導通状態よりも大きな電流が流れ、それにより損失
（ターンオフ損失）が生じる。導通状態においてデバイ
スに蓄積されていた電荷が多い程、ターンオフ時に大き
な電流が流れることになり、ターンオフ損失は増大す
る。
態に移行（ターンオフ）する過程においては、デバイス
内部に蓄えれらた電荷を消滅させなけばならず、その間
は非導通状態よりも大きな電流が流れ、それにより損失
（ターンオフ損失）が生じる。導通状態においてデバイ
スに蓄積されていた電荷が多い程、ターンオフ時に大き
な電流が流れることになり、ターンオフ損失は増大す
る。
【０００５】また、デバイスが非導通状態から導通状態
に移行（ターンオン）する過程においては、デバイス内
部に電荷を蓄積しなければならず、その間はデバイスに
電流を流すために必要な電圧は導通状態よりも大きいも
のとなり、損失（ターンオン損失）が生じる。このとき
デバイスに蓄積される電荷が多い程、その蓄積には時間
を要し、ターンオン損失は増大する。
に移行（ターンオン）する過程においては、デバイス内
部に電荷を蓄積しなければならず、その間はデバイスに
電流を流すために必要な電圧は導通状態よりも大きいも
のとなり、損失（ターンオン損失）が生じる。このとき
デバイスに蓄積される電荷が多い程、その蓄積には時間
を要し、ターンオン損失は増大する。
【０００６】このターンオン損失とターンオフ損失の和
をスイッチング損失という。特に高電圧デバイスにおい
ては、スイッチング損失は大きく、その半導体装置に与
える影響も大きいため、デバイスのスイッチング性能に
本質的な制約が生じる。それにより、半導体装置の性能
に制約が加えられる結果となってしまう。
をスイッチング損失という。特に高電圧デバイスにおい
ては、スイッチング損失は大きく、その半導体装置に与
える影響も大きいため、デバイスのスイッチング性能に
本質的な制約が生じる。それにより、半導体装置の性能
に制約が加えられる結果となってしまう。
【０００７】以上より、デバイスの導通状態に蓄積され
る電荷量を小さくすれば、スイッチング損失を抑えるこ
とができることが分かる。しかし、導通状態に蓄積され
る電荷量が小さい場合、導通状態における電圧降下が大
きくなり、それはデバイスの導通損失の増大を意味す
る。
る電荷量を小さくすれば、スイッチング損失を抑えるこ
とができることが分かる。しかし、導通状態に蓄積され
る電荷量が小さい場合、導通状態における電圧降下が大
きくなり、それはデバイスの導通損失の増大を意味す
る。
【０００８】つまり、スイッチング損失と導通損失とは
二律背反の関係となっている。この両者の関係は、デバ
イスの電圧阻止能力に依存し、電圧阻止能力が高い程そ
の関係は悪化する。
二律背反の関係となっている。この両者の関係は、デバ
イスの電圧阻止能力に依存し、電圧阻止能力が高い程そ
の関係は悪化する。
【０００９】また、デバイスの厚さを薄くすることで、
導通損失を小さくし、なおかつ少ない電荷量をもって大
きな電流を流すことを可能にすることができ、それによ
りスイッチング損失と導通損失との関係を改善すること
が考えられる。しかし、デバイスの厚さを薄くした場
合、該デバイスの耐電圧特性が劣化してしまう。そのた
め、例えば電力変換器等の高電圧を伴うデバイスにおい
ては、デバイスの厚さを薄くすることには限界がある。
導通損失を小さくし、なおかつ少ない電荷量をもって大
きな電流を流すことを可能にすることができ、それによ
りスイッチング損失と導通損失との関係を改善すること
が考えられる。しかし、デバイスの厚さを薄くした場
合、該デバイスの耐電圧特性が劣化してしまう。そのた
め、例えば電力変換器等の高電圧を伴うデバイスにおい
ては、デバイスの厚さを薄くすることには限界がある。
【００１０】以上のような問題を解決し省エネルギー化
を図ることを目的として、電力の変換に利用される半導
体装置のダイオードおよびスイッチングデバイスにおけ
るスイッチング損失と導通損失の関係を改善する試みが
積極的に行なわれている。その１つが、従来シリコンを
材料として製造されていたダイオードおよびスイッチン
グデバイスを、炭化シリコンによって形成することであ
る。
を図ることを目的として、電力の変換に利用される半導
体装置のダイオードおよびスイッチングデバイスにおけ
るスイッチング損失と導通損失の関係を改善する試みが
積極的に行なわれている。その１つが、従来シリコンを
材料として製造されていたダイオードおよびスイッチン
グデバイスを、炭化シリコンによって形成することであ
る。
【００１１】炭化シリコンは逆降伏電界がシリコンの約
１０倍であり、優れた耐電圧特性を有しているので、デ
バイスの阻止状態において高い電圧が発生する条件で動
作するデバイスの材料として適している。言い換えれ
ば、ある電圧を維持するために必要とするデバイスの厚
みは、同じ電圧を維持するためのシリコンを材料とする
デバイスの厚みに比べて大幅に薄くすることができ、ス
イッチング損失と導通損失の関係改善に寄与できるもの
として期待されている。
１０倍であり、優れた耐電圧特性を有しているので、デ
バイスの阻止状態において高い電圧が発生する条件で動
作するデバイスの材料として適している。言い換えれ
ば、ある電圧を維持するために必要とするデバイスの厚
みは、同じ電圧を維持するためのシリコンを材料とする
デバイスの厚みに比べて大幅に薄くすることができ、ス
イッチング損失と導通損失の関係改善に寄与できるもの
として期待されている。
【００１２】また、炭化シリコンはバンド間のエネルギ
ーギャップが大きく、熱的安定性に優れているので、炭
化シリコンから作られたデバイスは約１０００ケルビン
までの高温環境下において動作させることができる。さ
らに、炭化シリコンは熱伝導度が大きく、熱を効率良く
放熱できため、炭化シリコンデバイスは高密度で配置す
ることが可能である。このような特徴からも、炭化シリ
コンは、次世代の電力用半導体デバイスへの応用が期待
されている材料である。
ーギャップが大きく、熱的安定性に優れているので、炭
化シリコンから作られたデバイスは約１０００ケルビン
までの高温環境下において動作させることができる。さ
らに、炭化シリコンは熱伝導度が大きく、熱を効率良く
放熱できため、炭化シリコンデバイスは高密度で配置す
ることが可能である。このような特徴からも、炭化シリ
コンは、次世代の電力用半導体デバイスへの応用が期待
されている材料である。
【００１３】
【発明が解決しようとする課題】ところで、上述したよ
うにシリコンや炭化シリコン等の半導体材料を利用した
ダイオードやスイッチングデバイスは、その内部に空間
電荷層を形成することで電圧を阻止する能力を得てい
る。一方、定常の導通状態においては電荷が蓄積される
ことで、小さな電圧で電流を流すことができる。
うにシリコンや炭化シリコン等の半導体材料を利用した
ダイオードやスイッチングデバイスは、その内部に空間
電荷層を形成することで電圧を阻止する能力を得てい
る。一方、定常の導通状態においては電荷が蓄積される
ことで、小さな電圧で電流を流すことができる。
【００１４】つまり、ターンオンおよびターンオフのス
イッチング過程にあるダイオードやスイッチングデバイ
スには、空間電荷層の電圧−電流特性および電荷の吐き
出しや吸収によって決まる容量成分を持つ。さらに、電
圧阻止時の漏れ電流および電荷の移動による電流の値を
パラメータとする抵抗成分、空間電荷層の外の領域にお
ける電荷の蓄積状態や不純物濃度などによって決まる抵
抗成分等が存在する。また、ダイオードやスイッチング
デバイスの外部には、デバイスと他の装置とを電気的に
接続する配線が存在し、その配線はインダクタンス成分
を有している。よって、ダイオードやスイッチングデバ
イスを有する半導体装置においては、これらの容量成
分、抵抗成分、インダクタンス成分によりＬＣＲ回路が
構成されることとなる。
イッチング過程にあるダイオードやスイッチングデバイ
スには、空間電荷層の電圧−電流特性および電荷の吐き
出しや吸収によって決まる容量成分を持つ。さらに、電
圧阻止時の漏れ電流および電荷の移動による電流の値を
パラメータとする抵抗成分、空間電荷層の外の領域にお
ける電荷の蓄積状態や不純物濃度などによって決まる抵
抗成分等が存在する。また、ダイオードやスイッチング
デバイスの外部には、デバイスと他の装置とを電気的に
接続する配線が存在し、その配線はインダクタンス成分
を有している。よって、ダイオードやスイッチングデバ
イスを有する半導体装置においては、これらの容量成
分、抵抗成分、インダクタンス成分によりＬＣＲ回路が
構成されることとなる。
【００１５】ダイオードやスイッチングデバイスがター
ンオフあるいはターンオンする過程において、電荷の濃
度分布が変化することで、上記容量成分および抵抗成分
は大きく変化する。それらの変化によって、ＬＣＲ回路
は容易に固有振動条件を満たされ、装置電圧の発振を引
き起こす。この振動は、ダイオードやスイッチングデバ
イスの電圧阻止能力を超える電圧値を発生させる恐れが
ある。またその振動は、周辺機器の電磁ノイズ源とな
り、機器の正常な動作を阻害する要因となり得る。
ンオフあるいはターンオンする過程において、電荷の濃
度分布が変化することで、上記容量成分および抵抗成分
は大きく変化する。それらの変化によって、ＬＣＲ回路
は容易に固有振動条件を満たされ、装置電圧の発振を引
き起こす。この振動は、ダイオードやスイッチングデバ
イスの電圧阻止能力を超える電圧値を発生させる恐れが
ある。またその振動は、周辺機器の電磁ノイズ源とな
り、機器の正常な動作を阻害する要因となり得る。
【００１６】この電圧の振動の振幅は、半導体装置に印
加される電圧に依存し、印加される電圧が高い程大き
い。また、抵抗成分が大きくＬＣＲ回路のクオリティー
ファクターが大きい場合にも、振動の振幅は大きくな
る。
加される電圧に依存し、印加される電圧が高い程大き
い。また、抵抗成分が大きくＬＣＲ回路のクオリティー
ファクターが大きい場合にも、振動の振幅は大きくな
る。
【００１７】炭化シリコンによるデバイスにおいて、ス
イッチング損失と導通損失の関係改善を目的にシリコン
によるデバイスに比べてデバイスの厚みを大幅に薄くで
きるのは上述したとおりである。しかし、デバイスの厚
みが薄い場合、デバイス内部に蓄積される電荷およびデ
バイス内部から吐き出される電荷は少ないので、ターン
オンおよびターンオフに伴うデバイス内部の抵抗成分変
化の速度は速い。このことは、特にターンオフ時に抵抗
成分が急峻に増加することを意味する。ＬＣＲ回路にお
いて固有振動条件が満たされ電圧の振動が生じている場
合に、ＬＣＲ回路の抵抗成分の急峻な増加が生じると、
電圧の振動の時間的な減衰を上回るクオリティファクタ
ーの増加が生じ、非常に大きな振幅の電圧の振動が発生
しやすい。
イッチング損失と導通損失の関係改善を目的にシリコン
によるデバイスに比べてデバイスの厚みを大幅に薄くで
きるのは上述したとおりである。しかし、デバイスの厚
みが薄い場合、デバイス内部に蓄積される電荷およびデ
バイス内部から吐き出される電荷は少ないので、ターン
オンおよびターンオフに伴うデバイス内部の抵抗成分変
化の速度は速い。このことは、特にターンオフ時に抵抗
成分が急峻に増加することを意味する。ＬＣＲ回路にお
いて固有振動条件が満たされ電圧の振動が生じている場
合に、ＬＣＲ回路の抵抗成分の急峻な増加が生じると、
電圧の振動の時間的な減衰を上回るクオリティファクタ
ーの増加が生じ、非常に大きな振幅の電圧の振動が発生
しやすい。
【００１８】従って、炭化シリコンを利用したダイオー
ドやスイッチングデバイスにおいては、デバイスの厚さ
を薄くしてスイッチング損失と導通損失との関係を改善
できるが、それにより大きな振幅を持つ装置電圧の振動
が発生しやすくなる。よって、デバイスの破損や周辺機
器の誤動作を回避するために、装置に印加する電圧を低
く制限して使用せざるを得ず、そのことで半導体装置の
性能を低下させている。
ドやスイッチングデバイスにおいては、デバイスの厚さ
を薄くしてスイッチング損失と導通損失との関係を改善
できるが、それにより大きな振幅を持つ装置電圧の振動
が発生しやすくなる。よって、デバイスの破損や周辺機
器の誤動作を回避するために、装置に印加する電圧を低
く制限して使用せざるを得ず、そのことで半導体装置の
性能を低下させている。
【００１９】本発明は以上のような課題を解決するため
になされたものであり、炭化シリコンを材料とするダイ
オードやスイッチングデバイスを有する半導体装置にお
いて、スイッチング損失と導通損失との関係を改善しつ
つ、振幅の大きな装置電圧の振動の発生を抑えることが
できる半導体装置を提供することを目的とする。
になされたものであり、炭化シリコンを材料とするダイ
オードやスイッチングデバイスを有する半導体装置にお
いて、スイッチング損失と導通損失との関係を改善しつ
つ、振幅の大きな装置電圧の振動の発生を抑えることが
できる半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】請求項１に記載の半導体
装置は、炭化シリコンを材料とするダイオードおよび／
またはスイッチングデバイスを有する半導体装置であっ
て、抵抗およびコンデンサのうち少なくともどちらか片
方が、前記ダイオードおよび／または前記スイッチング
デバイスに並列に接続されることを特徴とする。
装置は、炭化シリコンを材料とするダイオードおよび／
またはスイッチングデバイスを有する半導体装置であっ
て、抵抗およびコンデンサのうち少なくともどちらか片
方が、前記ダイオードおよび／または前記スイッチング
デバイスに並列に接続されることを特徴とする。
【００２１】請求項２に記載の半導体装置は、請求項１
に記載の半導体装置であって、前記ダイオードおよび／
または前記スイッチングデバイスと前記抵抗および／ま
たは前記コンデンサが、１つの容器に収められることを
特徴とする。
に記載の半導体装置であって、前記ダイオードおよび／
または前記スイッチングデバイスと前記抵抗および／ま
たは前記コンデンサが、１つの容器に収められることを
特徴とする。
【００２２】請求項３に記載の半導体装置は、請求項２
に記載の半導体装置であって、前記容器が、ヒートシン
クをさらに有することを特徴とする。
に記載の半導体装置であって、前記容器が、ヒートシン
クをさらに有することを特徴とする。
【００２３】請求項４に記載の半導体装置は、請求項１
から請求項３のいずれかに記載の半導体装置であって、
前記抵抗および／または前記コンデンサが、炭化シリコ
ンを材料とすることを特徴とする。
から請求項３のいずれかに記載の半導体装置であって、
前記抵抗および／または前記コンデンサが、炭化シリコ
ンを材料とすることを特徴とする。
【００２４】請求項５に記載の半導体装置は、請求項４
に記載の半導体装置であって、前記ダイオードおよび／
または前記スイッチングデバイスと、前記抵抗および／
または前記コンデンサが、１つの炭化シリコン基板に形
成されることを特徴とする。
に記載の半導体装置であって、前記ダイオードおよび／
または前記スイッチングデバイスと、前記抵抗および／
または前記コンデンサが、１つの炭化シリコン基板に形
成されることを特徴とする。
【００２５】請求項６に記載の半導体装置は、請求項５
に記載の半導体装置であって、前記抵抗が、前記ダイオ
ードおよび／または前記スイッチングデバイスにおける
結晶欠陥によって形成されることを特徴とする。
に記載の半導体装置であって、前記抵抗が、前記ダイオ
ードおよび／または前記スイッチングデバイスにおける
結晶欠陥によって形成されることを特徴とする。
【００２６】
【発明の実施の形態】＜実施の形態１＞図１は、実施の
形態１に係る半導体装置の構成を示す回路図である。こ
の図において、１１は炭化シリコンを材料とするダイオ
ード、１２は抵抗、１３は炭化シリコンを材料とするス
イッチングデバイスであるＧＴＯである。
形態１に係る半導体装置の構成を示す回路図である。こ
の図において、１１は炭化シリコンを材料とするダイオ
ード、１２は抵抗、１３は炭化シリコンを材料とするス
イッチングデバイスであるＧＴＯである。
【００２７】図１（ａ）のように、炭化シリコンを材料
とするダイオード１１に、抵抗１２が並列に接続され
る。つまり、抵抗１２は、ダイオード１１および外部の
配線によって形成されるＬＣＲ回路の抵抗成分に対して
並列に接続されることとなる。
とするダイオード１１に、抵抗１２が並列に接続され
る。つまり、抵抗１２は、ダイオード１１および外部の
配線によって形成されるＬＣＲ回路の抵抗成分に対して
並列に接続されることとなる。
【００２８】ダイオード１１がターンオフあるいはター
ンオンする過程にダイオード１１の抵抗成分が大きく変
化した場合においても、抵抗１２の抵抗値は一定である
ので、ＬＣＲ回路の抵抗成分の変動は抑えられる。よっ
て、抵抗１２を有さない従来の半導体装置に比べ、ＬＣ
Ｒ回路は固有振動条件を満たし難くなり、装置電圧の振
動の発生を抑えることができる。
ンオンする過程にダイオード１１の抵抗成分が大きく変
化した場合においても、抵抗１２の抵抗値は一定である
ので、ＬＣＲ回路の抵抗成分の変動は抑えられる。よっ
て、抵抗１２を有さない従来の半導体装置に比べ、ＬＣ
Ｒ回路は固有振動条件を満たし難くなり、装置電圧の振
動の発生を抑えることができる。
【００２９】また、ダイオード１１のターンオフ時に抵
抗成分が急峻に増大した場合においても、ＬＣＲ回路の
抵抗成分の増大は抑えられるので、ＬＣＲ回路のクオリ
ティーファクターの増大を抑えることができる。よっ
て、装置電圧の振動が発生した場合において、その振幅
の増大は抑えられる。
抗成分が急峻に増大した場合においても、ＬＣＲ回路の
抵抗成分の増大は抑えられるので、ＬＣＲ回路のクオリ
ティーファクターの増大を抑えることができる。よっ
て、装置電圧の振動が発生した場合において、その振幅
の増大は抑えられる。
【００３０】以上、半導体装置が炭化シリコンを材料と
するダイオードを有する場合について説明したが、炭化
シリコンを材料とする例えばＧＴＯ等のスイッチングデ
バイスを有する半導体装置に対して、図１（ｂ）のよう
に、炭化シリコンを材料とするスイッチングデバイス１
３に、抵抗１２を並列に接続すれば同様の効果が得られ
ることは明らかである。
するダイオードを有する場合について説明したが、炭化
シリコンを材料とする例えばＧＴＯ等のスイッチングデ
バイスを有する半導体装置に対して、図１（ｂ）のよう
に、炭化シリコンを材料とするスイッチングデバイス１
３に、抵抗１２を並列に接続すれば同様の効果が得られ
ることは明らかである。
【００３１】つまり、スイッチングデバイス１３がター
ンオフあるいはターンオンする過程にスイッチングデバ
イス１３の抵抗成分が大きく変化した場合においても、
スイッチングデバイス１３と外部の配線によって形成さ
れるＬＣＲ回路の抵抗成分の変動は抑えられ、また、ス
イッチングデバイス１３のターンオフ時のＬＣＲ回路の
クオリティーファクターの増大は抑えられる。
ンオフあるいはターンオンする過程にスイッチングデバ
イス１３の抵抗成分が大きく変化した場合においても、
スイッチングデバイス１３と外部の配線によって形成さ
れるＬＣＲ回路の抵抗成分の変動は抑えられ、また、ス
イッチングデバイス１３のターンオフ時のＬＣＲ回路の
クオリティーファクターの増大は抑えられる。
【００３２】従って、炭化シリコンを利用したダイオー
ドやスイッチングデバイスの厚さを薄くしてスイッチン
グ損失と導通損失との関係を改善した場合においても、
大きな振幅を持つ装置電圧の振動の発生を抑えることが
できる。よって、デバイスの破損や周辺機器の誤動作を
回避することができる。さらに、装置に印加する電圧を
低く制限する必要がなくなるために、半導体装置の性能
の向上に寄与できる。
ドやスイッチングデバイスの厚さを薄くしてスイッチン
グ損失と導通損失との関係を改善した場合においても、
大きな振幅を持つ装置電圧の振動の発生を抑えることが
できる。よって、デバイスの破損や周辺機器の誤動作を
回避することができる。さらに、装置に印加する電圧を
低く制限する必要がなくなるために、半導体装置の性能
の向上に寄与できる。
【００３３】なお、図１（ｂ）には炭化シリコンを材料
とするスイッチングデバイスとして、ＧＴＯを例に示し
ているが、本発明は例えばトランジスタやＦＥＴ等の他
のスイッチングデバイスに対しても容易に適用できるこ
とは言うまでも無い。
とするスイッチングデバイスとして、ＧＴＯを例に示し
ているが、本発明は例えばトランジスタやＦＥＴ等の他
のスイッチングデバイスに対しても容易に適用できるこ
とは言うまでも無い。
【００３４】またさらに、ダイオードおよびスイッチン
グデバイスを複数個備える半導体装置においても、例え
ば図２（ａ）および（ｂ）に示すように、ダイオード１
１およびスイッチングデバイス１３に並列に、抵抗１２
を接続することで同様の効果が得られることも明らかで
ある。
グデバイスを複数個備える半導体装置においても、例え
ば図２（ａ）および（ｂ）に示すように、ダイオード１
１およびスイッチングデバイス１３に並列に、抵抗１２
を接続することで同様の効果が得られることも明らかで
ある。
【００３５】＜実施の形態２＞図３は、実施の形態２に
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
３は炭化シリコンを材料とするＧＴＯ、１４はコンデン
サである。
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
３は炭化シリコンを材料とするＧＴＯ、１４はコンデン
サである。
【００３６】図３（ａ）のように、炭化シリコンを材料
とするダイオード１１に、コンデンサ１４が並列に接続
される。つまり、コンデンサ１４は、ダイオード１１お
よび外部の配線によって形成されるＬＣＲ回路の容量成
分に対して並列に接続されることとなる。
とするダイオード１１に、コンデンサ１４が並列に接続
される。つまり、コンデンサ１４は、ダイオード１１お
よび外部の配線によって形成されるＬＣＲ回路の容量成
分に対して並列に接続されることとなる。
【００３７】ダイオード１１がターンオフあるいはター
ンオンする過程にダイオード１１の容量成分が変化した
場合においても、コンデンサ１４の容量値は一定である
ので、ＬＣＲ回路の容量成分の変動は抑えられる。よっ
て、コンデンサ１４を有さない従来の半導体装置に比
べ、ＬＣＲ回路は固有振動条件を満たし難くなり、装置
電圧の振動の発生を抑えることができる。
ンオンする過程にダイオード１１の容量成分が変化した
場合においても、コンデンサ１４の容量値は一定である
ので、ＬＣＲ回路の容量成分の変動は抑えられる。よっ
て、コンデンサ１４を有さない従来の半導体装置に比
べ、ＬＣＲ回路は固有振動条件を満たし難くなり、装置
電圧の振動の発生を抑えることができる。
【００３８】また、ダイオード１１および外部の配線に
よって形成されるＬＣＲ回路のクオリティーファクター
は抵抗成分だけでなく容量成分にも依存しており、容量
成分を大きくすることでクオリティーファクターを小さ
くできる。よって、コンデンサ１４により、ダイオード
１１のターンオフ時に生じるＬＣＲ回路のクオリティー
ファクターの増大は抑えられる。従って、装置電圧の振
動が発生した場合において、その振幅の増大は抑えられ
る。
よって形成されるＬＣＲ回路のクオリティーファクター
は抵抗成分だけでなく容量成分にも依存しており、容量
成分を大きくすることでクオリティーファクターを小さ
くできる。よって、コンデンサ１４により、ダイオード
１１のターンオフ時に生じるＬＣＲ回路のクオリティー
ファクターの増大は抑えられる。従って、装置電圧の振
動が発生した場合において、その振幅の増大は抑えられ
る。
【００３９】以上、半導体装置が炭化シリコンを材料と
するダイオードを有する場合について説明したが、炭化
シリコンを材料とする例えばＧＴＯ等のスイッチングデ
バイスを有する半導体装置に対しても、図３（ｂ）のよ
うに、炭化シリコンを材料とするスイッチングデバイス
１３に、コンデンサ１４を並列に接続すれば同様の効果
が得られることは明らかである。
するダイオードを有する場合について説明したが、炭化
シリコンを材料とする例えばＧＴＯ等のスイッチングデ
バイスを有する半導体装置に対しても、図３（ｂ）のよ
うに、炭化シリコンを材料とするスイッチングデバイス
１３に、コンデンサ１４を並列に接続すれば同様の効果
が得られることは明らかである。
【００４０】つまり、スイッチングデバイス１３がター
ンオフあるいはターンオンする過程にスイッチングデバ
イス１３の容量成分が大きく変化した場合においても、
スイッチングデバイス１３と外部の配線によって形成さ
れるＬＣＲ回路の容量成分の変動は抑えられ、また、ス
イッチングデバイス１３のターンオフ時のＬＣＲ回路の
クオリティーファクターの増大は抑えられる。
ンオフあるいはターンオンする過程にスイッチングデバ
イス１３の容量成分が大きく変化した場合においても、
スイッチングデバイス１３と外部の配線によって形成さ
れるＬＣＲ回路の容量成分の変動は抑えられ、また、ス
イッチングデバイス１３のターンオフ時のＬＣＲ回路の
クオリティーファクターの増大は抑えられる。
【００４１】従って、炭化シリコンを利用したダイオー
ドやスイッチングデバイスの厚さを薄くしてスイッチン
グ損失と導通損失との関係を改善した場合においても、
大きな振幅を持つ装置電圧の振動の発生を抑えることが
できる。よって、デバイスの破損や周辺機器の誤動作を
回避することができる。さらに、装置に印加する電圧を
低く制限する必要がなくなるために、半導体装置の性能
の向上に寄与できる。
ドやスイッチングデバイスの厚さを薄くしてスイッチン
グ損失と導通損失との関係を改善した場合においても、
大きな振幅を持つ装置電圧の振動の発生を抑えることが
できる。よって、デバイスの破損や周辺機器の誤動作を
回避することができる。さらに、装置に印加する電圧を
低く制限する必要がなくなるために、半導体装置の性能
の向上に寄与できる。
【００４２】なお、図３（ｂ）には炭化シリコンを材料
とするスイッチングデバイスとして、ＧＴＯを例に示し
ているが、本発明は例えばトランジスタやＦＥＴ等の他
のスイッチングデバイスに対しても容易に適用できるこ
とは言うまでも無い。
とするスイッチングデバイスとして、ＧＴＯを例に示し
ているが、本発明は例えばトランジスタやＦＥＴ等の他
のスイッチングデバイスに対しても容易に適用できるこ
とは言うまでも無い。
【００４３】またさらに、ダイオードおよびスイッチン
グデバイスを複数個備える半導体装置においても、例え
ば図４（ａ）および（ｂ）に示すように、ダイオード１
１およびスイッチングデバイス１３に並列に、コンデン
サ１４を接続することで同様の効果が得られることも明
らかである。
グデバイスを複数個備える半導体装置においても、例え
ば図４（ａ）および（ｂ）に示すように、ダイオード１
１およびスイッチングデバイス１３に並列に、コンデン
サ１４を接続することで同様の効果が得られることも明
らかである。
【００４４】＜実施の形態３＞図５は、実施の形態３に
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
２は抵抗、１３は炭化シリコンを材料とするＧＴＯ、１
４はコンデンサである。
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
２は抵抗、１３は炭化シリコンを材料とするＧＴＯ、１
４はコンデンサである。
【００４５】図５（ａ）は、炭化シリコンを材料とする
ダイオード１１に、抵抗１２およびコンデンサ１４が並
列に接続された例である。つまり、ダイオード１１およ
び外部の配線によって形成されるＬＣＲ回路の抵抗成分
に対して並列に抵抗１２が、容量成分に対して並列にコ
ンデンサ１４がそれぞれ接続される。
ダイオード１１に、抵抗１２およびコンデンサ１４が並
列に接続された例である。つまり、ダイオード１１およ
び外部の配線によって形成されるＬＣＲ回路の抵抗成分
に対して並列に抵抗１２が、容量成分に対して並列にコ
ンデンサ１４がそれぞれ接続される。
【００４６】よって、ダイオード１１のターンオフある
いはターンオンの過程においても、ＬＣＲ回路の抵抗成
分および容量成分の変動は抑えられる。よって、実施の
形態１および実施の形態２に示した半導体装置よりもさ
らに、ＬＣＲ回路は固有振動条件を満たし難くなり、装
置電圧の振動の発生を抑えることができる。
いはターンオンの過程においても、ＬＣＲ回路の抵抗成
分および容量成分の変動は抑えられる。よって、実施の
形態１および実施の形態２に示した半導体装置よりもさ
らに、ＬＣＲ回路は固有振動条件を満たし難くなり、装
置電圧の振動の発生を抑えることができる。
【００４７】また、抵抗１２およびコンデンサ１４によ
り、ダイオード１１のターンオフ時のＬＣＲ回路のクオ
リティーファクターの増大は抑えられる。よって、装置
電圧の振動が発生した場合において、その振幅の増大は
抑えられる。
り、ダイオード１１のターンオフ時のＬＣＲ回路のクオ
リティーファクターの増大は抑えられる。よって、装置
電圧の振動が発生した場合において、その振幅の増大は
抑えられる。
【００４８】なお、図５（ｂ）のように、炭化シリコン
を材料とするスイッチングデバイス１３に、抵抗１２お
よびコンデンサ１４が並列に接続された半導体装置にお
いても同様の効果が得られることは明らかであり、ここ
での詳細な説明は省略する。
を材料とするスイッチングデバイス１３に、抵抗１２お
よびコンデンサ１４が並列に接続された半導体装置にお
いても同様の効果が得られることは明らかであり、ここ
での詳細な説明は省略する。
【００４９】＜実施の形態４＞図６は実施の形態４に係
る半導体装置の構成を示す断面図であり、図２（ａ）に
示した回路図による構成の半導体装置を示している。こ
の図において、１１は炭化シリコンを材料とするダイオ
ード、１２は抵抗、１３は炭化シリコンを材料とするス
イッチングデバイスである。２０はダイオード１１およ
びスイッチングデバイス１３、抵抗１２を収めるための
密封容器であり、放熱のためのヒートシンク２１を有し
ている。また、２２は導通板、２３はボンディングワイ
ヤ、２４、２５は導通バーである。
る半導体装置の構成を示す断面図であり、図２（ａ）に
示した回路図による構成の半導体装置を示している。こ
の図において、１１は炭化シリコンを材料とするダイオ
ード、１２は抵抗、１３は炭化シリコンを材料とするス
イッチングデバイスである。２０はダイオード１１およ
びスイッチングデバイス１３、抵抗１２を収めるための
密封容器であり、放熱のためのヒートシンク２１を有し
ている。また、２２は導通板、２３はボンディングワイ
ヤ、２４、２５は導通バーである。
【００５０】ダイオード１１およびスイッチングデバイ
ス１３、抵抗１２の裏面は導通版２２に半田付けされる
ことで互いに接続され、導通板２２を介して導通バー２
５に接続されている。またダイオード１１およびスイッ
チングデバイス１３、抵抗１２の表面はボンディングワ
イヤを介して互いに接続され、さらに導通バー２４に接
続されている。導通板２２には、ヒートシンク２１が備
えられており、密封容器２０内のダイオード１１やスイ
ッチングデバイス１３、抵抗１２において損失により生
じる熱は、ヒートシンク２１を介して放熱される。
ス１３、抵抗１２の裏面は導通版２２に半田付けされる
ことで互いに接続され、導通板２２を介して導通バー２
５に接続されている。またダイオード１１およびスイッ
チングデバイス１３、抵抗１２の表面はボンディングワ
イヤを介して互いに接続され、さらに導通バー２４に接
続されている。導通板２２には、ヒートシンク２１が備
えられており、密封容器２０内のダイオード１１やスイ
ッチングデバイス１３、抵抗１２において損失により生
じる熱は、ヒートシンク２１を介して放熱される。
【００５１】抵抗１２が、ダイオード１１およびスイッ
チングデバイス１２と同一の密封容器２０に収められて
いるので、半導体装置の小型化を図ることができる。
チングデバイス１２と同一の密封容器２０に収められて
いるので、半導体装置の小型化を図ることができる。
【００５２】また、損失による発熱をヒートシンク２１
により容易に放熱することができるので、デバイスの温
度変化を抑えることができる。よって、温度変化による
特性の変化を抑えることができ、半導体装置は安定した
性能を維持することができる。
により容易に放熱することができるので、デバイスの温
度変化を抑えることができる。よって、温度変化による
特性の変化を抑えることができ、半導体装置は安定した
性能を維持することができる。
【００５３】なお、上記したように図６においては、図
２（ａ）に示した回路図による構成の半導体装置を示し
たが、回路構成をこれに限定するものではなく、炭化シ
リコンを材料とするダイオードやスイッチング素子を有
する半導体装置に広く適応可能である。
２（ａ）に示した回路図による構成の半導体装置を示し
たが、回路構成をこれに限定するものではなく、炭化シ
リコンを材料とするダイオードやスイッチング素子を有
する半導体装置に広く適応可能である。
【００５４】また、ダイオードやスイッチングデバイス
にコンデンサを並列接続した構成、あるいは抵抗とコン
デンサの両方を並列接続した構成でも同様の効果が得ら
れることは明らかである。
にコンデンサを並列接続した構成、あるいは抵抗とコン
デンサの両方を並列接続した構成でも同様の効果が得ら
れることは明らかである。
【００５５】＜実施の形態５＞図７は、実施の形態５に
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
３は炭化シリコンを材料とするＧＴＯである。また、抵
抗３１およびコンデンサ３２もまた炭化シリコンを材料
としている。
係る半導体装置の構成を示す回路図である。この図にお
いて、１１は炭化シリコンを材料とするダイオード、１
３は炭化シリコンを材料とするＧＴＯである。また、抵
抗３１およびコンデンサ３２もまた炭化シリコンを材料
としている。
【００５６】つまり、本実施の形態に係る半導体装置
は、実施の形態１から実施の形態３に示した半導体装置
において、炭化シリコンを材料とするダイオードおよび
スイッチングデバイスに並列に接続される抵抗およびコ
ンデンサの材料を、炭化シリコンとしたものである。
は、実施の形態１から実施の形態３に示した半導体装置
において、炭化シリコンを材料とするダイオードおよび
スイッチングデバイスに並列に接続される抵抗およびコ
ンデンサの材料を、炭化シリコンとしたものである。
【００５７】よって、回路を構成するダイオード１１お
よび、スイッチングデバイス１３、抵抗３１、コンデン
サ３２は全て炭化シリコンを材料としている。上述した
ように、炭化シリコンはバンド間のエネルギーギャップ
が大きいために熱的安定度に優れているので、本発明に
係る半導体装置を高温環境下においても安定して動作さ
せることができる。
よび、スイッチングデバイス１３、抵抗３１、コンデン
サ３２は全て炭化シリコンを材料としている。上述した
ように、炭化シリコンはバンド間のエネルギーギャップ
が大きいために熱的安定度に優れているので、本発明に
係る半導体装置を高温環境下においても安定して動作さ
せることができる。
【００５８】＜実施の形態６＞図８は、実施の形態６に
係る半導体装置の構成を示す断面図であり、図６と同じ
く図２（ａ）に示した回路図による構成の半導体装置を
示している。ただし、ダイオード１１およびスイッチン
グデバイス１３には並列接続される抵抗は、炭化シリコ
ンを材料とする抵抗３１であり、ダイオード１１と同じ
基板に作り込まれている。なお、その他の要素は図６に
同符号を用いて示したものと同一の要素であるので、説
明を省略する。
係る半導体装置の構成を示す断面図であり、図６と同じ
く図２（ａ）に示した回路図による構成の半導体装置を
示している。ただし、ダイオード１１およびスイッチン
グデバイス１３には並列接続される抵抗は、炭化シリコ
ンを材料とする抵抗３１であり、ダイオード１１と同じ
基板に作り込まれている。なお、その他の要素は図６に
同符号を用いて示したものと同一の要素であるので、説
明を省略する。
【００５９】ダイオード１１および抵抗３１は、共に炭
化シリコンを材料としているので、その両者を図８に示
すように、同一基板に作り込むことができる。抵抗３１
とダイオード１１と同一基板に作り込むことで、ボンデ
ィングワイヤ２３の配線作業を簡素化でき、さらに、ボ
ンディングワイヤ２３の配線に必要なスペースを少なく
できる。よって、半導体装置の低コスト化と小型軽量化
に寄与できる。
化シリコンを材料としているので、その両者を図８に示
すように、同一基板に作り込むことができる。抵抗３１
とダイオード１１と同一基板に作り込むことで、ボンデ
ィングワイヤ２３の配線作業を簡素化でき、さらに、ボ
ンディングワイヤ２３の配線に必要なスペースを少なく
できる。よって、半導体装置の低コスト化と小型軽量化
に寄与できる。
【００６０】なお、図８においては、抵抗３１はダイオ
ード１１と同一の基板に作り込まれたが、スイッチング
デバイス１３と同一基板に作りこまれた構成であっても
同様の効果が得られることは明らかである。
ード１１と同一の基板に作り込まれたが、スイッチング
デバイス１３と同一基板に作りこまれた構成であっても
同様の効果が得られることは明らかである。
【００６１】さらに、上記したように図８においては、
図２（ａ）に示した回路図による構成の半導体装置を示
したが、回路構成をこれに限定するものではなく、炭化
シリコンを材料とするダイオードやスイッチング素子を
有する半導体装置に広く適応可能である。
図２（ａ）に示した回路図による構成の半導体装置を示
したが、回路構成をこれに限定するものではなく、炭化
シリコンを材料とするダイオードやスイッチング素子を
有する半導体装置に広く適応可能である。
【００６２】また、ダイオードやスイッチングデバイス
と同一の基板にコンデンサを並列接続した構成、あるい
は抵抗とコンデンサの両方作り込んだ構成であっても同
様の効果が得られることは明らかである。
と同一の基板にコンデンサを並列接続した構成、あるい
は抵抗とコンデンサの両方作り込んだ構成であっても同
様の効果が得られることは明らかである。
【００６３】＜実施の形態７＞図９は、実施の形態７に
係る半導体装置の構成を説明するための図である。１１
は炭化シリコンを材料とするダイオードであり、４１は
ダイオード１１内の炭化シリコンの結晶欠陥を示してい
る。
係る半導体装置の構成を説明するための図である。１１
は炭化シリコンを材料とするダイオードであり、４１は
ダイオード１１内の炭化シリコンの結晶欠陥を示してい
る。
【００６４】一般に、結晶欠陥は、ダイオードやスイッ
チングデバイスにおける漏れ電流を大きくする。言い換
えれば、結晶欠陥はダイオードやスイッチングデバイス
の非導通時における抵抗成分を小さくすることができ
る。つまり、炭化シリコンを材料とするデバイスに局所
的に結晶欠陥を作ることは、該デバイスと並列に抵抗を
配置することと等価になる。即ち、図９の回路構成は、
図７（ａ）の回路図と同じである。
チングデバイスにおける漏れ電流を大きくする。言い換
えれば、結晶欠陥はダイオードやスイッチングデバイス
の非導通時における抵抗成分を小さくすることができ
る。つまり、炭化シリコンを材料とするデバイスに局所
的に結晶欠陥を作ることは、該デバイスと並列に抵抗を
配置することと等価になる。即ち、図９の回路構成は、
図７（ａ）の回路図と同じである。
【００６５】なお、図９においては炭化シリコンを材料
とするデバイスとしてダイオードを示したが、炭化シリ
コンを材料とするＧＴＯ等のスイッチングデバイスに対
しても適応可能であることは明らかである。
とするデバイスとしてダイオードを示したが、炭化シリ
コンを材料とするＧＴＯ等のスイッチングデバイスに対
しても適応可能であることは明らかである。
【００６６】ここで、ダイオードやスイッチングデバイ
スに並列に接続される抵抗は、該デバイス内の結晶欠陥
によって形成されるので、当然それらは同一基板に作り
込まれることとなり、実施の形態６と同様に、半導体装
置の低コスト化と小型軽量化に寄与できる。
スに並列に接続される抵抗は、該デバイス内の結晶欠陥
によって形成されるので、当然それらは同一基板に作り
込まれることとなり、実施の形態６と同様に、半導体装
置の低コスト化と小型軽量化に寄与できる。
【００６７】さらに、デバイス領域と抵抗領域を区別す
ることが必要無くなり、抵抗をデバイスと同一の基板に
容易に作り込むことができる。
ることが必要無くなり、抵抗をデバイスと同一の基板に
容易に作り込むことができる。
【００６８】なお、本発明は電力変換器等の高電圧を伴
う半導体装置に対して特に有効であると考えられるが、
本発明の適用範囲はそれに限定されるものではなく、あ
らゆるタイプの半導体装置に対しても容易に適応可能で
ある。
う半導体装置に対して特に有効であると考えられるが、
本発明の適用範囲はそれに限定されるものではなく、あ
らゆるタイプの半導体装置に対しても容易に適応可能で
ある。
【００６９】
【発明の効果】請求項１の半導体装置によれば、炭化シ
リコンを材料とするダイオードおよび／またはスイッチ
ングデバイスを有する半導体装置において、抵抗および
コンデンサのうち少なくともどちらか片方が、ダイオー
ドおよび／またはスイッチングデバイスに並列に接続さ
れるので、ダイオードおよび／またはスイッチングデバ
イスと外部の配線によって形成されるＬＣＲ回路におい
て、ダイオードおよび／またはスイッチングデバイスの
ターンオン、ターンオフに伴う、ＬＣＲ回路の抵抗成分
および／または容量成分の変化を抑えることができる。
リコンを材料とするダイオードおよび／またはスイッチ
ングデバイスを有する半導体装置において、抵抗および
コンデンサのうち少なくともどちらか片方が、ダイオー
ドおよび／またはスイッチングデバイスに並列に接続さ
れるので、ダイオードおよび／またはスイッチングデバ
イスと外部の配線によって形成されるＬＣＲ回路におい
て、ダイオードおよび／またはスイッチングデバイスの
ターンオン、ターンオフに伴う、ＬＣＲ回路の抵抗成分
および／または容量成分の変化を抑えることができる。
【００７０】よって、ダイオードおよび／またはスイッ
チングデバイスのターンオン、ターンオフ時において、
ＬＣＲ回路は固有振動条件を満たし難くなり、装置電圧
の振動の発生を抑えることができる。
チングデバイスのターンオン、ターンオフ時において、
ＬＣＲ回路は固有振動条件を満たし難くなり、装置電圧
の振動の発生を抑えることができる。
【００７１】また、ダイオードおよび／またはスイッチ
ングデバイスのターンオフ時におけるＬＣＲ回路のクオ
リティーファクターの増大を抑えることができるので、
装置電圧の振動が発生した場合において、その振幅の増
大は抑えられる。
ングデバイスのターンオフ時におけるＬＣＲ回路のクオ
リティーファクターの増大を抑えることができるので、
装置電圧の振動が発生した場合において、その振幅の増
大は抑えられる。
【００７２】従って、炭化シリコンを材料とするダイオ
ードやスイッチングデバイスの厚さを薄くして、スイッ
チング損失と導通損失との関係を改善した場合において
も、大きな振幅を持つ装置電圧の振動の発生を抑えるこ
とができる。よって、デバイスの破損や周辺機器の誤動
作を回避することができる。さらに、装置に印加する電
圧を低く制限する必要が無くなるために、デバイスの性
能の向上に寄与できる。
ードやスイッチングデバイスの厚さを薄くして、スイッ
チング損失と導通損失との関係を改善した場合において
も、大きな振幅を持つ装置電圧の振動の発生を抑えるこ
とができる。よって、デバイスの破損や周辺機器の誤動
作を回避することができる。さらに、装置に印加する電
圧を低く制限する必要が無くなるために、デバイスの性
能の向上に寄与できる。
【００７３】請求項２の半導体装置によれば、請求項１
に記載の半導体装置において、ダイオードおよび／また
はスイッチングデバイスと抵抗および／またはコンデン
サが、１つの容器に収められるので、半導体装置の小型
軽量化に寄与できる。
に記載の半導体装置において、ダイオードおよび／また
はスイッチングデバイスと抵抗および／またはコンデン
サが、１つの容器に収められるので、半導体装置の小型
軽量化に寄与できる。
【００７４】請求項３の半導体装置によれば、請求項２
に記載の半導体装置において、容器が、ヒートシンクを
さらに有するので、ダイオードおよび／またはスイッチ
ングデバイスと抵抗および／またはコンデンサの温度変
化を抑えることができる。よって、温度変化による特性
の変化を抑えることができ、半導体装置は安定した性能
を維持することができる。
に記載の半導体装置において、容器が、ヒートシンクを
さらに有するので、ダイオードおよび／またはスイッチ
ングデバイスと抵抗および／またはコンデンサの温度変
化を抑えることができる。よって、温度変化による特性
の変化を抑えることができ、半導体装置は安定した性能
を維持することができる。
【００７５】請求項４の半導体装置によれば、請求項１
から請求項２のいずれかに記載の半導体装置において、
抵抗および／またはコンデンサが、炭化シリコンを材料
とするので、本発明に係る半導体装置を高温環境下にお
いても安定して動作させることができる。
から請求項２のいずれかに記載の半導体装置において、
抵抗および／またはコンデンサが、炭化シリコンを材料
とするので、本発明に係る半導体装置を高温環境下にお
いても安定して動作させることができる。
【００７６】請求項５の半導体装置によれば、請求項４
に記載の半導体装置において、ダイオードおよび／また
はスイッチングデバイスと、抵抗および／またはコンデ
ンサが、１つの炭化シリコン基板に形成されるので、半
導体装置内における配線作業を簡素化でき、配線に必要
なスペースを少なくできる。よって、半導体装置の低コ
スト化と小型軽量化に寄与できる。
に記載の半導体装置において、ダイオードおよび／また
はスイッチングデバイスと、抵抗および／またはコンデ
ンサが、１つの炭化シリコン基板に形成されるので、半
導体装置内における配線作業を簡素化でき、配線に必要
なスペースを少なくできる。よって、半導体装置の低コ
スト化と小型軽量化に寄与できる。
【００７７】請求項６の半導体装置によれば、請求項５
に記載の半導体装置において、抵抗が、ダイオードおよ
び／またはスイッチングデバイスにおける結晶欠陥によ
って形成されるので、デバイス領域と抵抗領域とを区別
することが必要無く、容易にダイオードおよび／または
スイッチングデバイスと同一基板に抵抗を作り込むこと
ができる。また、半導体装置の低コスト化と小型軽量化
に寄与できる。
に記載の半導体装置において、抵抗が、ダイオードおよ
び／またはスイッチングデバイスにおける結晶欠陥によ
って形成されるので、デバイス領域と抵抗領域とを区別
することが必要無く、容易にダイオードおよび／または
スイッチングデバイスと同一基板に抵抗を作り込むこと
ができる。また、半導体装置の低コスト化と小型軽量化
に寄与できる。
【図１】 実施の形態１に係る半導体装置の構成を示す
回路図である。
回路図である。
【図２】 実施の形態１に係る半導体装置の構成を示す
回路図である。
回路図である。
【図３】 実施の形態２に係る半導体装置の構成を示す
回路図である。
回路図である。
【図４】 実施の形態２に係る半導体装置の構成を示す
回路図である。
回路図である。
【図５】 実施の形態３に係る半導体装置の構成を示す
回路図である。
回路図である。
【図６】 実施の形態４に係る半導体装置の構成を示す
断面図である。
断面図である。
【図７】 実施の形態５に係る半導体装置の構成を示す
回路図である。
回路図である。
【図８】 実施の形態６に係る半導体装置の構成を示す
断面図である。
断面図である。
【図９】 実施の形態７に係る半導体装置の構成を説明
するための図である。
するための図である。
１１ 炭化シリコンを材料とするダイオード、１２ 抵
抗、１３ 炭化シリコンを材料とするスイッチングデバ
イス、１４ コンデンサ、２０ 密封容器、２１ ヒー
トシンク、２２ 導通板、２３ ボンディングワイヤ、
２４，２５ 導通バー、３１ 炭化シリコンを材料とす
る抵抗、３２ 炭化シリコンを材料とするコンデンサ、
４１ 結晶欠陥。
抗、１３ 炭化シリコンを材料とするスイッチングデバ
イス、１４ コンデンサ、２０ 密封容器、２１ ヒー
トシンク、２２ 導通板、２３ ボンディングワイヤ、
２４，２５ 導通バー、３１ 炭化シリコンを材料とす
る抵抗、３２ 炭化シリコンを材料とするコンデンサ、
４１ 結晶欠陥。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 春口 秀樹
東京都千代田区丸の内二丁目２番３号 三
菱電機株式会社内
Ｆターム(参考） 5F038 CA02 EZ20
5J050 AA01 AA49 BB01 CC11 DD01
EE02 EE03 EE40
Claims (6)
- 【請求項１】 炭化シリコンを材料とするダイオードお
よび／またはスイッチングデバイスを有する半導体装置
であって、 抵抗およびコンデンサのうち少なくともどちらか片方
が、前記ダイオードおよび／または前記スイッチングデ
バイスに並列に接続される、ことを特徴とする半導体装
置。 - 【請求項２】 請求項１に記載の半導体装置であって、 前記ダイオードおよび／または前記スイッチングデバイ
スと前記抵抗および／または前記コンデンサが、１つの
容器に収められる、ことを特徴とする半導体装置。 - 【請求項３】 請求項２に記載の半導体装置であって、 前記容器が、ヒートシンクをさらに有する、ことを特徴
とする半導体装置。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置であって、 前記抵抗および／または前記コンデンサが、炭化シリコ
ンを材料とする、ことを特徴とする半導体装置。 - 【請求項５】 請求項４に記載の半導体装置であって、 前記ダイオードおよび／または前記スイッチングデバイ
スと、前記抵抗および／または前記コンデンサが、１つ
の炭化シリコン基板に形成される、ことを特徴とする半
導体装置。 - 【請求項６】 請求項５に記載の半導体装置であって、 前記抵抗が、前記ダイオードおよび／または前記スイッ
チングデバイスにおける結晶欠陥によって形成される、
ことを特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191072A JP2003007832A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置 |
| US10/162,616 US6696702B2 (en) | 2001-06-25 | 2002-06-06 | Silicon carbide semiconductor switching device |
| KR1020020033914A KR20030001265A (ko) | 2001-06-25 | 2002-06-18 | 반도체장치 |
| DE10228331A DE10228331A1 (de) | 2001-06-25 | 2002-06-25 | Halbleiterbauelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191072A JP2003007832A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007832A true JP2003007832A (ja) | 2003-01-10 |
Family
ID=19029753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001191072A Pending JP2003007832A (ja) | 2001-06-25 | 2001-06-25 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6696702B2 (ja) |
| JP (1) | JP2003007832A (ja) |
| KR (1) | KR20030001265A (ja) |
| DE (1) | DE10228331A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7914952B2 (en) | 2007-07-19 | 2011-03-29 | Shin-Etsu Chemical Co., Ltd. | Lithographic pellicle |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4313658B2 (ja) | 2003-11-28 | 2009-08-12 | 三菱電機株式会社 | インバータ回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183121A (ja) * | 1991-04-01 | 1993-07-23 | Fujitsu Ltd | 半導体装置とその製造方法 |
| SE9502249D0 (sv) * | 1995-06-21 | 1995-06-21 | Abb Research Ltd | Converter circuitry having at least one switching device and circuit module |
| US5663671A (en) * | 1996-02-01 | 1997-09-02 | Ametek Aerospace Products, Inc. | Electronic circuit including operational amplifier and clamping circuit |
| JPH11178353A (ja) | 1997-12-11 | 1999-07-02 | Hitachi Ltd | 共振形インバータ及びそれを用いた電気車 |
| US6107753A (en) * | 1998-12-18 | 2000-08-22 | Philips Electronics North America Corporation | Radio frequency electronic ballast with integrated power factor correction stage |
| KR20000022425A (ko) * | 1998-12-30 | 2000-04-25 | 가나이 쓰토무 | 전력변환장치 |
| JP3108686B2 (ja) * | 1999-03-10 | 2000-11-13 | 株式会社関西新技術研究所 | 発電システム |
-
2001
- 2001-06-25 JP JP2001191072A patent/JP2003007832A/ja active Pending
-
2002
- 2002-06-06 US US10/162,616 patent/US6696702B2/en not_active Expired - Fee Related
- 2002-06-18 KR KR1020020033914A patent/KR20030001265A/ko active IP Right Grant
- 2002-06-25 DE DE10228331A patent/DE10228331A1/de not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7914952B2 (en) | 2007-07-19 | 2011-03-29 | Shin-Etsu Chemical Co., Ltd. | Lithographic pellicle |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020195682A1 (en) | 2002-12-26 |
| DE10228331A1 (de) | 2003-01-09 |
| KR20030001265A (ko) | 2003-01-06 |
| US6696702B2 (en) | 2004-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5798412B2 (ja) | 半導体モジュール | |
| EP3654371B1 (en) | Packaging structure for power module | |
| JP5591211B2 (ja) | 電力変換装置 | |
| US20080043500A1 (en) | Snubber Circuit and Power Semiconductor Device Having Snubber Circuit | |
| US20090114948A1 (en) | Semiconductor device | |
| WO2016103324A1 (ja) | 電力変換装置および電力用半導体モジュール | |
| JP7183591B2 (ja) | 半導体装置 | |
| JP2009159184A (ja) | フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器 | |
| US10325895B2 (en) | Semiconductor module | |
| JP6155282B2 (ja) | パワー半導体モジュール及びこれを用いた電力変換装置 | |
| JP5453848B2 (ja) | 半導体装置及び電力変換装置 | |
| JP2015135895A (ja) | 半導体モジュール | |
| JP4195398B2 (ja) | 半導体装置及びそれを用いた電力装置 | |
| JP5487645B2 (ja) | 半導体装置及び電力変換装置 | |
| JP2010200585A (ja) | スイッチング回路 | |
| JP5678407B2 (ja) | 半導体装置 | |
| JP2003007832A (ja) | 半導体装置 | |
| JP5476737B2 (ja) | 半導体装置 | |
| JP5572962B2 (ja) | 半導体装置 | |
| JP2010205833A (ja) | 半導体装置 | |
| JP2012050176A (ja) | 電力変換装置のパワーモジュール | |
| JP6195691B1 (ja) | 電力変換装置及びパワーモジュール | |
| KR102413991B1 (ko) | Pcb 일체형 고속 스위칭 전력변환 장치 | |
| JP2008072149A (ja) | 半導体装置 | |
| JP4252565B2 (ja) | 半導体装置 |