JP2003005720A - Liquid crystal display method, liquid crystal display device, program, and medium - Google Patents

Liquid crystal display method, liquid crystal display device, program, and medium

Info

Publication number
JP2003005720A
JP2003005720A JP2001188714A JP2001188714A JP2003005720A JP 2003005720 A JP2003005720 A JP 2003005720A JP 2001188714 A JP2001188714 A JP 2001188714A JP 2001188714 A JP2001188714 A JP 2001188714A JP 2003005720 A JP2003005720 A JP 2003005720A
Authority
JP
Japan
Prior art keywords
liquid crystal
gate
gate wiring
period
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001188714A
Other languages
Japanese (ja)
Inventor
Takayuki Tsuruki
孝之 鶴来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001188714A priority Critical patent/JP2003005720A/en
Publication of JP2003005720A publication Critical patent/JP2003005720A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a high display grade when conducting a thinning display on a liquid crystal panel. SOLUTION: The liquid crystal panel is provided with a plurality of switching elements provided corresponding to the crossing points of a plurality of source wiring and a plurality of gate wiring, a plurality of liquid crystal elements connected to prescribed source wiring through the elements and a plurality of capacitive elements provided between the liquid crystal elements and gate wiring adjacent to the elements. In the liquid display method to drive the liquid display panel, a potential V1 that is used to turn on the switching elements, is not applied to any one of the gate wiring of the panel in the period when image data signals corresponding to a gate wiring to be thinned is being inputted among the gate wiring that is normally required in the thinning display.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、たとえば、入力信
号の走査線を間引いて表示を行うTVなどに用いられる
液晶表示方法、液晶表示装置、プログラム、および媒体
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display method, a liquid crystal display device, a program, and a medium, which are used in, for example, a TV for thinning out scan lines of an input signal for display.

【0002】[0002]

【従来の技術】はじめに、従来の液晶表示装置の構成お
よび動作について、図3および図6を参照しながら説明
する。なお、図3は、従来の液晶表示装置のゲート信号
の概略波形の説明図である。また、図6は、従来の液晶
表示装置のゲート信号印加タイミングの説明図である。
2. Description of the Related Art First, the structure and operation of a conventional liquid crystal display device will be described with reference to FIGS. Note that FIG. 3 is an explanatory diagram of a schematic waveform of a gate signal of the conventional liquid crystal display device. FIG. 6 is an explanatory diagram of the gate signal application timing of the conventional liquid crystal display device.

【0003】図6において、V1は各液晶素子に設けら
れたTFT(スイッチング素子)をオンするための電圧
であり、V2およびV4はソース配線に印加されるソー
ス信号Vsigを変調するための補償電圧であり、V3
はTFTをオフするための電圧である。なお、図3に示
されているように、V1、V2、V4の三つの電位とV
3との差を順にVg、Ve[+]、Ve[−]とする。
In FIG. 6, V1 is a voltage for turning on a TFT (switching element) provided in each liquid crystal element, and V2 and V4 are compensation voltages for modulating the source signal Vsig applied to the source wiring. And V3
Is a voltage for turning off the TFT. As shown in FIG. 3, three potentials V1, V2, and V4 and V
The difference from 3 is Vg, Ve [+], and Ve [-] in order.

【0004】このとき、各フィールドにおいて液晶素子
に印加される電圧は、画素電極側に交互に現れる電位V
[+]、V[−]と、共通電極側に印加されるVcom
との差であって、
At this time, the voltage applied to the liquid crystal element in each field is the potential V appearing alternately on the pixel electrode side.
[+], V [-], and Vcom applied to the common electrode side
Is the difference between

【0005】[0005]

【数1】V[+]−Vcom=Cs・Ve[+]/Ct
+Vsig[+]
[Formula 1] V [+] − Vcom = Cs · Ve [+] / Ct
+ Vsig [+]

【0006】[0006]

【数2】V[−]−Vcom=Cs・Ve[−]/Ct
+Vsig[−]が交互に現れる。
[Formula 2] V [−] − Vcom = Cs · Ve [−] / Ct
+ Vsig [-] appears alternately.

【0007】ただし、前段のゲート配線との間に形成さ
せる蓄積容量の容量をCsとし、回路的にはコンデンサ
と見なされる液晶素子の容量をClcとするとき、
However, when the capacitance of the storage capacitance formed between the gate wiring of the previous stage is Cs and the capacitance of the liquid crystal element which is regarded as a capacitor in terms of the circuit is Clc,

【0008】[0008]

【数3】Ct=Cs+Clc である。[Formula 3] Ct = Cs + Clc Is.

【0009】なお、[0009] Incidentally,

【0010】[0010]

【数4】 (V[+]−Vcom)=−(V[−]−Vcom) となるようにVe[+]、Ve[−]を設定すれば、液
晶表示素子にDC成分を印加させることのない理想的な
表示を行うことができる。
## EQU00004 ## When Ve [+] and Ve [-] are set so that (V [+]-Vcom) =-(V [-]-Vcom), the DC component is applied to the liquid crystal display element. Can be displayed without an ideal display.

【0011】さて、このようないわゆる容量結合駆動が
行われている液晶パネルに対して、走査線(ゲート配
線)を間引いて表示する間引き表示を行う場合(たとえ
ば、525本の走査線を利用するNTSC(Natio
nal TelevisionSystem Comi
tee)仕様の液晶パネルに、625本の走査線を利用
するPAL(Phase Alternation b
y Line)仕様の信号を表示する場合など)には、
図4に示すように、特定のゲート配線(以下ではn+1
番目のゲート配線に相当する)にV1を印加する期間を
長くとる。
Now, in the case of performing thinned-out display in which scanning lines (gate wirings) are thinned out for display on a liquid crystal panel in which such so-called capacitive coupling driving is performed (for example, 525 scanning lines are used). NTSC (Natio
nal Television System Comi
PAL (Phase Alternation b) using 625 scanning lines on a liquid crystal panel of TEE specification.
y Line) specification signals are displayed, etc.),
As shown in FIG. 4, a specific gate wiring (hereinafter, n + 1
The period of applying V1 to the (third gate wiring) is set long.

【0012】すると、液晶表示素子にはゲート配線に印
加される電圧がV1からV4に変化するときのソース信
号が最終的に書き込まれるから、n+1番目の液晶素子
にはn+2番目のソース信号が書き込まれ、n+1番目
のソース信号は実質上無視される(すなわち間引かれ
る)ことになる。
Then, since the source signal when the voltage applied to the gate wiring changes from V1 to V4 is finally written in the liquid crystal display element, the n + 2th source signal is written in the (n + 1) th liquid crystal element. Therefore, the (n + 1) th source signal is substantially ignored (that is, decimated).

【0013】[0013]

【発明が解決しようとする課題】しかしながら、n番目
のゲート配線に対するゲート信号がV3からV1に変化
したときの影響で、蓄積容量を介してn+1番目の液晶
素子に印加されている電圧が変動するため、各フィール
ドにおいて液晶素子に実際に印加される電圧は、交互に
However, the voltage applied to the (n + 1) th liquid crystal element via the storage capacitor fluctuates due to the influence when the gate signal for the nth gate wiring changes from V3 to V1. Therefore, the voltage actually applied to the liquid crystal element in each field is

【0014】[0014]

【数5】V[+]−Vcom=Cs・Ve[+]/Ct
+Vsig[+]+Cs・Vg/Ct
[Equation 5] V [+] − Vcom = Cs · Ve [+] / Ct
+ Vsig [+] + Cs · Vg / Ct

【0015】[0015]

【数6】V[−]−Vcom=Cs・Ve[−]/Ct
+Vsig[−]+Cs・Vg/Ct となる。
[Equation 6] V [−] − Vcom = Cs · Ve [−] / Ct
+ Vsig [−] + Cs · Vg / Ct.

【0016】そして、n番目のゲート配線の影響を受け
て上述のように変動した電圧がn+1番目の液晶素子に
印加されている時間は、他の場合に比して二倍ほど長く
なる。
The time during which the voltage varied as described above under the influence of the nth gate wiring is applied to the n + 1th liquid crystal element is about twice as long as in other cases.

【0017】この結果、液晶素子はその印加電圧の実行
値に応答するため、液晶パネルに表示されている画像が
その箇所(n+1番目の液晶素子)でムラ状になり、表
示品位が低下してしまうことになる。
As a result, since the liquid crystal element responds to the actual value of the applied voltage, the image displayed on the liquid crystal panel becomes uneven at that portion (n + 1th liquid crystal element), and the display quality deteriorates. Will end up.

【0018】本発明は、上記従来のこのような課題を考
慮し、液晶パネルに間引き表示を行う際により高い表示
品位が得られる液晶表示方法、液晶表示装置、プログラ
ム、および媒体を提供することを目的とするものであ
る。
In consideration of the above-mentioned conventional problems, the present invention provides a liquid crystal display method, a liquid crystal display device, a program, and a medium that can obtain higher display quality when performing thinning display on a liquid crystal panel. It is intended.

【0019】[0019]

【課題を解決するための手段】第一の本発明(請求項1
に対応)は、表示すべき画像データ信号を入力するため
の複数のソース配線と所定のゲート信号を入力するため
の複数のゲート配線との交差部に対応して設けられた複
数のスイッチング素子と、前記スイッチング素子を介し
て所定の前記ソース配線に接続された複数の液晶素子
と、前記液晶素子とその液晶素子に隣接する前記ゲート
配線との間に設けられた複数の容量素子とを備えた液晶
パネルを駆動するための液晶表示方法であって、前記表
示を行うために本来必要なゲート配線の本数が前記液晶
パネルのゲート配線の総本数より多い場合に行われる間
引き表示において、前記本来必要なゲート配線の内の前
記間引きを行われるゲート配線に対応する画像データ信
号が入力されている期間には、前記スイッチング素子を
オンするための電位を前記液晶パネルの何れの前記ゲー
ト配線にも印加しない液晶表示方法である。
[Means for Solving the Problems] The first invention (Claim 1)
Corresponds to a plurality of switching elements provided corresponding to intersections of a plurality of source wirings for inputting image data signals to be displayed and a plurality of gate wirings for inputting a predetermined gate signal. A plurality of liquid crystal elements connected to the predetermined source wiring via the switching element, and a plurality of capacitive elements provided between the liquid crystal element and the gate wiring adjacent to the liquid crystal element. A liquid crystal display method for driving a liquid crystal panel, which is originally required in thinning display performed when the number of gate wirings originally required for performing the display is larger than the total number of gate wirings of the liquid crystal panel. The potential for turning on the switching element during the period in which the image data signal corresponding to the gate wiring to be thinned out among the various gate wirings is input. Wherein a liquid crystal display method that does not apply to any of the gate lines of the liquid crystal panel.

【0020】第二の本発明(請求項2に対応)は、前記
間引きを行うための前記液晶パネルの所定のゲート配線
の前段のゲート配線に対応するスイッチング素子をオン
するためのオン期間から所定期間の後には、前記容量素
子を利用する容量結合駆動を行うための補償電位を前記
前段のゲート配線に印加する補償期間が設けられてお
り、前記所定期間には、前記本来必要なゲート配線の内
の前記間引きを行われるゲート配線に対応する画像デー
タ信号が前記ソース配線に入力される第一の本発明の液
晶表示方法である。
According to a second aspect of the present invention (corresponding to claim 2), a predetermined period starts from an ON period for turning on a switching element corresponding to a gate wiring in a preceding stage of a predetermined gate wiring of the liquid crystal panel for performing the thinning. After the period, a compensation period for applying a compensation potential for performing capacitive coupling drive using the capacitive element to the preceding gate wiring is provided, and during the predetermined period, the originally necessary gate wiring In the liquid crystal display method according to the first aspect of the present invention, the image data signal corresponding to the gate wiring in which the thinning is performed is input to the source wiring.

【0021】第三の本発明(請求項3に対応)は、前記
所定期間には、実質上、前記前段のゲート配線に対応す
るスイッチング素子をオフするための基準電位に等しい
電位を前記前段のゲート配線に印加する第二の本発明の
液晶表示方法である。
According to a third aspect of the present invention (corresponding to claim 3), in the predetermined period, a potential substantially equal to a reference potential for turning off the switching element corresponding to the gate wiring in the preceding stage is set in the preceding stage. It is a liquid crystal display method according to the second aspect of the present invention, which is applied to a gate wiring.

【0022】第四の本発明(請求項4に対応)は、前記
補償電位とは、フィールドごとに交互に利用される二種
類の電位であって、前記前段のゲート配線に対応するス
イッチング素子をオンするためのオン期間の直後には、
前記二種類の電位の内の低い方の電位を前記前段のゲー
ト配線に印加するための期間を設ける第三の本発明の液
晶表示方法である。
In a fourth aspect of the present invention (corresponding to claim 4), the compensation potential is two kinds of potentials alternately used for each field, and a switching element corresponding to the gate wiring in the preceding stage is provided. Immediately after the on period to turn on,
A liquid crystal display method according to a third aspect of the present invention, wherein a period for applying the lower one of the two types of potentials to the gate wiring in the preceding stage is provided.

【0023】第五の本発明(請求項5に対応)は、前記
前段のゲート配線に対応するスイッチング素子をオンす
るためのオン期間の直後にも、前記基準電位に等しい電
位を前記前段のゲート配線に印加するための期間を設け
る第三の本発明の液晶表示方法である。
According to a fifth aspect of the present invention (corresponding to claim 5), a potential equal to the reference potential is applied to the gate of the preceding stage immediately after the ON period for turning on the switching element corresponding to the gate wiring of the preceding stage. It is a liquid crystal display method according to the third aspect of the present invention, wherein a period for applying to the wiring is provided.

【0024】第六の本発明(請求項6に対応)は、前記
補償電位とは、フィールドごとに交互に利用される二種
類の電位であって、前記二種類の電位の内の一方の電位
は、前記基準電位に等しい第三の本発明の液晶表示方法
である。
In a sixth aspect of the present invention (corresponding to claim 6), the compensation potential is two types of potentials alternately used for each field, and one of the two types of potentials is used. Is a liquid crystal display method according to the third aspect of the present invention, which is equal to the reference potential.

【0025】第七の本発明(請求項7に対応)は、表示
すべき画像データ信号を入力するための複数のソース配
線と所定のゲート信号を入力するための複数のゲート配
線との交差部に対応して設けられた複数のスイッチング
素子と、前記スイッチング素子を介して所定の前記ソー
ス配線に接続された複数の液晶素子と、前記液晶素子と
その液晶素子に隣接する前記ゲート配線との間に設けら
れた複数の容量素子とを備えた液晶パネルを駆動するた
めの液晶表示装置であって、前記表示を行うために本来
必要なゲート配線の本数が前記液晶パネルのゲート配線
の総本数より多い場合に行われる間引き表示において、
前記本来必要なゲート配線の内の前記間引きを行われる
ゲート配線に対応する画像データ信号が入力されている
期間には、前記スイッチング素子をオンするための電位
が前記液晶パネルの何れの前記ゲート配線にも印加され
ない液晶表示装置である。
A seventh aspect of the present invention (corresponding to claim 7) is an intersection of a plurality of source wirings for inputting an image data signal to be displayed and a plurality of gate wirings for inputting a predetermined gate signal. Between a plurality of switching elements provided corresponding to the plurality of liquid crystal elements connected to the predetermined source wiring through the switching elements, and between the liquid crystal element and the gate wiring adjacent to the liquid crystal element. A liquid crystal display device for driving a liquid crystal panel comprising a plurality of capacitive elements provided in, wherein the number of gate lines originally necessary for performing the display is more than the total number of gate lines of the liquid crystal panel. In the thinning display performed when there are many,
In the period in which the image data signal corresponding to the gate wiring to be thinned out among the originally necessary gate wirings is input, the potential for turning on the switching element is set to any one of the gate wirings of the liquid crystal panel. It is a liquid crystal display device which is not applied.

【0026】第八の本発明(請求項8に対応)は、第一
の本発明の液晶表示方法の、前記表示を行うために本来
必要なゲート配線の本数が前記液晶パネルのゲート配線
の総本数より多い場合に行われる間引き表示において、
前記本来必要なゲート配線の内の前記間引きを行われる
ゲート配線に対応する画像データ信号が入力されている
期間には、前記スイッチング素子をオンするための電位
を前記液晶パネルの何れの前記ゲート配線にも印加しな
いステップをコンピュータに実行させるためのプログラ
ムである。
According to an eighth aspect of the present invention (corresponding to claim 8), in the liquid crystal display method according to the first aspect of the present invention, the number of gate wiring lines originally required for performing the display is the total number of gate wiring lines of the liquid crystal panel. In the thinning display that is performed when there are more than the number,
During a period in which an image data signal corresponding to the gate wiring to be thinned out of the originally necessary gate wiring is input, a potential for turning on the switching element is applied to any one of the gate wirings of the liquid crystal panel. It is a program that causes a computer to execute steps that are not applied.

【0027】第九の本発明(請求項9に対応)は、第一
の本発明の液晶表示方法の、前記表示を行うために本来
必要なゲート配線の本数が前記液晶パネルのゲート配線
の総本数より多い場合に行われる間引き表示において、
前記本来必要なゲート配線の内の前記間引きを行われる
ゲート配線に対応する画像データ信号が入力されている
期間には、前記スイッチング素子をオンするための電位
を前記液晶パネルの何れの前記ゲート配線にも印加しな
いステップをコンピュータに実行させるためのプログラ
ムを担持した媒体であって、コンピュータにより処理可
能なことを特徴とする媒体である。
A ninth aspect of the present invention (corresponding to claim 9) is that, in the liquid crystal display method according to the first aspect of the present invention, the number of gate wirings originally required for performing the display is the total number of gate wirings of the liquid crystal panel. In the thinning display that is performed when there are more than the number,
During a period in which an image data signal corresponding to the gate wiring to be thinned out among the originally necessary gate wirings is input, a potential for turning on the switching element is applied to any one of the gate wirings of the liquid crystal panel. It is a medium that carries a program for causing a computer to execute steps that are not applied, and is characterized by being processable by the computer.

【0028】[0028]

【発明の実施の形態】以下では、本発明にかかる実施の
形態について、図面を参照しつつ説明を行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0029】(実施の形態1)はじめに、図1〜2を参
照しながら、本実施の形態の液晶表示装置の構成につい
て説明する。なお、図1は、本実施の形態の液晶表示装
置のゲート信号印加タイミングの説明図である。また、
図2は、本実施の形態の液晶表示装置の等価回路図であ
る。
(Embodiment 1) First, the configuration of the liquid crystal display device of the present embodiment will be described with reference to FIGS. Note that FIG. 1 is an explanatory diagram of a gate signal application timing of the liquid crystal display device of the present embodiment. Also,
FIG. 2 is an equivalent circuit diagram of the liquid crystal display device of this embodiment.

【0030】図2において、21〜23はゲート信号が
印加されるゲート配線、24は画像信号であるソース信
号Vsigが印加されるソース配線、25は基準の電圧
が印加される共通電極、26はスイッチング素子である
TFTである(簡略化のため本発明に直接関わらない浮
遊容量を無視している)。また、27は前段のゲート配
線21との間に形成される蓄積容量Cs、28は回路的
にはClcの容量をもつコンデンサとみなされる液晶素
子である。
In FIG. 2, 21 to 23 are gate lines to which a gate signal is applied, 24 is a source line to which a source signal Vsig which is an image signal is applied, 25 is a common electrode to which a reference voltage is applied, and 26 is This is a TFT that is a switching element (for the sake of simplicity, stray capacitance that is not directly related to the present invention is ignored). Further, 27 is a storage capacitor Cs formed between the gate wiring 21 at the preceding stage and 28 is a liquid crystal element which is regarded as a capacitor having a capacitance of Clc in terms of a circuit.

【0031】図1において、V1は各液晶素子28に設
けられたTFT26をオンするための電圧であり、V2
およびV4はソース配線24に印加されるソース信号V
sigを変調するための補償電圧であり、V3はTFT
26をオフするための電圧である。なお、上述した従来
の場合と同様、V1、V2、V4の三つの電位とV3と
の差を順にVg、Ve[+]、Ve[−]とする。
In FIG. 1, V1 is a voltage for turning on the TFT 26 provided in each liquid crystal element 28, and V2
And V4 are source signals V applied to the source wiring 24.
Compensation voltage for modulating sig, V3 is TFT
26 is a voltage for turning off. As in the conventional case described above, the difference between the three potentials V1, V2, and V4 and V3 is Vg, Ve [+], and Ve [-] in order.

【0032】また、各フィールドにおいて液晶素子28
に印加される電圧は、画素電極側に交互に現れる電位V
[+]、V[−]と、共通電極25側に印加されるVc
omとの差である。
Further, in each field, the liquid crystal element 28
The voltage applied to the pixel V is a potential V that appears alternately on the pixel electrode side.
[+], V [-], and Vc applied to the common electrode 25 side
It is the difference with om.

【0033】つぎに、本実施の形態の液晶表示装置の動
作について説明する。なお、本実施の形態の液晶表示装
置の動作について説明しながら、本発明の液晶表示方法
の一実施例についても説明する。
Next, the operation of the liquid crystal display device of this embodiment will be described. An example of the liquid crystal display method of the present invention will be described while the operation of the liquid crystal display device of the present embodiment is described.

【0034】本実施の形態の液晶表示装置においても、
各フィールドごとに印加される電圧に関しては前述した
従来の場合と同様のことがいえる。
Also in the liquid crystal display device of this embodiment,
The same applies to the voltage applied to each field as in the conventional case described above.

【0035】ただし、本実施の形態においては、ソース
配線24に印加されるn+1番目のソース信号を間引い
て表示しないために、対応する期間ではn+1番目のゲ
ート配線23に印加する電圧をTFT25をオフする電
圧V3とする。そして、このとき同時に、n番目のゲー
ト配線22に印加する電圧もV3にする。これが、n番
目のゲート配線22に対するオフ期間2である(その直
前にn番目のゲート配線22に補償電位V4を印加する
期間が、n番目のゲート配線22に対するオフ期間1で
ある)。
However, in the present embodiment, the n + 1-th source signal applied to the source line 24 is not thinned out and displayed, so that the voltage applied to the n + 1-th gate line 23 is turned off in the corresponding period during which the TFT 25 is turned off. Voltage V3. At the same time, the voltage applied to the nth gate wiring 22 is also set to V3. This is the off period 2 for the nth gate line 22 (the period immediately before the application of the compensation potential V4 to the nth gate line 22 is the off period 1 for the nth gate line 22).

【0036】つぎに、n+2番目のソース信号を有効に
するために、n+1番目のゲート配線23に印加する電
圧をTFT25をオンするV1とする。そして、このと
き同時に、n番目のゲート配線22に印加する電圧を補
償電圧V4する。これが、n番目のゲート配線22に対
する補償期間である(ただし、補償期間に印加する補償
電圧は、交流化駆動を行うため、V2、V4を各フィー
ルド毎に点線で示すように入れ替える)。
Next, in order to validate the n + 2th source signal, the voltage applied to the n + 1th gate wiring 23 is set to V1 for turning on the TFT 25. At this time, at the same time, the voltage applied to the n-th gate wiring 22 is set to the compensation voltage V4. This is the compensation period for the n-th gate wiring 22 (however, the compensation voltage applied during the compensation period switches V2 and V4 for each field as shown by the dotted line for AC driving).

【0037】かくして、各ゲート配線におけるオン期間
の長さはほぼ同一となる。よって、n+1番目のゲート
配線23に印加されるオン期間の電圧が液晶素子28に
印加されている時間は全画面でほぼ同一となり、上述し
た従来の場合におけるような悪影響はなくなる(間引い
て駆動する際にも、全画面にわたりほぼ均等な電圧を印
加することができる)。
Thus, the length of the ON period in each gate wiring becomes almost the same. Therefore, the time during which the voltage of the ON period applied to the (n + 1) th gate wiring 23 is applied to the liquid crystal element 28 is substantially the same in all screens, and the adverse effect as in the above-described conventional case is eliminated (the thinning driving is performed. Even when, it is possible to apply a substantially uniform voltage across the entire screen).

【0038】要するに、補償電位とは、フィールドごと
に交互に利用される二種類の電位であって、前段のゲー
ト配線に対応するスイッチング素子をオンするためのオ
ン期間の直後には、二種類の電位の内の低い方の電位を
前段のゲート配線に印加するための期間を設けておけば
よいわけである。
In short, the compensation potential is two kinds of potentials which are alternately used for each field, and two kinds of potentials are provided immediately after the ON period for turning on the switching element corresponding to the gate wiring of the preceding stage. It suffices to provide a period for applying the lower one of the potentials to the gate wiring in the previous stage.

【0039】(実施の形態2)つぎに、図4を参照しな
がら、本実施の形態の液晶表示装置の構成および動作に
ついて説明する。なお、図4は、本実施の形態の液晶表
示装置のゲート信号印加タイミングの説明図である。
(Second Embodiment) Next, the configuration and operation of the liquid crystal display device according to the present embodiment will be described with reference to FIG. Note that FIG. 4 is an explanatory diagram of the gate signal application timing of the liquid crystal display device of the present embodiment.

【0040】本実施の形態の液晶表示装置の構成および
動作は、前述した本実施の形態1の液晶表示装置の構成
および動作と類似している。
The configuration and operation of the liquid crystal display device of the present embodiment are similar to the configuration and operation of the liquid crystal display device of the first embodiment described above.

【0041】ただし、本実施の形態においては、前述し
た本実施の形態1のオフ期間1に対応する期間に印加す
る電圧もスイッチング素子をオフさせる基準の電圧と同
じである。つまり、本実施の形態においては、オフ期間
1の電圧は、補償電圧V2またはV4が印加される補償
期間までの間、V3電位のままで変化することがない。
However, in this embodiment, the voltage applied during the period corresponding to the off period 1 of the first embodiment described above is also the same as the reference voltage for turning off the switching element. That is, in the present embodiment, the voltage in the off period 1 does not change while remaining at the V3 potential until the compensation period in which the compensation voltage V2 or V4 is applied.

【0042】このような駆動方法も、スイッチング素子
をオンさせる電圧を印加する時間を全ゲート配線でほぼ
同一とし、間引かれるソース信号に対応するゲート配線
に結合しているラインに対して不正規な電圧が印加され
る時間や不正規な電圧値を減少させるから、表示ムラを
低減させることができるという作用を有する。つまり、
ゲート配線の電圧変動は、蓄積容量Cstによって結合
された液晶素子に印加されている電圧も変動させること
になり、画像表示の均一性の低下を招くが、本実施の形
態のような駆動波形では、そのような弊害がかなり抑制
されるわけである。
Also in such a driving method, the time for applying the voltage for turning on the switching element is made substantially the same in all the gate wirings, and the line connected to the gate wiring corresponding to the thinned source signal is irregular. Since the time for which a proper voltage is applied and the irregular voltage value are reduced, the display unevenness can be reduced. That is,
The change in the voltage of the gate wiring also changes the voltage applied to the liquid crystal element coupled by the storage capacitor Cst, which leads to deterioration in the uniformity of image display. However, with the drive waveform as in this embodiment, , Such adverse effects are considerably suppressed.

【0043】結局、V1電位の直後の電位がスイッチン
グ素子をオフさせる電位と同じものである液晶パネルの
駆動方法も、スイッチング素子をオンさせる電圧を印加
する時間を全ゲート配線でほぼ同一とし、間引かれるソ
ース信号に対応するゲート配線に結合しているラインに
対して不正規な電圧が印加される時間や不正規な電圧値
を減少させるから、表示ムラを低減させることができる
という作用を有する。
After all, in the liquid crystal panel driving method in which the potential immediately after the V1 potential is the same as the potential for turning off the switching element, the time for applying the voltage for turning on the switching element is set to be substantially the same for all gate wirings. Since the time for which an irregular voltage is applied to the line coupled to the gate wiring corresponding to the drawn source signal and the irregular voltage value are reduced, it is possible to reduce display unevenness. .

【0044】要するに、前段のゲート配線に対応するス
イッチング素子をオンするためのオン期間の直後にも、
基準電位に等しい電位を前段のゲート配線に印加するた
めの期間を設けておけばよいわけである。
In short, even immediately after the on period for turning on the switching element corresponding to the gate wiring in the preceding stage,
It suffices to provide a period for applying a potential equal to the reference potential to the preceding gate wiring.

【0045】(実施の形態3)つぎに、図5を参照しな
がら、本実施の形態の液晶表示装置の構成および動作に
ついて説明する。なお、図5は、本実施の形態の液晶表
示装置のゲート信号印加タイミングの説明図である。
(Third Embodiment) Next, the configuration and operation of the liquid crystal display device according to the present embodiment will be described with reference to FIG. Note that FIG. 5 is an explanatory diagram of the gate signal application timing of the liquid crystal display device of the present embodiment.

【0046】本実施の形態の液晶表示装置の構成および
動作は、前述した本実施の形態1の液晶表示装置の構成
および動作と類似している。
The configuration and operation of the liquid crystal display device of the present embodiment are similar to the configuration and operation of the liquid crystal display device of the first embodiment described above.

【0047】ただし、本実施の形態においては、二つの
補償電圧のうちの一方のV2をV3とする。つまり、前
述の(数1)および(数2)においてVe[+]=0と
することにより、
However, in the present embodiment, one of the two compensation voltages, V2, is V3. That is, by setting Ve [+] = 0 in the above (Equation 1) and (Equation 2),

【0048】[0048]

【数7】V[+]−Vcom=Vsig[+]## EQU00007 ## V [+]-Vcom = Vsig [+]

【0049】[0049]

【数8】V[−]−Vcom=Cs・Ve[−]/Ct
+Vsig[−] を得る((数8)は(数2)に他ならない)。もちろ
ん、前述の(数4)が成立するようにVcomを設定す
ることにより、液晶表示素子にDC成分を印加させるこ
となく表示を行うことができる。
[Equation 8] V [−] − Vcom = Cs · Ve [−] / Ct
+ Vsig [-] is obtained ((Equation 8) is nothing but (Equation 2)). Of course, by setting Vcom so that the above-mentioned (Equation 4) is satisfied, it is possible to perform display without applying a DC component to the liquid crystal display element.

【0050】本実施の形態においては、オフ期間2から
補償期間へ移行するときに生じる電位変動分Cs(V3
−V4)/Ctが全て同一となるため、表示の均一性が
向上する。
In the present embodiment, the potential fluctuation Cs (V3) that occurs when the off period 2 shifts to the compensation period.
Since -V4) / Ct are all the same, display uniformity is improved.

【0051】要するに、補償電位とは、フィールドごと
に交互に利用される二種類の電位であって、二種類の電
位の内の一方の電位は、基準電位に等しければよいわけ
である。
In short, the compensation potential is two kinds of potentials which are alternately used for each field, and one of the two kinds of potentials has only to be equal to the reference potential.

【0052】以上においては、本実施の形態1〜3につ
いて詳しく説明した。
In the above, the first to third embodiments have been described in detail.

【0053】要するに、本発明の液晶表示方法は、表示
すべき画像データ信号を入力するための複数のソース配
線と所定のゲート信号を入力するための複数のゲート配
線との交差部に対応して設けられた複数のスイッチング
素子と、スイッチング素子を介して所定のソース配線に
接続された複数の液晶素子と、液晶素子とその液晶素子
に隣接するゲート配線との間に設けられた複数の容量素
子とを備えた液晶パネルを駆動するための液晶表示方法
であって、表示を行うために本来必要なゲート配線の本
数が液晶パネルのゲート配線の総本数より多い場合に行
われる間引き表示において、本来必要なゲート配線の内
の間引きを行われるゲート配線に対応する画像データ信
号が入力されている期間には、スイッチング素子をオン
するための電位を液晶パネルの何れのゲート配線にも印
加しない液晶表示方法である。
In short, the liquid crystal display method of the present invention corresponds to the intersection of a plurality of source wirings for inputting image data signals to be displayed and a plurality of gate wirings for inputting predetermined gate signals. A plurality of switching elements provided, a plurality of liquid crystal elements connected to a predetermined source wiring through the switching elements, and a plurality of capacitive elements provided between the liquid crystal element and a gate wiring adjacent to the liquid crystal element A liquid crystal display method for driving a liquid crystal panel comprising: a thinning display that is originally performed when the number of gate wirings originally required for display is larger than the total number of gate wirings of the liquid crystal panel. During the period when the image data signal corresponding to the gate wiring that is thinned out of the necessary gate wiring is input, the potential for turning on the switching element is set. Nor applied to any of the gate wiring crystal panel is a liquid crystal display method.

【0054】なお、間引きを行うための液晶パネルの所
定のゲート配線の前段のゲート配線に対応するスイッチ
ング素子をオンするためのオン期間から所定期間の後に
は、容量素子を利用する容量結合駆動を行うための補償
電位を前段のゲート配線に印加する補償期間が設けられ
ており、所定期間には、本来必要なゲート配線の内の間
引きを行われるゲート配線に対応する画像データ信号が
ソース配線に入力されてもよい。また、所定期間には、
実質上、前段のゲート配線に対応するスイッチング素子
をオフするための基準電位に等しい電位を前段のゲート
配線に印加してもよい。
Note that, after a predetermined period from the ON period for turning on the switching element corresponding to the gate wiring in the preceding stage of the predetermined gate wiring of the liquid crystal panel for thinning, capacitive coupling drive using the capacitive element is performed. There is a compensation period to apply the compensation potential to the gate wiring in the previous stage, and during the predetermined period, the image data signal corresponding to the gate wiring to be thinned out of the originally necessary gate wiring is applied to the source wiring. It may be entered. In addition, during the predetermined period,
Substantially, a potential equal to the reference potential for turning off the switching element corresponding to the gate wiring in the preceding stage may be applied to the gate wiring in the preceding stage.

【0055】もちろん、表示すべき画像データ信号を入
力するための複数のソース配線と所定のゲート信号を入
力するための複数のゲート配線との交差部に対応して設
けられた複数のスイッチング素子と、スイッチング素子
を介して所定のソース配線に接続された複数の液晶素子
と、液晶素子とその液晶素子に隣接するゲート配線との
間に設けられた複数の容量素子とを備えた液晶パネルを
駆動するための液晶表示装置であって、表示を行うため
に本来必要なゲート配線の本数が液晶パネルのゲート配
線の総本数より多い場合に行われる間引き表示におい
て、本来必要なゲート配線の内の間引きを行われるゲー
ト配線に対応する画像データ信号が入力されている期間
には、スイッチング素子をオンするための電位が液晶パ
ネルの何れのゲート配線にも印加されない液晶表示装置
も本発明に含まれることは、いうまでもない。
Of course, a plurality of switching elements provided corresponding to intersections of a plurality of source wirings for inputting image data signals to be displayed and a plurality of gate wirings for inputting predetermined gate signals. , Driving a liquid crystal panel including a plurality of liquid crystal elements connected to a predetermined source wiring via a switching element and a plurality of capacitance elements provided between the liquid crystal element and a gate wiring adjacent to the liquid crystal element In the thinning display, which is performed when the number of gate wirings originally required for displaying is larger than the total number of gate wirings of the liquid crystal panel, During the period when the image data signal corresponding to the gate wiring is input, the potential for turning on the switching element is set to any gate of the liquid crystal panel. It is needless to say that even a liquid crystal display device which is not applied to the line included in the present invention.

【0056】なお、本発明は、上述した本発明の液晶表
示装置の全部または一部の手段(または、装置、素子、
回路、部など)の機能をコンピュータにより実行させる
ためのプログラムであって、コンピュータと協働して動
作するプログラムである。もちろん、本発明のコンピュ
ータは、CPUなどの純然たるハードウェアに限らず、
ファームウェアやOS、さらに周辺機器を含むものであ
っても良い。
The present invention includes all or part of the above-described liquid crystal display device of the present invention (or device, element,
A program that causes a computer to execute the functions of circuits, units, and the like, and is a program that operates in cooperation with the computer. Of course, the computer of the present invention is not limited to pure hardware such as a CPU,
It may include firmware, OS, and peripheral devices.

【0057】また、本発明は、上述した本発明の液晶表
示方法の全部または一部のステップ(または、工程、動
作、作用など)の動作をコンピュータにより実行させる
ためのプログラムであって、コンピュータと協働して動
作するプログラムである。
Further, the present invention is a program for causing a computer to execute all or some of the steps (or steps, operations, actions, etc.) of the above-described liquid crystal display method of the present invention. It is a program that works together.

【0058】なお、本発明の一部の手段(または、装
置、素子、回路、部など)、本発明の一部のステップ
(または、工程、動作、作用など)は、それらの複数の
手段またはステップの内の幾つかの手段またはステップ
を意味する、あるいは一つの手段またはステップの内の
一部の機能または一部の動作を意味するものである。
It should be noted that some means (or devices, elements, circuits, sections, etc.) of the present invention and some steps (or steps, operations, actions, etc.) of the present invention include those plural means or It is meant to refer to some means or steps in a step, or to some functions or some operations in one means or step.

【0059】また、本発明の一部の装置(または、素
子、回路、部など)は、それら複数の装置の内の幾つか
の装置を意味する、あるいは一つの装置の内の一部の手
段(または、素子、回路、部など)を意味する、あるい
は一つの手段の内の一部の機能を意味するものである。
Further, some devices (or elements, circuits, parts, etc.) of the present invention mean some devices of the plurality of devices, or some means of one device. (Or, an element, a circuit, a part, etc.) or a part of the functions of one means.

【0060】また、本発明のプログラムを記録した、コ
ンピュータに読みとり可能な記録媒体も本発明に含まれ
る。また、本発明のプログラムの一利用形態は、コンピ
ュータにより読み取り可能な記録媒体に記録され、コン
ピュータと協働して動作する態様であっても良い。ま
た、本発明のプログラムの一利用形態は、伝送媒体中を
伝送し、コンピュータにより読みとられ、コンピュータ
と協働して動作する態様であっても良い。また、記録媒
体としては、ROM等が含まれ、伝送媒体としては、イ
ンターネット等の伝送媒体、光・電波・音波等が含まれ
る。
A computer-readable recording medium in which the program of the present invention is recorded is also included in the present invention. Further, one usage form of the program of the present invention may be a mode in which the program is recorded in a computer-readable recording medium and operates in cooperation with the computer. Further, one usage form of the program of the present invention may be a mode in which the program is transmitted through a transmission medium, read by a computer, and operates in cooperation with the computer. The recording medium includes a ROM and the like, and the transmission medium includes a transmission medium such as the Internet and light, radio waves, sound waves and the like.

【0061】なお、本発明の構成は、ソフトウェア的に
実現しても良いし、ハードウェア的に実現しても良い。
The configuration of the present invention may be realized by software or hardware.

【0062】また、本発明は、上述した本発明の液晶表
示装置の全部または一部の手段の全部または一部の機能
をコンピュータにより実行させるためのプログラムを担
持した媒体であり、コンピュータにより読み取り可能か
つ読み取られた前記プログラムが前記コンピュータと協
動して前記機能を実行する媒体である。
Further, the present invention is a medium carrying a program for causing a computer to execute all or part of the functions of all or part of the above-mentioned liquid crystal display device of the present invention, which is readable by the computer. The read program is a medium that cooperates with the computer to execute the functions.

【0063】また、本発明は、上述した本発明の液晶表
示方法の全部または一部のステップの全部または一部の
動作をコンピュータにより実行させるためのプログラム
を担持した媒体であり、コンピュータにより読み取り可
能かつ読み取られた前記プログラムが前記コンピュータ
と協動して前記動作を実行する媒体である。
Further, the present invention is a medium carrying a program for causing a computer to execute all or some of the operations of all or some of the steps of the above-described liquid crystal display method of the present invention, which is readable by the computer. The read program is a medium that executes the operation in cooperation with the computer.

【0064】このように、本発明は、たとえば、マトリ
クス状に形成された複数のソース配線と、ゲート配線
と、ソース配線およびゲート配線の各交点にそれらと接
続されたスイッチング素子と、そのスイッチング素子に
接続された画素電極と、画素電極と液晶を介して接続さ
れる共通電極とをもって液晶表示素子が形成される液晶
パネルに対して、前記画素電極とそれに隣接するゲート
配線の間で蓄積容量を形成し、ゲート配線に変調信号で
ある2種類の補償電圧を与えることにより前記画素電極
の電位を変化させ、ソース配線から与えられる電位とを
重畳して液晶表示素子に画像信号を印加して画像表示す
るアクティブマトリクス型の液晶パネルの駆動方法であ
って、スイッチング素子をオンさせる電圧を印加するオ
ン期間、ソース配線に印加される電圧変化よりも所定の
時間早く2種類の補償電圧のうち電圧の低い方の補償電
圧を印加するオフ期間1、スイッチング素子をオフさせ
る電圧を印加するオフ期間2、補償電圧を印加させる補
償期間、スイッチング素子をオフさせる電圧を印加する
オフ期間3、の順でn番目のゲート配線に対してゲート
電圧を印加させ、n+1番目のゲート配線にスイッチン
グ素子をオンさせる電圧を印加するタイミングを前記オ
フ期間2が終了する時間とする事によりn+1番目のゲ
ート配線に接続されたスイッチング素子をオンさせるタ
イミングを1水平期間以上ずらすことを特徴とする液晶
パネルの駆動方法であり、スイッチング素子をオンさせ
る電圧を印加する時間が、全ゲート配線で同一となり間
引かれる対象のゲート配線に結合しているラインに対し
て不正規な電圧が印加される時間、不正規な電圧値を少
なくでき、表示ムラを低減させることができるという作
用を有する。
As described above, according to the present invention, for example, a plurality of source wirings formed in a matrix, a gate wiring, a switching element connected to each of the intersections of the source wiring and the gate wiring, and the switching element thereof. For a liquid crystal panel in which a liquid crystal display element is formed by a pixel electrode connected to the pixel electrode and a common electrode connected to the pixel electrode via a liquid crystal, a storage capacitor is provided between the pixel electrode and a gate wiring adjacent to the pixel electrode. An image is formed by applying the image signal to the liquid crystal display element by superimposing it with the potential given from the source line by forming and changing the potential of the pixel electrode by applying two kinds of compensating voltages which are modulation signals to the gate line. A method of driving an active matrix type liquid crystal panel for displaying, comprising: an ON period for applying a voltage for turning on a switching element; An off period 1 for applying a lower one of the two types of compensation voltages, an off period 2 for applying a voltage for turning off a switching element, and a compensation voltage for a predetermined time earlier than a change in the applied voltage. The timing for applying the gate voltage to the nth gate wiring and the voltage for turning on the switching element to the (n + 1) th gate wiring in the order of the compensation period and the off period 3 for applying the voltage for turning off the switching element A method for driving a liquid crystal panel, wherein the timing for turning on the switching element connected to the (n + 1) th gate wiring is shifted by one horizontal period or more by setting the time when the off period 2 ends so as to turn on the switching element. The time to apply the voltage is the same for all gate wirings. That time irregular voltage is applied to the line, it can reduce the irregular voltage value, an effect that it is possible to reduce the display unevenness.

【0065】また、本発明は、たとえば、オフ期間1に
印加する電圧がスイッチング素子をオフさせる電圧と同
じものである上述の液晶パネルの駆動方法である。
Further, the present invention is, for example, the above-mentioned liquid crystal panel driving method, wherein the voltage applied during the off period 1 is the same as the voltage for turning off the switching element.

【0066】また、本発明は、たとえば、2種類の補償
電圧のうち一方がスイッチング素子をオフさせる電圧と
同じものである上述の液晶パネルの駆動方法である。
Further, the present invention is, for example, the above-mentioned liquid crystal panel driving method, wherein one of the two types of compensation voltages is the same as the voltage for turning off the switching element.

【0067】また、本発明は、たとえば、オフ期間2に
印加する電圧が補償期間に印加する補償電圧と同じもの
である上述の液晶パネルの駆動方法である。
The present invention is also the above-mentioned liquid crystal panel driving method, for example, in which the voltage applied during the off period 2 is the same as the compensation voltage applied during the compensation period.

【0068】よって、本発明によれば、間引いて駆動す
る際にも、全画面にわたり、ほぼ均等な電圧を印加でき
ることになり、均一な画像を表示することができるとい
う有効な効果が得られる。
Therefore, according to the present invention, it is possible to apply a substantially uniform voltage over the entire screen even when driving by thinning out, and an effective effect that a uniform image can be displayed can be obtained.

【0069】[0069]

【発明の効果】以上述べたところから明らかなように、
本発明は、液晶パネルに間引き表示を行う際により高い
表示品位を得ることができるという長所を有する。
As is apparent from the above description,
INDUSTRIAL APPLICABILITY The present invention has an advantage that higher display quality can be obtained when performing thinning display on a liquid crystal panel.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1の液晶表示装置のゲート
信号印加タイミングの説明図
FIG. 1 is an explanatory diagram of a gate signal application timing of a liquid crystal display device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1の液晶表示装置の等価回
路図
FIG. 2 is an equivalent circuit diagram of the liquid crystal display device according to the first embodiment of the present invention.

【図3】従来の液晶表示装置のゲート信号の概略波形の
説明図
FIG. 3 is an explanatory diagram of a schematic waveform of a gate signal of a conventional liquid crystal display device.

【図4】本発明の実施の形態2の液晶表示装置のゲート
信号印加タイミングの説明図
FIG. 4 is an explanatory diagram of a gate signal application timing of the liquid crystal display device according to the second embodiment of the present invention.

【図5】本発明の実施の形態3の液晶表示装置のゲート
信号印加タイミングの説明図
FIG. 5 is an explanatory diagram of gate signal application timing of the liquid crystal display device according to the third embodiment of the present invention.

【図6】従来の液晶表示装置のゲート信号印加タイミン
グの説明図
FIG. 6 is an explanatory diagram of a gate signal application timing of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

21〜23 ゲート配線 24 ソース配線 25 共通電極 26 TFT 27 蓄積容量 28 液晶素子 21-23 Gate wiring 24 source wiring 25 common electrode 26 TFT 27 storage capacity 28 Liquid crystal element

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 表示すべき画像データ信号を入力するた
めの複数のソース配線と所定のゲート信号を入力するた
めの複数のゲート配線との交差部に対応して設けられた
複数のスイッチング素子と、前記スイッチング素子を介
して所定の前記ソース配線に接続された複数の液晶素子
と、前記液晶素子とその液晶素子に隣接する前記ゲート
配線との間に設けられた複数の容量素子とを備えた液晶
パネルを駆動するための液晶表示方法であって、 前記表示を行うために本来必要なゲート配線の本数が前
記液晶パネルのゲート配線の総本数より多い場合に行わ
れる間引き表示において、前記本来必要なゲート配線の
内の前記間引きを行われるゲート配線に対応する画像デ
ータ信号が入力されている期間には、前記スイッチング
素子をオンするための電位を前記液晶パネルの何れの前
記ゲート配線にも印加しない液晶表示方法。
1. A plurality of switching elements provided corresponding to intersections of a plurality of source wirings for inputting an image data signal to be displayed and a plurality of gate wirings for inputting a predetermined gate signal. A plurality of liquid crystal elements connected to the predetermined source wiring via the switching element, and a plurality of capacitive elements provided between the liquid crystal element and the gate wiring adjacent to the liquid crystal element. A liquid crystal display method for driving a liquid crystal panel, which is originally necessary in thinning display performed when the number of gate wirings originally required to perform the display is larger than the total number of gate wirings of the liquid crystal panel. In the period in which the image data signal corresponding to the gate wiring to be thinned out among the various gate wirings is input, an electric power for turning on the switching element is supplied. The liquid crystal display method of neither applied to any of the gate lines of the liquid crystal panel.
【請求項2】 前記間引きを行うための前記液晶パネル
の所定のゲート配線の前段のゲート配線に対応するスイ
ッチング素子をオンするためのオン期間から所定期間の
後には、前記容量素子を利用する容量結合駆動を行うた
めの補償電位を前記前段のゲート配線に印加する補償期
間が設けられており、 前記所定期間には、前記本来必要なゲート配線の内の前
記間引きを行われるゲート配線に対応する画像データ信
号が前記ソース配線に入力される請求項1記載の液晶表
示方法。
2. A capacitor using the capacitance element after a predetermined period from an ON period for turning on a switching element corresponding to a gate wiring in a preceding stage of a predetermined gate wiring of the liquid crystal panel for performing the thinning-out. A compensation period is provided for applying a compensation potential for performing the coupling drive to the preceding gate wiring, and the predetermined period corresponds to the gate wiring to be thinned out of the originally necessary gate wiring. The liquid crystal display method according to claim 1, wherein an image data signal is input to the source wiring.
【請求項3】 前記所定期間には、実質上、前記前段の
ゲート配線に対応するスイッチング素子をオフするため
の基準電位に等しい電位を前記前段のゲート配線に印加
する請求項2記載の液晶表示方法。
3. The liquid crystal display according to claim 2, wherein a potential substantially equal to a reference potential for turning off a switching element corresponding to the gate wiring in the preceding stage is applied to the gate wiring in the preceding stage during the predetermined period. Method.
【請求項4】 前記補償電位とは、フィールドごとに交
互に利用される二種類の電位であって、 前記前段のゲート配線に対応するスイッチング素子をオ
ンするためのオン期間の直後には、前記二種類の電位の
内の低い方の電位を前記前段のゲート配線に印加するた
めの期間を設ける請求項3記載の液晶表示方法。
4. The compensation potential is two kinds of potentials that are alternately used for each field, and immediately after an ON period for turning on a switching element corresponding to the preceding gate wiring, 4. The liquid crystal display method according to claim 3, wherein a period for applying a lower one of the two kinds of potentials to the gate wiring in the preceding stage is provided.
【請求項5】 前記前段のゲート配線に対応するスイッ
チング素子をオンするためのオン期間の直後にも、前記
基準電位に等しい電位を前記前段のゲート配線に印加す
るための期間を設ける請求項3記載の液晶表示方法。
5. The period for applying a potential equal to the reference potential to the gate wiring of the preceding stage is provided immediately after the ON period for turning on the switching element corresponding to the gate wiring of the preceding stage. The liquid crystal display method described.
【請求項6】 前記補償電位とは、フィールドごとに交
互に利用される二種類の電位であって、 前記二種類の電位の内の一方の電位は、前記基準電位に
等しい請求項3記載の液晶表示方法。
6. The compensating potential is two types of potentials that are alternately used for each field, and one potential of the two types of potentials is equal to the reference potential. LCD display method.
【請求項7】 表示すべき画像データ信号を入力するた
めの複数のソース配線と所定のゲート信号を入力するた
めの複数のゲート配線との交差部に対応して設けられた
複数のスイッチング素子と、前記スイッチング素子を介
して所定の前記ソース配線に接続された複数の液晶素子
と、前記液晶素子とその液晶素子に隣接する前記ゲート
配線との間に設けられた複数の容量素子とを備えた液晶
パネルを駆動するための液晶表示装置であって、 前記表示を行うために本来必要なゲート配線の本数が前
記液晶パネルのゲート配線の総本数より多い場合に行わ
れる間引き表示において、前記本来必要なゲート配線の
内の前記間引きを行われるゲート配線に対応する画像デ
ータ信号が入力されている期間には、前記スイッチング
素子をオンするための電位が前記液晶パネルの何れの前
記ゲート配線にも印加されない液晶表示装置。
7. A plurality of switching elements provided corresponding to intersections of a plurality of source wirings for inputting image data signals to be displayed and a plurality of gate wirings for inputting predetermined gate signals. A plurality of liquid crystal elements connected to the predetermined source wiring via the switching element, and a plurality of capacitance elements provided between the liquid crystal element and the gate wiring adjacent to the liquid crystal element. A liquid crystal display device for driving a liquid crystal panel, which is originally required in thinning display performed when the number of gate wirings originally required to perform the display is larger than the total number of gate wirings of the liquid crystal panel. In the period in which the image data signal corresponding to the gate wiring to be thinned out among the various gate wirings is input, an electric power for turning on the switching element is supplied. The liquid crystal display device but that does not applied to any of the gate lines of the liquid crystal panel.
【請求項8】 請求項1記載の液晶表示方法の、前記表
示を行うために本来必要なゲート配線の本数が前記液晶
パネルのゲート配線の総本数より多い場合に行われる間
引き表示において、前記本来必要なゲート配線の内の前
記間引きを行われるゲート配線に対応する画像データ信
号が入力されている期間には、前記スイッチング素子を
オンするための電位を前記液晶パネルの何れの前記ゲー
ト配線にも印加しないステップをコンピュータに実行さ
せるためのプログラム。
8. The thinned display in the liquid crystal display method according to claim 1, wherein the number of gate lines originally required to perform the display is greater than the total number of gate lines of the liquid crystal panel. A potential for turning on the switching element is applied to any of the gate wirings of the liquid crystal panel during a period in which an image data signal corresponding to the gate wiring to be thinned out of necessary gate wirings is input. A program that causes a computer to execute steps that are not applied.
【請求項9】 請求項1記載の液晶表示方法の、前記表
示を行うために本来必要なゲート配線の本数が前記液晶
パネルのゲート配線の総本数より多い場合に行われる間
引き表示において、前記本来必要なゲート配線の内の前
記間引きを行われるゲート配線に対応する画像データ信
号が入力されている期間には、前記スイッチング素子を
オンするための電位を前記液晶パネルの何れの前記ゲー
ト配線にも印加しないステップをコンピュータに実行さ
せるためのプログラムを担持した媒体であって、コンピ
ュータにより処理可能なことを特徴とする媒体。
9. The thinned display of the liquid crystal display method according to claim 1, wherein the number of gate wirings originally required to perform the display is larger than the total number of gate wirings of the liquid crystal panel. A potential for turning on the switching element is applied to any of the gate wirings of the liquid crystal panel during a period in which an image data signal corresponding to the gate wiring to be thinned out of necessary gate wirings is input. A medium carrying a program for causing a computer to execute a non-applying step, the medium being processable by the computer.
JP2001188714A 2001-06-21 2001-06-21 Liquid crystal display method, liquid crystal display device, program, and medium Pending JP2003005720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001188714A JP2003005720A (en) 2001-06-21 2001-06-21 Liquid crystal display method, liquid crystal display device, program, and medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001188714A JP2003005720A (en) 2001-06-21 2001-06-21 Liquid crystal display method, liquid crystal display device, program, and medium

Publications (1)

Publication Number Publication Date
JP2003005720A true JP2003005720A (en) 2003-01-08

Family

ID=19027760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001188714A Pending JP2003005720A (en) 2001-06-21 2001-06-21 Liquid crystal display method, liquid crystal display device, program, and medium

Country Status (1)

Country Link
JP (1) JP2003005720A (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02157815A (en) * 1988-12-12 1990-06-18 Matsushita Electric Ind Co Ltd Driving method for display device
JPH0335218A (en) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd Method for driving liquid crystal display device
JPH0344178A (en) * 1989-07-11 1991-02-26 Sharp Corp Display device
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device
JPH04145490A (en) * 1990-10-05 1992-05-19 Matsushita Electric Ind Co Ltd Method for driving display device
JPH07134278A (en) * 1993-11-11 1995-05-23 Seiko Epson Corp Active-matrix type liquid crystal display device
JPH10111490A (en) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd Driving method for liquid crystal display device
JPH10171418A (en) * 1996-12-13 1998-06-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH11344959A (en) * 1998-06-03 1999-12-14 Matsushita Electric Ind Co Ltd Method for driving liquid crystal panel
JP2001236042A (en) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd Liquid crystsal display device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02157815A (en) * 1988-12-12 1990-06-18 Matsushita Electric Ind Co Ltd Driving method for display device
JPH0335218A (en) * 1989-06-30 1991-02-15 Matsushita Electric Ind Co Ltd Method for driving liquid crystal display device
JPH0344178A (en) * 1989-07-11 1991-02-26 Sharp Corp Display device
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device
JPH04145490A (en) * 1990-10-05 1992-05-19 Matsushita Electric Ind Co Ltd Method for driving display device
JPH07134278A (en) * 1993-11-11 1995-05-23 Seiko Epson Corp Active-matrix type liquid crystal display device
JPH10111490A (en) * 1996-10-07 1998-04-28 Matsushita Electric Ind Co Ltd Driving method for liquid crystal display device
JPH10171418A (en) * 1996-12-13 1998-06-26 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH11344959A (en) * 1998-06-03 1999-12-14 Matsushita Electric Ind Co Ltd Method for driving liquid crystal panel
JP2001236042A (en) * 2000-02-24 2001-08-31 Matsushita Electric Ind Co Ltd Liquid crystsal display device

Similar Documents

Publication Publication Date Title
KR101268963B1 (en) Liquid Crystal Display
KR100427992B1 (en) Active matrix type display apparatus and method for driving the same
KR101570532B1 (en) liquid crystal display
KR100377600B1 (en) Method for driving a liquid crystal display
US20070262943A1 (en) Apparatus and Method for Driving a Hold-Type Display Panel
KR101285054B1 (en) Liquid crystal display device
US20060119755A1 (en) Liquid crystal display device
KR20020009900A (en) Liquid Crystal Display apparatus using a swing common voltage and driving method therefor the same
JP2004287087A (en) Liquid crystal display device and its driving method
KR19980023919A (en) Liquid crystal display
JP4846217B2 (en) Liquid crystal display
JP3967577B2 (en) Method for driving liquid crystal panel and liquid crystal display device
JP2004258139A (en) Liquid crystal display device
US20060132422A1 (en) Method of driving liquid crystal display and liquid crystal display
KR100687325B1 (en) Method for modifying vertical crosstalk in Liquid Crystal Display
JP2625248B2 (en) Liquid crystal display
JPH10161084A (en) Liquid crystal display device and driving method therefor
JP2003005720A (en) Liquid crystal display method, liquid crystal display device, program, and medium
US6812910B2 (en) Driving method for liquid crystal display
JP2883291B2 (en) Liquid crystal display
JP2003223152A (en) Active matrix liquid crystal display device and picture display device using the same
JPH06148675A (en) Active matrix type liquid crystal display device
JPH02223913A (en) Active matrix liquid crystal display
JP2001343921A (en) Display device
KR100939603B1 (en) Liquid crystal display device for removing sticky image

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208