JP2002536879A - より高速な速度をサポートするｕｓｂトランシーバ - Google Patents

より高速な速度をサポートするｕｓｂトランシーバ

Info

Publication number
JP2002536879A
JP2002536879A JP2000596704A JP2000596704A JP2002536879A JP 2002536879 A JP2002536879 A JP 2002536879A JP 2000596704 A JP2000596704 A JP 2000596704A JP 2000596704 A JP2000596704 A JP 2000596704A JP 2002536879 A JP2002536879 A JP 2002536879A
Authority
JP
Japan
Prior art keywords
transceiver
integrated circuit
transmitting
downstream
upstream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000596704A
Other languages
English (en)
Other versions
JP2002536879A5 (ja
Inventor
ベック，ミッチェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2002536879A publication Critical patent/JP2002536879A/ja
Publication of JP2002536879A5 publication Critical patent/JP2002536879A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 簡単に言うと、本発明の１つの実施形態に従って、集積回路が標準ユニバーサル・シリアル・バス（ＵＳＢ）仕様に適合する信号を送受できるトランシーバを含む。トランシーバは標準ＵＳＢ仕様に適合する信号より高い周波数で信号を送受することがさらにできる。トランシーバは、より高い周波数信号の送受信と、標準ＵＳＢ信号の送受信のどちらかにそれ自体を構成することがさらにできる。

Description

【発明の詳細な説明】
【０００１】 （関連出願） 本特許出願は、Ｍ．Ｂｅｃｋによって、１９９９年１月２８日に出願され、本
発明の譲受人に譲渡され、参照してここに取り込まれる同時に出願された米国特
許出願第０９／２３９，６２４号（代理人事件番号０４２３９０．Ｐ６８７７）
、名称「Ｖｏｌｔａｇｅ Ｒｅｇｕｌａｔｏｒ（電圧レギュレータ）」に関連す
る。
【０００２】 （背景） （分野） 本発明は、例えば、計算機またはコンピュータ・システムなどにおける高速信
号伝送または通信に関連する。
【０００３】 よく知られているように、コンピュータ・システムでは、例えば、コンピュー
タ周辺機器とホストコンピュータの間で信号通信を行うために、今日では、所定
の仕様またはプロトコルに適合する信号が伝送される。これが望ましいのは、例
えば、様々な構成要素によって製造される装置間の相互運用性を向上させるから
である。１つのそのような仕様が、ＵＳＢ−ＩＦ，２１１１ＮＥ２５th Ａｖｅ
．，ＭＳ−ＪＦ２−５１，Ｈｉｌｌｓｂｏｒｏ，ＯＲ ９７１２４から利用でき
る、よく知られているユニバーサル・シリアル・バス仕様、バージョン１．０、
（以後、「標準ＵＳＢ」と呼ぶ）である。この仕様の現在のバージョンは、毎秒
１．５メガビットの低速度、および毎秒１２メガビットの定格フル速度で通信す
る信号を基準とする。しかし、マイクロプロセッサの速度、ならびに周辺機器の
数および速度が増加するにつれて、信号伝送がより一層速い信号速度で行われる
ことが望ましくなった。この高速信号方式に対する要件に加えて、新しい計算機
またはコンピュータ・システムが、旧世代すなわち遅い信号速度で動作するレガ
シー・システムを包含するか、またはそれと通信する機能を含むことも望ましい
。したがって、その機能を持っているものに対しては高速で通信するプロセスま
たは技術を有する一方で、後方互換性を保つために低速度、または従来の技術水
準の速度で通信する機能を保持することが望ましい。
【０００４】 （概要） 簡単に言うと、本発明の１つの実施態様においては、集積回路が、標準ユニバ
ーサル・シリアル・バス（ＵＳＢ）仕様に適合する信号を送受できるトランシー
バを含む。そのトランシーバは、標準ＵＳＢ仕様に適合する信号より速い周波数
の信号も送受できる。さらに、トランシーバは、より高い周波数の信号の送受信
と標準ＵＳＢ信号の送受信のどちらかにそれ自体を設定できる。
【０００５】 本発明の要旨が本明細書の結末部分で特に指摘され、明確に請求される。しか
し、本発明は、その目的、特長、および利点と共に、構成および動作方法の両方
について、詳細な説明を参照して、添付図と共に読まれた場合に、最もよく理解
され得る。
【０００６】 （詳細な説明） 次の詳細な説明で、多数の特定の細部が、本発明を完全に理解させるために述
べられる。しかし、本発明はこれらの特定の詳細を伴わずに実行できるというこ
とは当業者によって理解されるであろう。他の例では、よく知られた方法、手順
、部品、および回路は、本発明を曖昧にしないように詳細に説明されなかった。
【０００７】 図１は、本発明による２つの集積回路の実施形態の部分を例示する実施形態１
００を示す図である。実施形態１００は集積回路２００および２０５を含むが、
本発明はこの点に範囲が限定されない。これらの集積回路は、例えば、制限無し
に、ホストコンピュータ、およびホストコンピュータと通信する周辺機器などさ
まざまなシステムに含まれたり、組み込まれたりしても良い。図１に示されたよ
うに、これらの集積回路は伝送回線として有効に動作するケーブル１１０を介し
て結合されている。この特定の実施形態では、ケーブル１１０はツイストペア銅
線で構成されているが、本発明はこの点に範囲が限定されない。この特定の実施
形態では、集積回路２０５は上流のトランシーバを含み、集積回路２００は下流
のトランシーバを含む。本明細書では、上流のトランシーバは、通信信号を下流
へ、上述のように、ホストから周辺機器へのように伝送するが、本発明はこの点
に範囲が限定されない。その上に、上流および下流のこの定義は、前に参照した
標準ＵＳＢ仕様で使用される方法の逆であることが注目される。
【０００８】 示されたトランシーバは、標準ＵＳＢ仕様の場合、毎秒１．５メガビットの低
速度と毎秒１２メガビットの定格フル速度ばかりでなく、より速い速度で通信す
ることが可能である。この特定の実施形態では、その高速信号の速度は毎秒１２
５メガビットであるが、本発明はこの点に範囲が限定されない。したがって、低
速度および定格フル速度において、その動作は、信号の観点からいえば、標準Ｕ
ＳＢ準拠の装置またはトランシーバとほぼ同一である。しかし、以下により詳細
に説明されるように、トランシーバは低速度とフル速度モードで動作できるだけ
でなく高速モードでも動作できるように自己構成可能である。これを行うために
、この特定の実施形態では、トランシーバはそれ自体を２つのアーキテクチャ、
標準アーキテクチャと高速アーキテクチャのどちらかに構成する。高速アーキテ
クチャ用に追加された回路は、標準ＵＳＢ仕様に適合するように動作する回路に
対してトランスペアレントである。
【０００９】 よく知られているように、標準ＵＳＢにおいて、電圧モード・ドライバが近端
直列終端と共に使用される。この方法が高速動作にとって望ましくない１つの理
由は、毎秒１２５メガビットのオーダーのような比較的高速でレール・ツウ・レ
ールで動作する電圧モード・ドライバによって発生する電磁妨害である。短期間
内の比較的大きい信号スイングが、高周波に因って、望ましくない量の妨害を生
ずることがある。したがって、この特定の実施形態では、高速動作の場合、以下
により詳細に説明されるように、遠端並列終端を有する電流駆動回路が代わりに
使用される。電流駆動信号を用いる信号伝送は、電圧駆動信号とは対照的に、よ
り小さい、かつ良好な制御信号スイングが可能であり、かつ様々な信号が利用可
能である。図１に示されたトランシーバの実施形態の別の利点は、この特定の実
施形態に対する毎秒１２５メガビットの高速モードでのトランシーバの電力消費
が、毎秒１２メガビットのフル速度モードでのトランシーバの電力消費より小さ
いことである。これが起きる１つの理由は、電圧信号スイングが小さいほど電力
消費が少ないからである。
【００１０】 電流駆動であることに加えて、この特定の実施形態では、高速回路は片側終端
を使用する。さらに、この特定の実施形態では、終端は非対称形である。もっと
具体的に言えば、遠端終端は下流へ通信する場合に使用されるのに対して、近端
終端は上流へ通信する場合に使用される。ケーブルまたはバスは双方向性なので
通信が上流へ行われる。したがって、この方法の１つの利点は、終端を行うのに
他の方法より追加ピンが少なくて済むことである。
【００１１】 図１を参照すると、図示のように、レシーバ１２０が低速およびフル速度レシ
ーバとして動作し、ドライバ１３０および１４０がフル速度および低速ドライバ
としてそれぞれ動作する。もちろん、１２０は２つのレシーバであってもよい。
下流構成は同様にレシーバ２２０がフル速度レシーバおよび低速レシーバとして
動作し、２３０および２４０がフル速度および低速ドライバとして動作する。ま
た、２２０は２つのレシーバでもよい。図示のように、回路は標準ＵＳＢ仕様と
適合する機能を備え、それは満足な動作が起きるように適切な終端を含む。した
がって、このトランシーバの実施形態が上流または下流のどちらかが高速機能を
備えないトランシーバと通信している場合は低速またはフル速度動作が用いられ
る。同様に、本発明によるトランシーバの実施形態は、図１に示されたように、
高速機能を備えるトランシーバと通信する場合にその高速通信ができる高速回路
を含む。したがって、上流高速トランシーバでは、高速レシーバ１５０と高速ド
ライバ１６０、１７０が使用され、下流高速トランシーバでは、高速レシーバ２
５０と高速ドライバ２６０、２６５が使用される。同様に、回路の高速部分が電
圧源、この特定の実施形態では、図１に示されたように、上流トランシーバの電
圧源１８０と下流トランシーバの電圧源２７０を含む。通常、これらの電圧源は
バンドギャップ回路を含むが、本発明はこの点に範囲が限定されない。この実施
形態で、下流トランシーバは、以下により詳細に説明される電圧レギュレータ２
７５をも含む。
【００１２】 通信が上流トランシーバから下流トランシーバへ行われる場合に、遠端終端が
用いられる。これは本実施形態で生じる。なぜなら、レギュレータ２７５が高速
モードの下流において動作し、したがって、下流トランシーバに対してレギュレ
ータ２７５は外付け抵抗３１０、３２０と直列である比較的低いインピーダンス
として見えるためである。図示されたように、この実施形態のケーブル１１０の
インピーダンスが、ツイストペア銅線のように、９０オームであると想定すると
、抵抗３１０、３２０は所望の遠端終端となる。もちろん、本発明はこれらの抵
抗に範囲が限定されない。さらに、これらの抵抗は、もう１つの選択肢として、
オフチップよりもむしろオンチップとして形成される。
【００１３】 これと対照的に、通信が下流トランシーバから上流トランシーバへ行われる場
合に、近端終端が用いられる。したがって、前述の終端もまた下流から上流への
通信に対する所望終端となる。１６０および１７０のような上流高速ドライバは
トライステートで、比較的高いインピーダンスを有し、一方、上流の高速、フル
速、および低速レシーバがアクティブである（したがって、高いインピーダンス
）ためである。したがって、下流トランシーバから上流トランシーバへ伝送され
る信号が、上流トランシーバの高インピーダンスに因って有効に反射される。し
かし、３１０、３２０の外付け４５オーム抵抗は、信号エネルギーの約半分が下
流トランシーバから上流トランシーバへ伝送されるように、９０オーム・ケーブ
ル１１０と共に電圧分割器を形成する。したがって、信号が今述べたように上流
の高インピーダンスに因って反射される場合に、最初の信号と反射信号が上流ト
ランシーバで構成的に合計されて、上流レシーバで完全な信号を与える。
【００１４】 前に示されたように、トランシーバのこの特定の実施形態の別の態様は、トラ
ンシーバは自己構成できることである。この特定の実施形態はいくつかの異なる
態様を有しているが、本発明は１つの実施形態でこれらの態様のすべてを有する
ことに範囲が限定されない。例えば、トランシーバは、適切なドライバおよびレ
シーバの電源を所望の特定の動作速度に依存して入れたり切ったりする機能を含
む。しかし、この機能は、本発明を曖昧にしないために、図１に明確に示されな
い。しかし、種々の交信プロトコルが、トランシーバの所望の動作速度を決定し
、したがって、ドライバおよびレシーバを適切に構成するために使用されること
がある。例えば、本発明はこの点に範囲が限定されないが、所定のトランシーバ
が最初フル速度モードにおいて動作し、交信中の別のトランシーバが高速可能で
あるかどうかについて別のトランシーバからの表示を待つことがある。そして、
その別のトランシーバがそれが高速可能であることを表示する場合は、フル速度
モードのトランシーバはその通信速度を適切にアップグレードする。もちろん、
本発明は高速通信を確立するこの技術に範囲が限定されない。どのようにこれが
達成されるかに関係なく、トランシーバが、交信プロトコルによって適切な動作
モードを決定する機能を有する場合は、この特定のトランシーバの実施形態が、
それが所望の動作速度を達成するように適切な回路構成を結合するという点で自
己構成可能である。
【００１５】 この特定の実施形態では、自己構成が下流トランシーバで達成されるが、本発
明はこの点に範囲が限定されない。例えば、これは上流トランシーバによって代
わりに達成されることがある。この方法の１つの利点は、この実施形態では自己
構成可能機能を設けるのに３つの追加の外部接続を用いることである。したがっ
て、例えば、ハブのような多重ポート装置は１つの下流トランシーバと多数の上
流トランシーバを通常使用するので、これらの余分の接続またはピンを下流トラ
ンシーバに配置することが、システムにおける追加ピンの数を最終的に減らすこ
とになる。
【００１６】 図１に示された実施形態の場合、この自己構成機能の１つの態様がスイッチ３
４０および抵抗３３０によって示されている。知られているように、標準ＵＳＢ
仕様に適合させるには、フル速度モード動作に対して、抵抗３３０のような１．
５キロオームのプルアップ抵抗を設ける必要がある。したがって、スイッチ３４
０はこの特定の実施形態では集積回路２００を設け、高速動作に対して開、フル
動作に対して閉とする。もちろん、本発明はこの点に範囲が限定されず、フル動
作に対してケーブルへ接続するとき、標準ＵＳＢ仕様で規定される立上り時間を
シミュレートする電流源を設けることによって追加ピンおよび抵抗３３０を回避
することができる。これは図１に点線で示される。ここでは、用語「電流源」は
、動作中トランジスタが電流源の回路特性に似るトランジスタを指す。この後者
の方法が使用される実施形態では、したがって、下流トランシーバは自己構成可
能であり、３つの外部接続の代わりに２つの外部接続を使用することになる。
【００１７】 図１に示されたように、これらの２つの外部接続によって前述の並列終端を構
成する２つの抵抗３１０、３２０を結合するが、もちろん、本発明はこの点に範
囲が限定されない。しかし、以下により詳細に説明されるように、これらのピン
はこれらの並列終端を電圧レギュレータ２７５に結合する。上流トランシーバに
並列遠端終端を設けることは、この特定の実施形態で電圧レギュレータ２７５を
使用することの１つの態様にすぎない。前述のように、電圧レギュレータ２７５
が動作している場合に、それは並列終端抵抗３１０、３２０に直列に比較的低い
インピーダンスを与える。しかし、他のモードでは、電圧レギュレータ２７５は
、もはや電圧レギュレータとして動作しないことがあり、その動作モードでは、
比較的高いインピーダンスを与えることがある。電圧レギュレータ２７５のこの
動作モードは、フルまたは低速動作がトランシーバにとって望ましい場合に、望
ましく、それ故に、トランシーバの自己構成可能性を促進する。
【００１８】 このように電圧レギュレータを使用することの効果は、前述の２つの異なる信
号技術またはモードを実現できることである。電圧レギュレータが動作している
場合に、比較的低いインピーダンスを与えて、前述のように、これによってトラ
ンシーバが電流モード交信を行うことが可能となり、そのため、高速通信が行わ
れることがある。一方、電圧レギュレータがオフで、比較的高いインピーダンス
を与える場合に、これによって電圧モード交信が標準ＵＳＢで従来使用されたよ
うに行われることが可能となる。このように、電圧レギュレータ２７５は、この
トランシーバの実施形態における自己構成可能性の別の態様である。
【００１９】 並列終端の接続を切ったり分断したりする機能を設けるのに加えて、前述のよ
うに、ほぼ一定の電圧レベルを保持しながら、高速通信が行われている場合に電
圧レギュレータ２７５もまた電流をシンク／ソースする。特に接地より上のほぼ
一定の電圧レベルを保持することが望ましい、何故なら、それは高速レシーバが
十分に動作するように下流トランシーバの電圧レベルをある電圧レベルに保持す
るからである。本発明はこの点に範囲が限定されないが、そのような電圧レギュ
レータの１つの実施形態が、Ｍ．Ｂｅｃｋによって、本発明の譲受人に譲渡され
、参照してここに盛り込まれる、前述の共存提出された名称「電圧レギュレータ
」（代理人事件表０４２３９０．Ｐ６８７７）に説明されている。
【００２０】 図２は、図１に示された本発明による集積回路の実施形態２０５に対する高速
ドライバの理想化された実施形態を示す回路図である。これらのドライバは図１
のドライバ１６０および１７０に対応するが、本発明はこの特定の実施形態に範
囲が限定されない。高速ドライバの多くの他の実施形態が、本発明による集積回
路で使用されることがある。同様に、前述のように、この特定の実施形態は、遠
端終端が使用されることを想定する。図２に示されたように、この特定の実施形
態の各高速ドライバは、並列に結合された２つの切換え電流源を備える。ここで
は、用語「電流源」は、動作中トランジスタが電流源の回路特性に似るように結
合されたトランジスタを指す。この特定の実施形態で、論理１信号を送るために
、トランジスタ５１０、５２０によって形成される第１のドライバの電流源がオ
ンして、電流を９０オームのツイストペア・ケーブル、および終端抵抗３１０、
３２０に供給する。トランジスタ４４０、４５０によって形成されるドライバ１
７０内の電流源もまたオンされて、終端抵抗およびケーブルから電流を吸い込む
。約５００ミリボルトの信号スイングを想定して、本発明はこの点に範囲が限定
されないが、すなわち、電圧レギュレータ２７５の所定電圧レベル・プラス・マ
イナス２５０ミリボルト、約５．５ミリアンペアの電流が用いられる。電磁妨害
を減らすために、ドライバによって生成される信号が対称であることが望ましく
、このため、ほぼ同一のドライバを用いるのが望ましい。生成される信号に対し
て立上りおよび立下り時間を適合することもまた望ましい。したがって、ドライ
バの電流ミラーを形成するトランジスタを適切に所定の大きさに作ることが望ま
しく、何故なら、トランジスタのサイズがゲート容量に影響を及ぼし、これは信
号の立上りおよび立下り時間に影響を及ぼすことがあるからである。この特定の
実施形態では、図１および図２に示されたように、２つのピンが電圧レギュレー
タ２７５用に使用される。これは、抵抗３２０と３１０が電圧レギュレータを通
して回路ループを形成すること無しに、望まれる場合に、これらの２つの抵抗に
よって与えられる並列終端の接続を切ったり分断したりする機能を与える。この
ように、フル速度動作を達成するために電圧供給を高インピーダンス状態に置く
ことは、この実施形態に対して望まれるように、並列終端をトランシーバから効
果的に切換える。
【００２１】 本発明のいくつかの特長がここに説明されたように図示されたけれども、これ
から、多くの修正、置換、変更、および同等品が同業者に起きるだろう。したが
って、追記された請求事項が本発明の真の精神の内に入るようなすべての修正お
よび変更を対象として含むように意図されていることが理解されるべきである。
【図面の簡単な説明】
【図１】 例えば、本発明による、ケーブルによって結合される２つの集積回路の実施形
態の部分を示す図である。
【図２】 例えば、図１の集積回路の１つで使用されることがあるドライバの実施形態を
示す回路図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ， ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，Ｓ Ｋ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 標準ユニバーサル・シリアル・バス（ＵＳＢ）仕様に適合す
    る信号を送受することができるトランシーバを備える集積回路であって、 前記トランシーバが標準ＵＳＢ仕様に適合する信号より高い周波数で信号を送
    受することがさらにでき、 前記トランシーバは、より高い周波数の信号を送受するようにそれ自体を構成
    できる集積回路。
  2. 【請求項２】 より高速な信号が少なくとも毎秒１２５メガビットの周波数
    を有する請求項１に記載の集積回路。
  3. 【請求項３】 前記トランシーバが３つ以下の外部接続を用いてそれ自体を
    構成できる請求項１に記載の集積回路。
  4. 【請求項４】 トランシーバが下流トランシーバを備え、３つの外部接続の
    うちの２つが伝送回線終端において結合するために使用される請求項３に記載の
    集積回路。
  5. 【請求項５】 ３つの外部接続のうちの１つが、標準ＵＳＢ仕様に適合させ
    るためにプルアップ抵抗に結合するのに使用される請求項４に記載の集積回路。
  6. 【請求項６】 前記トランシーバが２つ以下の外部接続を用いてそれ自体を
    構成できる請求項３に記載の集積回路。
  7. 【請求項７】 トランシーバが下流トランシーバを備え、３つの外部接続の
    うちの２つが伝送回線終端に結合するために使用される請求項３に記載の集積回
    路。
  8. 【請求項８】 ほぼ一定の電圧レベルを保持しながら、前記トランシーバが
    電流をシンクしかつソースとなる電圧レギュレータを含む請求項１に記載の集積
    回路。
  9. 【請求項９】 トランシーバが上流トランシーバを備え、前記上流トランシ
    ーバは２つのほぼ同一の高速電流ドライバを含む請求項１に記載の集積回路。
  10. 【請求項１０】 前記上流トランシーバが、ケーブルを介して下流トランシ
    ーバと通信するように結合される請求項９に記載の集積回路。
  11. 【請求項１１】 前記上流トランシーバが遠端終端されている請求項１０に
    記載の集積回路。
  12. 【請求項１２】 前記下流トランシーバが標準ＵＳＢ仕様に適合する信号を
    送受することができ、 前記下流トランシーバが標準ＵＳＢ仕様に適合する信号より高い周波数で信号
    を送受することができ、 前記下流トランシーバがより高い周波数信号を送受するようにそれ自体を構成
    できる請求項１０に記載の集積回路。
  13. 【請求項１３】 下流トランシーバ、上流トランシーバ、ならびに上流およ
    び下流トランシーバを結合するケーブルを備えるシステムであって、 前記トランシーバは標準ユニバーサル・シリアル・バス（ＵＳＢ）仕様に適合
    する信号を送受することができ、 前記トランシーバは標準ＵＳＢ仕様に適合する信号より高い周波数で信号を送
    受することがさらにでき、 前記トランシーバは、より高い周波数信号を送受するようにそれ自体を構成で
    きるシステム。
  14. 【請求項１４】 前記上流トランシーバが信号を送受するためにホストコン
    ピュータに結合され、前記下流トランシーバが信号を送受するためにコンピュー
    タの周辺機器に結合される請求項１３に記載のシステム。
  15. 【請求項１５】 前記より高速な信号が少なくとも毎秒１２５メガビットの
    周波数を有する請求項１４に記載のシステム。
  16. 【請求項１６】 標準ユニバーサル・シリアル・バス（ＵＳＢ）仕様に適合
    する信号を送受することができるトランシーバを高周波信号を送受できるように
    構成する方法であって、、 伝送回線の終端となっている抵抗に結合される電圧レギュレータが一定の電圧
    レベルを保持しながら、電流をシンクしかつソースすることができるようにする
    ステップと、 標準ＵＳＢ仕様に適合するために設けられたプルアップ抵抗を切り離すステッ
    プとを含む方法。
  17. 【請求項１７】 前記トランシーバが下流トランシーバおよび上流トランシ
    ーバのうちの少なくとも１つを備える請求項１６に記載の方法。
  18. 【請求項１８】 終端抵抗が約４５オームを含む請求項１６に記載の方法。
  19. 【請求項１９】 プルアップ抵抗が約１．５キロオームを含む請求項１６に
    記載の方法。
JP2000596704A 1999-01-28 2000-01-18 より高速な速度をサポートするｕｓｂトランシーバ Pending JP2002536879A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/239,494 1999-01-28
US09/239,494 US6611552B2 (en) 1999-01-28 1999-01-28 Universal serial bus transceiver and associated methods
PCT/US2000/001190 WO2000045558A1 (en) 1999-01-28 2000-01-18 Usb transceiver supporting higher rates

Publications (2)

Publication Number Publication Date
JP2002536879A true JP2002536879A (ja) 2002-10-29
JP2002536879A5 JP2002536879A5 (ja) 2005-11-17

Family

ID=22902404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000596704A Pending JP2002536879A (ja) 1999-01-28 2000-01-18 より高速な速度をサポートするｕｓｂトランシーバ

Country Status (7)

Country Link
US (1) US6611552B2 (ja)
JP (1) JP2002536879A (ja)
CN (1) CN1134951C (ja)
AU (1) AU2852900A (ja)
DE (3) DE20023493U1 (ja)
HK (1) HK1044247A1 (ja)
WO (1) WO2000045558A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218136B2 (en) 2004-05-24 2007-05-15 Seiko Epson Corporation Transmission circuit, data transfer control device and electronic equipment
US7595656B2 (en) 2007-01-25 2009-09-29 Fujitsu Limited Interface circuit and semiconductor integrated circuit
JP2010541477A (ja) * 2007-10-05 2010-12-24 アナロジックス セミコンダクター，インコーポレイテッド 通信インターフェース用回路に給電するシステム及び方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010020842A1 (en) * 1999-01-28 2001-09-13 Mitchel Beck Voltage regulator
ES2283345T3 (es) * 1999-12-24 2007-11-01 Koninklijke Philips Electronics N.V. Emulacion de una desconexion de un dispositivo.
US6531896B1 (en) * 1999-12-28 2003-03-11 Intel Corporation Dual mode transmitter
US8249134B2 (en) * 2000-01-28 2012-08-21 Dasari Jagadish Kumar High impedance state for digital subscriber line transceivers on copper pairs
US20020171402A1 (en) * 2001-05-18 2002-11-21 Mitchell Beck Voltage regulator
US6950960B2 (en) * 2001-07-17 2005-09-27 Synopsys, Inc. Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode
TW538364B (en) * 2001-12-10 2003-06-21 Via Tech Inc USB control circuit capable of automatically switching paths
KR100864921B1 (ko) * 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
US7383372B2 (en) * 2002-06-12 2008-06-03 Nxp B.V. Bus system, station for use in a bus system, and bus interface
US7069347B1 (en) * 2002-09-27 2006-06-27 Cypress Semiconductor Corporation Device and method for adapting speed of a USB device based on available power
US7072989B1 (en) 2002-09-27 2006-07-04 Cypress Semiconductor, Inc. USB peripheral device storing an indication of an operating power mode when a host went into hibernate and restarting at the power mode accordingly
DE10249364B4 (de) * 2002-10-17 2007-05-03 Detlev Dipl.-Ing. Müller Einrichtung zum Umschalten der Richtung der Signalübertragung für den USB (Universal Serial Bus)
US6943296B2 (en) 2003-12-03 2005-09-13 Bellsouth Intellectual Property Corp. USB wall plate
EP1569126B1 (en) * 2004-02-27 2007-01-03 Freescale Semiconductor, Inc. Universal serial bus transmitter
US7281069B2 (en) * 2004-08-31 2007-10-09 Broadcom Corporation Method and system for extending the functionality of an embedded USB transceiver interface to handle threshold shift of a USB 2.0 bus during high-speed chirp
KR100618266B1 (ko) * 2005-03-21 2006-09-01 주식회사 팬택 Ｌｖｄｓ를 이용한 데이터 송수신 장치 및 그를 이용한휴대용 단말기 및 그 방법
US8537905B2 (en) 2006-03-09 2013-09-17 Nxp B.V. Method and system for adjusting interconnect voltage levels in low power high-speed differential interfaces
US8175555B2 (en) * 2007-05-07 2012-05-08 Analogix Semiconductor, Inc. Apparatus and method for termination powered differential interface periphery
US8035359B2 (en) 2007-05-07 2011-10-11 Analogix Semiconductor, Inc. Apparatus and method for recovery of wasted power from differential drivers
US9041241B2 (en) 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
US7631126B2 (en) * 2007-05-24 2009-12-08 Research In Motion Limited System and method for interfacing an electronic device with a host system
US7786754B2 (en) * 2008-09-09 2010-08-31 Hitachi Global Storage Technologies Netherlands B.V. High speed digital signaling apparatus and method using reflected signals to increase total delivered current
US8990592B2 (en) 2012-01-25 2015-03-24 Smsc Holdings S.A.R.L. Overcoming limited common-mode range for USB systems
WO2014117866A1 (en) * 2013-02-01 2014-08-07 SMSC Holdings, S.a.r.l. Overcoming limited common-mode range for usb sytems
US11451067B2 (en) * 2017-12-19 2022-09-20 Intel Corporation Method, apparatus and system to enhance a device policy manager to manage devices based on battery condition

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748426A (en) * 1986-11-07 1988-05-31 Rodime Plc Active termination circuit for computer interface use
US5668834A (en) * 1993-12-28 1997-09-16 Hitachi, Ltd. Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line
US5608312A (en) * 1995-04-17 1997-03-04 Linfinity Microelectronics, Inc. Source and sink voltage regulator for terminators
US5838723A (en) * 1996-03-28 1998-11-17 Micro Linear Corporation Dual 10BASE-T and 100BASE-TX transmission termination circuit
US5781028A (en) * 1996-06-21 1998-07-14 Microsoft Corporation System and method for a switched data bus termination
JPH1020974A (ja) * 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
DE19631050A1 (de) * 1996-08-01 1998-02-05 Frank Bergler Schnittstellenkonverter für USB
DE19634099C2 (de) * 1996-08-23 1998-08-27 Bosch Gmbh Robert Verfahren zur bidirektionalen Datenübertragung
DE19715455C2 (de) * 1997-04-09 2002-11-14 X Fab Semiconductor Foundries Schaltungsanordnung für differentiellen Treiber
US5945814A (en) * 1997-09-10 1999-08-31 Cisco Technology, Inc. Method and apparatus for a low voltage high current bi-directional termination voltage regulator
JP4400937B2 (ja) * 1997-09-29 2010-01-20 株式会社ルネサステクノロジ Ｕｓｂデバイス
US6122676A (en) * 1998-01-07 2000-09-19 National Semiconductor Corporation Apparatus and method for transmitting and receiving data into and out of a universal serial bus device
US6279060B1 (en) * 1998-12-04 2001-08-21 In-System Design, Inc. Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7218136B2 (en) 2004-05-24 2007-05-15 Seiko Epson Corporation Transmission circuit, data transfer control device and electronic equipment
US7474118B2 (en) 2004-05-24 2009-01-06 Seiko Epson Corporation Transmission circuit, data transfer control device and electronic equipment
US7595656B2 (en) 2007-01-25 2009-09-29 Fujitsu Limited Interface circuit and semiconductor integrated circuit
US9118517B2 (en) 2007-05-07 2015-08-25 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
JP2010541477A (ja) * 2007-10-05 2010-12-24 アナロジックス セミコンダクター，インコーポレイテッド 通信インターフェース用回路に給電するシステム及び方法

Also Published As

Publication number Publication date
DE20023493U1 (de) 2004-07-01
DE10083913B4 (de) 2008-04-24
HK1044247A1 (en) 2002-10-11
AU2852900A (en) 2000-08-18
DE20023492U1 (de) 2004-07-01
US20020172271A1 (en) 2002-11-21
CN1339214A (zh) 2002-03-06
DE10083913T1 (de) 2001-12-13
CN1134951C (zh) 2004-01-14
US6611552B2 (en) 2003-08-26
WO2000045558A1 (en) 2000-08-03

Similar Documents

Publication Publication Date Title
JP2002536879A (ja) より高速な速度をサポートするｕｓｂトランシーバ
US6738834B1 (en) System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device
US6411122B1 (en) Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
KR101688349B1 (ko) 저 스윙 전압 모드 구동기
US6034551A (en) Low voltage differential dual receiver
TWI406134B (zh) 管腳共享裝置及管腳共享方法
JP4061231B2 (ja) 半導体集積回路、オンチップターミネーション装置、及び、オンチップターミネータ制御方法
JP5055489B2 (ja) 通信バス用双方向単線式割り込みライン
US7915912B2 (en) Signal lines with internal and external termination
JP5722043B2 (ja) Ｕｓｂブリッジ
US20080031166A1 (en) Bidirectional transmission circuit and sending/receiving element
JP2002534887A (ja) オンチップ成端
EP3158698A1 (en) Systems and methods for providing power savings and interference mitigation on physical transmission media
US20070250652A1 (en) High speed dual-wire communications device requiring no passive pullup components
TW200301622A (en) Method and apparatus for driving a signal using switchable on-die termination
US6693678B1 (en) Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
US20230155628A1 (en) Rejection of End-of-Packet Dribble in High Speed Universal Serial Bus Repeaters
JP2003530685A (ja) Ｉ２ｃ光アイソレータ回路
JP3792207B2 (ja) 電流駆動型差動ドライバ及び電流駆動型差動ドライバを用いたデータ送信方法
US6420898B2 (en) Input/output buffer capable of supporting a multiple of transmission logic buses
EP1071998B1 (en) High speed data bus driver
US20080133799A1 (en) Control and slow data transmission method for serial interface
EP0357667A1 (en) NODE FOR BOTTOM OF BASKET.
US20040186934A1 (en) Universal serial bus transceiver and associated methods
US20070113116A1 (en) Method and Apparatus for Transferring Multi-Source/Multi-Sink Control Signals Using a Differential Signaling Technique

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040412

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040412

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040818

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050111