JP2002533020A - 通信システムおよび関連デスキュー方法 - Google Patents

Abstract

(57)【要約】 通信システムが並列通信チャネルによって接続されている第１のデバイスと第２のデバイスとを含む。第１のデバイスは、それぞれの並列通信チャネル上で並列に送信される情報記号ストリングの各情報記号ストリングに対して文字列ベースのフレーミング・コードを決定して付加するための、文字列ベースのフレーミング・コーダを含むことが好ましい。各文字列ベースのフレーミング・コードは、それぞれの情報記号ストリングの中の少なくともいくつかの情報記号に基づいていることが好ましい。さらに、第２のデバイスは文字列ベースのフレーミング・コードに基づいて、受信された並列情報記号ストリングを整列させるためのデスキューワを含むことが好ましい。言い換えれば、文字列ベースのフレーミング・コードおよびそれらの受信された情報記号ストリングを整列させるために使用することによって、高レートで、そして比較的長い距離上で伝送され、それによってスキューが発生する情報記号を送信することができる。その情報記号はバイナリ・ビットであってよい。その文字列ベースのコーダはそれぞれの情報ビット列に対してＣＲＣコードを決定して付加するための巡回冗長検査（ＣＲＣ）コーダを含むことができる。したがって、デスキューワはＣＲＣコードに基づいて情報ビット列をフレーム化するためのＣＲＣフレーマを含むことができる。

Description

【発明の詳細な説明】

【０００１】 ＜関連出願＞ 本発明は、１９９８年１２月１４日付けの仮特許出願第６０／１１２，３７９
号に基づいており、上記出願は引用によってその全体を本明細書の記載に援用す
る。

【０００２】

【技術分野】

本発明は、通信システムおよび方法に関し、特に、並列通信チャネル上でのデ
ィジタル通信システムおよび関連方法に関する。

【０００３】

【発明の背景】

ディジタル通信は、音声、データおよびビデオ情報の伝送のために広く使用さ
れている。そのような伝送を長い地理的距離にわたって、パーソナル・コンピュ
ータ内の構成部品間で、あるいは集積回路上の隣接している回路部分間だけに拡
張することができる。そのような通信用途の或るものは並列通信チャネル上での
同時伝送のためにシリアル・データをパラレル・データへ変換すること、あるい
はより一般的には、Ｍ要素の記号からＮ要素の記号への変換から恩恵を受けるか
、あるいはそれを必要とする。受信端において、そのパラレル・データがシリア
ル・データに逆に変換されること、およびデータ誤差を回避するためにそのビッ
トまたは記号が正しい順序にあるように変換されることが望ましい。

【０００４】 都合の悪いことに、より大きいデータ伝送ボリュームおよびさらに高速伝送に
対する要求によって、受信側においてスキューが発生する可能性がある。言い換
えれば、並列通信チャネルはそれが搬送する並列記号ストリングに対して異なる
遅延を導入する可能性がある。スキューのために、受信機における並列記号スト
リングは元のデータに単純には再アセンブルすることはできなくなっている。

【０００５】 並列通信チャネルについてのスキューの問題は、多くの方法で対処されてきた
。例えば、ハース他に対する米国特許第４，６７７，６１８号は、光ファイバ上
での波長分割多重通信チャネルによって導入されるばらつきを認識している。こ
の特許はデータの所与のバイトの２つのビットの検出に基づいたチャネル間の相
対遅延の決定を開示している。１つのバイトの中の残りのビットの到着の相対時
刻は、その２つの検出されたビット間の相対遅延およびその伝送媒体の既知の周
波数関連の分散特性を使用してあらかじめ決定されている。受信された各バイト
の中の或る種のビットを、クロックの遅延線またはレジスタを使用して遅延させ
ることができ、それによってスキューを考慮することができる。

【０００６】 同様に、ローブ他に対する米国特許第５，１５７，５３０号は、光ファイバの
波長分割多重化における分散によって付与されるスキューを決定し、考慮に入れ
る。各チャネルにおいて調整可能な遅延デバイスを制御するために相対遅延が使
用される。

【０００７】 ハッチンソン他に対する米国特許第５，４０８，４７３号は、並列通信チャネ
ル上で伝送されるランレングス制限型のデータを同期化するための技法に関する
。各チャネルにおいて受信されたブロック境界を検出するために必要なＨＡＬＴ
コードの性質を使用することによって、接続の初期化時にブロック境界の同期化
が確立される。スキューの補正は２つのチャネルにおけるブロック境界の検出の
時間を比較し、そして少なくとも１つのチャネルの中の可変遅延を適切に制御す
ることによって行われる。それ以降での同期の消失があった場合、検出された伝
送エラーの結果、接続の再初期化および同期の再確立が行われる。都合の悪いこ
とに、境界を検出するための固定されたＨＡＬＴコードの伝送は間違った境界検
出となる可能性がある。さらに、同期化は絶えず維持されているわけではないの
で、その技法はデータ・レートが高い場合には非実用的となる可能性がある。

【０００８】 Ｓｔ．ジョン他に対する米国特許第５，７９３，７７０号は、同期光ネットワ
ーク（ＳＯＮＥＴ）のゲートウェイに対する高性能並列インターフェース（ＨＩ
ＰＰＩ）に関し、電子論理回路がデータおよびオーバヘッド信号を光ファイバ・
チャネル上での伝送のためにフォーマット化する。ストライプのスキュー調整は
ＳＯＮＥＴのフレーミングに基づいており、したがって、その回路は比較的複雑
であり、例えば、２０，０００個もの論理ゲートを含んでいる。

【０００９】 並列通信チャネルによって生じるスキューによる障害は、集積回路デバイス間
での通信チャネルにおける対処される１つの重要な問題でもある。例えば、伝送
速度が高いほど、スキューに対する敏感度が増加する。というのは、１つの受信
ビットを正しく識別するため、そしてそれを他の並列通信チャネル上で受信され
たビットと正しく整列させるための時間ウィンドウがより短くなるからである。
総合伝送レートをより高くするために、任意の所与の通信チャネルの速度を増加
させずに、並列通信チャネルの数を増加させることができる。しかし、これは結
果として追加の通信チャネルに対する大幅なコストの増加を生じる可能性がある
。さらに、集積回路間での通信の場合、通信チャネルの数を増やすことによって
、そのＩＣを接続するために必要なピンの数が増加する。ピン数および追加のパ
ッケージングの複雑性によって、そのような方法のコストが大幅に増加する可能
性がある。

【００１０】 物理層のデバイス（ＰＬＤ）またはＰＨＹデバイスと論理リンク・デバイス（
ＬＬＤ）の間の通信チャネルの場合、代表的なインターフェースは非対称であり
、そのデバイスはプッシュプル構成で動作する。その非対称性のために、比較的
高価なメモリがＰＬＤ上で必要である。というのは、それは非同期転送モード（
ＡＴＭ）デバイスなどのＬＬＤによってポールされるからである。また、制限さ
れた並列通信チャネル上での高ビット・レートの結果としての上記スキュー障害
によって、ＰＬＤとＬＬＤとの間の通信インターフェースにおける更なる開発お
よび改善が妨げられる。

【００１１】

【発明の概要】

したがって、前記の背景を考慮して、本発明の１つの目的は、並列通信チャネ
ル上での比較的高いレートでの動作およびスキューを考慮した通信システムおよ
び関連方法を提供することである。

【００１２】 本発明によるこれら、および他の目的、特徴および利点は、並列通信チャネル
によって接続されている第１および第２のデバイスを含み、その通信チャネル上
でのスキューが直接的な技法によって対処される通信システムによって提供され
る。第１のデバイスはそれぞれの並列通信チャネル上で並列に伝送される情報記
号ストリングの各情報記号ストリングに対して文字列ベースのフレーミング・コ
ードを決定して付加するための文字列ベースのフレーミング・コーダを含むこと
ができる。文字列ベースの各フレーミング・コードはそれぞれの情報記号ストリ
ングの中の少なくともいくつかの情報記号に基づいていることが好ましい。

【００１３】 さらに、第２のデバイスは受信された並列情報記号ストリングを、文字列ベー
スのフレーミング・コードに基づいて整列させるためのデスキューワ（ｄｅｓｋ
ｅｗｒ）を含むことが好ましい。文字列ベースのフレーミング・コードおよび受
信された情報記号ストリングをデスキューするためにそれらを使用することによ
って、その情報記号を高レートで伝送することができ、あるいは比較的長い距離
上で伝送することができる。

【００１４】 その情報記号は、例えば、本発明のいくつかの実施形態においてはバイナリ・
ビットとすることができる。文字列ベースのコーダは、それぞれの情報ビット列
に対してＣＲＣコードを決定して付加するための巡回冗長検査（ＣＲＣ）コーダ
を含むことができる。したがって、デスキューワはそのＣＲＣコードに基づいて
情報ビット列をフレーム化するためのＣＲＣフレーマを含むことができる。もち
ろん、第２のデバイスもＣＲＣコードを使用して誤り検出および訂正の回路を含
むことができる。各ＣＲＣコードは、例えば、ＣＲＣ‐４からＣＲＣ‐３２まで
のコードのうちの１つであってよい。

【００１５】 デスキューワはそれぞれの文字列ベースのフレーミング・コードに基づいて情
報記号ストリングをフレーム化するためのフレーマと、フレーム化された情報記
号ストリングを互いに関して、そして文字列ベースのフレーミング・コードに基
づいて整列させるためのアライナーとを含むことができる。そのアライナーは、
さらに、フレーム化された情報ビット列をバッファするためにフレーマに対して
接続されている少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイスと、フレー
ム化された情報ビット列を少なくとも１つのＦＩＦＯデバイスの書込フェーズお
よび読取フェーズのうちの少なくとも１つの間に、そして文字列ベースのフレー
ミング・コードに基づいて整列させるＦＩＦＯコントローラとを含む。いくつか
の実施形態においては、情報記号ストリングのすべてが同じ個数の記号を有する
ことができる。

【００１６】 通信チャネル上で第１のデバイスから第２のデバイスに対してクロック信号を
送ることができる。さらに、もう１つの実施形態においては、第１のデバイスは
第２のデバイスにおいてクロックの復元を容易化するように情報記号ストリング
をスクランブルするためのスクランブラを含むことができる。したがって、その
デスキューワも受信された情報記号ストリングをデスクランブルするためのデス
クランブラを含むことができる。スクランブラは文字列ベースのフレーミング・
コーダより上流に配置され、文字列ベースのフレーミング・コードを決定して付
加する前に情報記号ストリングをスクランブルすることができる。代わりに、ス
クランブラを文字列ベースのフレーミング・コーダより下流に置くことができる
。

【００１７】 第１のデバイスは並列通信チャネル上で伝送するためにＭ個の記号をＮ個の情
報記号ストリングに変換、すなわち、マップするためのＭ要素−Ｎ要素記号変換
器をさらに含むことができる。そのデスキュー回路は第２のデバイスにおいて逆
にＮ要素からＭ要素への変換を提供し、スキューを取り除く。並列通信チャネル
は少なくとも１つの有線伝送媒体上で、少なくとも１つの無線伝送媒体上で、あ
るいは少なくとも１つの光伝送媒体上で提供することができる。

【００１８】 本発明のもう１つの態様は、上記システムおよび技法を使用して効率的なデス
キューを提供しながら、第１のデバイスと第２のデバイスとの間で通信するため
の方法に関する。

【００１９】

【好適な実施形態の詳細な説明】

本発明は、本発明の好適な実施形態が示されている添付図面を参照して以下に
より完全に説明される。しかし、本発明は多くの異なる形式で実施することがで
き、したがって、ここで説明される実施形態に制限されるものではないことを理
解されたい。むしろ、これらの実施形態はこの開示が完全でまとまっているよう
に、そして当業者には本発明の範囲を完全に伝えるようにするために提供されて
いる。同様な番号は全体を通じて同様な要素を指し、ダッシュおよび複数のダッ
シュの付いた表記は同様な要素を参照するために、代わりの実施形態において使
用される。

【００２０】 最初に図１〜図５を参照して、本発明による通信システムの一実施形態２０が
先ず最初に説明される。通信システム２０は、図に示すように、並列通信チャネ
ルによって接続されている第１のデバイス２２と、第２のデバイス２４とを含む
。示されている実施形態においては、通信チャネルは電気導体または配線２５〜
２９によって提供されるが、当業者なら容易に理解されるように、他の伝送媒体
を使用して並列通信チャネルを確立すること、あるいは定義することができる。
また、示されている実施形態においては、４本の配線２５〜２８が情報ビットを
搬送するために接続され、一方、第５の配線２９がクロック４２からのクロック
信号を搬送する。クロック信号のための通信チャネルは、必ずしもすべての実施
形態において必要であるわけではない。というのは、クロック信号は、通常、受
信された情報ビットが十分な数の遷移を有している場合に復元することができる
からである。このことも当業者なら理解することができるだろう。

【００２１】 本発明の背景の部分で説明されたように、並列通信チャネルはビット・レート
が比較的高いか、あるいは距離が比較的長い場合に特にスキューの問題を示す可
能性がある。例えば、電気並列導体上での８００Ｍｂｓのレートの場合、スキュ
ーによって分離距離が２インチ以下に制限される可能性がある。

【００２２】 説明の明確化のために、以下の説明はバイナリ情報要素または情報ビット列の
伝送に関して行われる。言い換えれば、「情報ビット列」という用語が使用され
る。ただし、当業者ならバイナリの１および０以外の記号も本発明に従って使用
することができることを理解することができるだろう。例えば、３レベルの情報
記号を使用することもでき、ここで説明されているデスキューの概念からの恩恵
を受けることができる。

【００２３】 第１のデバイス２２は、図に示すように、それぞれの並列通信チャネル上で並
列に伝送される情報ビット列の各情報ビット列に対して文字列ベースのフレーミ
ング・コードを決定して付加するための文字列ベースのフレーミング・コーダ３
２を含んでいる。「付加」は前付加および後付加の両方をカバーすることを意味
する。ただし、当業者なら後付加の方が好ましい可能性があることを理解するこ
とができるだろう。というのは、前付加はバッファ・メモリをより多く必要とす
る可能性があるからである。

【００２４】 スクランブラ３４は文字列ベースのフレーミング・コーダ３２より上流に接続
されている。スクランブラ３４は、当業者なら理解されるように、クロックの復
元を妨げる可能性のあるヌル値の長い文字列を避けるために望ましい可能性があ
る。他の実施形態においては、スクランブラ３４を文字列ベースのフレーミング
・コーダ３２より下流に接続することができる。そのようなオプションのスクラ
ンブラは、当業者なら理解されるように、Ｘ＾４３スクランブラなどの自己同期
化スクランブラであってよい。

【００２５】 Ｍ要素−Ｎ要素マッパまたは変換器３６がスクランブラ３４の上流に接続され
ているように示されている。Ｍ要素−Ｎ要素変換器３６は入って来るＭ個のビッ
トを並列通信チャネル上のそれ以降での伝送のために、Ｎ個の並列情報ビット列
に変換する。Ｍ要素−Ｎ要素変換器３６は、従来の方式の変換器であり、ここで
はこれ以上の説明を必要としない。

【００２６】 ふたたび文字列ベースのフレーミング・コーダ３２に戻って説明すると、これ
はそれぞれの情報ビット列の中の少なくともいくつかの情報ビットに基づいて各
文字列ベースのフレーミング・コードを発生するための文字列ベースのコード発
生器３７を含むように示されている。マルチプレクサ３８は、当業者なら理解さ
れるように、それぞれの情報ビット列に対して文字列ベースのコードを付加する
。電気信号−媒体変換器４１がマルチプレクサ３８の出力と通信チャネルとの間
に配線２５〜２９によって接続されている。この示されている実施形態において
は、電気信号−媒体変換器４１は、当業者なら理解されるように、適切な電気ド
ライバ回路によって提供することができる。他の実施形態においては、電気信号
−媒体変換器４１を他の伝送媒体に対して接続することができる。

【００２７】 第２のデバイス２４は受信された並列情報ビット列を文字列ベースのフレーミ
ング・コードに基づいて整列させるためのデスキューワ４５を含むことが好まし
い。その文字列ベースのフレーミング・コードおよび、それらを受信された情報
ビット列のデスキューに使用することによって、情報ビットを高レートで、およ
び／または比較的長い距離にわたって伝送することができる。

【００２８】 １つの好適な実施形態においては、文字列ベースのコーダ３２はそれぞれの情
報ビット列に対してＣＲＣコードを決定して付加するための巡回冗長検査（ＣＲ
Ｃ）コーダを含む。したがって、デスキューワは、そのＣＲＣコードに基づいて
情報ビット列をフレーム化するためのＣＲＣフレーマを含むことができる。もち
ろん、第２のデバイス２４は、そのＣＲＣコードを使用した誤り検出および訂正
の回路４７も含むことができる。各ＣＲＣコードは、例えば、ＣＲＣ‐４からＣ
ＲＣ‐３２までのコードのうちの１つであってよい。例えば、１０２４ビットの
情報ビット列の場合、ＣＲＣ‐８のコードが迅速で正確なフレーミングを確保す
るために十分である可能性がある。

【００２９】 文字列ベースのコードは、例えば、ＣＲＣコード・ビットなどの情報ビット列
に特に基づいているビットの他に、他のビットも含むことができる。当業者なら
理解されるように、期待される遅延またはスキューが単独のフレームより大きか
った時に使用されるカウンティングまたは識別のビットとしていくつかのビット
を割り当てることができる。もちろん、他の目的に対して他のビットを割り当て
ることもできる。

【００３０】 特に、ＣＲＣコードの利点は、当業者なら理解されるように、比較的少数の論
理ゲートによって直接的なハードウェア実装が実現できることである。ＣＲＣコ
ードは比較的小さいオーバヘッドを情報ビット列に対して追加しながら、間違っ
たフレーミングに対する抵抗性も強い。対照的に固定のフレーミングは同様な数
のコード・ビットに対して間違ったフレーミングがかなり生じる可能性がある。
間違ったフレーミングを減らすために、固定のフレーミング・ビットの数が増や
された場合、そのオーバヘッドはかなり大きくなる可能性がある。ＣＲＣコード
のさらにもう１つの利点は、それらが従来から使用されているように誤り検出お
よび訂正のためにも使用することができることである。したがって、第２のデバ
イス２４はオプションとして示されている誤り検出および訂正回路４７を含むこ
とができる。これについてのそれ以上の説明はここでは不要である。

【００３１】 デスキューワ４５はそれぞれの文字列ベースのフレーミング・コードに基づい
て情報ビット列をフレーム化するためのフレーマ５０を含むことができる。第２
のデバイス２４の示されているデスキューワ４５は、フレーム化された情報ビッ
ト列を互いに相対的に整列させるための、そして文字列ベースのフレーミング・
コードに基づいているアライナー５２も含む。さらに、アライナー５２は図示さ
れている実施形態の中に示されているようなフレーム化された情報ビット列をバ
ッファするためのフレーマ５０に対して接続されている少なくとも１つの先入れ
先出し（ＦＩＦＯ）デバイス５３を含むことが有利である。また、アライナー５
２はフレーム化された情報ビット列を、少なくとも１つのＦＩＦＯデバイスの書
込および読取フェーズのうちの少なくとも１つの間に、そして文字列ベースのフ
レーミング・コードに基づいて整列させるためのＦＩＦＯコントローラ５５も含
むように示されている。「ＦＩＦＯデバイス」という用語は、ここでは、当業者
なら理解されるように、ＦＩＦＯ、シフト・レジスタ、および任意の他のタイプ
の順序付けられた記憶要素を含むように使用されている。

【００３２】 システムの実装を単純化するために、いくつかの実施形態においてはすべての
情報ビット列のビット数を同じにすることができる。他の実施形態においては、
ビット列は、当業者なら理解されるように長さが異なっていてもよい。

【００３３】 ここで第２のデバイス２４のフロント・エンドを参照すると、サンプラー５６
がデスキューワ４５より上流に接続されている。サンプラー５６は、当業者なら
理解されるように、クロック・パルスに基づいて受信されたビット列をサンプル
する。理想的には、サンプラー５６はビットの中央の点によって、ビット列をサ
ンプルする。サンプラー５６に対するクロック信号は、クロック受信機５７から
、あるいは復元されたクロック５８から得ることができ、その両方の動作は、当
業者なら理解することができるだろう。

【００３４】 媒体−電気信号変換器６１が配線２５〜２９によって提供されているようにサ
ンプラー５６と通信チャネルとの間に接続されている。もちろん、他のタイプの
変換器を異なる伝送媒体に対して使用することができる。

【００３５】 また、デスキューワ４５は、例えば、第２デバイス２４においてクロックの復
元を容易化するために情報ビット列をデスクランブルするためのデスクランブラ
４６も含むように示されている。デスクランブラ４６はフレーマ５０とＦＩＦＯ
デバイス５３との間に接続されるように示されている。他の実施形態においては
、デスクランブラ４６は、当業者なら理解されるように、ＦＩＦＯデバイス５３
より下流に接続することができる。もちろん他の実施形態においては、デスクラ
ンブラ４６およびスクランブラ３４がまったく不要の場合もある。

【００３６】 ここで特に図２〜図４を参照すると、本発明によるデスキュー方法が単純化さ
れた例を参照して説明される。図２の中のテーブル６２はいくつかの情報ビット
Ａ‐ＰといくつかのＣＲＣビットＣ１１‐Ｃ４２とのアラインメントを示してい
る。これは、当業者なら理解されるように、第１のデバイス２２の出力において
、あるいはそこから比較的短い距離において、通常、発生される適切なアライン
メントである。

【００３７】 図３の表６３に示されているように、トップから２番目の情報ビット列が他の
情報ビット列とアラインメントが外れている。したがって、デスキューを行わず
に復元されると、情報ビット列はＡ，Ｚ，Ｃ，．．．Ｐとなる。言い換えれば、
その情報ビット列は正しくないことになる。

【００３８】 ここで、図４の表６４に示されているように、本発明のデスキューはスキュー
のために整列されていない可能性があるフレームを整列し直す。したがって、正
しい情報ビット列、Ａ，Ｂ，．．．Ｐが出力において発生される。文字列ベース
のフレーミング・コードを使用した通信システム２０および関連デスキュー方法
は、スキューを有利に、そして効率的に取り除くか、あるいは考慮することによ
って、高ビット・レートおよび／またはより長い伝送距離が可能である。高ビッ
ト・レートによって集積回路チップ間の通信のためのピン数を削減することがで
きる。追加のピンおよびパッケージングの複雑性のためのコストが比較的大きく
なる可能性があるので、本発明は、当業者なら理解されるように、依然として比
較的高い総合通信レートを有する低コスト通信用ＩＣも可能にする。また、一方
向の通信だけが示されているが、当業者なら理解されるように、逆方向の通信を
実装するための回路を通信システムの他の実施形態１０が含むことができる。言
い換えれば、本発明は全二重式通信システムに対しても容易に適用可能である。
さらに、当業者なら理解されるように、１つまたはそれ以上の送信デバイスに対
して複数の受信デバイスを接続することができる。

【００３９】 図５をさらに詳しく参照して、いくつかの追加のフレーミングまたは同期化の
概念がここで説明される。特に、示されているフレーミングのステート・マシン
７０は３つの状態、すなわち、同期前の状態７１と、ハント状態７３と同期状態
７２とを有する。ハント状態と同期前の状態との間の遷移は文字列ベースのフレ
ーミング・コードが正しいか、あるいは正しくないかに基づいて決定される。マ
シン７０はＸ個の連続した正しいコードが判定された場合に同期前の状態７１か
ら同期状態７２へ変化する。マシン７０はＹ個の連続した正しくないコードが判
定された場合に同期状態７２からハント状態７３へ遷移する。フレーミングのス
テート・マシン７０は、当業者なら理解されるように、他の既知のデータ同期化
の用途において使用されているフレーミングのステート・マシンと非常によく似
ている。

【００４０】 本発明の基本の文字列ベースのフレーミング・コーディングおよび関連のデス
キュー方法の概念が、最初に２５〜５９の配線上で提供される並列通信チャネル
を参照して説明された。言い換えれば、通信システム２０は配線の伝送媒体上で
動作する。別の配線の用途は、例えば、ＰＣＩバスなどのデータバス上での動作
を含む。代表的なＰＣＩバスは約６０〜７０ＭＨｚの比較的低い周波数に限定さ
れている。したがって、情報のスループットを大きくするには広いバスが必要で
ある。本発明はこの障害を克服し、追加のバス幅なしでより速いクロック・スピ
ードでＰＣＩバスを動作させることができる。他の配線伝送媒体としては、当業
者なら理解されるように、例えば、銅のツイスト・ペア、および同軸ケーブルな
どがある。

【００４１】 ここで図６〜図８をさらに参照して、伝送媒体に関していくつかの代わりの実
施形態がここで説明される。図６に示されている通信システム２０′の場合、そ
の通信媒体は２つの光ファイバ７５によって提供されるように示されている。第
１のデバイス２２′は文字列ベースのフレーミング・コーダ３２′を含み、第２
のデバイス２４′はデスキューワ４５′を含む。また、通信システム２０′は図
１に示されているような、そして上記のような他の構成部品も含むことができる
。

【００４２】 第１の無線通信システムの実施形態２０″′が図７を特に参照して説明される
。この実施形態においては、無線の送信機および受信機７６、７７がそれぞれ、
そして自由空間が無線媒体上での通信チャネルを提供する。他の構成部品は二重
のダッシュの表記で示されており、上記のものと類似している。

【００４３】 図８は第２の無線通信システムの２０″を示しており、赤外線送信機および赤
外線検出器８１、８２がそれぞれ、当業者なら理解されるように、自由空間上で
並列通信チャネルを提供する。また、当業者ならここで説明されている一般的な
通信システム２０、２０′、２０″および２０″′の他のより特定の実装および
用途を理解することができるだろう。

【００４４】 ここで本発明の他の有利な特徴および実装が図９および図１０をさらに参照し
て説明される。特に、図９に示されているように、本発明は、また複数の電気信
号−伝送媒体変換器１４１を含む第１のデバイス１２２と、複数の伝送媒体−電
気信号変換器１６１を含む第２のデバイス１２４とを含む通信システム１２０に
関する。電気信号−伝送媒体変換器１４１は少なくとも１つの伝送媒体を経由し
て伝送媒体−電気信号変換器１６１のそれぞれに対して接続され、第１のデバイ
スと第２のデバイスとの間の並列通信チャネルを定義している。示されている実
施形態においては、その伝送媒体は配線１２５によって提供されている。

【００４５】 他の実施形態においては、無線および光学伝送媒体を使用することができる。
無線媒体はアンテナ１１３、１１４によって概略的に示され、赤外線または自由
空間の光学媒体はソース１１５および検出器１１６によって示されている。

【００４６】 第１のデバイス１２２はそれぞれの並列通信チャネル上で並列に送信される情
報ビット列の各情報ビット列に対して文字列ベースのフレーミング・コードを決
定して付加するための文字列ベースのフレーミング・コーダ１３２を含み、各文
字列ベースのフレーミング・コードは、図１を参照して上で説明されたように、
文字列ベースのフレーミング・コーダ３２に関して上記のようにそれぞれの情報
ビット列の中の少なくともいくつかの情報ビットに基づいている。文字列ベース
のコーダ１３２は図１に関して上で説明されたように、文字列ベースのコード発
生器およびマルチプレクサを含むことができる。

【００４７】 第２のデバイス１２４は受信された情報ビット列を文字列ベースのフレーミン
グ・コードに基づいて整列させるためのデスキューワ１４５を含む。デスキュー
ワ１４５は図１の通信システム２０の中に示されているデスキューワ４５につい
て上で説明されたような構成部品および／またはそれと等価なものを含むことが
できる。したがって、低レート・コンバータ１４１、１６１を通信システム１２
０の中で使用することができ、コストが大幅に削減され、しかも所望の比較的高
い総合情報スループット・レートを提供する。そのデスキューの機能は並列通信
チャネルを通じて発生する可能性のあるスキューを考慮する。

【００４８】 比較的長い距離に対しては、第１のデバイス１２２は配線媒体１２５などの普
通の伝送媒体に沿って、複数の電気信号−伝送媒体変換器１４１からの信号をマ
ルチプレックスするためのマルチプレクサ１１０をさらに含むことができる。こ
れらの実施形態においては、第２のデバイス１２４は、当業者なら理解されるよ
うに、伝送媒体−電気信号変換器１６１に対して接続されているデマルチプレク
サ１１２も含む。媒体のマルチプレックスおよびデマルチプレックスによって、
当業者なら理解されるように、第１のデバイス１２２と第２のデバイス１２４と
の間の比較的長い距離に対して総合の通信システム１２０に対するコストを削減
することができる。

【００４９】 他の実施形態の場合、マルチプレクサ１１０およびデマルチプレクサ１１２は
不要の場合もある。当業者なら通信システム１２０をマルチプレクサ／デマルチ
プレクサ付きの、あるいはそれらが付かない形のいずれかで実装するためのコス
トのトレードオフを容易に決定することができるだろう。

【００５０】 並列通信チャネルの数に対するコンバータの速度におけるトレードオフの１つ
の特定の有利な使用は、同期光ネットワーク（ＳＯＮＥＴ）および／または同期
式ディジタル階層（ＳＤＨ）標準によるものなどに対する光学実装に対する使用
である。特に、波長分割多重（ＷＤＭ）および高密度波長分割多重（ＤＷＤＭ）
は高度に開発されており、当業者なら理解されるように、異なる光学波長におい
て比較的多数の通信チャネルを確立することができるだろう。示されている通信
システム１２０′においては、より少ない数の高レート・コンバータの代わりに
、低レートＯＣ‐Ｘコンバータ１４１′、１６１′を多数使用することができる
。ファイバ１７５上での総合レートは比較的高いレート、すなわち、ＯＣ‐Ｘの
レートのＮ倍にすることができる。例えば、ＯＣ‐１９２コンバータのコストは
ＯＣ‐４８コンバータのコストの１００倍の可能性がある。したがって、通信シ
ステム１２０′は、高速光学コンバータを使用した同等程度の総合伝送レートの
システムより安価になる可能性がある。

【００５１】 ファイバ１７５上にマルチプレックスされた異なる波長は、そのファイバを通
して異なる速度で進行する。過去においては、これらの異なる速度が測定され、
そしてスキューを考慮するために固定のオフセットが追加された。都合の悪いこ
とに、そのような方法は、例えば、ファイバのエージングおよび／または温度サ
イクルによって生じる可能性があるスキューにおける変動を考慮に入れることが
できない。当業者なら、光通信システム１２０′に対する本発明による文字列ベ
ースのフレーミング・コーダ１３２′およびデスキューワ１４５′によって提供
される効率および単純性に関しての利点を理解することができるだろう。

【００５２】 本発明によるもう１つの通信システム２００が、特に図１１および図１２を参
照して以下に説明される。示されている通信システム２００は、物理層デバイス
（ＰＬＤ）２０１と、それに接続されている論理リンク・デバイス（ＬＬＤ）２
０２とを含む。ＰＬＤ ２０１はＰＬＤ送信インターフェース２０３を含み、そ
れはさらに、ＰＬＤの並列情報出力２０５〜２０８と、少なくとも１つのＰＬＤ
制御出力２１１とを含む。

【００５３】 ＬＬＤ ２０２はＬＬＤ受信インターフェース２０４を含み、それはさらに、
ＬＬＤ並列情報入力２１５〜２１８と、少なくとも１つのＬＬＤ制御入力２２１
とを含む。また、通信システム２００は、ＰＬＤ情報の出力２０５〜２０８をそ
れぞれのＬＬＤ情報入力２１５〜２１８に対して接続する第１の並列通信チャネ
ル２２５も含む。第２の通信チャネル２２６は、示されている単独のＰＬＤ制御
出力２１１をＬＬＤ制御入力２２１に対して接続し、情報信号から帯域が外れて
いるＬＬＤに対してＰＬＤから制御信号が送信されるようにする。したがって、
制御速度が向上し、情報のスループットの効率が犠牲にされることはない。当業
者なら理解されるように、第１および第２の通信チャネル２２５および２２６の
個数は、実施形態によって異なる可能性がある。

【００５４】 ＬＬＤ受信インターフェース２０４は、ＬＬＤ状態出力２２２をさらに含むよ
うに示されており、ＰＬＤ送信インターフェース２０３はＰＬＤ状態入力２１２
を含む。したがって、第３の通信チャネル２２７がＬＬＤ状態出力２２２をＰＬ
Ｄ状態入力２１２に対して接続する。

【００５５】 また、ＰＬＤ ２０１は、ＰＬＤの並列情報入力２３１〜２３４と、ＰＬＤ制
御入力２３５とを含むＰＬＤ受信インターフェース２３０も含む。ＬＬＤ ２０
２は、ＬＬＤ並列情報出力２４１〜２４４と、ＬＬＤ制御出力２４５とを含むＬ
ＬＤ送信インターフェース２４０をさらに含む。示されている実施形態において
は、第４の並列通信チャネル２５０がＬＬＤ情報出力２４１〜２４４をそれぞれ
のＰＬＤ情報入力２３１〜２３４に対して接続する。さらに、第５の通信チャネ
ル２５１がＬＬＤ制御出力２４５をＰＬＤ制御入力２３５と接続する。

【００５６】 ＰＬＤ受信インターフェース２３０は、ＰＬＤ状態出力２３６をさらに含むこ
とができ、ＬＬＤ送信インターフェース２４０はＬＬＤ状態入力２４６をさらに
含むことができ、そして通信システム２００は、ＰＬＤ状態出力２３６をＬＬＤ
状態入力２４６に対して接続する第６の通信チャネル２５２も含むことができる
。本発明のこの態様によれば、ＰＬＤ ２０１とＬＬＤ ２０２はプッシュ‐プ
ッシュ構成で動作することができる。

【００５７】 プッシュ‐プッシュ構成は、従来のプッシュプル構成のいくつかの障害を克服
する。ＰＬＤ ２０１は、通常、比較的高価であるオンチップ・メモリ２６０を
含む。ＬＬＤ ２０２は、通常、より多くのメモリを必要とするが、メモリ２６
１は、当業者なら理解されるように、通常、オフチップで提供されるので比較的
安価である。プッシュ‐プッシュ構成は、ＬＬＤ ２０２がＰＬＤ ２０１を減
速しないので、ＰＬＤ ２０１に対する比較的高価なオンチップ・メモリ２６０
に対する必要性を緩和する。

【００５８】 本発明のもう１つの有利な特徴は、インターフェース２０３、２０４、２３０
および２４０を対称的にすることができることである。言い換えれば、ＰＬＤ送
信インターフェース２０３とＬＬＤ送信インターフェース２４０とを実質的に同
じものにすることができ、また、ＰＬＤ受信インターフェース２３０とＬＬＤ受
信インターフェース２０４とを実質的に同じものとすることができ、それによっ
て対称的なインターフェースを定義することができる。対称的なインターフェー
スは設計および製造を単純化し、当業者なら理解されるように、ＰＬＤ送信イン
ターフェース２０３とＰＬＤ受信インターフェース２３０との間に示されている
点線のループバック径路２６３によって示されているようなループバック機能な
どの他の利点を提供することができる。

【００５９】 また、その対称性によって、ＬＬＤ ２０２が点線の水平線２６４によって示
されているように、２つの別々の集積回路パッケージに機能的に分けることがで
きる。ピン数が比較的多くなる可能性があり、コストの大きな部分となり得るの
で、対称性および２つの別々のＩＣを提供するための機能は本発明の大きな利点
である。

【００６０】 ＬＬＤ ２０２は、当業者なら理解されるように、例えば、非同期転送モード
（ＡＴＭ）デバイスを含むことができる。さらに、ＰＬＤは、当業者ならやはり
理解されるように、同期光ネットワーク（ＳＯＮＥＴ）デバイスまたは同期式デ
ィジタル階層（ＳＤＨ）デバイスとすることができる。また、ＬＬＤ ２０２は
、当業者なら理解されるようにＳＤＬまたはＨＤＬＣのデバイスとすることがで
きる。

【００６１】 通信システム２００のさらにもう１つの態様は、スキューを考慮しながら、高
速並列通信チャネルを使用することによって、ＰＬＤ ２０１およびＬＬＤ ２
０２のピン数を管理可能なように維持できることである。特に、図１１を特に参
照して示されているように、ＰＬＤ送信インターフェース２０３は、それぞれの
第１の並列通信チャネル上で並列に送信される情報ビット列の各情報ビット列に
対して文字列ベースのフレーミング・コードを決定して付加するための文字列ベ
ースのフレーミング・コーダ３２″″を含むことができ、各文字列ベースのフレ
ーミング・コードはそれぞれの情報ビット列の中の少なくともいくつかの情報ビ
ットに基づいている。また、ＬＬＤ受信インターフェース２０４は、受信された
並列情報ビット列を文字列ベースのフレーミング・コードに基づいて整列させる
ためのデスキューワ４５″″も含むことができる。

【００６２】 その文字列ベースのフレーミング・コードは、例えば、ＣＲＣコードであって
よい。示されている文字列ベースのコーダ３２″″は上記のように文字列ベース
のコード発生器３７″″と、マルチプレクサ３８″″とを含む。スクランブラを
追加することができるが、それは示されている実施形態の中には示されていない
。Ｍ要素−Ｎ要素変換器３６″″は文字列ベースのフレーミング・コーダ３２″
″より上流にある。

【００６３】 デスキューワ４５″″は、情報ビット列をそれぞれの文字列ベースのフレーミ
ング・コードに基づいてフレーム化するためのフレーマ５０″″と、フレーム化
された情報ビット列を互いに相対的に、そしてその文字列ベースのフレーミング
・コードに基づいて整列させるアライナー５２″″とを含むように示されている
。アライナー５２″″は、フレーム化された情報ビット列をバッファするために
フレーマに接続されている少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイス
５３″″と；フレーム化された情報ビット列を少なくとも１つのＦＩＦＯデバイ
スの書込および読取フェーズのうちの少なくとも１つの間に、そして文字列ベー
スのフレーミング・コードに基づいて整列させるためのＦＩＦＯコントローラ５
５″″とを含む。効率的なフレーミング・アルゴリズムの特定の事例が、この説
明の残りの部分において与えられる。

【００６４】 ＰＬＤからＬＬＤへの逆方向の情報および制御信号についてのコーティングお
よびデスキューを提供することができる。いくつかの実施形態においては、並列
通信チャネルを図示されている実施形態の中で示されているように、電気導体上
で提供することができる。もちろん、他の伝送媒体も使用することができる。

【００６５】 ＜Ｉ．インターフェースの例＞ 本発明の一般的な構成部品、概念、特徴および利点を既に説明してきたが、こ
こでこの説明はＰＮＧインターフェースと称するインターフェースの特定の例を
含む。もちろん、この例は、例示としてのものであり、本発明をさらに記述する
ことを意味しており、本発明を制限するものではないことを理解されたい。

【００６６】 ＰＮＧは最小のピン数で、非常に高いデータ・レートで１つのデバイスから別
のデバイスへデータを転送することができるインターフェースである。ＰＮＧは
対称的で、プッシュ／プッシュであり、ＯＣ‐１９２以上にまで拡張可能なＯＣ
‐４８のレートにおいて使用することができる。さらに、ＰＮＧはＡＴＭセルお
よびパケットの両方を同時並行的に転送するように設計されている。

【００６７】 図１１に示されているように、ＰＮＧは３種類の信号、すなわち、データ、制
御、および状態を含むことが分かる。制御信号はデータと同じ方向に送信され、
そして状態は反対の方向に送信される。したがって、一方向当たりのインターフ
ェースを構成するｄ＋ｃ＋ｓ個のビットがある。（ＵｔｏｐｉａまたはＵｔｏｐ
ｉａに似たインターフェースとは違って、ＰＮＧは対称的であり、プッシュ／プ
ルでなく、プッシュ／プッシュである。）表１は各種のビット・レートに対する
代表的な、あるいは推奨されるｄ、ｃおよびｓに対する値を示す。

【表１】

【００６８】 ６２２ＭＢ／ｓ以上で、スキューを制御することは困難である可能性がある。
ビット間のアラインメントを確実に行い、およびフレーミングを達成するために
、各ビットはそれ自身のフレーミング構造を備えている。送信されるｎ個の情報
ビットのすべてに対して、１つのＣＲＣが付加される。Ｎ個の情報ビットとＣＲ
Ｃとを情報フレームと呼ぶことができる。ｎの推奨されるサイズは１０２４ビッ
トであり、推奨されるＣＲＣは多項式ｘ＾８＋ｘ＾２＋ｘ＋１のＣＲＣ‐８であ
る。しかし、このサイズおよびＣＲＣは最も確率の高い取得時間を求めるために
解析によって変えることができる。他の推奨されるサイズはＣＲＣ‐４付きの５
１２ビット、あるいはＣＲＣ‐３２付きの２０４８ビットである。ＣＲＣ‐４は
必要なハードウェアが最小であるが、間違ったフレーミングの確率が高いので、
かなりの取得時間を必要とする可能性がある。ＣＲＣ‐３２はより多くのフレー
ミング回路を必要とする。

【００６９】 付加されるＣＲＣの他に、データも多項式ｘ＾７＋ｘ＾６＋１のシーケンス長
１２７のフレーム同期スクランブラを使用してスクランブルすることができる。
そのスクランブラはＣＲＣの挿入の後、最上位ビットにおいて７′ｂ１１１＿１
１１１にリセットされなければならない。情報のスクランブリングはＣＤＲを可
能にするために、０と１との一様な分布を確実に行うために実行されることに留
意されたい。

【００７０】 当業者なら理解されるように、ＨＥＣの詳細描写に似たフレーミングのステー
ト・マシンを採用することが提案される。フレーミングのステート・マシン７０
は図５に示されており、既に説明されている。

【００７１】 フレームが見つかった後、複数のビットにわたって情報を整列させることは受
信機の責任である。ＯＣ‐４８の場合、受信機は４個のｄビットおよび１個のｃ
ビットについてフレーム化し、５個のすべてのビットによりフレームが獲得され
た後、データおよび制御を正しく抽出することができる。取得時間を加速するた
めに、限られた時間（ビット間の許されているスキューによって変わるが、それ
に数個のビットをプラスまたはマイナスした時間）において５個のすべてのビッ
トについてフレームが見つからなかった場合、ＣＲＣについての間違った肯定マ
ッチを無視することができる。

【００７２】 ６２２ＭＢ／ｓにおける４個のデータ・ビットと１個の制御ビット演算でのＯ
Ｃ‐４８の場合、データおよび制御は図１３に示されているように分けられ、８
個のすべての制御ビットに対して３２ビットの関係を形成する。この分類はもち
ろん情報のフレーミングが発生した後に実行されることになる。

【００７３】 制御とデータの区分けが行われた後、その制御情報が関連データの状態を決定
するために使用される。この情報はポートＩＤ（ＰＩＤ）、グループＩＤ（ＧＩ
Ｄ）、パケット（またはセル）の開始、およびパケット（またはセル）の終了（
そのバイトはそのパケットの終りである）を含む。その情報が以下の表２に示さ
れている。

【表２】

【００７４】 制御フィールドの第１ビットは、その制御オクテット（およびその関連データ
・フィールド）が前の制御オクテットの続き（すなわち、一部分）であるかどう
かを示す。ＣＯＮＴが０であった場合、これは新しい送信の第１オクテットであ
る。ポートＩＤ（ＰＩＤ）は７ビット幅であり、そのデータが関連付けられてい
るポートを識別するために使用される。この結果、ポートは１２８個までとなる
。それより多い数のポートが必要な場合、３ビットであるグループＩＤ（ＧＩＤ
）フィールドがポートの範囲を１０２４（２＾１０）まで拡張するために使用さ
れる。ＳＴＡＴＵＳフィールドは残りの制御情報を伝えるために使用される。Ｓ
ＴＡＴＵＳフィールドのコード化が表３に示されている。

【表３】

【００７５】 各チャネルに対して送信されなければならない制御情報の量を、１個の８ビッ
ト・オクテットの中に含めることはできないので、ポートのコンテキスト・スイ
ッチが実行できる前に、少なくとも２個の８ビット・オクテットが送られなけれ
ばならない。しかし、この後、次の４バイト境界においてコンテキスト・スイッ
チを実行することができる（パケットが８バイト以上である限り、そのインター
フェースは複数の４バイト・パケットに対して１００％有効であることを意味し
ている）。１バイト以上の任意のサイズのパケットを送信することができること
に留意されたい（８バイトより少ない場合、そのリンクの効率が落ちる）。

【００７６】 以下の表４にはヌルのデータが送信された後、３２バイトのパケットが続く場
合の例が示されている。

【表４】

【００７７】 ＰＩＤおよびＧＩＤによって、ＰＮＧにおいてサポートすることができるチャ
ネルの数は１０２４であることに留意されたい。これは必要な場合、状態のサイ
ズを３ビットに減らし、ＧＩＤを４ビットに拡大することによって２０４８に拡
張することができる。しかし、その時、データのフィールドは１〜４バイトのサ
イズのパケットについての情報を伝えるために利用されなければならないことに
なる。

【００７８】 ＳＴＡＴＵＳフィールドは、データおよび制御とは反対の方向に送信され、そ
してチャネルごとのベースでフロー制御を提供するために使用される。この状態
フィールドはスクランブルされ、制御およびデータの場合と同じ方法でＣＲＣが
後に付けられる。状態情報が抽出されると、それは以下の表５に示されているフ
ォーマットに従って解釈される。

【表５】

【００７９】 制御フィールドの場合と同様に、ＰＩＤはポートＩＤを表し、ＧＩＤはグルー
プＩＤを表し、そしてこれらのビットの組合せを使用して１０２４個までのポー
トについての状態を提供することができる。Ｒは予約済みであり、ＦＳＴＡＴＵ
Ｓはそのポートに関連付けられているＦＩＦＯの状態を伝えるために使用される
。Ｒフィールドは必要に応じてＧＩＤまたはＦＳＴＡＴＵＳのいずれかを大きく
するために使用することができる。 ＦＳＴＡＴＵＳのコード化が以下の表６に示されている。

【表６】

【００８０】 １ビットの状態だけが必要な場合、ＦＳＴＡＴＵＳのＭＳＢビットを採用する
ことができる。受信側（データおよび制御ビットを受信するが、状態を送信する
側として定義される）が、そのＦＩＦＯの状態を決定し、そしてその情報を送信
側（データおよび制御ビットを送信するが、状態を受信する側として定義される
）に対して伝える。１ビットのｆｉｆｏ状態は、Ｕｔｏｐｉａインターフェース
におけるＴｘＣｌａｖと同様なものと考えることができる。

【００８１】 送信側は受信側にあるすべてのＦＩＦＯの状態を維持することが要求される。
この状態は受信機においてＦＩＦＯの状態が変化する時は常に絶えず更新され、
そしてそのような伝える情報がない場合、受信機はアクティブなすべてのＦＩＦ
Ｏをすべてラウンド・ロビンし、送信側が確実に絶えず同期されるようにする。
送信者として従来のＰＨＹデバイスの場合、それは状態を必要としない。したが
って、状態情報は送信者としてＰＨＹによって無視することができる。

【００８２】 ＰＮＧインターフェースの論理ブロック図が図１に示されており、これ以上の
説明は不要である。

【００８３】 ＜II．デスキューのアルゴリズムの例＞ 本発明の一般的な構成部品、概念、特徴および利点、およびインターフェース
の例を説明してきたところで、この説明は次にデスキューのアルゴリズムの特定
の例を含む。このデスキューのアルゴリズムは例示としてのものであり、本発明
をさらに説明することを意味し、本発明を制限するものではないことを理解され
たい。

【００８４】 ネットワークにおいてより大きいバンド幅が必要になる際、顧客はオン・デマ
ンドのベースで２点間にバンド幅を追加するための機能を要求する。ＳＯＮＥＴ
／ＳＤＨネットワークにおいては、このバンド幅は普通はそのバンド幅を必要と
している点に対して次のより大きい連結レベルを送信することによって提供され
る。これらのネットワークには、その新しい連結信号が占める可能性のあるタイ
ムスロットに大きな制限がある。本発明によると、使用されているＳＴＳ‐１／
ＶＣ‐４信号における制限なしに、それぞれＳＯＮＥＴ／ＳＤＨ信号に対してＳ
ＴＳ‐１／ＶＣ‐４レベルにおいてバンド幅を割当て／割当て解除することがで
きる。受信端においては、外部の介在（ソフトウェア）および最小限のハードウ
ェア（ゲート数）なしでこれらのばらばらのストリームを１つのストリームに整
列させるためのメカニズムが存在しなければならない。この例は完全にハードウ
ェア・ベースのデスキュー・アルゴリズムを実装することによってソフトウェア
の介在およびゲート数の問題に対処する。

【００８５】 ＳＯＮＥＴ／ＳＤＨのＳＰＥデスキュー・アルゴリズムによって、ユーザが定
義したグループ内で複数のＳＴＳ‐１／ＶＣ‐４信号の動的なアラインメントが
可能である。したがって、出力信号に誤りを導入することなしに、ユーザが定義
したグループに対して信号を動的に追加するか、あるいはドロップすることがで
きる。

【００８６】 図１４を参照して理解されるように、デスキューのアルゴリズム２７９は異な
るＳＴＳ‐１／ＶＣ‐４の信号のＳＰＥを整列させるための単純なアルゴリズム
を可能にするＳＯＮＥＴ／ＳＤＨフレームの特徴を考慮に入れる。アルゴリズム
２７９は４つの基本構成部品、すなわち、入力制御論理ブロック２８０、書込制
御論理ブロック２８１、データ記憶要素ブロック２８５、および読取制御論理ブ
ロック２８６を含む。

【００８７】 入力制御論理ブロック２８０は、１つの仮想グループを形成するためにどのＳ
ＴＳ‐１／ＶＣ‐４信号が一緒にまとめられているかを知るために必要な準備さ
れた情報を含む。また、この情報がデスキューの目的のために他の制御ブロック
によっても使用される。

【００８８】 書込制御論理ブロック２８２は、各仮想グループに対して書込アドレス生成論
理回路および最小書込アドレスおよび最大書込アドレス計算論理回路を含んでい
る。仮想グループは２から４８までのＳＴＳ‐１信号または、２から１６までの
ＶＣ‐４信号を含む。書込アドレスはＪ１Ｉマーカに対して同期化されている。
これにおいてＪ１のＰＯＨバイトが常にデータ記憶メモリの中の同じ場所に書き
込まれる。その書込アドレスは常にＪ１マーカ間で７８３（ＳＴＳ‐１）または
７８３＊３（ＶＣ‐４）個のバイトを書き込む。これはその信号がネットワーク
内のポインタ・プロセッサ要素を通過する際に入って来るポインタの値に対して
発生した増加または減少動作とは無関係である。同時に、各ロウの間に、最大お
よび最小の書込アドレスがすべての仮想グループに対して計算される。この情報
が、増加または減少動作が必要であるかどうかを知ることにおいて読取制御論理
回路２８６によって使用される。これはそのＶＣグループ内のすべての信号がＦ
ＩＦＯの深さの境界内で確実に整列されるようにする。

【００８９】 データ記憶要素ブロック２８５は、入って来る各ＳＴＳ‐１またはＶＣ‐４信
号に対してデータの１つのロウをバッファするために十分なＲＡＭを含む。

【００９０】 読取制御論理ブロック２８６は、入って来る信号間の位相関係がポインタの増
加および減少のために変化する際に読取ポインタが確実に移動／保持するように
する。増加動作（ＳＰＥタイムにおいて読取アドレスが保持されている）または
減少動作（ＴＯＨ時刻の間に進んだ読取アドレス）が必要であるかどうかを決定
するためにロウごとに一度評価が行われる。読取ポインタは、減少動作が実行さ
れていることを除いて、ＳＰＥタイムの間でのみカウントする。仮想グループの
入力信号のすべてが同じＪ１バイトのロケーションを有している場合、その読取
および書込ポインタは、その記憶の深さの半分だけオフセットされ、最小値およ
び最大値は、そのデスキュー・プロセスの後、等しくなる。

【００９１】 要約すると、そのデスキューのアルゴリズムによって任意の数の信号が１つの
仮想グループを作り上げること、そしてその入って来る信号がマーカ間で首尾一
貫した数のバイトを有していて、そのマーカ間の相対オフセットがＦＩＦＯの深
さより大きくない限り、これらの信号を整列したままに保つことができる。上記
説明はＳＯＮＥＴ／ＳＤＨの信号に対して固有であるが、本発明は整列されなけ
ればならない任意のタイプの信号に対して使用することができる。

【００９２】 この方法の主な利点はＳＯＮＥＴ／ＳＤＨのフレーム構造およびポインタ移動
の挙動の標準の特性を考慮に入れるデスキューのアルゴリズムの単純性である。
１つの仮想グループを作っている入力信号はその書込アルゴリズムを通じて自動
的に整列され、その入力信号が互いに関して位相を変える際に、その出力が誤り
のないことを読取アルゴリズムが確実にする。本発明はＳＯＮＥＴ／ＳＤＨネッ
トワークの中で仮想連結信号を整列させるため、あるいはパケット・ネットワー
クにおいて高速デスキューを実行するためのアラインメント用ＦＩＦＯ回路にお
いて使用することができる。

【００９３】 実際に、当業者なら、上記説明およびその関連図面の中で提示されている内容
の恩恵を有する本発明の多くの変更および他の実施形態を思いつくことができる
だろう。したがって、本発明は開示された特定の実施形態に限定されるものでは
ないこと、および変更および実施形態が添付の特許請求の範囲に含まれることが
意図されていることを理解されたい。

【図面の簡単な説明】

【図１】 本発明による通信システムの第１の実施形態の略ブロック図である。

【図２】 図１に示されているような第１のデバイスの出力からの概略的なビット位置図
である。

【図３】 図１に示されていて、スキューを示す第２のデバイスの入力からの概略的なビ
ット位置図である。

【図４】 図１に示されていて、デスキューを示す第２のデバイスのＦＩＦＯデバイスか
らの概略的なビット位置図である。

【図５】 図１に示されているような第２のデバイスにおいて使用することができるフレ
ーミングのステート・マシンの概略図である。

【図６】 本発明による通信システムの光ファイバによる実施形態の略ブロック図である
。

【図７】 本発明による通信システムの無線による実施形態の略ブロック図である。

【図８】 本発明による通信システムの赤外線自由空間による実施形態の略ブロック図で
ある。

【図９】 本発明による通信システムのもう１つの実施形態の略ブロック図であり、低レ
ート・コンバータの電子回路のバンクを示していて、本発明によるデスキュー機
能を組み込んでいる図である。

【図１０】 図９に示されているような通信システムの光ファイバによる実施形態の略ブロ
ック図である。

【図１１】 並列通信チャネルによって接続されているＰＬＤおよびＬＬＤを含む、本発明
による通信システムの略ブロック図である。

【図１２】 図１１に示されているようなＰＬＤの送信インターフェースおよびＬＬＤの受
信インターフェースのより詳細な略ブロック図である。

【図１３】 本発明によるＰＮＧインターフェースの例に対するデータおよび制御ビットの
ビン化（ｂｉｎｎｉｎｇ）の略図である。

【図１４】 本発明によるデスキューのアルゴリズムの一例の略ブロック図である。

【手続補正書】

【提出日】平成１４年２月４日（２００２．２．４）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【発明の名称】 通信システムおよび関連デスキュー方法

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【技術分野】 本発明は、通信システムおよび方法に関し、特に、並列通信チャネル上でのデ
ィジタル通信システムおよび関連方法に関する。

【０００２】

【発明の背景】 ディジタル通信は、音声、データおよびビデオ情報の伝送のために広く使用さ
れている。そのような伝送を長い地理的距離にわたって、パーソナル・コンピュ
ータ内の構成部品間で、あるいは集積回路上の隣接している回路部分間だけに拡
張することができる。そのような通信用途の或るものは並列通信チャネル上での
同時伝送のためにシリアル・データをパラレル・データへ変換すること、あるい
はより一般的には、Ｍ要素の記号からＮ要素の記号への変換から恩恵を受けるか
、あるいはそれを必要とする。受信端において、そのパラレル・データがシリア
ル・データに逆に変換されること、およびデータ誤差を回避するためにそのビッ
トまたは記号が正しい順序にあるように変換されることが望ましい。

【０００３】 都合の悪いことに、より大きいデータ伝送ボリュームおよびさらに高速伝送に
対する要求によって、受信側においてスキューが発生する可能性がある。言い換
えれば、並列通信チャネルはそれが搬送する並列記号ストリングに対して異なる
遅延を導入する可能性がある。スキューのために、受信機における並列記号スト
リングは元のデータに単純には再アセンブルすることはできなくなっている。

【０００４】 並列通信チャネルについてのスキューの問題は、多くの方法で対処されてきた
。例えば、ハース他に対する米国特許第４，６７７，６１８号は、光ファイバ上
での波長分割多重通信チャネルによって導入されるばらつきを認識している。こ
の特許はデータの所与のバイトの２つのビットの検出に基づいたチャネル間の相
対遅延の決定を開示している。１つのバイトの中の残りのビットの到着の相対時
刻は、その２つの検出されたビット間の相対遅延およびその伝送媒体の既知の周
波数関連の分散特性を使用してあらかじめ決定されている。受信された各バイト
の中の或る種のビットを、クロックの遅延線またはレジスタを使用して遅延させ
ることができ、それによってスキューを考慮することができる。

【０００５】 同様に、ローブ他に対する米国特許第５，１５７，５３０号は、光ファイバの
波長分割多重化における分散によって付与されるスキューを決定し、考慮に入れ
る。各チャネルにおいて調整可能な遅延デバイスを制御するために相対遅延が使
用される。

【０００６】 ハッチンソン他に対する米国特許第５，４０８，４７３号は、並列通信チャネ
ル上で伝送されるランレングス制限型のデータを同期化するための技法に関する
。各チャネルにおいて受信されたブロック境界を検出するために必要なＨＡＬＴ
コードの性質を使用することによって、接続の初期化時にブロック境界の同期化
が確立される。スキューの補正は２つのチャネルにおけるブロック境界の検出の
時間を比較し、そして少なくとも１つのチャネルの中の可変遅延を適切に制御す
ることによって行われる。それ以降での同期の消失があった場合、検出された伝
送エラーの結果、接続の再初期化および同期の再確立が行われる。都合の悪いこ
とに、境界を検出するための固定されたＨＡＬＴコードの伝送は間違った境界検
出となる可能性がある。さらに、同期化は絶えず維持されているわけではないの
で、その技法はデータ・レートが高い場合には非実用的となる可能性がある。

【０００７】 Ｓｔ．ジョン他に対する米国特許第５，７９３，７７０号は、同期光ネットワ
ーク（ＳＯＮＥＴ）のゲートウェイに対する高性能並列インターフェース（ＨＩ
ＰＰＩ）に関し、電子論理回路がデータおよびオーバヘッド信号を光ファイバ・
チャネル上での伝送のためにフォーマット化する。ストライプのスキュー調整は
ＳＯＮＥＴのフレーミングに基づいており、したがって、その回路は比較的複雑
であり、例えば、２０，０００個もの論理ゲートを含んでいる。

【０００８】 並列通信チャネルによって生じるスキューによる障害は、集積回路デバイス間
での通信チャネルにおける対処される１つの重要な問題でもある。例えば、伝送
速度が高いほど、スキューに対する敏感度が増加する。というのは、１つの受信
ビットを正しく識別するため、そしてそれを他の並列通信チャネル上で受信され
たビットと正しく整列させるための時間ウィンドウがより短くなるからである。
総合伝送レートをより高くするために、任意の所与の通信チャネルの速度を増加
させずに、並列通信チャネルの数を増加させることができる。しかし、これは結
果として追加の通信チャネルに対する大幅なコストの増加を生じる可能性がある
。さらに、集積回路間での通信の場合、通信チャネルの数を増やすことによって
、そのＩＣを接続するために必要なピンの数が増加する。ピン数および追加のパ
ッケージングの複雑性によって、そのような方法のコストが大幅に増加する可能
性がある。

【０００９】 物理層のデバイス（ＰＬＤ）またはＰＨＹデバイスと論理リンク・デバイス（
ＬＬＤ）の間の通信チャネルの場合、代表的なインターフェースは非対称であり
、そのデバイスはプッシュプル構成で動作する。その非対称性のために、比較的
高価なメモリがＰＬＤ上で必要である。というのは、それは非同期転送モード（
ＡＴＭ）デバイスなどのＬＬＤによってポールされるからである。また、制限さ
れた並列通信チャネル上での高ビット・レートの結果としての上記スキュー障害
によって、ＰＬＤとＬＬＤとの間の通信インターフェースにおける更なる開発お
よび改善が妨げられる。

【００１０】

【発明の概要】 したがって、前記の背景を考慮して、本発明の１つの目的は、並列通信チャネ
ル上での比較的高いレートでの動作およびスキューを考慮した通信システムおよ
び関連方法を提供することである。

【００１１】 本発明によるこれら、および他の目的、特徴および利点は、並列通信チャネル
によって接続されている第１および第２のデバイスを含み、その通信チャネル上
でのスキューが直接的な技法によって対処される通信システムによって提供され
る。第１のデバイスはそれぞれの並列通信チャネル上で並列に伝送される情報記
号ストリングの各情報記号ストリングに対して文字列ベースのフレーミング・コ
ードを決定して付加するための文字列ベースのフレーミング・コーダを含む。文
字列ベースの各フレーミング・コードはそれぞれの情報記号ストリングの中の少
なくともいくつかの情報記号に基づいている。

【００１２】 さらに、第２のデバイスは受信された並列情報記号ストリングを、文字列ベー
スのフレーミング・コードに基づいて整列させるためのデスキューワ（ｄｅｓｋ
ｅｗｒ）を含む。文字列ベースのフレーミング・コードおよび受信された情報記
号ストリングをデスキューするためにそれらを使用することによって、その情報
記号を高レートで伝送し、あるいは比較的長い距離上で伝送する。

【００１３】 その情報記号は、例えば、本発明のいくつかの実施形態においてはバイナリ・
ビットとする。文字列ベースのコーダは、それぞれの情報ビット列に対してＣＲ
Ｃコードを決定して付加するための巡回冗長検査（ＣＲＣ）コーダを含む。した
がって、デスキューワはそのＣＲＣコードに基づいて情報ビット列をフレーム化
するためのＣＲＣフレーマを含む。もちろん、第２のデバイスもＣＲＣコードを
使用して誤り検出および訂正の回路を含む。各ＣＲＣコードは、例えば、ＣＲＣ
‐４からＣＲＣ‐３２までのコードのうちの１つである。

【００１４】 デスキューワはそれぞれの文字列ベースのフレーミング・コードに基づいて情
報記号ストリングをフレーム化するためのフレーマと、フレーム化された情報記
号ストリングを互いに関して、そして文字列ベースのフレーミング・コードに基
づいて整列させるためのアライナーとを含む。そのアライナーは、さらに、フレ
ーム化された情報ビット列をバッファするためにフレーマに対して接続されてい
る少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイスと、フレーム化された情
報ビット列を少なくとも１つのＦＩＦＯデバイスの書込フェーズおよび読取フェ
ーズのうちの少なくとも１つの間に、そして文字列ベースのフレーミング・コー
ドに基づいて整列させるＦＩＦＯコントローラとを含む。いくつかの実施形態に
おいては、情報記号ストリングのすべてが同じ個数の記号を有する。

【００１５】 通信チャネル上で第１のデバイスから第２のデバイスに対してクロック信号を
送る。さらに、もう１つの実施形態においては、第１のデバイスは第２のデバイ
スにおいてクロックの復元を容易化するように情報記号ストリングをスクランブ
ルするためのスクランブラを含む。したがって、そのデスキューワも受信された
情報記号ストリングをデスクランブルするためのデスクランブラを含む。スクラ
ンブラは文字列ベースのフレーミング・コーダより上流に配置され、文字列ベー
スのフレーミング・コードを決定して付加する前に情報記号ストリングをスクラ
ンブルする。代わりに、スクランブラを文字列ベースのフレーミング・コーダよ
り下流に置く。

【００１６】 第１のデバイスは並列通信チャネル上で伝送するためにＭ個の記号をＮ個の情
報記号ストリングに変換、すなわち、マップするためのＭ要素−Ｎ要素記号変換
器をさらに含む。そのデスキュー回路は第２のデバイスにおいて逆にＮ要素から
Ｍ要素への変換を提供し、スキューを取り除く。並列通信チャネルは少なくとも
１つの有線伝送媒体上で、少なくとも１つの無線伝送媒体上で、あるいは少なく
とも１つの光伝送媒体上で提供する。

【００１７】 本発明のもう１つの態様は、上記システムおよび技法を使用して効率的なデス
キューを提供しながら、第１のデバイスと第２のデバイスとの間で通信するため
の方法に関する。

【００１８】

【好適な実施形態の詳細な説明】 本発明は、本発明の好適な実施形態が示されている添付図面を参照して以下に
より完全に説明される。しかし、本発明は多くの異なる形式で実施することがで
き、したがって、ここで説明される実施形態に制限されるものではないことを理
解されたい。むしろ、これらの実施形態はこの開示が完全でまとまっているよう
に、そして当業者には本発明の範囲を完全に伝えるようにするために提供されて
いる。同様な番号は全体を通じて同様な要素を指し、ダッシュおよび複数のダッ
シュの付いた表記は同様な要素を参照するために、代わりの実施形態において使
用される。

【００１９】 最初に図１〜図５を参照して、本発明による通信システムの一実施形態２０が
先ず最初に説明される。通信システム２０は、図に示すように、並列通信チャネ
ルによって接続されている第１のデバイス２２と、第２のデバイス２４とを含む
。示されている実施形態においては、通信チャネルは電気導体または配線２５〜
２９によって提供されるが、当業者なら容易に理解されるように、他の伝送媒体
を使用して並列通信チャネルを確立すること、あるいは定義することができる。
また、示されている実施形態においては、４本の配線２５〜２８が情報ビットを
搬送するために接続され、一方、第５の配線２９がクロック４２からのクロック
信号を搬送する。クロック信号のための通信チャネルは、必ずしもすべての実施
形態において必要であるわけではない。というのは、クロック信号は、通常、受
信された情報ビットが十分な数の遷移を有している場合に復元することができる
からである。このことも当業者なら理解することができるだろう。

【００２０】 本発明の背景の部分で説明されたように、並列通信チャネルはビット・レート
が比較的高いか、あるいは距離が比較的長い場合に特にスキューの問題を示す可
能性がある。例えば、電気並列導体上での８００Ｍｂｓのレートの場合、スキュ
ーによって分離距離が２インチ以下に制限される可能性がある。

【００２１】 説明の明確化のために、以下の説明はバイナリ情報要素または情報ビット列の
伝送に関して行われる。言い換えれば、「情報ビット列」という用語が使用され
る。ただし、当業者ならバイナリの１および０以外の記号も本発明に従って使用
することができることを理解することができるだろう。例えば、３レベルの情報
記号を使用することもでき、ここで説明されているデスキューの概念からの恩恵
を受けることができる。

【００２２】 第１のデバイス２２は、図に示すように、それぞれの並列通信チャネル上で並
列に伝送される情報ビット列の各情報ビット列に対して文字列ベースのフレーミ
ング・コードを決定して付加するための文字列ベースのフレーミング・コーダ３
２を含んでいる。「付加」は前付加および後付加の両方をカバーすることを意味
する。ただし、当業者なら後付加の方が好ましい可能性があることを理解するこ
とができるだろう。というのは、前付加はバッファ・メモリをより多く必要とす
る可能性があるからである。

【００２３】 スクランブラ３４は文字列ベースのフレーミング・コーダ３２より上流に接続
されている。スクランブラ３４は、当業者なら理解されるように、クロックの復
元を妨げる可能性のあるヌル値の長い文字列を避けるために望ましい可能性があ
る。他の実施形態においては、スクランブラ３４を文字列ベースのフレーミング
・コーダ３２より下流に接続することができる。そのようなオプションのスクラ
ンブラは、当業者なら理解されるように、Ｘ＾４３スクランブラなどの自己同期
化スクランブラであってよい。

【００２４】 Ｍ要素−Ｎ要素マッパまたは変換器３６がスクランブラ３４の上流に接続され
ているように示されている。Ｍ要素−Ｎ要素変換器３６は入って来るＭ個のビッ
トを並列通信チャネル上のそれ以降での伝送のために、Ｎ個の並列情報ビット列
に変換する。Ｍ要素−Ｎ要素変換器３６は、従来の方式の変換器であり、ここで
はこれ以上の説明を必要としない。

【００２５】 ふたたび文字列ベースのフレーミング・コーダ３２に戻って説明すると、これ
はそれぞれの情報ビット列の中の少なくともいくつかの情報ビットに基づいて各
文字列ベースのフレーミング・コードを発生するための文字列ベースのコード発
生器３７を含むように示されている。マルチプレクサ３８は、当業者なら理解さ
れるように、それぞれの情報ビット列に対して文字列ベースのコードを付加する
。電気信号−媒体変換器４１がマルチプレクサ３８の出力と通信チャネルとの間
に配線２５〜２９によって接続されている。この示されている実施形態において
は、電気信号−媒体変換器４１は、当業者なら理解されるように、適切な電気ド
ライバ回路によって提供することができる。他の実施形態においては、電気信号
−媒体変換器４１を他の伝送媒体に対して接続することができる。

【００２６】 第２のデバイス２４は受信された並列情報ビット列を文字列ベースのフレーミ
ング・コードに基づいて整列させるためのデスキューワ４５を含むことが好まし
い。その文字列ベースのフレーミング・コードおよび、それらを受信された情報
ビット列のデスキューに使用することによって、情報ビットを高レートで、およ
び／または比較的長い距離にわたって伝送することができる。

【００２７】 １つの好適な実施形態においては、文字列ベースのコーダ３２はそれぞれの情
報ビット列に対してＣＲＣコードを決定して付加するための巡回冗長検査（ＣＲ
Ｃ）コーダを含む。したがって、デスキューワは、そのＣＲＣコードに基づいて
情報ビット列をフレーム化するためのＣＲＣフレーマを含むことができる。もち
ろん、第２のデバイス２４は、そのＣＲＣコードを使用した誤り検出および訂正
の回路４７も含むことができる。各ＣＲＣコードは、例えば、ＣＲＣ‐４からＣ
ＲＣ‐３２までのコードのうちの１つであってよい。例えば、１０２４ビットの
情報ビット列の場合、ＣＲＣ‐８のコードが迅速で正確なフレーミングを確保す
るために十分である可能性がある。

【００２８】 文字列ベースのコードは、例えば、ＣＲＣコード・ビットなどの情報ビット列
に特に基づいているビットの他に、他のビットも含むことができる。当業者なら
理解されるように、期待される遅延またはスキューが単独のフレームより大きか
った時に使用されるカウンティングまたは識別のビットとしていくつかのビット
を割り当てることができる。もちろん、他の目的に対して他のビットを割り当て
ることもできる。

【００２９】 特に、ＣＲＣコードの利点は、当業者なら理解されるように、比較的少数の論
理ゲートによって直接的なハードウェア実装が実現できることである。ＣＲＣコ
ードは比較的小さいオーバヘッドを情報ビット列に対して追加しながら、間違っ
たフレーミングに対する抵抗性も強い。対照的に固定のフレーミングは同様な数
のコード・ビットに対して間違ったフレーミングがかなり生じる可能性がある。
間違ったフレーミングを減らすために、固定のフレーミング・ビットの数が増や
された場合、そのオーバヘッドはかなり大きくなる可能性がある。ＣＲＣコード
のさらにもう１つの利点は、それらが従来から使用されているように誤り検出お
よび訂正のためにも使用することができることである。したがって、第２のデバ
イス２４はオプションとして示されている誤り検出および訂正回路４７を含むこ
とができる。これについてのそれ以上の説明はここでは不要である。

【００３０】 デスキューワ４５はそれぞれの文字列ベースのフレーミング・コードに基づい
て情報ビット列をフレーム化するためのフレーマ５０を含むことができる。第２
のデバイス２４の示されているデスキューワ４５は、フレーム化された情報ビッ
ト列を互いに相対的に整列させるための、そして文字列ベースのフレーミング・
コードに基づいているアライナー５２も含む。さらに、アライナー５２は図示さ
れている実施形態の中に示されているようなフレーム化された情報ビット列をバ
ッファするためのフレーマ５０に対して接続されている少なくとも１つの先入れ
先出し（ＦＩＦＯ）デバイス５３を含むことが有利である。また、アライナー５
２はフレーム化された情報ビット列を、少なくとも１つのＦＩＦＯデバイスの書
込および読取フェーズのうちの少なくとも１つの間に、そして文字列ベースのフ
レーミング・コードに基づいて整列させるためのＦＩＦＯコントローラ５５も含
むように示されている。「ＦＩＦＯデバイス」という用語は、ここでは、当業者
なら理解されるように、ＦＩＦＯ、シフト・レジスタ、および任意の他のタイプ
の順序付けられた記憶要素を含むように使用されている。

【００３１】 システムの実装を単純化するために、いくつかの実施形態においてはすべての
情報ビット列のビット数を同じにすることができる。他の実施形態においては、
ビット列は、当業者なら理解されるように長さが異なっていてもよい。

【００３２】 ここで第２のデバイス２４のフロント・エンドを参照すると、サンプラー５６
がデスキューワ４５より上流に接続されている。サンプラー５６は、当業者なら
理解されるように、クロック・パルスに基づいて受信されたビット列をサンプル
する。理想的には、サンプラー５６はビットの中央の点によって、ビット列をサ
ンプルする。サンプラー５６に対するクロック信号は、クロック受信機５７から
、あるいは復元されたクロック５８から得ることができ、その両方の動作は、当
業者なら理解することができるだろう。

【００３３】 媒体−電気信号変換器６１が配線２５〜２９によって提供されているようにサ
ンプラー５６と通信チャネルとの間に接続されている。もちろん、他のタイプの
変換器を異なる伝送媒体に対して使用することができる。

【００３４】 また、デスキューワ４５は、例えば、第２デバイス２４においてクロックの復
元を容易化するために情報ビット列をデスクランブルするためのデスクランブラ
４６も含むように示されている。デスクランブラ４６はフレーマ５０とＦＩＦＯ
デバイス５３との間に接続されるように示されている。他の実施形態においては
、デスクランブラ４６は、当業者なら理解されるように、ＦＩＦＯデバイス５３
より下流に接続することができる。もちろん他の実施形態においては、デスクラ
ンブラ４６およびスクランブラ３４がまったく不要の場合もある。

【００３５】 ここで特に図２〜図４を参照すると、本発明によるデスキュー方法が単純化さ
れた例を参照して説明される。図２の中のテーブル６２はいくつかの情報ビット
Ａ‐ＰといくつかのＣＲＣビットＣ１１‐Ｃ４２とのアラインメントを示してい
る。これは、当業者なら理解されるように、第１のデバイス２２の出力において
、あるいはそこから比較的短い距離において、通常、発生される適切なアライン
メントである。

【００３６】 図３の表６３に示されているように、トップから２番目の情報ビット列が他の
情報ビット列とアラインメントが外れている。したがって、デスキューを行わず
に復元されると、情報ビット列はＡ，Ｚ，Ｃ，．．．Ｐとなる。言い換えれば、
その情報ビット列は正しくないことになる。

【００３７】 ここで、図４の表６４に示されているように、本発明のデスキューはスキュー
のために整列されていない可能性があるフレームを整列し直す。したがって、正
しい情報ビット列、Ａ，Ｂ，．．．Ｐが出力において発生される。文字列ベース
のフレーミング・コードを使用した通信システム２０および関連デスキュー方法
は、スキューを有利に、そして効率的に取り除くか、あるいは考慮することによ
って、高ビット・レートおよび／またはより長い伝送距離が可能である。高ビッ
ト・レートによって集積回路チップ間の通信のためのピン数を削減することがで
きる。追加のピンおよびパッケージングの複雑性のためのコストが比較的大きく
なる可能性があるので、本発明は、当業者なら理解されるように、依然として比
較的高い総合通信レートを有する低コスト通信用ＩＣも可能にする。また、一方
向の通信だけが示されているが、当業者なら理解されるように、逆方向の通信を
実装するための回路を通信システムの他の実施形態１０が含むことができる。言
い換えれば、本発明は全二重式通信システムに対しても容易に適用可能である。
さらに、当業者なら理解されるように、１つまたはそれ以上の送信デバイスに対
して複数の受信デバイスを接続することができる。

【００３８】 図５をさらに詳しく参照して、いくつかの追加のフレーミングまたは同期化の
概念がここで説明される。特に、示されているフレーミングのステート・マシン
７０は３つの状態、すなわち、同期前の状態７１と、ハント状態７３と同期状態
７２とを有する。ハント状態と同期前の状態との間の遷移は文字列ベースのフレ
ーミング・コードが正しいか、あるいは正しくないかに基づいて決定される。マ
シン７０はＸ個の連続した正しいコードが判定された場合に同期前の状態７１か
ら同期状態７２へ変化する。マシン７０はＹ個の連続した正しくないコードが判
定された場合に同期状態７２からハント状態７３へ遷移する。フレーミングのス
テート・マシン７０は、当業者なら理解されるように、他の既知のデータ同期化
の用途において使用されているフレーミングのステート・マシンと非常によく似
ている。

【００３９】 本発明の基本の文字列ベースのフレーミング・コーディングおよび関連のデス
キュー方法の概念が、最初に２５〜５９の配線上で提供される並列通信チャネル
を参照して説明された。言い換えれば、通信システム２０は配線の伝送媒体上で
動作する。別の配線の用途は、例えば、ＰＣＩバスなどのデータバス上での動作
を含む。代表的なＰＣＩバスは約６０〜７０ＭＨｚの比較的低い周波数に限定さ
れている。したがって、情報のスループットを大きくするには広いバスが必要で
ある。本発明はこの障害を克服し、追加のバス幅なしでより速いクロック・スピ
ードでＰＣＩバスを動作させることができる。他の配線伝送媒体としては、当業
者なら理解されるように、例えば、銅のツイスト・ペア、および同軸ケーブルな
どがある。

【００４０】 ここで図６〜図８をさらに参照して、伝送媒体に関していくつかの代わりの実
施形態がここで説明される。図６に示されている通信システム２０′の場合、そ
の通信媒体は２つの光ファイバ７５によって提供されるように示されている。第
１のデバイス２２′は文字列ベースのフレーミング・コーダ３２′を含み、第２
のデバイス２４′はデスキューワ４５′を含む。また、通信システム２０′は図
１に示されているような、そして上記のような他の構成部品も含むことができる
。

【００４１】 第１の無線通信システムの実施形態２０″′が図７を特に参照して説明される
。この実施形態においては、無線の送信機および受信機７６、７７がそれぞれ、
そして自由空間が無線媒体上での通信チャネルを提供する。他の構成部品は二重
のダッシュの表記で示されており、上記のものと類似している。

【００４２】 図８は第２の無線通信システムの２０″を示しており、赤外線送信機および赤
外線検出器８１、８２がそれぞれ、当業者なら理解されるように、自由空間上で
並列通信チャネルを提供する。また、当業者ならここで説明されている一般的な
通信システム２０、２０′、２０″および２０″′の他のより特定の実装および
用途を理解することができるだろう。

【００４３】 ここで、本発明の他の有利な特徴および実装が図９および図１０をさらに参照
して説明される。特に、図９に示されているように、通信システム１２０は、複
数の電気信号−伝送媒体変換器１４１を含む第１のデバイス１２２と、複数の伝
送媒体−電気信号変換器１６１を含む第２のデバイス１２４とを含む。電気信号
−伝送媒体変換器１４１は少なくとも１つの伝送媒体を経由して伝送媒体−電気
信号変換器１６１のそれぞれに対して接続され、第１のデバイスと第２のデバイ
スとの間の並列通信チャネルを定義している。示されている実施形態においては
、その伝送媒体は配線１２５によって提供されている。

【００４４】 他の実施形態においては、無線および光学伝送媒体を使用することができる。
無線媒体はアンテナ１１３、１１４によって概略的に示され、赤外線または自由
空間の光学媒体はソース１１５および検出器１１６によって示されている。

【００４５】 第１のデバイス１２２はそれぞれの並列通信チャネル上で並列に送信される情
報ビット列の各情報ビット列に対して文字列ベースのフレーミング・コードを決
定して付加するための文字列ベースのフレーミング・コーダ１３２を含み、各文
字列ベースのフレーミング・コードは、図１を参照して上で説明されたように、
文字列ベースのフレーミング・コーダ３２に関して上記のようにそれぞれの情報
ビット列の中の少なくともいくつかの情報ビットに基づいている。文字列ベース
のコーダ１３２は図１に関して上で説明されたように、文字列ベースのコード発
生器およびマルチプレクサを含むことができる。

【００４６】 第２のデバイス１２４は受信された情報ビット列を文字列ベースのフレーミン
グ・コードに基づいて整列させるためのデスキューワ１４５を含む。デスキュー
ワ１４５は図１の通信システム２０の中に示されているデスキューワ４５につい
て上で説明されたような構成部品および／またはそれと等価なものを含むことが
できる。したがって、低レート・コンバータ１４１、１６１を通信システム１２
０の中で使用することができ、コストが大幅に削減され、しかも所望の比較的高
い総合情報スループット・レートを提供する。そのデスキューの機能は並列通信
チャネルを通じて発生する可能性のあるスキューを考慮する。

【００４７】 比較的長い距離に対しては、第１のデバイス１２２は配線媒体１２５などの普
通の伝送媒体に沿って、複数の電気信号−伝送媒体変換器１４１からの信号をマ
ルチプレックスするためのマルチプレクサ１１０をさらに含むことができる。こ
れらの実施形態においては、第２のデバイス１２４は、当業者なら理解されるよ
うに、伝送媒体−電気信号変換器１６１に対して接続されているデマルチプレク
サ１１２も含む。媒体のマルチプレックスおよびデマルチプレックスによって、
当業者なら理解されるように、第１のデバイス１２２と第２のデバイス１２４と
の間の比較的長い距離に対して総合の通信システム１２０に対するコストを削減
することができる。

【００４８】 他の実施形態の場合、マルチプレクサ１１０およびデマルチプレクサ１１２は
不要の場合もある。当業者なら通信システム１２０をマルチプレクサ／デマルチ
プレクサ付きの、あるいはそれらが付かない形のいずれかで実装するためのコス
トのトレードオフを容易に決定することができるだろう。

【００４９】 並列通信チャネルの数に対するコンバータの速度におけるトレードオフの１つ
の特定の有利な使用は、同期光ネットワーク（ＳＯＮＥＴ）および／または同期
式ディジタル階層（ＳＤＨ）標準によるものなどに対する光学実装に対する使用
である。特に、波長分割多重（ＷＤＭ）および高密度波長分割多重（ＤＷＤＭ）
は高度に開発されており、当業者なら理解されるように、異なる光学波長におい
て比較的多数の通信チャネルを確立することができるだろう。示されている通信
システム１２０′においては、より少ない数の高レート・コンバータの代わりに
、低レートＯＣ‐Ｘコンバータ１４１′、１６１′を多数使用することができる
。ファイバ１７５上での総合レートは比較的高いレート、すなわち、ＯＣ‐Ｘの
レートのＮ倍にすることができる。例えば、ＯＣ‐１９２コンバータのコストは
ＯＣ‐４８コンバータのコストの１００倍の可能性がある。したがって、通信シ
ステム１２０′は、高速光学コンバータを使用した同等程度の総合伝送レートの
システムより安価になる可能性がある。

【００５０】 ファイバ１７５上にマルチプレックスされた異なる波長は、そのファイバを通
して異なる速度で進行する。過去においては、これらの異なる速度が測定され、
そしてスキューを考慮するために固定のオフセットが追加された。都合の悪いこ
とに、そのような方法は、例えば、ファイバのエージングおよび／または温度サ
イクルによって生じる可能性があるスキューにおける変動を考慮に入れることが
できない。当業者なら、光通信システム１２０′に対する文字列ベースのフレー
ミング・コーダ１３２′およびデスキューワ１４５′によって提供される効率お
よび単純性に関しての利点を理解することができるだろう。

【００５１】 もう１つの通信システム２００が、特に図１１および図１２を参照して以下に
説明される。示されている通信システム２００は、物理層デバイス（ＰＬＤ）２
０１と、それに接続されている論理リンク・デバイス（ＬＬＤ）２０２とを含む
。ＰＬＤ ２０１はＰＬＤ送信インターフェース２０３を含み、それはさらに、
ＰＬＤの並列情報出力２０５〜２０８と、少なくとも１つのＰＬＤ制御出力２１
１とを含む。

【００５２】 ＬＬＤ ２０２はＬＬＤ受信インターフェース２０４を含み、それはさらに、
ＬＬＤ並列情報入力２１５〜２１８と、少なくとも１つのＬＬＤ制御入力２２１
とを含む。また、通信システム２００は、ＰＬＤ情報の出力２０５〜２０８をそ
れぞれのＬＬＤ情報入力２１５〜２１８に対して接続する第１の並列通信チャネ
ル２２５も含む。第２の通信チャネル２２６は、示されている単独のＰＬＤ制御
出力２１１をＬＬＤ制御入力２２１に対して接続し、情報信号から帯域が外れて
いるＬＬＤに対してＰＬＤから制御信号が送信されるようにする。したがって、
制御速度が向上し、情報のスループットの効率が犠牲にされることはない。当業
者なら理解されるように、第１および第２の通信チャネル２２５および２２６の
個数は、実施形態によって異なる可能性がある。

【００５３】 ＬＬＤ受信インターフェース２０４は、ＬＬＤ状態出力２２２をさらに含むよ
うに示されており、ＰＬＤ送信インターフェース２０３はＰＬＤ状態入力２１２
を含む。したがって、第３の通信チャネル２２７がＬＬＤ状態出力２２２をＰＬ
Ｄ状態入力２１２に対して接続する。

【００５４】 また、ＰＬＤ ２０１は、ＰＬＤの並列情報入力２３１〜２３４と、ＰＬＤ制
御入力２３５とを含むＰＬＤ受信インターフェース２３０も含む。ＬＬＤ ２０
２は、ＬＬＤ並列情報出力２４１〜２４４と、ＬＬＤ制御出力２４５とを含むＬ
ＬＤ送信インターフェース２４０をさらに含む。示されている実施形態において
は、第４の並列通信チャネル２５０がＬＬＤ情報出力２４１〜２４４をそれぞれ
のＰＬＤ情報入力２３１〜２３４に対して接続する。さらに、第５の通信チャネ
ル２５１がＬＬＤ制御出力２４５をＰＬＤ制御入力２３５と接続する。

【００５５】 ＰＬＤ受信インターフェース２３０は、ＰＬＤ状態出力２３６をさらに含むこ
とができ、ＬＬＤ送信インターフェース２４０はＬＬＤ状態入力２４６をさらに
含むことができ、そして通信システム２００は、ＰＬＤ状態出力２３６をＬＬＤ
状態入力２４６に対して接続する第６の通信チャネル２５２も含むことができる
。このシステムによればＰＬＤ ２０１とＬＬＤ ２０２はプッシュ‐プッシュ
構成で動作することができる。

【００５６】 プッシュ‐プッシュ構成は、従来のプッシュプル構成のいくつかの障害を克服
する。ＰＬＤ ２０１は、通常、比較的高価であるオンチップ・メモリ２６０を
含む。ＬＬＤ ２０２は、通常、より多くのメモリを必要とするが、メモリ２６
１は、当業者なら理解されるように、通常、オフチップで提供されるので比較的
安価である。プッシュ‐プッシュ構成は、ＬＬＤ ２０２がＰＬＤ ２０１を減
速しないので、ＰＬＤ ２０１に対する比較的高価なオンチップ・メモリ２６０
に対する必要性を緩和する。

【００５７】 もう１つの有利な特徴は、インターフェース２０３、２０４、２３０および２
４０を対称的にすることができることである。言い換えれば、ＰＬＤ送信インタ
ーフェース２０３とＬＬＤ送信インターフェース２４０とを実質的に同じものに
することができ、また、ＰＬＤ受信インターフェース２３０とＬＬＤ受信インタ
ーフェース２０４とを実質的に同じものとすることができ、それによって対称的
なインターフェースを定義することができる。対称的なインターフェースは設計
および製造を単純化し、当業者なら理解されるように、ＰＬＤ送信インターフェ
ース２０３とＰＬＤ受信インターフェース２３０との間に示されている点線のル
ープバック径路２６３によって示されているようなループバック機能などの他の
利点を提供することができる。

【００５８】 また、その対称性によって、ＬＬＤ ２０２が点線の水平線２６４によって示
されているように、２つの別々の集積回路パッケージに機能的に分けることがで
きる。ピン数が比較的多くなる可能性があり、コストの大きな部分となり得るの
で、対称性および２つの別々のＩＣを提供するための機能は本発明の大きな利点
である。

【００５９】 ＬＬＤ ２０２は、当業者なら理解されるように、例えば、非同期転送モード
（ＡＴＭ）デバイスを含むことができる。さらに、ＰＬＤは、当業者ならやはり
理解されるように、同期光ネットワーク（ＳＯＮＥＴ）デバイスまたは同期式デ
ィジタル階層（ＳＤＨ）デバイスとすることができる。また、ＬＬＤ ２０２は
、当業者なら理解されるようにＳＤＬまたはＨＤＬＣのデバイスとすることがで
きる。

【００６０】 通信システム２００のさらにもう１つの態様は、スキューを考慮しながら、高
速並列通信チャネルを使用することによって、ＰＬＤ ２０１およびＬＬＤ ２
０２のピン数を管理可能なように維持できることである。特に、図１１を特に参
照して示されているように、ＰＬＤ送信インターフェース２０３は、それぞれの
第１の並列通信チャネル上で並列に送信される情報ビット列の各情報ビット列に
対して文字列ベースのフレーミング・コードを決定して付加するための文字列ベ
ースのフレーミング・コーダ３２″″を含むことができ、各文字列ベースのフレ
ーミング・コードはそれぞれの情報ビット列の中の少なくともいくつかの情報ビ
ットに基づいている。また、ＬＬＤ受信インターフェース２０４は、受信された
並列情報ビット列を文字列ベースのフレーミング・コードに基づいて整列させる
ためのデスキューワ４５″″も含むことができる。

【００６１】 その文字列ベースのフレーミング・コードは、例えば、ＣＲＣコードであって
よい。示されている文字列ベースのコーダ３２″″は上記のように文字列ベース
のコード発生器３７″″と、マルチプレクサ３８″″とを含む。スクランブラを
追加することができるが、それは示されている実施形態の中には示されていない
。Ｍ要素−Ｎ要素変換器３６″″は文字列ベースのフレーミング・コーダ３２″
″より上流にある。

【００６２】 デスキューワ４５″″は、情報ビット列をそれぞれの文字列ベースのフレーミ
ング・コードに基づいてフレーム化するためのフレーマ５０″″と、フレーム化
された情報ビット列を互いに相対的に、そしてその文字列ベースのフレーミング
・コードに基づいて整列させるアライナー５２″″とを含むように示されている
。アライナー５２″″は、フレーム化された情報ビット列をバッファするために
フレーマに接続されている少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイス
５３″″と；フレーム化された情報ビット列を少なくとも１つのＦＩＦＯデバイ
スの書込および読取フェーズのうちの少なくとも１つの間に、そして文字列ベー
スのフレーミング・コードに基づいて整列させるためのＦＩＦＯコントローラ５
５″″とを含む。効率的なフレーミング・アルゴリズムの特定の事例が、この説
明の残りの部分において与えられる。

【００６３】 ＰＬＤからＬＬＤへの逆方向の情報および制御信号についてのコーティングお
よびデスキューを提供することができる。いくつかの実施形態においては、並列
通信チャネルを図示されている実施形態の中で示されているように、電気導体上
で提供することができる。もちろん、他の伝送媒体も使用することができる。

【００６４】 ＜Ｉ．インターフェースの例＞ 本発明の一般的な構成部品、概念、特徴および利点を既に説明してきたが、こ
こでこの説明はＰＮＧインターフェースと称するインターフェースの特定の例を
含む。もちろん、この例は、例示としてのものであり、本発明をさらに記述する
ことを意味しており、本発明を制限するものではないことを理解されたい。

【００６５】 ＰＮＧは最小のピン数で、非常に高いデータ・レートで１つのデバイスから別
のデバイスへデータを転送することができるインターフェースである。ＰＮＧは
対称的で、プッシュ／プッシュであり、ＯＣ‐１９２以上にまで拡張可能なＯＣ
‐４８のレートにおいて使用することができる。さらに、ＰＮＧはＡＴＭセルお
よびパケットの両方を同時並行的に転送するように設計されている。

【００６６】 図１１に示されているように、ＰＮＧは３種類の信号、すなわち、データ、制
御、および状態を含むことが分かる。制御信号はデータと同じ方向に送信され、
そして状態は反対の方向に送信される。したがって、一方向当たりのインターフ
ェースを構成するｄ＋ｃ＋ｓ個のビットがある。（ＵｔｏｐｉａまたはＵｔｏｐ
ｉａに似たインターフェースとは違って、ＰＮＧは対称的であり、プッシュ／プ
ルでなく、プッシュ／プッシュである。）表１は各種のビット・レートに対する
代表的な、あるいは推奨されるｄ、ｃおよびｓに対する値を示す。

【表１】

【００６７】 ６２２ＭＢ／ｓ以上で、スキューを制御することは困難である可能性がある。
ビット間のアラインメントを確実に行い、およびフレーミングを達成するために
、各ビットはそれ自身のフレーミング構造を備えている。送信されるｎ個の情報
ビットのすべてに対して、１つのＣＲＣが付加される。Ｎ個の情報ビットとＣＲ
Ｃとを情報フレームと呼ぶことができる。ｎの推奨されるサイズは１０２４ビッ
トであり、推奨されるＣＲＣは多項式ｘ＾８＋ｘ＾２＋ｘ＋１のＣＲＣ‐８であ
る。しかし、このサイズおよびＣＲＣは最も確率の高い取得時間を求めるために
解析によって変えることができる。他の推奨されるサイズはＣＲＣ‐４付きの５
１２ビット、あるいはＣＲＣ‐３２付きの２０４８ビットである。ＣＲＣ‐４は
必要なハードウェアが最小であるが、間違ったフレーミングの確率が高いので、
かなりの取得時間を必要とする可能性がある。ＣＲＣ‐３２はより多くのフレー
ミング回路を必要とする。

【００６８】 付加されるＣＲＣの他に、データも多項式ｘ＾７＋ｘ＾６＋１のシーケンス長
１２７のフレーム同期スクランブラを使用してスクランブルすることができる。
そのスクランブラはＣＲＣの挿入の後、最上位ビットにおいて７′ｂ１１１＿１
１１１にリセットされなければならない。情報のスクランブリングはＣＤＲを可
能にするために、０と１との一様な分布を確実に行うために実行されることに留
意されたい。

【００６９】 当業者なら理解されるように、ＨＥＣの詳細描写に似たフレーミングのステー
ト・マシンを採用することが提案される。フレーミングのステート・マシン７０
は図５に示されており、既に説明されている。

【００７０】 フレームが見つかった後、複数のビットにわたって情報を整列させることは受
信機の責任である。ＯＣ‐４８の場合、受信機は４個のｄビットおよび１個のｃ
ビットについてフレーム化し、５個のすべてのビットによりフレームが獲得され
た後、データおよび制御を正しく抽出することができる。取得時間を加速するた
めに、限られた時間（ビット間の許されているスキューによって変わるが、それ
に数個のビットをプラスまたはマイナスした時間）において５個のすべてのビッ
トについてフレームが見つからなかった場合、ＣＲＣについての間違った肯定マ
ッチを無視することができる。

【００７１】 ６２２ＭＢ／ｓにおける４個のデータ・ビットと１個の制御ビット演算でのＯ
Ｃ‐４８の場合、データおよび制御は図１３に示されているように分けられ、８
個のすべての制御ビットに対して３２ビットの関係を形成する。この分類はもち
ろん情報のフレーミングが発生した後に実行されることになる。

【００７２】 制御とデータの区分けが行われた後、その制御情報が関連データの状態を決定
するために使用される。この情報はポートＩＤ（ＰＩＤ）、グループＩＤ（ＧＩ
Ｄ）、パケット（またはセル）の開始、およびパケット（またはセル）の終了（
そのバイトはそのパケットの終りである）を含む。その情報が以下の表２に示さ
れている。

【表２】

【００７３】 制御フィールドの第１ビットは、その制御オクテット（およびその関連データ
・フィールド）が前の制御オクテットの続き（すなわち、一部分）であるかどう
かを示す。ＣＯＮＴが０であった場合、これは新しい送信の第１オクテットであ
る。ポートＩＤ（ＰＩＤ）は７ビット幅であり、そのデータが関連付けられてい
るポートを識別するために使用される。この結果、ポートは１２８個までとなる
。それより多い数のポートが必要な場合、３ビットであるグループＩＤ（ＧＩＤ
）フィールドがポートの範囲を１０２４（２＾１０）まで拡張するために使用さ
れる。ＳＴＡＴＵＳフィールドは残りの制御情報を伝えるために使用される。Ｓ
ＴＡＴＵＳフィールドのコード化が表３に示されている。

【表３】

【００７４】 各チャネルに対して送信されなければならない制御情報の量を、１個の８ビッ
ト・オクテットの中に含めることはできないので、ポートのコンテキスト・スイ
ッチが実行できる前に、少なくとも２個の８ビット・オクテットが送られなけれ
ばならない。しかし、この後、次の４バイト境界においてコンテキスト・スイッ
チを実行することができる（パケットが８バイト以上である限り、そのインター
フェースは複数の４バイト・パケットに対して１００％有効であることを意味し
ている）。１バイト以上の任意のサイズのパケットを送信することができること
に留意されたい（８バイトより少ない場合、そのリンクの効率が落ちる）。

【００７５】 以下の表４にはヌルのデータが送信された後、３２バイトのパケットが続く場
合の例が示されている。

【表４】

【００７６】 ＰＩＤおよびＧＩＤによって、ＰＮＧにおいてサポートすることができるチャ
ネルの数は１０２４であることに留意されたい。これは必要な場合、状態のサイ
ズを３ビットに減らし、ＧＩＤを４ビットに拡大することによって２０４８に拡
張することができる。しかし、その時、データのフィールドは１〜４バイトのサ
イズのパケットについての情報を伝えるために利用されなければならないことに
なる。

【００７７】 ＳＴＡＴＵＳフィールドは、データおよび制御とは反対の方向に送信され、そ
してチャネルごとのベースでフロー制御を提供するために使用される。この状態
フィールドはスクランブルされ、制御およびデータの場合と同じ方法でＣＲＣが
後に付けられる。状態情報が抽出されると、それは以下の表５に示されているフ
ォーマットに従って解釈される。

【表５】

【００７８】 制御フィールドの場合と同様に、ＰＩＤはポートＩＤを表し、ＧＩＤはグルー
プＩＤを表し、そしてこれらのビットの組合せを使用して１０２４個までのポー
トについての状態を提供することができる。Ｒは予約済みであり、ＦＳＴＡＴＵ
Ｓはそのポートに関連付けられているＦＩＦＯの状態を伝えるために使用される
。Ｒフィールドは必要に応じてＧＩＤまたはＦＳＴＡＴＵＳのいずれかを大きく
するために使用することができる。 ＦＳＴＡＴＵＳのコード化が以下の表６に示されている。

【表６】

【００７９】 １ビットの状態だけが必要な場合、ＦＳＴＡＴＵＳのＭＳＢビットを採用する
ことができる。受信側（データおよび制御ビットを受信するが、状態を送信する
側として定義される）が、そのＦＩＦＯの状態を決定し、そしてその情報を送信
側（データおよび制御ビットを送信するが、状態を受信する側として定義される
）に対して伝える。１ビットのｆｉｆｏ状態は、Ｕｔｏｐｉａインターフェース
におけるＴｘＣｌａｖと同様なものと考えることができる。

【００８０】 送信側は受信側にあるすべてのＦＩＦＯの状態を維持することが要求される。
この状態は受信機においてＦＩＦＯの状態が変化する時は常に絶えず更新され、
そしてそのような伝える情報がない場合、受信機はアクティブなすべてのＦＩＦ
Ｏをすべてラウンド・ロビンし、送信側が確実に絶えず同期されるようにする。
送信者として従来のＰＨＹデバイスの場合、それは状態を必要としない。したが
って、状態情報は送信者としてＰＨＹによって無視することができる。

【００８１】 ＰＮＧインターフェースの論理ブロック図が図１に示されており、これ以上の
説明は不要である。

【００８２】 ＜II．デスキューのアルゴリズムの例＞ 本発明の一般的な構成部品、概念、特徴および利点、およびインターフェース
の例を説明してきたところで、この説明は次にデスキューのアルゴリズムの特定
の例を含む。このデスキューのアルゴリズムは例示としてのものであり、本発明
をさらに説明することを意味し、本発明を制限するものではないことを理解され
たい。

【００８３】 ネットワークにおいてより大きいバンド幅が必要になる際、顧客はオン・デマ
ンドのベースで２点間にバンド幅を追加するための機能を要求する。ＳＯＮＥＴ
／ＳＤＨネットワークにおいては、このバンド幅は普通はそのバンド幅を必要と
している点に対して次のより大きい連結レベルを送信することによって提供され
る。これらのネットワークには、その新しい連結信号が占める可能性のあるタイ
ムスロットに大きな制限がある。本発明によると、使用されているＳＴＳ‐１／
ＶＣ‐４信号における制限なしに、それぞれＳＯＮＥＴ／ＳＤＨ信号に対してＳ
ＴＳ‐１／ＶＣ‐４レベルにおいてバンド幅を割当て／割当て解除することがで
きる。受信端においては、外部の介在（ソフトウェア）および最小限のハードウ
ェア（ゲート数）なしでこれらのばらばらのストリームを１つのストリームに整
列させるためのメカニズムが存在しなければならない。この例は完全にハードウ
ェア・ベースのデスキュー・アルゴリズムを実装することによってソフトウェア
の介在およびゲート数の問題に対処する。

【００８４】 ＳＯＮＥＴ／ＳＤＨのＳＰＥデスキュー・アルゴリズムによって、ユーザが定
義したグループ内で複数のＳＴＳ‐１／ＶＣ‐４信号の動的なアラインメントが
可能である。したがって、出力信号に誤りを導入することなしに、ユーザが定義
したグループに対して信号を動的に追加するか、あるいはドロップすることがで
きる。

【００８５】 図１４を参照して理解されるように、デスキューのアルゴリズム２７９は異な
るＳＴＳ‐１／ＶＣ‐４の信号のＳＰＥを整列させるための単純なアルゴリズム
を可能にするＳＯＮＥＴ／ＳＤＨフレームの特徴を考慮に入れる。アルゴリズム
２７９は４つの基本構成部品、すなわち、入力制御論理ブロック２８０、書込制
御論理ブロック２８１、データ記憶要素ブロック２８５、および読取制御論理ブ
ロック２８６を含む。

【００８６】 入力制御論理ブロック２８０は、１つの仮想グループを形成するためにどのＳ
ＴＳ‐１／ＶＣ‐４信号が一緒にまとめられているかを知るために必要な準備さ
れた情報を含む。また、この情報がデスキューの目的のために他の制御ブロック
によっても使用される。

【００８７】 書込制御論理ブロック２８２は、各仮想グループに対して書込アドレス生成論
理回路および最小書込アドレスおよび最大書込アドレス計算論理回路を含んでい
る。仮想グループは２から４８までのＳＴＳ‐１信号または、２から１６までの
ＶＣ‐４信号を含む。書込アドレスはＪ１Ｉマーカに対して同期化されている。
これにおいてＪ１のＰＯＨバイトが常にデータ記憶メモリの中の同じ場所に書き
込まれる。その書込アドレスは常にＪ１マーカ間で７８３（ＳＴＳ‐１）または
７８３＊３（ＶＣ‐４）個のバイトを書き込む。これはその信号がネットワーク
内のポインタ・プロセッサ要素を通過する際に入って来るポインタの値に対して
発生した増加または減少動作とは無関係である。同時に、各ロウの間に、最大お
よび最小の書込アドレスがすべての仮想グループに対して計算される。この情報
が、増加または減少動作が必要であるかどうかを知ることにおいて読取制御論理
回路２８６によって使用される。これはそのＶＣグループ内のすべての信号がＦ
ＩＦＯの深さの境界内で確実に整列されるようにする。

【００８８】 データ記憶要素ブロック２８５は、入って来る各ＳＴＳ‐１またはＶＣ‐４信
号に対してデータの１つのロウをバッファするために十分なＲＡＭを含む。

【００８９】 読取制御論理ブロック２８６は、入って来る信号間の位相関係がポインタの増
加および減少のために変化する際に読取ポインタが確実に移動／保持するように
する。増加動作（ＳＰＥタイムにおいて読取アドレスが保持されている）または
減少動作（ＴＯＨ時刻の間に進んだ読取アドレス）が必要であるかどうかを決定
するためにロウごとに一度評価が行われる。読取ポインタは、減少動作が実行さ
れていることを除いて、ＳＰＥタイムの間でのみカウントする。仮想グループの
入力信号のすべてが同じＪ１バイトのロケーションを有している場合、その読取
および書込ポインタは、その記憶の深さの半分だけオフセットされ、最小値およ
び最大値は、そのデスキュー・プロセスの後、等しくなる。

【００９０】 要約すると、そのデスキューのアルゴリズムによって任意の数の信号が１つの
仮想グループを作り上げること、そしてその入って来る信号がマーカ間で首尾一
貫した数のバイトを有していて、そのマーカ間の相対オフセットがＦＩＦＯの深
さより大きくない限り、これらの信号を整列したままに保つことができる。上記
説明はＳＯＮＥＴ／ＳＤＨの信号に対して固有であるが、本発明は整列されなけ
ればならない任意のタイプの信号に対して使用することができる。

【００９１】 この方法の主な利点はＳＯＮＥＴ／ＳＤＨのフレーム構造およびポインタ移動
の挙動の標準の特性を考慮に入れるデスキューのアルゴリズムの単純性である。
１つの仮想グループを作っている入力信号はその書込アルゴリズムを通じて自動
的に整列され、その入力信号が互いに関して位相を変える際に、その出力が誤り
のないことを読取アルゴリズムが確実にする。本発明はＳＯＮＥＴ／ＳＤＨネッ
トワークの中で仮想連結信号を整列させるため、あるいはパケット・ネットワー
クにおいて高速デスキューを実行するためのアラインメント用ＦＩＦＯ回路にお
いて使用することができる。

【図面の簡単な説明】

【図１】 本発明による通信システムの第１の実施形態の略ブロック図である。

【図２】 図１に示されているような第１のデバイスの出力からの概略的なビット位置図
である。

【図３】 図１に示されていて、スキューを示す第２のデバイスの入力からの概略的なビ
ット位置図である。

【図４】 図１に示されていて、デスキューを示す第２のデバイスのＦＩＦＯデバイスか
らの概略的なビット位置図である。

【図５】 図１に示されているような第２のデバイスにおいて使用することができるフレ
ーミングのステート・マシンの概略図である。

【図６】 本発明による通信システムの光ファイバによる実施形態の略ブロック図である
。

【図７】 本発明による通信システムの無線による実施形態の略ブロック図である。

【図８】 本発明による通信システムの赤外線自由空間による実施形態の略ブロック図で
ある。

【図９】 本発明による通信システムのもう１つの実施形態の略ブロック図であり、低レ
ート・コンバータの電子回路のバンクを示している。

【図１０】 図９に示されているような通信システムの光ファイバによる実施形態の略ブロ
ック図である。

【図１１】 並列通信チャネルによって接続されているＰＬＤおよびＬＬＤを含む通信シス
テムの略ブロック図である。

【図１２】 図１１に示されているようなＰＬＤの送信インターフェースおよびＬＬＤの受
信インターフェースのより詳細な略ブロック図である。

【図１３】 ＰＮＧインターフェースの例に対するデータおよび制御ビットのビン化（ｂｉ
ｎｎｉｎｇ）の略図である。

【図１４】 デスキューのアルゴリズムの一例の略ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ， ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，Ｃ Ｚ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ザカー，ヒマンシュ，マヘンドラ アメリカ合衆国 07901 ペンシルヴァニ ア，サミット，ディヴィジョン アヴェニ ュー 75 エー (72)発明者 ウエブ，チャールズ，アルバート，サード アメリカ合衆国 07760 ニュージャーシ ィ，ラムソン，ウォーターマン アヴェニ ュー 62 (72)発明者 ウー，レスリー，ジェン−ユアン アメリカ合衆国 07046 ニュージャーシ ィ，パーシパニー，インターヴェール ロ ード 161 Ｆターム(参考） 5B077 AA16 DD04 GG07 GG16 5K034 AA01 DD01 EE07 HH01 HH02 HH10 HH12 HH16 HH23 HH27 JJ11 MM01 MM25 PP05 5K047 AA08 BB04 GG33 GG36 GG44 GG45 HH01 HH12 HH43 HH57 MM14 MM26 【要約の続き】 Ｃコードを決定して付加するための巡回冗長検査（ＣＲ Ｃ）コーダを含むことができる。したがって、デスキュ ーワはＣＲＣコードに基づいて情報ビット列をフレーム 化するためのＣＲＣフレーマを含むことができる。

Claims (35)

【特許請求の範囲】
1. 【請求項１】 通信システムであって、 第１のデバイスおよび第２のデバイスと、 前記第１のデバイスと第２のデバイスとを接続している並列通信チャネルとを
   含み、 前記第１のデバイスは、それぞれの並列通信チャネル上で並列に送信される情
   報記号ストリングの各情報記号ストリングに対して文字列ベースのフレーミング
   ・コードを決定して付加するための文字列ベースのフレーミング・コーダを含み
   、各文字列ベースのフレーミング・コードは、それぞれの情報記号ストリングの
   中の前記情報記号の少なくともいくつかに基づいていて、 前記第２のデバイスは、前記文字列ベースのフレーミング・コードに基づいて
   、受信された並列情報記号ストリングを整列させるためのデスキューワを含む通
   信システム。
2. 【請求項２】 請求項１に記載の通信システムにおいて、各情報記号がバイ
   ナリ・ビットを含み、文字列ベースのコーダがそれぞれの情報ビット列に対して
   ＣＲＣコードを決定して付加するための巡回冗長検査（ＣＲＣ）コーダを含む通
   信システム。
3. 【請求項３】 請求項２に記載の通信システムにおいて、前記デスキューワ
   が前記ＣＲＣコードに基づいて前記情報ビット列をフレーム化するためのＣＲＣ
   フレーマを含む通信システム。
4. 【請求項４】 請求項２に記載の通信システムにおいて、前記第２のデバイ
   スが、前記ＣＲＣコードを使用した誤り検出および訂正の回路をさらに含む通信
   システム。
5. 【請求項５】 請求項２に記載の通信システムにおいて、各ＣＲＣコードが
   ＣＲＣ‐４からＣＲＣ‐３２までのコードのうちの１つである通信システム。
6. 【請求項６】 請求項１に記載の通信システムにおいて、前記デスキューワ
   が、 それぞれの文字列ベースのフレーミング・コードに基づいて、情報記号ストリ
   ングをフレーム化するためのフレーマと、 フレーム化された情報記号ストリングを互いに関して相対的に、そして前記文
   字列ベースのフレーミング・コードに基づいて整列させるアライナーとを含む通
   信システム。
7. 【請求項７】 請求項６に記載の通信システムにおいて、各情報記号が１つ
   のバイナリ・ビットを含み、前記アライナーが、 フレーム化された情報ビット列をバッファするために前記フレーマに対して接
   続されている少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイスと、 フレーム化された情報ビット列を、前記少なくとも１つのＦＩＦＯデバイスの
   書込および読取フェーズのうちの少なくとも１つの間に、そして前記文字列ベー
   スのフレーミング・コードに基づいて整列させるＦＩＦＯコントローラとを含む
   通信システム。
8. 【請求項８】 請求項１に記載の通信システムにおいて、すべての前記情報
   記号ストリングが同じ個数の記号を有している通信システム。
9. 【請求項９】 請求項１に記載の通信システムにおいて、前記第１のデバイ
   スが、前記情報ビット列をスクランブルするためのスクランブラを含み、前記デ
   スキューワが受信された情報記号ストリングをデスクランブルをするためのデス
   クランブラを含む通信システム。
10. 【請求項１０】 請求項９に記載の通信システムにおいて、前記文字列ベー
    スのフレーミング・コードを決定して付加するのに先立って前記情報記号ストリ
    ングをスクランブルするために、前記スクランブラが前記文字列ベースのフレー
    ミング・コーダより上流に配置されている通信システム。
11. 【請求項１１】 請求項１に記載の通信システムにおいて、前記第１のデバ
    イスがクロック発生回路をさらに含み、前記複数の通信チャネルが１つのクロッ
    ク・チャネルを含み、前記第２のデバイスが前記クロック・チャネルに対して接
    続されているクロック受信回路を含む通信システム。
12. 【請求項１２】 請求項１に記載の通信システムにおいて、前記第２のデバ
    イスが、受信された記号ストリングおよび文字列ベースのコードに基づいてクロ
    ック信号を復元するためのクロック復元回路を含む通信システム。
13. 【請求項１３】 請求項１に記載の通信システムにおいて、前記第１のデバ
    イスが、前記並列通信チャネル上での送信のためにＭ個の情報記号をＮ個の情報
    記号に変換するためのＭ要素−Ｎ要素変換器をさらに含む通信システム。
14. 【請求項１４】 請求項１に記載の通信システムにおいて、前記並列通信チ
    ャネルが少なくとも１つの配線伝送媒体上で提供されるようになっている通信シ
    ステム。
15. 【請求項１５】 請求項１に記載の通信システムにおいて、前記並列通信チ
    ャネルが少なくとも１つの無線伝送媒体上で提供されるようになっている通信シ
    ステム。
16. 【請求項１６】 請求項１に記載の通信システムにおいて、前記並列通信チ
    ャネルが少なくとも１つの光学伝送媒体上で提供されるようになっている通信シ
    ステム。
17. 【請求項１７】 並列通信チャネル上で受信された情報記号ストリングに対
    するデスキューワであって、前記情報記号ストリングが、前記並列通信チャネル
    上での送信に先立って付加された文字列ベースのフレーミング・コードを有して
    おり、前記デスキューワは、 前記それぞれの文字列ベースのフレーミング・コードに基づいて前記情報ビッ
    ト列をフレーム化するためのフレーマと、 フレーム化された情報記号ストリングを互いに関して、そして前記文字列ベー
    スのフレーミング・コードに基づいて整列させるアライナーとを含むデスキュー
    ワ。
18. 【請求項１８】 請求項１７に記載のデスキューワにおいて、前記情報記号
    がバイナリ・ビットを含み、文字列ベースのコードが巡回冗長検査（ＣＲＣ）コ
    ードを含み、前記フレーマがＣＲＣフレーマを含むデスキューワ。
19. 【請求項１９】 請求項１８に記載のデスキューワにおいて、各ＣＲＣコー
    ドがＣＲＣ‐４からＣＲＣ‐３２までのコードのうちの１つであるデスキューワ
    。
20. 【請求項２０】 請求項１７に記載のデスキューワにおいて、前記情報記号
    がバイナリ・ビットを含み、前記アライナーが、 フレーム化された情報ビット列をバッファするために前記フレーマに対して接
    続されている少なくとも１つの先入れ先出し（ＦＩＦＯ）デバイスと、 フレーム化された情報ビット列を、前記少なくとも１つのＦＩＦＯデバイスの
    書込および読取フェーズのうちの少なくとも１つの間に、そして前記文字列ベー
    スのフレーミング・コードに基づいて整列させるためのＦＩＦＯコントローラと
    を含むデスキューワ。
21. 【請求項２１】 請求項１７に記載のデスキューワにおいて、前記情報記号
    ストリングのすべてが同じ個数の記号を有しているデスキューワ。
22. 【請求項２２】 並列通信チャネル上で第１のデバイスから第２のデバイス
    へ通信する方法であって、該方法は、 前記第１のデバイスにおいて情報記号ストリングの各情報記号ストリングに対
    して文字列ベースのフレーミング・コードを決定して付加し、それぞれの並列通
    信チャネル上で並列に送信し、各文字列ベースのフレーミング・コードは、それ
    ぞれの情報記号ストリングの中の少なくともいくつかの情報記号に基づいている
    ステップと、 前記文字列ベースのフレーミング・コードに基づいて、受信された情報記号ス
    トリングを整列させることによって前記第２のデバイスにおいて前記受信された
    情報記号ストリングをデスキューするステップとを含む方法。
23. 【請求項２３】 請求項２２に記載の方法において、前記各情報記号がバイ
    ナリ・ビットを含み、前記文字列ベースのコードを決定して付加するステップが
    巡回冗長検査（ＣＲＣ）コードを決定して付加するステップを含む方法。
24. 【請求項２４】 請求項２３に記載の方法において、前記デスキューのステ
    ップが、前記ＣＲＣコードに基づいて前記情報ビット列をフレーム化するステッ
    プをさらに含む方法。
25. 【請求項２５】 請求項２２に記載の方法において、前記ＣＲＣコードを使
    用して前記第２のデバイスにおいて誤り検出および訂正を実行するステップをさ
    らに含む方法。
26. 【請求項２６】 請求項２５に記載の方法において、各ＣＲＣコードがＣＲ
    Ｃ‐４からＣＲＣ‐３２までのコードのうちの１つである方法。
27. 【請求項２７】 請求項２２に記載の方法において、前記デスキューのステ
    ップが、 前記それぞれの文字列ベースのフレーミング・コードに基づいて、前記情報記
    号ストリングのフレーミングを決定するステップと、 並列通信チャネルから受信された情報記号ストリングを互いに相対的に、そし
    て前記文字列ベースのフレーミング・コードに基づいて整列させるステップとを
    含む方法。
28. 【請求項２８】 請求項２７に記載の方法において、各情報記号がバイナリ
    ・ビットを含み、前記整列のステップが、 フレーム化された情報ビット列をバッファするための少なくとも１つの先入れ
    先出し（ＦＩＦＯ）デバイスを提供するステップと、 前記少なくとも１つのＦＩＦＯデバイスの書込および読取フェーズのうちの少
    なくとも１つにおいて、そして前記文字列ベースのフレーミング・コードに基づ
    いて前記情報ビット列を整列させるステップとを含む方法。
29. 【請求項２９】 請求項２７に記載の方法において、前記情報記号ストリン
    グのすべてが同じ個数の記号を有している方法。
30. 【請求項３０】 請求項２２に記載の方法において、前記第１のデバイスに
    おいて前記情報記号ストリングをスクランブルするステップと、前記第２のデバ
    イスにおいて受信された情報記号ストリングをデスクランブルするステップとを
    さらに含む方法。
31. 【請求項３１】 請求項３０に記載の方法において、前記スクランブルのス
    テップが、前記文字列ベースのフレーミング・コードを決定して付加するステッ
    プの前に実行されるようになっている方法。
32. 【請求項３２】 請求項２２に記載の方法において、 前記第１のデバイスにおいてクロック信号を発生するステップと、 通信チャネル上で前記クロック信号を送信するステップと、 前記第２のデバイスにおいて前記クロック信号を受信するステップとをさらに
    含む方法。
33. 【請求項３３】 請求項２２に記載の方法において、受信された記号ストリ
    ングおよび文字列ベースのコードに基づいて前記第２のデバイスにおいてクロッ
    ク信号を復元するステップをさらに含む方法。
34. 【請求項３４】 請求項２２に記載の方法において、前記並列通信チャネル
    上で送信するためにＭ個の情報記号をＮ個の情報記号に変換するＭ要素からＮ要
    素への変換を前記第１のデバイスにおいて実行するステップをさらに含む方法。
35. 【請求項３５】 請求項２２に記載の方法において、前記並列通信チャネル
    は少なくとも１つの配線伝送媒体と、無線伝送媒体と、光学伝送媒体とのうちの
    少なくとも１つ上で提供されるようになっている方法。