JP2002521575A - Electroplating system for conductive pattern and electroplating method thereof - Google Patents

Electroplating system for conductive pattern and electroplating method thereof

Info

Publication number
JP2002521575A
JP2002521575A JP2000562941A JP2000562941A JP2002521575A JP 2002521575 A JP2002521575 A JP 2002521575A JP 2000562941 A JP2000562941 A JP 2000562941A JP 2000562941 A JP2000562941 A JP 2000562941A JP 2002521575 A JP2002521575 A JP 2002521575A
Authority
JP
Japan
Prior art keywords
substrate
plating
conductive pattern
contact
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000562941A
Other languages
Japanese (ja)
Inventor
フィリップ・ファン・ステーンキステ
クリス・ベールト
ヴァルター・グムブレヒト
フィリッペ・アルクヴィント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2002521575A publication Critical patent/JP2002521575A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 本発明は、少なくとも高度に均一性をもたらし、寄生メッキ効果を避けることのできる導電パターンをメッキする方法とシステムとを提供している。基板の第1表面に形成されている導電パターンをメッキするメッキシステムが開示されている。このシステムでは、メッキすべきでない表面に晒すのを阻止している。システムの第1電極はメッキ溶液に浸漬する一方、第2電極は基板の前記第1表面以外のものと接触している。メッキすべき導電パターンは第2電極と一時的に電気接続される。なる基板。 The present invention provides a method and system for plating a conductive pattern that provides at least a high degree of uniformity and avoids parasitic plating effects. A plating system for plating a conductive pattern formed on a first surface of a substrate is disclosed. This system prevents exposure to surfaces that should not be plated. The first electrode of the system is immersed in the plating solution while the second electrode is in contact with something other than the first surface of the substrate. The conductive pattern to be plated is temporarily electrically connected to the second electrode. Substrate.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】 (技術分野) 本発明は導電パターンに電解メッキを施す方法とそのシステムとに関する。The present invention relates to a method and a system for electroplating a conductive pattern.

【0002】 (背景技術) 固体電子産業界では、能動デバイスのみならず、受動デバイスなどの電子部品
は、例えば集積回路を形成するに当り半導体ウェハの表面上に加工している。こ
のような集積回路を形成するためには、前述のデバイスの一部としたり、これら
のデバイスを接続するのに金属化構造物が必要となっている。このような金属化
構造物の形成は、当該金属化構造物の一部として、ウェハの如くの基板の第1表
面に形成されている導電パターンを電解メッキすることからなる。尚、基板のこ
の第1表面は、ウェハの前面であってもよいし、または、裏面であってもよい。
BACKGROUND ART In the solid-state electronic industry, not only active devices but also electronic components such as passive devices are processed on the surface of a semiconductor wafer when forming an integrated circuit, for example. The formation of such integrated circuits requires metallized structures to be part of the aforementioned devices and to connect these devices. Forming such a metallized structure comprises electroplating a conductive pattern formed on a first surface of a substrate, such as a wafer, as part of the metallized structure. Note that this first surface of the substrate may be the front surface of the wafer or the back surface.

【0003】 ここで問題となっているものの一つに、基板における前記第1表面とは反対側
の第2表面を電解メッキ溶液に晒さないで第1表面に対して電解メッキを施すこ
とがある。このように晒してしまうと、他の表面が濡れたり、被着されたり、腐
食するようなことがあって望ましくない。また、電気メッキにより材料が付着で
きるようにするためにも、電解メッキ溶液は、電解メッキを施すべき導電パター
ンからなる基板の第1表面と接触しなければならず、電気接続しうる二つの電極
を設ける必要がある。一般に、第1表面は電解メッキ溶液に浸漬し、第2表面は
電解メッキすべき導電パターンに電気接続する。従来の電解メッキ法では、電解
メッキすべき導電パターンを有する基板の第1表面の周辺部を接触している。こ
れらの周辺接触部は第2電極のみならず、電解メッキすべき導電パターンとも電
気接続されているのが通常である。
One of the problems here is that the first surface of the substrate, which is opposite to the first surface, is subjected to electrolytic plating without being exposed to an electrolytic plating solution. . Such exposure is undesirable because other surfaces may get wet, adhere, or corrode. Also, in order to allow the material to be deposited by electroplating, the electroplating solution must be in contact with the first surface of the substrate comprising the conductive pattern to be electroplated, and the two electrodes that can be electrically connected It is necessary to provide. Generally, a first surface is immersed in an electroplating solution and a second surface is electrically connected to a conductive pattern to be electroplated. In a conventional electrolytic plating method, a peripheral portion of a first surface of a substrate having a conductive pattern to be electroplated is in contact. Usually, these peripheral contact portions are electrically connected not only to the second electrode but also to a conductive pattern to be electroplated.

【0004】 ところが、メッキすべき各導電パターンを周辺部の接点と接続するのに、長い
金属線を要すると言った問題がある。特に、ウェハの縁部近傍にあるメッキすべ
き導電パターンとウェハの中心部にあるメッキすべき導電パターンとの間の距離
の差が非常に大きいので、ウェハ規模に電解メッキを施す場合に問題がある。こ
れらの差は一般にセンチオーダーである。従って、導電パターンを接続する金属
線の抵抗の差が非常に大きくなる。そのために、非常に不均一な電解プロセスに
なることが屡々ある。メッキすべき導電パターンと周辺部との間の金属接続は、
電解メッキを終えた後に容易に除去できず、また、このような接続を達成するの
に項面積のウェハが必要となって、高密度化を阻害している。もう一つの問題点
として、周辺部での接触手段が電解メッキ溶液の晒されると言ったようなことが
ある。この場合接触手段が寄生的にメッキされるので、定期的に清浄する必要が
ある。更に、接触手段が同時にシール手段として使われない場合、別にシール手
段が必要になる問題もある。これらのシール手段は、ウェハの他の表面へとメッ
キ溶液が漏れるのを避けるために、接触手段とウェハの縁部との間に位置させる
必要がある。従って、そのためにメッキできる面積が更に減ってしまう。
However, there is a problem in that a long metal wire is required to connect each conductive pattern to be plated to a peripheral contact. In particular, since the difference in distance between the conductive pattern to be plated near the edge of the wafer and the conductive pattern to be plated in the center of the wafer is very large, there is a problem when performing electrolytic plating on a wafer scale. is there. These differences are generally of the order of centimeters. Therefore, the difference in resistance between the metal wires connecting the conductive patterns becomes very large. This often results in a very uneven electrolysis process. The metal connection between the conductive pattern to be plated and the periphery is
It cannot be easily removed after the completion of electrolytic plating, and a wafer having a large area is required to achieve such connection, which hinders high density. Another problem is that the peripheral contact means is exposed to the electrolytic plating solution. In this case, the contact means is parasitically plated and needs to be periodically cleaned. Further, when the contact means is not used as the sealing means at the same time, there is a problem that a separate sealing means is required. These sealing means need to be located between the contact means and the edge of the wafer to avoid leakage of the plating solution to other surfaces of the wafer. Therefore, the area that can be plated is further reduced.

【0005】 (発明の開示) (発明が解決しようとする技術的課題) 本発明は、少なくとも高度な均一性を有し、寄生メッキ作用を避けることので
きる導電パターンを電解メッキするための方法とシステムを提供するものである
DISCLOSURE OF THE INVENTION Technical Problem to be Solved The present invention provides a method for electrolytic plating a conductive pattern having at least a high degree of uniformity and capable of avoiding a parasitic plating effect. System.

【0006】 (その解決方法) ある一面での本発明においては、基板の表面に形成されている複数の導電パタ
ーンにメッキを施す電解メッキシステムが開示されている。メッキ溶液をこの表
面に塗布し、基板の他の表面がこのメッキ溶液の晒されるのを阻止している。シ
ステムの第1電極はメッキ溶液に浸漬するが、第2電極は基板の別の表面と接触
させている。メッキすべき導電パターンは第2電極と一時的に電気接続されるの
で、基板の露出面に均一かつ選択的に付着される。特に、この面による本発明に
よれば、少なくとも第1表面と第2表面とを有する基板の第1表面に位置決めさ
れた少なくとも一つの導電パターンにメッキを施すシステムが開示されており、
このシステムは、 電気接続しうる電極を有する支持体と、 基板の第2表面をメッキ溶液に晒すのを阻止するシール機素とからなり、 前記電極が前記基板の第2表面と接触するように前記基盤が前記支持体に載置
できるようになっており、また、前記基板の第1表面との接点が設けられており
、前記導電パターンが前記接点と一時的に電気接続されており、前記接点が前記
電極と電気接続されてなるように構成されている。
(Solution) In one aspect of the present invention, there is disclosed an electrolytic plating system for plating a plurality of conductive patterns formed on a surface of a substrate. A plating solution is applied to this surface to prevent other surfaces of the substrate from being exposed to the plating solution. The first electrode of the system is immersed in the plating solution while the second electrode is in contact with another surface of the substrate. Since the conductive pattern to be plated is temporarily electrically connected to the second electrode, it is uniformly and selectively attached to the exposed surface of the substrate. In particular, according to the invention according to this aspect, there is disclosed a system for plating at least one conductive pattern positioned on a first surface of a substrate having at least a first surface and a second surface,
The system comprises a support having electrically connectable electrodes, and a sealing element for preventing exposure of a second surface of the substrate to a plating solution, such that the electrodes contact the second surface of the substrate. The base can be placed on the support, and a contact with the first surface of the substrate is provided, and the conductive pattern is temporarily electrically connected to the contact, The contact is configured to be electrically connected to the electrode.

【0007】 別の面での本発明においては、メッキ溶液の晒すようになっている少なくとも
第1表面と、該第1表面とは反対側の第2表面とを有する基板であって、 基板の前記第1表面に位置決めされている導電パターンと、 基板の第1表面との接点とからなり、 前記導電パターンがポリシリコンまたは非晶質シリコン導電体を介して前記接
点と一時的に電気接続され、前記接点が前記第2表面と電気接続されてなる基板
が開示されている。
According to another aspect of the invention, a substrate having at least a first surface adapted to be exposed to a plating solution and a second surface opposite the first surface, the substrate comprising: A conductive pattern positioned on the first surface, and a contact with the first surface of the substrate, wherein the conductive pattern is temporarily electrically connected to the contact via a polysilicon or amorphous silicon conductor. A substrate is disclosed in which the contact is electrically connected to the second surface.

【0008】 また別の面での本発明においては、少なくとも第1表面と第2表面とを有する
基板の表面に形成されている少なくとも一つの導電パターンにメッキを施す方法
であって、 前記基板の前記第2表面が前記電極と接触し、前記導電パターンが前記導電パ
ターンと一時的に電気接続されるように、メッキ用ホルダーの一部である電極に
基板を載置するステップと、 前記基板の前記第1表面にメッキ溶液を塗布して前記第2表面が前記メッキ溶
液に晒されるのを阻止するステップとからなる方法が開示されている。
According to another aspect of the present invention, there is provided a method of plating at least one conductive pattern formed on a surface of a substrate having at least a first surface and a second surface, the method comprising: Placing a substrate on an electrode that is part of a plating holder, such that the second surface is in contact with the electrode and the conductive pattern is temporarily electrically connected to the conductive pattern; Applying a plating solution to said first surface to prevent exposure of said second surface to said plating solution.

【0009】 (発明を実施するための最良の形態) ある一面における本発明にあっては、基板の表面に形成されている複数の導電
パターンにメッキを施す電解メッキシステムが開示されている。メッキ溶液をこ
の表面に塗布し、基板の他の表面がこのメッキ溶液の晒されるのを阻止している
。システムの第1電極はメッキ溶液に浸漬するが、第2電極は基板の別の表面と
接触させている。メッキすべき導電パターンは第2電極と一時的に電気接続され
るので、基板の露出面に均一かつ選択的に付着される。特に、この面による本発
明によれば、少なくとも第1表面と第2表面とを有する基板の第1表面に位置決
めされた少なくとも一つの導電パターンにメッキを施すシステムが開示されてお
り、このシステムは、 電気接続しうる電極を有する支持体と、 基板の第2表面をメッキ溶液に晒すのを阻止するシール機素とからなり、 前記電極が前記基板の第2表面と接触するように前記基盤が前記支持体に載置
できるようになっており、また、前記基板の第1表面との接点が設けられており
、前記導電パターンが前記接点と一時的に電気接続されており、前記接点が前記
電極と電気接続されてなるように構成されている。殊に、基板の第1表面におけ
る接点と基板の第2表面における電極との電気接続は、n型導電性もしくはp型
導電性のいずれかのドープした半導体領域、または、基板の第1表面から第2表
面へと延在する金属バイア接続部(metal via connection)であってもよい。また
、金属接点を基板の第2表面に設けてもよい。
BEST MODE FOR CARRYING OUT THE INVENTION In one aspect, the present invention discloses an electroplating system for plating a plurality of conductive patterns formed on a surface of a substrate. A plating solution is applied to this surface to prevent other surfaces of the substrate from being exposed to the plating solution. The first electrode of the system is immersed in the plating solution while the second electrode is in contact with another surface of the substrate. Since the conductive pattern to be plated is temporarily electrically connected to the second electrode, it is uniformly and selectively attached to the exposed surface of the substrate. In particular, according to the invention according to this aspect, there is disclosed a system for plating at least one conductive pattern positioned on a first surface of a substrate having at least a first surface and a second surface, the system comprising: A support having electrodes that can be electrically connected; and a sealing element for preventing the second surface of the substrate from being exposed to a plating solution, wherein the base is placed such that the electrodes are in contact with the second surface of the substrate. The support can be placed on the support, and a contact with the first surface of the substrate is provided, the conductive pattern is temporarily electrically connected to the contact, and the contact is It is configured to be electrically connected to the electrodes. In particular, the electrical connection between the contact on the first surface of the substrate and the electrode on the second surface of the substrate may be made from a doped semiconductor region, either n-type or p-type, or from the first surface of the substrate. It may be a metal via connection extending to the second surface. Also, a metal contact may be provided on the second surface of the substrate.

【0010】 本発明の好ましい実施の形態においては、基板の表面に形成されている複数の
導電パターンにメッキを施すシステムが開示されている。メッキすべき各導電パ
ターンは、ポリシリコンまたは非晶質シリコン導電体を介して、基板の第1表面
への接点と一時的に電気接続されている。殊に、導電パターンは第1ダイに位置
決めされ、対応する接点は、前記第1ダイとは別の第2ダイに位置決めされてい
る。好ましくは、前記第2ダイは前記第1ダイに近接していてポリシリコンまた
は非晶質シリコン導電体をできるだけ短くして接続部の抵抗を最小限にするのが
望ましい。それにより、ほぼ均一にメッキを施すことができる。
In a preferred embodiment of the present invention, a system for plating a plurality of conductive patterns formed on a surface of a substrate is disclosed. Each conductive pattern to be plated is temporarily electrically connected to a contact to the first surface of the substrate via a polysilicon or amorphous silicon conductor. In particular, the conductive pattern is positioned on a first die, and the corresponding contacts are positioned on a second die separate from said first die. Preferably, the second die is close to the first die and the polysilicon or amorphous silicon conductor is made as short as possible to minimize the resistance of the connection. Thereby, plating can be performed almost uniformly.

【0011】 本発明の別の実施の形態では、基板の表面に形成されている複数の導電パター
ンにメッキを施すシステムであって、導電パターンの少なくとも一部分と基板の
第1表面との接点との何れか一方、または、両方が前記一部分にメッキが施され
るのを阻止する層で被覆されているシステムが開示されている。殊にこの層はレ
ジスト層であってもよい。このようにすることで、一般に望ましくないものとさ
れている、基板の第1表面への接点にメッキが施されるのを避けることができる
In another embodiment of the present invention, there is provided a system for plating a plurality of conductive patterns formed on a surface of a substrate, the system comprising: a contact between at least a portion of the conductive pattern and a first surface of the substrate. A system is disclosed in which either or both are coated with a layer that prevents the portion from being plated. In particular, this layer may be a resist layer. In this way, plating, which is generally undesirable, on the contact to the first surface of the substrate can be avoided.

【0012】 基板としては、導電材料からなるものであってもよく、または、ドープされた
半導体材料からなるものであってもよい。特に、n型導電性ないしp型導電性の
シリコン半導体ウェハが利用できる。メッキ溶液としては、市販されて入手しう
るものならどのようなものであってもよい。特にAg、Cu、Au、Pt、Ti
、Ni、Coからなる群から選ばれた元素を含有するメッキ液が好ましい。導電
性パターンは通常、金属パターンである。特にAl含有もしくはCu含有パター
ンが利用できる。
The substrate may be made of a conductive material, or may be made of a doped semiconductor material. In particular, an n-type or p-type silicon semiconductor wafer can be used. Any plating solution may be used as long as it is commercially available. In particular, Ag, Cu, Au, Pt, Ti
, Ni, and a plating solution containing an element selected from the group consisting of Co are preferable. The conductive pattern is usually a metal pattern. In particular, an Al-containing or Cu-containing pattern can be used.

【0013】 本発明の別の面においては、メッキ溶液の晒すようになっている少なくとも第
1表面と、該第1表面とは反対側の第2表面とを有する基板であって、 基板の前記第1表面に位置決めされている導電パターンと、 基板の第1表面との接点とからなり、 前記導電パターンがポリシリコンまたは非晶質シリコン導電体を介して前記接
点と一時的に電気接続され、前記接点が前記第2表面と電気接続されてなる基板
が開示されている。
In another aspect of the invention, a substrate having at least a first surface adapted to be exposed to a plating solution and a second surface opposite the first surface, wherein A conductive pattern positioned on the first surface, and a contact with the first surface of the substrate, wherein the conductive pattern is temporarily electrically connected to the contact via a polysilicon or amorphous silicon conductor; A substrate having the contact electrically connected to the second surface is disclosed.

【0014】 また別の面での本発明においては、少なくとも第1表面と第2表面とを有する
基板の表面に形成されている少なくとも一つの導電パターンにメッキを施す方法
であって、 前記基板の前記第2表面が前記電極と接触し、前記導電パターンが前記導電パ
ターンと一時的に電気接続されるように、メッキ用ホルダーの一部である電極に
基板を載置するステップと、 前記基板の前記第1表面にメッキ溶液を塗布して前記第2表面が前記メッキ溶
液に晒されるのを阻止するステップとからなる方法が開示されている。
According to another aspect of the present invention, there is provided a method of plating at least one conductive pattern formed on a surface of a substrate having at least a first surface and a second surface, the method comprising: Placing a substrate on an electrode that is part of a plating holder, such that the second surface is in contact with the electrode and the conductive pattern is temporarily electrically connected to the conductive pattern; Applying a plating solution to said first surface to prevent exposure of said second surface to said plating solution.

【0015】 本発明の別の実施の形態ではメッキ溶液が開示されており、そこでは、基板の
第1表面に形成されている導電パターンを基板への接点と一時的に接続するポリ
シリコンないし非晶質シリコン導電体を形成し、前記接点と前記電極との間に電
気接続を設けることにより電極と導電パターンとを一時的に電気接続している。
接点と電極との間の電気接続の抵抗は、基板の第1表面における接点の位置とは
ほぼ無関係である。従って、メッキ操作において基板にわたって高度に均一性を
えるためには、ポリシリコンないし非晶質シリコン導電体の長さをできるだけ短
くするのが望ましい。他方、シリコンないし非晶質シリコン導電体が形成する接
続を、メッキ操作の後に切断するのは容易である。従って、好ましくは、導電パ
ターンは第1ダイに、前記接点はこの第1ダイとは別の第2ダイに位置決めする
のが望ましいのである。このようにすることで、基板のダイシング時に接続部を
切断することができる。より好ましくは、前記第1及び第2ダイは互いに近接し
ているのが望ましい。
[0015] In another embodiment of the present invention, a plating solution is disclosed, wherein a polysilicon or non-conductive material temporarily connects a conductive pattern formed on a first surface of a substrate with a contact to the substrate. A crystalline silicon conductor is formed, and an electrical connection is provided between the contact and the electrode to temporarily electrically connect the electrode and the conductive pattern.
The resistance of the electrical connection between the contact and the electrode is substantially independent of the position of the contact on the first surface of the substrate. Therefore, in order to obtain a high degree of uniformity across the substrate in the plating operation, it is desirable to minimize the length of the polysilicon or amorphous silicon conductor. On the other hand, it is easy to break the connection formed by the silicon or amorphous silicon conductor after the plating operation. Therefore, it is preferable that the conductive pattern is positioned on the first die and the contact is positioned on the second die different from the first die. By doing so, the connection portion can be cut at the time of dicing the substrate. More preferably, the first and second dies are close to each other.

【0016】 本発明の別の実施の形態においては、メッキ溶液を塗布する前に導電パターン
にレジスト層を設けると共に、このレジスト層を、少なくとも一つの被覆部と、
メッキ溶液に晒しうる少なくとも一つの非被覆部とを形成するようにパターン化
する方法が開示されている。
In another embodiment of the present invention, a resist layer is provided on the conductive pattern before applying the plating solution, and the resist layer is provided with at least one coating portion,
A method is disclosed for patterning to form at least one uncoated portion that can be exposed to a plating solution.

【0017】 本発明の実施の形態においては、一例として、複数のアルミパターンに電解メ
ッキを選択的に施すシステムと方法とが開示されている。メッキを施すべきアル
ミパターンは、p型導電性を有するシリコンウェハの前面に形成されている。メ
ッキを施すべき各アルミパターン(図1)は、ポリシリコン線を介してウェハの前
面におけるウェハのp型基板領域へのアルミ接点と接続されている。この接点は
近接するダイに設けられている。ポリシリコン線は少なくとも一つの誘電体操を
介してウェハとは絶縁されている。このポリシリコン線はダイシング線(図2)に
沿って延在している。従って、メッキすべき全てのアルミパターンは、アルミ金
属接点が設けられていてもよいウェハの裏面に電気接続されている。
In the embodiments of the present invention, as an example, a system and a method for selectively performing electrolytic plating on a plurality of aluminum patterns are disclosed. The aluminum pattern to be plated is formed on the front surface of a silicon wafer having p-type conductivity. Each aluminum pattern to be plated (FIG. 1) is connected via a polysilicon line to an aluminum contact to the p-type substrate region of the wafer on the front side of the wafer. This contact is provided on an adjacent die. The polysilicon line is insulated from the wafer via at least one dielectric. This polysilicon line extends along the dicing line (FIG. 2). Thus, all aluminum patterns to be plated are electrically connected to the backside of the wafer, which may be provided with aluminum metal contacts.

【0018】 メッキ溶液を塗布するに先立って、電気接続しうる電極を有する支持体に、ウ
ェハの裏面と電極とが電気接続されるようにウェハを載置する。この支持体は、
メッキ操作に適するように工夫したウェハホルダーの一部分である。メッキ操作
時においては、メッキ溶液をウェハの前面と接触させる一方、裏面は、前述のウ
ェハホルダー(図3)の一部を構成するシール機素によりシールさせる。特に、こ
のシール機素は、基板の裏面がメッキ溶液に晒されるのを阻止するシールリング
である。ウェハの裏面は同一寸法の裏面電極と電気接続されている。対向電極と
しての類似の電極をメッキ溶液に浸漬することにより、均質な電界が惹起される
。メッキ操作は定電流電解メッキ法、例えば、裏面電極と対向電極との間の電位
を調整することにより電流を一定に保っている。本例によれば、銀が電解メッキ
されるようになっており、メッキ溶液としてアルカリ性銀溶液を利用している。
裏面電極には負電位が印加される。
Prior to applying the plating solution, the wafer is placed on a support having electrodes that can be electrically connected so that the back surface of the wafer and the electrodes are electrically connected. This support is
It is a part of a wafer holder devised so as to be suitable for a plating operation. During the plating operation, the plating solution is brought into contact with the front surface of the wafer, while the back surface is sealed with a sealing element constituting a part of the wafer holder (FIG. 3). In particular, the sealing element is a sealing ring that prevents the backside of the substrate from being exposed to the plating solution. The back surface of the wafer is electrically connected to a back electrode of the same size. By immersing a similar electrode as the counter electrode in the plating solution, a homogeneous electric field is created. In the plating operation, the current is kept constant by a constant current electrolytic plating method, for example, by adjusting the potential between the back electrode and the counter electrode. According to this example, silver is electrolytically plated, and an alkaline silver solution is used as a plating solution.
A negative potential is applied to the back electrode.

【0019】 基板の前面における基板へのアルミ接点にメッキがかかるのを避けるためには
、正極フォトレジスト層(AZ4562)を用いて、メッキ作用の発生しない領域
を覆うようにしている。
In order to avoid plating on the aluminum contact to the substrate on the front surface of the substrate, a positive photoresist layer (AZ4562) is used to cover an area where plating does not occur.

【0020】 最後に、ウェハを剥取ってダイシングする。図4と図5とは、ポリシリコン線
の断面図と上面図とをそれぞれ示している。ポリシリコン線をダイシングするこ
とにより、電解メッキを施した構造物がそれぞれの基板接点から分離される。
Finally, the wafer is peeled off and diced. 4 and 5 show a cross-sectional view and a top view, respectively, of a polysilicon line. By dicing the polysilicon lines, the electrolytically plated structures are separated from their respective substrate contacts.

【0021】 基板を電極のための接触層として利用することにより、メッキを施すべき領域
と電気接点との間の電気抵抗を、全てのメッキを施した構造物にわたり、特にポ
リシリコン線の長さを充分短くし、このポリシリコン線の抵抗率を充分低くすれ
ば、ほぼ同一にすることができる。この長さは、ポリシリコン線の抵抗値が、導
電パターンとウェハの裏面との接続部の全抵抗値に対しては無視できるほどの値
となるようにするためにも、充分短いのでなければならない。従って、メッキ操
作の均一性を増加させることができる、還元すれば、全ウェハにわたってメッキ
を施した材料の付着厚みの均質性を増加させることができる。本例ではメッキを
施した材料は銀である。
By using the substrate as a contact layer for the electrodes, the electrical resistance between the area to be plated and the electrical contacts is increased over all the plated structures, in particular the length of the polysilicon line. Can be made substantially the same by making the resistance of the polysilicon line sufficiently short and the resistivity of the polysilicon line sufficiently low. This length must be short enough so that the resistance of the polysilicon line is negligible to the total resistance of the connection between the conductive pattern and the backside of the wafer. No. Therefore, the uniformity of the plating operation can be increased. If reduced, the uniformity of the adhesion thickness of the plated material over the entire wafer can be increased. In this example, the plated material is silver.

【0022】 ポリシリコン線にわたってダイシングすることにより、個々の電解メッキ済パ
ターンが互いに分離され、最早基板とは接触していなくなる。ダイシング線にわ
たって延在するポリシリコンないし非晶質シリコン線を利用することにより、ダ
イシングの後に基板と短絡する電解メッキパターンが形成される可能性を減少さ
せることができる。ダイシング線にわたって延在する接点への接続部を形成する
のに金属線やリード線を用いた場合、電解メッキ済パターンは、金属の切りくず
や残留物がためにダイシング後でも基板と接触したままとなることがある。
By dicing over the polysilicon lines, the individual electroplated patterns are separated from one another and are no longer in contact with the substrate. Utilizing polysilicon or amorphous silicon lines extending across the dicing lines can reduce the likelihood of forming an electrolytic plating pattern that will short circuit with the substrate after dicing. If metal or lead wires are used to form connections to contacts that extend across the dicing line, the electroplated pattern will remain in contact with the substrate even after dicing due to metal chips and residues. It may be.

【0023】 本発明による前述のと同一メッキ施与システムと方法とは、別の溶液を用い、
負電位に代えて正電位を裏面電極に印加すれば、ウェハスケールの電気化学塩素
化(electrochemical chloridation)に利用することもできる。特に、銀の電気化
学塩素化に適している。バルク銀電極(ワイヤ)の電気化学塩素化法は、標準的な
基準電極の形成に利用できる。その利点は、電気化学塩素化法を用いて形成され
るAgCl層の品質が、化学塩素化法を用いて形成したものよりも良好になるこ
とである。従って、本発明によれば、ウェハスケールのAg/AgCl基準電極が、電
解メッキ済銀と電気化学塩素化塩化銀(electrochemically chloridized silver
chloride)を用いることにより形成できる。
The same plating application system and method as described above according to the invention uses a different solution,
If a positive potential is applied to the back electrode instead of the negative potential, it can be used for wafer-scale electrochemical chloridation. In particular, it is suitable for electrochemical chlorination of silver. Electrochemical chlorination of bulk silver electrodes (wires) can be used to form standard reference electrodes. The advantage is that the quality of the AgCl layer formed using the electrochemical chlorination method is better than that formed using the chemical chlorination method. Thus, according to the present invention, a wafer-scale Ag / AgCl reference electrode is formed by electroplating silver and electrochemically chloridized silver.
chloride).

【図面の簡単な説明】[Brief description of the drawings]

【図1】 メッキすべき複数の構造物を示す。各構造物(境界(2)付)は、ダ
イシング線(1)を横切るポリシリコンストライプに接続されている。
FIG. 1 shows a plurality of structures to be plated. Each structure (with boundary (2)) is connected to a polysilicon stripe crossing the dicing line (1).

【図2】 互いに近接する第1ダイの金属(3)と第2ダイとを示す。ポリシ
リコンストライプ(4)はダイシング線(1)にわたって前記金属(3)から延在して
、前記第2台における基板接点(5)に接続されている。
FIG. 2 shows a first die metal (3) and a second die in close proximity to each other. A polysilicon stripe (4) extends from the metal (3) over the dicing line (1) and is connected to a substrate contact (5) on the second stage.

【図3】 裏面接点を有するメッキ用ホルダーからなるメッキ用システムを
示す。ウェハの第2表面がメッキ溶液に晒されるのを防ぐシール手段(6)が見え
る。裏面接点手段もある。
FIG. 3 shows a plating system comprising a plating holder with a back contact. Sealing means (6) are visible which prevent the second surface of the wafer from being exposed to the plating solution. There is also a back contact means.

【図4】 ポリシリコンストライプの断面図を示す。ポリシリコンストライ
プにわたってダイシングすると、電解メッキ済構造物が基板接点から分離する。
FIG. 4 shows a cross-sectional view of a polysilicon stripe. Dicing across the polysilicon stripe separates the electroplated structure from the substrate contacts.

【図5】 ポリシリコンストライプの上面図を示す。FIG. 5 shows a top view of a polysilicon stripe.

【手続補正書】特許協力条約第34条補正の翻訳文提出書[Procedural Amendment] Submission of translation of Article 34 Amendment of the Patent Cooperation Treaty

【提出日】平成12年8月31日(2000.8.31)[Submission date] August 31, 2000 (2000.8.31)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,SD,SL,SZ,UG,ZW),E A(AM,AZ,BY,KG,KZ,MD,RU,TJ ,TM),AE,AL,AM,AT,AU,AZ,BA ,BB,BG,BR,BY,CA,CH,CN,CU, CZ,DE,DK,EE,ES,FI,GB,GD,G E,GH,GM,HR,HU,ID,IL,IN,IS ,JP,KE,KG,KP,KR,KZ,LC,LK, LR,LS,LT,LU,LV,MD,MG,MK,M N,MW,MX,NO,NZ,PL,PT,RO,RU ,SD,SE,SG,SI,SK,SL,TJ,TM, TR,TT,UA,UG,US,UZ,VN,YU,Z A,ZW (72)発明者 フィリップ・ファン・ステーンキステ ベルギー、ベー−9870マヘレン、フーフェ ストラート12番 (72)発明者 クリス・ベールト ベルギー、ベー−3001ルーヴァン、シン ト・ヨーリスラーン9番 (72)発明者 ヴァルター・グムブレヒト ドイツ連邦共和国デー−91074ヘルツォゲ ナウラッハ、イン・デア・ローテ1番 (72)発明者 フィリッペ・アルクヴィント ドイツ連邦共和国デー−91074ヘルツォゲ ナウラッハ、シュテガーシュトラーセ13ア ー番 Fターム(参考) 4K024 AA01 AA03 AA09 AA10 AA11 AA12 AB01 BA06 BA09 BB12 BC10 CB26 FA07 FA08 GA16 4M104 BB04 BB05 BB06 BB08 BB09 BB14 DD52 ──────────────────────────────────────────────────続 き Continuation of front page (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE ), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR , BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS , JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, YU, ZA, ZW (72) Inventor Philip van Steinkiste Belgium, Bö-9870 Machelen, Hufestraat 12 (72) Inventor Chris Beert Belgium, Bée-3001 Louvain, Sint-Jörisland 9 (72) Inventor Walter Gumbrecht Germany Day 91074 Herzoge Naurach, In Der Rote No. 1 (72) Inventor Filippe Alkwind Germany Day-91074 Herzoge Naurach, Stegerstr. None (reference) 4K024 AA01 AA03 AA09 AA10 AA11 AA12 AB01 BA06 BA09 BB12 BC10 CB26 FA07 FA08 GA16 4M104 BB04 BB05 BB06 BB08 BB09 BB14 DD52

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも第1表面と第2表面とを有する基板の第1表面に
位置決めされた少なくとも一つの導電パターンにメッキを施すシステムであって
、 電気接続しうる電極を有する支持体と、 基板の第2表面をメッキ溶液に晒すのを阻止するシール機素とからなり、 前記電極が前記基板の第2表面と接触するように前記基盤が前記支持体に載置
できるようになっており、また、前記基板の第1表面との接点が設けられており
、前記導電パターンが前記接点と一時的に電気接続されており、前記接点が前記
電極と電気接続されてなるメッキシステム。
1. A system for plating at least one conductive pattern positioned on a first surface of a substrate having at least a first surface and a second surface, comprising: a support having electrically connectable electrodes; A sealing element for preventing exposure of the second surface of the substrate to the plating solution, wherein the substrate can be placed on the support such that the electrode contacts the second surface of the substrate. Also, a plating system is provided, wherein a contact with the first surface of the substrate is provided, the conductive pattern is temporarily electrically connected to the contact, and the contact is electrically connected to the electrode.
【請求項2】 請求項1に記載のものであって、前記導電パターンは、ポリ
シリコン導電体または非晶質シリコン導電体を介して基板の第1表面への前記接
点と一時的に電気接続されていることよりなるメッキシステム。
2. The method of claim 1, wherein the conductive pattern is temporarily electrically connected to the contact to the first surface of the substrate via a polysilicon conductor or an amorphous silicon conductor. A plating system consisting of:
【請求項3】 請求項2に記載のものであって、前記導電パターンは第1ダ
イに、また、前記接点は、前記第1ダイとは異なる第2ダイにそれぞれ位置決め
されていることよりなるメッキシステム。
3. The method according to claim 2, wherein the conductive pattern is positioned on a first die, and the contact is positioned on a second die different from the first die. Plating system.
【請求項4】 請求項1に記載のものであって、前記第1表面における前記
導電パターンの一部分が、当該一部分にメッキがかかるのを防ぐためにレジスト
層により覆われてなるメッキシステム。
4. The plating system according to claim 1, wherein a part of the conductive pattern on the first surface is covered with a resist layer to prevent the part from being plated.
【請求項5】 請求項1に記載のものであって、前記基板が導電材料または
ドープした半導体材料からなるメッキシステム。
5. The plating system according to claim 1, wherein the substrate is made of a conductive material or a doped semiconductor material.
【請求項6】 請求項1に記載のものであって、基板の前記第2表面に金属
接点が設けられてなるメッキシステム。
6. The plating system according to claim 1, wherein a metal contact is provided on the second surface of the substrate.
【請求項7】 請求項1に記載のものであって、前記メッキ溶液が、Ag、
Cu、Au、Pt、Ti、Ni、Coからなる群から選ばれた元素からなるメッ
キシステム。
7. The method according to claim 1, wherein the plating solution is Ag,
A plating system comprising an element selected from the group consisting of Cu, Au, Pt, Ti, Ni, and Co.
【請求項8】 メッキ溶液の晒すようになっている少なくとも第1表面と、
該第1表面とは反対側の第2表面とを有する基板であって、 基板の前記第1表面に位置決めされている導電パターンと、 基板の第1表面との接点とからなり、 前記導電パターンがポリシリコンまたは非晶質シリコン導電体を介して前記接
点と一時的に電気接続され、前記接点が前記第2表面と電気接続されていること
よりなる基板。
8. At least a first surface adapted to be exposed to a plating solution;
A substrate having a second surface opposite to the first surface, comprising: a conductive pattern positioned on the first surface of the substrate; and a contact point with the first surface of the substrate; Is electrically connected to the contact via a polysilicon or amorphous silicon conductor, and the contact is electrically connected to the second surface.
【請求項9】 少なくとも第1表面と第2表面とを有する基板の表面に形成
されている少なくとも一つの導電パターンにメッキを施す方法であって、 前記基板の前記第2表面が前記電極と接触し、前記導電パターンが前記導電パ
ターンと一時的に電気接続されるように、メッキ用ホルダーの一部である電極に
基板を載置するステップと、 前記基板の前記第1表面にメッキ溶液を塗布して前記第2表面が前記メッキ溶
液に晒されるのを阻止するステップとからなるメッキ方法。
9. A method for plating at least one conductive pattern formed on a surface of a substrate having at least a first surface and a second surface, wherein the second surface of the substrate contacts the electrode. Placing a substrate on an electrode that is part of a plating holder so that the conductive pattern is temporarily electrically connected to the conductive pattern; and applying a plating solution to the first surface of the substrate. And preventing the second surface from being exposed to the plating solution.
【請求項10】 請求項10に記載の方法であって、前記電極と前記導電パ
ターンとは、基板の第1表面に形成されている導電パターンを基板への接点と一
時的に接続するポリシリコンないし非晶質シリコン導電体を形成し、前記接点と
前記電極との間に電気接続を設けることにより一時的に電気接続していることよ
りなるメッキ方法。
10. The method according to claim 10, wherein the electrode and the conductive pattern are polysilicon that temporarily connects the conductive pattern formed on the first surface of the substrate to a contact to the substrate. A plating method comprising forming an amorphous silicon conductor and providing an electrical connection between the contact and the electrode to temporarily make an electrical connection.
【請求項11】 請求項10に記載の方法であって、前記導電パターンは第
1ダイに、また、前記接点は、前記第1ダイとは異なる第2ダイにそれぞれ位置
決めされてなるメッキ方法。
11. The plating method according to claim 10, wherein the conductive pattern is positioned on a first die, and the contact is positioned on a second die different from the first die.
【請求項12】 請求項11に記載の方法であって、前記導電パターンにメ
ッキを施したあと、基板をダイシングするステップを更に設けてなるメッキ方法
12. The plating method according to claim 11, further comprising a step of dicing the substrate after plating the conductive pattern.
【請求項13】 請求項9に記載の方法であって、メッキ溶液を塗布する前
に導電パターンにレジスト層を設けると共に、このレジスト層を、少なくとも一
つの被覆部と、メッキ溶液に晒しうる少なくとも一つの非被覆部とを形成するよ
うにパターン化することよりなるメッキ方法。
13. The method according to claim 9, wherein a resist layer is provided on the conductive pattern before applying the plating solution, and the resist layer is exposed to at least one coating portion and the plating solution. A plating method comprising patterning to form one uncoated portion.
【請求項14】 請求項9に記載の方法であって、前記メッキ溶液が、Ag
、Cu、Au、Pt、Ti、Ni、Coからなる群から選ばれた元素からなるメ
ッキ方法。
14. The method according to claim 9, wherein the plating solution is Ag.
, Cu, Au, Pt, Ti, Ni, and a plating method comprising an element selected from the group consisting of Co.
JP2000562941A 1998-07-24 1999-07-14 Electroplating system for conductive pattern and electroplating method thereof Pending JP2002521575A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9397498P 1998-07-24 1998-07-24
US06/093,974 1998-07-24
PCT/BE1999/000090 WO2000007229A1 (en) 1998-07-24 1999-07-14 A system and a method for plating of a conductive pattern

Publications (1)

Publication Number Publication Date
JP2002521575A true JP2002521575A (en) 2002-07-16

Family

ID=22242015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000562941A Pending JP2002521575A (en) 1998-07-24 1999-07-14 Electroplating system for conductive pattern and electroplating method thereof

Country Status (4)

Country Link
EP (1) EP1114450A1 (en)
JP (1) JP2002521575A (en)
AU (1) AU5141999A (en)
WO (1) WO2000007229A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018021221A (en) * 2016-08-02 2018-02-08 古河電気工業株式会社 Silver coated material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6701136A (en) * 1967-01-25 1968-07-26
DE2830761A1 (en) * 1978-07-13 1980-01-24 Bosch Gmbh Robert Thickened anode contact Schottky diode production - involves electroplating by passing current in forward direction through diode to plating anode
JPS57153431A (en) * 1981-03-17 1982-09-22 Mitsubishi Electric Corp Electroplating method for semiconductor wafer
JPS60128615A (en) * 1983-12-15 1985-07-09 Sumitomo Electric Ind Ltd Electrolyte plating method for semiconductor wafer
KR900008647B1 (en) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 A method for manufacturing three demensional i.c.
FR2742452B1 (en) * 1995-12-18 1998-01-16 Commissariat Energie Atomique SUPPORT FOR ELECTROCHEMICAL DEPOSIT

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018021221A (en) * 2016-08-02 2018-02-08 古河電気工業株式会社 Silver coated material

Also Published As

Publication number Publication date
EP1114450A1 (en) 2001-07-11
WO2000007229A1 (en) 2000-02-10
AU5141999A (en) 2000-02-21

Similar Documents

Publication Publication Date Title
US6942780B2 (en) Method and apparatus for processing a substrate with minimal edge exclusion
US7416975B2 (en) Method of forming contact layers on substrates
US6071388A (en) Electroplating workpiece fixture having liquid gap spacer
JP2005501963A5 (en)
KR20010033664A (en) A single step electroplating process for interconnect via fill and metal line patterning
US20040178059A1 (en) Controlled potential anodic etching process for the selective removal of conductive thin films
US6291332B1 (en) Electroless plated semiconductor vias and channels
US20070141818A1 (en) Method of depositing materials on full face of a wafer
US20050092610A1 (en) Method of electroplating and varying the resistance of a wafer
JP2002521575A (en) Electroplating system for conductive pattern and electroplating method thereof
CN110854066A (en) Semiconductor electroplating method
US6758958B1 (en) System and a method for plating of a conductive pattern
US4011144A (en) Methods of forming metallization patterns on beam lead semiconductor devices
US5403466A (en) Silver plating process for lead frames
US6638840B1 (en) Electrode for electroplating planar structures
US6589816B2 (en) Method of forming metal connection elements in integrated circuits
JP2530088B2 (en) Electrical connection method between semiconductor chips
JPS62188798A (en) Contact pin for plating
JP3119352B2 (en) Method for forming plated structure of semiconductor device
US7028399B2 (en) Wiring process
JPH03155134A (en) Wiring electrode of integrated circuit
JP2003532291A (en) Method of forming conductive paint in semiconductor device
JP2007311576A (en) Semiconductor chip and method for forming lead wiring thereof
TW200415771A (en) Method for eliminating metal deposition on alignment mark
JPS63114145A (en) Manufacture of semiconductor device