JP2002507328A - 基板のエッチングに際してマイクロローディングを改善する方法および装置 - Google Patents
基板のエッチングに際してマイクロローディングを改善する方法および装置Info
- Publication number
- JP2002507328A JP2002507328A JP50583299A JP50583299A JP2002507328A JP 2002507328 A JP2002507328 A JP 2002507328A JP 50583299 A JP50583299 A JP 50583299A JP 50583299 A JP50583299 A JP 50583299A JP 2002507328 A JP2002507328 A JP 2002507328A
- Authority
- JP
- Japan
- Prior art keywords
- microloading
- power
- power source
- etchant
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000005530 etching Methods 0.000 title claims description 68
- 238000012545 processing Methods 0.000 claims abstract description 35
- 238000001465 metallisation Methods 0.000 claims description 17
- 238000009616 inductively coupled plasma Methods 0.000 claims description 9
- 230000001629 suppression Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 5
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 description 31
- 238000005516 engineering process Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 9
- 238000013459 approach Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000001976 improved effect Effects 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 230000002596 correlated effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BULVZWIRKLYCBC-UHFFFAOYSA-N phorate Chemical compound CCOP(=S)(OCC)SCSCC BULVZWIRKLYCBC-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32174—Circuits specially adapted for controlling the RF discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/0203—Protection arrangements
- H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディン グを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを形 成するために第1のエッチング剤でエッチングされるものであり、前記プラズマ 処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1電 力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを有 しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1データ・セットの前記電力比のうちから、マイクロローディングの所 望のレベルを生じる一つの電力比を確認する工程と、 前記電力比が前記第1データ・セット中に存在しないときに、前記基板をエッ チングするために、前記第1エッチング剤とは異なる第2エッチング剤であって 前記第1エッチング剤よりも大きな抑制特性を有する前記第2エッチング剤を使 用する工程と、 前記電力比が前記第1データ・セット中にあるときには、前記電力比に基づい て前記第1電力源および前記第2電力源のうちの第一のものに第1設定値を設定 して、前記第1エッチング剤で前記基板をエッチングする際にマイクロローディ ングの前記所望のレベルを達成する工程と、 を備える方法。 2.前記複数のデータ・セットは、数値表として予め決定されたものである、 請求項1に記載の方法。 3.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、前 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項1に記載の方法。 4.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力源 のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベルを 実質的に一定に維持する工程を含む、請求項1に記載の方法。 5.前記トレンチは、メタライゼーション層中のトレンチである、請求項1に 記載の方法。 6.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーである 、請求項1に記載の方法。 7.前記第1エッチング剤はCl2とBCl3を含んでおり、前記第2エッチン グ剤はCl2とCHF3を含んでいる、請求項1に記載の方法。 8.前記基板は、集積回路ダイを形成するために使用される、請求項1に記載 の方法。 9.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディン グを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを形 成するために第1のエッチング剤でエッチングされるものであり、前記プラズマ 処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1電 力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを有 しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1データ・セットから、前記電力比を前記所定のトレンチ幅についての 前記マイクロローディング・パーセンテージに相関付ける第2データ・セットを 推定する工程と、 前記第2データ・セットの前記電力比の中から、マイクロローディングの所望 のレベルを生じる一つの電力比を確認する工程と、 前記電力比に基づいて前記第1電力源と前記第2電力源の一つに第1設定値を 設定して、マイクロローディングの前記所望レベルを達成する工程と、 を備える方法。 10.前記複数のデータ・セットは、数値表として予め決定されたものである 、請求項9に記載の方法。 11.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項9に記載の方法。 12.前記第1トレンチ幅は、前記所定のトレンチ幅より大きいトレンチ幅で あり、前記第2データ・セットは、前記第1データ・セットを表わす第1曲線と 実質的に類似の形状であって前記第1曲線から+Y方向にオフセットしている推 定曲線を表わす、請求項9に記載の方法。 13.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力 源のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベル を実質的に一定に維持する工程を含む、請求項9に記載の方法。 14.前記トレンチは、メタライゼーション層中のトレンチである、請求項9 に記載の方法。 15.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーであ る、請求項9に記載の方法。 16.前記基板は、集積回路ダイを形成するために使用される、請求項9に記 載の方法。 17.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディ ングを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを 形成するために第1のエッチング剤でエッチングされるものであり、前記プラズ マ処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1 電力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを 有しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1トレンチ幅と前記所定のトレンチ幅の間のマイクロローディング・パ ーセンテージの変化を推定する工程と、 前記第1データ・セットの中から、所望レベルのローディングと前記マイクロ ローディング・パーセンテージの変化とを加算したものを表わす第1マイクロロ ーディング・レベルと、第1電力比とを関連づける第1データ・ポイントを確認 する工程と、 前記第1電力比に基づいて前記第1電力源と前記第2電力源の一つに第1設定 値を設定して、マイクロローディングの前記所望レベルを達成する工程と、 を備える方法。 18.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項17に記載の方法 。 19.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力 源のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベル を実質的に一定に維持する工程を含む、請求項17に記載の方法。 20.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーであ る、請求項17に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/883,860 | 1997-06-27 | ||
US08/883,860 US6087266A (en) | 1997-06-27 | 1997-06-27 | Methods and apparatus for improving microloading while etching a substrate |
PCT/US1998/013443 WO1999000832A1 (en) | 1997-06-27 | 1998-06-24 | Methods and apparatus for improving microloading while etching a substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002507328A true JP2002507328A (ja) | 2002-03-05 |
JP4384731B2 JP4384731B2 (ja) | 2009-12-16 |
Family
ID=25383476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50583299A Expired - Lifetime JP4384731B2 (ja) | 1997-06-27 | 1998-06-24 | 基板のエッチングに際してマイクロローディングを改善する方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US6087266A (ja) |
EP (1) | EP0993685B1 (ja) |
JP (1) | JP4384731B2 (ja) |
KR (1) | KR100542665B1 (ja) |
AT (1) | ATE371264T1 (ja) |
DE (1) | DE69838292T2 (ja) |
IL (1) | IL133722A (ja) |
TW (1) | TW447038B (ja) |
WO (1) | WO1999000832A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6492281B1 (en) * | 2000-09-22 | 2002-12-10 | Advanced Micro Devices, Inc. | Method of fabricating conductor structures with metal comb bridging avoidance |
US6495469B1 (en) | 2001-12-03 | 2002-12-17 | Taiwan Semiconductor Manufacturing Company | High selectivity, low etch depth micro-loading process for non stop layer damascene etch |
WO2004025343A1 (ja) * | 2002-09-11 | 2004-03-25 | Fujitsu Limited | 光デバイス及びその製造方法 |
US7767508B2 (en) * | 2006-10-16 | 2010-08-03 | Advanced Micro Devices, Inc. | Method for forming offset spacers for semiconductor device arrangements |
CN102420124B (zh) * | 2011-05-26 | 2014-04-02 | 上海华力微电子有限公司 | 一种介质层刻蚀方法 |
US10069490B2 (en) * | 2016-02-02 | 2018-09-04 | Globalfoundries Inc. | Method, apparatus and system for voltage compensation in a semiconductor wafer |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4267012A (en) * | 1979-04-30 | 1981-05-12 | Fairchild Camera & Instrument Corp. | Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer |
US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
US4878994A (en) * | 1987-07-16 | 1989-11-07 | Texas Instruments Incorporated | Method for etching titanium nitride local interconnects |
DE3842758A1 (de) * | 1988-12-19 | 1990-06-21 | Siemens Ag | Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen |
JP2528962B2 (ja) * | 1989-02-27 | 1996-08-28 | 株式会社日立製作所 | 試料処理方法及び装置 |
US5429070A (en) * | 1989-06-13 | 1995-07-04 | Plasma & Materials Technologies, Inc. | High density plasma deposition and etching apparatus |
US4980018A (en) * | 1989-11-14 | 1990-12-25 | Intel Corporation | Plasma etching process for refractory metal vias |
EP0489407A3 (en) * | 1990-12-03 | 1992-07-22 | Applied Materials, Inc. | Plasma reactor using uhf/vhf resonant antenna source, and processes |
US5217570A (en) * | 1991-01-31 | 1993-06-08 | Sony Corporation | Dry etching method |
KR100293830B1 (ko) * | 1992-06-22 | 2001-09-17 | 리차드 에이치. 로브그렌 | 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법 |
US5256245A (en) * | 1992-08-11 | 1993-10-26 | Micron Semiconductor, Inc. | Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device |
US5326427A (en) * | 1992-09-11 | 1994-07-05 | Lsi Logic Corporation | Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation |
JPH06151382A (ja) * | 1992-11-11 | 1994-05-31 | Toshiba Corp | ドライエッチング方法 |
US5387556A (en) * | 1993-02-24 | 1995-02-07 | Applied Materials, Inc. | Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2 |
US5545289A (en) * | 1994-02-03 | 1996-08-13 | Applied Materials, Inc. | Passivating, stripping and corrosion inhibition of semiconductor substrates |
JP2809087B2 (ja) * | 1994-02-15 | 1998-10-08 | 日本電気株式会社 | 配線形成方法 |
US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
US5620615A (en) * | 1994-05-13 | 1997-04-15 | Micron Technology, Inc. | Method of etching or removing W and WSix films |
US5496762A (en) * | 1994-06-02 | 1996-03-05 | Micron Semiconductor, Inc. | Highly resistive structures for integrated circuits and method of manufacturing the same |
US5779926A (en) * | 1994-09-16 | 1998-07-14 | Applied Materials, Inc. | Plasma process for etching multicomponent alloys |
US5783101A (en) * | 1994-09-16 | 1998-07-21 | Applied Materials, Inc. | High etch rate residue free metal etch process with low frequency high power inductive coupled plasma |
US5609775A (en) * | 1995-03-17 | 1997-03-11 | Chartered Semiconductor Manufacturing Pte Ltd. | Dry etch process for titanium-tungsten films |
US6017825A (en) * | 1996-03-29 | 2000-01-25 | Lam Research Corporation | Etch rate loading improvement |
US5904862A (en) * | 1996-06-26 | 1999-05-18 | Lam Research Corporation | Methods for etching borophosphosilicate glass |
US5883007A (en) * | 1996-12-20 | 1999-03-16 | Lam Research Corporation | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading |
-
1997
- 1997-06-27 US US08/883,860 patent/US6087266A/en not_active Expired - Lifetime
-
1998
- 1998-06-24 IL IL13372298A patent/IL133722A/xx not_active IP Right Cessation
- 1998-06-24 EP EP98930516A patent/EP0993685B1/en not_active Expired - Lifetime
- 1998-06-24 AT AT98930516T patent/ATE371264T1/de not_active IP Right Cessation
- 1998-06-24 JP JP50583299A patent/JP4384731B2/ja not_active Expired - Lifetime
- 1998-06-24 DE DE69838292T patent/DE69838292T2/de not_active Expired - Fee Related
- 1998-06-24 KR KR1019997012113A patent/KR100542665B1/ko not_active IP Right Cessation
- 1998-06-24 WO PCT/US1998/013443 patent/WO1999000832A1/en active IP Right Grant
- 1998-06-29 TW TW087110406A patent/TW447038B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4384731B2 (ja) | 2009-12-16 |
US6087266A (en) | 2000-07-11 |
DE69838292T2 (de) | 2008-05-15 |
DE69838292D1 (de) | 2007-10-04 |
EP0993685A1 (en) | 2000-04-19 |
ATE371264T1 (de) | 2007-09-15 |
IL133722A0 (en) | 2001-04-30 |
IL133722A (en) | 2003-05-29 |
WO1999000832A1 (en) | 1999-01-07 |
EP0993685B1 (en) | 2007-08-22 |
KR100542665B1 (ko) | 2006-01-12 |
KR20010014077A (ko) | 2001-02-26 |
TW447038B (en) | 2001-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101223819B1 (ko) | 플라즈마 에칭 방법 및 플라즈마 에칭 장치 | |
KR100252471B1 (ko) | 드라이에칭방법 | |
US6090717A (en) | High density plasma etching of metallization layer using chlorine and nitrogen | |
JP5466756B2 (ja) | プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置 | |
US5827437A (en) | Multi-step metallization etch | |
EP1042796A1 (en) | Improved techniques for etching an oxide layer | |
CN101131927A (zh) | 增强等离子体蚀刻性能的方法 | |
WO2000014793A2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
IL176466A (en) | Selectivity control in a plasma processing system | |
KR20080006457A (ko) | 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체 | |
JP4024636B2 (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
US20190051500A1 (en) | Plasma processing method and plasma processing apparatus | |
KR20150091208A (ko) | 드라이 에칭 방법 | |
US8222155B2 (en) | Selectivity control in a plasma processing system | |
US6017825A (en) | Etch rate loading improvement | |
JP2002507328A (ja) | 基板のエッチングに際してマイクロローディングを改善する方法および装置 | |
CN101447426B (zh) | 等离子体蚀刻方法 | |
US20040256353A1 (en) | Method and system for deep trench silicon etch | |
JP2727966B2 (ja) | 半導体装置の製造方法 | |
JP6670672B2 (ja) | エッチング方法 | |
JP2021028968A (ja) | 基板および基板処理方法 | |
US11955316B2 (en) | Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus | |
US5904862A (en) | Methods for etching borophosphosilicate glass | |
JP2021163839A (ja) | エッチング方法及びプラズマ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |