JP2002507328A - 基板のエッチングに際してマイクロローディングを改善する方法および装置 - Google Patents

基板のエッチングに際してマイクロローディングを改善する方法および装置

Info

Publication number
JP2002507328A
JP2002507328A JP50583299A JP50583299A JP2002507328A JP 2002507328 A JP2002507328 A JP 2002507328A JP 50583299 A JP50583299 A JP 50583299A JP 50583299 A JP50583299 A JP 50583299A JP 2002507328 A JP2002507328 A JP 2002507328A
Authority
JP
Japan
Prior art keywords
microloading
power
power source
etchant
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50583299A
Other languages
English (en)
Other versions
JP4384731B2 (ja
Inventor
アブラハム・スーザン・シー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2002507328A publication Critical patent/JP2002507328A/ja
Application granted granted Critical
Publication of JP4384731B2 publication Critical patent/JP4384731B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02Details
    • H01J2237/0203Protection arrangements
    • H01J2237/0206Extinguishing, preventing or controlling unwanted discharges

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 プラズマ処理チャンバー内でエッチングされる基板のマイクロローディングを改善する方法。基板は第1エッチング剤でエッチングされて、所定のトレンチ幅を有するトレンチを形成する。このプラズマ処理チャンバーは、チャンバーの第1電極に通電するように構成された第1電源と、チャンバーの第2電極に通電するように構成された第2電源を有している。この方法は、異なる複数のトレンチ幅について、第1電力源と第2電力源の電力比を第1エッチング剤についてのマイクロローディング・パーセンテージに相関付ける複数のデータ・セット中から第1データ・セットを得ることを含んでいる。この第1データ・セットは、電力比を、第1トレンチ幅についてのマイクロローディング・パーセンテージに相関付けている。この第1トレンチ幅は、前記所定のトレンチ幅にできるだけ近接するように近似される。この方法は、また第1データ・セットから第2データ・セットを推定することも含んでいる。第2データ・セットは、電力比に、所定のトレンチ幅についてのマイクロローディング・パーセンテージを相関付けている。さらに、第2データ・セットの複数の電力比のうちから、マイクロローディングの所望のレベルを生じる一つの電力比を確認することも含んでいる。またに、この電力比に基づいて第1電力源と第2電力源の一方を第1設定値に設定して、マイクロローディングの所望のレベルを達成することも含んでいる。

Description

【発明の詳細な説明】 基板のエッチングに際してマイクロローディングを改善する方法および装置 技術分野 本発明は半導体基板の処理に関する。より詳しくは、本発明は、メタライゼー ション層を含む基板の積層体をエッチングする際にマイクロローディングを改善 する方法および装置に関する。 背景技術 半導体処理において、要素トランジスタのようなデバイスは、一般的にシリコ ンで作られた半導体ウェーハすなわち基板上に形成される。一般的に基板の上方 に配備されたメタライゼーシヨン層からエッチングされた金属相互接続線が、デ バイス同志を互いに結合して所望の回路を形成するために使用される。 説明を容易にするために、図1は、一般的な半導体集積回路の製造中に形成さ れる層のいくつかを表わす積層体20の断面を示す。理解を容易にするために、 ここでは半導体集積回路(IC)の説明がなされているが、ここにおける説明は 他の電子要素、例えばフラット・パネル・ディスプレイに使用される基板に対し て適したものである。また、他の付加的な層が、図示した層の上方、下方または 層間にも存在しうることに注意しなければならない。さらに、図示した層の全て が必ずしも存在する必要はなく、幾層かあるいは全部の層を他の別の層と置換し てもよい。 積層体20の最下部に、基板100が示されている。典型的にはSiO2であ る酸化層102が、基板100の上方に形成される。一般的にTi、TiW、T iNのようなチタン含有層または他の適当なバリア材料で形成されるバリア層1 04が、酸化層102と、後に蒸着されるメタライゼーション層106との間に 設けられる。バリア層104が設けられると、この層がシリコン原予の酸化層1 02からメタライゼーション層への放散を阻止する機能をする。 メタライゼーション層106は一般的に、銅、アルミニウム、または、Al− Cu、A1−SiあるいはA1−Cu−Siのような公知のアルミ合金の一つを 含んでいる。ある層がアルミニウムまたはその合金の一つを含んでいるとき、そ の層をここではアルミニウム含有層と呼ぶ。図1の残りの2層、すなわち、反射 防止膜(ARC)層108および上積フォトレジスト(PR)層110は、メタ ライゼーション層106上に形成される。一般的にTiNまたはTiWのような チタン含有層からなるARC層108は、メタライゼーション層106の表面で 光が反射し、散乱すること(例えば、フォトレジストをパターン化するリソグラ フ工程から)を阻止するのを助け、また、ある場合においては、小丘の成長を抑 制する。 フォトレジスト層110は、例えば紫外線の照射によって、エッチングのため のパターン化がなされる従来のフォトレジスト材料の層を表わしている。積層体 20の層は、当業者にとっては容易に認識できる多数の適当かつ公知の蒸着プロ セスを用いて形成することができ、このプロセスには化学蒸着法(CVD)、プラ ズマエンハンスト化学蒸着法(PECVD)およびスパッタリングのような物理 的蒸着法(PVD)が含まれている。 前述の金属相互接続線を形成するために、例えばメタライゼーション層106 のようなメタライゼーション層を含む積層体の一部が、適切なフォトレジスト技 術を使用してエッチングされる。一例を示すと、このようなフォトレジスト技術 は、コンタクトまたはステッパ・リソグラフィ・システムにおいてフォトレジス ト材料を露光することによるフォトレジスト層110のパターン化と、マスクを 形成して次のエッチングを容易にするためのフォトレジスト材料の現像と、を含 んでいる。適切なエッチング剤を使用し、マスクで保護されていないメタライゼ ーション層の領域が適当なエッチングソースガスの使用によりエッチングされて 、メタライゼーション相互接続線または形状が残される。 より高い回路密度を達成するために、最近のIC回路はますます細いエッチン グ・ジオメトリになっている。この結果、形状サイズ、すなわち、相互接続線の 幅ないし、近接する相互接続線間の間隔(例えば、トレンチ)は着実に狭くなっ ている。例をあげると、約0.8ミクロン(μm)の線幅は4メガバイト(Mb )のダイナミック・ランダム・アクセス・メモリ(DRAM)ICに許容される と考えられるが、256MbのDRAM ICは0.25ミクロンないしこれよ りも細い相互接続線を使用するのが好ましい。 形状サイズが小さくなるにつれて、基板の異なる領域において一様なエッチン グ速度を達成するのがますます困難になる。例えば、狭い隙間におけるエッチン グ速度は、より広いオープン・フィールド領域におけるエッチング速度とは異な る。この現象(ここではマイクロローディングと呼ぶ)は、プロセスエンジニア の重要な課題である。詳細に説明すると、図2は積層体20の一部を示しており 、これには自然な(すなわち正の)マイクロローディングが観察される。積層体 20において、狭い領域202(a)のエッチング速度は、オープン・フィール ド領域204(a)のエッチング速度よりも遅い。従って、狭い領域204(a )のエッチング深さcは、オープン・フィールド領域204(a)のエッチング 深さbよりも浅い。 図3は、逆マイクロローディングが観察される状態を示している。逆マイクロ ローディングは、オープン・フィールド領域204(b)のエッチング速度が、 狭いトレンチ領域202(b)のエッチング速度よりも遅い状況を意味している 。従って、オープン・フィールド領域204(b)のエッチング深さbは、狭い トレンチ領域202(b)のエッチング深さcよりも浅い。数学的に説明すると 、マイクロローディングのタイプおよび程度は、式[(b−c)/b*100]に よって計算されたマイクロローディング・パーセンテージとして表わすことがで きる。ここで、bとcはそれぞれオープン・フィールド領域と狭トレンチ領域の エッチング深さである。マイクロローディング・パーセンテージが正であれば、 マイクロローディングは自然(すなわち正)であるという。これとは逆に、マイ ク ロローディング・パーセンテージが負であれば、マイクロローディングは逆であ ると言う。普通、マイクロローディング・パーセンテージが大きくなればなるほ ど、ますますマイクロローディングの問題が深刻になる。 自然な(すなわち正の)マイクロローディングは、多くの要素、例えば不適切 なパラメータ設定、不適切なエッチング化学物質、狭いトレンチ幅、等々に起因 する。条件が等しければ、トレンチ幅が約0.5ミクロン以下になると、また、 特にトレンチ幅が約0.35ミクロン以下になると、自然なマイクロローディン グが厳しくなる傾向にあることが観察される。自然なマイクロローディングに関 連してエッチング速度が変化する結果、遅いエッチング速度(例えば狭い間隔) を有する領域において金属エッチングが完了するときまでに、より高いエッチン グ速度を有する領域(例えば、オープン・フィールド領域)においてはオーバー エッチング、すなわち、下層から材料を過度にまた不当に除去することが既に生 じているかもしれない。 過去において、プロセスエンジニアは、マイクロローディングの許容できるレ ベルが達成されるまで、試行錯誤形態によるエッチング・パラメータを変えるこ とでマイクロローディングの存在に対応してきた。例として、プロセスエンジニ アは、多数のサンプルウェーハを使用して、サンプルの一つが許容できるマイク ロローディング閾値を満足するまで、異なるエッチング圧力を試し、パワー設定 を増減し、エッチング剤を調製している。しかし、上述したように、改善された マイクロローディングの従来のプロセスはほとんどが試行錯誤によるものである 。 マイクロローディング問題に対処する従来技術は、結局はマイクロローディン グの許容可能なレベルを生じる一連のプロセス・パラメータになるが、これには 相当な欠点がある。例えば、試行錯誤によるアプローチは必然的に多数回の試行 を必要とし、時間と金銭の両面で高くつく。あるエッチング剤/エッチング・ジ オメトリの組み合わせに対しては、他のプロセス・パラメータの設定に係わらず 、マイクロローディングの満足のできるレベルに到達できないかもしれない。し か し、プロセスエンジニアは、時間と金銭の点でコストのかかる多数の組み合わせ を試行するまで、このことが分らないかもしれない。 さらに、あるプロセス・パラメータに関するプロセス・ウインドウは制限され ているかもしれず、たとえ最も高いパラメータの設定が用いられたとしても、マ イクロローディングの満足なレベルに到達することはできないかもしれない。例 えば、ほとんどのプラズマ処理システム内の電力源には、有限な範囲がある。多 数の試行錯誤の末、プロセスエンジニアは、たとえ利用可能な最高の電力レベル を使用したとしても、マイクロローディングの満足なレベルは不可能であること が分るはずである。しかし、従来の試行錯誤によるアプローチは、多数の試行的 エッチングが最初に実行されなければ、プロセスエンジニアにはこれらの制限を 見つけることは実質上不可能であった。 上述の説明の観点から、プロセスエンジニアが、コストが効率的であり、かつ 時間が節約できる方法でマイクロローディングの問題に対処することを可能にす る改善された技術が望まれている。 発明の開示 一実施例において、本発明はプラズマ処理チャンバー内でエッチングされる基 板のマイクロローディングを改善する方法に関する。基板は第1エッチング剤で エッチングされて、所定のトレンチ幅を有するトレンチが形成される。このプラ ズマ処理チャンバーは、チャンバーの第1電極に通電するように構成された第1 電力源と、チャンバーの第2電極に通電するように構成された第2電力源とを備 えている。この方法は、異なる複数のトレンチ幅について、第1電力源と第2電 力源の電力比を第1エッチング剤についてのマイクロローディング・パーセンテ ージに相関付ける複数のデータ・セット中から、第1データ・セットを得ること を含んでいる。この第1データ・セットは、第1トレンチ幅について、電力比を マイクロローディング・パーセンテージに相関付けている。この第1トレンチ幅 は、前記所定のトレンチ幅にできるだけ近接するように近似される。 この方法は、さらに、第1データ・セットの電力比のうちから、所望のレベル のマイクロローディングを生じる一つの電力比を確認することも含んでいる。こ のような電力比が第1データ・セットに存在しない場合、この方法は、基板をエ ッチングするための第1エッチング剤とは異なる第2エッチング剤を使用するこ とを含んでいる。この第2エッチング剤は、第1エッチング剤より大きい抑制( インヒビット)特性を有している。電力比が第1データ・セット内にあれば、こ の方法は、この電力比に基づいて第1電力源と第2電力源のうちの第一のものに 第1設定値をセットし、第1エッチング剤で基板をエッチングする際に所望レベ ルのマイクロローディングを達成することも含んでいる。 他の実施例において、本発明はプラズマ処理チャンバー内でエッチングされる 基板のマイクロローディングを改善する方法に関する。基板は第1エッチング剤 でエッチングされて、所定のトレンチ幅を有するトレンチが形成される。このプ ラズマ処理チャンバーは、チャンバーの第1電極に通電するように構成された第 1電力源と、チャンバーの第2電極に通電するように構成された第2電力源とを 備えている。この方法は、異なる複数のトレンチ幅について、第1電力源と第2 電力源の電力比を第1エッチング剤についてのマイクロローディング・パーセン テージに相関付ける複数のデータ・セット中から、第1データ・セットを得るこ とを含んでいる。この第1データ・セットは、第1トレンチ幅について、電力比 をマイクロローディング・パーセンテージに相関付けている。この第1トレンチ 幅は、前記所定のトレンチ幅にできるだけ近接するように近似される。 この方法は、第1データ・セットから第2データ・セットを推定することも含 んでいる。この第2データ・セットは、所定のトレンチ幅について、電力比をマ イクロローディング・パーセンテージに相関付けるものである。この方法は、第 2データ・セットの電力比のうちから、所望レベルのマイクロローディングを生 じる一つの電力比を確認することも含んでいる。さらに、この電力比に基づいて 第1電力源と第2電力源の一方の第1設定値をセットして、所望レベルのマイク ロローディングを達成することを含んでいる。 本発明のこれらの、また他の利点は次の詳細な説明を読み、図面の種々の形態 を研究することで明らかとなろう。 図面の簡単な説明 図1は、一般的な半導体ICの製造中に形成された層を表わす積層体の断面図 を示す。 図2は、自然な(正の)マイクロローディングを受けている図1の積層体の断 面図を示す。 図3は、逆の(負の)マイクロローディングを受けている図1の積層体の断面 図を示す。 図4は、本発明のマイクロローディング改善技術とともに使用する適切なプラ ズマ処理システムを表わすTCPTM9600SEプラズマ反応炉の概略図を示す 。 図5は、本発明の一実施例に基づき、第1エッチング剤を使用したときの、異 なるエッチング・ジオメトリのメタライゼーションエッチングの一例に関する電 力比とマイクロローディング・パーセンテージのプロットを表す曲線の組を示す 。 図6は、本発明の一実施例に基づき、第2エッチング剤を使用したときの、異 なるエッチング・ジオメトリのメタライゼーションエッチングの他の例に関する 電力比とマイクロローディング・パーセンテージのプロットを表す曲線の組を示 す。 発明を実施するための最良の形態 本発明を添付図面に示したいくつかの好ましい実施例を参照して次に詳細に説 明する。次の説明において、多数の特定な詳細は本発明の一貫した理解を提供す るために記載するものである。しかし、当業者にとって、本発明は、これらの特 定の詳細の一部または全ての説明がなくても実行できることは明白である。他の 例において、周知の工程および/または構造は、本発明を不必要に不明瞭にしな いために詳しくは説明しない。 一実施例において、本発明はプラズマ処理チャンバー内で基板をエッチングす るプロセスエンジニアによって経験されたマイクロローディング問題を軽減する 新規で不明瞭な技術に関する。本発明の一つの観点によれば、基板のマイクロロ ーディング特性は、プラズマ処理システムの上部電力設定値と下部電力設定値の 間の電力比を単に調整することによって制御することができることが発見された 。換言すれば、全電力量(すなわち、下部電力と上部電力の和)の代わりに電力 比を変えると、特に有効な方法でマイクロローディングのパーセンテージとマイ クロローディングのタイプ(例えば、自然なマイクロローディングから逆マイク ロローディングに、またはこれの反対)に影響を与えることが発見された。例え ば、電力比は、全電力を増大する際に一般的に遭遇する基板の損傷や選択性の問 題を導くことなしに、所望のマイクロローディング・レベルに到達するように変 えることができる。本発明のこの観点は特に有利である。その理由は、過度の電 力は、エッチング性能(例えば、高衝撃レベルによるフォトレジストに対する選 択性の低下、より高いイオン濃度による基板劣化の可能性の増大、および/また はその他の性能)を過度に劣化させるからである。 この発見により、本発明は、一実施例において、電力比と、マイクロローディ ング・パーセンテージと、エッチング・ジオメトリとに相関する予め決定された データ・セットを使用して、プロセスエンジニアが、特定の化学剤でエッチング されるある種の基板に対して所望のマイクロローディング・レベルを迅速、かつ 、正確に達成できるようにすることに関する。本発明の技術の一実施例によれば 、マイクロローディングは、自明でない方法により、特定のエッチング・ジオメ トリ/エッチング剤の組み合わせのために予め規定されたデータ・セットによっ て示唆される適切な電力比を単に確認し、その示唆された電力比を達成するよう に 上部電力レベルと下部電力レベルとを変えることによって対処することができる 。有利なことに、試行的エッチングの実行の必要性がなくなり、従って、これに 関する費用(時間と経費における)を削減できる。 必要であれば、上部電力レベルと下部電力レベルは、基板の不当な損傷または 選択性な劣化を生じるような全電力の閾値を超えないように制限してもよい。従 って、このアプローチは従来技術による試行錯誤によるアプローチとはまったく 異なるとともに利点があり、マイクロローディングの改善のための迅速、かつ、 明確に規定された方法を提供する。予め決定されたデータ・セットをここで開示 した技術と組み合わせて使用することにより、プロセスエンジニアは、マイクロ ローディングの許容可能なレベルを達成することを試行したときに、従来技術に おける時間のかかる試行錯誤的エッチングを実質的に排除することができる。 現在のエッチング・ジオメオトリ/エッチング剤の組み合わせのためのデータ ・セットを検査したときに、許容される電力比においてマイクロローディングの 所望レベルが達成されないことが分れば、プロセスエンジニアは、直ちに本発明 の他の観点に基づいて、抑制特性の異なるレベルを有する他のエッチング剤を使 用して許容可能なマイクロローディング・パーセンテージを達成することができ る。再度、これはプロセスエンジニアが多数の試行的エッチングを実行すること なく達成され、これによってこれに関係する費用(時間と経費に関する)を削減 することができる。一度適切なエッチング剤が確認されると、プロセスエンジニ アがこの新しいエッチング剤に対する所望のマイクロローディング性能を達成す るための適切な電力比に到達できるようにするために、この技術がこの新しいエ ッチング剤に反復して適用されて電力比が微調整される。 本発明のマイクロローディングの改善された技術は、ドライエッチング、プラ ズマ・エッチング、反応性イオン・エッチング(RIE)、磁気エンハンスト反応 性イオン・エッチング(MERIE)等に適合する既知のプラズマ処理装置と合 わせて実行することができる。さらに詳しく述べると、ドライ・エッチングに適 した典型的なプラズマ処理チャンバーにおいて、基板はプラズマで処理される。 チャンバーは、処理エッチャントソースガスをチャンバー内部に供給する入口ポ ートを含んでいる。適切なRFエネルギー源、例えばRFエネルギー源がチャン バーに関連する電極に印加されてプラズマが誘因される。エネルギー自体は、よ く知られているように、誘導的または容量的に結合されてプラズマを維持する。 エッチャントソースガスから種が形成されて、基板と反応し、基板積層体のプラ ズマ接触層をエッチングする。副産物(蒸発性のこともある)は、出口ポートか ら排出される。 プラズマ・エッチングは、基板処理の間に基板がアノード上すなわち接地電極 上に配置される状態に関する。一方、反応性イオンエッチング(RIE)は、基 板処理の間に、基板がカソード上すなわち電力供給側電極上に配置される状態に 関する。磁気エンハンスト反応性イオン・エッチング(MERIE)は、RIE 反応炉構成の変形であり、そこでは炉壁での高エネルギー電子の損失を低減する ために磁界が印加される。ある条件下においてMERIE炉は、電極からプラズ マ中の電子へのエネルギー伝達効率を増大させることが分った。 本発明は上述の反応炉だけでなく他の適当なプラズマ処理炉で実行することも 考慮されている。これは、エネルギーのプラズマへの変換がどのように行われる かに関係がなく、容量結合並行電極板を介するか、電子サイクロトロン共鳴(E CR)マイクロウエーブ・プラズマ源を介するか、ヘリコンやヘリカル共振器や 変成器結合プラズマのような誘導結合RF源か(コイルが平面か非平面か、チャ ンバーの外部に配置されるか、誘電体ジャケットによって絶縁されてチャンバー の内部に配置されるか、に関係なく)、には係わらないことに注意しなければな らない。電子サイクロトロン共鳴や変圧器結合プラズマ処理システムなどは、カ リフォルニア州、フリモントのラム・リサーチ・コーポレーションから入手でき る。 好ましい実施例において、本発明は上述したラム・リサーチ・コーポレーショ ンから入手したTCPTM9600SEプラズマ反応炉内で使用されるが、上述し たように、他の従来のシステムおよび適当なプラズマ処理システムも十分使用で きる。図4は、基板350および集積回路チップ352とともにTCMTM960 0SEプラズマ反応炉の概略図を示しており、このチップは、基板350が従来 のポスト−エッチング工程でエッチングされ処理された後に、基板からカットさ れたダイから製造されるものである。図4において、基板反応炉300はプラズ マ処理チャンバー302を含んでいる。チャンバー302の上方には電極303 (図4の例ではコイルによって実現されている)が設けられている。コイル30 3は、整合回路網(図4では省略)を介して上部電力源305(RF発生器の形 態にある)によって通電される。 チャンバー302内にはシャワーヘッド304が設けられており、これは、例 えばエッチャントソースガスのようなガス状ソース物質をヘッド自体と基板30 5との間のRF誘起プラズマ領域に放出するための複数の孔を含んでいるのが好 ましい。このガス状ソース物質はチャンバー自体の壁に設けられたポートからも 放出される。基板350がチャンバー302内に導入され、第2電極として作用 するチャック310上に載置され、また、下部電力源320(これも一般的に整 合回路網を介して第2電極に接続された高周波発生装置)によってバイアスされ ることが好ましい。 ヘリウム冷却ガスが圧力(例えば、一実施例において約5〜10Torr)の 下でチャック310と基板350の間に導入され、処理中基板温度を正確に制御 するための熱交換媒体として機能して、均一かつ反復可能なエッチング結果が保 証される。プラズマ・エッチング中、チャンバー302内の圧力は低く、一実施 例において、例えば約2〜60mTorrに保持されるのが好ましい。複数のヒ ータ(図示を簡略するために図4では省略)を、エッチングのために適当なチャ ンバー温度(例えば、一実施例において約40〜80℃)に維持するために設け ても良い。アースまでの経路を設けるために、チャンバー302のチャンバー壁 が接地されてもよい。 図5は、本発明の一つの観点により、異なるエッチング・ジオメトリを有する 基板のメタライゼーションエッチング例における、電力比に対するマイクロロー ディング・パーセンテージのプロットを表わした曲線の組を示す。図5には、種 々のジオメトリすなわちデザイン・ルール寸法による電力比(X軸)とマイクロ ローディング・パーセンテージ(Y軸)とを相関させたデータ・セットを表わす 曲線A−D、A’−D'、A''−D''、A'''−D'''を示す。明瞭にするために 、ジオメトリすなわちデザイン・ルール寸法は、エッチングされたトレンチの最 小幅を決定する。図5のプロットにおいて、使用された化学剤は、アルミニウム 含有メタライゼーション層をエッチングするための従来のBCL3/Cl2/N2 エッチング剤であるが、本発明は特定のエッチング剤に限定するものではない。 曲線A−Dに関して、ジオメトリは約0.8ミクロンである。説明した実施例 では、BCl3の流量は毎分約18標準立方センチメートル(sccm)、Cl2の 流量は約80sccm、N2の流量は約12sccmである。エッチングは、約 15mTorrの圧力条件、約70℃のチャンバー温度および約50℃の下部電 極温度下で、前述のTCPTM9600SEプラズマ・エッチング・システム内で 実行される。曲線A’−D'、A''−D''およびA'''−D'''は、徐々に小さく なるエッチング・ジオメトリを有する複数の基板上で、同じエッチングに対して 予期されるデータ・セットを表わしている。最初に説明したように、徐々に小さ くなるエッチング・ジオメトリでは自然な(正の)マイクロローディングに向か う傾向にあるので、これらの曲線は+Y方向にオフセットしている。 図5のエッチングに対して、上部電力は250ワット(W)一定に維持され、 これに対して下部電力はマイクロローディングに対して電力比の効果が現れるま で変化される。データ点A−Bの間で、電力比は1.0から0.8まで変化する 。この形態において、マイクロローディングはよりネガィブ、すなわち、電力比 が低下するにつれてますます逆のマイクロローディングになる。理論に縛られた くはないが、下部(すなわちバイアス)電力が増すにつれて、反応性イオンが狭 い トレンチの下方に向かって加速され、結果的に狭いトレンチ内で反応性イオンが 高い密度になると考えられる。同時に、加速イオンがフォトレジスト・マスクの フォトレジスト物質をスパッタし、オープン・フィールド領域内で抑制ポリマー の層を形成すると考えられる。狭いトレンチは、化学剤が循環し得る自由を制限 する傾向にあるので、狭いトレンチ内にはより少ない抑制ポリマーが蒸着され得 る。狭いトレンチ内に蒸着される抑制ポリマーの量と比較してオープン・フィー ルド領域に蒸着される抑制ポリマーが多いので、オープン・フィールド領域内の エッチング速度は狭いトレンチ内のエッチング速度と比較して遅く、曲線A−D のセグメントA−Bに見られるように徐々に逆マイクロローディング状態が生じ る。 ある一定の電力比よりも降下すれば、例えば下部電力がある一定点を越えて増 大すると、逆マイクロローディングが増大するという傾向が変化する。曲線A− DのセグメントB−Dにおいて、下部電力が増大する(電力比が減少する)につ れて、マイクロローディングが徐々に正になる。理論に縛られたくはないが、下 部(バイアス)電力がある一定点を越えて増大したときに、加速イオンがオープ ン・フィールド領域中の蒸着抑制ポリマー層をスパッタし始め、抑制ポリマーの 効果を無効にしてオープン・フィールド領域のエッチング速度を増大させると考 えられる。図5に示すように、約0.66の電力比の辺りにおいて、マイクロロ ーディングがほぼゼロ、すなわち、狭いトレンチ内のエッチング速度とオープン ・フィールド領域のエッチング速度が等しくなる。この電力比より低ければ、曲 線A−Dは自然な(正の)マイクロローディング範囲になる。 本発明の一つの観点によれば、本発明は図5に示した予め決定されたマイクロ ローディング・パーセンテージ対電力比データ・セットないし曲線を使用して、 プロセスエンジニアが特定のエッチング・ジオメトリのための所望のマイクロロ ーディング・レベルを達成するのに必要な電力比を迅速に確かめることができる ようにすることに関する。例えば、所望のマイクロローディング・パーセンテー ジがゼロであれば、プロセスエンジニアは曲線A−Dを使用して、電力比を調節 し約0.66の電力比にする(例えば、下部電力セッティングを増大することに よって)必要があることを迅速に確認できる。この域において、マイクロローデ ィング・パーセンテージはほぼゼロである。従って、従来技術の時間のかかる試 行錯誤によるアプローチを有利に回避できる。 プロセス・ウインドウによって(例えば、基板の損傷および/または選択的な 関係のために)、エンジニアが所望の電力比を達成させるために下部電力を増大 させられないときは、上部電力を減少させて同じ電力比に達することができるが 、これは、本発明者により、重要な変数は電力比であっていずれの電力源の電力 設定値でもないことが発見されたからである(もちろん、プラズマの持続を維持 し、イオン濃度の最小レベルを達成するために十分な上部電力レベルを維持すべ きである)。 場合によっては、特定のジオメトリのための予め決定されたデータ・セットが 存在しないかもしれない。例をあげれば、プラズマ処理システムは一般的に非常 に高価であり、ユーザは事前に全ての可能なエッチング・ジオメトリを調査する リソースを持っていないことがある。この場合に、本発明は、対象とする特定の ジオメトリに近いジオメトリに適した既存の予め決定されたデータ・セットから 、必要とするデータ・セットをエンジニアが推定することができる技術を提供す るという利点がある。本発明の一つの観点によれば、エッチング・ジオメトリが 減少することは、自然な(正の)マイクロローディングに向かう傾向が増大する 傾向にある。これとは逆に、エッチング・ジオメトリの増大は自然な(正の)マ イクロローディングの度合いが減少することになる。 理論に束縛されたくはないが、これらの現象が起こるのは、小さいエッチング ・ジオメトリが、反応性イオン種の狭いトレンチの下方に向かっての循環をより 困難にし、また、エッチング副産物の狭いトレンチからの排出をより困難にする からであると考えられる。この結果、狭いトレンチの下部において反応種がより 低 レベルになり、狭いトレンチ内でのエッチング速度がオープン・フィールド領域 内でのエッチング速度よりも遅くなる。 従って、エッチング・ジオメトリが減少すれば、全曲線A−Dは上方にシフト することになる。この知識を用いることで、エンジニアはエッチング・ジオメト リが減少したかときに、存在するデータ・セットから一つのデータ・セットを推 定することができる。小さいエッチング・ジオメトリのためのデータ・セットは 図5の曲線A’−D’に表わされる。別の方法として、曲線A''−D''のための データ・セットが存在すれば(また、その関連するエッチング・ジオメトリが分 っていれば)、やや大きいエッチング・ジオメトリを有する基板のためのデータ ・セットを下向きに推定して得ることができる。さらなる別の方法として、存在 する曲線A''−D''と曲線A’−D’のためのデータ・セットを両者とも用いて 、曲線A''−D''に関連するエッチング・ジオメトリと曲線A−Dに関連するエ ッチング・ジオメトリとの間にあるエッチング・ジオメトリのためのデータ・セ ットを推定する(例えば、一例において直線的に)ことができる(例えば、これ によって曲線A’−D’を表わすデータ・セットを導出することができる)。一 度推定されたデータ・セットが得られると、エンジニアは再度これを使用して、 (従来技術では必要であった)多数の試行的エッチングを実行することなしに、 マイクロローディングの許容されるレベルを生ぜしめる適当な電力比を見つける ことができる。 同様に、(エッチング・ジオメトリが、既知のデータ・セットと関連する一つ のエッチング・ジオメトリから、考慮下のエッチング・ジオメトリと関連するエ ッチング・ジオメトリに移動したとして)マイクロローディング・パーセンテー ジ中の推測シフトが推測できれば、単一のデータ・ポイントのみを推定すること が可能である。例をあげると、ユーザーが0.3ミクロンのエッチング・ジオメ トリで0%のマイクロローディング・パーセンテージを得ることを望んでいると 仮定する。また、既存のデータ・セットが図5で曲線A−Dとして示したような 0. 8ミクロン・ジオメトリに対するものだけであると仮定する。例えば、図5を参 照して、エッチング・ジオメトリが0.8ミクロンから0.3ミクロンに移動し たときに、マイクロローディング・パーセンテージが自然なマイクロローディン グに向かって約5%だけシフトすると推定されるときには、エンジニアはこの知 識を利用してA−D曲線(0.8ミクロン・エッチング・ジオメトリに関する既 存のデータ・セット)上のポイント550を突き止めることができる。これはA −D曲線のこのポイントが所望の0%マイクロローディング・パーセンテージよ り約5%低いからである。このポイントから上方へ投影することにより、エンジ ニアは約0.9の電力比に対応するポイント555を突き止めることができる。 これでエンジニアは下部電力設定値および/または上部電力設定値をセットして 所望のマイクロローディング・パーセンテージをほぼ得ることができる。 上述した技術から得られる他の利点は、マイクロローディング問題を処理する 上での簡素化に関する。プロセスエンジニアが、マイクロローディング以外のパ ラメータ(例えば、エッチング速度、エッチング均一性、フォトレジストに対す る選択性および/またはこれと同様の事象)に関して所望のエッチング結果を達 成していれば、マイクロローディングはただ一つまたは多くても二つのノブ、す なわち、下部電力ノブおよび/または上部電力ノブを調節することによって処理 できる。実際に、これまでに説明したように、総電力は変える必要はなく、この 理由は、マイクロローディングに影響を与えるのは電力比であり、また、マイク ロローディング・パーセンテージを変えるために総電力を増減する必要はない、 ということが本発明において有効に確認されているからである。 場合によっては、特定のエッチング・ジオメトリ/エッチング剤の組み合わせ 対しては、電力比に係わらずマイクロローディングの所望レベルが不可能である ということを、予め決定されたデータ・セットから決定することが可能である。 例えば、図5を参照して、プロセスが電力比を0.6と1の間の範囲に限定する と(例えば、基板の損傷および/または選択性の関係で)、電力比を変更しても、 曲線A'''−D'''に関するエッチングで0のマイクロローディング・パーセンテ ージを達成することはできない。この場合に、曲線A'''−D'''に関するデータ ・セットを確認すれば、従来技術の試行錯誤による技術に関する費用と時間遅れ なしに、所望のマイクロローディングを達成するためにはエッチング剤を変えな ければならないことを迅速に決定することが可能である。 本発明の一つの観点によれば、より大きい抑制特性を有するエッチング剤(例 えば、抑制惹起化学剤をより多く含んでいるもの)を使用すると、逆マイクロロ ーディングに向かう傾向を増大させる傾向にあることがわかっている。従って、 曲線A'''−D'''に関連するジオメトリを有する基板の所望のマイクロローディ ング・レベルがゼロであるときには、より大きい抑制特性を有するエッチング剤 が必要とされるかもしれない。 図6は、本発明の一つの態様に従って、種々のエッチング・ジオメトリに対す るメタライゼーションエッチングの例に関して、電力比に対するマイクロローデ ィング・パーセンテージのプロットを表わす曲線の組を示す。図6のエッチング は、図5におけるエッチング剤よりも大きい抑制特性を有するエッチング剤を使 用している。図6は、種々のジオメトリすなわちデザイン・ルール寸法に対して 、電力比(X軸)とマイクロローディング・パーセンテージ(Y軸)とを相関付 けるデータ・セットを表わす曲線F−J、F’−J'、F”−J”を示している 。図6のプロットにおいて、使用された化学剤は図5のエッチングで使用された BCl3/Cl2/N2より大きい抑制特性を有するエッチング剤であるHCl/ Cl2/CHF3である。ここでも、エッチング剤HCl/Cl2/CHF3は説明 を容易にするのに使用されており、本発明はいかなる特定のエッチング剤にも限 定されるものではないことに留意すべきである。 曲線F−Jに関して、ジオメトリは約0.8ミクロンである。説明した実施例 について、HClの流量は毎分約18標準立方センチメートル(sccm)、Cl2 の流量は約80sccm、また、CHF3の流量は約12sccmである。エッ チングはここでも約15mTorrの圧力条件、約70℃のチャンバー温度、お よび前述したTCPTM9600SEプラズマ・エッチング・システム内で約50 ℃の下部電極温度の下で実行された。曲線F’−J’およびF''−J''は、徐々 に小さくなるエッチング・ジオメトリを有する基板について、同じエッチングに 対して予期されたデータ・セットを表わす。これまでに説明したように、エッチ ング・ジォメトリが小さくなるに従って自然な(正の)マイクロローディングに 向かう傾向があるので、曲線は+Y方向にオフセットされている。 図6のエッチングについて、上部電力は250ワット(W)一定に維持され、 一方、下部電力はマイクロローディングに関する電力比の効果の発見が示される ように変更される。データ・ポイントF−Gの間で、電力比は1.17から1. 0まで変化する。この範囲において、マイクロローディングはより負に、すなわ ち、電力比の減少にともなって徐々に逆マイクロローディングになる。理論に拘 束されたくはないが、観測された逆マイクロローディングの増大の理由は、図5 の曲線A−DのセグメントA−Bに関して提供された理由と実質的に同じである と考えられる。 ある電力比より下降すると、例えば下部電力がある一定ポイントを越えて増大 したときには、逆マイクロローディングが増大するという傾向が変化する。曲線 F−JのセグメントG−Jにおいて、下部電力が増大する(また電力比が減少す る)につれてマイクロローディングが徐々に正になる。理論によって拘束された くはないが、観測された自然なマイクロローディング中の増大の理由は、図5の 曲線A−DのセグメントB−Dに関して提供された理由と実質的に同じであると 考えられる。曲線F−Jがあれば、プロセスエンジニアはこの曲線を用いて、0 .8ミクロンのジオメトリに対して所望のマイクロローディング・パーセンテー ジを達成するために必要とする電力比を迅速に突き止めることができ、これによ って(従来技術において行なわれていた)多数の試行エッチングを実行する必要 性をなくすことができる。必要であれば、図6の曲線で推定を実行して、他のエ ッ チング・ジオメトリに対する所望のデータ・セット/データ・ポイントを得るこ とができる。 一実施例において、本発明の技術は、一つのエッチング剤に適したデータ・セ ットを使用して、所望のマイクロローディング・レベルが現行のエッチング剤/ エッチング・ジオメトリの組み合わせで達成できるかどうかを確認することを含 んでいる。もし達成できなければ、別のエッチング剤が所望のマイクロローディ ング・レベルの達成を容易にするために使用されるべきである。別のエッチング 剤が必要であることが分かったときには、エッチング剤の変更は「粗」調整とし て考えることができる。その後、新しいエッチング剤に関する予め決定されたデ ータ・セットが、所望のマイクロローディング・パーセンテージを達成するのに 必要な正確な電力比を決定するのに使用される。この後者の決定は、設計エンジ ニアに所望のマイクロローディング・レベルを考慮してエッチング処理をより細 かく調整することを許容する「微」調整と考えることができる。 他の実施例において、本発明により、エンジニアは、異なるエッチング剤に対 するデータ・セットを比較し、許容される電力比ウインドウを考慮して、特定の マイクロローディング・パーセンテージのために最も有利なエッチング剤を効率 的に選択することができる。二つの異なるエッチング剤に適したデータ・セット であって、許容される電力比ウインドウ内で所望のマイクロローディング・パー センテージが達成し得ることを示唆するデータ・セットを仮定すると、この知識 を利用して、二つのうちのより有効なエッチング剤を選択することができる。例 を示すと、このようなデータは、例えば、より安価で、より高いエッチング速度 、より高いエッチング均一性またはフォトレジストに対するより優れた選択性を 有し、ポリマー形成の寄与が少ない、等のエッチング剤を選択することを可能に する。 本発明の一つの特に有効な実施例によれば、開示したマイクロローディングの 改良技術の全部または一部をコンピュータ・プログラムとして実現することがで きる。一例として、データ・セットはコンピュータ・メモリー内に記憶でき、ま た、代替のエッチング剤および/または適切な電力比に関する決定は、ここで開 示した技術に基づいてプログラムされたコンピュータ実行指令によって、プロセ スエンジニアに自動的に提供され得る。コンピュータは、エッチング・ジオメト リが変化したときには、既知の推定技術を使用して推定し、既存のデータ・セッ トから推定データ・セット/データ・ポイントを得ることもできる。 種々のエッチング剤/エッチング・ジオメトリに関する十分なデータ・セット が用意されていれば、プロセスエンジニアは、プログラムを実行して、特定のエ ッチング・ジオメトリ/マイクロローディングの組み合わせに対して使用可能な エッチング剤のリストや、最も有効なエッチング剤(いくつかの予めプログラム された選択基準に基づいて決定されたもの)、各エッチング剤に対する最も適切 な電力比、等をほぼ瞬時に得ることができる。必要であれば、コンピュータが、 プラズマ処理システムの電力設定を自動的に調節して、適切な電力比(および、 もし適切ならば総電力に関する制限)に合致させるようにしてもよい。 ここで開示された技術の工程をコンピュータープログラムで実現することは、 この開示を考慮したときにプログラミングにおける当業者の技術の範囲内のもの であるが、それにも係わらず、プロセスエンジニアに自明でない多くの利点を提 供する。まず、従来技術の方法がコンピュータで実現することができたとしても 、その試行錯誤的アプローチは、マイクロローディング・パーセンテージの所望 のレベルのための適切なプロセス・パラメータに到達するために、多くのエッチ ングをなおも必要とする。当業者は理解できることであるが、従来技術による試 行錯誤的アプローチをコンピュータ化することによって得られる利益は少なく、 その理由は、試行的エッチングのための組み合わせの生成がコンピュータ化でき たとしても、エッチング自体の実行に時間や費用が掛かるからである。 これとは反対に、開示された本発明のエッチング剤/電力比の選択技術は、予 め決定されたデータ・セットと(必要であれば)開示された推論方法とを用いて 、 特定のエッチング・ジオメトリのための適切なエッチング剤および/または適切 な電力比と、マイクロローディング性能の所望のレベルとを、場合によっては一 回の試行エッチングも必要とせずに、突き止めることを可能にする。費用と時間 のかかる試行的エッチングがもはや障害とならないので、本発明のマイクロロー ディング改良技術は、コンピュータ化されているか否かに拘わらず、従来の試行 錯誤的アプローチでは不可能であった生産性と時間/経費の節減とを提供する。 本発明がいくつかの好ましい実施例の点から説明したが、本発明の範囲内にあ る変形、置換および均等物が存在する。例をあげると、開示されたものはメタラ イゼーション層のエッチングに関するものであるが、本発明のマイクロローディ ング改良技術は、例えば酸化物、ポリシリコン等のいずれの層のエッチングにも 使用できることは当業者には理解できるはずである。別の例としては、相関関係 は、電力比と、エッチング・ジオメトリ/エッチング剤の組み合わせとに対して のみ作成されているが、他の相関関係が作成されていてもよい。例をあげると、 電力比が、エッチング・ジオメトリ、エッチング剤、イオン濃度、圧力、温度、 および/または、他のプロセス・パラメータの組み合わせと相関するような多次 元テーブルが予め決定されていてもよい。このような多次元テーブル(および/ またはそれに対応するグラフ)は、所望のマイクロローディング・パーセンテー ジを達成するのに適切な電力比および/または他のプロセス・パラメータ変数の 決定を簡素化するために使用できる。本発明の方法および装置を実現するにあた り、多くの変形例があることに注意しなければならない。従って、次に添付する 請求の範囲は、本発明の本来の概念と範囲内に入るこのような全ての変形例、置 換例および均等物を包含すると解釈されることを意図している。
───────────────────────────────────────────────────── 【要約の続き】 タ・セットの複数の電力比のうちから、マイクロローデ ィングの所望のレベルを生じる一つの電力比を確認する ことも含んでいる。またに、この電力比に基づいて第1 電力源と第2電力源の一方を第1設定値に設定して、マ イクロローディングの所望のレベルを達成することも含 んでいる。

Claims (1)

  1. 【特許請求の範囲】 1.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディン グを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを形 成するために第1のエッチング剤でエッチングされるものであり、前記プラズマ 処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1電 力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを有 しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1データ・セットの前記電力比のうちから、マイクロローディングの所 望のレベルを生じる一つの電力比を確認する工程と、 前記電力比が前記第1データ・セット中に存在しないときに、前記基板をエッ チングするために、前記第1エッチング剤とは異なる第2エッチング剤であって 前記第1エッチング剤よりも大きな抑制特性を有する前記第2エッチング剤を使 用する工程と、 前記電力比が前記第1データ・セット中にあるときには、前記電力比に基づい て前記第1電力源および前記第2電力源のうちの第一のものに第1設定値を設定 して、前記第1エッチング剤で前記基板をエッチングする際にマイクロローディ ングの前記所望のレベルを達成する工程と、 を備える方法。 2.前記複数のデータ・セットは、数値表として予め決定されたものである、 請求項1に記載の方法。 3.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、前 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項1に記載の方法。 4.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力源 のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベルを 実質的に一定に維持する工程を含む、請求項1に記載の方法。 5.前記トレンチは、メタライゼーション層中のトレンチである、請求項1に 記載の方法。 6.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーである 、請求項1に記載の方法。 7.前記第1エッチング剤はCl2とBCl3を含んでおり、前記第2エッチン グ剤はCl2とCHF3を含んでいる、請求項1に記載の方法。 8.前記基板は、集積回路ダイを形成するために使用される、請求項1に記載 の方法。 9.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディン グを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを形 成するために第1のエッチング剤でエッチングされるものであり、前記プラズマ 処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1電 力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを有 しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1データ・セットから、前記電力比を前記所定のトレンチ幅についての 前記マイクロローディング・パーセンテージに相関付ける第2データ・セットを 推定する工程と、 前記第2データ・セットの前記電力比の中から、マイクロローディングの所望 のレベルを生じる一つの電力比を確認する工程と、 前記電力比に基づいて前記第1電力源と前記第2電力源の一つに第1設定値を 設定して、マイクロローディングの前記所望レベルを達成する工程と、 を備える方法。 10.前記複数のデータ・セットは、数値表として予め決定されたものである 、請求項9に記載の方法。 11.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項9に記載の方法。 12.前記第1トレンチ幅は、前記所定のトレンチ幅より大きいトレンチ幅で あり、前記第2データ・セットは、前記第1データ・セットを表わす第1曲線と 実質的に類似の形状であって前記第1曲線から+Y方向にオフセットしている推 定曲線を表わす、請求項9に記載の方法。 13.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力 源のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベル を実質的に一定に維持する工程を含む、請求項9に記載の方法。 14.前記トレンチは、メタライゼーション層中のトレンチである、請求項9 に記載の方法。 15.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーであ る、請求項9に記載の方法。 16.前記基板は、集積回路ダイを形成するために使用される、請求項9に記 載の方法。 17.プラズマ処理チャンバー内でエッチングされる基板のマイクロローディ ングを改善する方法であって、前記基板は所定のトレンチ幅を有するトレンチを 形成するために第1のエッチング剤でエッチングされるものであり、前記プラズ マ処理チャンバーは前記チャンバーの第1電極に通電するように構成された第1 電力源と前記チャンバーの第2電極に通電するように構成された第2電力源とを 有しており、前記方法は、 異なる複数のトレンチ幅について、前記第1電力源と前記第2電力源との電力 比を前記第1エッチング剤についてのマイクロローディング・パーセンテージに 相関付ける複数のデータ・セットの中から、前記所定のトレンチ幅に可能な限り 近接するように近似された第1トレンチ幅について前記電力比を前記マイクロロ ーディング・パーセンテージに相関付ける第1データ・セットを得る工程と、 前記第1トレンチ幅と前記所定のトレンチ幅の間のマイクロローディング・パ ーセンテージの変化を推定する工程と、 前記第1データ・セットの中から、所望レベルのローディングと前記マイクロ ローディング・パーセンテージの変化とを加算したものを表わす第1マイクロロ ーディング・レベルと、第1電力比とを関連づける第1データ・ポイントを確認 する工程と、 前記第1電力比に基づいて前記第1電力源と前記第2電力源の一つに第1設定 値を設定して、マイクロローディングの前記所望レベルを達成する工程と、 を備える方法。 18.前記複数のデータ・セットは、前記異なる複数のトレンチ幅について、 記電力比対前記第1エッチング剤についての前記マイクロローディング・パーセ ンテージの曲線の組として予め決定されたものである、請求項17に記載の方法 。 19.前記第1設定値の設定工程が、さらに、前記第1電力源と前記第2電力 源のうちの第二のものに第2設定値を設定して、前記チャンバーの総電力レベル を実質的に一定に維持する工程を含む、請求項17に記載の方法。 20.前記プラズマ処理チャンバーは、誘導結合プラズマ処理チャンバーであ る、請求項17に記載の方法。
JP50583299A 1997-06-27 1998-06-24 基板のエッチングに際してマイクロローディングを改善する方法 Expired - Lifetime JP4384731B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/883,860 1997-06-27
US08/883,860 US6087266A (en) 1997-06-27 1997-06-27 Methods and apparatus for improving microloading while etching a substrate
PCT/US1998/013443 WO1999000832A1 (en) 1997-06-27 1998-06-24 Methods and apparatus for improving microloading while etching a substrate

Publications (2)

Publication Number Publication Date
JP2002507328A true JP2002507328A (ja) 2002-03-05
JP4384731B2 JP4384731B2 (ja) 2009-12-16

Family

ID=25383476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50583299A Expired - Lifetime JP4384731B2 (ja) 1997-06-27 1998-06-24 基板のエッチングに際してマイクロローディングを改善する方法

Country Status (9)

Country Link
US (1) US6087266A (ja)
EP (1) EP0993685B1 (ja)
JP (1) JP4384731B2 (ja)
KR (1) KR100542665B1 (ja)
AT (1) ATE371264T1 (ja)
DE (1) DE69838292T2 (ja)
IL (1) IL133722A (ja)
TW (1) TW447038B (ja)
WO (1) WO1999000832A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
US6495469B1 (en) 2001-12-03 2002-12-17 Taiwan Semiconductor Manufacturing Company High selectivity, low etch depth micro-loading process for non stop layer damascene etch
WO2004025343A1 (ja) * 2002-09-11 2004-03-25 Fujitsu Limited 光デバイス及びその製造方法
US7767508B2 (en) * 2006-10-16 2010-08-03 Advanced Micro Devices, Inc. Method for forming offset spacers for semiconductor device arrangements
CN102420124B (zh) * 2011-05-26 2014-04-02 上海华力微电子有限公司 一种介质层刻蚀方法
US10069490B2 (en) * 2016-02-02 2018-09-04 Globalfoundries Inc. Method, apparatus and system for voltage compensation in a semiconductor wafer

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US4878994A (en) * 1987-07-16 1989-11-07 Texas Instruments Incorporated Method for etching titanium nitride local interconnects
DE3842758A1 (de) * 1988-12-19 1990-06-21 Siemens Ag Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
JP2528962B2 (ja) * 1989-02-27 1996-08-28 株式会社日立製作所 試料処理方法及び装置
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US4980018A (en) * 1989-11-14 1990-12-25 Intel Corporation Plasma etching process for refractory metal vias
EP0489407A3 (en) * 1990-12-03 1992-07-22 Applied Materials, Inc. Plasma reactor using uhf/vhf resonant antenna source, and processes
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
KR100293830B1 (ko) * 1992-06-22 2001-09-17 리차드 에이치. 로브그렌 플라즈마 처리 쳄버내의 잔류물 제거를 위한 플라즈마 정결방법
US5256245A (en) * 1992-08-11 1993-10-26 Micron Semiconductor, Inc. Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JP2809087B2 (ja) * 1994-02-15 1998-10-08 日本電気株式会社 配線形成方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5620615A (en) * 1994-05-13 1997-04-15 Micron Technology, Inc. Method of etching or removing W and WSix films
US5496762A (en) * 1994-06-02 1996-03-05 Micron Semiconductor, Inc. Highly resistive structures for integrated circuits and method of manufacturing the same
US5779926A (en) * 1994-09-16 1998-07-14 Applied Materials, Inc. Plasma process for etching multicomponent alloys
US5783101A (en) * 1994-09-16 1998-07-21 Applied Materials, Inc. High etch rate residue free metal etch process with low frequency high power inductive coupled plasma
US5609775A (en) * 1995-03-17 1997-03-11 Chartered Semiconductor Manufacturing Pte Ltd. Dry etch process for titanium-tungsten films
US6017825A (en) * 1996-03-29 2000-01-25 Lam Research Corporation Etch rate loading improvement
US5904862A (en) * 1996-06-26 1999-05-18 Lam Research Corporation Methods for etching borophosphosilicate glass
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading

Also Published As

Publication number Publication date
JP4384731B2 (ja) 2009-12-16
US6087266A (en) 2000-07-11
DE69838292T2 (de) 2008-05-15
DE69838292D1 (de) 2007-10-04
EP0993685A1 (en) 2000-04-19
ATE371264T1 (de) 2007-09-15
IL133722A0 (en) 2001-04-30
IL133722A (en) 2003-05-29
WO1999000832A1 (en) 1999-01-07
EP0993685B1 (en) 2007-08-22
KR100542665B1 (ko) 2006-01-12
KR20010014077A (ko) 2001-02-26
TW447038B (en) 2001-07-21

Similar Documents

Publication Publication Date Title
KR101223819B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR100252471B1 (ko) 드라이에칭방법
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US5827437A (en) Multi-step metallization etch
EP1042796A1 (en) Improved techniques for etching an oxide layer
CN101131927A (zh) 增强等离子体蚀刻性能的方法
WO2000014793A2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US8642482B2 (en) Plasma etching method, control program and computer storage medium
IL176466A (en) Selectivity control in a plasma processing system
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
US20190051500A1 (en) Plasma processing method and plasma processing apparatus
KR20150091208A (ko) 드라이 에칭 방법
US8222155B2 (en) Selectivity control in a plasma processing system
US6017825A (en) Etch rate loading improvement
JP2002507328A (ja) 基板のエッチングに際してマイクロローディングを改善する方法および装置
CN101447426B (zh) 等离子体蚀刻方法
US20040256353A1 (en) Method and system for deep trench silicon etch
JP2727966B2 (ja) 半導体装置の製造方法
JP6670672B2 (ja) エッチング方法
JP2021028968A (ja) 基板および基板処理方法
US11955316B2 (en) Substrate processing method, method for manufacturing semiconducor device, and plasma processing apparatus
US5904862A (en) Methods for etching borophosphosilicate glass
JP2021163839A (ja) エッチング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150