JP2002373828A - Compound electronic component - Google Patents
Compound electronic componentInfo
- Publication number
- JP2002373828A JP2002373828A JP2001181698A JP2001181698A JP2002373828A JP 2002373828 A JP2002373828 A JP 2002373828A JP 2001181698 A JP2001181698 A JP 2001181698A JP 2001181698 A JP2001181698 A JP 2001181698A JP 2002373828 A JP2002373828 A JP 2002373828A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film electrode
- thin
- electronic component
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体レーザモジ
ュールに用いられる複合電子部品であって、誘電体板上
に容量素子およびインダクタ素子を有する複合電子部品
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a composite electronic component used for a semiconductor laser module, and more particularly to a composite electronic component having a capacitor and an inductor on a dielectric plate.
【０００２】[0002]
【従来の技術】従来、光通信方式においては、半導体レ
ーザモジュールが、伝送されるべき電気的データ信号を
電気−光変換し光ファイバ等へ光信号として伝送するた
めに用いられており、１Ｇ（ギガ）ビット／秒（ｂｐ
ｓ）を超えるデータビットレートをもつものが広く用い
られるようになっている。2. Description of the Related Art Conventionally, in an optical communication system, a semiconductor laser module has been used to convert an electrical data signal to be transmitted into an optical signal and transmit it as an optical signal to an optical fiber or the like. Gigabits / second (bp)
Those having a data bit rate exceeding s) are becoming widely used.
【０００３】従来の半導体レーザモジュールには、半導
体レーザを励起発振させるためのＤＣ駆動電源につなが
るＤＣバイアス回路がある。このＤＣバイアス回路は、
巻線型コイルや積層チップコイル等からなるインダクタ
素子や、積層チップコンデンサまたは平行平板型コンデ
ンサ等からなる容量素子を実装して構成される。A conventional semiconductor laser module has a DC bias circuit connected to a DC drive power supply for exciting and oscillating a semiconductor laser. This DC bias circuit
It is configured by mounting an inductor element such as a wound type coil or a multilayer chip coil, or a capacitive element such as a multilayer chip capacitor or a parallel plate type capacitor.
【０００４】インダクタ素子は、所謂チョークコイルと
しての役割をなす。具体的には、ＤＣ駆動電源からの電
流を半導体レーザに送る線路として機能し、同時に半導
体レーザに入力される高周波信号がＤＣ駆動電源に流入
することを妨ぐフィルターとして機能する。ＤＣ駆動電
源に高周波信号が流入すると電流供給が不安定になり、
結果として半導体レーザの発振も不安定になる。The inductor element plays a role as a so-called choke coil. Specifically, it functions as a line for sending a current from the DC drive power supply to the semiconductor laser, and at the same time functions as a filter for preventing a high frequency signal input to the semiconductor laser from flowing into the DC drive power supply. When a high frequency signal flows into the DC drive power supply, the current supply becomes unstable,
As a result, the oscillation of the semiconductor laser becomes unstable.
【０００５】一方、容量素子は、所謂デカップリングコ
ンデンサとして、半導体レーザの第２の駆動電流供給源
として、駆動電流をより安定して供給できるようにする
ものである。On the other hand, the capacitive element is a so-called decoupling capacitor, and serves as a second drive current supply source of the semiconductor laser so that the drive current can be supplied more stably.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、光通信
分野では、ビットレートをより増大させて高速に大容量
のデータを通信できる半導体レーザモジュールが検討さ
れているが、従来のインダクタ素子や容量素子からなる
ＤＣバイアス回路では、２．４Ｇｂｐｓ程度以上のビッ
トレートの増大した半導体レーザモジュールに対応する
ことが困難であった。これは、ビットレートの増大に伴
い、半導体レーザに入力される高周波信号の周波数がよ
り高くなり、インダクタ素子によって高周波信号がＤＣ
駆動電源に流入するのを有効に阻止できなくなっている
ためである。高周波信号がＤＣ駆動電源に流れ込むと電
源電圧が不安定になり、結果として半導体レーザの発振
も不安定になり、より高いビットレートで通信できない
という問題があった。However, in the field of optical communication, a semiconductor laser module capable of communicating a large amount of data at a high speed by further increasing the bit rate is being studied. With such a DC bias circuit, it has been difficult to support a semiconductor laser module with an increased bit rate of about 2.4 Gbps or more. This is because, as the bit rate increases, the frequency of the high-frequency signal input to the semiconductor laser increases, and the high-frequency signal
This is because it cannot be effectively prevented from flowing into the drive power supply. When a high-frequency signal flows into the DC drive power supply, the power supply voltage becomes unstable, and as a result, the oscillation of the semiconductor laser becomes unstable, and there is a problem that communication at a higher bit rate cannot be performed.
【０００７】通常、使用する周波数でチョークコイルと
して機能するように、インダクタ素子を取り替えて、イ
ンダクタンスの値を最適なものに調整するが、２．４Ｇ
ｂｐｓを超える半導体レーザモジュールではその調整が
困難であるという問題があった。[0007] Usually, the inductor element is replaced so as to function as a choke coil at the frequency used, and the inductance value is adjusted to an optimum value.
There is a problem that adjustment is difficult in a semiconductor laser module exceeding bps.
【０００８】さらに、ＤＣバイアス回路に用いるインダ
クタ素子や容量素子は大変小さい部品であり、これらを
精度良く実装して半導体レーザモジュールを組み立てる
必要があるため、作業性が悪く歩留まりが上がらず、高
コスト化するという問題もあった。Further, the inductor element and the capacitor element used in the DC bias circuit are very small parts, and it is necessary to assemble the semiconductor laser module by mounting these elements with high precision. Therefore, the workability is poor, the yield is not improved, and the cost is high. There was also a problem of becoming.
【０００９】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、ビットレートをより増大
させて高速に大容量のデータを通信できる半導体レーザ
モジュール用として好適な複合電子部品であり、半導体
レーザモジュールのＤＣバイアス回路に用いられるイン
ダクタ素子と容量素子を一体形成したものを提供するこ
とにある。Accordingly, the present invention has been completed in view of the above circumstances, and an object of the present invention is to provide a composite electronic component suitable for a semiconductor laser module capable of transmitting a large amount of data at a high speed by further increasing a bit rate. Another object of the present invention is to provide an integrated device in which an inductor element and a capacitor used in a DC bias circuit of a semiconductor laser module are formed.
【００１０】[0010]
【課題を解決するための手段】本発明の複合電子部品
は、比誘電率が２０以上の誘電体板の両主面に薄膜電極
を形成して成る容量素子の少なくとも一方の前記薄膜電
極の表面に、比誘電率が５以下の樹脂絶縁層と薄膜から
成るインダクタパターンとが順次積層されて成ることを
特徴とする。According to the present invention, there is provided a composite electronic component comprising: a dielectric plate having a relative dielectric constant of 20 or more; a thin film electrode formed on both principal surfaces of the dielectric plate; In addition, a resin insulating layer having a relative dielectric constant of 5 or less and an inductor pattern formed of a thin film are sequentially laminated.
【００１１】本発明は、上記の構成により、容量素子を
比誘電率が２０以上の誘電体板の両主面に、薄膜電極を
フォトリソグラフィ法等により精度よく形成しているの
で、小型で容量精度の高い容量素子とすることができ
る。さらに、容量素子の少なくとも一方の薄膜電極の表
面に、比誘電率が５以下の樹脂絶縁層と薄膜から成るイ
ンダクタパターン（インダクタ素子）とが順次積層さ
れ、インダクタパターンはフォトリソグラフィ法等によ
り精度よく形成しているため、インダクタンス値のバラ
ツキの小さいものができる。また、樹脂絶縁層として比
誘電率が５以下と小さいものを用いているためインダク
タ素子に生じる浮遊容量を小さく抑えることができる。
さらに、インダクタンス素子は、容量素子の上部に薄膜
によって形成されているため、インダクタンス素子の上
面であればどこにでもワイヤボンディングすることがで
き、インダクタンス値を容易に調整できるとともに、調
整バラツキを小さくして調整することができる。According to the present invention, a thin film electrode is formed on both main surfaces of a dielectric plate having a relative permittivity of 20 or more with high precision by a photolithography method or the like. A highly accurate capacitive element can be obtained. Furthermore, a resin insulating layer having a relative dielectric constant of 5 or less and an inductor pattern (inductor element) composed of a thin film are sequentially laminated on at least one thin film electrode of the capacitive element, and the inductor pattern is precisely formed by photolithography or the like. Due to the formation, a variation in inductance value is small. In addition, since a resin having a relative dielectric constant as small as 5 or less is used as the resin insulating layer, stray capacitance generated in the inductor element can be suppressed to a small value.
Furthermore, since the inductance element is formed by a thin film on the upper part of the capacitance element, wire bonding can be performed anywhere on the upper surface of the inductance element, and the inductance value can be easily adjusted, and the adjustment variation is reduced. Can be adjusted.
【００１２】このように、容量精度が高く、インダクタ
ンス値を精度良く調整できる複合電子部品となることか
ら、ビットレートをより増大させて高速に大容量のデー
タを通信できる半導体レーザモジュールのＤＣバイアス
回路用として好適なものとなる。また、容量素子の上面
にインダクタ素子を形成しているので、容量素子とイン
ダクタ素子とを別個に半導体レーザモジュールに実装す
る場合と比べて実装面積を小さくでき、半導体レーザモ
ジュールを小型化できる。さらに、実装する部品点数が
減るため、実装歩留が上昇し、低コスト化できる。As described above, since the composite electronic component has high capacitance accuracy and can adjust the inductance value with high precision, the DC bias circuit of the semiconductor laser module capable of increasing the bit rate and communicating large-capacity data at high speed is provided. It is suitable for use. Further, since the inductor element is formed on the upper surface of the capacitive element, the mounting area can be reduced as compared with a case where the capacitive element and the inductor element are separately mounted on the semiconductor laser module, and the semiconductor laser module can be downsized. Further, since the number of components to be mounted is reduced, the mounting yield is increased and the cost can be reduced.
【００１３】本発明において、好ましくは、前記樹脂絶
縁層および前記インダクタパターンが一方の前記薄膜電
極に順次積層され、他方の前記薄膜電極は、密着金属層
と拡散防止層と主導体層とを順次積層して成るととも
に、前記主面全面に形成されており、かつ外周部の全周
で前記主導体層が薄くなっていることを特徴とする。In the present invention, preferably, the resin insulating layer and the inductor pattern are sequentially laminated on one of the thin-film electrodes, and the other thin-film electrode sequentially includes an adhesion metal layer, a diffusion prevention layer, and a main conductor layer. The semiconductor device is characterized in that the main conductor layer is formed over the entire main surface, and the main conductor layer is thinner over the entire outer periphery.
【００１４】本発明は、複合電子部品を外部回路基板上
にロウ材により固定する際に、誘電体板の固定される側
の下側主面（他方の主面）に上記構成の薄膜電極を形成
することができ、その場合、薄膜電極の外周部に段差部
が形成されているため段差部において薄膜電極とロウ材
との接触面積が増大して接合強度が向上するとともに、
薄膜電極の主導体層の薄肉部にロウ材が留まり、ロウ材
が誘電体板の下側主面から外側にはみ出し、隣接する他
の部品と短絡したり、また、ロウ材が誘電体板の上側主
面の薄膜電極まで這い上がり、薄膜電極同士が短絡した
りするという不都合が発生しにくくなる。また、下側主
面の薄膜電極の主導体層の薄肉部が溶けた後には、Ｐｄ
等から成る拡散防止層がロウ材との界面に合金層を形成
して、ロウ材との密着強度が向上する。また、下側主面
の薄膜電極の外形は誘電体板の外形と同じ大きさである
ため、誘電体板の外形に対して上側主面の薄膜電極の位
置が多少ずれても容量値のバラツキがほとんど発生しな
い。According to the present invention, when the composite electronic component is fixed on an external circuit board with a brazing material, the thin-film electrode having the above-described structure is provided on the lower main surface (the other main surface) of the dielectric plate to be fixed. In this case, the contact area between the thin film electrode and the brazing material is increased at the step portion because the step portion is formed on the outer peripheral portion of the thin film electrode, and the bonding strength is improved,
The brazing material stays in the thin portion of the main conductor layer of the thin-film electrode, and the brazing material protrudes outward from the lower main surface of the dielectric plate, and short-circuits with other adjacent components. The inconvenience that the thin film electrodes crawl up to the thin film electrodes on the upper main surface and short-circuit between the thin film electrodes are less likely to occur. After the thin portion of the main conductor layer of the thin film electrode on the lower main surface is melted, Pd
The diffusion preventing layer formed of an alloy layer forms an alloy layer at the interface with the brazing material, and the adhesion strength with the brazing material is improved. In addition, since the outer shape of the thin film electrode on the lower main surface is the same size as the outer shape of the dielectric plate, even if the position of the thin film electrode on the upper main surface slightly deviates from the outer shape of the dielectric plate, the capacitance value varies. Hardly occurs.
【００１５】また、例えば誘電体板の下側主面の全面に
外周部の全周に主導体層の薄肉部を有する薄膜電極を形
成する場合、ダイヤモンドブレードによって、母基板か
ら切断、個片化される際に薄膜電極が延伸しにくくな
り、金属バリが発生しにくくなる。さらに、薄膜電極の
外周部の厚みが中央部の厚みより薄くなっているので、
個片化する際に貼り付けるＵＶテープに対して、薄膜電
極の外周部は浮いた状態または十分に接着されていない
状態になる。そのため、母基板の切断後に複合電子部品
をＵＶテープから取り外す際に、誘電体板から薄膜電極
がその端部から剥がれることが極めて少なくなる。For example, when a thin-film electrode having a thin portion of the main conductor layer is formed over the entire outer periphery of the lower main surface of the dielectric plate, the thin-film electrode is cut from the mother substrate by a diamond blade and separated into individual pieces. In this case, the thin-film electrode is hardly stretched, and metal burrs are hardly generated. Furthermore, since the thickness of the outer peripheral portion of the thin film electrode is smaller than the thickness of the central portion,
The outer peripheral portion of the thin film electrode floats or is not sufficiently bonded to the UV tape to be attached at the time of singulation. Therefore, when the composite electronic component is detached from the UV tape after the cutting of the mother board, the thin film electrode is extremely unlikely to be peeled off from the end portion of the dielectric plate.
【００１６】[0016]
【発明の実施の形態】本発明の複合電子部品について以
下に詳細に説明する。図１（ａ），（ｂ）は、本発明の
複合電子部品の断面図と上面図であり、１は誘電体板、
２は上側主面に形成された第一の薄膜電極、３は下側主
面に形成された第二の薄膜電極である。４は第一の薄膜
電極３の表面に形成された樹脂絶縁層であり、５は薄膜
から成るインダクタ素子としてのインダクタパターンで
ある。４ａは樹脂絶縁層４に形成されたスルーホール
で、このスルーホールを介して、容量素子の第一の薄膜
電極２とインダクタパターン５とが電気的に接続され
る。なお、このスルーホールがなく、容量素子とインダ
クタパターン５とが電気的に独立していてもよい。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The composite electronic component of the present invention will be described in detail below. 1 (a) and 1 (b) are a cross-sectional view and a top view of a composite electronic component of the present invention, where 1 is a dielectric plate,
Reference numeral 2 denotes a first thin film electrode formed on the upper main surface, and reference numeral 3 denotes a second thin film electrode formed on the lower main surface. Reference numeral 4 denotes a resin insulating layer formed on the surface of the first thin-film electrode 3, and reference numeral 5 denotes an inductor pattern as an inductor element formed of a thin film. Reference numeral 4a denotes a through hole formed in the resin insulating layer 4, through which the first thin-film electrode 2 of the capacitive element and the inductor pattern 5 are electrically connected. Note that the capacitor and the inductor pattern 5 may be electrically independent without the through hole.
【００１７】本発明の誘電体板１は、含有された金属元
素のうち２０ｍｏｌ％以上がＴｉである高比誘電率のセ
ラミックスから成るのが好ましく、例えば酸化チタン
（ＴｉＯ2）系（酸化チタンを主成分とするもの）セラ
ミックス、チタン酸バリウム系（ＢａＴｉＯ3）セラミ
ックス、チタン酸ストロンチウム系（ＳｒＴｉＯ3）セ
ラミックス、チタン酸マグネシウム系（ＭｇＴｉＯ3）
セラミックス、チタン酸カルシウム系（ＣａＴｉＯ3）
セラミックス、酸化マグネシウム（ＭｇＯ）−酸化チタ
ンセラミックス等からなる。The dielectric plate 1 of the present invention is preferably made of a ceramic having a high relative permittivity in which at least 20 mol% of the contained metal element is Ti. For example, a titanium oxide (TiO 2 ) -based Ceramics, barium titanate (BaTiO 3 ) ceramics, strontium titanate (SrTiO 3 ) ceramics, magnesium titanate (MgTiO 3 )
Ceramics, calcium titanate (CaTiO 3 )
It consists of ceramics, magnesium oxide (MgO) -titanium oxide ceramics and the like.
【００１８】また、誘電体板１の比誘電率εｒについ
て、チタン酸カルシウム（ＣａＴｉＯ 3）を主成分と
し、Ｎａ，Ａｌ等を含有するセラミックスの場合、εｒ
が３８のものでＴｉを３０．２ｍｏｌ％含有する。また
εｒが１４０のものでは、Ｔｉを５１．１ｍｏｌ％含有
する。このように誘電体板１に含まれる金属元素のうち
２０ｍｏｌ％以上をＴｉとすることで、誘電体板１の比
誘電率を２０〜３０程度以上とすることが容易に行え
る。The relative permittivity εr of the dielectric plate 1 is
Calcium titanate (CaTiO Three)
In the case of ceramics containing Na, Al, etc., εr
Is 38 and contains 30.2 mol% of Ti. Also
When εr is 140, contains 51.1 mol% of Ti
I do. Thus, among the metal elements contained in the dielectric plate 1,
By setting 20 mol% or more to Ti, the ratio of the dielectric plate 1 can be increased.
Dielectric constant can be easily increased to about 20 to 30 or more.
You.
【００１９】誘電体板１の両主面に被着される第一の薄
膜電極２と第二の薄膜電極３、さらに樹脂絶縁層４の上
面に被着されるインダクタパターン５の形成は、蒸着
法、スパッタリング法、ＣＶＤ法、メッキ法等の１種以
上の薄膜形成法によりなされ、第一の薄膜電極２とイン
ダクタパターン５は、フォトリソグラフィ法、エッチン
グ法、リフトオフ法等によってパターン加工される。The formation of the first thin-film electrode 2 and the second thin-film electrode 3 on both main surfaces of the dielectric plate 1, and the formation of the inductor pattern 5 on the upper surface of the resin insulating layer 4 are performed by vapor deposition. The first thin-film electrode 2 and the inductor pattern 5 are patterned by a photolithography method, an etching method, a lift-off method, or the like.
【００２０】第二の薄膜電極３は、好ましくは密着金属
層、拡散防止層、主導体層が順次積層された３層の薄膜
からなり、また第一の薄膜電極２は、これら３層の薄膜
の上面にさらに密着金属層が被着され、樹脂絶縁層４と
強固に密着されるようになっているのが好ましい。ま
た、第一の薄膜電極２のうち樹脂絶縁層４が形成されて
いない部分は、Ａｕなどのワイヤをボンディングで接続
できるように、密着金属層は形成されず、Ａｕなどの主
導体層が露出している。The second thin-film electrode 3 is preferably formed of a three-layer thin film in which an adhesion metal layer, a diffusion preventing layer, and a main conductor layer are sequentially laminated, and the first thin-film electrode 2 is formed of the three thin-film electrodes. It is preferable that an adhesion metal layer is further adhered to the upper surface of the substrate so as to be firmly adhered to the resin insulating layer 4. Further, in the portion of the first thin film electrode 2 where the resin insulating layer 4 is not formed, the adhesion metal layer is not formed so that the wire such as Au can be connected by bonding, and the main conductor layer such as Au is exposed. are doing.
【００２１】そして、本発明では、樹脂絶縁層４および
インダクタパターン５が一方の薄膜電極（第二の薄膜電
極３）に順次積層され、他方の薄膜電極（第一の薄膜電
極２）は、密着金属層と拡散防止層と主導体層とを順次
積層して成るとともに、主面全面に形成されており、か
つ外周部の全周で主導体層が薄くなっていることが好ま
しい。この場合、第二の薄膜電極３は、蒸着法またはス
パッタリング法により、密着金属層、拡散防止層、主導
体層を成膜後、第二の薄膜電極３の中央部を電解メッ
キ、無電解メッキなどの手法により厚みを厚くし、第二
の薄膜電極３の外周部に段差部を形成することができ
る。In the present invention, the resin insulating layer 4 and the inductor pattern 5 are sequentially laminated on one thin-film electrode (second thin-film electrode 3), and the other thin-film electrode (first thin-film electrode 2) is adhered. It is preferable that the metal layer, the diffusion prevention layer, and the main conductor layer are sequentially laminated, formed over the entire main surface, and that the main conductor layer is thinner all around the outer peripheral portion. In this case, the second thin film electrode 3 is formed by depositing an adhesion metal layer, a diffusion preventing layer, and a main conductor layer by a vapor deposition method or a sputtering method, and then electroplating the central portion of the second thin film electrode 3 by electroless plating. By increasing the thickness by such a technique as described above, a step portion can be formed on the outer peripheral portion of the second thin film electrode 3.
【００２２】インダクタパターン５は、拡散防止層を設
けないで密着金属層と主導体層の２層で形成してもよい
し、拡散防止層を設けて３層構造にしてもよい。The inductor pattern 5 may be formed of two layers, that is, an adhesion metal layer and a main conductor layer without providing a diffusion preventing layer, or may be formed to have a three-layer structure by providing a diffusion preventing layer.
【００２３】ここで、密着金属層は、セラミックス等か
ら成る誘電体板１との密着性の点で、Ｔｉ，Ｃｒ，Ｔ
ａ，Ｎｂ，Ｎｉ−Ｃｒ合金またはＴａ2Ｎ等のうち少な
くとも１種より成るのがよい。また、樹脂絶縁層４と強
固に接続するためには、特にＣｒを用いることが好まし
い。密着金属層の厚さは０．０１〜０．２μｍ程度が良
い。０．０１μｍ未満では、強固に密着することが困難
となり、０．２μｍを超えると、成膜時の内部応力によ
って剥離が生じ易くなる。Here, the adhesion metal layer is made of Ti, Cr, T in view of adhesion to the dielectric plate 1 made of ceramics or the like.
a, Nb, it is preferable comprised of at least one of such Ni-Cr alloy or Ta 2 N. In order to firmly connect with the resin insulating layer 4, it is particularly preferable to use Cr. The thickness of the adhesion metal layer is preferably about 0.01 to 0.2 μm. If it is less than 0.01 μm, it will be difficult to firmly adhere, and if it exceeds 0.2 μm, peeling will easily occur due to internal stress during film formation.
【００２４】拡散防止層は、密着金属層と主導体層との
相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｎ
ｉ，Ｎｉ−Ｃｒ合金またはＴｉ−Ｗ合金等のうち少なく
とも１種より成るのがよい。拡散防止層の厚さは０．０
５〜１μｍ程度が良く、０．０５μｍ未満では、ピンホ
ール等の欠陥が発生して拡散防止層としての機能を果た
しにくくなる。１μｍを超えると、成膜時の内部応力に
より剥離が生じ易くなる。拡散防止層にＮｉ−Ｃｒ合金
を用いる場合は、密着性も確保できるため、密着金属層
を除くことも可能である。The diffusion preventing layer is used for preventing Pt, Pd, Rh, Ru, and N from interdiffusion between the adhesion metal layer and the main conductor layer.
i, Ni-Cr alloy, Ti-W alloy or the like is preferable. The thickness of the diffusion prevention layer is 0.0
A thickness of about 5 to 1 μm is good, and if it is less than 0.05 μm, defects such as pinholes are generated and it is difficult to function as a diffusion prevention layer. If it exceeds 1 μm, peeling is likely to occur due to internal stress during film formation. When a Ni—Cr alloy is used for the diffusion prevention layer, adhesion can be ensured, and therefore, the adhesion metal layer can be omitted.
【００２５】さらに、抵抗の低いＡｕ，Ｃｕ，Ｎｉ，Ａ
ｇ等より成る主導体層の厚さは０．１〜５μｍ程度が良
い。０．１μｍ未満では、電気抵抗が大きくなる傾向に
あり、５μｍを超えると、成膜時の内部応力により剥離
を生じ易くなる。また、Ａｕは貴金属で高価であること
から、低コスト化の点で薄く形成することが好ましい。
Ｃｕは酸化し易いので、その上にＮｉおよびＡｕからな
る保護膜を被覆するのがよい。Further, Au, Cu, Ni, A having a low resistance
The thickness of the main conductor layer made of g or the like is preferably about 0.1 to 5 μm. If it is less than 0.1 μm, the electrical resistance tends to increase, and if it exceeds 5 μm, peeling tends to occur due to internal stress during film formation. Further, since Au is a noble metal and expensive, it is preferable to form it thinly from the viewpoint of cost reduction.
Since Cu is easily oxidized, it is preferable to coat a protective film made of Ni and Au thereon.
【００２６】本発明において、好ましくは第二の薄膜電
極３の外周部に形成される段差部の深さ、つまり第二の
薄膜電極３の中央部の厚みと外周部の厚みとの差は、
０．５μｍ以上が良い。０．５μｍ未満では、段差部の
深さが浅いため、段差部でのロウ材の接触面積が大きく
ならず接合強度が向上しにくい。また、ロウ材の溜りも
小さいため、隣接する他の部品と短絡したり、第二の薄
膜電極３と第一の薄膜電極２とが短絡し易くなる。さら
に、金属バリの発生を抑えるのが難しくなる。また、段
差部の深さが５μｍを超えると、主導体層の厚みも５μ
ｍを超えるため、成膜時の内部応力により剥離を生じ易
くなる。従って、より好ましくは０．５〜５μｍがよ
い。In the present invention, preferably, the depth of the step formed on the outer peripheral portion of the second thin film electrode 3, that is, the difference between the thickness of the central portion of the second thin film electrode 3 and the thickness of the outer peripheral portion is:
0.5 μm or more is good. If it is less than 0.5 μm, the depth of the step portion is shallow, so that the contact area of the brazing material at the step portion does not increase and the joining strength is hardly improved. In addition, since the pool of the brazing material is small, it is easy to short-circuit with another adjacent component or to short-circuit the second thin-film electrode 3 and the first thin-film electrode 2. Further, it becomes difficult to suppress the generation of metal burrs. When the depth of the step exceeds 5 μm, the thickness of the main conductor layer also becomes 5 μm.
m, separation easily occurs due to internal stress during film formation. Therefore, the thickness is more preferably 0.5 to 5 μm.
【００２７】また、段差部の幅は０．０１〜０．３ｍｍ
程度が良い。０．０１ｍｍ未満では、段差部の幅が小さ
いため、段差部でのロウ材の接触面積が大きくならず接
合強度が向上しにくい。また、ロウ材の溜りも小さいた
め、隣接する他の部品と短絡したり、第二の薄膜電極３
と第一の薄膜電極２とが短絡し易くなる。さらに、ダイ
ヤモンドブレードの切断位置がズレた際に、厚みの厚い
部分を切断してしまい金属バリを発生させ易くなる。
０．３ｍｍを超えると、ＵＶテープが段差部にも接着し
やすくなり、第二の薄膜電極３の剥がれを発生させるこ
とがある。The width of the step is 0.01 to 0.3 mm.
Good degree. If the thickness is less than 0.01 mm, the width of the step portion is small, so that the contact area of the brazing material at the step portion does not increase and the joining strength is hardly improved. Further, since the accumulation of the brazing material is small, short-circuiting with other adjacent parts or the formation of the second thin-film electrode 3 may occur.
And the first thin film electrode 2 are easily short-circuited. Further, when the cutting position of the diamond blade is shifted, a thick portion is cut, and metal burrs are easily generated.
When the thickness exceeds 0.3 mm, the UV tape easily adheres to the stepped portion, and peeling of the second thin film electrode 3 may occur.
【００２８】樹脂絶縁層４は、比誘電率が５以下の材料
によって形成することで、その上面に形成するインダク
タパターン５がもつ浮遊容量値が小さくなり、高周波特
性が良好になる。具体的には、ポリイミド，ＢＣＢ（ベ
ンゾシクロブテン），エポキシ樹脂，フッ素系樹脂など
からなり、スピンコート法、ロールコート法、ダイコー
ト法または印刷法等により塗布し、樹脂絶縁層４を形成
する。また、フィルム状に加工された樹脂シートを被着
させることによって形成してもかまわない。またスルー
ホール４ａは、フォトリソグラフィ法やエッチング法、
レーザアブレーション法等によって形成できる。When the resin insulating layer 4 is formed of a material having a relative dielectric constant of 5 or less, the stray capacitance value of the inductor pattern 5 formed on the upper surface of the resin insulating layer 4 is reduced, and the high-frequency characteristics are improved. Specifically, the resin insulating layer 4 is formed of polyimide, BCB (benzocyclobutene), an epoxy resin, a fluorine-based resin, or the like, and applied by a spin coating method, a roll coating method, a die coating method, a printing method, or the like. Further, it may be formed by attaching a resin sheet processed into a film shape. The through hole 4a is formed by a photolithography method, an etching method,
It can be formed by a laser ablation method or the like.
【００２９】樹脂絶縁層４の厚みは１０〜１００μｍ程
度が良い。１０μｍ未満では、第一の薄膜電極２とイン
ダクタパターン５とが層間ショートしたり、またインダ
クタパターン５の浮遊容量が大きくなる傾向にあり、１
００μｍを超えると、スルーホール４ａがうまく形成で
きず、第一の薄膜電極２とインダクタパターンがスルー
ホールを介して良好に接続されにくくなる。The thickness of the resin insulating layer 4 is preferably about 10 to 100 μm. If the thickness is less than 10 μm, the first thin-film electrode 2 and the inductor pattern 5 will be short-circuited between layers, and the stray capacitance of the inductor pattern 5 tends to increase.
If the thickness exceeds 00 μm, the through hole 4a cannot be formed well, and it becomes difficult to connect the first thin film electrode 2 and the inductor pattern satisfactorily through the through hole.
【００３０】インダクタパターン５は、ミアンダパター
ンやスパイラル（渦巻き状）パターン等、どのようなパ
ターンにしてもかまわないが、スパイラルパターンがよ
りインダクタンス値を大きくできるために好適である。
さらに、インダクタパターン５の上面には、Ａｕなどの
ワイヤのボンディングによってインダクタ線路を長くま
たは短くしてインダクタンス値を調整できるように、ワ
イヤボンディング用の電極を複数設けてもよい。インダ
クタパターン５の配線幅は５〜２００μｍ程度が好まし
く、５μｍ未満では、樹脂絶縁層４の凹凸によって配線
が途中で切れ易くなる。２００μｍを超えると、容量素
子の上面に十分なインダクタンス値をもったインダクタ
パターンを形成するのが困難になる。The inductor pattern 5 may have any pattern, such as a meander pattern or a spiral (spiral) pattern, but the spiral pattern is preferable because the inductance value can be further increased.
Further, a plurality of electrodes for wire bonding may be provided on the upper surface of the inductor pattern 5 so that the inductance value can be adjusted by lengthening or shortening the inductor line by bonding a wire such as Au. The wiring width of the inductor pattern 5 is preferably about 5 to 200 μm, and if it is less than 5 μm, the wiring tends to be cut in the middle due to unevenness of the resin insulating layer 4. If it exceeds 200 μm, it becomes difficult to form an inductor pattern having a sufficient inductance value on the upper surface of the capacitive element.
【００３１】また、インダクタパターン５がスパイラル
パターンの場合、最外周部等の外周側を細線化して、そ
の細線部に線路方向に間隔をあけて複数のワイヤボンデ
ィング電極を設けることで、インダクタンス値を微調整
できる。これにより、インダクタンス値を高精度に制御
できる。また、細線部を設けることでインダクタパター
ン５に生じる浮遊容量をさらに小さくすることができ
る。When the inductor pattern 5 is a spiral pattern, the outer peripheral side such as the outermost peripheral portion is made thinner, and a plurality of wire bonding electrodes are provided at intervals in the line direction in the thinner wire portion to reduce the inductance value. Can be fine-tuned. Thereby, the inductance value can be controlled with high accuracy. Further, the stray capacitance generated in the inductor pattern 5 can be further reduced by providing the thin wire portion.
【００３２】本発明の複合電子部品は、その形状、大き
さは一般に１辺が1〜５ｍｍ程度の矩形状であり非常に
小さい部品であるため、例えば以下の工程［１］〜
［５］にて複数個が一括して作製される。Since the composite electronic component of the present invention is a very small component having a rectangular shape with a side of about 1 to 5 mm in general, for example, the following steps [1] to [1]
In [5], a plurality of pieces are produced collectively.
【００３３】［１］セラミックス等から成り、１辺が３
０ｍｍ以上の方形状の誘電体板１の母基板を準備する。[1] It is made of ceramics or the like and one side is 3
A mother substrate of a rectangular dielectric plate 1 of 0 mm or more is prepared.
【００３４】［２］母基板の両主面に、蒸着法によりＴ
ｉ等から成る密着金属層、Ｐｄ等から成る拡散防止層、
Ａｕ等から成る主導体層を連続して順次被着する。[2] On both main surfaces of the mother substrate, T
an adhesion metal layer made of i or the like, a diffusion prevention layer made of Pd or the like,
A main conductor layer made of Au or the like is sequentially and sequentially applied.
【００３５】［３］誘電体板１の上側主面となる母基板
の主面に、樹脂絶縁層４およびインダクタパターン５を
順次形成することにより、複合電子部品が複数形成され
た母基板が完成する。[3] A resin substrate 4 having a plurality of composite electronic components is completed by sequentially forming a resin insulating layer 4 and an inductor pattern 5 on the main surface of the mother substrate serving as the upper main surface of the dielectric plate 1. I do.
【００３６】［４］ＵＶテープに誘電体板１の下側主面
となる母基板の主面を貼り付け、ダイヤモンドブレード
によって、複合電子部品の個片に切断する。この際、ダ
イヤモンドブレードはＵＶテープを完全に切断しないよ
うに設定する。[4] The main surface of the mother substrate serving as the lower main surface of the dielectric plate 1 is attached to a UV tape, and cut into individual composite electronic components by a diamond blade. At this time, the diamond blade is set so as not to completely cut the UV tape.
【００３７】［５］ＵＶテープの裏面側から紫外線を照
射し、ＵＶテープの接着強度を弱くし、個片化した複合
電子部品をＵＶテープから取り外す。[5] Ultraviolet rays are irradiated from the back side of the UV tape to weaken the adhesive strength of the UV tape, and the singulated composite electronic component is removed from the UV tape.
【００３８】かくして、本発明は、半導体レーザモジュ
ールのＤＣバイアス回路に好適に用いられる、容量素子
とインダクタパターンとを兼ね備えた複合電子部品であ
り、比誘電率が２０以上の誘電体板の両主面に薄膜電極
を形成して容量素子を形成しているため、小型で容量精
度の高い容量素子とすることができる。さらに、この容
量素子の少なくとも一方の薄膜電極の上面に、比誘電率
が５以下の樹脂絶縁層と薄膜から成るインダクタパター
ンを順次積層しているため、インダクタンス値のバラツ
キの小さいものができる。また、樹脂絶縁層として誘電
率が５以下と小さいものを用いているため、インダクタ
パターンに生じる浮遊容量を小さく抑えることができ
る。さらに、インダクタパターンは容量素子の上部に薄
膜によって形成されているため、インダクタパターンの
上面であればどこにでもワイヤボンディングすることが
でき、その結果インダクタンス値を容易に調整でき、か
つ調整バラツキが小さくして調整することができる。Thus, the present invention is a composite electronic component having both a capacitance element and an inductor pattern, which is preferably used for a DC bias circuit of a semiconductor laser module, and has a dielectric constant of 20 or more. Since the capacitor is formed by forming a thin-film electrode on the surface, the capacitor can be small and have high capacitance accuracy. Further, since an inductor pattern composed of a resin insulating layer having a relative dielectric constant of 5 or less and a thin film is sequentially laminated on the upper surface of at least one thin film electrode of the capacitive element, a variation in inductance value can be reduced. Further, since a resin insulating layer having a small dielectric constant of 5 or less is used, stray capacitance generated in the inductor pattern can be suppressed to a small value. Furthermore, since the inductor pattern is formed of a thin film on the upper part of the capacitive element, wire bonding can be performed anywhere on the upper surface of the inductor pattern. Can be adjusted.
【００３９】このように、容量精度が高く、インダクタ
ンス値を精度良く調整できる複合電子部品となることか
ら、ビットレートをより増大させて高速に大容量のデー
タを通信できる半導体レーザモジュールのＤＣバイアス
回路用として好適なものとなる。As described above, since the composite electronic component has high capacitance accuracy and can adjust the inductance value with high precision, the DC bias circuit of the semiconductor laser module capable of increasing the bit rate and communicating large-capacity data at a high speed. It is suitable for use.
【００４０】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内にお
いて種々の変更を行なうことは何等差し支えない。例え
ば、誘電体板１に薄膜抵抗体を形成し、容量素子、イン
ダクタパターンおよび抵抗体素子を具備した複合電子部
品とし得る。また、図１ではインダクタパターンを一つ
形成しているが、複数設けて接続してもよい。その場
合、複数のインダクタパターンをスパイラルの巻き数が
徐々に変化するように並べて形成し、接続個数や接続区
間を変化させることでインダクタンス値を制御してもよ
い。It should be noted that the present invention is not limited to the above-described embodiment, and various changes may be made without departing from the scope of the present invention. For example, a thin film resistor is formed on the dielectric plate 1 to provide a composite electronic component including a capacitor, an inductor pattern, and a resistor. Although one inductor pattern is formed in FIG. 1, a plurality of inductor patterns may be provided and connected. In this case, a plurality of inductor patterns may be arranged side by side so that the number of turns of the spiral changes gradually, and the inductance value may be controlled by changing the number of connections or the connection sections.
【００４１】[0041]
【発明の効果】本発明は、比誘電率が２０以上の誘電体
板の両主面に薄膜電極を形成して成る容量素子の少なく
とも一方の薄膜電極の表面に、比誘電率が５以下の樹脂
絶縁層と薄膜から成るインダクタパターンとが順次積層
されて成ることにより、比誘電率が２０以上の誘電体板
の両主面に薄膜電極を形成することにより容量素子を構
成しているので、小型で容量精度の高い容量素子とし得
る。さらに、容量素子の少なくとも一方の薄膜電極の表
面に、比誘電率が５以下の樹脂絶縁層と薄膜から成るイ
ンダクタパターンとが順次積層されているため、インダ
クタンス値のバラツキの小さいものができる。また、樹
脂絶縁層として比誘電率が５以下と小さいものを用いて
いるため、インダクタパターンに生じる浮遊容量を小さ
く抑えることができる。さらに、インダクタパターン
は、容量素子の上部に薄膜によって形成されているた
め、インダクタパターンの上面であればどこにでもワイ
ヤボンディングすることができ、インダクタンス値を容
易に調整できるとともに、調整バラツキを小さくして調
整することができる。According to the present invention, a dielectric element having a relative dielectric constant of 20 or more has thin film electrodes formed on both main surfaces thereof, and at least one of the thin film electrodes has a relative dielectric constant of 5 or less. Since a resin insulating layer and an inductor pattern formed of a thin film are sequentially laminated, a capacitive element is formed by forming thin film electrodes on both main surfaces of a dielectric plate having a relative dielectric constant of 20 or more. A small-sized capacitive element with high capacitance accuracy can be obtained. Furthermore, since a resin insulating layer having a relative dielectric constant of 5 or less and an inductor pattern composed of a thin film are sequentially laminated on the surface of at least one thin film electrode of the capacitive element, variations in inductance value can be reduced. Further, since a resin insulating layer having a small relative dielectric constant of 5 or less is used, stray capacitance generated in the inductor pattern can be suppressed to a small value. Furthermore, since the inductor pattern is formed of a thin film on the upper part of the capacitive element, wire bonding can be performed anywhere on the upper surface of the inductor pattern, and the inductance value can be easily adjusted, and the adjustment variation is reduced. Can be adjusted.
【００４２】このように、容量精度が高く、インダクタ
ンス値を精度良く調整できる複合電子部品となることか
ら、ビットレートをより増大させて高速に大容量のデー
タを通信できる半導体レーザモジュールのＤＣバイアス
回路用として好適なものとなる。また、容量素子の上面
にインダクタ素子を形成しているので、容量素子とイン
ダクタ素子とを別個に半導体レーザモジュールに実装す
る場合と比べて実装面積を小さくでき、半導体レーザモ
ジュールを小型化できる。さらに、実装する部品点数が
減るため、実装歩留が上昇し、低コスト化できる。As described above, since the composite electronic component has high capacitance accuracy and can adjust the inductance value with high precision, the DC bias circuit of the semiconductor laser module capable of increasing the bit rate and communicating large-capacity data at high speed is provided. It is suitable for use. Further, since the inductor element is formed on the upper surface of the capacitive element, the mounting area can be reduced as compared with a case where the capacitive element and the inductor element are separately mounted on the semiconductor laser module, and the semiconductor laser module can be downsized. Further, since the number of components to be mounted is reduced, the mounting yield is increased and the cost can be reduced.
【００４３】本発明は、好ましくは樹脂絶縁層およびイ
ンダクタパターンが一方の薄膜電極に順次積層され、他
方の薄膜電極は、密着金属層と拡散防止層と主導体層と
を順次積層して成るとともに、主面全面に形成されてお
り、かつ外周部の全周で主導体層が薄くなっていること
により、複合電子部品を外部回路基板上にロウ材により
固定する際に、誘電体板の固定される側の下側主面（他
方の主面）に上記構成の薄膜電極を形成することがで
き、その場合、薄膜電極の外周部に段差部が形成されて
いるため段差部において薄膜電極とロウ材との接触面積
が増大して接合強度が向上する。また、薄膜電極の主導
体層の薄肉部にロウ材が留まり、ロウ材が誘電体板の下
側主面から外側にはみ出し、隣接する他の部品と短絡し
たり、ロウ材が誘電体板の上側主面の薄膜電極まで這い
上がり、薄膜電極同士が短絡したりするという不都合が
発生しにくくなる。According to the present invention, preferably, a resin insulating layer and an inductor pattern are sequentially laminated on one thin-film electrode, and the other thin-film electrode is formed by sequentially laminating an adhesion metal layer, a diffusion preventing layer and a main conductor layer. When the composite electronic component is fixed on an external circuit board with a brazing material, the dielectric plate is fixed because the main conductor layer is formed over the entire main surface and the outer peripheral portion is thinned all around. The thin film electrode having the above structure can be formed on the lower main surface (the other main surface) on the side to be formed. In this case, since the step portion is formed on the outer peripheral portion of the thin film electrode, the thin film electrode The contact area with the brazing material is increased, and the bonding strength is improved. Also, the brazing material stays in the thin portion of the main conductor layer of the thin film electrode, the brazing material protrudes from the lower main surface of the dielectric plate to the outside, and short-circuits with other adjacent components, or the brazing material is The inconvenience that the thin film electrodes crawl up to the thin film electrodes on the upper main surface and short-circuit each other is less likely to occur.
【００４４】また、下側主面の薄膜電極の主導体層の薄
肉部が溶けた後には、Ｐｄ等から成る拡散防止層がロウ
材との界面に合金層を形成して、ロウ材との密着強度が
向上する。また、下側主面の薄膜電極の外形は誘電体板
の外形と同じ大きさであるため、誘電体板の外形に対し
て上側主面の薄膜電極の位置が多少ずれても容量値のバ
ラツキが発生しない。After the thin portion of the main conductor layer of the thin film electrode on the lower main surface is melted, a diffusion preventing layer made of Pd or the like forms an alloy layer at the interface with the brazing material, and The adhesion strength is improved. In addition, since the outer shape of the thin film electrode on the lower main surface is the same size as the outer shape of the dielectric plate, even if the position of the thin film electrode on the upper main surface slightly deviates from the outer shape of the dielectric plate, the capacitance value varies. Does not occur.
【００４５】また、例えば誘電体板の下側主面の全面に
外周部の全周に主導体層の薄肉部を有する薄膜電極を形
成する場合、ダイヤモンドブレードによって、母基板か
ら切断、個片化される際に薄膜電極が延伸しにくくな
り、金属バリが発生しにくくなる。さらに、薄膜電極の
外周部の厚みが中央部の厚みより薄くなっているので、
個片化する際に貼り付けるＵＶテープに対して、薄膜電
極の外周部は浮いた状態または十分に接着されていない
状態になる。そのため、母基板の切断後に複合電子部品
をＵＶテープから取り外す際に、誘電体板から薄膜電極
がその端部から剥がれることが極めて少なくなる。For example, when a thin-film electrode having a thin portion of the main conductor layer is formed on the entire periphery of the lower main surface of the dielectric plate over the entire outer peripheral portion, the thin-film electrode is cut from the mother substrate by a diamond blade and cut into individual pieces. In this case, the thin-film electrode is hardly stretched, and metal burrs are hardly generated. Furthermore, since the thickness of the outer peripheral portion of the thin film electrode is smaller than the thickness of the central portion,
The outer peripheral portion of the thin film electrode floats or is not sufficiently bonded to the UV tape to be attached at the time of singulation. Therefore, when the composite electronic component is detached from the UV tape after the cutting of the mother board, the thin film electrode is extremely unlikely to be peeled off from the end portion of the dielectric plate.
【図１】本発明の複合電子部品について実施の形態の例
を示し、（ａ）は複合電子部品の断面図、（ｂ）は複合
電子部品の上面図である。FIG. 1 shows an example of an embodiment of a composite electronic component according to the present invention, in which (a) is a cross-sectional view of the composite electronic component, and (b) is a top view of the composite electronic component.
１：誘電体板 ２：第一の薄膜電極 ３：第二の薄膜電極 ４：樹脂絶縁層 ５：インダクタパターン 1: dielectric plate 2: first thin film electrode 3: second thin film electrode 4: resin insulating layer 5: inductor pattern
Claims (2)
に薄膜電極を形成して成る容量素子の少なくとも一方の
前記薄膜電極の表面に、比誘電率が５以下の樹脂絶縁層
と薄膜から成るインダクタパターンとが順次積層されて
成ることを特徴とする複合電子部品。1. A resin insulating layer having a relative dielectric constant of 5 or less is formed on at least one of the thin film electrodes of a capacitive element having thin film electrodes formed on both main surfaces of a dielectric plate having a relative dielectric constant of 20 or more. A composite electronic component comprising:
ターンが一方の前記薄膜電極に順次積層され、他方の前
記薄膜電極は、密着金属層と拡散防止層と主導体層とを
順次積層して成るとともに、前記主面全面に形成されて
おり、かつ外周部の全周で前記主導体層が薄くなってい
ることを特徴とする請求項１記載の複合電子部品。2. The resin insulating layer and the inductor pattern are sequentially laminated on one of the thin film electrodes, and the other thin film electrode is formed by sequentially laminating an adhesion metal layer, a diffusion prevention layer, and a main conductor layer. 2. The composite electronic component according to claim 1, wherein the main conductor layer is formed on the entire surface of the main surface, and the main conductor layer is thinner all around the outer peripheral portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181698A JP2002373828A (en) | 2001-06-15 | 2001-06-15 | Compound electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001181698A JP2002373828A (en) | 2001-06-15 | 2001-06-15 | Compound electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002373828A true JP2002373828A (en) | 2002-12-26 |
Family
ID=19021925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001181698A Pending JP2002373828A (en) | 2001-06-15 | 2001-06-15 | Compound electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002373828A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191408A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Coil conductor, method for manufacturing the same, and electronic component using the same |
| KR101082131B1 (en) | 2008-08-04 | 2011-11-09 | 제이에프이미네라르 가부시키가이샤 | Planar magnetic device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650505A (en) * | 1979-09-29 | 1981-05-07 | Fujitsu Ltd | Method of manufacturing microwave mom condenser |
| JPS5683917A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Thin film condenser |
| JPS62132309A (en) * | 1985-12-04 | 1987-06-15 | 株式会社村田製作所 | Lc complex component |
| JPS6379628U (en) * | 1986-11-11 | 1988-05-26 | ||
| JPH0513269A (en) * | 1991-07-01 | 1993-01-22 | Murata Mfg Co Ltd | Lc resonator |
| JPH0955336A (en) * | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | Composite electronic component |
| JPH09246087A (en) * | 1996-03-04 | 1997-09-19 | Murata Mfg Co Ltd | Ceramic capacitor |
-
2001
- 2001-06-15 JP JP2001181698A patent/JP2002373828A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5650505A (en) * | 1979-09-29 | 1981-05-07 | Fujitsu Ltd | Method of manufacturing microwave mom condenser |
| JPS5683917A (en) * | 1979-12-12 | 1981-07-08 | Fujitsu Ltd | Thin film condenser |
| JPS62132309A (en) * | 1985-12-04 | 1987-06-15 | 株式会社村田製作所 | Lc complex component |
| JPS6379628U (en) * | 1986-11-11 | 1988-05-26 | ||
| JPH0513269A (en) * | 1991-07-01 | 1993-01-22 | Murata Mfg Co Ltd | Lc resonator |
| JPH0955336A (en) * | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | Composite electronic component |
| JPH09246087A (en) * | 1996-03-04 | 1997-09-19 | Murata Mfg Co Ltd | Ceramic capacitor |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191408A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Coil conductor, method for manufacturing the same, and electronic component using the same |
| KR101082131B1 (en) | 2008-08-04 | 2011-11-09 | 제이에프이미네라르 가부시키가이샤 | Planar magnetic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757178B2 (en) | Electronic circuit equipment using multilayer circuit board | |
| US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
| JP4324615B2 (en) | Printed circuit embedded capacitors | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| JP2006253631A (en) | Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same | |
| KR100766213B1 (en) | Electronic component | |
| JP2007109825A (en) | Multilayer wiring board, semiconductor device using the same, and their manufacturing methods | |
| JP2007300002A (en) | Electronic part | |
| JP7444210B2 (en) | Glass circuit board with built-in capacitor | |
| JP4499548B2 (en) | Capacitor parts | |
| JP4584700B2 (en) | Wiring board manufacturing method | |
| JP2003158378A (en) | Method for manufacturing electronic circuit device having multi-layer circuit board | |
| JP4684856B2 (en) | Electronic components | |
| JP4447881B2 (en) | Manufacturing method of interposer | |
| JP2002280261A (en) | Thin-film capacitor, electronic membrane component and producing method therefor | |
| JP2002373828A (en) | Compound electronic component | |
| JP2002374028A (en) | Wiring board | |
| JP3986400B2 (en) | Filter, filter device and manufacturing method thereof | |
| JP2003046179A (en) | Wiring board | |
| JP2006019443A (en) | Thin film capacitor, semiconductor device using same, and manufacturing method thereof | |
| JP2003078197A (en) | Wiring board | |
| JPH0888318A (en) | Thin-film capacitor and board with built-u//in thin-film capacitor | |
| JP3880505B2 (en) | Thin film high frequency circuit and manufacturing method thereof | |
| JP3652281B2 (en) | Thin film electronic components and substrates | |
| WO2024020819A1 (en) | Functional substrate and manufacturing method therefor, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110802 |