JP2002369525A - Integrated circuit for switching power supply - Google Patents
Integrated circuit for switching power supplyInfo
- Publication number
- JP2002369525A JP2002369525A JP2001173539A JP2001173539A JP2002369525A JP 2002369525 A JP2002369525 A JP 2002369525A JP 2001173539 A JP2001173539 A JP 2001173539A JP 2001173539 A JP2001173539 A JP 2001173539A JP 2002369525 A JP2002369525 A JP 2002369525A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- integrated circuit
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、テレビジョン受像
機あるいは音響機器等の電源に用いられるスイッチング
電源用集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit for a switching power supply used for a power supply of a television receiver or audio equipment.
【０００２】[0002]
【従来の技術】テレビジョン受像機あるいは音響機器等
の電源に用いられるスイッチング電源回路として、一般
的にチョツパー方式と呼ばれるオンラインスイッチング
電源回路とオフラインスイッチング電源回路とがある。
前記オフラインスイッチング電源回路にはフライバック
方式スイッチング電源回路とフォワード方式スイッチン
グ電源回路がある。2. Description of the Related Art As a switching power supply circuit used for a power supply of a television receiver or an audio equipment, there are an online switching power supply circuit generally called a chopper type and an offline switching power supply circuit.
The off-line switching power supply circuit includes a flyback switching power supply circuit and a forward switching power supply circuit.
【０００３】前記フライバック方式スイッチング電源回
路は一次側のパワートランジスタがオンした後オフした
ときに、二次側に電流（電力）を供給する方式で、自励
方式と他励方式及び擬似共振方式がある。前記自励方式
は発振器を半導体回路自体では持たず、コイル又はコン
デンサにて発振動作をするもので、代表例としてリンギ
ング・チョーク・コンバータ（ＲＣＣ）方式スイチング
電源回路がある。The flyback type switching power supply circuit supplies current (power) to the secondary side when the power transistor on the primary side is turned on after being turned on, and is a self-excited type, a separately excited type, and a quasi-resonant type. There is. The self-excited system does not have an oscillator in the semiconductor circuit itself, but oscillates with a coil or a capacitor. A typical example is a ringing choke converter (RCC) type switching power supply circuit.
【０００４】図４は前記ＲＣＣ方式スイッチング電源回
路の基本的回路図で、希望する入力電圧範囲に対して、
必要なＤＣ電圧及びＤＣ電流を出力できる。整流回路１
は商業電源からのＡＣ電圧を整流し、前記整流された直
流電圧を平滑コンデンサ２で平滑する。電源トランス３
は一次側巻線４と二次側巻線５及び補助側巻線６を有す
る。前記一次側巻線４の一端にはパワーＭＯＳトランジ
スタ７のドレインが接続され、検出抵抗８を介しアース
され、又一次側巻線４間にスナバー回路９が接続されて
いる。FIG. 4 is a basic circuit diagram of the RCC type switching power supply circuit.
Necessary DC voltage and DC current can be output. Rectifier circuit 1
Rectifies an AC voltage from a commercial power supply and smoothes the rectified DC voltage with a smoothing capacitor 2. Power transformer 3
Has a primary winding 4, a secondary winding 5, and an auxiliary winding 6. One end of the primary winding 4 is connected to the drain of a power MOS transistor 7, grounded via a detection resistor 8, and a snubber circuit 9 is connected between the primary windings 4.
【０００５】前記二次側巻線５には出力電圧が高くなっ
た時に動作する誤差増幅器１２が接続されている。前記
誤差増幅器１２はトランジスタ１３、該トランジスタ１
３に接続されたホトカプラ１４を構成する発光ダイオー
ド１５、抵抗１６、１７、１８等よりなる。The secondary winding 5 is connected to an error amplifier 12 that operates when the output voltage becomes high. The error amplifier 12 includes a transistor 13 and the transistor 1
The light-emitting diode 15 and the resistors 16, 17, 18 and the like which constitute the photocoupler 14 connected to the photocoupler 3 are formed.
【０００６】また補助側巻線６には抵抗２１とコンデン
サ２２とを直列接続したオンラインドライブ回路２０、
オフ制御器２４及び前記ホトカプラ１４を構成するホト
トランジスタ２５が接続されている。The auxiliary winding 6 has an online drive circuit 20 in which a resistor 21 and a capacitor 22 are connected in series.
An OFF controller 24 and a phototransistor 25 constituting the photocoupler 14 are connected.
【０００７】前記商業電源からのＡＣ電圧を整流回路１
で整流し、前記整流された直流電圧は平滑コンデンサ２
で平滑される。平滑された直流電圧は起動抵抗１０を介
してパワーＭＯＳトランジスタ７加わり、該パワーＭＯ
Ｓトランジスタ７をオンさせ起動動作を開始する。前記
パワーＭＯＳトランジスタ７がオンさると、電源トラン
ス３の一次側巻線４に矢印方向に電流が流れる。A rectifier circuit 1 converts an AC voltage from the commercial power supply.
And the rectified DC voltage is applied to the smoothing capacitor 2
Is smoothed. The smoothed DC voltage is applied to the power MOS transistor 7 via the starting resistor 10 and the power MO
The S transistor 7 is turned on to start a start operation. When the power MOS transistor 7 is turned on, a current flows through the primary winding 4 of the power transformer 3 in the direction of the arrow.
【０００８】前記一次巻線３に流れる電流により補助側
巻線６に矢印方向の電流が流れる。前記補助側巻線６か
ら生じる電圧は、パワーＭＯＳトランジスタ７がオンし
ている時に発生するように巻線が巻かれているため、一
次巻線４の巻数ＮＰ１に比例した電圧が発生する。電源
トランス３を理想的パルストランスと想定すると、補助
側巻線６に発生する電圧ＮＤは ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１ となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６
の巻数である。このようにしてパワーＭＯＳトランジス
タ７がオンした時に生じる巻線電圧を利用して、正帰還
により十分なゲート電圧が供給される。The current flowing in the direction indicated by the arrow in FIG. Since the voltage generated from the auxiliary winding 6 is wound such that the voltage is generated when the power MOS transistor 7 is turned on, a voltage proportional to the number of turns NP1 of the primary winding 4 is generated. Assuming that the power transformer 3 is an ideal pulse transformer, the voltage ND generated in the auxiliary winding 6 is ND = Vin × ND1 / NP1. Note that Vin is the input voltage, and ND1 is the auxiliary winding 6.
Is the number of turns. By utilizing the winding voltage generated when the power MOS transistor 7 is turned on in this manner, a sufficient gate voltage is supplied by positive feedback.
【０００９】前記パワーＭＯＳトランジスタ７がオンす
ることにより検出抵抗８にて検出される電圧とホトカプ
ラ１４のホトトランジスタ２５との合計電圧が所定電圧
以上となるとオフ制御器２４がオンされる。前記オフ制
御器２４がオンされると、パワーＭＯＳトランジスタ７
のゲート電圧が減少し、前記パワーＭＯＳトランジスタ
７はオフされる。When the total voltage of the voltage detected by the detection resistor 8 when the power MOS transistor 7 is turned on and the phototransistor 25 of the photocoupler 14 exceeds a predetermined voltage, the off controller 24 is turned on. When the off controller 24 is turned on, the power MOS transistor 7
, The power MOS transistor 7 is turned off.
【００１０】前記パワーＭＯＳトランジスタ７がオフす
ることにより電源トランス３の二次側巻線５には矢印と
逆方向の電流が流れ、ダイオード２６を介して負荷が接
続される出力ピン端子２７、２７に負荷電圧を供給す
る。このとき補助側巻線６にも反矢印方向の電流が流
れ、前記二次側巻線５への電流が流し終わったときに、
補助側巻線６にリンギング電圧が生じ、このリンギング
電圧によりパワーＭＯＳトランジスタ７を再びオンす
る。斯かる動作を繰り返し、整流回路１から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子２
７、２７に負荷電圧を供給する。When the power MOS transistor 7 is turned off, a current flows in the secondary winding 5 of the power transformer 3 in a direction opposite to the direction of the arrow, and output pin terminals 27, 27 to which a load is connected via a diode 26. Supply the load voltage. At this time, a current in the direction opposite to the arrow flows through the auxiliary winding 6, and when the current through the secondary winding 5 is finished,
A ringing voltage is generated in the auxiliary winding 6, and the power MOS transistor 7 is turned on again by the ringing voltage. This operation is repeated to convert the DC voltage obtained from the rectifier circuit 1 into an appropriate voltage, and
7 and 27 are supplied with a load voltage.
【００１１】前記出力ピン端子２７、２７の出力電圧が
高くなると、誤差増幅器１２のトランジスタ１３がオン
し発光ダイオード１５を発光させる。発光ダイオード１
５が発光されると、発光された光を受けホトトランジス
タ２５の抵抗値が低下しオフ制御器２４をオンさせ、パ
ワートランジスタ７のゲートへの電圧を減少し、前記パ
ワーＭＯＳトランジスタ７を制御し、負荷回路に過電圧
が加わるのを防止する。When the output voltage of the output pin terminals 27, 27 increases, the transistor 13 of the error amplifier 12 turns on, causing the light emitting diode 15 to emit light. Light emitting diode 1
When light 5 is emitted, the emitted light reduces the resistance of the phototransistor 25 to turn on the off-controller 24, reduces the voltage to the gate of the power transistor 7, and controls the power MOS transistor 7. To prevent overvoltage from being applied to the load circuit.
【００１２】又前述のＲＣＣ方式スイッチング電源回路
では、パワーＭＯＳトランジスタ７に流れる電流を検出
し、前記パワーＭＯＳトランジスタ７に過電流が流れる
のを防止することも行われる。Further, in the above-mentioned RCC switching power supply circuit, a current flowing through the power MOS transistor 7 is detected to prevent an overcurrent from flowing through the power MOS transistor 7.
【００１３】図５は従来のＲＣＣ方式スイッチング電源
回路の回路図で、前記パワーＭＯＳトランジスタ７の制
御と共に過電流の防止を行う制御部３０を有する。前記
制御部３０はワンチップで形成されて、さらに前記パワ
ーＭＯＳトランジスタ７を同一基板に取付け複合素子２
９としている。前記制御部３０は制御トランジスタ３
１、３２とエナーダイオード３３、３４、３５、３６及
び遅延回路を構成するトランジスタ３７及びダイオード
３８等よりなる。FIG. 5 is a circuit diagram of a conventional RCC type switching power supply circuit, and has a control unit 30 for controlling the power MOS transistor 7 and preventing overcurrent. The control unit 30 is formed as a single chip, and the power MOS transistor 7 is mounted on the same
Nine. The control unit 30 includes the control transistor 3
1 and 32, and enner diodes 33, 34, 35 and 36, and a transistor 37 and a diode 38 constituting a delay circuit.
【００１４】前述したように、商業電源からのＡＣ電圧
を整流回路１で整流し、前記整流された直流電圧は平滑
コンデンサ２で平滑される。平滑された直流電圧は起動
抵抗１０を介してＤｅｌａｙ端子より制御部３０に加わ
る。前記制御部３０に加えられた直流電圧は最初コンデ
ンサ３９を介して遅延回路のダイオード３８を逆方向に
バイアスする。従って前記ダイオード３８は暫時オフす
るためパワーＭＯＳトランジスタ７のゲート電極に加わ
ることはない。As described above, the AC voltage from the commercial power supply is rectified by the rectifier circuit 1, and the rectified DC voltage is smoothed by the smoothing capacitor 2. The smoothed DC voltage is applied to the control unit 30 from the Delay terminal via the starting resistor 10. The DC voltage applied to the control unit 30 first biases the diode 38 of the delay circuit in the reverse direction via the capacitor 39. Therefore, since the diode 38 is turned off for a while, it is not applied to the gate electrode of the power MOS transistor 7.
【００１５】しかしトランジスタ３７のオンにより前記
ダイオード３８はオンする。又この時制御トランジスタ
３１、３２がオフされているため、前記制御部３０に加
えられた直流電圧はパワーＭＯＳトランジスタ７のゲー
トに加わり、前記パワーＭＯＳトランジスタ７をオンさ
せ起動動作を開始する。前記パワーＭＯＳトランジスタ
７がオンさると、電源トランス３の一次側巻線４はＤｒ
ａｉｎ端子を経てパワートランジスタ７のソース・ドレ
イン電極そしてＳｏｕｒｃｅ端子を介して閉回路が形成
され、前記一次側巻線４に矢印方向に電流が流れる。However, when the transistor 37 is turned on, the diode 38 is turned on. At this time, since the control transistors 31 and 32 are off, the DC voltage applied to the control unit 30 is applied to the gate of the power MOS transistor 7 to turn on the power MOS transistor 7 and start a start operation. When the power MOS transistor 7 is turned on, the primary winding 4 of the power transformer 3 becomes Dr.
A closed circuit is formed through the source and drain electrodes of the power transistor 7 via the ain terminal and the source terminal, and current flows in the primary winding 4 in the direction of the arrow.
【００１６】前記一次巻線４に流れる電流により補助側
巻線６に矢印方向の電流が流れる。前記補助側巻線６か
ら生じる電圧は、パワーＭＯＳトランジスタ７がオンし
ている時に発生するように巻線が巻かれているため、一
次巻線４の巻数ＮＰ１に比例した電圧が発生する。前記
補助側巻線６に発生された電圧はＶｉｎ端子よりダイオ
ード３８を介して正帰還し、パワーＭＯＳトランジスタ
７のゲート電極に十分なゲート電圧を供給する。A current flows in the auxiliary winding 6 in the direction of the arrow due to the current flowing through the primary winding 4. Since the voltage generated from the auxiliary winding 6 is wound such that the voltage is generated when the power MOS transistor 7 is turned on, a voltage proportional to the number of turns NP1 of the primary winding 4 is generated. The voltage generated in the auxiliary winding 6 is positively fed back from the Vin terminal via the diode 38, and supplies a sufficient gate voltage to the gate electrode of the power MOS transistor 7.
【００１７】前記パワーＭＯＳトランジスタ７がオンす
ることにより検出抵抗８にて検出される電圧が所定電圧
以上となると、ＯＣＰ端子より加わる電圧にて制御トラ
ンジスタがオンされる。前記制御トランジスタ３２がオ
ンされると制御トランジスタ３１もオンし、パワーＭＯ
Ｓトランジスタ７のゲート電圧を減少させ、前記パワー
ＭＯＳトランジスタ７をオフさせる。When the voltage detected by the detection resistor 8 by turning on the power MOS transistor 7 becomes a predetermined voltage or more, the control transistor is turned on by the voltage applied from the OCP terminal. When the control transistor 32 is turned on, the control transistor 31 is also turned on, and the power MO
The gate voltage of the S transistor 7 is reduced, and the power MOS transistor 7 is turned off.
【００１８】前記パワーＭＯＳトランジスタ７がオフす
ることにより電源トランス３の二次側巻線に電流が流
れ、前記二次側巻線５への電流が流し終わったときに、
補助側巻線６にリンギング電圧が生じ、このリンギング
電圧によりパワーＭＯＳトランジスタ７を再びオンす
る。斯かる動作を繰り返し、整流回路１から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子２
７、２７に負荷電圧を供給する。When the power MOS transistor 7 is turned off, a current flows through the secondary winding of the power transformer 3, and when the current flows through the secondary winding 5,
A ringing voltage is generated in the auxiliary winding 6, and the power MOS transistor 7 is turned on again by the ringing voltage. This operation is repeated to convert the DC voltage obtained from the rectifier circuit 1 into an appropriate voltage, and
7 and 27 are supplied with a load voltage.
【００１９】更にパワーＭＯＳトランジスタ７に流れる
電流が過大になりゲートに加わる電圧が大きくなると、
ツエナーダイオード３３、３４、３５、３６がオンしゲ
ート電圧を減少し、パワーＭＯＳトランジスタ７に過電
流が流れるのを防止する。Further, when the current flowing through the power MOS transistor 7 becomes excessive and the voltage applied to the gate increases,
The zener diodes 33, 34, 35, 36 are turned on to reduce the gate voltage, thereby preventing an overcurrent from flowing through the power MOS transistor 7.
【００２０】[0020]
【発明が解決しようとする課題】前述したように、ＲＣ
Ｃ方式電源回路の制御部はディスクリートＢｉｐ・Ｔｒ
（バイポーラトランジスタ）又はＢｉｐ・Ｔｒ−ＩＣで
構成するのが一般的である。前記制御部をディスクリー
トＢｉｐ・Ｔｒで構成した場合は部品点数が多くなる。SUMMARY OF THE INVENTION As described above, RC
The control unit of the C type power supply circuit is a discrete Bip-Tr
(Bipolar transistor) or Bip Tr-IC. When the control unit is configured by a discrete Bip Tr, the number of parts increases.
【００２１】一方制御部をＢｉｐ・Ｔｒ−ＩＣで構成し
た場合はチップサイズが１ｍｍ×２ｍｍ程度と大きくな
る。またパワーＭＯＳトランジスタ７と制御部を複合素
子とし１パッケージに収納したとき、Ｖｉｎピン端子、
ＦＢピン端子、ＧＮＤピン端子、ＯＣＰピン端子及びＤ
ｌａｙピン端子、Ｄｒａｉｎピン端子、Ｓｏｕｒｃｅピ
ン端子と多くのピン端子が必要となる。On the other hand, when the control unit is constituted by a Bip Tr-IC, the chip size becomes as large as about 1 mm × 2 mm. When the power MOS transistor 7 and the control unit are combined into a single package and housed in one package, a Vin pin terminal,
FB pin terminal, GND pin terminal, OCP pin terminal and D
Many pin terminals such as a lay pin terminal, a Drain pin terminal, and a Source pin terminal are required.
【００２２】[0022]
【課題を解決するための手段】本発明は電源トランスの
一次側巻線とアース間にドレイン電極とソース電極が接
続され、且つゲート電極に補助側巻線又は遅延回路より
の電圧が加えられるパワーＭＯＳトランジスタと、前記
パワーＭＯＳトランジスタのドレイン電極とゲート電極
に夫々ドレイン電極とソース電極が接続されたセンサー
ＭＯＳトランジスタと、前記センサーＭＯＳトランジス
タに流れる電流と補助側巻線からの電流に基づく電圧を
検出する検出抵抗と、該検出抵抗に生じる検出電圧にて
制御され前記パワーＭＯＳトランジスタを制御する制御
ＭＯＳトランジスタとを備えるオフドライバー制御集積
回路とを有するスイッチング電源用集積回路を提供す
る。According to the present invention, there is provided a power supply in which a drain electrode and a source electrode are connected between a primary winding of a power transformer and ground, and a voltage from an auxiliary winding or a delay circuit is applied to a gate electrode. A MOS transistor, a sensor MOS transistor having a drain electrode and a source electrode connected to a drain electrode and a gate electrode of the power MOS transistor, and detecting a voltage based on a current flowing through the sensor MOS transistor and a current from an auxiliary winding. The invention provides a switching power supply integrated circuit having a detection resistor for controlling the power MOS transistor and a control MOS transistor controlled by a detection voltage generated in the detection resistor.
【００２３】又本発明は前記制御回路をワンチップ集積
回路で構成したスイッチング電源用集積回路を提供す
る。The present invention also provides a switching power supply integrated circuit in which the control circuit is formed by a one-chip integrated circuit.
【００２４】更に前記パワーＭＯＳトランジスタとセン
サーＭＯＳトランジスタ及びオフドライバー制御集積回
路を複合素子とし一つのパッケージに収納スイッチング
電源用集積回路を提供する。Further, there is provided an integrated circuit for a switching power supply housed in a single package by using the power MOS transistor, the sensor MOS transistor and the off-driver control integrated circuit as a composite element.
【００２５】本発明は前記パッケージにオフドライバー
制御集積回路が接続されたＦＢピン端子と、遅延回路に
接続されるＤｅｌａｙピン端子と、前記パワーＭＯＳト
ランジスタ及びセンサーＭＯＳトランジスタのドレイン
電極に接続されるＤｒａｉｎピン端子と、前記パワート
ランジスタのゲート電極に接続されるＶｉｎピン端子
と、パワーＭＯＳトランジスタのソース電極に接続され
るＳｏｕｒｃｅピン端子とを有するスイッチング電源用
集積回路を提供する。According to the present invention, there is provided an FB pin terminal having an off-driver control integrated circuit connected to the package, a Delay pin terminal connected to a delay circuit, and a drain connected to drain electrodes of the power MOS transistor and the sensor MOS transistor. A switching power supply integrated circuit having a pin terminal, a Vin pin terminal connected to a gate electrode of the power transistor, and a Source pin terminal connected to a source electrode of a power MOS transistor.
【００２６】[0026]
【発明の実施の形態】本発明のスイッチング電源用集積
回路を図１から図３に従って説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A switching power supply integrated circuit according to the present invention will be described with reference to FIGS.
【００２７】図１は本発明のスイッチング電源用集積回
路における主要部の回路図である。パワーＭＯＳトラン
ジスタ４１と、該パワーＭＯＳトランジスタ４１のドレ
イン電極とゲート電極が夫々接続されたセンサーＭＯＳ
トランジスタ４２と、前記パワーＭＯＳトランジスタ４
１を制御する過電流保護とＦＢ兼用のオフドライバー制
御集積回路４０及び後述する電源トランスの補助側巻線
６に接続されたＯＣＰレベル補正用の抵抗４３並びにド
ライブ回路４４を構成する抵抗４５とコンデンサ４６と
有する。FIG. 1 is a circuit diagram of a main part of a switching power supply integrated circuit according to the present invention. A power MOS transistor 41, and a sensor MOS in which a drain electrode and a gate electrode of the power MOS transistor 41 are respectively connected.
A transistor 42 and the power MOS transistor 4
, An off-driver control integrated circuit 40 for overcurrent protection and FB, and a resistance 43 for OCP level correction connected to an auxiliary winding 6 of a power transformer described later, and a resistance 45 and a capacitor constituting a drive circuit 44 46.
【００２８】前記オフドライバー制御回路４０は前記セ
ンサーＭＯＳトランジスタ４１に流れる電流と補助側巻
線６からＯＣＰレベル補正用の抵抗４３を介して加わる
電流とにより生じる検出電圧を検出する検出抵抗４７
と、該検出抵抗４７に生じる電圧で制御され前記パワー
ＭＯＳトランジスタ４１を制御する制御ＭＯＳトランジ
スタ４８及び該制御ＭＯＳトランジスタ４８のゲート電
極アース間に抵抗５０を介して接続されたツエナーダイ
オード４９よりなる。前記オフドライバー制御回路４０
は遅延回路５２等と共にワンチップ集積回路にて形成さ
れている。The off-driver control circuit 40 has a detection resistor 47 for detecting a detection voltage generated by a current flowing through the sensor MOS transistor 41 and a current applied from the auxiliary winding 6 via a resistor 43 for OCP level correction.
And a control MOS transistor 48 controlled by a voltage generated at the detection resistor 47 to control the power MOS transistor 41, and a zener diode 49 connected via a resistor 50 between the gate electrode ground of the control MOS transistor 48 and the ground. The off-driver control circuit 40
Is formed by a one-chip integrated circuit together with the delay circuit 52 and the like.
【００２９】図２に示すように前記ワンチップに形成さ
れたオフドライバー制御集積回路４０と過電圧入力電圧
制限回路５１及び遅延回路５２とパワーＭＯＳトランジ
スタ４１及びセンサーＭＯＳトランジスタ４２は１つの
パッケージ５５に収納された複合素子をなす。As shown in FIG. 2, the off-driver control integrated circuit 40, the overvoltage input voltage limiting circuit 51, the delay circuit 52, the power MOS transistor 41 and the sensor MOS transistor 42 formed on the one chip are housed in one package 55. Of the composite element.
【００３０】前記パッケージ５５はオフドライバー制御
集積回路４０が接続されたＦＢピン端子、遅延回路５
２に接続されるＤｅｌａｙピン端子、前記パワーＭＯ
Ｓトランジスタ４１及びセンサーＭＯＳトランジスタ４
２のドレイン電極に接続されるＤｒａｉｎピン端子、
前記パワートランジスタ４１のゲート電極に接続される
Ｖｉｎピン端子及びパワーＭＯＳトランジスタ４１の
ソース電極に接続されるＳｏｕｒｃｅピン端子を有す
る。The package 55 includes an FB pin terminal to which the off-driver control integrated circuit 40 is connected, a delay circuit 5
2, a delay pin terminal connected to the power MO
S transistor 41 and sensor MOS transistor 4
A drain pin terminal connected to the drain electrode 2;
It has a Vin pin terminal connected to the gate electrode of the power transistor 41 and a Source pin terminal connected to the source electrode of the power MOS transistor 41.
【００３１】図３は前記パッケージ５５を実際に用いた
スイッチング電源回路のブロック図である。尚、前述し
た従来例と同一構成部分は同一番号を付す。FIG. 3 is a block diagram of a switching power supply circuit in which the package 55 is actually used. The same components as those of the above-described conventional example are denoted by the same reference numerals.
【００３２】整流回路１は商業電源からのＡＣ電圧を整
流し、平滑コンデンサ２で前記整流された直流電圧を平
滑する。電源トランス３は一次側巻線４と二次側巻線５
及び補助側巻線６を有する。前記Ｄｒａｉｎピン端子
は電源トランス３の一次側巻線４の一端に接続され、又
一次側巻線４間にはスナバー回路９が接続されている。The rectifier circuit 1 rectifies an AC voltage from a commercial power supply and smoothes the rectified DC voltage with a smoothing capacitor 2. The power transformer 3 includes a primary winding 4 and a secondary winding 5
And an auxiliary winding 6. The drain pin terminal is connected to one end of the primary winding 4 of the power transformer 3, and a snubber circuit 9 is connected between the primary windings 4.
【００３３】前記電源トランス３の二次側巻線５には出
力電圧が高くなった時に動作する誤差増幅器１２が接続
されている。前記誤差増幅器１２はトランジスタ１３、
該トランジスタ１３に接続されたホトカプラ１４を構成
する発光ダイオード１５、抵抗１６、１７、１８等より
なる。An error amplifier 12 that operates when the output voltage becomes high is connected to the secondary winding 5 of the power transformer 3. The error amplifier 12 includes a transistor 13,
It comprises a light-emitting diode 15 and resistors 16, 17, 18 and the like constituting a photocoupler 14 connected to the transistor 13.
【００３４】またＶｉｎピン端子は電源トランス３の
補助側巻線６に抵抗４５とコンデンサ４６とよりなるド
ライブ回路４４を介しに接続される。前記Ｓｏｕｒｃｅ
ピン端子は整流回路１のアースに接続され、Ｄｅｌａ
ｙピン端子は遅延時間設定用のコンデンサ５６と起動
抵抗１０を介して前記整流回路１に接続されている。さ
らにＤｅｌａｙピン端子には抵抗５７を介してホトカ
プラ１４のホトトランジスタ２５の一が接続されてい
る。さらに前記Ｄｒａｉｎピン端子とＳｏｕｒｃｅピ
ン端子間に電圧共振コンデンサ５９が接続されてい
る。The Vin pin terminal is connected to the auxiliary winding 6 of the power transformer 3 via a drive circuit 44 including a resistor 45 and a capacitor 46. The Source
The pin terminal is connected to the ground of the rectifier circuit 1 and the Dela.
The y pin terminal is connected to the rectifier circuit 1 via a delay time setting capacitor 56 and a starting resistor 10. Further, one of the phototransistors 25 of the photocoupler 14 is connected to the Delay pin terminal via a resistor 57. Further, a voltage resonance capacitor 59 is connected between the Drain pin terminal and the Source pin terminal.
【００３５】前記ホトトランジスタ２５の他端は入力電
圧調整用の抵抗５８を介して補助側巻線６の一端に結合
されると共にＦＢピン端子に接続されている。尚、Ｆ
Ｂピン端子はＯＣＰ・ＦＢ調整用の抵抗４３も接続さ
れている。The other end of the phototransistor 25 is connected to one end of the auxiliary winding 6 via a resistor 58 for adjusting an input voltage and is connected to an FB pin terminal. Note that F
The B pin terminal is also connected to a resistor 43 for OCP / FB adjustment.
【００３６】前記商業電源からのＡＣ電圧を整流回路１
で整流し、前記整流された直流電圧は平滑コンデンサ２
で平滑される。平滑された直流電圧は起動抵抗１０を介
してＤｅｌａｙピン端子に加わり遅延回路５２で遅延
される。前記遅延された電圧はパワートランジスタ４１
及びセンサーＭＯＳトランジスタ４２のゲート電極に加
わり、前記パワーＭＯＳトランジスタ４１及びセンサー
ＭＯＳトランジスタ４２をオンさせ起動動作を開始す
る。前記パワーＭＯＳトランジスタ７がオンさると、電
源トランス３の一次側巻線４に矢印方向に電流が流れ
る。A rectifier circuit 1 converts the AC voltage from the commercial power supply.
And the rectified DC voltage is applied to the smoothing capacitor 2
Is smoothed. The smoothed DC voltage is applied to the Delay pin terminal via the starting resistor 10 and is delayed by the delay circuit 52. The delayed voltage is a power transistor 41
The power MOS transistor 41 and the sensor MOS transistor 42 are turned on to start the starting operation. When the power MOS transistor 7 is turned on, a current flows through the primary winding 4 of the power transformer 3 in the direction of the arrow.
【００３７】前記一次巻線３に流れる電流により補助側
巻線６に矢印方向の電流が流れる。前記補助側巻線６か
ら生じる電圧は、パワーＭＯＳトランジスタ４１がオン
している時に発生するように巻線が巻かれているため、
一次巻線４の巻数ＮＰ１に比例した電圧が発生する。電
源トランス３を理想的パルストランスと想定すると、補
助側巻線６に発生する巻線電圧ＮＤは ＮＤ＝Ｖｉｎ×ＮＤ１/ＮＰ１ となる。尚、Ｖｉｎは入力電圧、ＮＤ１は補助側巻線６
の巻数である。前記巻線電圧ＮＤはドライバー回路４４
の抵抗４５とコンデンサ４６を通ってＶｉｎピン端子に
加わり、このときは遅延回路５２で遅延されることなく
パワーＭＯＳトランジスタ４１のゲート電極に加わる。
従ってパワーＭＯＳトランジスタ４１は十分なゲート電
圧が加わりオンし続ける。このようにしてパワーＭＯＳ
トランジスタ４１がオンした時に生じる巻線電圧ＶＤを
利用して、正帰還によりパワーＭＯＳトランジスタ４１
のゲート電極に十分なゲート電圧が供給される。The current flowing in the primary winding 3 causes the current in the direction of the arrow to flow in the auxiliary winding 6. Since the voltage generated from the auxiliary winding 6 is wound so as to be generated when the power MOS transistor 41 is on,
A voltage proportional to the number of turns NP1 of the primary winding 4 is generated. Assuming that the power transformer 3 is an ideal pulse transformer, the winding voltage ND generated in the auxiliary winding 6 becomes ND = Vin × ND1 / NP1. Note that Vin is the input voltage, and ND1 is the auxiliary winding 6.
Is the number of turns. The winding voltage ND is supplied to the driver circuit 44.
Through the resistor 45 and the capacitor 46, and then to the gate electrode of the power MOS transistor 41 without being delayed by the delay circuit 52.
Therefore, the power MOS transistor 41 continues to be turned on by applying a sufficient gate voltage. In this way, the power MOS
Using the winding voltage VD generated when the transistor 41 is turned on, the power MOS transistor 41
Sufficient gate voltage is supplied to the gate electrode.
【００３８】前記センサーＭＯＳトランジスタ４２を通
って流れる電流により検出抵抗４７にて検出される電圧
と抵抗４３を介して流れる電流により検出抵抗４７にて
検出される電圧の合計検出電圧が所定電圧以上となると
制御ＭＯＳトランジスタ４８がオンされる。前記制御Ｍ
ＯＳトランジスタ４８がオンされると、パワーＭＯＳト
ランジスタ４１のゲート電圧が減少し、前記パワーＭＯ
Ｓトランジスタ４１はオフされる。When the total detected voltage of the voltage detected by the detection resistor 47 by the current flowing through the sensor MOS transistor 42 and the voltage detected by the detection resistor 47 by the current flowing through the resistor 43 is equal to or higher than a predetermined voltage. Then, the control MOS transistor 48 is turned on. The control M
When the OS transistor 48 is turned on, the gate voltage of the power MOS transistor 41 decreases, and the power
The S transistor 41 is turned off.
【００３９】前記パワーＭＯＳトランジスタ４１がオフ
することにより電源トランス３の二次側巻線５には矢印
と逆方向の電流が流れ、ダイオード２６を介して負荷が
接続される出力ピン端子２７、２７に負荷電圧を供給す
る。このとき補助側巻線６にも反矢印方向の電流が流
れ、前記二次側巻線５への電流が流し終わったときに、
補助側巻線６にリンギング電圧が生じ、このリンギング
電圧によりパワーＭＯＳトランジスタ４１を再びオンす
る。斯かる動作を繰り返し、整流回路１から得られた直
流電圧を適当な電圧にコンバートして出力ピン端子２
７、２７に負荷電圧を供給する。When the power MOS transistor 41 is turned off, a current flows in the secondary winding 5 of the power transformer 3 in the direction opposite to the direction of the arrow, and the output pin terminals 27, 27 to which the load is connected via the diode 26. Supply the load voltage. At this time, a current in the direction opposite to the arrow flows through the auxiliary winding 6, and when the current through the secondary winding 5 is finished,
A ringing voltage is generated in the auxiliary winding 6, and the power MOS transistor 41 is turned on again by the ringing voltage. This operation is repeated to convert the DC voltage obtained from the rectifier circuit 1 into an appropriate voltage, and
7 and 27 are supplied with a load voltage.
【００４０】前記出力ピン端子２７、２７の出力電圧が
高くなると、誤差増幅器１２のトランジスタ１３がオン
し発光ダイオード１５を発光させる。発光ダイオード１
４が発光されると、その発光された光を受光しホトトラ
ンジスタ２５の抵抗値が低下され、抵抗５７及び抵抗５
８をパワートランジスタ４１がオン時に補助側巻線６に
発生するが検出抵抗４７で検出され、パワートランジス
タ４１のゲートへの電圧を減少し、前記パワーＭＯＳト
ランジスタ４１を制御し、負荷回路に過電圧が加わるの
を防止する。When the output voltage of the output pin terminals 27, 27 increases, the transistor 13 of the error amplifier 12 turns on, causing the light emitting diode 15 to emit light. Light emitting diode 1
4 emits light, the emitted light is received, and the resistance of the phototransistor 25 is reduced.
8 is generated in the auxiliary winding 6 when the power transistor 41 is turned on, but is detected by the detection resistor 47, the voltage to the gate of the power transistor 41 is reduced, and the power MOS transistor 41 is controlled. Prevent from joining.
【００４１】又前記パワーＭＯＳトランジスタ４１に過
電流が流れると、パワーＭＯＳトランジスタ４１のドレ
イン電極にドレイン電極が接続されているセンサーＭＯ
Ｓトランジスタ４２にも過電流が流れ、検出抵抗４７に
検出される検出電圧が大きくなり、制御ＭＯＳトランジ
スタ４８を直ぐにオンさせるため、前述と同様にパワー
ＭＯＳトランジスタ４１をオフし、過電流が流れるのを
防止する。When an overcurrent flows through the power MOS transistor 41, the sensor MO having the drain electrode connected to the drain electrode of the power MOS transistor 41
Overcurrent also flows in the S transistor 42, the detection voltage detected by the detection resistor 47 increases, and the control MOS transistor 48 is turned on immediately, so that the power MOS transistor 41 is turned off and the overcurrent flows as described above. To prevent
【００４２】前記過電流保護についてさらに詳述する。
過電流保護動作はセンサーＭＯＳトランジスタ４２から
の電流ＩｓｅｎｓｅとＯＣＰ補正用の抵抗４３からの電
流Ｉｒｏｃｐを検出抵抗４７で検出し、その検出電圧に
より前述のように制御ＭＯＳトランジスタ４８を制御し
て行う。尚、ここでは簡単のためホトトランジスタ１４
からの電流は前記電流Ｉｒｏｃｐに含めて計算する。The overcurrent protection will be described in more detail.
The overcurrent protection operation is performed by detecting the current Isense from the sensor MOS transistor 42 and the current Irocp from the OCP correction resistor 43 with the detection resistor 47 and controlling the control MOS transistor 48 with the detection voltage as described above. Here, for simplicity, the phototransistor 14 is used.
Is calculated by including it in the current Irocp.
【００４３】パワーＭＯＳトランジスタ４１に流れる電
流をＩＤ、オン抵抗値をＲｏｎとすると、ドレインピン
端子電圧ＶＤＳｏｎは ＶＤＳｏｎ＝ＩＤ×Ｒｏｎ・・・・・（１） また、パワーＭＯＳトランジスタ４１とセンサーＭＯＳ
トランジスタ４２のドレイン電極は共通であることか
ら、電圧ＶＤＳｏｎを電流ＩｓｅｎｓｅとＩｒｏｃｐで
表すと ＶＤＳｏｎ＝Ｉｓｅｎｓｅ×（Ｒｓｅｎｓｅ+Ｒ４７）+Ｉｒｏｃｐ×Ｒ４７・ ・・・（２） となる。ここで、ＲｓｅｎｓｅはセンサーＭＯＳトラン
ジスタ４２のオン抵抗値、Ｒ４７は検出抵抗４７の抵抗
値である。さらに抵抗４３の補助側巻線６からの入力電
圧をＶｉｎとすると、 Ｖｉｎ＝Ｉｓｅｎｓｅ×Ｒ４７+Ｉｒｏｃｐ×（Ｒｏｃｐ+Ｒ４７）・・・（３ ） となる。ここで、Ｒｏｃｐは抵抗４３の抵抗値、Ｒ４７
は抵抗４７の抵抗値である。制御ＭＯＳトランジスタ４
８のゲート・ソース間電圧ＶＧＳは検出抵抗４７の両端
の電圧であることから、 ＶＧＳ＝（Ｉｓｅｎｓｅ+Ｉｒｏｃｐ）×Ｒ４７・・・・（４） となる。（１）〜（４）式より電流ＩＤを前記ＶＧＳ、
Ｒｏｎ、Ｒｓｅｎｓｅ、Ｒｏｃｐ、Ｒ４７、Ｖｉｎで表
すと、 ＩＤ＝Ａ・ＶＧＳ-Ｂ/Ｒｏｎ・Ｒｏｃｐ・Ｒ４７・・・・・・・・・（５） となる。ここで、 Ａ＝（Ｒｏｃｐ+Ｒ４７）・（Ｒｓｅｎｓｅ+Ｒ４７）-
Ｒ４７2、 Ｂ＝Ｒｓｅｎｓｅ・Ｒ４７・ＶＧＳ である。同様に電流Ｉｓｅｎｓｅと電流Ｉｒｏｃｐを求
めると、 Ｉｓｅｎｓｅ＝Ｃ/Ｒｏｃｐ・Ｒ４７・Ａ・・・・（６） となる。ここで Ｃ＝（Ｒｏｃｐ+Ｒ４７）・（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖｉｎ）- Ｒｓｅｎｓｅ・Ｒ４７2・Ｖｉｎである。又Ｉｒｏｃｐは Ｉｒｏｃｐ＝Ｄ/Ｒｏｃｐ・Ａ・・・・・・・・・・・（７） となる。ここでＤ＝Ｒｏｃｐ・（Ｒｓｅｎｓｅ+Ｒ４
７）・ＶＧＳ-（Ａ・ＶＧＳ-Ｒｓｅｎｓｅ・Ｒ４７・Ｖ
ｉｎ）である。（５）、（６）及び（７）式において未
知数は検出抵抗４７の検出電圧ＶＧＳだけであり、検出
電圧ＶＧＳを決めれば電流ＩＤ、Ｉｓｅｎｓｅ、Ｉｒｏ
ｃｐの設定が可能となる。Assuming that the current flowing through the power MOS transistor 41 is ID and the on-resistance value is Ron, the drain pin terminal voltage VDSon is VDSon = ID × Ron (1) Further, the power MOS transistor 41 and the sensor MOS
Since the drain electrode of the transistor 42 is common, when the voltage VDSon is represented by the currents Isense and Irocp, VDSon = Isense × (Rsense + R47) + Irocp × R47 (2) Here, Rsense is the ON resistance value of the sensor MOS transistor 42, and R47 is the resistance value of the detection resistor 47. Further, assuming that the input voltage from the auxiliary winding 6 of the resistor 43 is Vin, Vin = Isense × R47 + Irocp × (Rocp + R47) (3) Here, Rocp is the resistance value of the resistor 43, R47
Is the resistance value of the resistor 47. Control MOS transistor 4
Since the gate-source voltage VGS of No. 8 is a voltage across the detection resistor 47, VGS = (Isense + Irocp) × R47 (4) From the equations (1) to (4), the current ID is VGS,
When represented by Ron, Rsense, Rocp, R47, and Vin, ID = A.VGS-B / Ron.Rocp.R47 (5) Here, A = (Rocp + R47) · (Rsense + R47) −
R47 2 , B = Rsense · R47 · VGS. Similarly, when the current Isense and the current Irocp are obtained, Isense = C / Rocp · R47 · A (6) Where C = (Rocp + R47) · (A · VGS-Rsense · R47 · Vin) - a Rsense · R47 2 · Vin. Also, Irocp is as follows: Irocp = D / Rocp · A (7) Where D = Rocp · (Rsense + R4
7) · VGS- (A · VGS-Rsense · R47 · V
in). In equations (5), (6) and (7), the only unknown value is the detection voltage VGS of the detection resistor 47. If the detection voltage VGS is determined, the current ID, Isense, and Iro
cp can be set.
【００４４】前述したように過電流動作は模式的には制
御ＭＯＳトランジスタ４８がオンすることにより、パワ
ーＭＯＳトランジスタ４１のゲート電流が減少し、該パ
ワーＭＯＳトランジスタＦＥＴ４１がオフされて過電流
が防止できる。従って制御ＭＯＳトランジス４８がどの
程度の電流を流せば過電流動作するか、その時の制御Ｍ
ＯＳトランジスタ４８のゲート・ソース電極間、即ち検
出抵抗４７の検出電圧ＶＧＳがどの程度かを分れば
（５）式より設定が可能となる。As described above, in the overcurrent operation, when the control MOS transistor 48 is turned on, the gate current of the power MOS transistor 41 is reduced, and the power MOS transistor FET41 is turned off to prevent the overcurrent. . Therefore, how much current the control MOS transistor 48 flows to perform the overcurrent operation depends on the control M at that time.
If the level between the gate and source electrodes of the OS transistor 48, that is, the detection voltage VGS of the detection resistor 47 is known, the setting can be made from the equation (5).
【００４５】[0045]
【発明の効果】本発明のスイッチング電源用集積はパワ
ーＭＯＳトランジスタのドレイン電極とソース電極を電
源トランスの一次側巻線とアース間に接続し、且つゲー
ト電極に補助側巻線及び遅延回路よりの電圧が加えられ
るようにし、センサーＭＯＳトランジスタのドレイン電
極とソース電極を前記パワーＭＯＳトランジスタのドレ
イン電極とゲート電極に夫々接続し、前記パワーＭＯＳ
トランジスタを制御するオフドライバー制御集積回路を
前記センサーＭＯＳトランジスタに流れる電流と補助側
巻線からの電流に基づく電圧を検出する検出抵抗と、該
検出抵抗に生じる検出電圧にて制御される制御ＭＯＳト
ランジスタとで構成したので、素子数が少なくて済み、
且つチップサイズを小さくできる。According to the switching power supply integration of the present invention, the drain electrode and the source electrode of the power MOS transistor are connected between the primary winding of the power transformer and the ground, and the gate electrode is connected to the auxiliary winding and the delay circuit. A voltage is applied, and a drain electrode and a source electrode of a sensor MOS transistor are connected to a drain electrode and a gate electrode of the power MOS transistor, respectively.
An off-driver control integrated circuit for controlling a transistor, a detection resistor for detecting a voltage based on a current flowing through the sensor MOS transistor and a current from an auxiliary winding, and a control MOS transistor controlled by a detection voltage generated at the detection resistor With the configuration, the number of elements can be reduced,
In addition, the chip size can be reduced.
【００４６】前記パワーＭＯＳトランジスタとセンサー
ＭＯＳトランジスタ及びオフドライバー制御集積回路を
複合素子とし１つのパッケージに収納したときに、ピン
ン端子を少なくできる。When the power MOS transistor, the sensor MOS transistor, and the off-driver control integrated circuit are combined and housed in one package, the number of pin terminals can be reduced.
【図１】本発明のスイッチング電源用集積回路の主要部
の回路図である。FIG. 1 is a circuit diagram of a main part of a switching power supply integrated circuit according to the present invention.
【図２】本発明のスイッチング電源用集積回路のブロッ
ク図である。FIG. 2 is a block diagram of an integrated circuit for a switching power supply according to the present invention.
【図３】本発明のスイッチング電源用集積回路を用いた
スイッチング電源回路の回路図である。FIG. 3 is a circuit diagram of a switching power supply circuit using the switching power supply integrated circuit of the present invention.
【図４】本発明に関連するスイッチング電源回路を説明
するための基本的回路図である。FIG. 4 is a basic circuit diagram for explaining a switching power supply circuit related to the present invention.
【図５】従来のスイッチング電源回路の回路図である。FIG. 5 is a circuit diagram of a conventional switching power supply circuit.
３ 電源トランス ４ 一次側巻線 ５ 二次側巻線 ６ 補助側巻線 １０ 起動抵抗 ４０ オフドライバー制御集積回路 ４１ パワーＭＯＳトランジスタ ４２ センサーＭＯＳトランジスタ ４７ 検出抵抗 ４８ 制御ＭＯＳトランジスタ ５５ パケージ REFERENCE SIGNS LIST 3 power transformer 4 primary winding 5 secondary winding 6 auxiliary winding 10 starting resistor 40 off-driver control integrated circuit 41 power MOS transistor 42 sensor MOS transistor 47 detection resistor 48 control MOS transistor 55 package
フロントページの続き Ｆターム(参考） 5F038 AV06 BH01 BH02 BH12 DF01 EZ20 5H730 AA15 AS00 BB43 BB52 CC01 DD04 DD23 DD27 DD41 EE02 EE07 EE59 FD01 FD41 FD47 FF01 FG01 XX04 XX15 XX35 XX43 ZZ04 Continued on the front page F term (reference)
Claims (4)
ドレイン電極とソース電極が接続され、且つゲート電極
に補助側巻線又は遅延端子よりの電流が加えられるパワ
ーＭＯＳトランジスタと、 前記パワーＭＯＳトランジスタのドレイン電極とゲート
電極に夫々ドレイン電極とソース電極が接続されたセン
サーＭＯＳトランジスタと、 前記センサーＭＯＳトランジスタに流れる電流と補助側
巻線からの帰還電流に基づく電圧を検出する検出抵抗
と、該検出抵抗に生じる検出電圧にて制御され前記パワ
ーＭＯＳトランジスタを制御する制御ＭＯＳトランジス
タとを有するオフドライバー制御集積回路とよりなるス
イッチング電源用集積回路。A power MOS transistor having a drain electrode and a source electrode connected between a primary winding of a power transformer and ground, and a current supplied from an auxiliary winding or a delay terminal to a gate electrode; A sensor MOS transistor having a drain electrode and a source electrode connected to a drain electrode and a gate electrode of the transistor, respectively, a detection resistor for detecting a voltage based on a current flowing through the sensor MOS transistor and a feedback current from an auxiliary winding, An integrated circuit for a switching power supply, comprising: an off-driver control integrated circuit having a control MOS transistor controlled by a detection voltage generated in a detection resistor to control the power MOS transistor.
チップ集積回路で構成したことを特徴とする請求項１記
載のスイッチング電源用集積回路。2. The integrated circuit for a switching power supply according to claim 1, wherein said off-driver control integrated circuit comprises a one-chip integrated circuit.
ーＭＯＳトランジスタ及びオフドライバー制御集積回路
を複合素子とし一つのパッケージに収納したことを特徴
とする請求項１記載のスイッチング電源用集積回路。3. The integrated circuit for a switching power supply according to claim 1, wherein the power MOS transistor, the sensor MOS transistor, and the off-driver control integrated circuit are housed in one package as a composite element.
路の検出抵抗が接続されたＦＢピン端子と、遅延回路を
介してパワートランジスタのゲート電極に接続されるＤ
ｅｌａｙピン端子と、前記パワーＭＯＳトランジスタ及
びセンサーＭＯＳトランジスタのドレイン電極に接続さ
れるＤｒａｉｎピン端子と、前記パワーＭＯＳトランジ
スタのゲート電極に接続されるＶｉｎピン端子と、パワ
ーＭＯＳトランジスタのソース電極に接続されるＳｏｕ
ｒｃｅピン端子とを有することを特徴とする請求項１記
載のスイッチング電源用集積回路。4. The package has an FB pin terminal to which a detection resistor of an off-driver control circuit is connected, and a D terminal connected to a gate electrode of a power transistor via a delay circuit.
an elay pin terminal, a Drain pin terminal connected to the drain electrodes of the power MOS transistor and the sensor MOS transistor, a Vin pin terminal connected to the gate electrode of the power MOS transistor, and a source electrode of the power MOS transistor. Sou
2. The integrated circuit for a switching power supply according to claim 1, further comprising an rc pin terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173539A JP4694043B2 (en) | 2001-06-08 | 2001-06-08 | Integrated circuit for switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173539A JP4694043B2 (en) | 2001-06-08 | 2001-06-08 | Integrated circuit for switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002369525A true JP2002369525A (en) | 2002-12-20 |
| JP4694043B2 JP4694043B2 (en) | 2011-06-01 |
Family
ID=19014981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001173539A Expired - Fee Related JP4694043B2 (en) | 2001-06-08 | 2001-06-08 | Integrated circuit for switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4694043B2 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01315260A (en) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | Switching regulator power source circuit |
| JPH03147351A (en) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | Integrated circuit package |
| JPH0446562A (en) * | 1990-06-11 | 1992-02-17 | Murata Mfg Co Ltd | Switching power supply |
| JPH05316731A (en) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | One-chip type switching power source |
| JPH06201738A (en) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | Electric current detecting circuit |
| JPH0774315A (en) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | Switching device |
| JPH07221621A (en) * | 1994-01-28 | 1995-08-18 | Yokogawa Electric Corp | Switching device |
| JP2000148265A (en) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | Switching power source |
| JP2002354795A (en) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | Switching power circuit |
-
2001
- 2001-06-08 JP JP2001173539A patent/JP4694043B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01315260A (en) * | 1988-06-10 | 1989-12-20 | Matsushita Electric Ind Co Ltd | Switching regulator power source circuit |
| JPH03147351A (en) * | 1989-11-01 | 1991-06-24 | Nec Eng Ltd | Integrated circuit package |
| JPH0446562A (en) * | 1990-06-11 | 1992-02-17 | Murata Mfg Co Ltd | Switching power supply |
| JPH05316731A (en) * | 1992-03-13 | 1993-11-26 | Fuji Electric Co Ltd | One-chip type switching power source |
| JPH06201738A (en) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | Electric current detecting circuit |
| JPH0774315A (en) * | 1993-09-02 | 1995-03-17 | Yokogawa Electric Corp | Switching device |
| JPH07221621A (en) * | 1994-01-28 | 1995-08-18 | Yokogawa Electric Corp | Switching device |
| JP2000148265A (en) * | 1998-11-13 | 2000-05-26 | Fuji Electric Co Ltd | Switching power source |
| JP2002354795A (en) * | 2001-05-18 | 2002-12-06 | Sanyo Electric Co Ltd | Switching power circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4694043B2 (en) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6154375A (en) | Soft start scheme for resonant converters having variable frequency control | |
| US6671193B1 (en) | Power source and arrangement for restricting the short-circuit current or rectifier | |
| US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
| JP2004260977A (en) | Ac-to-dc converter | |
| JP2005518177A (en) | Power converter noise reduction | |
| CN110401347B (en) | DC power supply device | |
| JP3691498B2 (en) | Self-excited switching power supply circuit | |
| JP4694044B2 (en) | Integrated circuit for switching power supply | |
| JP2004208379A (en) | Multi-output switching power supply | |
| JP4694043B2 (en) | Integrated circuit for switching power supply | |
| JP5011620B2 (en) | Switching power supply | |
| JP2004015993A (en) | Power saving power supply under no load | |
| JP4733860B2 (en) | Integrated circuit for switching power supply | |
| JP3428008B2 (en) | Output voltage detection circuit of switching power supply | |
| JP3155715B2 (en) | Self-excited switching power supply circuit | |
| JP2002305876A (en) | Switching power supply | |
| JP2007159305A (en) | Power supply | |
| JP2000209850A (en) | Switching power source | |
| JP6287937B2 (en) | Power system | |
| JP4680453B2 (en) | Switching power supply | |
| JPH09215331A (en) | Switching power source apparatus | |
| JP4167311B2 (en) | Composite output switching power supply | |
| JPH073832Y2 (en) | Inrush current prevention circuit for switching power supply | |
| JP2003111397A (en) | Switching power unit and method of controlling switching power unit | |
| JP2003309972A (en) | Self-excited switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110223 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |