JP2002368949A - Stacked package structure for image sensor - Google Patents

Stacked package structure for image sensor

Info

Publication number
JP2002368949A
JP2002368949A JP2001153591A JP2001153591A JP2002368949A JP 2002368949 A JP2002368949 A JP 2002368949A JP 2001153591 A JP2001153591 A JP 2001153591A JP 2001153591 A JP2001153591 A JP 2001153591A JP 2002368949 A JP2002368949 A JP 2002368949A
Authority
JP
Japan
Prior art keywords
substrate
signal
sensing chip
image sensing
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001153591A
Other languages
Japanese (ja)
Other versions
JP3502062B2 (en
Inventor
Shubun To
修文 杜
Wen-Chiuan Chen
文銓 陳
Meng-Nan He
孟南 何
Li-Huan Chen
立桓 陳
Daika Yo
乃華 葉
Entei Ko
讌程 黄
Eisei Kyu
詠盛 邱
Shisei Go
志成 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to JP2001153591A priority Critical patent/JP3502062B2/en
Publication of JP2002368949A publication Critical patent/JP2002368949A/en
Application granted granted Critical
Publication of JP3502062B2 publication Critical patent/JP3502062B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a stacked package structure for an image sensor. SOLUTION: The stacked package structure for the image sensor to be electrically connected to a printed circuit board has a printed circuit board, an integrated circuit and an image sensing chip. The board has a 1st side on which a signal input terminal is formed and a 2nd side on which a signal input terminal and a signal output terminal are formed, and is connected electrically to the printed circuit board. The image sensing chip is electrically connected to the signal input terminal that is placed on the integrated circuit and formed on the board. The integrated circuit is electrically connected to the signal output terminal placed on the 2nd side of the board and formed on the 2nd side of the board. Then a transparent layer covers the image sensing chip, which receives an image signal via the transparent layer and converts the signal into an electric signal transmitted to the board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はイメージセンサのス
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stack package structure of an image sensor, and more particularly, an integrated circuit having different functions and an image sensing chip are packaged in a package body to reduce the number of package substrates. The present invention relates to a structure in which an integrated circuit having different functions and an image sensing chip are integrally packaged.

【0002】[0002]

【従来の技術】一般にセンサは信号の検出に用いられ、
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
2. Description of the Related Art Generally, a sensor is used for detecting a signal.
It can be an optical or audio signal. The sensor of the present invention receives an image signal and converts the image signal into an electrical signal for transmission to a printed circuit board.

【0003】一般にイメージセンサはイメージ信号を受
け取りイメージ信号ををプリント基板に伝送する電気信
号に変換する。イメージセンサはそれから電気的に他の
集積回路に連結されて必要な機能を有する。例えば、イ
メージセンサはイメージセンサの発生した信号を処理す
るディジタル信号プロセッサに電気的に連接される。さ
らに、イメージセンサはまた、マイクロコントローラ、
中央処理装置、或いはその他の回路に連結されて、必要
な機能を有する。
Generally, an image sensor receives an image signal and converts the image signal into an electric signal to be transmitted to a printed circuit board. The image sensor is then electrically connected to another integrated circuit to perform the required functions. For example, the image sensor is electrically connected to a digital signal processor that processes signals generated by the image sensor. In addition, the image sensor also includes a microcontroller,
It is connected to a central processing unit or other circuits and has necessary functions.

【0004】しかし、伝統的なイメージセンサはパッケ
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に連結される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ連結される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
However, a traditional image sensor is packaged, and an integrated circuit corresponding to the image sensor needs to be packaged separately from the image sensor. The packaged image sensor and various signal processing units are electrically connected to the printed circuit board. Then, the image sensor is electrically connected to the signal processing unit by a plurality of wires. Therefore, in order to individually package each signal processing unit and the image sensor, it is necessary to use a plurality of substrates and package bodies, thereby increasing the manufacturing cost. Furthermore, the required area of the printed circuit board must be larger than the signal processing unit when each signal processing unit is mounted on the printed circuit board, so that the product cannot be reduced in size, thickness, and weight.

【0005】上述の問題を解決するため、本発明ではイ
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
In order to solve the above-mentioned problems, the present invention provides a stack package structure of an image sensor to solve the drawbacks caused by the conventional image sensor.

【0006】[0006]

【発明が解決しようとする課題】ゆえに、本発明の主要
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
SUMMARY OF THE INVENTION Accordingly, it is a primary object of the present invention to provide a stack package structure of an image sensor, and reduce the number of package elements and the package cost.

【0007】本発明の別の目的は、イメージセンサのス
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
Another object of the present invention is to provide a stack package structure of an image sensor to simplify and facilitate a manufacturing process.

【0008】本発明のさらに別の目的は、イメージセン
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
It is yet another object of the present invention to provide a stack package structure of an image sensor and reduce the area of an image sensing product.

【0009】本発明のさらにまた別の目的は、イメージ
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
It is still another object of the present invention to provide a stack package structure of an image sensor, and reduce the package cost and test cost of an image sensing product.

【0010】[0010]

【課題を解決するための手段】請求項1の発明は、イメ
ージセンサをプリント基板に電気的に連結するスタック
パッケージ構造において、信号入力端子が形成された第
1表面と、信号入力端子とプリント基板に電気的に連結
される信号出力端子が形成された、基板と、該基板の第
1表面上に配置されて基板の第1表面の信号入力端子に
電気的に連結された、イメージセンシングチップと、該
基板の第2表面上の配置されて該基板の第2表面の信号
入力端子に電気的に連結された、集積回路と、透明層と
され、該イメージセンシングチップの上を被覆し、該イ
メージセンシングチップが該透明層を介してイメージ信
号を受け取り、基板に伝送される電気信号に変換する、
上記透明層と、を具えたことを特徴とする、イメージセ
ンサのスタックパッケージ構造としている。請求項2の
発明は、前記集積回路が信号処理ユニットとされたこと
を特徴とする、請求項1に記載のイメージセンサのスタ
ックパッケージ構造としている。請求項3の発明は、前
記集積回路が基板の第2表面の信号入力端子にフリップ
チップ方式で電気的に連結されたことを特徴とする、請
求項1に記載のイメージセンサのスタックパッケージ構
造としている。請求項4の発明は、前記基板の第1表面
に投射構造が形成されて透明層が投射構造の上に配置さ
れたことを特徴とする、請求項1に記載のイメージセン
サのスタックパッケージ構造としている。
According to a first aspect of the present invention, in a stack package structure for electrically connecting an image sensor to a printed circuit board, a first surface on which signal input terminals are formed, a signal input terminal and the printed circuit board. A substrate having a signal output terminal electrically connected to the substrate, and an image sensing chip disposed on the first surface of the substrate and electrically connected to the signal input terminal on the first surface of the substrate. An integrated circuit disposed on a second surface of the substrate and electrically connected to a signal input terminal on the second surface of the substrate, the integrated circuit being a transparent layer, covering the image sensing chip; An image sensing chip receives an image signal through the transparent layer and converts the image signal into an electric signal transmitted to a substrate.
A stack package structure of an image sensor, comprising: the transparent layer. According to a second aspect of the present invention, in the image sensor according to the first aspect, the integrated circuit is a signal processing unit. The invention according to claim 3 is characterized in that the integrated circuit is electrically connected to a signal input terminal on a second surface of the substrate in a flip-chip manner as the stack package structure of the image sensor according to claim 1. I have. The invention according to claim 4 is characterized in that a projection structure is formed on the first surface of the substrate, and a transparent layer is arranged on the projection structure. I have.

【0011】[0011]

【発明の実施の形態】本発明によると、プリント基板に
電気的に連結するためのイメージセンサのスタックパッ
ケージ構造は、基板と、集積回路と、イメージセンシン
グチップを有する。該基板は信号入力端子が形成された
第1表面と、信号入力端子と信号出力端子が形成された
第2表面を有し、電気的にプリント基板に連結される。
該イメージセンシングチップは集積回路の上に位置して
基板上に形成された信号入力端子と電気的に連結され
る。該集積回路は基板の第2表面に配置されて基板の第
2表面に形成された信号出力端子に電気的に連結され
る。そして透明層がイメージセンシングチップを被覆
し、イメージセンシングチップが該透明層を介してイメ
ージ信号を受け取り、基板に伝送される電気信号に変換
する。
According to the present invention, a stack package structure of an image sensor for electrically connecting to a printed board includes a board, an integrated circuit, and an image sensing chip. The board has a first surface on which a signal input terminal is formed, and a second surface on which a signal input terminal and a signal output terminal are formed, and is electrically connected to a printed circuit board.
The image sensing chip is located on the integrated circuit and is electrically connected to a signal input terminal formed on a substrate. The integrated circuit is disposed on a second surface of the substrate and is electrically connected to a signal output terminal formed on the second surface of the substrate. Then, the transparent layer covers the image sensing chip, and the image sensing chip receives the image signal through the transparent layer and converts the image signal into an electric signal transmitted to the substrate.

【0012】こうして、イメージセンシング製品のイメ
ージセンシングチップと集積回路が一体にパッケージさ
れる。
Thus, the image sensing chip of the image sensing product and the integrated circuit are packaged together.

【0013】[0013]

【実施例】図1に示されるように、イメージセンサのス
タックパッケージ構造は、基板10、集積回路22、イ
メージセンシングチップ26、投射層30、透明層32
を具えている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a stack package structure of an image sensor comprises a substrate 10, an integrated circuit 22, an image sensing chip 26, a projection layer 30, and a transparent layer 32.
It has.

【0014】基板10は第1表面12と第1表面12と
反対の第2表面14を有する。基板10の第1表面12
に信号入力端子16が形成されてイメージセンシングチ
ップ26からの信号を基板10に伝送するのに供され
る。第2表面14に信号入力端子17が設けられて集積
回路22からの信号を基板10に伝送するのに供され、
第2表面14にさらに信号出力端子18が設けられ、該
信号出力端子18は金属リードフレームとされてプリン
ト基板20に電気的に連結される。こうして、基板10
からの信号がプリント基板20に伝送される。
The substrate 10 has a first surface 12 and a second surface 14 opposite the first surface 12. First surface 12 of substrate 10
A signal input terminal 16 is formed on the substrate 10 to transmit a signal from the image sensing chip 26 to the substrate 10. A signal input terminal 17 is provided on the second surface 14 for transmitting a signal from the integrated circuit 22 to the substrate 10,
The second surface 14 is further provided with a signal output terminal 18, which is a metal lead frame and is electrically connected to the printed circuit board 20. Thus, the substrate 10
Is transmitted to the printed circuit board 20.

【0015】集積回路22はディジタル信号プロセッ
サ、マイクロプロセッサ、CPU或いはそれに類似の信
号処理ユニットとされる。集積回路22は基板10の第
2表面14に取り付けられ基板10の第2表面14の信
号入力端子17に、ワイヤボンディングされた複数のワ
イヤ24を介して電気的に連結される。こうして、集積
回路22は基板10に電気的に連結される。モールド樹
脂25が集積回路22上をシールして複数のワイヤ24
を保護している。
The integrated circuit 22 is a digital signal processor, microprocessor, CPU or similar signal processing unit. The integrated circuit 22 is mounted on the second surface 14 of the substrate 10 and is electrically connected to signal input terminals 17 on the second surface 14 of the substrate 10 via a plurality of wire-bonded wires 24. Thus, the integrated circuit 22 is electrically connected to the substrate 10. A mold resin 25 seals over the integrated circuit 22 to form a plurality of wires 24.
Is protected.

【0016】イメージセンシングチップ26は基板10
の第1表面12に配置され、基板10の第1表面12の
信号入力端子16にワイヤボンディングされたワイヤ2
8を介して電気的に連結される。これによりイメージセ
ンシングチップ26が信号を基板10に伝送する。一
方、集積回路22はディジタル信号プロセッサとされ
て、イメージセンシングチップ26からの信号を処理し
プリント基板20に伝送する。
The image sensing chip 26 is mounted on the substrate 10
2 is arranged on the first surface 12 of the substrate 10 and wire-bonded to the signal input terminal 16 of the first surface 12 of the substrate 10.
8 for electrical connection. Thereby, the image sensing chip 26 transmits a signal to the substrate 10. On the other hand, the integrated circuit 22 is a digital signal processor that processes signals from the image sensing chip 26 and transmits the processed signals to the printed circuit board 20.

【0017】投射層30はフレーム構造とされ、基板1
0の第1表面12に取り付けられてイメージセンシング
チップ26を包囲する。
The projection layer 30 has a frame structure.
0 surrounding the image sensing chip 26.

【0018】透明層32は投射層30を被覆する透明ガ
ラスとされて投射層30の上に配置されてイメージセン
シングチップ26を被覆する。これによりイメージセン
シングチップ26が透明層32を介してイメージ信号を
受け取り、イメージ信号を基板10に送られる電気信号
に変換する。
The transparent layer 32 is a transparent glass covering the projection layer 30 and is disposed on the projection layer 30 to cover the image sensing chip 26. Accordingly, the image sensing chip 26 receives the image signal via the transparent layer 32 and converts the image signal into an electric signal sent to the substrate 10.

【0019】図2は本発明の第2実施例の断面図であ
る。基板10の第2表面14にはキャビティー34が形
成され、基板10の第2表面14の信号入力端子17
に、ワイヤボンディングにより複数のワイヤ24を介し
て電気的に連結される。モールド樹脂25が集積回路2
2の上を被覆して複数のワイヤ24を保護している。基
板10の第2表面14の信号出力端子18はBGA形式
に配置された金属ボールとされてプリント基板20に電
気的に連結される。
FIG. 2 is a sectional view of a second embodiment of the present invention. A cavity 34 is formed in the second surface 14 of the substrate 10, and the signal input terminal 17 of the second surface 14 of the substrate 10 is formed.
Are electrically connected via a plurality of wires 24 by wire bonding. Mold resin 25 is integrated circuit 2
2 is covered to protect the plurality of wires 24. The signal output terminals 18 on the second surface 14 of the substrate 10 are electrically connected to a printed circuit board 20 in the form of metal balls arranged in a BGA format.

【0020】イメージセンシングチップ26は基板10
の第1表面12上に配置され、基板10の第1表面12
の信号入力端子16に、ワイヤボンディングにより複数
のワイヤ24を介して電気的に連結される。ゆえに、イ
メージセンシングチップ26は基板10に電気的に連結
され、信号を基板10に伝送する。
The image sensing chip 26 is mounted on the substrate 10
The first surface 12 of the substrate 10 is disposed on the first surface 12 of the substrate 10.
Are electrically connected to a plurality of signal input terminals 16 via a plurality of wires 24 by wire bonding. Therefore, the image sensing chip 26 is electrically connected to the substrate 10 and transmits a signal to the substrate 10.

【0021】図3には、フリップチップタイプ方式で、
基板10の第2表面14の信号入力端子17に電気的に
連結される金属連接ポイント36が形成された集積回路
22のボンディングパッドが示されている。こうして集
積回路22が基板10に電気的に連結される。信号出力
端子18はプリント基板20に電気的に連結するための
BGA形式に配置された金属ボールとされる。
FIG. 3 shows a flip chip type system.
The bonding pads of the integrated circuit 22 are shown having metal connection points 36 electrically connected to the signal input terminals 17 on the second surface 14 of the substrate 10. Thus, the integrated circuit 22 is electrically connected to the substrate 10. The signal output terminal 18 is a metal ball arranged in a BGA format for electrically connecting to the printed circuit board 20.

【0022】イメージセンシングチップ26は基板10
の第1表面12上に配置され、基板10の信号入力端子
16にワイヤボンドによりワイヤ24で電気的に連結さ
れる。これによりイメージセンシングチップ26は基板
10に電気的に連結されて信号を基板10に送る。
The image sensing chip 26 is mounted on the substrate 10
And electrically connected to the signal input terminal 16 of the substrate 10 by wire 24 by wire bonding. Accordingly, the image sensing chip 26 is electrically connected to the substrate 10 and sends a signal to the substrate 10.

【0023】投射層30はフレーム構造とされ、基板1
0の第1表面12上に取り付けられてイメージセンシン
グチップ26を包囲する。
The projection layer 30 has a frame structure.
0 on the first surface 12 surrounding the image sensing chip 26.

【0024】透明層32は透明グラスとされ、投射層3
0の上に配置されてイメージセンシングチップ26を被
覆する。これにより、イメージセンシングチップ26が
イメージ信号を透明層32を介して受け取り、基板10
に伝送される電気信号に変換する。
The transparent layer 32 is a transparent glass, and the projection layer 3
0 and covers the image sensing chip 26. As a result, the image sensing chip 26 receives the image signal via the transparent layer 32 and
Into electrical signals that are transmitted to

【0025】[0025]

【発明の効果】以上により、本発明は以下のような優れ
た点を有する。 1.イメージセンシングチップ26と集積回路22が一
体にパッケージされているため、基板10形成材料を減
らすことができ、ゆえにイメージセンシング製品の製造
コストを削減できる。 2.イメージセンシングチップ26と集積回路22が一
体にパッケージされているため、イメージセンシング製
品の区域を減少できる。 3.イメージセンシングチップ26と集積回路22が一
体にパッケージされているため、ただ一つのパッケージ
ボデーしかない。ゆえにただ一つの試験設備しか使用す
る必要がなく、試験コストも減少できる。 4.イメージセンシングチップ26と集積回路22が一
体にパッケージされているため、二つのチップがたった
一つのパッケージプロセスによりパッケージされる。ゆ
えにパッケージコストを有効に減少できる。
As described above, the present invention has the following excellent points. 1. Since the image sensing chip 26 and the integrated circuit 22 are integrally packaged, the material for forming the substrate 10 can be reduced, and therefore, the manufacturing cost of the image sensing product can be reduced. 2. Since the image sensing chip 26 and the integrated circuit 22 are integrally packaged, the area of the image sensing product can be reduced. 3. Since the image sensing chip 26 and the integrated circuit 22 are packaged integrally, there is only one package body. Therefore, only one test facility needs to be used, and the test cost can be reduced. 4. Since the image sensing chip 26 and the integrated circuit 22 are packaged integrally, the two chips are packaged by only one packaging process. Therefore, the package cost can be effectively reduced.

【0026】以上の説明は本発明の実施例に係るもので
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
The above description relates to the embodiments of the present invention, and does not limit the scope of the present invention. Any modification or alteration of details that can be made based on the present invention is not limited to the scope of the present invention. Shall belong to

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例によるイメージセンサのス
タックパッケージ構造表示図である。
FIG. 1 is a view showing a stack package structure of an image sensor according to a first embodiment of the present invention.

【図2】本発明の第2実施例によるイメージセンサのス
タックパッケージ構造表示図である。
FIG. 2 is a view illustrating a stack package structure of an image sensor according to a second embodiment of the present invention;

【図3】本発明の第3実施例によるイメージセンサのス
タックパッケージ構造表示図である。
FIG. 3 is a view showing a stack package structure of an image sensor according to a third embodiment of the present invention;

【符号の説明】[Explanation of symbols]

10 基板 22 集積回路 26 イメージセンシングチップ 30 投射層 32 透明層 12 第1表面 14 第2表面 16 信号入力端子 17 信号入力端子 18 信号出力端子 20 基板 24 ワイヤ 28 ワイヤ 32 透明層 30 投射層 Reference Signs List 10 substrate 22 integrated circuit 26 image sensing chip 30 projection layer 32 transparent layer 12 first surface 14 second surface 16 signal input terminal 17 signal input terminal 18 signal output terminal 20 substrate 24 wire 28 wire 32 transparent layer 30 projection layer

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/14 H01L 25/14 Z 31/02 H04N 5/335 (72)発明者 陳 文銓 台湾新竹縣竹北市泰和路84號 (72)発明者 何 孟南 台湾新竹縣竹北市泰和路84號 (72)発明者 陳 立桓 台湾新竹縣竹北市泰和路84號 (72)発明者 葉 乃華 台湾新竹縣竹北市泰和路84號 (72)発明者 黄 讌程 台湾新竹縣竹北市泰和路84號 (72)発明者 邱 詠盛 台湾新竹縣竹北市泰和路84號 (72)発明者 呉 志成 台湾新竹縣竹北市泰和路84號 Fターム(参考) 4M118 AA10 AB01 BA04 HA02 HA21 HA25 HA30 5B047 BB01 BC01 5C024 CY47 EX21 EX24 EX25 5C051 AA01 BA02 DB01 DB04 DB05 DB06 DB07 DB35 DC01 DC07 DD01 5F088 BA16 BB03 EA04 EA16 JA10 KA08 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 27/14 H01L 25/14 Z 31/02 H04N 5/335 (72) Inventor Chen Wen Ying Yasukazu Takekita, Hsinchu County, Taiwan No. 84 (72) Inventor What Mengnan No. 84, Taihe Road, Takeboku, Taiwan, Hsinchu County, Taiwan No. 84 (72) Inventor No. 84, Taiwa Road, Takehoku, Taiwan, Hsinchu County, Taiwan No. 84, Taihe Road (72) Inventor Huang Yi Jing, No. 84, Taiwa Road, Takehoku, Taiwan Hsinchu County No. 84, Kazuta, Kitaichi F-term (reference) 4M118 AA10 AB01 BA04 HA02 HA21 HA25 HA30 5B047 BB01 BC01 5C024 CY47 EX21 EX24 EX25 5C051 AA01 BA02 DB01 DB04 DB05 DB06 DB07 DB35 DC01 DC07 DD01 5F088 BA16 BB03 EA04 EA16 JA10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 イメージセンサをプリント基板に電気的
に連結するスタックパッケージ構造において、 信号入力端子が形成された第1表面と、信号入力端子と
プリント基板に電気的に連結される信号出力端子が形成
された、基板と、 該基板の第1表面上に配置されて基板の第1表面の信号
入力端子に電気的に連結された、イメージセンシングチ
ップと、 該基板の第2表面上の配置されて該基板の第2表面の信
号入力端子に電気的に連結された、集積回路と、 透明層とされ、該イメージセンシングチップの上を被覆
し、該イメージセンシングチップが該透明層を介してイ
メージ信号を受け取り、基板に伝送される電気信号に変
換する、上記透明層と、 を具えたことを特徴とする、イメージセンサのスタック
パッケージ構造。
1. A stack package structure for electrically connecting an image sensor to a printed circuit board, wherein a first surface on which a signal input terminal is formed, and a signal output terminal electrically connected to the signal input terminal and the printed circuit board are provided. A formed substrate; an image sensing chip disposed on a first surface of the substrate and electrically connected to a signal input terminal of the first surface of the substrate; and an image sensing chip disposed on a second surface of the substrate An integrated circuit electrically connected to a signal input terminal on the second surface of the substrate, and a transparent layer covering the image sensing chip, wherein the image sensing chip is connected to the image through the transparent layer. A stack package structure for an image sensor, comprising: a transparent layer for receiving a signal and converting the signal to an electric signal transmitted to a substrate.
【請求項2】 前記集積回路が信号処理ユニットとされ
たことを特徴とする、請求項1に記載のイメージセンサ
のスタックパッケージ構造。
2. The stack package structure of claim 1, wherein the integrated circuit is a signal processing unit.
【請求項3】 前記集積回路が基板の第2表面の信号入
力端子にフリップチップ方式で電気的に連結されたこと
を特徴とする、請求項1に記載のイメージセンサのスタ
ックパッケージ構造。
3. The stack package structure of claim 1, wherein the integrated circuit is electrically connected to a signal input terminal on a second surface of the substrate in a flip-chip manner.
【請求項4】 前記基板の第1表面に投射構造が形成さ
れて透明層が投射構造の上に配置されたことを特徴とす
る、請求項1に記載のイメージセンサのスタックパッケ
ージ構造。
4. The stack package structure according to claim 1, wherein a projection structure is formed on the first surface of the substrate, and a transparent layer is disposed on the projection structure.
JP2001153591A 2001-05-23 2001-05-23 Stack package structure of image sensor Expired - Fee Related JP3502062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001153591A JP3502062B2 (en) 2001-05-23 2001-05-23 Stack package structure of image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001153591A JP3502062B2 (en) 2001-05-23 2001-05-23 Stack package structure of image sensor

Publications (2)

Publication Number Publication Date
JP2002368949A true JP2002368949A (en) 2002-12-20
JP3502062B2 JP3502062B2 (en) 2004-03-02

Family

ID=18998084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001153591A Expired - Fee Related JP3502062B2 (en) 2001-05-23 2001-05-23 Stack package structure of image sensor

Country Status (1)

Country Link
JP (1) JP3502062B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095831A1 (en) 2003-04-24 2004-11-04 Hamamatsu Photonics K.K. Solid-state imaging device
JP2006060178A (en) * 2004-08-24 2006-03-02 Dainippon Printing Co Ltd Sensor package
CN100355079C (en) * 2003-06-03 2007-12-12 胜开科技股份有限公司 Image sensor and sealing method thereof
US7378645B2 (en) 2004-01-27 2008-05-27 Casio Computer Co., Ltd. Optical sensor module with semiconductor device for drive
JP2009049973A (en) * 2007-08-17 2009-03-05 Samsung Electro-Mechanics Co Ltd Cmos image sensor package
WO2019165713A1 (en) * 2018-03-01 2019-09-06 东南大学 Adjustable hyperspectral detection chip enhanced by multi-resonance plasmon mechanism
CN112201667A (en) * 2020-11-06 2021-01-08 积高电子(无锡)有限公司 POP packaging structure and packaging method of image sensor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004095831A1 (en) 2003-04-24 2004-11-04 Hamamatsu Photonics K.K. Solid-state imaging device
EP1622367A1 (en) * 2003-04-24 2006-02-01 Hamamatsu Photonics K. K. Solid-state imaging device
EP1622367A4 (en) * 2003-04-24 2009-12-02 Hamamatsu Photonics Kk Solid-state imaging device
US8243175B2 (en) 2003-04-24 2012-08-14 Hamamatsu Photonics K.K. Solid-state imaging device
CN100355079C (en) * 2003-06-03 2007-12-12 胜开科技股份有限公司 Image sensor and sealing method thereof
US7378645B2 (en) 2004-01-27 2008-05-27 Casio Computer Co., Ltd. Optical sensor module with semiconductor device for drive
JP2006060178A (en) * 2004-08-24 2006-03-02 Dainippon Printing Co Ltd Sensor package
JP2009049973A (en) * 2007-08-17 2009-03-05 Samsung Electro-Mechanics Co Ltd Cmos image sensor package
WO2019165713A1 (en) * 2018-03-01 2019-09-06 东南大学 Adjustable hyperspectral detection chip enhanced by multi-resonance plasmon mechanism
US11060916B2 (en) 2018-03-01 2021-07-13 Southeast University Adjustable hyperspectral detection chip enhanced by multi-resonance plasmonic mechanism
CN112201667A (en) * 2020-11-06 2021-01-08 积高电子(无锡)有限公司 POP packaging structure and packaging method of image sensor

Also Published As

Publication number Publication date
JP3502062B2 (en) 2004-03-02

Similar Documents

Publication Publication Date Title
US6559539B2 (en) Stacked package structure of image sensor
US6627983B2 (en) Stacked package structure of image sensor
US20020096729A1 (en) Stacked package structure of image sensor
US6521881B2 (en) Stacked structure of an image sensor and method for manufacturing the same
US6933493B2 (en) Image sensor having a photosensitive chip mounted to a metal sheet
US20020096731A1 (en) Package structure of an image sensor and method for packaging the same
US20050258518A1 (en) Image sensor package module with a leadless leadframe between chips
JP2002368949A (en) Stacked package structure for image sensor
JP2002354200A (en) Stacked package structure for image sensor
US7781854B2 (en) Image sensor chip package structure and method thereof
US6740973B1 (en) Stacked structure for an image sensor
JP3645833B2 (en) Image sensor stack package structure
US7049689B2 (en) Chip on glass package
US20040113286A1 (en) Image sensor package without a frame layer
JP3502063B2 (en) Image sensor stack package structure
JP2004134713A (en) Semiconductor chip package for image sensor and its manufacturing method
US6791842B2 (en) Image sensor structure
US7064428B2 (en) Wafer-level package structure
US20020096782A1 (en) Package structure of an image sensor and method for packaging the same
GB2374725A (en) Stacked structure having image sensing chip and integrated circuit arrange on opposite surfaces of a substrate
KR100428950B1 (en) Stacked structure of an image sensor and method for manufacturing the same
KR100414224B1 (en) Stacked package structure of image sensor
KR100428949B1 (en) Stacked package structure of image sensor
GB2374727A (en) Stacked package structure of an image sensor having a substrate with a cavity stacked on another substrate
KR20020085560A (en) Stacked package structure of image sensor

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031203

R150 Certificate of patent or registration of utility model

Ref document number: 3502062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151212

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees