JP2002366078A - 画像表示システム - Google Patents
画像表示システムInfo
- Publication number
- JP2002366078A JP2002366078A JP2001171620A JP2001171620A JP2002366078A JP 2002366078 A JP2002366078 A JP 2002366078A JP 2001171620 A JP2001171620 A JP 2001171620A JP 2001171620 A JP2001171620 A JP 2001171620A JP 2002366078 A JP2002366078 A JP 2002366078A
- Authority
- JP
- Japan
- Prior art keywords
- pixel clock
- image data
- image display
- horizontal
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 回路規模の増大を伴わずに信号源側から表示
画像の輝度レベルの調整が可能な高品質の画像表示シス
テムを提供する。 【解決手段】 所定の周波数の画素クロックを生成する
画素クロック発生手段１２を備え、デジタル画像データ
を生成して該デジタル画像データと該画素クロックとを
送信する画像データ発生手段と、前記デジタル画像デー
タの階調に対応する数の前記画素クロックに応じた時間
幅の駆動パルスを生成するパルス発生手段を備え、該パ
ルス発生手段により生成された駆動パルスを前記画像表
示素子に印加して描画させる画像表示手段と、を備え、
前記画素クロックの周波数に応じた輝度の画像を描画す
る。
画像の輝度レベルの調整が可能な高品質の画像表示シス
テムを提供する。 【解決手段】 所定の周波数の画素クロックを生成する
画素クロック発生手段１２を備え、デジタル画像データ
を生成して該デジタル画像データと該画素クロックとを
送信する画像データ発生手段と、前記デジタル画像デー
タの階調に対応する数の前記画素クロックに応じた時間
幅の駆動パルスを生成するパルス発生手段を備え、該パ
ルス発生手段により生成された駆動パルスを前記画像表
示素子に印加して描画させる画像表示手段と、を備え、
前記画素クロックの周波数に応じた輝度の画像を描画す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
置された画像表示素子に入力信号に応じてパルス幅変調
させた駆動電圧若しくは駆動電流を印加して描画させる
画像表示システムに関し、特に、画像表示装置へのデジ
タル画像データ伝送及び階調制御に関するものである。
置された画像表示素子に入力信号に応じてパルス幅変調
させた駆動電圧若しくは駆動電流を印加して描画させる
画像表示システムに関し、特に、画像表示装置へのデジ
タル画像データ伝送及び階調制御に関するものである。
【０００２】
【従来の技術】従来、マトリクス状に画素が配列された
画像表示装置に於いて、階調表現は画像表示装置内で各
画素ごとのパルス幅を変化させる事により表現するのが
一般的である。
画像表示装置に於いて、階調表現は画像表示装置内で各
画素ごとのパルス幅を変化させる事により表現するのが
一般的である。
【０００３】例えば、特開平１１−０９５１８９号公報
に開示されている様に液晶表示装置駆動パルス幅を変化
させる事により階調表現を行う方法や、特開平１１−０
１５４３０号公報に開示されている様にパルス幅と印加
電圧の双方を制御する事により階調表現を行う電界放出
型ディスプレイがある。
に開示されている様に液晶表示装置駆動パルス幅を変化
させる事により階調表現を行う方法や、特開平１１−０
１５４３０号公報に開示されている様にパルス幅と印加
電圧の双方を制御する事により階調表現を行う電界放出
型ディスプレイがある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。
ような従来技術の場合には、下記のような問題が生じて
いた。
【０００５】上記のいずれの公報においても、画像表示
素子に階調性を持たせて多階調の入力画像信号に対応し
た階調表現を行う事が目的であり、使用者の好みに応じ
た明るさで描画を行う画質調整機能までもを想定したも
のでは無い。
素子に階調性を持たせて多階調の入力画像信号に対応し
た階調表現を行う事が目的であり、使用者の好みに応じ
た明るさで描画を行う画質調整機能までもを想定したも
のでは無い。
【０００６】近年、画像表示装置への画像信号受け渡し
はＤＶＩ等のデジタル化が進み、特にマトリクス状に画
素が配列された画像表示装置に対してはデジタル画像デ
ータでの受け渡しの方が適している。
はＤＶＩ等のデジタル化が進み、特にマトリクス状に画
素が配列された画像表示装置に対してはデジタル画像デ
ータでの受け渡しの方が適している。
【０００７】この様なデジタル画像データ通信方式の画
像表示装置に対して、デジタル画像データを送出する画
像データ発生装置から使用者の好みに応じた画質調整処
理機能を施させるには、その調整値を別途指示するか、
若しくは画像データ発生装置内部であらかじめ画像デー
タを演算処理してから送出するしかない。
像表示装置に対して、デジタル画像データを送出する画
像データ発生装置から使用者の好みに応じた画質調整処
理機能を施させるには、その調整値を別途指示するか、
若しくは画像データ発生装置内部であらかじめ画像デー
タを演算処理してから送出するしかない。
【０００８】前者の場合には、調整値を伝えるための通
信経路が必要となり、又、画像表示装置側でもこれをパ
ルス幅制御に反映させる機能等、階調処理部も大規模な
回路を要してしまう。
信経路が必要となり、又、画像表示装置側でもこれをパ
ルス幅制御に反映させる機能等、階調処理部も大規模な
回路を要してしまう。
【０００９】そして後者の場合では、デジタル画像デー
タ通信に於いては限られたデータ伝送容量しか用意され
ていない。
タ通信に於いては限られたデータ伝送容量しか用意され
ていない。
【００１０】しかし、例えば、ＲＧＢ２４ｂｉｔといっ
た画像データに画質調整処理を施すと、３０ｂｉｔとか
或いはそれ以上のデータ量と成ってしまう為、画質調整
処理後の画像データを伝送する事は難しかった。
た画像データに画質調整処理を施すと、３０ｂｉｔとか
或いはそれ以上のデータ量と成ってしまう為、画質調整
処理後の画像データを伝送する事は難しかった。
【００１１】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、回路
規模の増大を伴わずに信号源側から表示画像の輝度レベ
ルの調整が可能な高品質の画像表示システムを提供する
ことにある。
ためになされたもので、その目的とするところは、回路
規模の増大を伴わずに信号源側から表示画像の輝度レベ
ルの調整が可能な高品質の画像表示システムを提供する
ことにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、マトリクス状に配置された画像表
示素子に入力信号に応じてパルス幅変調させた駆動電圧
若しくは駆動電流を印加して描画させる画像表示システ
ムにおいて、所定の周波数の画素クロックを生成する画
素クロック発生手段を備え、デジタル画像データを生成
して該デジタル画像データと該画素クロックとを送信す
る画像データ発生手段と、前記デジタル画像データの階
調に対応する数の前記画素クロックに応じた時間幅の駆
動パルスを生成するパルス発生手段を備え、該パルス発
生手段により生成された駆動パルスを前記画像表示素子
に印加して描画させる画像表示手段と、を備え、前記画
素クロックの周波数に応じた輝度の画像を描画すること
を特徴とする。
に本発明にあっては、マトリクス状に配置された画像表
示素子に入力信号に応じてパルス幅変調させた駆動電圧
若しくは駆動電流を印加して描画させる画像表示システ
ムにおいて、所定の周波数の画素クロックを生成する画
素クロック発生手段を備え、デジタル画像データを生成
して該デジタル画像データと該画素クロックとを送信す
る画像データ発生手段と、前記デジタル画像データの階
調に対応する数の前記画素クロックに応じた時間幅の駆
動パルスを生成するパルス発生手段を備え、該パルス発
生手段により生成された駆動パルスを前記画像表示素子
に印加して描画させる画像表示手段と、を備え、前記画
素クロックの周波数に応じた輝度の画像を描画すること
を特徴とする。
【００１３】前記画像データ発生手段は、水平走査時間
を所定の値に保持した状態で、１水平走査期間に存在す
る画素クロックのパルス数を制御することも好適であ
る。
を所定の値に保持した状態で、１水平走査期間に存在す
る画素クロックのパルス数を制御することも好適であ
る。
【００１４】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた周波数の画素クロックを前記画素クロック発
生手段により生成させる制御手段を備えることも好適で
ある。
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた周波数の画素クロックを前記画素クロック発
生手段により生成させる制御手段を備えることも好適で
ある。
【００１５】前記画像データ発生手段は、１垂直走査期
間における水平走査回数を制御する水平同期発生手段を
備え、前記画素クロック発生手段は、１水平走査期間に
存在する画素クロックのパルス数を所定の値に保持した
状態で、画素クロックの周期を制御することも好適であ
る。
間における水平走査回数を制御する水平同期発生手段を
備え、前記画素クロック発生手段は、１水平走査期間に
存在する画素クロックのパルス数を所定の値に保持した
状態で、画素クロックの周期を制御することも好適であ
る。
【００１６】前記画像データ発生手段は、垂直走査時間
を所定の値に保持した状態で、１垂直走査期間に存在す
る水平走査回数を制御する水平同期発生手段を備え、前
記画素クロック発生手段は、前記水平同期発生手段によ
り制御された１水平走査期間に存在する画素クロックの
パルス数を所定の値に保持した状態で、画素クロックの
周期を制御することも好適である。
を所定の値に保持した状態で、１垂直走査期間に存在す
る水平走査回数を制御する水平同期発生手段を備え、前
記画素クロック発生手段は、前記水平同期発生手段によ
り制御された１水平走査期間に存在する画素クロックの
パルス数を所定の値に保持した状態で、画素クロックの
周期を制御することも好適である。
【００１７】前記画素クロック発生手段は、１水平走査
期間に存在する画素クロックのパルス数を所定の値に保
持し、前記画像データ発生手段は、垂直走査時間を所定
の値に保持した状態で、前記画素クロック発生手段によ
り前記所定の値に保持された画素クロックのパルス数に
基づいて、１垂直走査期間における水平走査回数を制御
させる水平同期発生手段を備えることも好適である。
期間に存在する画素クロックのパルス数を所定の値に保
持し、前記画像データ発生手段は、垂直走査時間を所定
の値に保持した状態で、前記画素クロック発生手段によ
り前記所定の値に保持された画素クロックのパルス数に
基づいて、１垂直走査期間における水平走査回数を制御
させる水平同期発生手段を備えることも好適である。
【００１８】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた水平同期信号を前記水平同期発生手段により
生成させる制御手段を備えることも好適である。
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた水平同期信号を前記水平同期発生手段により
生成させる制御手段を備えることも好適である。
【００１９】前記画像データ発生手段は、垂直走査時間
を所定の値に保持した状態で、１垂直走査期間における
水平走査回数を制御する水平同期発生手段を備え、前記
画素クロック発生手段は、前記水平同期発生手段により
制御された１水平走査期間に存在する画素クロックのパ
ルス数を制御して、画素クロックの周期を制御すること
も好適である。
を所定の値に保持した状態で、１垂直走査期間における
水平走査回数を制御する水平同期発生手段を備え、前記
画素クロック発生手段は、前記水平同期発生手段により
制御された１水平走査期間に存在する画素クロックのパ
ルス数を制御して、画素クロックの周期を制御すること
も好適である。
【００２０】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた水平同期信号を前記水平同期発生手段により
生成させるとともに、該輝度レベルに基づいた周波数の
画素クロックを前記画素クロック発生手段により生成さ
せる制御手段を備えることも好適である。
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記指示手段により指示された輝度レベル
に基づいた水平同期信号を前記水平同期発生手段により
生成させるとともに、該輝度レベルに基づいた周波数の
画素クロックを前記画素クロック発生手段により生成さ
せる制御手段を備えることも好適である。
【００２１】前記画像データ発生手段は、垂直走査時間
を制御する垂直同期発生手段と、１垂直走査期間におけ
る水平走査回数を制御する水平同期発生手段と、１水平
走査期間に存在する画素クロックのパルス数を制御する
前記画素クロック発生手段と、を制御して、画素クロッ
クの周期を制御することも好適である。
を制御する垂直同期発生手段と、１垂直走査期間におけ
る水平走査回数を制御する水平同期発生手段と、１水平
走査期間に存在する画素クロックのパルス数を制御する
前記画素クロック発生手段と、を制御して、画素クロッ
クの周期を制御することも好適である。
【００２２】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記垂直同期発生手段による前記指示手段
により指示された輝度レベルに基づいた垂直同期信号
と、前記水平同期発生手段による該輝度レベルに基づい
た水平同期信号と、前記画素クロック発生手段による該
輝度レベルに基づいた周波数の画素クロックと、のうち
少なくともいずれかを生成させる制御手段を備えること
も好適である。
輝度レベルを指示する指示手段を備え、前記画像データ
発生手段は、前記垂直同期発生手段による前記指示手段
により指示された輝度レベルに基づいた垂直同期信号
と、前記水平同期発生手段による該輝度レベルに基づい
た水平同期信号と、前記画素クロック発生手段による該
輝度レベルに基づいた周波数の画素クロックと、のうち
少なくともいずれかを生成させる制御手段を備えること
も好適である。
【００２３】
【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状それらの相対配置などは、発明が適用される
装置の構成や各種条件により適宜変更されるべきもので
あり、この発明の範囲を以下の実施の形態に限定する趣
旨のものではない。
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状それらの相対配置などは、発明が適用される
装置の構成や各種条件により適宜変更されるべきもので
あり、この発明の範囲を以下の実施の形態に限定する趣
旨のものではない。
【００２４】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る画像表示システムを構成する画像デ
ータ発生手段としての画像データ発生装置のデジタル画
像データ送信部の回路ブロック図であり、図２は画像表
示手段としての画像表示装置のデジタル画像データ受信
部の回路ブロック図である。
の実施の形態に係る画像表示システムを構成する画像デ
ータ発生手段としての画像データ発生装置のデジタル画
像データ送信部の回路ブロック図であり、図２は画像表
示手段としての画像表示装置のデジタル画像データ受信
部の回路ブロック図である。
【００２５】図１において、１１は１水平走査分のデジ
タル画像データを一旦蓄える第１のメモリー、１２は伝
送用画素クロックを発生させる画素クロック発生手段、
１３は画素クロック周波数を制御するための制御手段と
してのＣＰＵ、１４はデジタル画像データを送出するた
めのトランスミッター、１５はデジタル画像データ出力
端子である。
タル画像データを一旦蓄える第１のメモリー、１２は伝
送用画素クロックを発生させる画素クロック発生手段、
１３は画素クロック周波数を制御するための制御手段と
してのＣＰＵ、１４はデジタル画像データを送出するた
めのトランスミッター、１５はデジタル画像データ出力
端子である。
【００２６】図２において、２１はデジタル画像データ
入力端子、２２はデジタル画像データを受信するレシー
バー、２３は画像データを一旦蓄える第２のメモリー、
２４はパルス発生手段としての描画処理用ドライバーで
ある。
入力端子、２２はデジタル画像データを受信するレシー
バー、２３は画像データを一旦蓄える第２のメモリー、
２４はパルス発生手段としての描画処理用ドライバーで
ある。
【００２７】図１に示した画像データ発生装置のデジタ
ル画像データ送信部には、書き込み用画素クロック“Ｗ
−ＣＬＫ”とともにこれと同期した画像データ“ＲＧ
Ｂ”と水平同期信号“Ｈ−Ｓｙｎｃ”、垂直同期信号
“Ｖ−Ｓｙｎｃ”、が入力され、画像データ“ＲＧＢ”
は書き込み用画素クロック“Ｗ−ＣＬＫ”により一旦第
１のメモリー１１に書き込まれる。この第１のメモリー
１１は１水平走査期間分のラインメモリーである。
ル画像データ送信部には、書き込み用画素クロック“Ｗ
−ＣＬＫ”とともにこれと同期した画像データ“ＲＧ
Ｂ”と水平同期信号“Ｈ−Ｓｙｎｃ”、垂直同期信号
“Ｖ−Ｓｙｎｃ”、が入力され、画像データ“ＲＧＢ”
は書き込み用画素クロック“Ｗ−ＣＬＫ”により一旦第
１のメモリー１１に書き込まれる。この第１のメモリー
１１は１水平走査期間分のラインメモリーである。
【００２８】画素クロック発生手段１２はＰＬＬ回路に
より構成されており、水平同期信号“Ｈ−Ｓｙｎｃ”が
供給され、これを逓倍した伝送用画素クロック“Ｔ−Ｃ
ＬＫ”を発する。この時のデバイダ値、つまり一水平走
査期間に幾つの伝送用画素クロック“Ｔ−ＣＬＫ”を発
生させるかの設定値はＣＰＵ １３から指示される。
より構成されており、水平同期信号“Ｈ−Ｓｙｎｃ”が
供給され、これを逓倍した伝送用画素クロック“Ｔ−Ｃ
ＬＫ”を発する。この時のデバイダ値、つまり一水平走
査期間に幾つの伝送用画素クロック“Ｔ−ＣＬＫ”を発
生させるかの設定値はＣＰＵ １３から指示される。
【００２９】このデバイダ値は、描画される画像の輝度
レベルを指示する指示手段としての不図示の操作ＳＷを
用いて使用者が行った明るさ調整操作に応じて設定され
る。この明るさ調整操作に関わるＣＰＵ １３で処理さ
れるデバイダ値設定部分のフローチャートを、図５に示
す。
レベルを指示する指示手段としての不図示の操作ＳＷを
用いて使用者が行った明るさ調整操作に応じて設定され
る。この明るさ調整操作に関わるＣＰＵ １３で処理さ
れるデバイダ値設定部分のフローチャートを、図５に示
す。
【００３０】この様にして得られた伝送用画素クロック
“Ｔ−ＣＬＫ”を用いて第１のメモリー１１から画像デ
ータを読み出す。読み出された画像データは、伝送用画
像データ“Ｔ−ＲＧＢ”として水平同期信号“Ｈ−Ｓｙ
ｎｃ”、垂直同期信号“Ｖ−Ｓｙｎｃ”とともにトラン
スミッタ１４に送られ、伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を用いてデジタル画像データとしてデジタル画像デ
ータ出力端子から送出される。
“Ｔ−ＣＬＫ”を用いて第１のメモリー１１から画像デ
ータを読み出す。読み出された画像データは、伝送用画
像データ“Ｔ−ＲＧＢ”として水平同期信号“Ｈ−Ｓｙ
ｎｃ”、垂直同期信号“Ｖ−Ｓｙｎｃ”とともにトラン
スミッタ１４に送られ、伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を用いてデジタル画像データとしてデジタル画像デ
ータ出力端子から送出される。
【００３１】このトランスミッタ１４としては、クロッ
ク専用の１ラインと１クロック期間に７倍速でシリアル
化された７ｂｉｔ分データを４ラインの計５ラインにて
計２８ｂｉｔデータとして伝送するＬＶＤＳ方式、或い
はクロック専用の１ラインと１クロック期間にコード化
後シリアル化されたデータ用３ラインの計４ラインを用
いて伝送するＴＭＤＳ方式、コード化後３０倍速シリア
ルデータとして１ラインで全てのデータとクロックを伝
送するＧＶＩＦ方式等、いずれの方式でも良い。
ク専用の１ラインと１クロック期間に７倍速でシリアル
化された７ｂｉｔ分データを４ラインの計５ラインにて
計２８ｂｉｔデータとして伝送するＬＶＤＳ方式、或い
はクロック専用の１ラインと１クロック期間にコード化
後シリアル化されたデータ用３ラインの計４ラインを用
いて伝送するＴＭＤＳ方式、コード化後３０倍速シリア
ルデータとして１ラインで全てのデータとクロックを伝
送するＧＶＩＦ方式等、いずれの方式でも良い。
【００３２】この、伝送用画素クロック“Ｔ−ＣＬＫ”
を変化させた時の、伝送用画像データ“Ｔ−ＲＧＢ”と
水平同期信号“Ｈ−Ｓｙｎｃ”の時間軸方向での関係を
示したものが図４である。
を変化させた時の、伝送用画像データ“Ｔ−ＲＧＢ”と
水平同期信号“Ｈ−Ｓｙｎｃ”の時間軸方向での関係を
示したものが図４である。
【００３３】図４（ａ），（ｂ），（ｃ）はそれぞれ、
７２０ｐと呼ばれるＨＤＴＶモードに対応した表示器相
当の画像の場合の、低輝度時、標準輝度時、高輝度時、
を表したものであり、それぞれ上側が伝送用画像データ
“Ｔ−ＲＧＢ”、下側が水平同期信号“Ｈ−Ｓｙｎｃ”
である。
７２０ｐと呼ばれるＨＤＴＶモードに対応した表示器相
当の画像の場合の、低輝度時、標準輝度時、高輝度時、
を表したものであり、それぞれ上側が伝送用画像データ
“Ｔ−ＲＧＢ”、下側が水平同期信号“Ｈ−Ｓｙｎｃ”
である。
【００３４】標準輝度時には、図４（ｂ）に示す様に
“Ｔ−ＣＬＫ”は１水平走査周期を１５５２逓倍したも
のを用いる。そして輝度を落とす操作をした場合には、
図４（ａ）に示す様にデバイダ値を上げ“Ｔ−ＣＬＫ”
は１水平走査期間に最大１８５６ヶのクロックが存在
し、反対に輝度を上げる操作をした場合には、図４
（ｃ）に示す様にデバイダ値を下げ“Ｔ−ＣＬＫ”は１
水平走査期間に最小１２９６ヶのクロックが存在する。
“Ｔ−ＣＬＫ”は１水平走査周期を１５５２逓倍したも
のを用いる。そして輝度を落とす操作をした場合には、
図４（ａ）に示す様にデバイダ値を上げ“Ｔ−ＣＬＫ”
は１水平走査期間に最大１８５６ヶのクロックが存在
し、反対に輝度を上げる操作をした場合には、図４
（ｃ）に示す様にデバイダ値を下げ“Ｔ−ＣＬＫ”は１
水平走査期間に最小１２９６ヶのクロックが存在する。
【００３５】次に、このデジタル画像データを受取る画
像表示装置側の説明に入る。そこで先ず、画像表示装置
の画像表示素子と、これを駆動する描画処理用ドライバ
ーの動作原理を簡単に説明する。
像表示装置側の説明に入る。そこで先ず、画像表示装置
の画像表示素子と、これを駆動する描画処理用ドライバ
ーの動作原理を簡単に説明する。
【００３６】図３は画像表示素子と描画処理用ドライバ
ーを模式的に描いたものである。
ーを模式的に描いたものである。
【００３７】図３に於いてマトリクス状に並んだ正方形
は各画素に対応した画像表示素子であり、便宜上、横方
向に７つ、縦方向に５つ、描かれているが実際にははる
かに多い画素が並ぶ。例えば、７２０ｐと呼ばれるＨＤ
ＴＶモードに対応した表示器であれば横方向に１２８０
ヶ、縦方向に７２０ヶが配列される。
は各画素に対応した画像表示素子であり、便宜上、横方
向に７つ、縦方向に５つ、描かれているが実際にははる
かに多い画素が並ぶ。例えば、７２０ｐと呼ばれるＨＤ
ＴＶモードに対応した表示器であれば横方向に１２８０
ヶ、縦方向に７２０ヶが配列される。
【００３８】そして、これら画像表示素子は縦横の２方
向に配線が施され、横方向の画像表示素子は１列毎に１
つのＹドライバが、同じく縦方向の各画像表示素子も１
列毎に１つのＸドライバが具備されている。ここで、複
数あるＹドライバの内の１つだけが−７Ｖを出力し、他
のＹドライバは０Ｖを出力する（以降「選択ライン」と
称する）。そして、Ｘドライバは適宜０Ｖか、＋７Ｖを
出力する。
向に配線が施され、横方向の画像表示素子は１列毎に１
つのＹドライバが、同じく縦方向の各画像表示素子も１
列毎に１つのＸドライバが具備されている。ここで、複
数あるＹドライバの内の１つだけが−７Ｖを出力し、他
のＹドライバは０Ｖを出力する（以降「選択ライン」と
称する）。そして、Ｘドライバは適宜０Ｖか、＋７Ｖを
出力する。
【００３９】画像表示素子は、電位差が約１０Ｖ以上印
加された場合に発光する構造と成っており、選択ライン
上の各画像表示素子の内、Ｘドライバが＋７Ｖを出力し
た画素のみが１４Ｖ印加された事と成り発光する。
加された場合に発光する構造と成っており、選択ライン
上の各画像表示素子の内、Ｘドライバが＋７Ｖを出力し
た画素のみが１４Ｖ印加された事と成り発光する。
【００４０】そして、Ｘドライバが＋７Ｖを出力する期
間に応じて発光する時間も変わり、各表示画素の見た目
の明るさを変化させる事が出来る。例えば、画像データ
が８ｂｉｔの場合、Ｘドライバが＋７Ｖを出力する期間
を０〜２５５間の２５６ステップに設定する事により２
５６階調分の表現を行う、いわゆるパルス幅制御により
階調表現を行う。
間に応じて発光する時間も変わり、各表示画素の見た目
の明るさを変化させる事が出来る。例えば、画像データ
が８ｂｉｔの場合、Ｘドライバが＋７Ｖを出力する期間
を０〜２５５間の２５６ステップに設定する事により２
５６階調分の表現を行う、いわゆるパルス幅制御により
階調表現を行う。
【００４１】この様にＹドライバが選択したライン毎に
描画処理を行い、選択ラインを順次切り替えて行く事に
より全画面分の描画処理を行う。
描画処理を行い、選択ラインを順次切り替えて行く事に
より全画面分の描画処理を行う。
【００４２】図２に示した画像表示装置側のデジタル画
像データ受信部では、デジタル画像データ入力端子２１
からこのデジタル画像データが入力され、レシーバー２
２にて受信する。レシーバー２２は“Ｔ−ＣＬＫ”とと
もに伝送用画像データ“Ｔ−ＲＧＢ”、水平同期信号
“Ｈ−Ｓｙｎｃ”、垂直同期信号“Ｖ−Ｓｙｎｃ”を出
力し、第２のメモリー２３に一旦蓄える。第２のメモリ
ー２３に蓄えられた画像データは描画処理用ドライバー
２４に供給される。
像データ受信部では、デジタル画像データ入力端子２１
からこのデジタル画像データが入力され、レシーバー２
２にて受信する。レシーバー２２は“Ｔ−ＣＬＫ”とと
もに伝送用画像データ“Ｔ−ＲＧＢ”、水平同期信号
“Ｈ−Ｓｙｎｃ”、垂直同期信号“Ｖ−Ｓｙｎｃ”を出
力し、第２のメモリー２３に一旦蓄える。第２のメモリ
ー２３に蓄えられた画像データは描画処理用ドライバー
２４に供給される。
【００４３】この描画処理用ドライバー２４は、先に説
明した図３のＸドライバーから供給する駆動パルス（駆
動電圧若しくは駆動電流）のパルス幅制御を行う部分で
あり、第２のメモリー２３に蓄えられた１ライン分全て
の画素に対しそれぞれのデータを基に“Ｔ−ＣＬＫ”を
カウントして駆動パルスを生成し、不図示のドライバー
を介して画像表示素子を駆動する。
明した図３のＸドライバーから供給する駆動パルス（駆
動電圧若しくは駆動電流）のパルス幅制御を行う部分で
あり、第２のメモリー２３に蓄えられた１ライン分全て
の画素に対しそれぞれのデータを基に“Ｔ−ＣＬＫ”を
カウントして駆動パルスを生成し、不図示のドライバー
を介して画像表示素子を駆動する。
【００４４】ここで、或る画素データ（第２のメモリー
２３に蓄えられた画像データ“Ｔ−ＲＧＢ）の値が
“１”であれば“Ｔ−ＣＬＫ”４周期分、“２”であれ
ば“Ｔ−ＣＬＫ”８周期分、“２５５”であれば“Ｔ−
ＣＬＫ”１０２０（＝２５５×４）周期分と言う様に、
画素データ“ｎ”に対して、“Ｔ−ＣＬＫ”４ｎ周期分
の駆動パルスを生成する。この様子をイメージ化したも
のが図６であり、１水平走査期間内で画素データに対応
するパルス幅の駆動パルスが作られ、２５６ステップの
階調で表示素子を点灯させる。
２３に蓄えられた画像データ“Ｔ−ＲＧＢ）の値が
“１”であれば“Ｔ−ＣＬＫ”４周期分、“２”であれ
ば“Ｔ−ＣＬＫ”８周期分、“２５５”であれば“Ｔ−
ＣＬＫ”１０２０（＝２５５×４）周期分と言う様に、
画素データ“ｎ”に対して、“Ｔ−ＣＬＫ”４ｎ周期分
の駆動パルスを生成する。この様子をイメージ化したも
のが図６であり、１水平走査期間内で画素データに対応
するパルス幅の駆動パルスが作られ、２５６ステップの
階調で表示素子を点灯させる。
【００４５】描画画像が７２０ｐ相当の場合、６０Ｈｚ
で更新される１フレームには７５０本の水平走査期間が
ある。これらから計算すると１水平走査期間は、１／
（６０×７５０）＝２２．２μＳｅｃ．と成り、標準輝
度時には、１水平走査期間の１／１５５２にあたる約１
４．３ｎＳｅｃ．幅の“Ｔ−ＣＬＫ”をカウントして、
０ｎＳｅｃ．〜１４５８６ｎＳｅｃ．（＝１４．３×４
×２５５）幅の駆動パルスを用いて、２５６階調を表現
する。
で更新される１フレームには７５０本の水平走査期間が
ある。これらから計算すると１水平走査期間は、１／
（６０×７５０）＝２２．２μＳｅｃ．と成り、標準輝
度時には、１水平走査期間の１／１５５２にあたる約１
４．３ｎＳｅｃ．幅の“Ｔ−ＣＬＫ”をカウントして、
０ｎＳｅｃ．〜１４５８６ｎＳｅｃ．（＝１４．３×４
×２５５）幅の駆動パルスを用いて、２５６階調を表現
する。
【００４６】そして、輝度を落とす操作をした場合に
は、１／１８５６にあたる約１２．０ｎＳｅｃ．幅の
“Ｔ−ＣＬＫ”をカウントして、反対に上げる操作をし
た場合には１／１２９６にあたる約１７．１ｎＳｅｃ．
幅の“Ｔ−ＣＬＫ”をカウントして、それぞれ０ｎＳｅ
ｃ．〜１２２４０ｎＳｅｃ．（＝１２．０×４×２５
５）幅若しくは、０ｎＳｅｃ．〜１７４４２ｎＳｅｃ．
（＝１７．１×４×２５５）幅の駆動パルスを用いて２
５６階調を表現する。この“Ｔ−ＣＬＫ”周期の変化に
より駆動パルス幅が変化する様子を図７に示す。
は、１／１８５６にあたる約１２．０ｎＳｅｃ．幅の
“Ｔ−ＣＬＫ”をカウントして、反対に上げる操作をし
た場合には１／１２９６にあたる約１７．１ｎＳｅｃ．
幅の“Ｔ−ＣＬＫ”をカウントして、それぞれ０ｎＳｅ
ｃ．〜１２２４０ｎＳｅｃ．（＝１２．０×４×２５
５）幅若しくは、０ｎＳｅｃ．〜１７４４２ｎＳｅｃ．
（＝１７．１×４×２５５）幅の駆動パルスを用いて２
５６階調を表現する。この“Ｔ−ＣＬＫ”周期の変化に
より駆動パルス幅が変化する様子を図７に示す。
【００４７】そして本実施の形態においては、“Ｔ−Ｃ
ＬＫ”周期を決定するデバイダ値は、標準輝度時に対し
てそれぞれ±２０％の範囲で任意の値に設定出来る。
ＬＫ”周期を決定するデバイダ値は、標準輝度時に対し
てそれぞれ±２０％の範囲で任意の値に設定出来る。
【００４８】この様に、水平走査時間を所定の値に保持
した状態で、１水平走査期間に存在する画素クロックの
パルス数を制御する、すなわち、水平同期信号“Ｈ−Ｓ
ｙｎｃ”の周期を固定し、これから逓倍して得る“Ｔ−
ＣＬＫ”周期を±２０％の範囲で可変設定する事によ
り、画像表示素子への駆動パルス幅も±２０％の範囲で
変化させる事になり、視覚的輝度レベルを±２０％の範
囲で調整可能と成る。
した状態で、１水平走査期間に存在する画素クロックの
パルス数を制御する、すなわち、水平同期信号“Ｈ−Ｓ
ｙｎｃ”の周期を固定し、これから逓倍して得る“Ｔ−
ＣＬＫ”周期を±２０％の範囲で可変設定する事によ
り、画像表示素子への駆動パルス幅も±２０％の範囲で
変化させる事になり、視覚的輝度レベルを±２０％の範
囲で調整可能と成る。
【００４９】尚、標準輝度時と最大、最小輝度時のデバ
イダ値は、それぞれ１５５２，１２９６，１８５６と言
う値に限定されるものでは無く、例えばそれぞれ１４４
０，１２９６，１５８４とし、±１０％の範囲で可変と
してもよい。
イダ値は、それぞれ１５５２，１２９６，１８５６と言
う値に限定されるものでは無く、例えばそれぞれ１４４
０，１２９６，１５８４とし、±１０％の範囲で可変と
してもよい。
【００５０】又、画像表示装置の表示器上に配列される
画像表示素子の数が変われば、デバイダ値も相応に異な
る設定値が求められる。
画像表示素子の数が変われば、デバイダ値も相応に異な
る設定値が求められる。
【００５１】（第２の実施の形態）図８は本発明の第２
の実施の形態に係る画像表示システムを構成する画像デ
ータ発生手段としての画像データ発生装置のデジタル画
像データ送信部の回路ブロック図であり、これに対応す
る画像表示手段としての画像表示装置側のデジタル画像
データ受信部は第１の実施の形態と同様の構成であり、
以下、第１の実施の形態と同様の構成部分については同
一の符号を付して、その説明は省略する。
の実施の形態に係る画像表示システムを構成する画像デ
ータ発生手段としての画像データ発生装置のデジタル画
像データ送信部の回路ブロック図であり、これに対応す
る画像表示手段としての画像表示装置側のデジタル画像
データ受信部は第１の実施の形態と同様の構成であり、
以下、第１の実施の形態と同様の構成部分については同
一の符号を付して、その説明は省略する。
【００５２】図８に於いて、１１から１５は第１の実施
の形態を説明するための図である図１とほぼ同等のもの
であり、第１のメモリー１１は１フレーム分の画像デー
タを格納出来るフレームメモリーである点と、画素クロ
ック発生手段１２は伝送用画素クロック“Ｔ−ＣＬＫ”
を発生させる際のデバイダ値が固定である点が異なる。
又、同図中の１６は伝送用水平同期信号“Ｔ−ＨＳｙｎ
ｃ”を発生させる水平同期発生手段としての水平同期信
号発生器である。
の形態を説明するための図である図１とほぼ同等のもの
であり、第１のメモリー１１は１フレーム分の画像デー
タを格納出来るフレームメモリーである点と、画素クロ
ック発生手段１２は伝送用画素クロック“Ｔ−ＣＬＫ”
を発生させる際のデバイダ値が固定である点が異なる。
又、同図中の１６は伝送用水平同期信号“Ｔ−ＨＳｙｎ
ｃ”を発生させる水平同期発生手段としての水平同期信
号発生器である。
【００５３】水平同期信号発生器１６は、やはり不図示
の操作ＳＷを用いて使用者が行った明るさ調整操作に応
じてＣＰＵ１３が設定するデバイダ値を基に、垂直同期
信号“Ｖ−Ｓｙｎｃ”を逓倍して伝送用水平同期信号
“Ｔ−ＨＳｙｎｃ”を発生させる。そして画素クロック
発生手段１２はこの伝送水平同期信号“Ｔ−ＨＳｙｎ
ｃ”を更に所定の値で逓倍して伝送用画素クロック“Ｔ
−ＣＬＫ”を発生させる。
の操作ＳＷを用いて使用者が行った明るさ調整操作に応
じてＣＰＵ１３が設定するデバイダ値を基に、垂直同期
信号“Ｖ−Ｓｙｎｃ”を逓倍して伝送用水平同期信号
“Ｔ−ＨＳｙｎｃ”を発生させる。そして画素クロック
発生手段１２はこの伝送水平同期信号“Ｔ−ＨＳｙｎ
ｃ”を更に所定の値で逓倍して伝送用画素クロック“Ｔ
−ＣＬＫ”を発生させる。
【００５４】メモリー１１に格納された画像データは
“Ｔ−ＣＬＫ”と“Ｔ−ＨＳｙｎｃ”を用いて順次読み
出され、やはり第１の実施例と同様に伝送用画像データ
“Ｔ−ＲＧＢ”としてトランスミッター１４に供給され
る。トランスミッター１４は垂直同期信号“Ｖ−Ｓｙｎ
ｃ”を伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”と同期を
とった後、伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”、伝
送用画像データ“Ｔ−ＲＧＢ”と併せてデジタル画像デ
ータとして送出する。
“Ｔ−ＣＬＫ”と“Ｔ−ＨＳｙｎｃ”を用いて順次読み
出され、やはり第１の実施例と同様に伝送用画像データ
“Ｔ−ＲＧＢ”としてトランスミッター１４に供給され
る。トランスミッター１４は垂直同期信号“Ｖ−Ｓｙｎ
ｃ”を伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”と同期を
とった後、伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”、伝
送用画像データ“Ｔ−ＲＧＢ”と併せてデジタル画像デ
ータとして送出する。
【００５５】この、伝送用水平同期信号“Ｔ−ＨＳｙｎ
ｃ”を変化させた時の、伝送用画像データ“Ｔ−ＲＧ
Ｂ”と垂直同期信号“Ｖ−Ｓｙｎｃ”の時間軸方向での
関係を示したものが図９である。
ｃ”を変化させた時の、伝送用画像データ“Ｔ−ＲＧ
Ｂ”と垂直同期信号“Ｖ−Ｓｙｎｃ”の時間軸方向での
関係を示したものが図９である。
【００５６】図９（ａ），（ｂ），（ｃ）はそれぞれ、
７２０ｐ相当画像の場合の、低輝度時、標準輝度時、高
輝度時、を表したものであり、それぞれ上側は伝送用画
像データ“Ｔ−ＲＧＢ”、中央は伝送水平同期信号“Ｔ
−ＨＳｙｎｃ”、そして下側は垂直同期信号“Ｖ−Ｓｙ
ｎｃ”である。尚、同図は説明の為の概念図であり、見
易くする為に１フレーム中に存在する伝送水平同期信号
“Ｔ−ＨＳｙｎｃ”の数や、垂直ブランキング期間のラ
イン数等は正確な物では無い。
７２０ｐ相当画像の場合の、低輝度時、標準輝度時、高
輝度時、を表したものであり、それぞれ上側は伝送用画
像データ“Ｔ−ＲＧＢ”、中央は伝送水平同期信号“Ｔ
−ＨＳｙｎｃ”、そして下側は垂直同期信号“Ｖ−Ｓｙ
ｎｃ”である。尚、同図は説明の為の概念図であり、見
易くする為に１フレーム中に存在する伝送水平同期信号
“Ｔ−ＨＳｙｎｃ”の数や、垂直ブランキング期間のラ
イン数等は正確な物では無い。
【００５７】標準輝度時には、図９（ｂ）に示す様に１
フレーム中に８０１本の伝送水平同期信号“Ｔ−ＨＳｙ
ｎｃ”があり、画素クロック発生手段１２はこの伝送水
平同期信号“Ｔ−ＨＳｙｎｃ”を１２９６逓倍して伝送
用画素クロック“Ｔ−ＣＬＫ”を発生させる。
フレーム中に８０１本の伝送水平同期信号“Ｔ−ＨＳｙ
ｎｃ”があり、画素クロック発生手段１２はこの伝送水
平同期信号“Ｔ−ＨＳｙｎｃ”を１２９６逓倍して伝送
用画素クロック“Ｔ−ＣＬＫ”を発生させる。
【００５８】１フレーム６０Ｈｚで更新されるものとし
てこれらを計算すると“Ｔ−ＣＬＫ”の周期は、１／
（６０×８０１×１２９６）≒１６．１ｎＳｅｃ．と成
り、画像表示装置のドライバー２４は、０ｎＳｅｃ．〜
１６４２２ｎＳｅｃ．（＝１６．１×４×２５５）幅の
パルスにて画像表示素子を駆動する。
てこれらを計算すると“Ｔ−ＣＬＫ”の周期は、１／
（６０×８０１×１２９６）≒１６．１ｎＳｅｃ．と成
り、画像表示装置のドライバー２４は、０ｎＳｅｃ．〜
１６４２２ｎＳｅｃ．（＝１６．１×４×２５５）幅の
パルスにて画像表示素子を駆動する。
【００５９】そして、輝度を落とす操作をした場合に
は、図９（ａ）に示す様にデバイダ値を上げ、１フレー
ム中の伝送水平同期信号“Ｔ−ＨＳｙｎｃ”を標準輝度
時よりも最大で約１０％多い８８１本とし、反対に輝度
を上げる操作をした場合には、図９（ｃ）に示す様にデ
バイダ値を上げ、１フレーム中の伝送水平同期信号“Ｔ
−ＨＳｙｎｃ”を標準輝度時よりも最小で約１０％少な
い７２１本とする。いずれの場合も画素クロック発生手
段１２は、この伝送水平同期信号“Ｔ−ＨＳｙｎｃ”を
１２９６逓倍して伝送用画素クロック“Ｔ−ＣＬＫ”を
発生させており、“Ｔ−ＣＬＫ”の周期は、１４．６ｎ
Ｓｅｃ（＝１／（６０×８８１×１２９６））から、１
７．８ｎＳｅｃ（＝１／（６０×７２１×１２９６））
の範囲で可変と成る。
は、図９（ａ）に示す様にデバイダ値を上げ、１フレー
ム中の伝送水平同期信号“Ｔ−ＨＳｙｎｃ”を標準輝度
時よりも最大で約１０％多い８８１本とし、反対に輝度
を上げる操作をした場合には、図９（ｃ）に示す様にデ
バイダ値を上げ、１フレーム中の伝送水平同期信号“Ｔ
−ＨＳｙｎｃ”を標準輝度時よりも最小で約１０％少な
い７２１本とする。いずれの場合も画素クロック発生手
段１２は、この伝送水平同期信号“Ｔ−ＨＳｙｎｃ”を
１２９６逓倍して伝送用画素クロック“Ｔ−ＣＬＫ”を
発生させており、“Ｔ−ＣＬＫ”の周期は、１４．６ｎ
Ｓｅｃ（＝１／（６０×８８１×１２９６））から、１
７．８ｎＳｅｃ（＝１／（６０×７２１×１２９６））
の範囲で可変と成る。
【００６０】そして、画像表示装置のドライバー２４
は、輝度を最小に絞った操作時には０ｎＳｅｃ．〜１４
８９２ｎＳｅｃ．（＝１４．６×４×２５５）幅のパル
スにて各画像表示素子を階調表現し、反対に輝度を最大
に上げた操作時には０ｎＳｅｃ．〜１８１５６ｎＳｅ
ｃ．（＝１７．８×４×２５５）幅のパルスにて各画像
表示素子を階調表現する事と成る。
は、輝度を最小に絞った操作時には０ｎＳｅｃ．〜１４
８９２ｎＳｅｃ．（＝１４．６×４×２５５）幅のパル
スにて各画像表示素子を階調表現し、反対に輝度を最大
に上げた操作時には０ｎＳｅｃ．〜１８１５６ｎＳｅ
ｃ．（＝１７．８×４×２５５）幅のパルスにて各画像
表示素子を階調表現する事と成る。
【００６１】この様に、垂直走査時間を所定の値に保持
した状態で、１垂直走査期間に存在する水平走査回数を
制御する水平同期発生手段により制御された１水平走査
期間に存在する画素クロックのパルス数を所定の値に保
持した状態で、画素クロックの周期を制御すること、す
なわち、１水平走査期間中に存在する伝送用画素クロッ
ク“Ｔ−ＣＬＫ”のクロック数と、垂直同期信号“Ｖ−
Ｓｙｎｃ”の周期を固定とし、垂直同期信号“Ｖ−Ｓｙ
ｎｃ”から逓倍して得る伝送水平同期信号“Ｔ−ＨＳｙ
ｎｃ”の周期を±１０％の範囲で可変設定する事によ
り、各画像表示素子へ印加される駆動パルスのパルス幅
も±１０％の範囲で変化させる事となり、視覚的輝度レ
ベルを±１０％の範囲で調整可能と成る。
した状態で、１垂直走査期間に存在する水平走査回数を
制御する水平同期発生手段により制御された１水平走査
期間に存在する画素クロックのパルス数を所定の値に保
持した状態で、画素クロックの周期を制御すること、す
なわち、１水平走査期間中に存在する伝送用画素クロッ
ク“Ｔ−ＣＬＫ”のクロック数と、垂直同期信号“Ｖ−
Ｓｙｎｃ”の周期を固定とし、垂直同期信号“Ｖ−Ｓｙ
ｎｃ”から逓倍して得る伝送水平同期信号“Ｔ−ＨＳｙ
ｎｃ”の周期を±１０％の範囲で可変設定する事によ
り、各画像表示素子へ印加される駆動パルスのパルス幅
も±１０％の範囲で変化させる事となり、視覚的輝度レ
ベルを±１０％の範囲で調整可能と成る。
【００６２】尚この場合も、標準輝度時と最大、最小輝
度時のデバイダ値は、それぞれ８０１，７２１，８８１
と言う値に限定されるものではい。
度時のデバイダ値は、それぞれ８０１，７２１，８８１
と言う値に限定されるものではい。
【００６３】（第３の実施の形態）図１０は本発明の第
３の実施の形態に係る画像表示システムを構成する画像
データ発生手段としての画像データ発生装置のデジタル
画像データ送信部の回路ブロック図であり、これに対応
する画像表示手段としての画像表示装置側のデジタル画
像データ受信部も、第１及び第２の実施の形態の場合と
同様の構成であり、上述した実施の形態と同様の構成部
分については同一の符号を付して、その説明は省略す
る。
３の実施の形態に係る画像表示システムを構成する画像
データ発生手段としての画像データ発生装置のデジタル
画像データ送信部の回路ブロック図であり、これに対応
する画像表示手段としての画像表示装置側のデジタル画
像データ受信部も、第１及び第２の実施の形態の場合と
同様の構成であり、上述した実施の形態と同様の構成部
分については同一の符号を付して、その説明は省略す
る。
【００６４】図１０に於いて、１１及び１３から１５は
第２の実施の形態を説明するための図である図８とほぼ
同等のものであり、１７は垂直同期信号“Ｖ−Ｓｙｎ
ｃ”を逓倍し伝送用画素クロック“Ｔ−ＣＬＫ”を発生
させる画素クロック発生手段、１８は伝送用画素クロッ
ク“Ｔ−ＣＬＫ”を所定の値カウントして伝送用水平同
期信号“Ｔ−ＨＳｙｎｃ”発生させる水平同期発生手段
としての水平同期信号発生器である。
第２の実施の形態を説明するための図である図８とほぼ
同等のものであり、１７は垂直同期信号“Ｖ−Ｓｙｎ
ｃ”を逓倍し伝送用画素クロック“Ｔ−ＣＬＫ”を発生
させる画素クロック発生手段、１８は伝送用画素クロッ
ク“Ｔ−ＣＬＫ”を所定の値カウントして伝送用水平同
期信号“Ｔ−ＨＳｙｎｃ”発生させる水平同期発生手段
としての水平同期信号発生器である。
【００６５】水平同期信号発生器１８にて伝送用画素ク
ロック“Ｔ−ＣＬＫ”から伝送用水平同期信号“Ｔ−Ｈ
Ｓｙｎｃ”を発生させる際のカウント値は固定の値であ
り、一方、画素クロック発生手段１７にて垂直同期信号
“Ｖ−Ｓｙｎｃ”から伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を発生させる際のデバイダ値は、第２の実施の形態
同様にやはり不図示の操作ＳＷを用いて使用者が行った
明るさ調整操作に応じてＣＰＵ１３が設定する。
ロック“Ｔ−ＣＬＫ”から伝送用水平同期信号“Ｔ−Ｈ
Ｓｙｎｃ”を発生させる際のカウント値は固定の値であ
り、一方、画素クロック発生手段１７にて垂直同期信号
“Ｖ−Ｓｙｎｃ”から伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を発生させる際のデバイダ値は、第２の実施の形態
同様にやはり不図示の操作ＳＷを用いて使用者が行った
明るさ調整操作に応じてＣＰＵ１３が設定する。
【００６６】本実施の形態においても、伝送用画像デー
タ“Ｔ−ＲＧＢ”と垂直同期信号“Ｖ−Ｓｙｎｃ”の時
間軸方向での関係は、やはり第２の実施の形態での関係
と等しく図９の様に成る。
タ“Ｔ−ＲＧＢ”と垂直同期信号“Ｖ−Ｓｙｎｃ”の時
間軸方向での関係は、やはり第２の実施の形態での関係
と等しく図９の様に成る。
【００６７】この様に、垂直走査時間を所定の値に保持
した状態で、画素クロック発生手段により所定の値に保
持された１水平走査期間に存在する画素クロックのパル
ス数に基づいて、１垂直走査期間における水平走査回数
を水平同期発生手段により制御させることで、結果的
に、画素クロックの周期を変化させている、すなわち、
垂直同期信号“Ｖ−Ｓｙｎｃ”の周期を固定とし、これ
を逓倍して得られる伝送用画素クロック“Ｔ−ＣＬＫ”
の周波数を±１０％の範囲で可変設定する事により、表
示素子への駆動パルス幅も±１０％の範囲で変化させる
事となり、視覚的輝度レベルを±１０％の範囲で調整可
能と成る。
した状態で、画素クロック発生手段により所定の値に保
持された１水平走査期間に存在する画素クロックのパル
ス数に基づいて、１垂直走査期間における水平走査回数
を水平同期発生手段により制御させることで、結果的
に、画素クロックの周期を変化させている、すなわち、
垂直同期信号“Ｖ−Ｓｙｎｃ”の周期を固定とし、これ
を逓倍して得られる伝送用画素クロック“Ｔ−ＣＬＫ”
の周波数を±１０％の範囲で可変設定する事により、表
示素子への駆動パルス幅も±１０％の範囲で変化させる
事となり、視覚的輝度レベルを±１０％の範囲で調整可
能と成る。
【００６８】（第４の実施の形態）以上、第１の実施の
形態では水平走査期間を固定化した上で伝送用画素クロ
ック“Ｔ−ＣＬＫ”のみを制御する方式について説明
し、第２及び第３の実施の形態では垂直走査期間と、１
水平走査期間内での伝送用画素クロック“Ｔ−ＣＬＫ”
のクロック数の２つを固定化した上で水平走査期間のみ
を制御し、結果的に伝送用画素クロック“Ｔ−ＣＬＫ”
の周期を変化させる方式について説明した。
形態では水平走査期間を固定化した上で伝送用画素クロ
ック“Ｔ−ＣＬＫ”のみを制御する方式について説明
し、第２及び第３の実施の形態では垂直走査期間と、１
水平走査期間内での伝送用画素クロック“Ｔ−ＣＬＫ”
のクロック数の２つを固定化した上で水平走査期間のみ
を制御し、結果的に伝送用画素クロック“Ｔ−ＣＬＫ”
の周期を変化させる方式について説明した。
【００６９】これら２つの方式を組み合わせ、垂直走査
期間のみを固定化した上で、水平走査期間と１水平走査
期間内での伝送用画素クロック“Ｔ−ＣＬＫ”のクロッ
ク数の双方を制御して、伝送用画素クロック“Ｔ−ＣＬ
Ｋ”の周期を変化させる事も可能であり、この組み合わ
せにより更に広い輝度レベル調整範囲を確保しても良
い。
期間のみを固定化した上で、水平走査期間と１水平走査
期間内での伝送用画素クロック“Ｔ−ＣＬＫ”のクロッ
ク数の双方を制御して、伝送用画素クロック“Ｔ−ＣＬ
Ｋ”の周期を変化させる事も可能であり、この組み合わ
せにより更に広い輝度レベル調整範囲を確保しても良
い。
【００７０】（第５の実施の形態）図１１は本発明の第
５の実施の形態に係る画像表示システムを構成する画像
データ発生手段としての画像データ発生装置のデジタル
画像データ送信部の回路ブロック図であり、これに対応
する画像表示手段としての画像表示装置側のデジタル画
像データ受信部も又、第１及び第２，第３，第４の実施
の形態と同様の構成であり、これらの実施の形態と同様
の構成部分については同一の符号を付して、その説明は
省略する。
５の実施の形態に係る画像表示システムを構成する画像
データ発生手段としての画像データ発生装置のデジタル
画像データ送信部の回路ブロック図であり、これに対応
する画像表示手段としての画像表示装置側のデジタル画
像データ受信部も又、第１及び第２，第３，第４の実施
の形態と同様の構成であり、これらの実施の形態と同様
の構成部分については同一の符号を付して、その説明は
省略する。
【００７１】図１１に於いて、１１及び１３から１５は
第３の実施の形態を説明するための図である図１０とほ
ぼ同等のものであり、第３の実施の形態で説明した水平
同期信号発生器１８の代わりに、水平同期発生手段／垂
直同期発生手段としての水平／垂直同期信号発生器１９
を有する。
第３の実施の形態を説明するための図である図１０とほ
ぼ同等のものであり、第３の実施の形態で説明した水平
同期信号発生器１８の代わりに、水平同期発生手段／垂
直同期発生手段としての水平／垂直同期信号発生器１９
を有する。
【００７２】また、画素クロック発生手段１７は垂直同
期信号“Ｖ−Ｓｙｎｃ”を逓倍して伝送用画素クロック
“Ｔ−ＣＬＫ”を得るのでは無く、不図示の操作ＳＷを
用いて使用者が行った明るさ調整操作に応じてＣＰＵ
１３が設定した周波数の伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を発生させる。
期信号“Ｖ−Ｓｙｎｃ”を逓倍して伝送用画素クロック
“Ｔ−ＣＬＫ”を得るのでは無く、不図示の操作ＳＷを
用いて使用者が行った明るさ調整操作に応じてＣＰＵ
１３が設定した周波数の伝送用画素クロック“Ｔ−ＣＬ
Ｋ”を発生させる。
【００７３】水平／垂直同期信号発生器１９は、この画
素クロック発生手段１７が生成した伝送用画素クロック
“Ｔ−ＣＬＫ”をカウントし、伝送用水平同期信号“Ｔ
−ＨＳｙｎｃ”と伝送用垂直同期信号“Ｔ−ＶＳｙｎ
ｃ”の両同期信号を生成する。
素クロック発生手段１７が生成した伝送用画素クロック
“Ｔ−ＣＬＫ”をカウントし、伝送用水平同期信号“Ｔ
−ＨＳｙｎｃ”と伝送用垂直同期信号“Ｔ−ＶＳｙｎ
ｃ”の両同期信号を生成する。
【００７４】この際のカウント値は固定値としても良い
し、或いは使用者が行った明るさ調整操作に応じて伝送
用画素クロック“Ｔ−ＣＬＫ”の周波数設定値と共に所
定の組み合わせで設定しても良い。
し、或いは使用者が行った明るさ調整操作に応じて伝送
用画素クロック“Ｔ−ＣＬＫ”の周波数設定値と共に所
定の組み合わせで設定しても良い。
【００７５】本実施の形態においては、デジタル画像デ
ータ送信部に入力された水平／垂直同期信号とは全く非
同期の伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”と伝送用
垂直同期信号“Ｔ−ＶＳｙｎｃ”の両同期信号を生成
し、第１のメモリー１１から伝送用画像データ“Ｔ−Ｒ
ＧＢ”を読み出し、トランスミッター１４を介して送出
する。
ータ送信部に入力された水平／垂直同期信号とは全く非
同期の伝送用水平同期信号“Ｔ−ＨＳｙｎｃ”と伝送用
垂直同期信号“Ｔ−ＶＳｙｎｃ”の両同期信号を生成
し、第１のメモリー１１から伝送用画像データ“Ｔ−Ｒ
ＧＢ”を読み出し、トランスミッター１４を介して送出
する。
【００７６】但しこの場合、垂直走査期間の可変幅はフ
リッカーとしてちらつきが感じられない範囲に抑えた方
が望ましく、更には入力ソースと表示画像との間でフレ
ームレートが異なる為、画像データ発生装置側の第１の
メモリーを２フレーム分以上確保した上で、このメモリ
ーから読み出した伝送用画像データ“Ｔ−ＲＧＢ”が、
書き込み時の異なる２つのフレームを合成した物と成ら
ない様、フレーム管理処理を行った方が望ましい。
リッカーとしてちらつきが感じられない範囲に抑えた方
が望ましく、更には入力ソースと表示画像との間でフレ
ームレートが異なる為、画像データ発生装置側の第１の
メモリーを２フレーム分以上確保した上で、このメモリ
ーから読み出した伝送用画像データ“Ｔ−ＲＧＢ”が、
書き込み時の異なる２つのフレームを合成した物と成ら
ない様、フレーム管理処理を行った方が望ましい。
【００７７】上述した実施の形態によれば、画像データ
発生装置とパルス幅制御にて階調表現する画像表示装置
から成るシステムに於いて、画像データ発生装置からは
画素クロックとともにデジタル画像データを画像表示装
置へ伝送し、画像表示装置は受け取った画素クロックを
カウントする事によりパルス幅制御用の各階調用パルス
を生成するシステムとし、画像データ発生装置からの画
素クロック周波数を使用者の好みの明るさに応じて可変
とする事により、各階調用パルス幅をも変化させる事が
出来る為、専用の通信経路を設ける必要も無く比較的簡
単な回路構成で、画像データ発生装置側から輝度レベル
の調整を行う事が可能と成る。
発生装置とパルス幅制御にて階調表現する画像表示装置
から成るシステムに於いて、画像データ発生装置からは
画素クロックとともにデジタル画像データを画像表示装
置へ伝送し、画像表示装置は受け取った画素クロックを
カウントする事によりパルス幅制御用の各階調用パルス
を生成するシステムとし、画像データ発生装置からの画
素クロック周波数を使用者の好みの明るさに応じて可変
とする事により、各階調用パルス幅をも変化させる事が
出来る為、専用の通信経路を設ける必要も無く比較的簡
単な回路構成で、画像データ発生装置側から輝度レベル
の調整を行う事が可能と成る。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
専用の通信経路を設ける必要もなく、回路規模を増大さ
せることなく、比較的簡単な回路構成で、画像データ発
生手段側から輝度レベルの調整を行う事が可能となり、
高品質の画像表示システムを提供することが可能とな
る。
専用の通信経路を設ける必要もなく、回路規模を増大さ
せることなく、比較的簡単な回路構成で、画像データ発
生手段側から輝度レベルの調整を行う事が可能となり、
高品質の画像表示システムを提供することが可能とな
る。
【図１】第１の実施の形態に係る画像データ発生装置デ
ータ送信部の回路ブロック図である。
ータ送信部の回路ブロック図である。
【図２】画像表示装置の画像データ受信部の回路ブロッ
ク図である。
ク図である。
【図３】画像表示装置の表示素子と描画処理用ドライバ
ーの模式図である。
ーの模式図である。
【図４】輝度調整操作時のフローチャートを示す図であ
る。
る。
【図５】第１の実施の形態に係る伝送用画像データ図で
ある。
ある。
【図６】パルス幅階調制御の概念図である。
【図７】輝度調整操作による階調制御用パルス幅可変の
概念図である。
概念図である。
【図８】第２の実施の形態に係る画像データ発生装置デ
ータ送信部の回路ブロック図である。
ータ送信部の回路ブロック図である。
【図９】第２の実施の形態に係る伝送用画像データ図で
ある。
ある。
【図１０】第３の実施の形態に係る画像データ発生装置
データ送信部の回路ブロック図である。
データ送信部の回路ブロック図である。
【図１１】第５の実施の実施の形態に係る画像データ発
生装置データ送信部の回路ブロック図である。
生装置データ送信部の回路ブロック図である。
１１ 第１のメモリー １２ 画素クロック発生手段 １３ ＣＰＵ １４ デジタル画像データトランスミッター １５ デジタル画像データ出力端子 １６ 水平同期信号発生器 １７ 画素クロック発生器 １８ 水平同期信号発生器 １９ 水平／垂直同期信号発生器 ２１ デジタル画像データ入力端子 ２２ デジタル画像データレシーバー ２３ 第２のメモリー ２４ 描画処理用ドライバー
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/133 ５７５ Ｇ０２Ｆ 1/133 ５７５ Ｇ０９Ｇ 3/22 Ｇ０９Ｇ 3/22 Ｅ
Claims (11)
- 【請求項１】マトリクス状に配置された画像表示素子に
入力信号に応じてパルス幅変調させた駆動電圧若しくは
駆動電流を印加して描画させる画像表示システムにおい
て、 所定の周波数の画素クロックを生成する画素クロック発
生手段を備え、デジタル画像データを生成して該デジタ
ル画像データと該画素クロックとを送信する画像データ
発生手段と、 前記デジタル画像データの階調に対応する数の前記画素
クロックに応じた時間幅の駆動パルスを生成するパルス
発生手段を備え、該パルス発生手段により生成された駆
動パルスを前記画像表示素子に印加して描画させる画像
表示手段と、 を備え、 前記画素クロックの周波数に応じた輝度の画像を描画す
ることを特徴とする画像表示システム。 - 【請求項２】前記画像データ発生手段は、水平走査時間
を所定の値に保持した状態で、１水平走査期間に存在す
る画素クロックのパルス数を制御することを特徴とする
請求項１に記載の画像表示システム。 - 【請求項３】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、 前記画像データ発生手段は、前記指示手段により指示さ
れた輝度レベルに基づいた周波数の画素クロックを前記
画素クロック発生手段により生成させる制御手段を備え
ることを特徴とする請求項１または２に記載の画像表示
システム。 - 【請求項４】前記画像データ発生手段は、１垂直走査期
間における水平走査回数を制御する水平同期発生手段を
備え、 前記画素クロック発生手段は、１水平走査期間に存在す
る画素クロックのパルス数を所定の値に保持した状態
で、画素クロックの周期を制御することを特徴とする請
求項１に記載の画像表示システム。 - 【請求項５】前記画像データ発生手段は、垂直走査時間
を所定の値に保持した状態で、１垂直走査期間に存在す
る水平走査回数を制御する水平同期発生手段を備え、 前記画素クロック発生手段は、前記水平同期発生手段に
より制御された１水平走査期間に存在する画素クロック
のパルス数を所定の値に保持した状態で、画素クロック
の周期を制御することを特徴とする請求項１に記載の画
像表示システム。 - 【請求項６】前記画素クロック発生手段は、１水平走査
期間に存在する画素クロックのパルス数を所定の値に保
持し、 前記画像データ発生手段は、垂直走査時間を所定の値に
保持した状態で、前記画素クロック発生手段により前記
所定の値に保持された画素クロックのパルス数に基づい
て、１垂直走査期間における水平走査回数を制御させる
水平同期発生手段を備えることを特徴とする請求項１に
記載の画像表示システム。 - 【請求項７】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、 前記画像データ発生手段は、前記指示手段により指示さ
れた輝度レベルに基づいた水平同期信号を前記水平同期
発生手段により生成させる制御手段を備えることを特徴
とする請求項４，５または６に記載の画像表示システ
ム。 - 【請求項８】前記画像データ発生手段は、垂直走査時間
を所定の値に保持した状態で、１垂直走査期間における
水平走査回数を制御する水平同期発生手段を備え、 前記画素クロック発生手段は、前記水平同期発生手段に
より制御された１水平走査期間に存在する画素クロック
のパルス数を制御して、画素クロックの周期を制御する
ことを特徴とする請求項１に記載の画像表示システム。 - 【請求項９】前記画像表示手段により描画される画像の
輝度レベルを指示する指示手段を備え、 前記画像データ発生手段は、前記指示手段により指示さ
れた輝度レベルに基づいた水平同期信号を前記水平同期
発生手段により生成させるとともに、該輝度レベルに基
づいた周波数の画素クロックを前記画素クロック発生手
段により生成させる制御手段を備えることを特徴とする
請求項８に記載の画像表示システム。 - 【請求項１０】前記画像データ発生手段は、 垂直走査時間を制御する垂直同期発生手段と、 １垂直走査期間における水平走査回数を制御する水平同
期発生手段と、 １水平走査期間に存在する画素クロックのパルス数を制
御する前記画素クロック発生手段と、 を制御して、画素クロックの周期を制御することを特徴
とする請求項１に記載の画像表示システム。 - 【請求項１１】前記画像表示手段により描画される画像
の輝度レベルを指示する指示手段を備え、 前記画像データ発生手段は、前記垂直同期発生手段によ
る前記指示手段により指示された輝度レベルに基づいた
垂直同期信号と、前記水平同期発生手段による該輝度レ
ベルに基づいた水平同期信号と、前記画素クロック発生
手段による該輝度レベルに基づいた周波数の画素クロッ
クと、のうち少なくともいずれかを生成させる制御手段
を備えることを特徴とする請求項１０に記載の画像表示
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171620A JP2002366078A (ja) | 2001-06-06 | 2001-06-06 | 画像表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171620A JP2002366078A (ja) | 2001-06-06 | 2001-06-06 | 画像表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366078A true JP2002366078A (ja) | 2002-12-20 |
Family
ID=19013362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171620A Withdrawn JP2002366078A (ja) | 2001-06-06 | 2001-06-06 | 画像表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002366078A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599296A (zh) * | 2020-06-02 | 2020-08-28 | 昆山国显光电有限公司 | 显示屏的调光方法及装置 |
-
2001
- 2001-06-06 JP JP2001171620A patent/JP2002366078A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111599296A (zh) * | 2020-06-02 | 2020-08-28 | 昆山国显光电有限公司 | 显示屏的调光方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10147370B2 (en) | Variable refresh rate gamma correction | |
| KR100853210B1 (ko) | 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치 | |
| US7847779B2 (en) | Method and apparatus of transmitting data signals and control signals via an LVDS interface | |
| JP4629096B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
| JP5058524B2 (ja) | 表示装置及びその駆動方法 | |
| JP5061148B2 (ja) | フラットパネル表示装置及びその駆動方法 | |
| JP5021062B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
| TWI407417B (zh) | 能改善動態畫面之顯示品質之液晶顯示器及其驅動方法 | |
| US7098886B2 (en) | Flat panel display | |
| US20130314408A1 (en) | 3d image control apparatus and method | |
| JP2011028107A (ja) | ホールド型画像表示装置及びその制御方法 | |
| JP2004253827A (ja) | 液晶表示装置 | |
| KR100877915B1 (ko) | 표시 장치, 표시 모니터, 및 텔레비전 수상기 | |
| US20120113102A1 (en) | 3d-image control apparatus and method | |
| JP2012042815A (ja) | 画像表示装置及びその制御方法 | |
| CN109166545B (zh) | Ar/vr显示设备的驱动方法、驱动装置及显示设备 | |
| JP2007171367A (ja) | 液晶表示装置 | |
| JP3814625B2 (ja) | 表示システム及び画像処理装置 | |
| JP2013088745A (ja) | 液晶表示装置 | |
| JP2002366078A (ja) | 画像表示システム | |
| WO2006098189A1 (ja) | 表示装置 | |
| JP2641766B2 (ja) | 液晶ディスプレイ装置 | |
| CN114974149B (zh) | 应用于显示面板的控制电路及控制方法 | |
| US11615753B2 (en) | Control circuit applied to display and associated control method | |
| KR100617445B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |