JP2002353742A - ショックノイズ防止回路 - Google Patents

Abstract

(57)【要約】 【課題】電源がオフ状態からオン状態に変化されたとき
と電源がオン状態からオフ状態に変化されたときのいず
れの場合においても、当該電源に過渡的に生じる不安定
出力に起因するノイズ成分が所期の音声信号系統に現れ
ないようにするショックノイズ防止回路を提供する。 【解決手段】＋電源と−電源の間に第１の時定数回路と
第２の時定数回路が接続されている。第１の時定数回路
は、抵抗Ｒ１、Ｒ２の直列回路の接続点と−電源の間に
コンデンサＣ３を接続して構成され、第２の時定数回路
は、抵抗Ｒ８、Ｒ９の直列回路を接続点と＋電源の間に
コンデンサＣ６を接続して構成される。抵抗Ｒ１、Ｒ２
の接続点に生じる電位Ｃの第１の時定数信号と、抵抗Ｒ
８、Ｒ９の接続点に生じる電位Ｂの第２の時定数信号
を、共通的にトランジスタＴｒ２、Ｔｒ３を介してスイ
ッチ素子（トランジスタＴｒ３）の制御端に対して供給
する結合回路がダイオードＤ１，Ｄ２で構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声増幅器等々の
音声装置における電源投入時と電源遮断時に過渡的に生
じるノイズを防止するショックノイズ防止回路に関す
る。

【０００２】

【従来の技術】一般に、音声装置における電源投入時や
電源遮断時には、音声増幅等の回路各部への電源供給が
平生時に比して過渡的に乱れたものとなるので、これに
伴うノイズが音声信号系統に生じてしまうためにこれを
防止するショックノイズ防止回路が設けられている。

【０００３】このような音声装置におけるショックノイ
ズ防止回路は、音声ライン入力を所定のゲインで増幅し
てライン出力として後段回路部に出力するラインアンプ
回路で当該音声装置が構成される場合には、そのショッ
クノイズ防止回路が図１２に示すように回路構成されて
いる。

【０００４】図１２において、ライン入力端に印加され
た信号は、集積回路化されたアンプＩＣ１で増幅され、
その出力信号の直流成分がコンデンサＣ５によってカッ
トされ、抵抗Ｒ５を介してライン出力端から出力信号Ｇ
として後段回路部（図示せず）に出力される。このライ
ン出力端と接地端の間には、インピーダンスマッチング
用の抵抗Ｒ６が接続されると共に、トランジスタＴｒ３
のコレクタ・エミッタが接続されている。このトランジ
スタＴｒ３は、自身のベースに選択的に印加される制御
信号によってオンされてライン出力端を接地端に短絡す
るためのものである。

【０００５】一方、＋電源（正電源）と−電源（負電
源）の間には、コンデンサＣ１とコンデンサＣ２の直列
回路が接続され、その中点が接地され、また＋電源と−
電源の間に抵抗Ｒ１と抵抗Ｒ２の直列回路が接続され、
その中点と−電源の間にコンデンサＣ３が接続されてい
る。

【０００６】このようにして抵抗Ｒ１と抵抗Ｒ２とコン
デンサＣ３で構成される「時定数回路」は、＋電源と−
電源の出力に接続されて後述のスイッチ素子（トランジ
スタＴｒ１〜Ｔｒ３）をオンオフ制御するためのもので
あり、「抵抗Ｒ１、抵抗Ｒ２、コンデンサＣ３」の共通
接続点（電位Ａ）は、ベース抵抗を内蔵してモジュール
部品化されたトランジスタＴｒ２の制御端（ベース側）
に接続されると共に、音声装置の全体を制御する制御部
から出力されるミュート信号がエミッタに印加され、当
該トランジスタＴｒ２がオンされたときにミュート信号
がエミッタ・コレクタを介してトランジスタＴｒ１のベ
ース側に出力される。

【０００７】トランジスタＴｒ１は、ベース抵抗とエミ
ッタ抵抗を内蔵してモジュール部品化されたもので、エ
ミッタに前述のＥ点が接続され、コレクタには、前述の
Ｆ点に接続される抵抗Ｒ３と抵抗Ｒ４を順次介して接続
され、この抵抗Ｒ３と抵抗Ｒ４の接続点（電位Ｄ）は、
抵抗Ｒ７を介してトランジスタＴｒ３のベースに接続さ
れると共に、当該Ｄ点とＥ点の間にコンデンサＣ４が接
続されている。

【０００８】このミュート信号は、図示しない制御部の
作動によってミュートオン時にはＬレベルとされてミュ
ートオフ時にはＨレベルとされ、このＨまたはＬレベル
に応じてトランジスタＴｒ３がオン／オフ制御（詳細動
作は後述）されることによってライン出力端が接地／非
接地の各状態にされたミュート動作が行われる。

【０００９】即ち、ミュートオン時には、トランジスタ
Ｔｒ２のエミッタにミュート信号のＬレベルが印加され
ることによってトランジスタＴｒ２がオンされ、これに
連動してトランジスタＴｒ１のベースがＬレベルにさ
れ、トランジスタＴｒ１がオンする。すると、Ｄ点には
抵抗Ｒ３と抵抗Ｒ４によってバイアスされたＨレベル電
圧が生じ、この電圧が抵抗Ｒ７を介してトランジスタＴ
ｒ３のベースに印加されることによってトランジスタＴ
ｒ３がオンされてライン出力端が接地され後段回路部へ
の信号出力が無くなる。

【００１０】また、ミュートオフ時には、トランジスタ
Ｔｒ２のエミッタに、ミュート信号のＨレベルが印加さ
れることによってトランジスタＴｒ２がオフされ、これ
に連動してトランジスタＴｒ１のベースがＨレベルにさ
れ、トランジスタＴｒ１がオフする。このときＤ点の電
位は、抵抗Ｒ３によって−電源の電圧にプルダウンされ
る状態になり、トランジスタＴｒ３のベース電位に−の
電位が現れ、その結果トランジスタＴｒ３がオフされ、
ライン入力端に印加される信号をアンプＩＣ１で増幅し
た信号がライン出力端にそのまま現れて後段回路部に出
力される。

【００１１】従って、ミュート信号がＬレベルとＨレベ
ルに選択的にされることによってトランジスタＴｒ３が
オン／オフ制御されることによってショックノイズが防
止されるのである。

【００１２】

【発明が解決しようとする課題】従来のショックノイズ
防止回路は、電源スタンバイ状態から電源オン状態にす
る場合には、「コンデンサＣ３と抵抗Ｒ２」による時定
数が原因で電位Ａが安定時の電位より−方向に振られ、
＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合
わせて示す図１３のような特性を有する。図１３の特性
図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては
縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間
Ｔの０〜１秒を１目盛当たり０．１秒で示し、出力信号
Ｇに関しては横軸はそのままで、縦軸のみを拡大して１
目盛当たり２００ｍＶで示す。

【００１３】図１３より明らかなように、電位Ａに関し
ては−方向に振られることによってトランジスタＴｒ２
がオフ状態にされてしまい、これに連動してトランジス
タＴｒ１がオフされ、その結果トランジスタＴｒ３がオ
フ状態にされてしまい、電源投入時のノイズが出力信号
Ｇに現れ、例えば過渡的に約２００ｍＶの成分として生
じてしまう。

【００１４】また、電源オフ状態から電源オン状態にす
る場合には、「コンデンサＣ３と抵抗Ｒ２」による時定
数が原因で電位Ａが安定時の電位より−方向に振られ、
＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合
わせて示す図１４のような特性を有する。図１４の特性
図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては
縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間
Ｔの０〜２秒を１目盛当たり０．２秒で示し、出力信号
Ｇに関しては横軸はそのままで、縦軸のみを拡大して１
目盛当たり２００ｍＶで示す。

【００１５】図１４より明らかなように、電位Ａに関し
ては−方向に振られることによってトランジスタＴｒ２
がオフ状態にされてしまい、これに連動してトランジス
タＴｒ１がオフされ、その結果トランジスタＴｒ３がオ
フ状態にされてしまい、電源投入時のノイズが出力信号
Ｇに現れ、例えば過渡的に約１００ｍＶの成分として生
じてしまう。このノイズ成分は、電源オフ状態から電源
オン状態にする場合のノイズ成分（約２００ｍＶ）の略
半分であるが無視できない値である。

【００１６】一方、安定した電源オン状態から電源オフ
状態にする場合には、電位Ａが安定時の電位より−方向
に振られることはなく、僅かに＋方向に振られるので、
＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合
わせて示す図１５のような特性を有する。図１５の特性
図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては
縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間
Ｔの０〜０．５秒を２目盛当たり０．１秒で示し、出力
信号Ｇに関しては横軸はそのままで、縦軸のみを拡大し
て１目盛当たり２００ｍＶで示す。

【００１７】図１５より明らかなように、電位Ａに関し
ては−方向に振られることなく僅かに＋方向に振られる
ことによってトランジスタＴｒ２はオン状態が保持され
ていて、この結果、トランジスタＴｒ３のオン状態が保
持されるので、電源投入時のノイズが出力信号Ｇに現れ
ることはない。

【００１８】安定した電源オン状態から電源スタンバイ
状態にする場合には、電位Ａが安定時の電位より−方向
に振られることはなく、僅かに＋方向に振られるので、
＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合
わせて示す図１６のような特性を有する。図１６の特性
図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては
縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間
Ｔの０〜１秒を１目盛当たり０．１秒で示し、出力信号
Ｇに関しては横軸はそのままで、縦軸のみを拡大して１
目盛当たり２００ｍＶで示す。

【００１９】図１６より明らかなように、電位Ａに関し
ては−方向に振られることなく僅かに＋方向に振られる
ことによってトランジスタＴｒ２はオン状態が保持され
ていて、この結果、トランジスタＴｒ３のオン状態が保
持されるので、電源投入時のノイズが出力信号Ｇに現れ
ることはない。

【００２０】今までの説明は、「コンデンサＣ３と抵抗
Ｒ２」による時定数が原因で電位Ａが安定時の電位より
−方向に振られることにより、電源オン状態に変化させ
るときにノイズが生じ、電源オフ状態に変化させるとき
にはノイズが生じないということであるが、「コンデン
サＣ３と抵抗Ｒ３」による時定数に着目した場合には、
電位Ａが安定時の電位よりも＋方向に振られることが原
因でトランジスタＴｒ２がオフすることはないが、電源
オフ状態に変化させる場合にはこの時定数に起因して電
位Ａが−方向に振られるため、この瞬間にトランジスタ
Ｔｒ２がオフされ、これに連動してトランジスタＴｒ３
がオフされるので電源投入時のノイズが出力信号Ｇに現
れることがある。

【００２１】そこで、本発明の目的は、電源がオフ状態
からオン状態に変化されたときと電源がオン状態からオ
フ状態に変化されたときのいずれの場合においても、当
該電源に過渡的に生じる不安定出力に起因するノイズ成
分が所期の音声信号系統に現れないようにするショック
ノイズ防止回路を提供することにある。

【００２２】

【課題を解決するための手段】前記課題を解決するため
に、本発明によるショックノイズ防止回路は、次に記載
するような特徴的な構成を採用している。

【００２３】（１）所定の音声装置を動作させるための
電源部に対する電源オン時と電源オフ時のそれぞれの場
合に、前記音声装置の特定信号ラインに接続されたスイ
ッチ素子を、前記電源部に接続された時定数回路の出力
によってオン制御して該特定信号ラインに生じるノイズ
成分を除去するショックノイズ防止回路において、前記
電源部に接続されると共に、前記スイッチ素子をオン制
御するための第１の時定数信号を出力する第１の時定数
回路と、前記電源部に接続されると共に、前記スイッチ
素子をオン制御するための第２の時定数信号を出力する
第２の時定数回路と、前記第１および第２の時定数回路
のそれぞれから得られる前記第１および第２の時定数信
号を、共通的に前記スイッチ素子の制御端に対して供給
する結合回路とを具備するショックノイズ防止回路。

【００２４】（２）前記（１）の特定信号ラインは、音
声信号出力系統で形成され、前記スイッチ素子は、該音
声信号出力系統の信号を短絡状態にするように構成する
ショックノイズ防止回路。

【００２５】（３）前記（１）の特定信号ラインは、音
声信号入力系統で形成され、前記スイッチ素子は、該音
声信号入力系統の信号を短絡状態にするように構成する
ショックノイズ防止回路。

【００２６】（４）前記（１）の特定信号ラインは、音
声信号出力系統で形成され、前記スイッチ素子は、該音
声信号出力系統の信号を短絡状態にするように構成する
と共に、前記特定信号ラインは、音声信号入力系統で形
成され、前記スイッチ素子は、該音声信号入力系統の信
号を短絡状態にするように構成するショックノイズ防止
回路。

【００２７】（５）前記（１）ないし前記（４）のいず
れかの音声装置の全体を制御する制御部から出力される
ミューティング指令信号を前記結合回路の出力信号によ
ってオン制御またはオフ制御した信号を、前記スイッチ
素子の制御端に供給するように構成するショックノイズ
防止回路。

【００２８】（６）前記（１）ないし前記（５）のいず
れかの電源は、正電源出力と負電源出力を有して構成す
るショックノイズ防止回路。

【００２９】（７）前記（６）の第１および／または第
２の時定数回路は、抵抗とコンデンサの並列回路と、該
並列回路に直列に接続された抵抗とで構成するショック
ノイズ防止回路。

【００３０】（８）前記（７）の第１または第２の時定
数回路は、前記並列回路が前記正電源の出力端または前
記負電源の出力端に接続して構成するショックノイズ防
止回路。

【００３１】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を用いて詳細に説明する。先ず、ショックノイ
ズ防止回路の回路構成を図１を用いて説明する。本形態
は、音声ライン入力を所定のゲインで増幅してライン出
力として後段回路部に出力するラインアンプ回路で当該
音声装置が構成される場合に本発明を適用したもので、
そのショックノイズ防止回路が図１に示すように回路構
成されている。

【００３２】このショックノイズ防止回路は、ライン入
力端に印加された信号が、集積回路化されたアンプＩＣ
１で増幅され、その出力信号の直流成分がコンデンサＣ
５によってカットされ、抵抗Ｒ５を介してライン出力端
から出力信号Ｇとして後段回路部（図示せず）に出力さ
れる。このライン出力端と接地端の間にインピーダンス
マッチング用の抵抗Ｒ６が接続されていると共に、トラ
ンジスタＴｒ３のコレクタ・エミッタが接続されてい
る。このトランジスタＴｒ３は、自身のベースに印加さ
れる制御信号によってオンされてライン出力端を接地端
に短絡するためのものである。

【００３３】また、＋電源（正電源）と−電源（負電
源）の間にコンデンサＣ１とコンデンサＣ２の直列回路
が接続されその中点が接地されている。この＋電源と−
電源の間には、第１の時定数回路と第２の時定数回路が
接続されている。この２つの時定数回路で形成される時
定数回路部によって電源がオン状態に変化された時と、
オフ状態に変化された時と、スタンバイ状態に変化され
た時のいずれの場合においても電源の過渡的な出力変動
に基づくショックノイズを防止するように構成される。

【００３４】第１の時定数回路は、＋電源と−電源の間
に抵抗Ｒ１と抵抗Ｒ２の直列回路を接続し、その接続点
と−電源の間にコンデンサＣ３を接続することによって
構成され、第２の時定数回路は、＋電源と−電源の間に
抵抗Ｒ８と抵抗Ｒ９の直列回路を接続し、その接続点と
＋電源の間にコンデンサＣ６を接続することによって構
成される。

【００３５】第１および第２の時定数回路のそれぞれの
出力、即ち抵抗Ｒ１と抵抗Ｒ２の接続点に生じる電位Ｃ
の第１の時定数信号と、抵抗Ｒ８と抵抗Ｒ９の接続点に
生じる電位Ｂの第２の時定数信号を、共通的にトランジ
スタＴｒ２トランジスタＴｒ１を順次に介してスイッチ
素子（トランジスタＴｒ３）の制御端に対して供給する
結合回路が設けられている。

【００３６】この結合回路は、ダイオードＤ１とダイオ
ードＤ２で構成され、ダイオードＤ２のアノードは、抵
抗Ｒ８と抵抗Ｒ９の接続点に接続され、ダイオードＤ１
のアノードは、抵抗Ｒ１と抵抗Ｒ２の接続点に接続さ
れ、両ダイオードＤ１，Ｄ２のカソードは共通接続さ
れ、ベース抵抗を内蔵してモジュール部品化されたトラ
ンジスタＴｒ２の制御端（ベース側）に接続されると共
に、音声装置の全体を制御する制御部（図示せず）から
出力されるミュート信号がエミッタに印加され、当該ト
ランジスタＴｒ２がオンされたときにミュート信号がエ
ミッタ・コレクタを介してトランジスタＴｒ１のベース
側に出力される。

【００３７】トランジスタＴｒ１は、ベース抵抗とエミ
ッタ抵抗を内蔵してモジュール部品化されたもので、エ
ミッタに＋電源が接続され、コレクタには、−電源に接
続される抵抗Ｒ３と抵抗Ｒ４を順次に介して接続され、
この抵抗Ｒ３と抵抗Ｒ４の接続点（電位Ｄ）は、抵抗Ｒ
７を介してトランジスタＴｒ３のベースに接続されると
共に、当該接続点と＋電源の間にコンデンサＣ４が接続
されている。

【００３８】このミュート信号は、図示しない制御部の
作動によってミュートオン時にはＬレベルとされてミュ
ートオフ時にはＨレベルとされ、このＨ，Ｌレベルに応
じてトランジスタＴｒ３がオン／オフ制御（詳細動作は
後述）されることによってライン出力端が接地／非接地
の各状態にされたミュート動作が行われる。

【００３９】即ち、ミュートオン時には、トランジスタ
Ｔｒ２のエミッタにミュート信号のＬレベルが印加され
ることによってトランジスタＴｒ２がオンされ、これに
連動してトランジスタＴｒ１のベースがＬレベルにさ
れ、トランジスタＴｒ１がオンする。すると、Ｄ点には
抵抗Ｒ３と抵抗Ｒ４によってバイアスされたＨレベル電
圧が生じ、この電圧が抵抗Ｒ７を介してトランジスタＴ
ｒ３のベースに印加されることによってトランジスタＴ
ｒ３がオンされてライン出力端が接地され後段回路部へ
の信号出力が無くなる。

【００４０】また、ミュートオフ時には、トランジスタ
Ｔｒ２のエミッタに、ミュート信号のＨレベルが印加さ
れることによってトランジスタＴｒ２がオフされ、これ
に連動してトランジスタＴｒ１のベースがＨレベルにさ
れ、トランジスタＴｒ１がオフする。このときＤ点の電
位は、抵抗Ｒ３によって−電源の電圧にプルダウンされ
る状態になり、トランジスタＴｒ３のベース電位に−の
電位が現れ、その結果トランジスタＴｒ３がオフされ、
ライン入力端に印加される信号をアンプＩＣ１で増幅し
た信号がライン出力端に出力信号Ｇとしてそのまま現れ
て後段回路部に出力される。

【００４１】電源スタンバイ状態から電源オン状態に変
化させた場合には、コンデンサＣ６と抵抗Ｒ８によって
形成される時定数によって電位Ｂが＋方向に振られ、＋
電源電位Ｅと−電源電位Ｆと電位Ｂと出力信号Ｇを合わ
せて示す図２のような特性を有する。図２の特性図は、
＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が
±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０
〜５秒を２目盛当たり１秒で示し、出力信号Ｇに関して
は横軸はそのままで、縦軸のみを拡大して１目盛当たり
２００ｍＶで示す（なお、後述説明する図３ないし図９
および図１１の特性図における縦軸と横軸のスケールは
図２と同様であり、出力信号Ｇに関する拡大も同様であ
るので以下その説明を略す）。

【００４２】図２より明らかなように、電源スタンバイ
時には−電源電位Ｆが略０Ｖで＋電源電位Ｅが略５Ｖで
あって、＋電源電位Ｅが正規の電圧の約１６Ｖ迄上昇す
ると同時に、−電源電位Ｆが正規の電圧の−１７Ｖまで
下降する。これに伴って電位Ｂに関しては安定したスタ
ンバイ時の電圧（約２．５Ｖ）から＋方向に振られる。

【００４３】一方、電位Ｃは、コンデンサＣ３と抵抗Ｒ
２によって形成される時定数でもって、図３に示す特性
図のように、安定したスタンバイ時の電圧（約２．５
Ｖ）から−方向に振られる。

【００４４】このとき、電位Ａは、ダイオードＤ１とダ
イオードＤ２によって形成される結合回路によって電位
Ｂと電位Ｃの高い方の電位が有効となるために、ダイオ
ードＤ１，Ｄ２のそれぞれのアノード／カソード電位差
を−０．６ＶとすればダイオードＤ２がオン状態でダイ
オードＤ１がオフ状態にされる。この結果、電位Ａには
電源スタンバイの安定時より高い電位（略電位Ｂ）が供
給されるのでトランジスタＴｒ２がオンでトランジスタ
Ｔｒ１がオンの状態が保持され、この結果、トランジス
タＴｒ３のオン状態が保持される。従って、ライン出力
が短絡された状態にされるために、その出力は、図２と
図３に示すようにノイズ成分のない出力信号Ｇとなる。

【００４５】一方、安定した電源オン状態から電源スタ
ンバイ状態に変化させる場合には、図４に示すように+
電源電位Ｅが安定した電源オン時の電圧の約１６Ｖから
急激にスタンバイ時の電圧である５Ｖまで下降すると同
時に、−電源電位Ｆが電源オン時の正規の電圧の−１７
Ｖから電源スタンバイ時の正規の電圧である略０Ｖまで
変化する。これに伴って、電位Ｂに関しては安定したス
タンバイ時の電圧（約３Ｖ）から−方向に振られ、一旦
は僅かの負電位まで低下した後に安定した電源スタンバ
イ時の電圧である約２．５Ｖに収斂する。

【００４６】このとき、電位Ｃは、コンデンサＣ３と抵
抗Ｒ２によって形成される時定数でもって、図５に示す
特性図のように、安定したスタンバイ時の電圧（約３
Ｖ）から急激に＋方向に約１２．５Ｖまで振られ、その
後に減少し電源スタンバイ時の電圧である約２．５Ｖに
収斂する。

【００４７】また、電位Ａは、ダイオードＤ１とダイオ
ードＤ２によって形成される結合回路によって電位Ｂと
電位Ｃの高い方の電位が有効となるために、ダイオード
Ｄ１，Ｄ２のそれぞれのアノード／カソード電位差を−
０．６ＶとすればダイオードＤ２がオフ状態でダイオー
ドＤ１がオン状態にされる。この結果、電位Ａには電源
スタンバイの安定時より高い電位（略電位Ｃ）が供給さ
れるのでトランジスタＴｒ２がオンでトランジスタＴｒ
１がオンの状態が保持され、この結果、トランジスタＴ
ｒ３のオン状態が保持される。従って、ライン出力が短
絡された状態にされるために、その出力は、図４と図５
に示すようにノイズ成分のない出力信号Ｇとなる。

【００４８】次に、電源オフ状態から電源オン状態に変
化させる場合には、図６ないし図８より明らかなよう
に、＋電源電位Ｅが電源オフ時の電位である０Ｖから正
規の電圧の約１６Ｖ迄上昇すると同時に、−電源電位Ｆ
が正規の電圧の−１７Ｖまで下降する。これに伴って電
位Ｂの変化特性は、図６に示すように約４Ｖまで急激に
立ち上げられた後に緩やかに−方向に約２．５Ｖまで振
られた後に、約６Ｖまで増加した後に、一時的に約３Ｖ
まで−方向に低下した後に安定した電源オン時の電位で
ある約４Ｖに収斂する。

【００４９】一方、電位Ｃは、コンデンサＣ３と抵抗Ｒ
２によって形成される時定数でもって、図７に示す特性
図のように、０Ｖ電位から約２．５Ｖまで＋方向に増加
した後に、−方向に振られて約−２．５Ｖまで低下した
後に＋方向に振られて増加し安定した電源オン時の電圧
（約３Ｖ）に落ち着く。

【００５０】このとき、電位Ａは、ダイオードＤ１とダ
イオードＤ２によって形成される結合回路によって電位
Ｂと電位Ｃの高い方の電位が有効となるために、ダイオ
ードＤ１，Ｄ２のそれぞれのアノード／カソード電位差
を−０．６ＶとすればダイオードＤ２がオン状態でダイ
オードＤ１がオフ状態にされる。この結果、電位Ａには
図８に示すように、電位Ｃより高い電位が供給されるの
でトランジスタＴｒ２がオンでトランジスタＴｒ１がオ
ンの状態が保持され、この結果、トランジスタＴｒ３の
オン状態が保持される。従って、ライン出力が短絡され
た状態にされるために、その出力は、図６ないし図８に
示すようにノイズ成分のない出力信号Ｇとなる。

【００５１】一方、安定した電源オン状態から電源オフ
状態に変化させる場合には、図９ないし図１１に示すよ
うに+電源電位Ｅが安定した電源オン時の電圧の約１６
Ｖから急激に略０Ｖまで下降すると同時に、−電源電位
Ｆが電源オン時の正規の電圧の−１７Ｖから略０Ｖまで
変化する。これに伴って、コンデンサＣ６と抵抗Ｒ８に
よって形成される時定数によって電位Ｂが図９に示すよ
うに安定した電源オン時の約３Ｖから−方向に振られ一
旦約−２Ｖまで減少された後に緩やかに増加して約０Ｖ
に収斂する。

【００５２】このとき、電位Ｃは、＋電源電位Ｅと−電
源電位Ｆと出力信号Ｇを合わせて示す図１０のような特
性を有する。図１０の特性図は、＋電源電位Ｅと−電源
電位Ｆと電位Ｃに関しては縦軸が±２０Ｖを１目盛当た
り５Ｖで示し、横軸が時間Ｔの０〜２秒を１目盛当たり
０．２秒で示し、出力信号Ｇに関しては横軸はそのまま
で、縦軸のみを拡大して１目盛当たり２００ｍＶで示す

【００５３】この電位Ｃは、コンデンサＣ３と抵抗Ｒ２
によって形成される時定数でもって、図１０に示す特性
図のように、安定した電源オン時の電圧（約３Ｖ）から
急激に＋方向に約１２Ｖまで振られ、その後に減少し電
源オフ時の電圧である約０Ｖに収斂する。

【００５４】このときの電位Ａは、ダイオードＤ１とダ
イオードＤ２によって形成される結合回路によって電位
Ｂと電位Ｃの高い方の電位が有効となるために、ダイオ
ードＤ１，Ｄ２のそれぞれのアノード／カソード電位差
を−０．６ＶとすればダイオードＤ２がオフ状態でダイ
オードＤ１がオン状態にされる。この結果、電位Ａには
安定した電源オン時より高い電位（略電位Ｃ）が供給さ
れるのでトランジスタＴｒ２がオンでトランジスタＴｒ
１がオンの状態が保持され、この結果、トランジスタＴ
ｒ３のオン状態が保持される。従って、ライン出力が短
絡された状態にされるために、その出力は、図９ないし
図１１のそれぞれに示すようにノイズ成分のない出力信
号Ｇとなる。

【００５５】従って、本形態によれば「電源スタンバイ
状態から電源オン状態に変化」と「安定した電源オン状
態から電源スタンバイ状態に変化」と「電源オフ状態か
ら電源オン状態に変化」と「安定した電源オン状態から
電源オフ状態に変化」の４つのいずれの場合においても
ショックノイズが防止されるのである。

【００５６】なお、前述の形態は特定信号ラインがライ
ンアンプで構成される音声出力系統で形成されたもので
あるが、当該特定信号ラインが、音声信号入力系統で形
成され、該音声信号入力系統の信号を短絡状態にするよ
うに構成するようにしてもよく、特定信号ラインを音声
信号の出力系統と入力系統の両方を含むように構成して
もよい。

【００５７】また、前述形態は、本発明によるショック
ノイズ防止回路によって行われるショックノイズ防止動
作と、音声装置の全体を制御する制御部から出力される
ミューティング指令信号によるミュート動作を協働して
同時に行っているが、ショックノイズ防止回路の単独動
作であってもよく、さらに、電源を正電源と負電源を有
して構成せずに１電源で構成してもよいことは勿論であ
る。

【００５８】

【発明の効果】以上の説明で明らかなように、本発明に
よるショックノイズ防止回路は、電源がオフ状態からオ
ン状態に変化されたときと電源がオン状態からオフ状態
に変化されたときのいずれの場合においても、第１の時
定数回路と第２の時定数回路のいずれか一方または両方
からの時定数出力が、スイッチ素子をオンするに充分な
電位の時定数信号とされるので、当該電源に過渡的に生
じる不安定出力に起因するノイズ成分が所期の音声信号
系統に現れないようにするショックノイズ防止回路を提
供することができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるショックノイズ防
止回路の概略構成を示す回路図である。

【図２】図１に示されるショックノイズ防止回路を電源
スタンバイ状態から電源オン状態に変化させたときの電
位Ｂの変化を説明するための特性図である。

【図３】図１に示されるショックノイズ防止回路を電源
スタンバイ状態から電源オン状態に変化させたときの電
位Ｃの変化を説明するための特性図である。

【図４】図１に示されるショックノイズ防止回路を安定
した電源オン状態から電源スタンバイ状態に変化させる
ときの電位Ｂの変化を説明するための特性図である。

【図５】図１に示されるショックノイズ防止回路を安定
した電源オン状態から電源スタンバイ状態に変化させる
ときの電位Ｃの変化を説明するための特性図である。

【図６】図１に示されるショックノイズ防止回路を電源
オフ状態から電源オン状態に変化させるときの電位Ｂの
変化を説明するための特性図である。

【図７】図１に示されるショックノイズ防止回路を電源
オフ状態から電源オン状態に変化させるときの電位Ｃの
変化を説明するための特性図である。

【図８】図１に示されるショックノイズ防止回路を電源
オフ状態から電源オン状態に変化させるときの電位Ａの
変化を説明するための特性図である。

【図９】図１に示されるショックノイズ防止回路を安定
した電源オン状態から電源オフ状態に変化させるときの
電位Ｂの変化を説明するための特性図である。

【図１０】図１に示されるショックノイズ防止回路を安
定した電源オン状態から電源オフ状態に変化させるとき
の電位Ｃの変化を説明するための特性図である。

【図１１】図１に示されるショックノイズ防止回路を安
定した電源オン状態から電源オフ状態に変化させるとき
の電位Ａの変化を説明するための特性図である。

【図１２】従来のショックノイズ防止回路の概略構成の
一例を示す回路図である。

【図１３】図１２に示されるショックノイズ防止回路を
電源スタンバイ状態から電源オン状態に変化させたとき
に生じるノイズを説明するための特性図である。

【図１４】図１２に示されるショックノイズ防止回路を
電源オフ状態から電源オン状態に変化させたときに生じ
るノイズを説明するための特性図である。

【図１５】図１２に示されるショックノイズ防止回路を
安定した電源オン状態から電源オフ状態に変化させると
きの電位Ａの変化を説明するための特性図である。

【図１６】図１２に示されるショックノイズ防止回路を
安定した電源オン状態から電源スタンバイ状態に変化さ
せるときの電位Ａの変化を説明するための特性図であ
る。

【符号の説明】

Ｒ１〜Ｒ９ 抵抗 Ｃ１〜Ｃ６ コンデンサ Ｄ１，Ｄ２ ダイオード Ｔｒ１〜Ｔｒ３ トランジスタ ＩＣ１ アンプ

フロントページの続き Ｆターム(参考） 5J055 AX25 AX55 AX56 AX57 BX17 CX26 DX04 DX62 EY01 EY03 EY10 EY12 EY17 EZ01 GX01 GX06 5J092 AA01 AA41 CA48 CA49 FA10 FR02 HA02 HA19 HA25 HA29 HA39 KA25 TA01 TA06

Claims (8)

【特許請求の範囲】
1. 【請求項１】所定の音声装置を動作させるための電源部
   に対する電源オン時と電源オフ時のそれぞれの場合に、
   前記音声装置の特定信号ラインに接続されたスイッチ素
   子を、前記電源部に接続された時定数回路の出力によっ
   てオン制御して該特定信号ラインに生じるノイズ成分を
   除去するショックノイズ防止回路において、 前記電源部に接続されると共に、前記スイッチ素子をオ
   ン制御するための第１の時定数信号を出力する第１の時
   定数回路と、 前記電源部に接続されると共に、前記ス
   イッチ素子をオン制御するための第２の時定数信号を出
   力する第２の時定数回路と、 前記第１および第２の時定数回路のそれぞれから得られ
   る前記第１および第２の時定数信号を、共通的に前記ス
   イッチ素子の制御端に対して供給する結合回路とを具備
   することを特徴とするショックノイズ防止回路。
2. 【請求項２】前記特定信号ラインは、音声信号出力系統
   で形成され、前記スイッチ素子は、該音声信号出力系統
   の信号を短絡状態にするように構成することを特徴とす
   る請求項１に記載のショックノイズ防止回路。
3. 【請求項３】前記特定信号ラインは、音声信号入力系統
   で形成され、前記スイッチ素子は、該音声信号入力系統
   の信号を短絡状態にするように構成することを特徴とす
   る請求項１に記載のショックノイズ防止回路。
4. 【請求項４】前記特定信号ラインは、音声信号出力系統
   で形成され、前記スイッチ素子は、該音声信号出力系統
   の信号を短絡状態にするように構成すると共に、前記特
   定信号ラインは、音声信号入力系統で形成され、前記ス
   イッチ素子は、該音声信号入力系統の信号を短絡状態に
   するように構成することを特徴とする請求項１に記載の
   ショックノイズ防止回路。
5. 【請求項５】前記音声装置の全体を制御する制御部から
   出力されるミューティング指令信号を前記結合回路の出
   力信号によってオン制御またはオフ制御した信号を、前
   記スイッチ素子の制御端に供給するように構成すること
   を特徴とする請求項１ないし請求項４のいずれかに記載
   のショックノイズ防止回路。
6. 【請求項６】前記電源は、正電源と負電源を有して構成
   されたことを特徴とする請求項１ないし請求項５のいず
   れかに記載のショックノイズ防止回路。
7. 【請求項７】前記第１および／または第２の時定数回路
   は、抵抗とコンデンサの並列回路と、該並列回路に直列
   に接続された抵抗とで構成することを特徴とする請求項
   ６に記載のショックノイズ防止回路。
8. 【請求項８】前記第１または前記第２の時定数回路は、
   前記並列回路が前記正電源の出力端または前記負電源の
   出力端に接続して構成することを特徴とする請求項７に
   記載のショックノイズ防止回路。