JP2002352440A - ウォブル信号検出回路 - Google Patents
ウォブル信号検出回路Info
- Publication number
- JP2002352440A JP2002352440A JP2001158439A JP2001158439A JP2002352440A JP 2002352440 A JP2002352440 A JP 2002352440A JP 2001158439 A JP2001158439 A JP 2001158439A JP 2001158439 A JP2001158439 A JP 2001158439A JP 2002352440 A JP2002352440 A JP 2002352440A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- detection circuit
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】
【課題】さらなる高速化に対応したウォブル信号検出回
路を提供する。 【解決手段】光ビ−ムの照射レベルが再生レベルに切り
換えられてから記録レベルに戻るまでの再生レベル期間
内の一定の時点に、一定のパルス幅の制御信号5を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号を制御信号5に対応してゲインアップするゲイン
切替回路2と、このゲイン切替回路の出力をピーク検波
するピーク検波回路3とを備えている。
路を提供する。 【解決手段】光ビ−ムの照射レベルが再生レベルに切り
換えられてから記録レベルに戻るまでの再生レベル期間
内の一定の時点に、一定のパルス幅の制御信号5を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号を制御信号5に対応してゲインアップするゲイン
切替回路2と、このゲイン切替回路の出力をピーク検波
するピーク検波回路3とを備えている。
Description
【0001】
【発明の属する技術分野】本発明は、記録可能な光ディ
スクのウォブル信号検出回路に関するものである。
スクのウォブル信号検出回路に関するものである。
【0002】
【従来の技術】光ディスク装置で記録可能なものには、
ウォブル信号を用いるため、このウォブル信号検出回路
が必要となる。近年、ウォブル信号検出回路は光ディス
ク装置の高速化にともない、高速での記録時信号除去が
可能なウォブル信号検出回路が求められている。
ウォブル信号を用いるため、このウォブル信号検出回路
が必要となる。近年、ウォブル信号検出回路は光ディス
ク装置の高速化にともない、高速での記録時信号除去が
可能なウォブル信号検出回路が求められている。
【0003】以下に、従来のウォブル信号検出回路につ
いて説明する。
いて説明する。
【0004】図19は従来のウォブル信号検出回路の一
例を示すものである。図19において1は入力端子、4
は出力端子、8はスイッチ(SW)、9はホールドコン
デンサ、10はバッファ回路、5はSW8に入力される
外部制御信号である。なおここでいう外部制御信号と
は、図2で示すような光ビ−ムの照射レベルが再生レベ
ルに切り換えられてから記録レベルに戻るまでの再生レ
ベル期間P内の一定の時点に発生する、図3に示す一定
のパルス幅Tのサンプリングパルス信号(SP1)50
1であり、所定の制御信号生成回路により生成する。
例を示すものである。図19において1は入力端子、4
は出力端子、8はスイッチ(SW)、9はホールドコン
デンサ、10はバッファ回路、5はSW8に入力される
外部制御信号である。なおここでいう外部制御信号と
は、図2で示すような光ビ−ムの照射レベルが再生レベ
ルに切り換えられてから記録レベルに戻るまでの再生レ
ベル期間P内の一定の時点に発生する、図3に示す一定
のパルス幅Tのサンプリングパルス信号(SP1)50
1であり、所定の制御信号生成回路により生成する。
【0005】以上のように構成されたウォブル信号検出
回路について、以下その動作を説明する。
回路について、以下その動作を説明する。
【0006】CD−Rの場合は、記録時、図2の照射パ
ルス100のようにレーザパワーの記録レベルと再生レ
ベルの信号が交互に切換る。この反射光はウォブル信号
が変調されるため、電圧変換した信号が入力として図4
に示す信号101となる。記録レベルはオーバーシュー
ト、記録レベルから再生レベルへの切換り時はアンダー
シュートなどがあるため、再生レベルの信号のセンター
部分だけを外部からの制御信号501を用いて出力し、
記録レベルの信号はマスクし直接出力しないようにす
る。この結果、図4に示す入力された信号101から理
想的に例えば図20に示すウォブル信号801が出力さ
れる。
ルス100のようにレーザパワーの記録レベルと再生レ
ベルの信号が交互に切換る。この反射光はウォブル信号
が変調されるため、電圧変換した信号が入力として図4
に示す信号101となる。記録レベルはオーバーシュー
ト、記録レベルから再生レベルへの切換り時はアンダー
シュートなどがあるため、再生レベルの信号のセンター
部分だけを外部からの制御信号501を用いて出力し、
記録レベルの信号はマスクし直接出力しないようにす
る。この結果、図4に示す入力された信号101から理
想的に例えば図20に示すウォブル信号801が出力さ
れる。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、SW8の切り替え時に過渡電流が発生
し、ホールドコンデンサ9に電荷がチャージまたはディ
スチャージされるため、図21に示すように記録レベル
マスク出力にオフセットを生じる信号802が出力され
る。さらなる高速化に伴いホールドコンデンサ9の値を
小さくする必要があるが、小さくするとオフセットが増
大し、エラーレートが悪化するため高速化ができないと
いう欠点を有していた。
来の構成では、SW8の切り替え時に過渡電流が発生
し、ホールドコンデンサ9に電荷がチャージまたはディ
スチャージされるため、図21に示すように記録レベル
マスク出力にオフセットを生じる信号802が出力され
る。さらなる高速化に伴いホールドコンデンサ9の値を
小さくする必要があるが、小さくするとオフセットが増
大し、エラーレートが悪化するため高速化ができないと
いう欠点を有していた。
【0008】本発明は上記従来の問題点を解決するもの
で、従来サンプルホールドを制御していた制御信号5で
記録レベル信号を変動させ、検波回路を用いることで、
さらなる高速化に対応したウォブル信号検出回路を提供
することを目的とする。
で、従来サンプルホールドを制御していた制御信号5で
記録レベル信号を変動させ、検波回路を用いることで、
さらなる高速化に対応したウォブル信号検出回路を提供
することを目的とする。
【0009】
【課題を解決するための手段】請求項1記載のウォブル
信号検出回路は、光ビ−ムの照射レベルが再生レベルに
切り換えられてから記録レベルに戻るまでの再生レベル
期間内の一定の時点に、一定のパルス幅の制御信号を発
生する制御信号生成回路と、ウォブル信号が変調された
入力信号を制御信号に対応してゲイン制御するゲイン切
替回路と、このゲイン切替回路の出力をピーク検波する
ピーク検波回路とを備えたものである。
信号検出回路は、光ビ−ムの照射レベルが再生レベルに
切り換えられてから記録レベルに戻るまでの再生レベル
期間内の一定の時点に、一定のパルス幅の制御信号を発
生する制御信号生成回路と、ウォブル信号が変調された
入力信号を制御信号に対応してゲイン制御するゲイン切
替回路と、このゲイン切替回路の出力をピーク検波する
ピーク検波回路とを備えたものである。
【0010】請求項1記載のウォブル信号検出回路によ
れば、制御信号で記録レベル信号を変動させ、検波回路
を用いることで、さらなる高速化に対応したウォブル信
号検出回路ができる。
れば、制御信号で記録レベル信号を変動させ、検波回路
を用いることで、さらなる高速化に対応したウォブル信
号検出回路ができる。
【0011】請求項2記載のウォブル信号検出回路は、
請求項1において、ゲイン切替回路の入力にオフセット
回路を接続したものである。
請求項1において、ゲイン切替回路の入力にオフセット
回路を接続したものである。
【0012】請求項2記載のウォブル信号検出回路によ
れば、オフセットをもった入力信号に対しても請求項1
と同様な効果がある。
れば、オフセットをもった入力信号に対しても請求項1
と同様な効果がある。
【0013】請求項3記載のウォブル信号検出回路は、
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号を制御信
号に対応してレベルシフトするレベルシフト回路と、こ
のレベルシフト回路の出力を検波する検波回路とを備え
たものである。
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号を制御信
号に対応してレベルシフトするレベルシフト回路と、こ
のレベルシフト回路の出力を検波する検波回路とを備え
たものである。
【0014】請求項3記載のウォブル信号検出回路によ
れば、入力信号にオフセットがあった場合でもオフセッ
ト量を考慮せずに、高速化に対応したウォブル信号検出
回路ができる。
れば、入力信号にオフセットがあった場合でもオフセッ
ト量を考慮せずに、高速化に対応したウォブル信号検出
回路ができる。
【0015】請求項4記載のウォブル信号検出回路は、
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号のうち制
御信号に対応する部分以外をレベルダウンするレベルダ
ウン回路と、このレベルダウン回路の出力をピーク検波
するピーク検波回路とを備えたものである。
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号のうち制
御信号に対応する部分以外をレベルダウンするレベルダ
ウン回路と、このレベルダウン回路の出力をピーク検波
するピーク検波回路とを備えたものである。
【0016】請求項4記載のウォブル信号検出回路によ
れば、請求項3と同様な効果がある。
れば、請求項3と同様な効果がある。
【0017】請求項5記載のウォブル信号検出回路は、
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号を制御信
号に対応する部分以外をレベルアップするレベルアップ
回路と、このレベルアップ回路の出力をボトム検波する
ボトム検波回路とを備えたものである。
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された入力信号を制御信
号に対応する部分以外をレベルアップするレベルアップ
回路と、このレベルアップ回路の出力をボトム検波する
ボトム検波回路とを備えたものである。
【0018】請求項5記載のウォブル信号検出回路によ
れば、記録時の入力信号の最大値が不安定な場合でも関
係なく、高速化に対応したウォブル信号検出回路ができ
る。
れば、記録時の入力信号の最大値が不安定な場合でも関
係なく、高速化に対応したウォブル信号検出回路ができ
る。
【0019】請求項6記載のウォブル信号検出回路は、
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された逆極性の入力信号
を制御信号に対応してゲイン制御するゲイン切替回路
と、このゲイン切替回路の出力をボトム検波するボトム
検波回路とを備えたものである。
光ビ−ムの照射レベルが再生レベルに切り換えられてか
ら記録レベルに戻るまでの再生レベル期間内の一定の時
点に、一定のパルス幅の制御信号を発生する制御信号生
成回路と、ウォブル信号が変調された逆極性の入力信号
を制御信号に対応してゲイン制御するゲイン切替回路
と、このゲイン切替回路の出力をボトム検波するボトム
検波回路とを備えたものである。
【0020】請求項6記載のウォブル信号検出回路によ
れば、逆極性の入力信号に対応して請求項1と同様な効
果がある。
れば、逆極性の入力信号に対応して請求項1と同様な効
果がある。
【0021】請求項7記載のウォブル信号検出回路は、
請求項6において、ゲイン切替回路の入力にオフセット
回路を接続したものである。
請求項6において、ゲイン切替回路の入力にオフセット
回路を接続したものである。
【0022】請求項7記載のウォブル信号検出回路によ
れば、請求項2および請求項6と同様な効果がある。
れば、請求項2および請求項6と同様な効果がある。
【0023】
【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【0024】図1は、本発明の第1の実施の形態におけ
るウォブル信号検出回路の構成を示すものである。図1
において、1は入力端子、2は外部制御可能なゲイン切
替回路、3はピーク検波回路、4は出力端子、5はゲイ
ン切替回路2の制御信号であり、図2および図3につい
て上記したサンプリングパルス信号であり、以下の各実
施の形態においても同様である。ゲイン切替回路2のゲ
インは可変で調整可能な構成とすることができる。
るウォブル信号検出回路の構成を示すものである。図1
において、1は入力端子、2は外部制御可能なゲイン切
替回路、3はピーク検波回路、4は出力端子、5はゲイ
ン切替回路2の制御信号であり、図2および図3につい
て上記したサンプリングパルス信号であり、以下の各実
施の形態においても同様である。ゲイン切替回路2のゲ
インは可変で調整可能な構成とすることができる。
【0025】以上のように構成された本実施の形態のウ
ォブル信号検出回路について、以下、その動作を説明す
る。
ォブル信号検出回路について、以下、その動作を説明す
る。
【0026】まず、図4に示すように記録時のウォブル
信号が変調された入力信号101が外部制御可能なゲイ
ン切替回路2に入力される。制御信号5によって、再生
レベルの信号が記録レベルより大きくなるようにゲイン
設定されたゲイン切替回路2から、再生レベルが図5に
示すようにゲインアップされた信号201が出力され
る。この出力信号201をピーク検波回路3でピークを
検波し、ウォブル信号として図6に示す出力信号301
が出力される。
信号が変調された入力信号101が外部制御可能なゲイ
ン切替回路2に入力される。制御信号5によって、再生
レベルの信号が記録レベルより大きくなるようにゲイン
設定されたゲイン切替回路2から、再生レベルが図5に
示すようにゲインアップされた信号201が出力され
る。この出力信号201をピーク検波回路3でピークを
検波し、ウォブル信号として図6に示す出力信号301
が出力される。
【0027】以上のように本実施の形態によれば、入力
の記録レベルを外部制御信号で変動させることができる
回路と、この信号を検波する検波回路とを備えているこ
とで、さらなる高速化に対応したウォブル信号検出回路
ができるを実現するものである。
の記録レベルを外部制御信号で変動させることができる
回路と、この信号を検波する検波回路とを備えているこ
とで、さらなる高速化に対応したウォブル信号検出回路
ができるを実現するものである。
【0028】図7は、本発明の第2の実施の形態におけ
るウォブル信号検出回路の構成を示すものである。本実
施の形態は第1の実施の形態の入力端子1とゲイン切替
回路2の入力間にオフセット回路6を追加したものであ
る。
るウォブル信号検出回路の構成を示すものである。本実
施の形態は第1の実施の形態の入力端子1とゲイン切替
回路2の入力間にオフセット回路6を追加したものであ
る。
【0029】第1の実施の形態において、記録時のウォ
ブル入力信号波形を示す図8のように、ボトムが基準電
圧以下になる入力信号102のような場合、可変ゲイン
切替回路2の出力は図9に示すよに信号202となるた
め、正しくウォブル(WBL)信号が検出できない。本
実施の形態によれば、オフセット回路6を追加すること
により、可変ゲイン切替回路2の入力を図4の入力信号
101と同様にすることが出来、ピーク検波回路3によ
りWBL信号を検出できるようになる。
ブル入力信号波形を示す図8のように、ボトムが基準電
圧以下になる入力信号102のような場合、可変ゲイン
切替回路2の出力は図9に示すよに信号202となるた
め、正しくウォブル(WBL)信号が検出できない。本
実施の形態によれば、オフセット回路6を追加すること
により、可変ゲイン切替回路2の入力を図4の入力信号
101と同様にすることが出来、ピーク検波回路3によ
りWBL信号を検出できるようになる。
【0030】以上のように、本実施の形態によれば、オ
フセットを持った入力信号に対しても高速化に対応した
ウォブル信号検出回路ができる。
フセットを持った入力信号に対しても高速化に対応した
ウォブル信号検出回路ができる。
【0031】図10は、本発明の第3の実施の形態にお
けるウォブル信号検出回路の構成を示すものである。図
10において、1は入力端子、7はレベルシフト回路、
5はレベルシフト回路7の制御信号、11は検波回路、
4は出力端子である。
けるウォブル信号検出回路の構成を示すものである。図
10において、1は入力端子、7はレベルシフト回路、
5はレベルシフト回路7の制御信号、11は検波回路、
4は出力端子である。
【0032】以上のように構成された本実施の形態のウ
ォブル信号検出回路について、以下、その動作を説明す
る。
ォブル信号検出回路について、以下、その動作を説明す
る。
【0033】図10において、記録時のウォブル信号が
変調された図11に示すような入力信号101がレベル
シフト回路7に入力される。制御信号5によって、再生
レベルの信号が記録レベルより大きくなるまたは小さく
なるようなレベルシフト量に設定されたレベルシフト回
路7からレベルシフトされた図12に示す信号701ま
たは例えば図15に示す信号702が出力される。この
出力信号701または出力信号702の再生レベルを検
波回路11で検波し、例えば図6に示すような出力信号
301が出力端子4に出力される。
変調された図11に示すような入力信号101がレベル
シフト回路7に入力される。制御信号5によって、再生
レベルの信号が記録レベルより大きくなるまたは小さく
なるようなレベルシフト量に設定されたレベルシフト回
路7からレベルシフトされた図12に示す信号701ま
たは例えば図15に示す信号702が出力される。この
出力信号701または出力信号702の再生レベルを検
波回路11で検波し、例えば図6に示すような出力信号
301が出力端子4に出力される。
【0034】第2の実施の形態において入力のオフセッ
ト範囲以上にオフセット回路6のオフセット量を設定す
る必要があった。本実施の形態によれば、入力信号にオ
フセットがあった場合でもオフセット量を考慮せずに高
速化に対応したウォブル信号検出回路ができる。
ト範囲以上にオフセット回路6のオフセット量を設定す
る必要があった。本実施の形態によれば、入力信号にオ
フセットがあった場合でもオフセット量を考慮せずに高
速化に対応したウォブル信号検出回路ができる。
【0035】図13は、本発明の第4の実施の形態にお
けるウォブル信号検出回路の構成を示すものである。図
13において、1は入力端子、14はレベルダウン回
路、5はレベルダウン回路14の制御信号、3はピーク
検波回路、4は出力端子である。
けるウォブル信号検出回路の構成を示すものである。図
13において、1は入力端子、14はレベルダウン回
路、5はレベルダウン回路14の制御信号、3はピーク
検波回路、4は出力端子である。
【0036】以上のように構成された本実施の形態のウ
ォブル信号検出回路について、以下、その動作を説明す
る。
ォブル信号検出回路について、以下、その動作を説明す
る。
【0037】図13において、例えば図11に示すよう
に、記録時のウォブル信号が変調された入力信号101
がレベルダウン回路14に入力される。再生レベルの信
号が記録レベルより大きくなるようなレベルシフト量に
設定されたレベルダウン回路14から、制御信号5に対
応する部分以外の入力信号101がレベルダウンにレベ
ルシフトされた例えば図12に示すような信号701が
出力される。この出力信号701の再生レベルをピーク
検波回路3で検波し例えば図6に示す出力信号301が
出力端子4に出力される。
に、記録時のウォブル信号が変調された入力信号101
がレベルダウン回路14に入力される。再生レベルの信
号が記録レベルより大きくなるようなレベルシフト量に
設定されたレベルダウン回路14から、制御信号5に対
応する部分以外の入力信号101がレベルダウンにレベ
ルシフトされた例えば図12に示すような信号701が
出力される。この出力信号701の再生レベルをピーク
検波回路3で検波し例えば図6に示す出力信号301が
出力端子4に出力される。
【0038】第2の実施の形態において入力のオフセッ
ト範囲以上にオフセット回路6のオフセット量を設定す
る必要があった。本実施の形態によれば、入力信号にオ
フセットがあった場合でもオフセット量を考慮せずに高
速化に対応したウォブル信号検出回路ができる。
ト範囲以上にオフセット回路6のオフセット量を設定す
る必要があった。本実施の形態によれば、入力信号にオ
フセットがあった場合でもオフセット量を考慮せずに高
速化に対応したウォブル信号検出回路ができる。
【0039】図14は、本発明の第5の実施の形態にお
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第4の実施の形態において、レベルダウン
回路14をレベルアップ回路13に置き換え、ピーク検
波回路3をボトム検波回路12に置き換えたものであ
る。
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第4の実施の形態において、レベルダウン
回路14をレベルアップ回路13に置き換え、ピーク検
波回路3をボトム検波回路12に置き換えたものであ
る。
【0040】以上のように構成された本実施の形態のウ
ォブル信号検出回路について、以下、その動作を説明す
る。
ォブル信号検出回路について、以下、その動作を説明す
る。
【0041】図14において、記録時のウォブル信号が
変調された例えば図11に示すような入力信号101が
レベルアップ回路13に入力される。入力信号101の
記録レベルから再生レベルに切り替わるときのアンダー
シュート量以上のレベルシフト量に設定されたレベルア
ップ回路13から、制御信号5に対応する部分以外の入
力信号101を記録レベルが基準電位側と逆方向にレベ
ルアップするようにレベルシフトされた図15に示す信
号702が出力される。この出力信号702をボトム検
波回路12でボトムを検波し、図6に示す出力信号30
1が出力される。
変調された例えば図11に示すような入力信号101が
レベルアップ回路13に入力される。入力信号101の
記録レベルから再生レベルに切り替わるときのアンダー
シュート量以上のレベルシフト量に設定されたレベルア
ップ回路13から、制御信号5に対応する部分以外の入
力信号101を記録レベルが基準電位側と逆方向にレベ
ルアップするようにレベルシフトされた図15に示す信
号702が出力される。この出力信号702をボトム検
波回路12でボトムを検波し、図6に示す出力信号30
1が出力される。
【0042】第3の実施の形態において、入力の不安定
な記録レベルの最大値を超える電位以上にレベルシフト
回路7のオフセット量を設定する必要があった。本実施
の形態によれば、記録時の入力信号の最大値が不安定な
場合でも関係なく、高速化に対応したウォブル信号検出
回路ができる。
な記録レベルの最大値を超える電位以上にレベルシフト
回路7のオフセット量を設定する必要があった。本実施
の形態によれば、記録時の入力信号の最大値が不安定な
場合でも関係なく、高速化に対応したウォブル信号検出
回路ができる。
【0043】図16は、本発明の第6の実施の形態にお
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第1の実施の形態においてピーク検波回路
3をボトム検波回路12に置き換えたものである。
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第1の実施の形態においてピーク検波回路
3をボトム検波回路12に置き換えたものである。
【0044】本実施の形態は入力信号として、図17に
示すように、入力信号101(図11)が逆極性で入力
された信号103に対応したものである。
示すように、入力信号101(図11)が逆極性で入力
された信号103に対応したものである。
【0045】図18は、本発明の第7の実施の形態にお
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第2の実施の形態においてピーク検波回路
3をボトム検波回路12に置き換えたものである。
けるウォブル信号検出回路の構成を示すものである。本
実施の形態は第2の実施の形態においてピーク検波回路
3をボトム検波回路12に置き換えたものである。
【0046】本実施の形態は入力信号として、図11に
示す入力信号101が逆極性で入力された図17に示す
信号103に対応したものである。
示す入力信号101が逆極性で入力された図17に示す
信号103に対応したものである。
【0047】
【発明の効果】請求項1記載のウォブル信号検出回路に
よれば、制御信号で記録レベル信号を変動させ、検波回
路を用いることで、さらなる高速化に対応したウォブル
信号検出回路ができる。
よれば、制御信号で記録レベル信号を変動させ、検波回
路を用いることで、さらなる高速化に対応したウォブル
信号検出回路ができる。
【0048】請求項2記載のウォブル信号検出回路によ
れば、オフセットをもった入力信号に対しても請求項1
と同様な効果がある。
れば、オフセットをもった入力信号に対しても請求項1
と同様な効果がある。
【0049】請求項3記載のウォブル信号検出回路によ
れば、入力信号にオフセットがあった場合でもオフセッ
ト量を考慮せずに、高速化に対応したウォブル信号検出
回路ができる。
れば、入力信号にオフセットがあった場合でもオフセッ
ト量を考慮せずに、高速化に対応したウォブル信号検出
回路ができる。
【0050】請求項4記載のウォブル信号検出回路によ
れば、請求項3と同様な効果がある。
れば、請求項3と同様な効果がある。
【0051】請求項5記載のウォブル信号検出回路によ
れば、記録時の入力信号の最大値が不安定な場合でも関
係なく、高速化に対応したウォブル信号検出回路ができ
る。
れば、記録時の入力信号の最大値が不安定な場合でも関
係なく、高速化に対応したウォブル信号検出回路ができ
る。
【0052】請求項6記載のウォブル信号検出回路によ
れば、逆極性の入力信号に対応して請求項1と同様な効
果がある。
れば、逆極性の入力信号に対応して請求項1と同様な効
果がある。
【0053】請求項7記載のウォブル信号検出回路によ
れば、請求項2および請求項6と同様な効果がある。
れば、請求項2および請求項6と同様な効果がある。
【図1】第1の実施の形態におけるウォブル信号検出回
路のブロック図である。
路のブロック図である。
【図2】第1の実施の形態におけるレーザー照射パルス
信号の波形図である。
信号の波形図である。
【図3】第1の実施の形態における制御信号の波形図で
ある。
ある。
【図4】第1の実施の形態における記録時のウォブル入
力信号の波形図である。
力信号の波形図である。
【図5】第1の実施の形態におけるゲイン切替回路の出
力信号波形図である。
力信号波形図である。
【図6】第1の実施の形態におけるピーク検波回路の出
力信号波形図である。
力信号波形図である。
【図7】第2の実施の形態におけるウォブル信号検出回
路のブロック図である。
路のブロック図である。
【図8】第2の実施の形態における記録時のウォブル入
力信号の波形図である。
力信号の波形図である。
【図9】第2の実施の形態におけるゲイン切替回路の出
力信号波形図である。
力信号波形図である。
【図10】第3の実施の形態におけるウォブル信号検出
回路のブロック図である。
回路のブロック図である。
【図11】第3の実施の形態における記録時のウォブル
入力信号の波形図である。
入力信号の波形図である。
【図12】第3の実施の形態におけるレベルシフト回路
の出力信号波形図である。
の出力信号波形図である。
【図13】第4の実施の形態におけるウォブル信号検出
回路のブロック図である。
回路のブロック図である。
【図14】第5の実施の形態におけるウォブル信号検出
回路のブロック図である。
回路のブロック図である。
【図15】第5の実施の形態におけるレベルシフト回路
の出力信号波形図である。
の出力信号波形図である。
【図16】第6の実施の形態におけるウォブル信号検出
回路のブロック図である。
回路のブロック図である。
【図17】第6の実施の形態における入力信号波形図で
ある。
ある。
【図18】第7の実施の形態におけるウォブル信号検出
回路のブロック図である。
回路のブロック図である。
【図19】従来例におけるウォブル信号検出回路のブロ
ック図である。
ック図である。
【図20】従来例におけるウォブル信号検出回路の理想
出力信号波形図である。
出力信号波形図である。
【図21】従来例におけるウォブル信号検出回路の出力
信号波形図である。
信号波形図である。
1 ウォブル信号検出回路の入力端子 2 外部制御ゲイン切替回路 3 ピーク検波回路 4 ウォブル信号検出回路の出力端子 5 制御信号 6 オフセット回路 7 レベルシフト回路 8 スイッチ回路 9 ホールドコンデンサ 10 バッファ回路 11 検波回路 12 ボトム検波回路 13 レベルアップ回路 14 レベルダウン回路 100 レーザー照射パルス信号波形 101 記録時のウォブル信号が変調された入力信号波
形 102 オフセットが生じた場合の入力信号波形 103 入力信号波形101の逆極性の入力信号波形 201 外部制御ゲイン切替回路2の出力信号波形 202 102の場合の2の出力信号波形 301 ピーク検波回路3の出力信号波形 701 レベルシフト回路7の出力信号波形 702 レベルシフト回路7の出力信号波形 801 ウォブル信号検出回路の出力信号波形 802 ウォブル信号検出回路の出力信号波形
形 102 オフセットが生じた場合の入力信号波形 103 入力信号波形101の逆極性の入力信号波形 201 外部制御ゲイン切替回路2の出力信号波形 202 102の場合の2の出力信号波形 301 ピーク検波回路3の出力信号波形 701 レベルシフト回路7の出力信号波形 702 レベルシフト回路7の出力信号波形 801 ウォブル信号検出回路の出力信号波形 802 ウォブル信号検出回路の出力信号波形
Claims (7)
- 【請求項1】 光ビ−ムの照射レベルが再生レベルに切
り換えられてから記録レベルに戻るまでの再生レベル期
間内の一定の時点に、一定のパルス幅の制御信号を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号を前記制御信号に対応してゲイン制御するゲイン
切替回路と、このゲイン切替回路の出力をピーク検波す
るピーク検波回路とを備えたウォブル信号検出回路。 - 【請求項2】 前記ゲイン切替回路の入力にオフセット
回路を接続した請求項1のウォブル信号検出回路。 - 【請求項3】 光ビ−ムの照射レベルが再生レベルに切
り換えられてから記録レベルに戻るまでの再生レベル期
間内の一定の時点に、一定のパルス幅の制御信号を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号を前記制御信号に対応してレベルシフトするレベ
ルシフト回路と、このレベルシフト回路の出力を検波す
る検波回路とを備えたウォブル信号検出回路。 - 【請求項4】 光ビ−ムの照射レベルが再生レベルに切
り換えられてから記録レベルに戻るまでの再生レベル期
間内の一定の時点に、一定のパルス幅の制御信号を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号のうち前記制御信号に対応する部分以外をレベル
ダウンするレベルダウン回路と、このレベルダウン回路
の出力をピーク検波するピーク検波回路とを備えたウォ
ブル信号検出回路。 - 【請求項5】 光ビ−ムの照射レベルが再生レベルに切
り換えられてから記録レベルに戻るまでの再生レベル期
間内の一定の時点に、一定のパルス幅の制御信号を発生
する制御信号生成回路と、ウォブル信号が変調された入
力信号を前記制御信号に対応する部分以外をレベルアッ
プするレベルアップ回路と、このレベルアップ回路の出
力をボトム検波するボトム検波回路とを備えたウォブル
信号検出回路。 - 【請求項6】 光ビ−ムの照射レベルが再生レベルに切
り換えられてから記録レベルに戻るまでの再生レベル期
間内の一定の時点に、一定のパルス幅の制御信号を発生
する制御信号生成回路と、ウォブル信号が変調された逆
極性の入力信号を前記制御信号に対応してゲイン制御す
るゲイン切替回路と、このゲイン切替回路の出力をボト
ム検波するボトム検波回路とを備えたウォブル信号検出
回路。 - 【請求項7】 前記ゲイン切替回路の入力にオフセット
回路を接続した請求項6のウォブル信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158439A JP2002352440A (ja) | 2001-05-28 | 2001-05-28 | ウォブル信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001158439A JP2002352440A (ja) | 2001-05-28 | 2001-05-28 | ウォブル信号検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002352440A true JP2002352440A (ja) | 2002-12-06 |
Family
ID=19002167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001158439A Pending JP2002352440A (ja) | 2001-05-28 | 2001-05-28 | ウォブル信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002352440A (ja) |
-
2001
- 2001-05-28 JP JP2001158439A patent/JP2002352440A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5175722A (en) | Power supply circuit for stabilizing power input to a laser diode | |
US6683836B2 (en) | Laser control device | |
JP4566692B2 (ja) | 発光ダイオード駆動装置及びそれを備えた光伝送装置 | |
US4745609A (en) | Stabilized laser device | |
US4718068A (en) | Stabilized laser device of optical information recording/reproduction apparatus | |
JPH09162473A (ja) | 半導体レーザ駆動回路 | |
US5398008A (en) | Circuit arrangement for amplitude-modulating the drive signal of a laser | |
US7760779B2 (en) | Laser driver, method for driving laser, and recording/reading equipment | |
KR100398752B1 (ko) | 레이저 구동회로 및 이를 이용한 기록장치 | |
US7046706B2 (en) | Laser diode driving device | |
US10220636B2 (en) | Drive apparatus that drives light emitting device | |
US5268914A (en) | Laser beam control apparatus | |
JP2002352440A (ja) | ウォブル信号検出回路 | |
US10230355B2 (en) | Adjustable time duration for driving pulse-width modulation (PWM) output to reduce thermal noise | |
EP0352137A2 (en) | Pulse-width modulator and driving unit using the same | |
JP3210231B2 (ja) | 発光素子の駆動回路 | |
JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
JP2001084505A (ja) | 電流ドライバ回路 | |
JPH1048267A (ja) | ピーク検出回路 | |
US8054725B2 (en) | Optical disk apparatus | |
JP2005252810A (ja) | 電流電圧変換回路 | |
JP2003228870A (ja) | 光出力制御装置およびオプティカル・データ・ストレージ装置 | |
JPH079212Y2 (ja) | レ−ザ−ドライブ回路 | |
JPH02232827A (ja) | 光記録媒体用レーザ駆動回路 | |
JPS63273227A (ja) | レ−ザドライバ回路 |