JP2002351379A - Plasma display device - Google Patents

Plasma display device

Info

Publication number
JP2002351379A
JP2002351379A JP2001158734A JP2001158734A JP2002351379A JP 2002351379 A JP2002351379 A JP 2002351379A JP 2001158734 A JP2001158734 A JP 2001158734A JP 2001158734 A JP2001158734 A JP 2001158734A JP 2002351379 A JP2002351379 A JP 2002351379A
Authority
JP
Japan
Prior art keywords
power supply
circuit
voltage
output
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001158734A
Other languages
Japanese (ja)
Other versions
JP4797279B2 (en
Inventor
Takao Kawaguchi
隆夫 川口
Kazuhiro Nikaido
和宏 二階堂
Kazuhiko Koino
和彦 濃野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001158734A priority Critical patent/JP4797279B2/en
Publication of JP2002351379A publication Critical patent/JP2002351379A/en
Application granted granted Critical
Publication of JP4797279B2 publication Critical patent/JP4797279B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/028Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Abstract

PROBLEM TO BE SOLVED: To provide a plasma display device in which regulation of power source voltages is improved and the reactive power of a dropper power source circuit is reduced. SOLUTION: This plasma display device has a PDP(plasma display panel) 11, a display driving circuit part performing display by impressing signals to the PDP 11 and a power source circuit part supplying a plurality of power source voltages required for the display driving circuit part. In this display device, since a flyback system secondary regeneration converter circuit 1224 which stabilizes output power source voltages by regenerating secondary-side energy at a primary side is provided in the power source circuit part and the secondary-side excessive energy is made to be regenerated at the primary side while making a voltage having a large output load and a large load fluctuation a stabilizing voltage, it is possible to keep the transmission amount of energy from the primary side to the secondary side always constant and regulation of secondary-side output voltages can be made to be stabilized output voltages.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、大画面で、薄型、
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a large screen,
The present invention relates to a plasma display device known as a lightweight display device.

【0002】[0002]

【従来の技術】近年、プラズマディスプレイ装置は、視
認性に優れた表示パネル(薄型表示デバイス)として注
目されており、高精細化および大画面化が進められてい
る。
2. Description of the Related Art In recent years, a plasma display device has attracted attention as a display panel (thin display device) having excellent visibility, and higher definition and a larger screen are being promoted.

【0003】このプラズマディスプレイ装置には、大別
して、駆動的にはAC型とDC型があり、放電形式では
面放電型と対向放電型の2種類があるが、高精細化、大
画面化、消費電力および製造の簡便性から、現状では、
AC型で面放電型のプラズマディスプレイ装置が主流を
占めるようになってきている。
[0003] This plasma display device is roughly classified into an AC type and a DC type in terms of driving, and there are two types of discharge types, a surface discharge type and a counter discharge type. Currently, due to power consumption and simplicity of manufacturing,
AC type surface discharge type plasma display devices have become the mainstream.

【0004】図11にプラズマディスプレイ装置におけ
るPDPパネルの構造を示している。図11に示すよう
に、ガラス基板などの透明な前面側の基板1上には、ス
キャン電極とサステイン電極とで対をなすストライプ状
の表示電極2が複数列形成され、そしてその電極群を覆
うように誘電体層3が形成され、その誘電体層3上には
保護膜4が形成されている。
FIG. 11 shows a structure of a PDP panel in a plasma display device. As shown in FIG. 11, on a transparent front substrate 1 such as a glass substrate, a plurality of rows of stripe-shaped display electrodes 2 formed of pairs of scan electrodes and sustain electrodes are formed, and cover the electrode group. The dielectric layer 3 is formed as described above, and a protective film 4 is formed on the dielectric layer 3.

【0005】また、前記前面側の基板1に対向配置され
る背面側の基板5上には、スキャン電極及びサステイン
電極の表示電極2と交差するように、オーバーコート層
6で覆われた複数列のストライプ状のアドレス電極7が
形成されている。このアドレス電極7間のオーバーコー
ト層6上には、アドレス電極7と平行に複数の隔壁8が
配置され、この隔壁8間の側面およびオーバーコート層
6の表面に蛍光体層9が設けられている。
[0005] A plurality of columns covered with an overcoat layer 6 are provided on a rear substrate 5 opposed to the front substrate 1 so as to cross the display electrodes 2 of scan electrodes and sustain electrodes. Are formed. A plurality of barrier ribs 8 are arranged on the overcoat layer 6 between the address electrodes 7 in parallel with the address electrodes 7, and the phosphor layers 9 are provided on the side surfaces between the barrier ribs 8 and on the surface of the overcoat layer 6. I have.

【0006】これらの基板1と基板5とは、スキャン電
極およびサステイン電極の表示電極2とアドレス電極7
とがほぼ直交するように、微小な放電空間を挟んで対向
配置されるとともに、周囲が封止され、そして前記放電
空間には、ヘリウム、ネオン、アルゴン、キセノンのう
ちの一種または混合ガスが放電ガスとして封入されてい
る。また、放電空間は、隔壁8によって複数の区画に仕
切ることにより、表示電極2とアドレス電極7との交点
が位置する複数の放電セルが設けられ、その各放電セル
には、赤色、緑色及び青色となるように蛍光体層9が一
色ずつ順次配置されている。
The substrate 1 and the substrate 5 are provided with a display electrode 2 of a scan electrode and a sustain electrode and an address electrode 7.
Are arranged so as to be substantially orthogonal to each other with a minute discharge space interposed therebetween, the periphery thereof is sealed, and one or a mixed gas of helium, neon, argon, and xenon is discharged in the discharge space. Sealed as gas. The discharge space is divided into a plurality of sections by the partition walls 8, so that a plurality of discharge cells are provided at intersections between the display electrodes 2 and the address electrodes 7, and each of the discharge cells has a red, green, and blue color. The phosphor layers 9 are sequentially arranged one by one so that

【0007】図12にこのPDPパネルの電極配列を示
している。図12に示すようにスキャン電極およびサス
テイン電極とアドレス電極とは、M行×N列のマトリッ
クス構成であり、行方向にはM行のスキャン電極SCN
1〜SCNMおよびサステイン電極SUS1〜SUSMが配
列され、列方向にはN列のアドレス電極D1〜DNが配列
されている。
FIG. 12 shows an electrode arrangement of this PDP panel. As shown in FIG. 12, scan electrodes, sustain electrodes, and address electrodes have a matrix configuration of M rows × N columns, and M rows of scan electrodes SCN are arranged in the row direction.
1 to SCNM and sustain electrodes SUS1 to SUSM are arranged, and N columns of address electrodes D1 to DN are arranged in the column direction.

【0008】このような電極構成のPDPパネルにおい
ては、アドレス電極とスキャン電極の間に書き込みパル
スを印加することにより、アドレス電極とスキャン電極
の間でアドレス放電を行い、放電セルを選択した後、ス
キャン電極とサステイン電極との間に、交互に反転する
周期的な維持パルスを印加することにより、スキャン電
極とサステイン電極との間で維持放電を行い、所定の表
示を行うものである。
In the PDP panel having such an electrode configuration, an address discharge is performed between the address electrode and the scan electrode by applying a write pulse between the address electrode and the scan electrode, and after selecting a discharge cell, By applying a periodic sustain pulse that is alternately inverted between the scan electrode and the sustain electrode, a sustain discharge is performed between the scan electrode and the sustain electrode to perform a predetermined display.

【0009】また、図13に、従来のプラズマディスプ
レイ装置の電気回路を示しており、プラズマディスプレ
イ装置A00は主として、PDPパネルA1、ノイズフ
ィルタA21、AC−DC電源回路A22、ダウンコン
バータ電源回路A3、スタンバイ電源回路A4、マイコ
ンA5、PDP駆動回路A61、映像処理回路A62、
映像音声入力回路A7で構成されていた。なお、音声処
理回路A63、スピーカA8を設けて構成してもよい。
FIG. 13 shows an electric circuit of a conventional plasma display device. The plasma display device A00 mainly includes a PDP panel A1, a noise filter A21, an AC-DC power supply circuit A22, a down-converter power supply circuit A3, A standby power supply circuit A4, a microcomputer A5, a PDP drive circuit A61, a video processing circuit A62,
It consisted of a video / audio input circuit A7. Note that the audio processing circuit A63 and the speaker A8 may be provided.

【0010】このプラズマディスプレイ装置は、商用A
C電源A9に接続され、ノイズフィルタA21、力率改
善回路A221、整流回路A222により整流され、複
数のAC−DCコンバータ回路、例えばAC−DCコン
バータ回路A223、AC−DCコンバータ回路A22
4の2個のコンバータで電源を構成し、おのおのの巻線
電源出力はドロッパ電源回路A31、チョッパ電源回路
A32で必要な電源電圧を給電していた。
This plasma display device is a commercial A
C power supply A9, rectified by a noise filter A21, a power factor improvement circuit A221, and a rectifier circuit A222, and a plurality of AC-DC converter circuits, for example, an AC-DC converter circuit A223 and an AC-DC converter circuit A22.
The power supply was composed of two converters of No. 4 and each winding power supply output supplied power required by a dropper power supply circuit A31 and a chopper power supply circuit A32.

【0011】[0011]

【発明が解決しようとする課題】しかし、このようなプ
ラズマディスプレイ装置においては、PDPパネルの電
力負荷は全黒表示状態と全白表示状態とでは、大きく変
動している。例えば42インチ表示画面のPDPパネル
では、10W程度から200W程度まで大きく変動す
る。加えて、PDPパネルを放電表示させるためには、
放電維持電圧Vsusとして、例えば200V、所定の画
素を放電させるために必要なデータ電圧Vdataとして、
例えば65V等の高電圧を必要としている。
However, in such a plasma display device, the power load of the PDP panel greatly fluctuates between an all black display state and an all white display state. For example, in a PDP panel having a 42-inch display screen, it fluctuates greatly from about 10 W to about 200 W. In addition, in order to display the PDP panel by discharging,
As the sustaining voltage Vsus, for example, 200 V, as a data voltage Vdata required to discharge a predetermined pixel,
For example, a high voltage such as 65 V is required.

【0012】したがって、放電維持電圧Vsus給電用に
フォワ−ド方式あるいはフライバック方式のAC−DC
コンバータ回路を専用に用いて、出力電圧のレギュレー
ションの安定化を図っている。また、多数の巻線出力の
ある場合は、フライバック方式のAC−DCコンバータ
回路を用い、フィードバック巻線出力以外の出力電圧の
レギュレーションが不充分になる点をドロッパ電源回路
で電圧を平滑化していた。すなわち、図13において、
例えばデータ電圧Vdataは、AC−DCコンバータ回路
A224の巻線出力を、ドロッパ電源回路A31で平
滑、安定化していた。
Therefore, a forward or flyback AC-DC power supply for supplying the sustaining voltage Vsus.
A dedicated converter circuit is used to stabilize output voltage regulation. Also, when there are many winding outputs, a flyback type AC-DC converter circuit is used, and the dropper power supply circuit smoothes the voltage at a point where the regulation of the output voltage other than the feedback winding output becomes insufficient. Was. That is, in FIG.
For example, as for the data voltage Vdata, the winding output of the AC-DC converter circuit A224 is smoothed and stabilized by the dropper power supply circuit A31.

【0013】42インチ表示画面のPDPパネルにおい
て、例えば65V、全白表示時平均電流1Aの場合、ド
ロッパ電源回路では3〜5W程度の電力損失が発生し、
また全黒表示時には平均電流が0.1A程度となり、入
力電圧(巻線出力)も68V(全白時)〜100V(全
黒)の大きな電圧変動があるという課題を有していた。
50インチ表示画面のPDPパネルにおいてドロッパ電
源回路を用いると、10W程度の電力損失となるため専
用のAC−DCコンバータ回路を設け、電力損失を低減
させることが必要になるという課題を有していた。
In a PDP panel having a 42-inch display screen, for example, when the average current is 1 A when displaying all white at 65 V, a power loss of about 3 to 5 W occurs in the dropper power supply circuit,
In addition, when displaying all black, the average current is about 0.1 A, and the input voltage (winding output) has a large voltage fluctuation of 68 V (when completely white) to 100 V (all black).
If a dropper power supply circuit is used in a PDP panel having a 50-inch display screen, the power loss is about 10 W, so there is a problem that it is necessary to provide a dedicated AC-DC converter circuit to reduce the power loss. .

【0014】また、放電維持電圧Vsusは前記のように
電力が大きく且つ負荷変動が大きいため、専用のAC−
DCコンバータ回路A223を設けなければならないと
いうコスト面からの課題を有していた。
Further, as described above, the discharge sustaining voltage Vsus has a large power and a large load fluctuation.
There is a problem in terms of cost that the DC converter circuit A223 must be provided.

【0015】本発明はこのような課題を解決し、電源電
圧のレギュレーションを改善し、ドロッパ電源回路の無
効電力を低減可能なプラズマディスプレイ装置を提供す
ることを目的とするものである。
An object of the present invention is to provide a plasma display device which solves such problems, improves regulation of power supply voltage, and can reduce reactive power of a dropper power supply circuit.

【0016】[0016]

【課題を解決するための手段】上記目的を達成するため
に本発明のプラズマディスプレイ装置は、少なくとも前
面側が透明な一対の基板を基板間に放電空間が形成され
るように対向配置するとともに基板に電極群を配置した
パネルと、このパネルに信号を印加して表示を行う表示
駆動回路部と、この表示駆動回路部に電源を供給する電
源回路部とを有し、前記電源回路部に、2次側のエネル
ギーを1次側に回生させることで出力電源電圧を安定化
させるフライバック方式の2次回生コンバータ回路を設
けた構成とするものである。
In order to achieve the above-mentioned object, a plasma display device according to the present invention comprises a pair of substrates having at least front surfaces transparent to each other so as to form a discharge space between the substrates, and to the substrates. A panel on which an electrode group is arranged, a display drive circuit unit for applying a signal to the panel to perform display, and a power supply circuit unit for supplying power to the display drive circuit unit; This configuration has a flyback type secondary converter circuit for stabilizing the output power supply voltage by regenerating the secondary energy to the primary side.

【0017】本発明によれば、2次回生コンバータは最
大エネルギーを2次側に伝達し、過剰エネルギーは1次
側に回生しているので、出力負荷の変動が大きくても、
各2次側巻線の出力電圧を安定化でき、後段の回路に具
備されたドロッパ電源回路での消費電力を低減できるプ
ラズマディスプレイ装置を提供することができる。
According to the present invention, the secondary converter transmits the maximum energy to the secondary side, and the excess energy is regenerated to the primary side.
It is possible to provide a plasma display device that can stabilize the output voltage of each secondary winding and reduce power consumption in a dropper power supply circuit provided in a subsequent circuit.

【0018】[0018]

【発明の実施の形態】すなわち、本発明の請求項1記載
の発明は、少なくとも前面側が透明な一対の基板を基板
間に放電空間が形成されるように対向配置するとともに
基板に電極群を配置したパネルと、このパネルに信号を
印加して表示を行う表示駆動回路部と、この表示駆動回
路部に駆動電圧を供給する電源回路部とを有し、前記電
源回路部に、2次側のエネルギーを1次側に回生させる
ことで出力電源電圧を安定化させるフライバック方式の
2次回生コンバータを用いた構成としたものであり、2
次回生コンバータは最大エネルギーを2次側に伝達し、
過剰エネルギーは1次側に回生しているので、トランス
各2次側巻線の出力電圧を安定化でき、後段の回路に具
備されたドロッパ電源回路での消費電力を低減できると
いう作用を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS That is, according to the first aspect of the present invention, at least a pair of substrates having transparent front surfaces are opposed to each other so that a discharge space is formed between the substrates, and an electrode group is arranged on the substrates. Panel, a display drive circuit unit for applying a signal to the panel to perform display, and a power supply circuit unit for supplying a drive voltage to the display drive circuit unit. This is a configuration using a flyback type secondary converter that stabilizes the output power supply voltage by regenerating energy to the primary side.
Next time the raw converter will transfer the maximum energy to the secondary side,
Since the excess energy is regenerated to the primary side, the output voltage of each secondary winding of the transformer can be stabilized, and the power consumption in the dropper power supply circuit provided in the subsequent circuit can be reduced.

【0019】この構成において、電源回路部に複数のA
C−DCコンバータ回路を用い、かつ複数のAC−DC
コンバータ回路のうち少なくとも1つをフライバック方
式の2次回生コンバータ回路を用いる構成としても良
い。
In this configuration, a plurality of A
Using a C-DC converter circuit and a plurality of AC-DC
At least one of the converter circuits may be configured to use a flyback type secondary converter circuit.

【0020】また、本発明の請求項3記載の発明は、2
次回生コンバータ回路の出力が、少なくともPDPパネ
ル駆動用電源電圧、映像処理回路用電源電圧およびマイ
コン用電源電圧であり、PDPパネル駆動用電源電圧を
回生させるように構成したものであり、PDPパネル駆
動用電源電圧の負荷変動は大きく且つ最大負荷時の電力
は他の巻線電圧出力より大きいものであり、PDPパネ
ル駆動用電源電圧の最大エネルギーを2次側に伝達し、
過剰エネルギーは1次側に回生しているので、軽負荷か
ら最大負荷までトランス自体はほぼ一定の出力をしてい
ることとなり、各2次側巻線の出力電圧を安定化でき、
後段の回路に具備されたドロッパ電源回路での消費電力
を低減できるという作用を有する。
The invention according to claim 3 of the present invention is characterized in that
The output of the next raw converter circuit is at least the power supply voltage for driving the PDP panel, the power supply voltage for the video processing circuit, and the power supply voltage for the microcomputer, and is configured to regenerate the power supply voltage for driving the PDP panel. The load fluctuation of the power supply voltage is large and the power at the maximum load is larger than the other winding voltage outputs, and the maximum energy of the power supply voltage for driving the PDP panel is transmitted to the secondary side,
Since excess energy is regenerated to the primary side, the transformer itself has a substantially constant output from light load to maximum load, and the output voltage of each secondary winding can be stabilized,
This has the effect of reducing the power consumption of the dropper power supply circuit provided in the subsequent circuit.

【0021】本発明の請求項4記載の発明は、PDPパ
ネルの放電維持電圧用出力を回生させるように構成した
ものであり、プラズマディスプレイの放電維持電圧はト
ランス巻線出力で最大の負荷を持つ電圧であるため、2
次回生コンバータは最大エネルギーを2次側に伝達し、
過剰エネルギーは1次側に回生しているので、トランス
各2次側巻線の出力電圧を安定化でき、後段の回路に具
備されたドロッパ電源回路での消費電力を低減でき、単
一のフライバック方式の2次回生コンバータを実現し、
部品点数を削減できるという作用を有する。
According to a fourth aspect of the present invention, the output for the sustaining voltage of the PDP panel is regenerated, and the sustaining voltage of the plasma display has a maximum load at the transformer winding output. Voltage, 2
Next time the raw converter will transfer the maximum energy to the secondary side,
Since excess energy is regenerated to the primary side, the output voltage of each secondary winding of the transformer can be stabilized, the power consumption of the dropper power supply circuit provided in the subsequent circuit can be reduced, and a single flywheel can be used. 2nd raw converter of buck type is realized,
This has the effect of reducing the number of parts.

【0022】さらに、本発明の請求項5記載の発明は、
少なくとも前面側が透明な一対の基板を基板間に放電空
間が形成されるように対向配置するとともに基板に電極
群を配置したPDPパネルと、このPDPパネルに信号
を印加して表示を行う表示駆動回路部と、この表示駆動
回路部に駆動電圧を供給する電源回路部とを有し、前記
電源回路部に、軽負荷時には2次側のエネルギーを1次
側に回生させることで出力電源電圧を安定化させ、重負
荷時には通常のフライバック方式にて2次側にエネルギ
ーを伝達させるフライバック方式の部分2次回生コンバ
ータ回路を設けたものであり、フライバック方式のAC
−DCコンバータ回路は、中負荷〜重負荷での電圧レギ
ュレーションは比較的安定しており、軽負荷時のみ2次
回生動作をさせることにより、軽負荷〜重負荷までの充
分な電圧レギュレーションが得られ、2次回生による中
負荷〜重負荷時のトランスのヒステリシス損および巻線
の銅損、2次回生スイッチング回路損失が低減でき、ト
ランスの小型化及び部分2次回生スイッチング回路の電
流容量の削減ができるという作用を有する。
Further, the invention according to claim 5 of the present invention provides:
A PDP panel in which at least a pair of substrates whose front sides are transparent are opposed to each other so that a discharge space is formed between the substrates, and an electrode group is disposed on the substrates; And a power supply circuit section for supplying a drive voltage to the display drive circuit section. The power supply circuit section stabilizes the output power supply voltage by regenerating the energy of the secondary side to the primary side at light load. And a flyback partial secondary converter circuit for transmitting energy to the secondary side by a normal flyback method under heavy load is provided.
-The DC converter circuit has a relatively stable voltage regulation from a medium load to a heavy load. Sufficient voltage regulation from a light load to a heavy load can be obtained by performing the secondary operation only at a light load. Hysteresis loss of transformer and copper loss of winding at middle load to heavy load due to second generation, and reduction of second generation switching circuit loss, downsizing of transformer and reduction of current capacity of partial second generation switching circuit. Has the effect of being able to.

【0023】この構成において、電源回路部に複数のA
C−DCコンバータ回路を用い、かつ複数のAC−DC
コンバータ回路のうち少なくとも1つをフライバック方
式の2次回生コンバータ回路を用いる構成としても良
い。
In this configuration, a plurality of A
Using a C-DC converter circuit and a plurality of AC-DC
At least one of the converter circuits may be configured to use a flyback type secondary converter circuit.

【0024】本発明の請求項7記載の発明は、部分2次
回生コンバータ回路の出力が、少なくともPDPパネル
駆動用電源電圧、映像処理回路用電源電圧およびマイコ
ン用電源電圧であり、PDPパネル駆動用電源電圧を安
定化電圧とし回生させるように構成したものであり、P
DPパネル駆動用電源電圧の負荷変動は大きく且つ最大
負荷時の電力は他の巻線電圧出力より大きいものであ
り、PDPパネル駆動用電源電圧の軽負荷には電圧レギ
ュレーション低下し電圧上昇が発生し、他の巻線電圧が
低下するという現象を、他の巻線電圧の低下を抑制すべ
く2次側にエネルギーを伝達し、PDPパネル駆動用電
源電圧の過剰エネルギーを1次側にエネルギーを回生す
ることにより、各2次側巻線の出力電圧を安定化でき、
後段の回路に具備されたドロッパ電源回路での消費電力
を低減できるという作用を有する。
According to a seventh aspect of the present invention, the output of the partial secondary conversion converter circuit is at least a power supply voltage for driving a PDP panel, a power supply voltage for a video processing circuit, and a power supply voltage for a microcomputer. The power supply voltage is configured to be stabilized and regenerated, and P
The load fluctuation of the power supply voltage for driving the DP panel is large, and the power at the maximum load is larger than the output of the other winding voltage. In order to prevent the phenomenon that the other winding voltage decreases, the energy is transmitted to the secondary side to suppress the decrease of the other winding voltage, and the excess energy of the power supply voltage for driving the PDP panel is regenerated to the primary side. By doing so, the output voltage of each secondary winding can be stabilized,
This has the effect of reducing the power consumption of the dropper power supply circuit provided in the subsequent circuit.

【0025】本発明の請求項8記載の発明は、電源回路
部が、部分2次回生コンバータ回路とフライバック方式
からなるAC−DCコンバータ回路とを具備し、部分2
次回生コンバータ回路のスイッチング周波数を前記AC
−DCコンバータ回路のスイッチング周波数より低くし
たものであり、AC−DCコンバータ回路のスイッチン
グ周波数域を分離することにより、各AC−DCコンバ
ータ回路のスイッチング周波数が近接した場合に発生す
るトランスの唸り音を防止できるという作用を有する。
In the invention according to claim 8 of the present invention, the power supply circuit section includes a partial second-generation converter circuit and a flyback AC-DC converter circuit,
The switching frequency of the next raw converter circuit is set to the AC
-The switching frequency of the AC-DC converter circuit is lower than the switching frequency of the DC converter circuit, and the groaning sound of the transformer generated when the switching frequency of each AC-DC converter circuit is close by separating the switching frequency range of the AC-DC converter circuit. It has the effect that it can be prevented.

【0026】本発明の請求項9記載の発明は、PDPパ
ネルの放電維持電圧用出力を回生させるように構成した
ものであり、プラズマディスプレイの放電維持電圧はト
ランス巻線出力で最大の負荷を持つ電圧であるため、ト
ランス各2次側巻線の出力電圧を安定化でき、後段の回
路に具備されたドロッパ電源回路での消費電力を低減で
き、且つ軽負荷時のみ回生動作を行うので、2次回生に
よる中負荷〜重負荷時のトランスのヒステリシス損およ
び巻線の銅損、2次回生スイッチング回路損失が低減で
き、トランスの小型化及び部分2次回生スイッチング回
路の電流容量の削減できる単一のフライバック方式の部
分2次回生コンバータを実現し、部品点数を削減できる
という作用を有する。
According to a ninth aspect of the present invention, the output for the sustaining voltage of the PDP panel is regenerated, and the sustaining voltage of the plasma display has the maximum load at the transformer winding output. Voltage, the output voltage of each secondary winding of the transformer can be stabilized, the power consumption of the dropper power supply circuit provided in the circuit at the subsequent stage can be reduced, and the regenerative operation is performed only at a light load. Hysteresis loss of transformer and copper loss of winding during medium load to heavy load due to next generation, reduction of second generation switching circuit loss, downsizing of transformer and reduction of current capacity of partial second generation switching circuit Has a function of realizing the flyback type partial second-order converter and reducing the number of parts.

【0027】(実施の形態1)以下、本発明の実施の形
態1によるプラズマディスプレイ装置について、図1〜
図3を用いて説明する。
Embodiment 1 Hereinafter, a plasma display device according to Embodiment 1 of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.

【0028】図1は本発明の実施の形態1によるプラズ
マディスプレイ装置における要部回路構成を示してい
る。図に示すように、プラズマディスプレイ装置100
は主として、図11、図12に示す構成のPDPパネル
11とこのPDPパネル11に信号を印加して表示を行
う表示駆動回路部とこの表示駆動回路部に駆動電圧を供
給する電源回路部とを有している。
FIG. 1 shows a circuit configuration of a main part of a plasma display device according to a first embodiment of the present invention. As shown in FIG.
Mainly includes a PDP panel 11 having a configuration shown in FIGS. 11 and 12, a display drive circuit unit for applying a signal to the PDP panel 11 for display, and a power supply circuit unit for supplying a drive voltage to the display drive circuit unit. Have.

【0029】具体的には電源回路部を構成するノイズフ
ィルタ121、AC−DC電源回路122、ダウンコン
バータ電源回路13、スタンバイ電源回路14、制御部
であるマイコン15、および表示駆動回路部を構成する
PDP駆動回路161、映像処理回路162、映像音声
入力回路17で構成されている。なお、音声処理回路1
63、スピーカ18を設けて構成してもよい。
More specifically, a noise filter 121, an AC-DC power supply circuit 122, a down-converter power supply circuit 13, a standby power supply circuit 14, a microcomputer 15 as a control unit, and a display drive circuit unit, which constitute a power supply circuit unit, are constituted. It comprises a PDP drive circuit 161, a video processing circuit 162, and a video / audio input circuit 17. Note that the audio processing circuit 1
63, and a speaker 18 may be provided.

【0030】このプラズマディスプレイ装置は、商用A
C電源19に接続され、ノイズフィルタ121、AC−
DC電源回路122を構成する力率改善回路1221、
整流回路1222により整流し、その後複数のAC−D
Cコンバータ、例えばAC−DCコンバータ回路122
3、2次回生コンバータ回路1224の2個のコンバー
タを通して電圧を変換するとともに、おのおのの巻線電
源出力をドロッパ電源回路131、チョッパ電源回路1
32で電圧をダウンコンバ−トして必要な複数の電源電
圧を給電する構成としている。
This plasma display device is a commercial A
C power supply 19, noise filter 121, AC-
A power factor improving circuit 1221, which constitutes the DC power supply circuit 122,
Rectified by a rectifier circuit 1222, and then a plurality of AC-D
C converter, for example, AC-DC converter circuit 122
The voltage is converted through the two converters of the third and second raw converter circuits 1224, and the output of each winding power supply is supplied to the dropper power supply circuit 131 and the chopper power supply circuit 1 respectively.
At 32, the voltage is down-converted to supply a plurality of necessary power supply voltages.

【0031】2次回生コンバータ回路1224の構成を
図2に示す。ブリッジダイオードD1222、平滑コン
デンサC1222からなる整流回路1222で商用AC
電源19は整流され、2次回生コンバータ回路1224
に給電され、所定の画素を放電させるために必要なデー
タ電圧Vdataとして、例えば65V、ダウンコンバータ
電源回路13を構成するドロッパ電源回路131に、例
えば17Vを出力し、図示していないがチョッパ電源回
路132に所定の電圧Vosig、例えば13Vを出力す
る。音声処理用電源V+s、V-s、たとえば12V、−1
2Vは巻線出力を直接出力している。ドロッパ電源回路
131は、プラズマディスプレイ装置の駆動用電圧Vdr
v、例えば15Vに変換し、プラズマディスプレイを駆
動する。
FIG. 2 shows the configuration of the second-order raw converter circuit 1224. A rectifier circuit 1222 including a bridge diode D1222 and a smoothing capacitor C1222
The power supply 19 is rectified and the second-time raw converter circuit 1224
And outputs, for example, 65 V as a data voltage Vdata necessary for discharging a predetermined pixel and 17 V to a dropper power supply circuit 131 constituting the down converter power supply circuit 13, and a chopper power supply circuit (not shown) A predetermined voltage Vosig, for example, 13 V is output to 132. Power supply for audio processing V + s, V-s, for example, 12V, -1
2V directly outputs the winding output. The dropper power supply circuit 131 has a driving voltage Vdr for the plasma display device.
v, for example, to 15 V to drive the plasma display.

【0032】2次回生コンバータ回路1224の主な構
成は、スイッチングトランス21、AC−DCコンバー
タ制御回路22、2次回生駆動回路23、スイッチング
MOSFETQ21、回生MOSFETQ22からな
る。
The main configuration of the second-generation raw converter circuit 1224 includes a switching transformer 21, an AC-DC converter control circuit 22, a second-generation raw drive circuit 23, a switching MOSFET Q21, and a regenerative MOSFET Q22.

【0033】スイッチングトランス21の1次巻線(1
−2ピン間)は、スイッチングMOSFETQ21によ
り電流がオン/オフされ、2次側および1次側電源巻線
(3−4ピン間)にエネルギーを伝達する。1次側電源
巻線(3−4ピン間)出力は、ダイオードD21、コン
デンサC21により整流され、1次側電源としてAC−
DCコンバータ制御回路22に給電する。2次側電源巻
線出力は、それぞれ回生MOSFETQ22およびボデ
ィダイオード、ダイオードD23、D24、D25、D
26、コンデンサC22、C23、C24、C25にて
整流され、電源出力として後段の回路に給電する。スイ
ッチング周波数は固定で、例えば80kHzで、スイッ
チング動作させている。
The primary winding (1) of the switching transformer 21
The current is turned on / off by the switching MOSFET Q21 (between -2 pins), and energy is transmitted to the secondary side and primary side power supply windings (between pins 3-4). The output of the primary-side power supply winding (between pins 3 and 4) is rectified by a diode D21 and a capacitor C21, and the output of AC-
Power is supplied to the DC converter control circuit 22. The secondary side power supply winding outputs are respectively a regenerative MOSFET Q22 and a body diode, diodes D23, D24, D25, D
26, are rectified by the capacitors C22, C23, C24, and C25, and are supplied to the subsequent circuit as a power supply output. The switching operation is performed at a fixed switching frequency of, for example, 80 kHz.

【0034】出力負荷が大きく且つ負荷変動の大きいデ
ータ電圧Vdataを安定化電圧として出力しているデータ
電圧Vdata用巻線(5−6ピン間)の6ピンは、回生M
OSFETQ22のドレインに接続され、回生MOSF
ETQ22のソースは接地されている。スイッチングの
オン/オフタイミングはスイッチングトランス21の9
ピン電圧から検出し、2次回生駆動回路23によりスイ
ッチングオフ期間に、回生MOSFETQ22をオン
し、2次側のエネルギーを1次側に回生させている。
The six pins of the data voltage Vdata winding (between pins 5 and 6) which output a data voltage Vdata having a large output load and a large load variation as a stabilized voltage are connected to the regenerative M.
A regenerative MOSF connected to the drain of OSFET Q22
The source of ETQ22 is grounded. The switching on / off timing is determined by the switching transformer 21
Detected from the pin voltage, the regenerative MOSFET Q22 is turned on by the secondary regenerative drive circuit 23 during the switching off period to regenerate the energy on the secondary side to the primary side.

【0035】2次回生駆動回路23の回路構成を図3に
示す。入出力は、入力として電圧検出用にデータ電圧V
data、回生MOSFETQ22の駆動用に電圧Vosig、
スイッチングオン/オフ判別用にスイッチングトランス
21の9ピン電圧を用い、出力として回生MOSFET
Q22のゲート電圧を用いる構成である。データ電圧V
dataの電圧の高低の判別は、シャントレギュレータIC
31、データ電圧Vdataの分圧させる抵抗R321、R
322、および抵抗R319、R320にて構成し、出
力は抵抗R319を介して、回生動作をオン/オフさせ
るNPNトランジスタQ32のゲートに入力する。
FIG. 3 shows the circuit configuration of the second-generation raw drive circuit 23. Input and output are data voltage V for voltage detection as input.
data, a voltage Vosig for driving the regenerative MOSFET Q22,
The 9 pin voltage of the switching transformer 21 is used for switching ON / OFF discrimination, and a regenerative MOSFET is used as an output.
This is a configuration using the gate voltage of Q22. Data voltage V
The shunt regulator IC determines whether the data voltage is high or low.
31, resistors R321 and R for dividing the data voltage Vdata
322 and resistors R319 and R320, and the output is input to the gate of an NPN transistor Q32 for turning on / off the regenerative operation via the resistor R319.

【0036】回生MOSFETQ22のオン/オフ駆動
はスイッチングトランス21の7ピン電圧およびPNP
トランジスタQ31で行い、ダイオードD31、D3
2、D33、D34、D35、D36、抵抗R311、
R312、R313、R314、R315、R316、
R317、R318、NPNトランジスタQ32の時定
数用にコンデンサC31が接続されている。
The on / off driving of the regenerative MOSFET Q22 is performed by using the voltage of the pin 7 of the switching transformer 21 and the PNP.
This is performed by the transistor Q31, and the diodes D31 and D3
2, D33, D34, D35, D36, resistor R311,
R312, R313, R314, R315, R316,
A capacitor C31 is connected for the time constant of R317, R318 and the NPN transistor Q32.

【0037】回生の動作を以下に説明する。データ電圧
Vdataの分圧は、シャントレギュレータIC31のレフ
ァレンス端子に入力され、データ電圧Vdataが低下した
場合、シャントレギュレータIC31はオフされるの
で、NPNトランジスタQ32のゲートには電圧Vosig
が抵抗R319、R320を介して印加される。1次側
スイッチングMOSFETQ21のオン期間には、トラ
ンス21の9番ピンの電位はマイナスであり、回生MO
SFETQ22は閾値電圧以下で、オフされている。1
次側スイッチングMOSFETQ21のオフ期間には、
回生MOSFETQ22のボディダイオードを通じて2
次側に電流が流れはじめると共に、トランス21の9番
ピンの電位はプラス(閾値電圧以上)となり、回生MO
SFETQ22がオンする。したがって、回生MOSF
ETQ22にも電流が流れ、2次側にエネルギーを供給
する。
The regeneration operation will be described below. The divided voltage of the data voltage Vdata is input to the reference terminal of the shunt regulator IC31. When the data voltage Vdata decreases, the shunt regulator IC31 is turned off.
Is applied through resistors R319 and R320. During the ON period of the primary-side switching MOSFET Q21, the potential of the ninth pin of the transformer 21 is negative,
SFET Q22 is off below the threshold voltage. 1
During the off period of the secondary-side switching MOSFET Q21,
2 through the body diode of the regenerative MOSFET Q22
As the current starts to flow to the next side, the potential of the ninth pin of the transformer 21 becomes positive (above the threshold voltage) and the regenerative MO
SFET Q22 turns on. Therefore, the regenerative MOSF
A current also flows through the ETQ 22 to supply energy to the secondary side.

【0038】一方、コンデンサC31が充電され、NP
NトランジスタQ32のベース閾値電圧に達すると、N
PNトランジスタQ32は導通となる。この結果、回生
MOSFETQ22のゲート電圧は低下し、オフされる
ので、回生MOSFETQ22へ流れる電流の方向がド
レインからソースに変わった時点で、電流は停止する。
すなわち、回生動作が停止し、通常のフライバック方式
と同一の動作となる。
On the other hand, the capacitor C31 is charged and NP
When the base threshold voltage of the N transistor Q32 is reached, N
The PN transistor Q32 becomes conductive. As a result, the gate voltage of the regenerative MOSFET Q22 decreases and is turned off, so that the current stops when the direction of the current flowing to the regenerative MOSFET Q22 changes from the drain to the source.
That is, the regenerative operation stops, and the operation becomes the same as that of the normal flyback method.

【0039】データ電圧Vdataが上昇した場合、シャン
トレギュレータIC31はオンされるので、NPNトラ
ンジスタQ32のゲート電圧は閾値以下となり、オフさ
れる。1次側スイッチングMOSFETQ21のオン期
間には、トランス21の9番ピンの電位はマイナスであ
り、回生MOSFETQ22は閾値電圧以下で、オフさ
れている。1次側スイッチングMOSFETQ21のオ
フ期間には、回生MOSFETQ22のボディダイオー
ドを通じて2次側に電流が流れはじめると共に、トラン
ス21の9番ピンの電位はプラス(閾値電圧以上)とな
り、回生MOSFETQ22がオンする。トランス21
の9番ピンの電位がマイナス(閾値電圧以下)になるま
で、回生MOSFETQ22はオンしているので、回生
MOSFETQ22の電流は流れ続け、ソース→ドレイ
ン方向の電流が単調に減少し、ドレイン→ソースの逆方
向電流が流れ、単調に増加していく。
When the data voltage Vdata rises, the shunt regulator IC31 is turned on, so that the gate voltage of the NPN transistor Q32 becomes lower than the threshold value and is turned off. During the ON period of the primary-side switching MOSFET Q21, the potential of the ninth pin of the transformer 21 is negative, and the regenerative MOSFET Q22 is at or below the threshold voltage and is off. During the off period of the primary-side switching MOSFET Q21, current starts to flow to the secondary side through the body diode of the regenerative MOSFET Q22, and the potential of the ninth pin of the transformer 21 becomes positive (above the threshold voltage), and the regenerative MOSFET Q22 turns on. Transformer 21
Since the regenerative MOSFET Q22 is on until the potential of the ninth pin becomes negative (below the threshold voltage), the current of the regenerative MOSFET Q22 continues to flow, the current in the direction from the source to the drain monotonously decreases, and the A reverse current flows and increases monotonically.

【0040】すなわち、この2次側の逆方向電流が流れ
ることによりエネルギーがトランス21に蓄積される。
この蓄積されたエネルギーは、1次側スイッチングMO
SFETQ21のオン期間に1次側へ回生される。例え
ば、データ電圧Vdataの出力負荷がゼロの場合には、1
次側スイッチングMOSFETQ21のオフ期間に2次
側に伝達されたエネルギーは、一旦コンデンサC22に
蓄積されるが、ただちにトランス21に戻され、次の1
次側スイッチングMOSFETQ21のオン期間に1次
側へ回生される動作をしている。したがって、1次側か
ら2次側へのエネルギーの伝達量は常に一定になってい
るので、2次側巻線出力電圧のレギュレーションは安定
したものとなる。
That is, the flow of the reverse current on the secondary side causes energy to be stored in the transformer 21.
The stored energy is used for the primary side switching MO.
It is regenerated to the primary side during the ON period of the SFET Q21. For example, if the output load of the data voltage Vdata is zero, 1
The energy transmitted to the secondary side during the off-period of the secondary-side switching MOSFET Q21 is temporarily stored in the capacitor C22, but is immediately returned to the transformer 21, and
An operation of regenerating to the primary side during the ON period of the secondary side switching MOSFET Q21 is performed. Therefore, the amount of energy transmitted from the primary side to the secondary side is always constant, and the regulation of the secondary winding output voltage becomes stable.

【0041】(実施の形態2)以下、本発明の実施の形
態2によるプラズマディスプレイ装置について、図4、
図5を用いて説明する。
Embodiment 2 Hereinafter, a plasma display device according to Embodiment 2 of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.

【0042】図4は本発明の実施の形態2によるプラズ
マディスプレイ装置400における要部回路構成を示し
ている。なお、図4において、PDPパネル11、ノイ
ズフィルタ121、スタンバイ電源回路14、マイコン
15、PDP駆動回路161、映像処理回路162、映
像音声入力回路17、音声処理回路163、スピーカ1
8は図1と同一である。
FIG. 4 shows a main circuit configuration of a plasma display device 400 according to a second embodiment of the present invention. 4, a PDP panel 11, a noise filter 121, a standby power supply circuit 14, a microcomputer 15, a PDP drive circuit 161, a video processing circuit 162, a video / audio input circuit 17, an audio processing circuit 163, a speaker 1
8 is the same as FIG.

【0043】このプラズマディスプレイ装置400は、
商用AC電源19に接続され、ノイズフィルタ121、
AC−DC電源回路41としての力率改善回路122
1、整流回路1222により整流され、単一のAC−D
Cコンバータ回路である2次回生コンバータ回路411
を通して変換し、おのおのの巻線電源出力はドロッパ電
源回路421、チョッパ電源回路132で電圧をダウン
コンバ−トし、必要な複数の電源電圧を給電する構成で
ある。
This plasma display device 400 has
Connected to the commercial AC power supply 19, the noise filter 121,
Power factor improvement circuit 122 as AC-DC power supply circuit 41
1. A single AC-D rectified by the rectifier circuit 1222
Second-generation raw converter circuit 411 which is a C converter circuit
, And each winding power supply output is down-converted by a dropper power supply circuit 421 and a chopper power supply circuit 132 to supply a plurality of necessary power supply voltages.

【0044】2次回生コンバータ回路411の構成を図
5に示す。ブリッジダイオードD1222、平滑コンデ
ンサC1222からなる整流回路1222で商用AC電
源は整流され、2次回生コンバータ回路1224に給電
される。プラズマ放電を維持させる放電維持電圧Vsus
として、例えば180V、ダウンコンバータ電源回路4
2を構成するドロッパ電源回路4211に、例えば14
2V、ドロッパ電源回路4212に、例えば67V、ド
ロッパ電源回路4213に、例えば17Vを出力し、図
示していないがチョッパ電源回路1312に所定の電圧
Vosig、例えば13Vを出力する。音声処理用電源V+
s、V-s、例えば12V、−12Vは巻線出力を直接出
力している。
FIG. 5 shows the configuration of the second-order raw converter circuit 411. The commercial AC power is rectified by the rectifier circuit 1222 including the bridge diode D1222 and the smoothing capacitor C1222, and is supplied to the secondary converter circuit 1224. Discharge sustaining voltage Vsus for maintaining plasma discharge
For example, 180V, down converter power supply circuit 4
2, for example, 14
For example, 67V is output to the 2V dropper power supply circuit 4212, 17V is output to the dropper power supply circuit 4213, and a predetermined voltage Vosig, for example, 13V, is output to the chopper power supply circuit 1312 (not shown). Power supply for audio processing V +
s, V-s, for example, 12V and -12V, directly output the winding output.

【0045】ドロッパ電源回路4211は、放電状態を
リセットさせるのに必要なBK電圧Vbk、例えば140
Vに変換し、ドロッパ電源回路4212はデータ電圧V
data、例えば65Vに変換し、ドロッパ電源回路421
3は、プラズマディスプレイの駆動用電圧Vdrv、例え
ば15Vに変換し、プラズマディスプレイを駆動する。
The dropper power supply circuit 4211 has a BK voltage Vbk required to reset the discharge state, for example, 140
V, and the dropper power supply circuit 4212 converts the data voltage V
data, for example, to 65 V,
Reference numeral 3 converts the driving voltage Vdrv of the plasma display to, for example, 15 V, and drives the plasma display.

【0046】2次回生コンバータ回路411の主な構成
は、スイッチングトランス51、AC−DCコンバータ
制御回路52、2次回生駆動回路53、スイッチングM
OSFETQ51、回生MOSFETQ52からなる。
The main components of the second-order raw converter circuit 411 are a switching transformer 51, an AC-DC converter control circuit 52, a second-order raw drive circuit 53, a switching M
It comprises an OSFET Q51 and a regenerative MOSFET Q52.

【0047】スイッチングトランス51の1次巻線(1
−2ピン間)は、スイッチングMOSFETQ51によ
り電流がオン/オフされ、2次側および1次側電源巻線
(3−4ピン間)にエネルギーを伝達する。1次側電源
巻線(3−4ピン間)出力は、ダイオードD51、コン
デンサC51により整流され、1次側電源としてAC−
DCコンバータ制御回路52に給電する。2次側電源巻
線出力は、それぞれ回生MOSFETQ52およびボデ
ィダイオードD54、D55、D56、コンデンサC5
2、C53、C54、C55にて整流され、電源出力と
して後段の回路に給電する。スイッチング周波数は固定
で、例えば80kHzで、スイッチング動作させてい
る。
The primary winding (1) of the switching transformer 51
The current is turned on / off by the switching MOSFET Q <b> 51 between the (−2 pins) and the energy is transmitted to the secondary-side and primary-side power supply windings (between the 3 and 4 pins). The output of the primary-side power supply winding (between pins 3 and 4) is rectified by a diode D51 and a capacitor C51, and AC-
Power is supplied to the DC converter control circuit 52. The secondary power supply winding outputs are respectively a regenerative MOSFET Q52, body diodes D54, D55, D56, and a capacitor C5.
2, rectified by C53, C54, and C55, and supplied to a subsequent circuit as a power supply output. The switching operation is performed at a fixed switching frequency of, for example, 80 kHz.

【0048】出力負荷が大きく且つ負荷変動の大きい放
電維持電圧Vsusを安定化電圧として出力している放電
維持電圧Vsus用巻線(5−6ピン間)の6ピンは、回
生MOSFETQ52のドレインに接続され、回生MO
SFETQ52のソースは接地されている。スイッチン
グのオン/オフタイミングは、スイッチングトランス5
1の9ピン電圧から検出し、2次回生駆動回路53によ
りスイッチングオフ期間に、回生MOSFETQ52を
オンし、2次側のエネルギーを1次側に回生させてい
る。
Six pins of the discharge sustain voltage Vsus winding (between pins 5 and 6) which output the discharge sustain voltage Vsus having a large output load and a large load variation as a stabilizing voltage are connected to the drain of the regenerative MOSFET Q52. Regenerating MO
The source of SFET Q52 is grounded. Switching on / off timing is determined by the switching transformer 5
The power is detected from the 9th pin voltage 1, and the regenerative MOSFET Q52 is turned on during the switching off period by the second-generation regenerative drive circuit 53 to regenerate the energy on the secondary side to the primary side.

【0049】なお、2次回生の動作は、実施の形態1と
ほぼ同一であり、本実施の形態2では、2次側最大負荷
を有する放電維持電圧Vsus巻線電圧で2次回生を行っ
ている点が異なる。また、放電維持電圧Vsus、データ
電圧Vdataの出力負荷の増減は同一タイミングで発生す
るため、軽負荷時に回生をかけていない巻線出力である
データ電圧Vdataの電圧レギュレーションも安定して得
られ、単一の部分2次回生コンバータ回路でAC−DC
コンバータ回路を構成することもできる。
The operation of the second generation is almost the same as that of the first embodiment. In the second embodiment, the second generation is performed at the discharge sustaining voltage Vsus winding voltage having the secondary maximum load. Are different. In addition, since the output load of the discharge sustaining voltage Vsus and the data voltage Vdata increase and decrease occur at the same timing, the voltage regulation of the data voltage Vdata, which is a winding output that is not regenerated at light load, can be obtained stably. AC-DC with one part 2nd time raw converter circuit
A converter circuit can also be configured.

【0050】(実施の形態3)以下、本発明の実施の形
態3によるプラズマディスプレイ装置について、図6〜
図8を用いて説明する。
Embodiment 3 Hereinafter, a plasma display device according to Embodiment 3 of the present invention will be described with reference to FIGS.
This will be described with reference to FIG.

【0051】図6は本発明の実施の形態3によるプラズ
マディスプレイ装置600における要部回路構成を示し
ている。なお、図6において、PDPパネル11、ノイ
ズフィルタ121、ダウンコンバータ電源回路13、ス
タンバイ電源回路14、マイコン15、PDP駆動回路
161、映像処理回路162、映像音声入力回路17、
音声処理回路163、スピーカ18は図1と同一であ
る。
FIG. 6 shows a main circuit configuration of a plasma display device 600 according to the third embodiment of the present invention. In FIG. 6, the PDP panel 11, the noise filter 121, the down converter power circuit 13, the standby power circuit 14, the microcomputer 15, the PDP drive circuit 161, the video processing circuit 162, the video / audio input circuit 17,
The audio processing circuit 163 and the speaker 18 are the same as those in FIG.

【0052】このプラズマディスプレイ装置600は、
商用AC電源19に接続され、ノイズフィルタ121、
AC−DC電源回路61としての力率改善回路122
1、整流回路1222により整流され、複数のAC−D
Cコンバータ、例えばAC−DCコンバータ回路122
3、部分2次回生コンバータ回路611の2個のコンバ
ータを通して変換され、おのおのの巻線電源出力はドロ
ッパ電源回路131、チョッパ電源回路132で電圧を
ダウンコンバ−トし、必要な複数の電源電圧を給電する
構成である。
This plasma display device 600 is
Connected to the commercial AC power supply 19, the noise filter 121,
Power factor improvement circuit 122 as AC-DC power supply circuit 61
1. A plurality of AC-Ds rectified by the rectifier circuit 1222
C converter, for example, AC-DC converter circuit 122
3. Partial conversion is performed through the two converters of the secondary converter circuit 611, and the output of each winding power supply is down-converted by the dropper power supply circuit 131 and the chopper power supply circuit 132, and the necessary plural power supply voltages are converted. It is a configuration to supply power.

【0053】部分2次回生コンバータ回路611の構成
を図7に示す。同図において、整流回路1222、ブリ
ッジダイオードD1222、平滑コンデンサC122
2、スイッチングMOSFETQ21、回生MOSFE
TQ22、ダイオードD21、D23、D24、D2
5、D26、コンデンサC21、C22、C23、C2
4、C25、C26、ドロッパ電源回路131は図2と
同一である。
FIG. 7 shows the configuration of the partial second-order raw converter circuit 611. In the figure, a rectifier circuit 1222, a bridge diode D1222, a smoothing capacitor C122
2. Switching MOSFET Q21, regenerative MOSFET
TQ22, diodes D21, D23, D24, D2
5, D26, capacitors C21, C22, C23, C2
4, C25, C26, and the dropper power supply circuit 131 are the same as those in FIG.

【0054】ブリッジダイオードD1222、平滑コン
デンサC1222からなる整流回路1222で商用AC
電源19は整流され、部分2次回生コンバータ回路61
1に給電され、データ電圧Vdata(例えば65V)とし
て、ダウンコンバータ電源回路130を構成するドロッ
パ電源回路131に、例えば17Vを出力し、図示して
いないがチョッパ電源回路1312に所定の電圧Vosi
g、例えば13Vを出力する。音声処理用電源V+s、V-
s、たとえば12V、−12Vは巻線出力を直接出力し
ている。ドロッパ電源回路131は、プラズマディスプ
レイの駆動用電圧Vdrv、例えば15Vに変換し、プラ
ズマディスプレイを駆動する。
A rectifier circuit 1222 comprising a bridge diode D1222 and a smoothing capacitor C1222
The power supply 19 is rectified and the partial second-time raw converter circuit 61
1 is output to the dropper power supply circuit 131 constituting the down converter power supply circuit 130 as a data voltage Vdata (for example, 65 V), and a predetermined voltage Vosi is supplied to a chopper power supply circuit 1312 (not shown).
g, for example, 13V is output. Power supply for audio processing V + s, V-
s, for example, 12V and -12V output the winding output directly. The dropper power supply circuit 131 converts the driving voltage Vdrv of the plasma display to, for example, 15 V, and drives the plasma display.

【0055】部分2次回生コンバータ回路611の主な
構成は、スイッチングトランス71、AC−DCコンバ
ータ制御回路72、部分2次回生駆動回路73、スイッ
チングMOSFETQ21、回生MOSFETQ22か
らなる。
The main configuration of the partial second-generation raw converter circuit 611 includes a switching transformer 71, an AC-DC converter control circuit 72, a partial second-generation raw drive circuit 73, a switching MOSFET Q21, and a regenerative MOSFET Q22.

【0056】スイッチングトランス71の1次巻線(1
−2ピン間)は、スイッチングMOSFETQ21によ
り、電流がオン/オフされ、2次側および1次側電源巻
線(3−4ピン間)にエネルギーを伝達する。1次側電
源巻線(3−4ピン間)出力は、ダイオードD21、コ
ンデンサC21により整流され、1次側電源としてAC
−DCコンバータ制御回路72に給電する。2次側電源
巻線出力は、それぞれ回生MOSFETQ22およびボ
ディダイオード、ダイオードD23、D24、D25、
D26、コンデンサC22、C23、C24、C25に
て整流され、電源出力として後段の回路に給電する。ス
イッチング周波数は、例えば40kHz〜55kHz
で、スイッチング動作させている。また、AC−DCコ
ンバータ回路1223のスイッチング周波数は、例えば
65kHz〜100kHzで動作させることにより、ト
ランスの唸り音を防止することができる。
The primary winding (1) of the switching transformer 71
The current is turned on / off by the switching MOSFET Q21 (between -2 pins), and energy is transmitted to the secondary-side and primary-side power supply windings (between the 3-4 pins). The output of the primary-side power supply winding (between pins 3 and 4) is rectified by a diode D21 and a capacitor C21, and AC is output as a primary-side power supply
-Power is supplied to the DC converter control circuit 72. The secondary side power supply winding outputs are respectively a regenerative MOSFET Q22 and a body diode, diodes D23, D24, D25,
It is rectified by D26 and capacitors C22, C23, C24, and C25, and is supplied to a subsequent circuit as a power supply output. The switching frequency is, for example, 40 kHz to 55 kHz.
Thus, the switching operation is performed. In addition, the switching frequency of the AC-DC converter circuit 1223 is operated at, for example, 65 kHz to 100 kHz, thereby preventing the growling sound of the transformer.

【0057】また、出力負荷が大きく且つ負荷変動の大
きいデータ電圧Vdataを安定化電圧として出力し、そし
てこのデータ電圧VdataはダイオードD71、シャント
レギュレータIC71、抵抗R71、R72、R73に
て1次側に電圧フィードバックさせている。加えて、デ
ータ電圧Vdata用巻線(5−6ピン間)の6ピンは回生
MOSFETQ22のドレインに接続され、回生MOS
FETQ22のソースは接地されている。
A data voltage Vdata having a large output load and a large load variation is output as a stabilizing voltage, and the data voltage Vdata is supplied to the primary side by a diode D71, a shunt regulator IC71, and resistors R71, R72, and R73. Voltage feedback. In addition, the 6th pin of the data voltage Vdata winding (between the 5th and 6th pins) is connected to the drain of the regenerative MOSFET Q22.
The source of the FET Q22 is grounded.

【0058】スイッチングのオン/オフタイミングはス
イッチングトランス71の9ピン電圧から検出し、2次
側負荷が軽負荷の場合、2次回生駆動回路73によりス
イッチングオフ期間に、回生MOSFETQ22をオン
し、2次側のエネルギーを1次側に回生させている。中
〜重負荷の場合は、電圧フィードバックさせたフライバ
ック方式の駆動をさせる。したがって、中〜重負荷では
回生動作がないため、トランスの銅損およびヒステリシ
ス損を低減できるので、通常のフライバックトランスの
サイズでの使用が可能である。
The switching on / off timing is detected from the pin 9 voltage of the switching transformer 71. When the secondary side load is light, the regenerative MOSFET Q22 is turned on by the second generation driving circuit 73 during the switching off period. The energy of the secondary side is regenerated to the primary side. In the case of a medium to heavy load, the flyback drive with voltage feedback is performed. Therefore, since there is no regenerative operation at a medium to heavy load, the copper loss and the hysteresis loss of the transformer can be reduced, so that the flyback transformer can be used in the size of a normal flyback transformer.

【0059】部分2次回生駆動回路73の回路構成を図
8に示す。入出力は、入力として電圧検出用および回生
MOSFETQ22の駆動用に電圧Vosigを用い、スイ
ッチングオン/オフ判別用にスイッチングトランス71
の9ピン電圧を用い、出力として回生MOSFETQ2
2のゲート電圧を用いる構成である。
FIG. 8 shows a circuit configuration of the partial second-generation raw drive circuit 73. For input and output, the voltage Vosig is used as an input for voltage detection and for driving the regenerative MOSFET Q22, and the switching transformer 71 is used for switching on / off discrimination.
Of the regenerative MOSFET Q2
This is a configuration using a gate voltage of 2.

【0060】電圧Vosigの電圧の高低の判別は、シャン
トレギュレータIC81、電圧Vosgを分圧させる抵抗
R820、R821、R822、および抵抗R819に
て構成し、出力は抵抗R819を介して、回生動作をオ
ン/オフさせるNPNトランジスタQ82のゲートに入
力される。回生MOSFETQ22のオン/オフ駆動は
スイッチングトランス71の9ピン電圧およびPNPト
ランジスタQ81で行い、ダイオードD81、D82、
D83、D84、D85、D86、抵抗R811、R8
12、R813、R814、R815、R816、R8
17、R818、NPNトランジスタQ82の時定数用
にコンデンサC81が接続されている。
The determination of the level of the voltage Vosig is made up of a shunt regulator IC 81, resistors R820, R821, R822 and a resistor R819 for dividing the voltage Vosg. Is input to the gate of the NPN transistor Q82 to be turned off. The on / off drive of the regenerative MOSFET Q22 is performed by the 9-pin voltage of the switching transformer 71 and the PNP transistor Q81, and the diodes D81, D82,
D83, D84, D85, D86, resistors R811, R8
12, R813, R814, R815, R816, R8
17, a capacitor C81 is connected for the time constant of R818 and the NPN transistor Q82.

【0061】回生の動作を以下に説明する。電圧Vosig
の電圧は、抵抗R820を通じてシャントレギュレータ
IC81のカソード端子と抵抗R819に接続される。
シャントレギュレータIC81のアノード端子−カソー
ド端子間には抵抗R819、R820が直列に接続さ
れ、抵抗R819とR820との接続点がシャントレギ
ュレータIC81のレファレンス端子に入力されてい
る。
The operation of the regeneration will be described below. Voltage Vosig
Is connected to the cathode terminal of the shunt regulator IC 81 and the resistor R819 through the resistor R820.
The resistors R819 and R820 are connected in series between the anode terminal and the cathode terminal of the shunt regulator IC 81, and the connection point between the resistors R819 and R820 is input to the reference terminal of the shunt regulator IC 81.

【0062】すなわち、電圧Vosigが低下した場合、シ
ャントレギュレータIC81のカソード電位は固定され
ているため、NPNトランジスタQ82のベースへの注
入電流は低下する。NPNトランジスタQ82のベース
−エミッタ間には時定数用コンデンサC81が接続され
ているため、NPNトランジスタQ82の導通立ち上が
り時間が遅くなる。
That is, when the voltage Vosig decreases, the cathode current of the shunt regulator IC 81 is fixed, so that the injection current into the base of the NPN transistor Q82 decreases. Since the time constant capacitor C81 is connected between the base and the emitter of the NPN transistor Q82, the conduction rise time of the NPN transistor Q82 is delayed.

【0063】一方、電圧Vosigが増加した場合、シャン
トレギュレータIC81のカソード電位は固定されてい
るため、NPNトランジスタQ82のベースへの注入電
流は増加する。NPNトランジスタQ82のベース−エ
ミッタ間には時定数用コンデンサC81が接続されてい
るため、NPNトランジスタQ82の導通立ち上がり時
間が早くなる。
On the other hand, when the voltage Vosig increases, the current injected into the base of the NPN transistor Q82 increases because the cathode potential of the shunt regulator IC 81 is fixed. Since the time constant capacitor C81 is connected between the base and the emitter of the NPN transistor Q82, the conduction rise time of the NPN transistor Q82 is shortened.

【0064】データ電圧Vdata の出力負荷が軽負荷の
場合には、データ電圧Vdata をフィードバック電圧と
しているため、スイッチング周波数は上昇し、1次側ス
イッチングMOSFETQ21のオン期間、オフ期間共
に短くなる。この時電圧Vosigの出力負荷は大きく変化
しないため、電圧Vosigは低下する。したがって、前記
のように、NPNトランジスタQ82の導通立ち上がり
時間が遅くなる。
When the output load of the data voltage Vdata is a light load, the switching frequency increases and the on-period and the off-period of the primary-side switching MOSFET Q21 become shorter because the data voltage Vdata is a feedback voltage. At this time, the output load of the voltage Vosig does not greatly change, so that the voltage Vosig decreases. Therefore, as described above, the conduction rise time of NPN transistor Q82 is delayed.

【0065】以下に、その動作を説明する。1次側スイ
ッチングMOSFETQ21のオン期間には、トランス
71の9番ピンの電位はマイナスであり、回生MOSF
ETQ22は閾値電圧以下で、オフされている。1次側
スイッチングMOSFETQ21のオフ期間には、回生
MOSFETQ22のボディダイオードを通じて2次側
に電流が流れはじめると共に、トランス71の9番ピン
の電位はプラス(閾値電圧以上)となり、回生MOSF
ETQ22がオンする。したがって、回生MOSFET
Q22にも電流が流れ、2次側にエネルギーを供給す
る。
The operation will be described below. During the ON period of the primary-side switching MOSFET Q21, the potential of the ninth pin of the transformer 71 is negative,
The ETQ 22 is off below the threshold voltage. During the off period of the primary-side switching MOSFET Q21, a current starts to flow to the secondary side through the body diode of the regenerative MOSFET Q22, and the potential of the ninth pin of the transformer 71 becomes positive (threshold voltage or more).
ETQ22 turns on. Therefore, the regenerative MOSFET
Current also flows through Q22 to supply energy to the secondary side.

【0066】一方、コンデンサC81が充電されていく
が、NPNトランジスタQ82の導通立ち上がり時間が
遅くなるので、ベース閾値電圧に達することができず、
NPNトランジスタQ82は非導通状態が保持される。
この結果、回生MOSFETQ22のゲート電圧は保持
され、オン状態が持続するので、回生MOSFETQ2
2へ流れる電流の方向がソース→ドレインからドレイン
→ソースに変わっても、電流は流れ続け、トランス71
にエネルギーを蓄積する。次の1次側スイッチングMO
SFETQ21のオン期間にこのエネルギーを回生させ
ている。
On the other hand, although the capacitor C81 is being charged, the conduction rise time of the NPN transistor Q82 is delayed, so that it cannot reach the base threshold voltage.
NPN transistor Q82 is kept off.
As a result, the gate voltage of the regenerative MOSFET Q22 is held and the ON state is maintained.
Current continues flowing even if the direction of the current flowing to
To store energy. Next primary side switching MO
This energy is regenerated during the ON period of the SFET Q21.

【0067】データ電圧Vdataの出力負荷が中〜重負荷
の場合には、データ電圧Vdata をフィードバック電圧
としているため、スイッチング周波数は低下し、1次側
スイッチングMOSFETQ21のオン期間、オフ期間
共に長くなる。この時電圧Vosigの出力負荷は大きく変
化しないため、電圧Vosigは上昇する。したがって、前
記のように、NPNトランジスタQ82の導通立ち上が
り時間が早くなる。
When the output load of the data voltage Vdata is a medium to heavy load, the switching frequency is reduced and the on-period and off-period of the primary-side switching MOSFET Q21 are lengthened because the data voltage Vdata is a feedback voltage. At this time, since the output load of the voltage Vosig does not change significantly, the voltage Vosig rises. Therefore, as described above, the conduction rise time of NPN transistor Q82 is shortened.

【0068】また、次の1次側スイッチングMOSFE
TQ21のオン期間には、トランス71の9番ピンの電
位はマイナスであり、回生MOSFETQ22は閾値電
圧以下で、オフされている。1次側スイッチングMOS
FETQ21のオフ期間には、回生MOSFETQ22
のボディダイオードを通じて2次側に電流が流れはじめ
ると共に、トランス71の9番ピンの電位はプラス(閾
値電圧以上)となり、回生MOSFETQ22がオンす
る。したがって、回生MOSFETQ22にも電流が流
れ、2次側にエネルギーを供給する。
Also, the next primary-side switching MOSFE
During the ON period of the TQ21, the potential of the ninth pin of the transformer 71 is negative, and the regenerative MOSFET Q22 is at or below the threshold voltage and is off. Primary side switching MOS
During the off period of the FET Q21, the regenerative MOSFET Q22
A current starts to flow to the secondary side through the body diode, and the potential of the ninth pin of the transformer 71 becomes positive (above the threshold voltage), and the regenerative MOSFET Q22 is turned on. Therefore, a current also flows through the regenerative MOSFET Q22 to supply energy to the secondary side.

【0069】そして、コンデンサC81が充電されてい
き、NPNトランジスタQ82の導通立ち上がり時間が
早くなるため、ベース閾値電圧に達し、NPNトランジ
スタQ82は非導通→導通状態に変化する。この結果、
PNPトランジスタQ81がオンし、導通状態となるた
め、回生MOSFETQ22のゲート電圧は閾値以下と
なり、オフされる。したがって、回生MOSFETQ2
2へ流れる電流の方向がソース→ドレインからドレイン
→ソースに変わる時点で、電流は停止する。すなわち、
回生動作が停止し、通常のフライバック方式と同一の動
作となる。
Then, as the capacitor C81 is charged and the conduction rise time of the NPN transistor Q82 is shortened, the voltage reaches the base threshold voltage, and the NPN transistor Q82 changes from non-conduction to conduction. As a result,
Since the PNP transistor Q81 is turned on and becomes conductive, the gate voltage of the regenerative MOSFET Q22 becomes equal to or lower than the threshold value and is turned off. Therefore, the regenerative MOSFET Q2
When the direction of the current flowing to 2 changes from source → drain to drain → source, the current stops. That is,
The regenerative operation stops, and the operation becomes the same as that of the normal flyback method.

【0070】以上の説明から判るように、フライバック
方式で電圧レギュレーションが問題となるデータ電圧V
dataの出力負荷が軽負荷の場合、2次側のエネルギーを
回生させ、巻線出力の電圧レギュレーションの低下を防
止し、データ電圧Vdataの出力負荷が中〜重負荷の場
合、電圧レギュレーションは通常に流れ続けフライバッ
ク方式の電圧レギュレーションと同等になる。
As can be understood from the above description, the data voltage V at which voltage regulation becomes a problem in the flyback system is considered.
When the output load of data is light, the energy on the secondary side is regenerated, preventing the voltage regulation of the winding output from lowering. When the output load of the data voltage Vdata is medium to heavy, the voltage regulation is normally It keeps flowing and becomes equivalent to the flyback voltage regulation.

【0071】(実施の形態4)以下、本発明の実施の形
態4によるプラズマディスプレイ装置について、図9、
図10を用いて説明する。
Embodiment 4 Hereinafter, a plasma display device according to Embodiment 4 of the present invention will be described with reference to FIG.
This will be described with reference to FIG.

【0072】図9は本発明の実施の形態4によるプラズ
マディスプレイ装置900における要部回路構成を示し
ている。なお、図9において、PDPパネル11、ノイ
ズフィルタ121、ダウンコンバータ電源回路42、ス
タンバイ電源回路14、マイコン15、PDP駆動回路
161、映像処理回路162、映像音声入力回路17、
音声処理回路163、スピーカ18は図1と同一であ
り、またダウンコンバータ電源回路42は図4と同一で
ある。
FIG. 9 shows a main circuit configuration of a plasma display device 900 according to the fourth embodiment of the present invention. In FIG. 9, the PDP panel 11, the noise filter 121, the down converter power circuit 42, the standby power circuit 14, the microcomputer 15, the PDP drive circuit 161, the video processing circuit 162, the video / audio input circuit 17,
The audio processing circuit 163 and the speaker 18 are the same as those in FIG. 1, and the down converter power supply circuit 42 is the same as in FIG.

【0073】このプラズマディスプレイ装置900は、
商用AC電源19に接続され、ノイズフィルタ121、
AC−DC電源回路91として、力率改善回路122
1、整流回路1222により整流され、単一のAC−D
Cコンバータ電源回路である部分2次回生コンバータ回
路911を通して変換され、おのおのの巻線電源出力は
ドロッパ電源回路421、チョッパ電源回路132で電
圧をダウンコンバ−トし、必要な複数の電源電圧を給電
する。
This plasma display device 900
Connected to the commercial AC power supply 19, the noise filter 121,
As the AC-DC power supply circuit 91, a power factor correction circuit 122
1. A single AC-D rectified by the rectifier circuit 1222
The power is converted through the second-stage raw converter circuit 911 which is a C converter power supply circuit, and the output of each winding power supply is down-converted by the dropper power supply circuit 421 and the chopper power supply circuit 132 to supply a plurality of necessary power supply voltages. I do.

【0074】部分2次回生コンバータ回路911の構成
を図10に示す。ブリッジダイオードD1222、平滑
コンデンサC1222からなる整流回路1222で商用
AC電源19は整流され、部分2次回生コンバータ回路
911に給電される。プラズマ放電を維持させる放電維
持電圧Vsusとして、例えば180V、ダウンコンバー
タ電源回路42を構成するドロッパ電源回路4211
に、例えば142V、ドロッパ電源回路4212に、例
えば67V、ドロッパ電源回路4213に、例えば17
Vを出力し、図示していないがチョッパ電源回路131
2に所定の電圧Vosig、例えば13Vを出力する。音声
処理用電源V+s、V-s、例えば12V、−12Vは巻線
出力を直接出力している。
FIG. 10 shows the configuration of the partial second-order raw converter circuit 911. The commercial AC power supply 19 is rectified by the rectifier circuit 1222 including the bridge diode D1222 and the smoothing capacitor C1222, and is supplied to the partial second-generation converter circuit 911. The discharge sustaining voltage Vsus for maintaining the plasma discharge is, for example, 180 V, and the dropper power supply circuit 4211 constituting the down converter power supply circuit 42
For example, a 142V, dropper power supply circuit 4212, for example, 67V, a dropper power supply circuit 4213, for example, 17V
V and outputs a chopper power supply circuit 131 (not shown).
2, a predetermined voltage Vosig, for example, 13 V is output. The audio processing power supplies V + s and V-s, for example, 12 V and -12 V output the winding output directly.

【0075】ドロッパ電源回路4211は、放電状態を
リセットさせるのに必要なBK電圧Vbk、140Vに変
換し、ドロッパ電源回路4212はデータ電圧Vdata、
65Vに変換し、ドロッパ電源回路4213は、プラズ
マディスプレイの駆動用電圧Vdrv、例えば15Vに変
換し、プラズマディスプレイを駆動する。
The dropper power supply circuit 4211 converts the BK voltage Vbk and 140 V necessary to reset the discharge state, and the dropper power supply circuit 4212 converts the data voltage Vdata,
The voltage is converted to 65 V, and the dropper power supply circuit 4213 converts the voltage to a driving voltage Vdrv for the plasma display, for example, 15 V, and drives the plasma display.

【0076】部分2次回生コンバータ回路911の主な
構成は、スイッチングトランス101、AC−DCコン
バータ制御回路102、2次回生駆動回路103、スイ
ッチングMOSFETQ101、回生MOSFETQ1
02からなる。
The main configuration of the partial second-generation converter circuit 911 includes a switching transformer 101, an AC-DC converter control circuit 102, a second-generation raw drive circuit 103, a switching MOSFET Q101, and a regenerative MOSFET Q1.
02.

【0077】スイッチングトランス101の1次巻線
(1−2ピン間)は、スイッチングMOSFETQ10
1により電流がオン/オフされ、2次側および1次側電
源巻線(3−4ピン間)にエネルギーを伝達する。1次
側電源巻線(3−4ピン間)出力は、ダイオードD5
1、コンデンサC51により整流され、1次側電源とし
てAC−DCコンバータ制御回路102に給電する。2
次側電源巻線出力は、それぞれ回生MOSFETQ10
2およびボディダイオードD54、D55、D56、コ
ンデンサC52、C53、C54、C55にて整流さ
れ、電源出力として後段の回路に給電する。スイッチン
グ周波数は、例えば65kHz〜100kHzで、スイ
ッチング動作させている。
The primary winding (between pins 1-2) of the switching transformer 101 is connected to a switching MOSFET Q10.
The current is turned on / off by 1 to transfer energy to the secondary side and primary side power supply windings (between pins 3 and 4). The output of the primary-side power winding (between pins 3 and 4) is a diode D5
1. The power is rectified by the capacitor C51 and supplied to the AC-DC converter control circuit 102 as a primary power supply. 2
The output of the secondary side power supply winding is
2, and rectified by the body diodes D54, D55, D56, capacitors C52, C53, C54, and C55, and are supplied to a subsequent circuit as a power supply output. The switching operation is performed at a switching frequency of, for example, 65 kHz to 100 kHz.

【0078】また、出力負荷が大きく且つ負荷変動の大
きい放電維持電圧Vsusを安定化電圧として出力し、そ
してその放電維持電圧VsusはダイオードD101、シ
ャントレギュレータIC101、抵抗R101、R10
2、R103にて1次側に電圧フィードバックさせてい
る。加えて、放電維持電圧Vsus用巻線(5−6ピン
間)の6ピンは回生MOSFETQ102のドレインに
接続され、回生MOSFETQ102のソースは接地さ
れている。
Further, a sustaining voltage Vsus having a large output load and a large load variation is output as a stabilizing voltage, and the sustaining voltage Vsus is a diode D101, a shunt regulator IC101, and resistors R101 and R10.
2. The voltage is fed back to the primary side at R103. In addition, pin 6 of the discharge sustaining voltage Vsus winding (between pins 5 and 6) is connected to the drain of the regenerative MOSFET Q102, and the source of the regenerative MOSFET Q102 is grounded.

【0079】スイッチングのオン/オフタイミングはス
イッチングトランス101の9ピン電圧から検出し、2
次側負荷が軽負荷の場合、2次回生駆動回路103によ
りスイッチングオフ期間に、回生MOSFETQ102
をオンし、2次側のエネルギーを1次側に回生させてい
る。中〜重負荷の場合は、電圧フィードバックさせたフ
ライバック方式の駆動をさせる。したがって、中〜重負
荷では回生動作がないため、トランスの銅損およびヒス
テリシス損を低減できるので、通常のフライバックトラ
ンスのサイズでの使用が可能である。
The switching on / off timing is detected from the voltage at pin 9 of the switching transformer 101,
When the secondary load is a light load, the regenerative MOSFET Q102
Is turned on to regenerate the energy on the secondary side to the primary side. In the case of a medium to heavy load, the flyback drive with voltage feedback is performed. Therefore, since there is no regenerative operation at a medium to heavy load, the copper loss and the hysteresis loss of the transformer can be reduced, so that the flyback transformer can be used in the size of a normal flyback transformer.

【0080】2次回生の動作は、実施の形態3とほぼ同
一であり、本実施の形態4では、2次側最大負荷を有す
る放電維持電圧Vsus巻線電圧で2次回生を行っている
点が異なる。また、放電維持電圧Vsus、データ電圧Vd
ataの出力負荷の増減は同一タイミングで発生するた
め、軽負荷時に回生をかけていない巻線出力であるデー
タ電圧Vdataの電圧レギュレーションも安定して得ら
れ、単一の部分2次回生コンバータ回路でAC−DCコ
ンバータ回路で構成することができる。
The operation of the second generation is almost the same as that of the third embodiment. In the fourth embodiment, the second generation is performed at the discharge sustaining voltage Vsus winding voltage having the secondary maximum load. Are different. Further, the sustaining voltage Vsus and the data voltage Vd
Since the increase or decrease of the output load of ata occurs at the same timing, the voltage regulation of the data voltage Vdata, which is the winding output that is not regenerated at light load, can be obtained stably, and the single-part 2nd-order raw converter circuit can be used. It can be constituted by an AC-DC converter circuit.

【0081】以上の説明から判るように、フライバック
方式で電圧レギュレーションが問題となる放電維持電圧
Vsusの出力負荷が軽負荷の場合、2次側のエネルギー
を回生させ、巻線出力の電圧レギュレーションの低下を
防止し、データ電圧Vsusの出力負荷が中〜重負荷の場
合、電圧レギュレーションは通常に流れ続けフライバッ
ク方式の電圧レギュレーションと同等になる。
As can be seen from the above description, when the output load of the discharge sustaining voltage Vsus at which the voltage regulation becomes a problem in the flyback method is a light load, the energy on the secondary side is regenerated and the voltage regulation of the winding output is reduced. When the output load of the data voltage Vsus is medium to heavy load, the voltage regulation continues to flow normally and becomes equivalent to the flyback type voltage regulation.

【0082】なお、以上の説明では、トランスの2次側
出力数を定めて説明したが、出力数は限定されるもので
はなく、回路構成上の増減があっても同様に実施可能で
ある。
In the above description, the number of outputs on the secondary side of the transformer is determined and described. However, the number of outputs is not limited, and the present invention can be similarly implemented even if there is an increase or decrease in the circuit configuration.

【0083】[0083]

【発明の効果】以上の説明から明らかなように、本発明
にかかるプラズマディスプレイ装置によれば、1次側か
ら2次側に伝達されたエネルギーのうち過剰なエネルギ
ーを1次側に回生させているので、出力負荷が大きく且
つ負荷変動の大きい巻線出力を持つ多出力AC−DCコ
ンバータ回路の電圧レギュレーションを安定化させるこ
とができ、しかもドロッパ−電源回路による電力損失を
低減できるという効果が得られる。
As is apparent from the above description, according to the plasma display device of the present invention, of the energy transmitted from the primary side to the secondary side, excess energy is regenerated to the primary side. Therefore, the voltage regulation of the multi-output AC-DC converter circuit having a large output load and a winding output having a large load variation can be stabilized, and the power loss due to the dropper-power supply circuit can be reduced. Can be

【0084】加えて、プラズマディスプレイ装置の消費
電力が200W程度であれば、複数のAC−DCコンバ
ータ回路でなく、単一のAC−DCコンバータ回路でA
C−DC電源回路を構成でき、部品点数を削減でき安価
なプラズマディスプレイ装置を提供できるという効果が
得られる。
In addition, if the power consumption of the plasma display device is about 200 W, a single AC-DC converter circuit may be used instead of a plurality of AC-DC converter circuits.
The C-DC power supply circuit can be configured, the number of parts can be reduced, and an inexpensive plasma display device can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1によるプラズマディスプ
レイ装置の回路ブロック図
FIG. 1 is a circuit block diagram of a plasma display device according to a first embodiment of the present invention.

【図2】図1の2次回生コンバータ回路の要部構成を示
す回路図
FIG. 2 is a circuit diagram showing a main configuration of a second-order raw converter circuit of FIG. 1;

【図3】図2の2次回生駆動回路の要部構成を示す回路
FIG. 3 is a circuit diagram showing a configuration of a main part of a second-generation raw drive circuit of FIG. 2;

【図4】本発明の実施の形態2によるプラズマディスプ
レイ装置の回路ブロック図
FIG. 4 is a circuit block diagram of a plasma display device according to a second embodiment of the present invention.

【図5】図4の2次回生コンバータ回路の要部構成を示
す回路図
FIG. 5 is a circuit diagram showing a configuration of a main part of the second-order raw converter circuit of FIG. 4;

【図6】本発明の実施の形態3によるプラズマディスプ
レイ装置の回路ブロック図
FIG. 6 is a circuit block diagram of a plasma display device according to a third embodiment of the present invention.

【図7】図6の部分2次回生コンバータ回路の要部構成
を示す回路図
FIG. 7 is a circuit diagram showing a configuration of a main part of a partial second-generation converter circuit of FIG. 6;

【図8】図7の部分2次回生駆動回路の要部構成を示す
回路図
8 is a circuit diagram showing a configuration of a main part of a partial second-generation raw drive circuit of FIG. 7;

【図9】本発明の実施の形態4によるプラズマディスプ
レイ装置の回路ブロック図
FIG. 9 is a circuit block diagram of a plasma display device according to a fourth embodiment of the present invention.

【図10】図9の部分2次回生コンバータ回路の要部構
成を示す回路図
FIG. 10 is a circuit diagram showing a configuration of a main part of the partial second-generation converter circuit of FIG. 9;

【図11】プラズマディスプレイのパネル構造を示す概
略構成図
FIG. 11 is a schematic configuration diagram showing a panel structure of a plasma display.

【図12】同パネルの電極配線の一例を示す構成図FIG. 12 is a configuration diagram showing an example of electrode wiring of the panel.

【図13】従来のプラズマディスプレイ装置の回路ブロ
ック図
FIG. 13 is a circuit block diagram of a conventional plasma display device.

【符号の説明】[Explanation of symbols]

11 PDPパネル 19 商用AC電源 100、400、600、900 プラズマディスプレ
イ装置 122 AC−DC電源回路 161 PDP駆動回路 162 映像処理回路 611、911 部分2次回生コンバータ回路 1223 AC−DCコンバータ回路 1224、411 2次回生コンバータ回路
Reference Signs List 11 PDP panel 19 Commercial AC power supply 100, 400, 600, 900 Plasma display device 122 AC-DC power supply circuit 161 PDP drive circuit 162 Video processing circuit 611, 911 Partial second-generation converter circuit 1223 AC-DC converter circuit 1224, 411 2 Next-generation converter circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 濃野 和彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C080 AA05 BB05 DD26 FF03 HH02 HH04 JJ02 JJ03 JJ06  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kazuhiko Minno 1006 Kazuma Kadoma, Kadoma City, Osaka Prefecture F-term in Matsushita Electric Industrial Co., Ltd. (reference) 5C080 AA05 BB05 DD26 FF03 HH02 HH04 JJ02 JJ03 JJ06

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも前面側が透明な一対の基板を
基板間に放電空間が形成されるように対向配置するとと
もに基板に電極群を配置したPDPパネルと、このPD
Pパネルに信号を印加して表示を行う表示駆動回路部
と、この表示駆動回路部に駆動電圧を供給する電源回路
部とを有し、前記電源回路部に、2次側のエネルギーを
1次側に回生させることで出力電源電圧を安定化させる
フライバック方式の2次回生コンバータ回路を設けたこ
とを特徴とするプラズマディスプレイ装置。
1. A PDP panel in which at least a pair of substrates whose front sides are transparent are opposed to each other so that a discharge space is formed between the substrates, and an electrode group is disposed on the substrates.
A display drive circuit unit for applying a signal to the P panel to perform display; and a power supply circuit unit for supplying a drive voltage to the display drive circuit unit. And a flyback type secondary converter circuit for stabilizing an output power supply voltage by regenerating the output power supply voltage on the side of the plasma display device.
【請求項2】 電源回路部に複数のAC−DCコンバー
タ回路を用い、かつ複数のAC−DCコンバータ回路の
うち少なくとも1つをフライバック方式の2次回生コン
バータ回路を用いた請求項1に記載のプラズマディスプ
レイ装置。
2. The power supply circuit according to claim 1, wherein a plurality of AC-DC converter circuits are used, and at least one of the plurality of AC-DC converter circuits is a flyback type secondary converter circuit. Plasma display device.
【請求項3】 2次回生コンバータ回路の出力が、少な
くともPDPパネル駆動用電源電圧、映像処理回路用電
源電圧およびマイコン用電源電圧であり、PDPパネル
駆動用電源電圧を回生させるように構成したことを特徴
とする請求項1に記載のプラズマディスプレイ装置。
3. The power supply voltage for driving the PDP panel, the power supply voltage for the video processing circuit, and the power supply voltage for the microcomputer are at least output from the second-generation converter circuit, and the power supply voltage for driving the PDP panel is regenerated. The plasma display device according to claim 1, wherein:
【請求項4】 PDPパネルの放電維持電圧用出力を回
生させるように構成したことを特徴とする請求項1に記
載のプラズマディスプレイ装置。
4. The plasma display device according to claim 1, wherein an output for a sustaining voltage of the PDP panel is regenerated.
【請求項5】 少なくとも前面側が透明な一対の基板を
基板間に放電空間が形成されるように対向配置するとと
もに基板に電極群を配置したPDPパネルと、このPD
Pパネルに信号を印加して表示を行う表示駆動回路部
と、この表示駆動回路部に駆動電圧を供給する電源回路
部とを有し、前記電源回路部に、軽負荷時には2次側の
エネルギーを1次側に回生させることで出力電源電圧を
安定化させ、重負荷時には通常のフライバック方式にて
2次側にエネルギーを伝達させるフライバック方式の部
分2次回生コンバータ回路を設けたことを特徴とするプ
ラズマディスプレイ装置。
5. A PDP panel in which at least a pair of substrates whose front sides are transparent are opposed to each other so that a discharge space is formed between the substrates, and an electrode group is disposed on the substrates.
A display drive circuit unit for applying a signal to the P panel to perform display, and a power supply circuit unit for supplying a drive voltage to the display drive circuit unit; That the output power supply voltage is stabilized by regenerating power to the primary side, and a flyback type partial secondary converter circuit that transfers energy to the secondary side by the normal flyback method under heavy load is provided. Characteristic plasma display device.
【請求項6】 電源回路部に複数のAC−DCコンバー
タ回路を用い、かつ複数のAC−DCコンバータ回路の
うち少なくとも1つをフライバック方式の部分2次回生
コンバータ回路を用いた請求項5に記載のプラズマディ
スプレイ装置。
6. The power supply circuit according to claim 5, wherein a plurality of AC-DC converter circuits are used, and at least one of the plurality of AC-DC converter circuits is a flyback type partial second-generation converter circuit. The plasma display device according to the above.
【請求項7】 部分2次回生コンバータ回路の出力が、
少なくともPDPパネル駆動用電源電圧、映像処理回路
用電源電圧およびマイコン用電源電圧であり、PDPパ
ネル駆動用電源電圧を安定化電圧とし回生させるように
構成したことを特徴とする請求項5に記載のプラズマデ
ィスプレイ装置。
7. The output of the partial 2nd-order raw converter circuit is:
The power supply voltage for driving a PDP panel, a power supply voltage for a video processing circuit, and a power supply voltage for a microcomputer, wherein the power supply voltage for driving the PDP panel is regenerated as a stabilized voltage. Plasma display device.
【請求項8】 電源回路部が、部分2次回生コンバータ
回路とフライバック方式からなるAC−DCコンバータ
回路とを具備し、部分2次回生コンバータ回路のスイッ
チング周波数を前記AC−DCコンバータ回路のスイッ
チング周波数より低くしたことを特徴とする請求項5に
記載のプラズマディスプレイ装置。
8. A power supply circuit section comprising a partial secondary power converter circuit and a flyback type AC-DC converter circuit, wherein a switching frequency of the partial secondary power converter circuit is switched by the AC-DC converter circuit. The plasma display device according to claim 5, wherein the frequency is lower than the frequency.
【請求項9】 PDPパネルの放電維持電圧用出力を回
生させるように構成したことを特徴とする請求項5に記
載のプラズマディスプレイ装置。
9. The plasma display device according to claim 5, wherein an output for a sustaining voltage of the PDP panel is regenerated.
JP2001158734A 2001-05-28 2001-05-28 Plasma display device Expired - Fee Related JP4797279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001158734A JP4797279B2 (en) 2001-05-28 2001-05-28 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001158734A JP4797279B2 (en) 2001-05-28 2001-05-28 Plasma display device

Publications (2)

Publication Number Publication Date
JP2002351379A true JP2002351379A (en) 2002-12-06
JP4797279B2 JP4797279B2 (en) 2011-10-19

Family

ID=19002408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001158734A Expired - Fee Related JP4797279B2 (en) 2001-05-28 2001-05-28 Plasma display device

Country Status (1)

Country Link
JP (1) JP4797279B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010779A (en) * 2003-06-20 2005-01-13 Samsung Electronics Co Ltd High-efficiency power supply apparatus for display panel driving system and designing method thereof
WO2006008954A1 (en) * 2004-07-21 2006-01-26 Matsushita Electric Industrial Co., Ltd. Plasma display device
KR100578963B1 (en) * 2004-01-29 2006-05-12 삼성에스디아이 주식회사 Driving apparatus and method of plasma display panel and plasma display device
KR100726665B1 (en) 2005-09-22 2007-06-12 엘지전자 주식회사 Plasma Display Apparatus
CN100433099C (en) * 2004-07-21 2008-11-12 松下电器产业株式会社 Plasma display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06339266A (en) * 1993-05-26 1994-12-06 Nec Corp Flyback converter using mos transistor as synchronous rectifier
JP2000148093A (en) * 1998-11-13 2000-05-26 Fujitsu Ltd Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06339266A (en) * 1993-05-26 1994-12-06 Nec Corp Flyback converter using mos transistor as synchronous rectifier
JP2000148093A (en) * 1998-11-13 2000-05-26 Fujitsu Ltd Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005010779A (en) * 2003-06-20 2005-01-13 Samsung Electronics Co Ltd High-efficiency power supply apparatus for display panel driving system and designing method thereof
CN100355195C (en) * 2003-06-20 2007-12-12 三星电子株式会社 High-efficiency power supply apparatus used with a display panel driving system and method thereof
KR100578963B1 (en) * 2004-01-29 2006-05-12 삼성에스디아이 주식회사 Driving apparatus and method of plasma display panel and plasma display device
WO2006008954A1 (en) * 2004-07-21 2006-01-26 Matsushita Electric Industrial Co., Ltd. Plasma display device
CN100433099C (en) * 2004-07-21 2008-11-12 松下电器产业株式会社 Plasma display device
US7710356B2 (en) 2004-07-21 2010-05-04 Panasonic Corporation Plasma display device
JP4770736B2 (en) * 2004-07-21 2011-09-14 パナソニック株式会社 Plasma display device
KR100726665B1 (en) 2005-09-22 2007-06-12 엘지전자 주식회사 Plasma Display Apparatus

Also Published As

Publication number Publication date
JP4797279B2 (en) 2011-10-19

Similar Documents

Publication Publication Date Title
JP4901029B2 (en) Sustainable discharge circuit for AC plasma display panel
TWI223225B (en) Plasma display panel and method of driving the same
EP1635318A2 (en) Energy recovery apparatus and method for a plasma display panel
JP2002351379A (en) Plasma display device
US20090027929A1 (en) Power supply circuit of image display apparatus
JP2007164138A (en) Plasma display apparatus
JP3269451B2 (en) Display device drive circuit
US20020126068A1 (en) Method and apparatus for driving capillary discharge plasma display panel
CN100555368C (en) Plasma display panel device and driving method thereof
JP2004326104A (en) Energy recovery apparatus of plasma display panel and driving apparatus for plasma display panel equipped with the same
US8344708B2 (en) Switching mode power supply circuit for plasma display panel
US20060103605A1 (en) Plasma display panel driving apparatus
US20070085769A1 (en) Energy recovery circuit for display panel and driving apparatus with the same
JP4276157B2 (en) Plasma display panel and driving method thereof
KR20050114157A (en) Power supply device for plasma display panel and plasma display pane comprising the same
KR100603339B1 (en) Zero voltage switching dc-dc converter for driving display panel
KR20080010582A (en) Plasma display device and power device thereof
US7791564B2 (en) Plasma display apparatus
KR20060004390A (en) Device for driving plasma display panel including energy recovery circuit
US20090309861A1 (en) Power supply and plasma display device having the same
JP2002108282A (en) Plane display device and driving method therefor
JP2007011099A (en) Capacitive load drive circuit
KR100537625B1 (en) Discharge display apparatus wherein electric potentials are effectively disconnected
KR100719577B1 (en) Apparatus of driving display panel
KR100593068B1 (en) Driving Apparatus of Plasma Display Panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees