JP2002346738A - 電子部品のリード端子へのメッキ方法。 - Google Patents

電子部品のリード端子へのメッキ方法。

Info

Publication number
JP2002346738A
JP2002346738A JP2001156456A JP2001156456A JP2002346738A JP 2002346738 A JP2002346738 A JP 2002346738A JP 2001156456 A JP2001156456 A JP 2001156456A JP 2001156456 A JP2001156456 A JP 2001156456A JP 2002346738 A JP2002346738 A JP 2002346738A
Authority
JP
Japan
Prior art keywords
plating
solder
lead terminal
lead
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001156456A
Other languages
English (en)
Inventor
Shinichiro Mikami
信一郎 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daishinku Corp
Original Assignee
Daishinku Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daishinku Corp filed Critical Daishinku Corp
Priority to JP2001156456A priority Critical patent/JP2002346738A/ja
Publication of JP2002346738A publication Critical patent/JP2002346738A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coating With Molten Metal (AREA)

Abstract

(57)【要約】 【課題】 実装基板への実装を容易にするとともに、実
装時の接合性を向上させるとともに、品質の安定した安
価な電子部品を提供する。 【解決手段】 表面にNi被膜が形成されたリード端子
を有する電子部品において、当該リード端子に対しSn
−0.75Cuメッキ膜をディップ形成法により形成す
るにあたり、ディップ形成によるメッキ処理温度をメッ
キ材料の融点より、略20〜40℃高く設定した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は水晶振動子等の電子部品
のリード端子に形成するメッキ方法に関するものであ
る。
【0002】
【従来の技術】水晶振動子等の電子部品においては、半
田等の低融点金属による実装基板への接続を確実に行う
ために、予めリード端子の表面処理として半田メッキ等
を形成することがある。半田メッキの形成はリード端子
の半田メッキ形成予定部分を半田ディップ浴に所定時間
浸漬(ディップ)処理して、リード端子の表面に所定厚
さの半田層を形成していた。
【0003】半田メッキを行う手順を図1各図とともに
説明する。図1においては、金属シェルにガラス等の絶
縁材料を介して2本のリード端子が一体的に形成された
ベース1を例示しており、このベース1のアウター側
(下方側)のリード端子に半田メッキを行う。リード端
子の構成は、例えば細線状のコバール(kovar)を心材と
し、心材の表面に無電解メッキ処理によりNi被膜を形
成したものを用いている。当該Ni被膜は、リード端子
の耐食性を高めるために形成する。図1(b)に示すよ
うにリード端子を半田ディップ浴Bに所定時間浸漬し、
これを引き上げることにより図1(c)に示すようにア
ウター側のリード端子表面に半田層Sが形成される。
【0004】
【発明が解決しようとする課題】一般的に、上記半田メ
ッキに用いる半田ディップ浴の温度は、高いほど被膜形
成の作業性に優れ、被膜の膜厚も均一になることが知ら
れている。従来においてはこのような知見に基づいて、
半田メッキ条件(温度等)を決定していた。
【0005】しかしながら、半田ディップ浴の温度が高
い状態で半田メッキ処理を行った電子部品においては、
リード端子部分を実装基板に半田付けする際、半田のぬ
れ性が悪くなり、接合性が低下する傾向があった。この
ような接合性の低下は半田被膜を厚くすることにより回
避することが知られているが、膜厚を厚くする場合、品
質バラツキを少なく製造することが困難であり、また材
料コストが高くなることと相俟って、全体としてコスト
高になるという問題があった。また膜厚が厚くなると、
実装基板へのリード端子の挿入が困難になり、特に自動
挿入機を用いて実装を行った場合、実装エラーとなり、
作業性の低下を招いていた。
【0006】本発明は上記問題点を解決するためになさ
れたもので、実装基板への実装を容易にするとともに、
実装時の接合性を向上させるとともに、品質の安定した
安価な電子部品を提供することを目的とするものであ
る。
【0007】
【課題を解決するための手段】本発明はメッキ処理温度
すなわちディップ浴の温度によって、メッキ膜の特にそ
の表層部状態が異なることを新たに知見し、当該知見に
基づいてなされたもので、次の構成により課題を解決す
ることができる。
【0008】すなわち、請求項1に示すように、心材表
面にNi被膜が形成されたリード端子を有する電子部品
において、当該リード端子に対しメッキ膜をディップ形
成法により形成するにあたり、ディップ形成によるメッ
キ処理温度をメッキ材料の融点より、略20〜40℃高
く設定したことを特徴とする、電子部品のリード端子へ
のメッキ方法である。
【0009】上述のメッキ材料は有害なPbを用いない
Sn単体あるいはSn合金としたり、より具体的には上
述のメッキ材料がSn−Cu系合金またはSn−Ag−
Cu系合金を用いてもよい。これにより環境問題にも配
慮したメッキ膜を形成することができる。
【0010】また請求項4に示すように、メッキ膜厚を
2〜5μmとすると好ましく、本メッキ方法によれば、
メッキ膜厚を薄くしても表層部へのNi析出が少なく、
製造が容易で安価なメッキ方法を得ることができる。ま
た実装基板への挿入もスムーズに行うことができる。
【0011】本発明者は、上記実装基板への接合性の低
下原因を究明するために、鋭意検討を行った結果、半田
等のメッキ膜の下層に形成されたNi被膜が上記接合性
に影響を与えていることがわかった。例えばSn−0.75
Cu無鉛半田を用いた半田メッキ膜(メッキ処理温度約
300℃、膜厚約3.5μm)のサンプルにおいて、そ
の表層部の各金属材料の元素濃度をエネルギー分散型X
線分析装置により調査したところ、表層部のNi濃度が
比較的高く、また実装基板への接合性も低下していた。
ところがメッキ膜の膜厚を約6μmと厚くした接合性の
良好なサンプルについても同様の調査をしたところ、表
層部にはNiがほとんど検出されなかった。従って、下
層のNiが半田等のメッキ膜の表層部にまで拡散が進ん
だ場合、接合性が低下していることが判明した。この接
合性の低下要因は、表層部に現れたNiが酸化し、メッ
キ膜のぬれ性が低下することによると考えられる。
【0012】さらに本発明者が検討を重ねた結果、上記
Niのメッキ膜表層部への析出はメッキ処理温度(ディ
ップ浴温度)に関連していることを新たに知見した。す
なわち、図1に示すようなベースのリード端子につい
て、ディップ浴の温度を235℃から300℃まで5段
階に異ならせてメッキ処理したところ、図2に示すよう
に、メッキ処理温度が下がるに従って、リード端子の表
層部におけるNi濃度が急激に低下していることを確認
した。当該検証実験は2種類のベースについて行い、サ
ンプルAはリード端子にSn−Cu系無鉛半田をメッキ
したもの、サンプルBはリード端子にSn−Ag−Cu
系無鉛半田をメッキしたものである。それぞれのベース
のリード端子は、心材がコバールで、その表面にNi被
膜を無電解メッキの手法により、約4〜6μmの厚さで
形成したものであり、当該Ni被膜の表面に無鉛半田を
メッキ(ディップ形成)処理により約3.5μmの厚さ
で形成した。当該無鉛半田組成の詳細はSn−0.75
Cu(融点227℃)とSn−3.0Ag−0.5Cu
(融点217〜219℃)の2種類である。サンプルは
5段階のメッキ温度毎に各10個について検証し、メッ
キ表層部において検出されたNi濃度の平均値を示し
た。図2から、いずれの半田メッキ処理品(サンプル
A,B)もメッキ処理温度が低い場合は、表層部におけ
るNi析出がほとんど認められないが、メッキ処理温度
が高くなるにつれてNi析出が認められ、特に各半田の
融点より40℃以上越えた場合、急激にNi濃度が増加
しており、表層部におけるNi析出がメッキ処理温度に
依存していることが理解できる。
【0013】またメッキ膜厚(半田メッキ膜厚)に対す
るNi析出についても確認を行った。すなわち半田メッ
キ膜厚を1〜6μmの間で1μm毎に異ならせたサンプ
ルを用意し、ディップによるメッキ処理後の表層部にお
けるNi元素濃度について調べた。当該検証実験に用い
たベースの基本構成は上述の検証実験に用いたものと同
様であり、250℃でメッキ処理を行った。サンプルは
各10個であり、Ni被膜の表面に前記2種類の無鉛半
田を形成した。図3の実験結果グラフに示すとおり、メ
ッキ厚が2μm未満ではNi析出濃度がかなり高くなっ
ているが、2μmでは急激に減少し2μm以上では膜厚
が増加するにつれ漸減し、2μm以上では実用上ほとん
ど無視できる程度の濃度であった。
【0014】なお、メッキ膜厚が例えば6μm以上と厚
くなると、膜厚のバラツキ、膜表面のムラが大きくなる
等品質バラツキが大きくなり、また材料コスト高あるい
は実装基板への実装エラーが生じる等の問題を回避する
ことができる。
【0015】次に上記メッキ処理を行ったサンプルにつ
いて、実装基板との接合性を測るために半田ぬれ性につ
いて確認を行った。すなわち、上記メッキ処理をした各
サンプルについて、実装基板と接合する際に用いる半田
(低融点金属接合材)に対するゼロクロスタイム特性を
確認した。ゼロクロスタイム特性は半田浴に試験片を浸
漬し、その試験片の濡れ性を測るもので、値が小さいほ
ど濡れ性が良好であることを示している。
【0016】図4〜図7はゼロクロスタイム特性を示
し、それぞれ半田浴を異ならせている。図4は検証に用
いる半田浴に245℃のSn−3.0Ag−0.5Cu無
鉛半田を用い、図5は検証に用いる半田浴に245℃の
Sn−0.75Cu無鉛半田を用いている。また図6は
検証に用いる半田浴に245℃のSn−2.5Ag−1
Bi−0.5Cu無鉛半田を用い、図7は検証に用いる
半田浴に230℃の共晶半田を用いている。なお、各図
において横軸は各メッキ処理温度を示し、当該処理温度
に対するゼロクロスタイム特性を測定している。
【0017】いずれの検証実験においても、半田浴の種
類にかかわらずメッキ処理温度が低いほどゼロクロスタ
イム特性が良好であり、高くなるにつれて当該特性が低
下している。特にメッキ材料の融点を超える温度が、4
0℃以下となるよう設定した範囲内においては両特性が
良好である。40℃を超えるとゼロクロスタイム特性お
よび濡れ力特性とも大きく悪化している。
【0018】また、メッキ材料の融点を超える温度が2
0℃以下の場合は、ディップ形成によるメッキ処理時間
が長くなる。例えば通常のメッキ処理時間は約2秒であ
るが、メッキ材料の融点を約10℃越える条件下ではメ
ッキ処理時間が5秒程度必要とし、作業性が大きく低下
する。またメッキのムラ(メッキ厚のバラツキ)が大き
くなり、実装基板への信頼性面でも好ましくない。
【0019】従って、上記検証実験により、メッキ処理
温度すなわちディップ浴温度を、メッキ材料の融点より
20〜40℃高い範囲に設定した場合、実装基板との接
合性を良好に保ち、また接合作業も向上するとの知見を
得た。
【0020】
【実施例】本発明の第1の実施例について、図面を参照
して説明する。メッキ処理対象物は図1に示すように水
晶振動子等に用いられるハーメチックシール用のベース
である。当該ベース1は図8に示すように、金属シェル
11と2本のリード端子12,13と絶縁ガラス14と
からなり、リード端子は、細線状のコバール(kovar)を
心材としている。金属シェル11の上面には2つの貫通
孔が形成されており、当該貫通孔を前記リード端子1
2,13が貫通した状態で配置される。金属シェル11
とリード端子12,13は絶縁ガラス14にて各々電気
的に独立した状態でガラス焼成技術を用いて一体的に固
着される。
【0021】次に一体的に焼成されたベースを酸洗浄お
よび化学研磨(エッチング)処理し、金属表面の洗浄や
浸炭部分の除去を行う。その後所定厚みの無電解Niメ
ッキを行うが、本実施例では4〜6μmのメッキ厚を得
ている。
【0022】そしてリード端子のアウターリード部分の
一部に対し無鉛半田メッキを行うが、前処理としてメッ
キ対象部分を活性化処理する。具体的にはフラックス浴
にリード端子のメッキ対象部分を所定時間浸漬する。そ
の後、Sn−0.75Cuの無鉛半田ディップ浴(25
0℃)に当該リード端子を所定時間浸漬する。ディップ
浴には複数箇所に熱電対が設けられ、メッキ処理温度
(例えば250℃)に保たれるよう制御される。なお、
メッキ膜厚はディップ浴に浸漬(引き下げ)する速度あ
るいは引き下る速度を可変することにより制御できる。
例えば特許第2690513号には引き上げ速度を適宜
可変することにより膜厚の制御を行う旨が開示されてい
るが、このような手法を用いるとよい。
【0023】また一般に半田メッキ処理温度が低いと膜
厚のバラツキが大きくなるが、この点についても前記特
許で開示された引き上げ速度を可変することで制御で
き、引き上げ速度を遅くするとそのバラツキを減少させ
ることができるので、実用上問題のない品質の膜厚を得
ることができる。メッキ処理後は湯洗浄を行い、フラッ
クス残さ等の不要物を除去し、乾燥処理を経てメッキ処
理の完了となる。
【0024】なお、上記実施例においては、半田メッキ
に無鉛半田Sn−0.75Cuを用いたが、他の無鉛半
田(Sn−Sg−Cu系等)やSn−Pb系半田を用い
ても同様の効果を得ることができる。
【0025】
【発明の効果】本発明によれば、Ni被膜が形成された
リード端子に対しメッキ膜をディップ形成法により形成
するにあたり、メッキ材料ディップ浴の温度をメッキ材
料の融点より、略20〜40℃高く設定したことを特徴
とするので、メッキ膜上に下層のNi被膜が析出しにく
くなり、ぬれ性が向上するとともに、メッキ膜の薄膜化
にも対応可能となる。従って、実装基板への実装を容易
にし、また実装時の接合性を向上させるとともに、品質
の安定した安価な電子部品を提供することができる。
【0026】また請求項2または請求項3によれば、毒
性を有する鉛を用いない低融点材料を用いているので、
環境問題を考慮したメッキ材料におけるメッキ方法を提
供することができる。
【0027】さらに請求項4によれば、メッキ膜厚の比
較的薄いものについても、実装時の接合性を向上させる
とともに、安価な電子部品を提供することができる。
【図面の簡単な説明】
【図1】半田ディップ方法を示す模式図。
【図2】メッキ処理温度に対するNi析出濃度を示す
図。
【図3】メッキ膜厚に対するNi析出濃度を示す図。
【図4】ゼロクロスタイム特性を示す図。
【図5】ゼロクロスタイム特性を示す図。
【図6】ゼロクロスタイム特性を示す図。
【図7】ゼロクロスタイム特性を示す図。
【図8】ベース構造を示す図。
【符号の説明】
1 ベース 11 シェル 12,13 リード端子 14 絶縁ガラス

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 心材表面にNi被膜が形成されたリード
    端子を有する電子部品において、当該リード端子に対し
    メッキ膜をディップ形成法により形成するにあたり、デ
    ィップ形成によるメッキ処理温度をメッキ材料の融点よ
    り、略20〜40℃高く設定したことを特徴とする、電
    子部品のリード端子へのメッキ方法。
  2. 【請求項2】 メッキ材料がSnあるいはSn合金から
    なることを特徴とする請求項1記載のリード端子を有す
    る電子部品のリード端子へのメッキ方法。
  3. 【請求項3】 メッキ材料がSn−Cu系合金またはS
    n−Ag−Cu系合金からなることを特徴とする請求項
    1または請求項2記載の電子部品のリード端子へのメッ
    キ方法。
  4. 【請求項4】 メッキ膜厚が2〜5μmであることを特
    徴とする請求項1または請求項2または請求項3記載の
    電子部品のリード端子へのメッキ方法。
JP2001156456A 2001-05-25 2001-05-25 電子部品のリード端子へのメッキ方法。 Pending JP2002346738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001156456A JP2002346738A (ja) 2001-05-25 2001-05-25 電子部品のリード端子へのメッキ方法。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001156456A JP2002346738A (ja) 2001-05-25 2001-05-25 電子部品のリード端子へのメッキ方法。

Publications (1)

Publication Number Publication Date
JP2002346738A true JP2002346738A (ja) 2002-12-04

Family

ID=19000461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001156456A Pending JP2002346738A (ja) 2001-05-25 2001-05-25 電子部品のリード端子へのメッキ方法。

Country Status (1)

Country Link
JP (1) JP2002346738A (ja)

Similar Documents

Publication Publication Date Title
JP2008508425A (ja) 電子部品製造における銀めっき
US20110236565A1 (en) Electroless palladium plating solution and method of use
Yu et al. Electrochemical migration of lead free solder joints
JP2002217434A (ja) 太陽電池、太陽電池用インターコネクターおよびストリング
CA2417071A1 (en) Bath and method of electroless plating of silver on metal surfaces
US4409333A (en) Method for the evaluation of solderability
Hromadka et al. Comparison of the surface properties of power electronic substrates
JP2009545729A (ja) 温度センサの製造方法
JP2001274539A (ja) 電子デバイス搭載プリント配線板の電極接合方法
JP2002346738A (ja) 電子部品のリード端子へのメッキ方法。
JP2002517327A (ja) 無鉛基板の製法
Takeuchi et al. Suppression of tin whisker formation on fine pitch connectors by surface roughening
JP2007154260A (ja) 鉛フリーめっき皮膜の形成方法
JP2008156668A (ja) 錫めっき厚さ設定方法
Thwaites The attainment of reliability in modern soldering techniques for electronic assemblies
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
Bušek et al. Wetting balance test—Comparison of solder alloys wetting
EP0423286A1 (en) PROCESS AND COMPOSITION FOR PROTECTING AND IMPROVING THE BRASABILITY OF METAL SURFACES.
JP4499752B2 (ja) 電子部品
JP3551168B2 (ja) Pbフリーはんだ接続構造体および電子機器
JPS63168043A (ja) リ−ドフレ−ム
JPH06342968A (ja) プリント配線板、その製造方法及びその実装方法
EP1042101A1 (fr) Procede de realisation de pate a braser et joint de soudure obtenu
JP3551167B2 (ja) 半導体装置
JP3031026B2 (ja) チップ型セラミック電子部品の製造方法