JP2002343979A - Diaphragm type semiconductor device and method of manufacturing the same - Google Patents
Diaphragm type semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2002343979A JP2002343979A JP2001142986A JP2001142986A JP2002343979A JP 2002343979 A JP2002343979 A JP 2002343979A JP 2001142986 A JP2001142986 A JP 2001142986A JP 2001142986 A JP2001142986 A JP 2001142986A JP 2002343979 A JP2002343979 A JP 2002343979A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- diaphragm
- layer
- sealing film
- resistant layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pressure Sensors (AREA)
- Measuring Fluid Pressure (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】 本発明は、半導体基板に半
導体製造技術を適用してダイアフラム構造を実現した半
導体装置とその製造方法に関する。特に、ダイアフラム
で画定される密封空間を封止する能力が改善されたダイ
アフラム型半導体装置とその製造方法に関する。[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device having a diaphragm structure formed by applying a semiconductor manufacturing technology to a semiconductor substrate, and a method of manufacturing the same. In particular, the present invention relates to a diaphragm-type semiconductor device having an improved ability to seal a sealed space defined by a diaphragm and a method of manufacturing the same.
【0002】[0002]
【従来の技術】 シリコン半導体基板にシリコン加工技
術(微細加工技術であり、以下では半導体製造技術とい
う)を用いてダイアフラム型半導体装置を製造する技術
が開発されており、例えば、特開昭63−25982号
公報に紹介されている。この技術では、 (1)シリコン基板の表面に、第1耐エッチング層を積
層する。 (2)その第1耐エッチング層の表面の所定領域にエッ
チング層を積層する。 (3)そのエッチング層の表面に、微少な開口を多数も
つ第2耐エッチング層を積層する。 (4)第2耐エッチング層の開口群からエッチング層を
エッチングする。 (5)この結果、第1耐エッチング層と第2耐エッチン
グ層の間に空間が形成される。 (6)第2耐エッチング層の表面に封止膜を積層して第
2耐エッチング層の微少な開口群を封止する。 (7)以上によって、第2耐エッチング層と封止膜によ
ってダイアフラムが形成され、そのダイアフラムの内側
に密封空間が形成されたダイアフラム構造が実現され
る。2. Description of the Related Art A technique for manufacturing a diaphragm type semiconductor device using a silicon processing technique (a fine processing technique, hereinafter referred to as a semiconductor manufacturing technique) for a silicon semiconductor substrate has been developed. No. 25982. In this technique, (1) a first etching resistant layer is laminated on the surface of a silicon substrate. (2) An etching layer is laminated on a predetermined region on the surface of the first etching resistant layer. (3) On the surface of the etching layer, a second etching resistant layer having a large number of minute openings is laminated. (4) The etching layer is etched from the group of openings in the second etching resistant layer. (5) As a result, a space is formed between the first etching resistant layer and the second etching resistant layer. (6) A sealing film is laminated on the surface of the second etching resistant layer to seal a small group of openings in the second etching resistant layer. (7) As described above, a diaphragm is formed by the second etching-resistant layer and the sealing film, and a sealed space is formed inside the diaphragm.
【0003】この場合、第2耐エッチング層に形成する
開口の大きさの選定が重要であり、大きすぎれば封止膜
で封止することができず、小さすぎればエッチング層を
除去して空間を作り出すことができない。In this case, it is important to select the size of the opening formed in the second etching resistant layer. If it is too large, it cannot be sealed with a sealing film, and if it is too small, the etching layer is removed to remove the space. Cannot be produced.
【0004】[0004]
【発明が解決しようとする課題】 そこで本発明者らは
発想を転換し、第2耐エッチング層に大きな開口を形成
し、この大きな開口を活用することによってエッチング
層を短時間に除去して確実に空間を作り出す技術を創出
した。この技術では、大きな開口を封止するために、第
2耐エッチング層の表面に積層する封止膜を開口から密
封空間の内部に侵入させて第1耐エッチング層の表面に
まで伸ばす。この場合、ディスク状のダイアフラムが、
エッチング孔において第2耐エッチング層と第1耐エッ
チング層間に亘って伸びる封止膜で接続されるために事
実上固定され、ドーナツ状の変形領域をもつダイアフラ
ム構造が実現される。Therefore, the present inventors changed the idea, formed a large opening in the second etching resistant layer, and removed the etching layer in a short time by utilizing the large opening to ensure the removal. Technology to create a space in the city. In this technique, in order to seal a large opening, a sealing film laminated on the surface of the second etching resistant layer is made to penetrate through the opening into the sealed space and extend to the surface of the first etching resistant layer. In this case, the disk-shaped diaphragm
In the etching hole, a diaphragm structure having a donut-shaped deformation region which is practically fixed to be connected by a sealing film extending between the second etching resistant layer and the first etching resistant layer is realized.
【0005】この構造の場合、大きめの開口を封止する
ために封止膜の厚さを厚くする必要があり、使用用途に
よっては、厚い封止膜がダイアフラムのしなやかさ、即
ち、変形し易さを阻害することがある。In the case of this structure, it is necessary to increase the thickness of the sealing film in order to seal a large opening, and depending on the use application, the thick sealing film is flexible, that is, easily deformed. May be disturbed.
【0006】そこで、本発明は、薄い封止膜で確実に封
止できる技術を実現すべく開発された。Therefore, the present invention has been developed in order to realize a technique capable of reliably sealing with a thin sealing film.
【0007】[0007]
【課題を解決するための手段と作用】 本発明で実現さ
れた一つのダイアフラム型半導体装置は、ダイアフラム
に存在する孔に対して密封空間を挟んで向い合う位置
に、ダイアフラムに向けて膨出する酸化層が形成されて
いることを特徴とする。この場合、ダイアフラムの反密
封空間側表面が封止膜で覆われ、その封止膜がダイアフ
ラムに存在する孔から密封空間内に伸びて膨出する酸化
層に至っている構造が特に好ましい。One diaphragm type semiconductor device realized by the present invention bulges toward the diaphragm at a position facing a hole existing in the diaphragm with a sealed space interposed therebetween. An oxide layer is formed. In this case, a structure is particularly preferable in which the surface of the diaphragm opposite to the sealed space is covered with a sealing film, and the sealing film extends from a hole present in the diaphragm to an oxidized layer which expands into the sealed space and swells.
【0008】半導体基板は酸化されると体積が増えて膨
張する。この現象を用いることによって、ダイアフラム
に存在する孔に対して密封空間を挟んで向い合う位置
に、ダイアフラムに向けて膨出する酸化層を形成するこ
とができる。この膨出酸化層が形成されていると、封止
膜がダイアフラムに存在する孔からわずかに侵入するこ
とによってダイアフラムに存在する孔が封止される。こ
のために、薄い封止膜で空間を封止して密閉空間内圧力
を長期にわたって一定圧に維持することができる。又、
ダイアフラムに必要なしなやかさを過度に拘束してしま
うこともない。When a semiconductor substrate is oxidized, its volume increases and expands. By using this phenomenon, an oxide layer swelling toward the diaphragm can be formed at a position facing the hole existing in the diaphragm with the sealed space interposed therebetween. When the bulging oxide layer is formed, the hole existing in the diaphragm is sealed by the sealing film entering slightly from the hole existing in the diaphragm. Therefore, the space can be sealed with a thin sealing film, and the pressure in the closed space can be maintained at a constant pressure for a long period of time. or,
There is no need to excessively restrict the unnecessary flexibility of the diaphragm.
【0009】本発明で実現された他の一つのダイアフラ
ム型半導体装置は、ダイアフラムの反密封空間側表面が
複数枚の封止膜で覆われ、ダイアフラムに直接密着する
封止膜表面がエッチングされて一様に反密封空間側に向
いていることを特徴とする。ここで反密封空間側を向い
ているとは、半導体基板またはダイアフラムに沿って伸
びる方向よりも密封空間から反対方向を向いていること
をいう。In another diaphragm type semiconductor device realized by the present invention, the surface of the diaphragm on the side opposite to the sealed space is covered with a plurality of sealing films, and the surface of the sealing film which directly adheres to the diaphragm is etched. It is characterized by uniformly facing the anti-sealing space side. Here, "facing toward the non-sealed space side" refers to a direction facing away from the sealed space rather than a direction extending along the semiconductor substrate or the diaphragm.
【0010】ダイアフラムに存在するエッチング孔が大
きくて封止膜が薄いと、エッチング孔部分ではエッチン
グ孔を画定する壁と封止膜表面が平行に近づく。即ち、
封止膜表面が反密封空間側に向かず、半導体基板または
ダイアフラムに沿って伸びる方向を向く。この場合、そ
の上に第2封止膜を積層しても、エッチング孔はなかな
か封止されず、封止するのに必要な封止膜が厚くなりす
ぎる。If the etching hole existing in the diaphragm is large and the sealing film is thin, the wall defining the etching hole and the surface of the sealing film approach in parallel at the etching hole portion. That is,
The surface of the sealing film does not face the side opposite to the sealed space but faces the direction extending along the semiconductor substrate or the diaphragm. In this case, even if the second sealing film is laminated thereon, the etching hole is not easily sealed, and the sealing film necessary for sealing becomes too thick.
【0011】ダイアフラムに直接密着する封止膜表面が
エッチングされて一様に反密封空間側に向いていると、
その上に積層される第2封止膜は封止能力に優れ、薄く
ても確実に開口を封止する。この構造を採用することに
よって、しなやかなダイアフラムを持ち、密閉空間内圧
力を長期にわたって一定圧に維持することができるダイ
アフラム型半導体装置が実現される。3枚以上を積層し
て封止膜とすることもできる。この場合、封止膜の成膜
とエッチングを繰り返すことによって積層していくこと
が好ましい。但し、最表面封止膜はエッチングしない。
最表面封止膜以外の全部の封止膜をエッチングしてもよ
いが、全部の封止膜をエッチングしなくてもよく、最表
面封止膜以外の封止膜のなかの1枚以上に対してエッチ
ングをする。2枚以上をエッチングすることが好まし
く、この場合、繰り返しエッチングすることによって、
封止膜の表面角度が上層の膜ほど半導体基板表面に平行
に近づいていく。封止膜の伸び方向が半導体基板表面に
平行に近づくほど、封止膜による封止能力は改善される
ために、エッチング回数を増やすことによって、封止能
力を改善することができる。If the surface of the sealing film which is directly in contact with the diaphragm is etched and uniformly faces the anti-sealing space,
The second sealing film laminated thereon has excellent sealing ability and reliably seals the opening even if it is thin. By adopting this structure, a diaphragm-type semiconductor device having a flexible diaphragm and capable of maintaining the pressure in the sealed space at a constant pressure for a long period of time is realized. Three or more sheets may be laminated to form a sealing film. In this case, it is preferable to stack the layers by repeating the formation and etching of the sealing film. However, the outermost sealing film is not etched.
All the sealing films other than the outermost sealing film may be etched, but not all the sealing films may be etched, and one or more of the sealing films other than the uppermost sealing film may be etched. Then, etching is performed. It is preferable to etch two or more sheets. In this case, by etching repeatedly,
As the surface angle of the sealing film increases, the upper layer becomes closer to the surface of the semiconductor substrate in parallel. As the extension direction of the sealing film approaches the surface of the semiconductor substrate in parallel, the sealing ability by the sealing film is improved. Therefore, the sealing ability can be improved by increasing the number of etchings.
【0012】本発明のダイアフラム型半導体装置は、密
封空間が真空である装置を実現する場合に特に有効に用
いられる。この場合、真空に対する圧力(絶対圧)を検
出する半導体装置が実現される。The diaphragm type semiconductor device of the present invention is particularly effectively used when realizing a device in which the sealed space is a vacuum. In this case, a semiconductor device that detects pressure (absolute pressure) with respect to vacuum is realized.
【0013】ダイアフラムに上部電極を形成し、その上
部電極に対して密封空間を挟んで向い合う位置に下部電
極を形成し、その上部電極と下部電極間にコンデンサを
形成する構造とすると、そのコンデンサの静電容量がダ
イアフラムに作用する圧力によって変化する圧力検出装
置が実現される。In a structure in which an upper electrode is formed on a diaphragm, a lower electrode is formed at a position facing the upper electrode across a sealed space, and a capacitor is formed between the upper electrode and the lower electrode. A pressure detecting device in which the capacitance of the diaphragm changes according to the pressure acting on the diaphragm.
【0014】本発明の一つの製造方法では、 (1)半導体基板の表面に、第1開口をもつ第1耐エッ
チング層を積層する。 (2)その第1耐エッチング層の表面で第1開口を含む
領域にエッチング層を積層する。 (3)そのエッチング層の表面に、第2開口をもつ第2
耐エッチング層を積層する。 (4)その第2開口からエッチング層をエッチングし
て、第1耐エッチング層と第2耐エッチング層の間に空
間を形成する。 (5)第1開口において、半導体基板の表面を酸化して
第2耐エッチング層に向けて膨出する酸化層を形成す
る。 (6)第2耐エッチング層の表面を覆うとともに、第2
開口から空間内に侵入して前記した膨出酸化層にまで伸
びる封止膜を積層する。According to one manufacturing method of the present invention, (1) a first etching resistant layer having a first opening is laminated on a surface of a semiconductor substrate. (2) An etching layer is laminated on a region including the first opening on the surface of the first etching resistant layer. (3) A second opening having a second opening on the surface of the etching layer.
An etching resistant layer is laminated. (4) The etching layer is etched from the second opening to form a space between the first etching resistant layer and the second etching resistant layer. (5) At the first opening, the surface of the semiconductor substrate is oxidized to form an oxide layer swelling toward the second etching resistant layer. (6) While covering the surface of the second etching resistant layer, the second
A sealing film that penetrates into the space from the opening and extends to the bulging oxide layer is laminated.
【0015】この方法によると、薄い封止膜で密閉空間
を封止でき、しなやかなダイアフラムを持ち、密閉空間
内圧力を長期にわたって一定圧に維持することができる
ダイアフラム型半導体装置を製造することができる。According to this method, it is possible to manufacture a diaphragm-type semiconductor device that can seal a sealed space with a thin sealing film, has a flexible diaphragm, and can maintain a constant pressure in the sealed space for a long time. it can.
【0016】本発明の他の一つの製造方法では、 (1)半導体基板の表面に、第1耐エッチング層を積層
する。 (2)その第1耐エッチング層の表面の所定領域にエッ
チング層を積層する。 (3)そのエッチング層の表面に、開口をもつ第2耐エ
ッチング層を積層する。 (4)その開口からエッチング層をエッチングして、第
1耐エッチング層と第2耐エッチング層の間に空間を形
成する。 (5)第2耐エッチング層の表面に第1封止膜を積層す
る。 (6)その第1封止膜の表面をエッチングする。この結
果、第1封止膜の表面は一様に反密封空間側を向く。 (7)その第1密封層のエッチングされた面に、第2封
止膜を積層する。 この方法によると、第2封止膜が薄くても開口を確実に
封止する。しなやかなダイアフラムを持ち、密閉空間内
圧力を長期にわたって一定圧に維持することができるダ
イアフラム型半導体装置を製造することができる。According to another manufacturing method of the present invention, (1) a first etching resistant layer is laminated on a surface of a semiconductor substrate. (2) An etching layer is laminated on a predetermined region on the surface of the first etching resistant layer. (3) A second etching resistant layer having an opening is laminated on the surface of the etching layer. (4) The etching layer is etched from the opening to form a space between the first etching resistant layer and the second etching resistant layer. (5) A first sealing film is laminated on the surface of the second etching resistant layer. (6) The surface of the first sealing film is etched. As a result, the surface of the first sealing film uniformly faces the anti-sealing space side. (7) A second sealing film is laminated on the etched surface of the first sealing layer. According to this method, the opening is reliably sealed even if the second sealing film is thin. A diaphragm-type semiconductor device having a flexible diaphragm and capable of maintaining the pressure in the sealed space at a constant pressure for a long period of time can be manufactured.
【0017】上記方法において、第1封止膜の成膜、第
1封止膜のエッチング、第2封止膜の積層に続けて、第
2封止膜のエッチングと第3封止膜の積層、第3封止膜
のエッチングと第4封止膜の積層と繰り返し、最後に最
表面封止膜を積層することもできる。封止膜の積層枚数
に格別の制約はない。この場合、必ずしもすべての封止
膜において表面をエッチングする必要はなく、いくつか
の封止膜ではエッチングを省略して次の封止膜を積層し
てもよい。エッチング回数を増やすと、封止膜の表面角
度が上層の膜ほど半導体基板表面に平行に近づいてい
き、封止膜による封止能力を改善することができる。In the above method, the first sealing film is formed, the first sealing film is etched, and the second sealing film is laminated, followed by etching of the second sealing film and lamination of the third sealing film. Alternatively, the etching of the third sealing film and the lamination of the fourth sealing film may be repeated, and finally, the outermost surface sealing film may be laminated. There is no particular limitation on the number of stacked sealing films. In this case, it is not always necessary to etch the surface in all the sealing films, and the etching may be omitted in some sealing films and the next sealing film may be laminated. When the number of times of etching is increased, the surface angle of the sealing film becomes closer to the upper surface of the film in parallel with the surface of the semiconductor substrate, and the sealing ability by the sealing film can be improved.
【0018】[0018]
【実施の形態】下記に説明する実施例の主要な特徴を最
初に整理する。 (形態1)半導体基板の表面に、第1開口をもつ第1耐
エッチング層を積層するに先立って、開口を有しない耐
エッチング層であって酸化する層を積層しておく。且、
第1耐エッチング層は耐酸化層でもある層とする。この
場合、第1耐エッチング層の開口では、それに先立って
積層された耐エッチング層がエッチングストップ層とな
り、第1耐エッチング層が選択酸化法(LOCOS法)
のためのマスクとなる。 (形態2)第1封止膜の表面を反応性イオンエッチング
(RIE)法でエッチングする。この場合、エッチング
条件を調整しやすく、エッチング後の第1封止膜の表面
を反密封空間側に向かせやすい。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, the main features of the embodiment described below will be summarized. (Embodiment 1) Prior to laminating a first etching resistant layer having a first opening on the surface of a semiconductor substrate, a layer which is an etching resistant layer having no opening and is oxidized is laminated. And
The first etching resistant layer is a layer that is also an oxidation resistant layer. In this case, at the opening of the first etching-resistant layer, the etching-resistant layer laminated before that becomes the etching stop layer, and the first etching-resistant layer is selectively oxidized (LOCOS).
For the mask. (Mode 2) The surface of the first sealing film is etched by a reactive ion etching (RIE) method. In this case, the etching conditions can be easily adjusted, and the surface of the first sealing film after the etching can be easily directed to the anti-sealing space side.
【0019】[0019]
【実施例】 図1は、ダイアフラム型半導体装置の製造
工程の途中段階を示す。図中2はシリコン基板、4は不
純物が高濃度にドープされた導体層(下部電極とな
る)、6はシリコン酸化膜(エッチングストップ層とな
る)、8は開口18を有するシリコン窒化膜(エッチン
グストップ層となり、選択酸化時のマスクとなり、第1
耐エッチング層となる)、10はポリシリコン層(後で
エッチングされて除去される層であり、犠牲層とな
る)、12は開口20を有するシリコン窒化膜、14は
開口22を有する不純物が高濃度にドープされたポリシ
リコン層(上部電極となる)、16は開口24、26を
有するシリコン窒化膜であり、各層は積層工程を繰り返
すことで形成されている。シリコン窒化膜12と16
は、上部電極14の表裏を保護する第2耐エッチング層
となる。なお、指示線の指示先を明瞭化する為に、図の
右半分ではハッチングを省略している。また、膜厚は著
しく拡大されて図示されている。FIG. 1 shows an intermediate stage of a manufacturing process of a diaphragm type semiconductor device. In the figure, 2 is a silicon substrate, 4 is a conductor layer doped with impurities at a high concentration (becomes a lower electrode), 6 is a silicon oxide film (will be an etching stop layer), 8 is a silicon nitride film having an opening 18 (etching). It becomes a stop layer and becomes a mask at the time of selective oxidation.
10 is a polysilicon layer (a layer which is removed by etching later and becomes a sacrificial layer), 12 is a silicon nitride film having an opening 20, and 14 is a high impurity impurity having an opening 22. A doped polysilicon layer (to be an upper electrode) 16 is a silicon nitride film having openings 24 and 26, and each layer is formed by repeating a lamination process. Silicon nitride films 12 and 16
Becomes a second anti-etching layer for protecting the front and back of the upper electrode 14. Note that hatching is omitted in the right half of the figure in order to clarify the designation destination of the designation line. Further, the film thickness is shown in a greatly enlarged manner.
【0020】図2は、ポリシリコン層10をエッチング
して除去した断面を示す。この工程では、シリコン酸化
膜6とシリコン窒化膜8、12、16をエッチングしな
いでポリシリコン層10をエッチングするエッチング溶
液またはエッチングガスを、開口20、22、24から
導入してポリシリコン層10をエッチングする。この結
果、シリコン窒化膜12、16と上部電極層14とでダ
イアフラム27が実現され、ダイアフラム27と基板2
との間に空間28が形成される。FIG. 2 shows a cross section in which the polysilicon layer 10 is removed by etching. In this step, an etching solution or etching gas for etching the polysilicon layer 10 without etching the silicon oxide film 6 and the silicon nitride films 8, 12, and 16 is introduced from the openings 20, 22, and 24 to form the polysilicon layer 10. Etch. As a result, a diaphragm 27 is realized by the silicon nitride films 12, 16 and the upper electrode layer 14, and the diaphragm 27 and the substrate 2
Is formed between them.
【0021】図3は、図2の後に熱酸化させた後の状態
を示す。シリコン窒化膜8の開口18で酸化シリコン膜
6が露出されているために、そこが選択的に酸化される
(LOCOS酸化)。シリコンは酸化すると体積が増え
るために、選択的に酸化された部分では、ダイアフラム
側に膨出する膨出部30が形成される。この結果、ダイ
アフラム27下面と膨出部30間の距離であって、後で
封止する必要のある距離Gは小さくなる。FIG. 3 shows a state after thermal oxidation after FIG. Since the silicon oxide film 6 is exposed at the opening 18 of the silicon nitride film 8, it is selectively oxidized (LOCOS oxidation). Since the volume of silicon increases when it is oxidized, a bulging portion 30 bulging toward the diaphragm is formed in the selectively oxidized portion. As a result, the distance G between the lower surface of the diaphragm 27 and the bulging portion 30, which needs to be sealed later, is reduced.
【0022】図4は、図3の後に封止膜32を積層した
断面を示す。封止膜32は、開口20,22,24から
空間28内に侵入し、膨出部30の上表面に密着する。
この工程は真空中で実施される。このために、空間28
は真空の状態で封止される。封止された真空空間28は
ドーナツ形状であり、下側はシリコン基板2で画定さ
れ、上側はダイアフラム27で画定される。ダイアフラ
ム27はドーナツ形状をしている。FIG. 4 shows a cross section in which a sealing film 32 is laminated after FIG. The sealing film 32 penetrates into the space 28 through the openings 20, 22, and 24, and adheres to the upper surface of the bulging portion 30.
This step is performed in a vacuum. Because of this, space 28
Are sealed in a vacuum. The sealed vacuum space 28 has a donut shape, the lower side is defined by the silicon substrate 2, and the upper side is defined by the diaphragm 27. The diaphragm 27 has a donut shape.
【0023】図11は、膨出部30を形成しないで封止
膜132を成膜した場合の拡大図を示す。封止膜132
はダイアフラム127の開口から空間内に侵入するもの
の、くびれ136や空所134等ができやすく、封止が
やぶれやすい。確実に封止するためには、封止膜132
を厚く積層する必要があり、ダイアフラム127のしな
やかさが損なわれる。図5は、本実施例による場合の拡
大図を示し、薄い封止膜32で無理なく確実に封止で
き、ダイアフラム27のしなやかさが損なわれない。本
実施例によると、膨出部30によってダイアフラム27
との間隔が狭められるので、空間28の高さを高くとる
ことが可能となる。FIG. 11 is an enlarged view showing a case where the sealing film 132 is formed without forming the bulging portion 30. Sealing film 132
Although the intrusion into the space from the opening of the diaphragm 127, the constriction 136 and the void 134 are easily formed, and the sealing is easily broken. In order to ensure the sealing, the sealing film 132
Must be laminated thickly, and the flexibility of the diaphragm 127 is impaired. FIG. 5 is an enlarged view of the case according to the present embodiment. The thin sealing film 32 can easily and reliably seal the diaphragm 27, and the flexibility of the diaphragm 27 is not impaired. According to the present embodiment, the diaphragm 27 is formed by the bulging portion 30.
Is narrowed, so that the height of the space 28 can be increased.
【0024】図4から明らかに、この半導体装置は、ダ
イアフラム27の内側に密封された真空空間28を備
え、その真空空間28を隔てて下部電極4と上部電極1
4が向い合ったコンデンサが構成されている。コンデン
サの静電容量は電極間距離によって変化する。この場合
の電極間距離はダイアフラム27が変形すると変化す
る。ダイアフラム27は、反密封空間側表面に作用する
圧力によって変形する。この関係を利用することにこと
によって、下部電極4と上部電極14間の静電容量を測
定することによって、真空に対する圧力、即ち、絶対圧
を検出することができる半導体装置となっていることが
理解される。なお、図中26は上部電極14のためのコ
ンタクトホールであり、下部電極4は図示しないコンタ
クトホールで配線に接続される。As is apparent from FIG. 4, the semiconductor device includes a sealed vacuum space 28 inside a diaphragm 27, and the lower electrode 4 and the upper electrode 1 are separated by the vacuum space 28.
4 constitute a condenser facing each other. The capacitance of the capacitor changes depending on the distance between the electrodes. In this case, the distance between the electrodes changes when the diaphragm 27 is deformed. The diaphragm 27 is deformed by the pressure acting on the surface on the side opposite to the sealed space. By utilizing this relationship, a semiconductor device capable of detecting the pressure with respect to vacuum, that is, the absolute pressure, by measuring the capacitance between the lower electrode 4 and the upper electrode 14 can be obtained. Understood. In the figure, reference numeral 26 denotes a contact hole for the upper electrode 14, and the lower electrode 4 is connected to a wiring through a contact hole (not shown).
【0025】(第2実施例)図11に示すように、膨出
部を形成しないで封止膜132を積層しても、空所13
4が形成されやすく、開口を確実に封止するのが難し
い。確実に封止するためには、封止膜の厚さを厚くする
必要がある。そこで、第2実施例では、図6に示すよう
に、最初に薄い第1封止膜232を積層する。図7は、
薄い第1封止膜232を積層した拡大断面を示す。この
場合、第1封止膜232の表面は開口においてダイアフ
ラム227に沿って伸びる向きを向く(矢印参照:第1
封止膜232の表面に垂直な矢印はダイアフラム227
に沿って伸びている)。このまま積層を続けると、図1
1の空所134が形成されてしまう。(Second Embodiment) As shown in FIG. 11, even if the sealing film 132 is laminated without forming a bulge,
4 are easily formed, and it is difficult to reliably seal the opening. For reliable sealing, it is necessary to increase the thickness of the sealing film. Therefore, in the second embodiment, as shown in FIG. 6, a thin first sealing film 232 is first laminated. FIG.
7 shows an enlarged cross section in which thin first sealing films 232 are stacked. In this case, the surface of the first sealing film 232 faces in a direction extending along the diaphragm 227 at the opening (see the arrow: first).
The arrow perpendicular to the surface of the sealing film 232 indicates the diaphragm 227.
Extends along). If the lamination is continued as it is,
One void 134 is formed.
【0026】そこで、この実施例では、図6、7の状態
からエッチングする。ここではリアクティブイオンエッ
チング(RIE)法によって、第1封止膜232の表面
をエッチングする。図10の238は、エッチングされ
た第1封止膜232の表面を示し、エッチング後の表面
は矢印に示すように、一様に上側(密封空間とは反対向
きであり、その後に積層される第2封止膜を受け止める
向き)を向いている。Therefore, in this embodiment, etching is performed from the state shown in FIGS. Here, the surface of the first sealing film 232 is etched by a reactive ion etching (RIE) method. Reference numeral 238 in FIG. 10 indicates the etched surface of the first sealing film 232, and the surface after the etching is uniformly on the upper side (as opposed to the sealed space, as shown by the arrow). (Direction for receiving the second sealing film).
【0027】その処理後に、第2封止膜240を積層す
る。第2封止膜は上向き面238に積層され、滑らかに
連続する膜となる。第2封止膜240が滑らかに連続す
るために、第1封止膜232と第2封止膜240の合計
厚さが薄くても確実に密封空間を封止できる。なお、第
1封止膜232と第2封止膜240の材料は、独立に選
定することができる。第2封止膜240上に、第3、第
4封止膜と積層することもできる。各封止膜は極めて薄
くすることができる。この場合、第1封止膜の成膜、第
1封止膜のエッチングと第2封止膜の積層、第2封止膜
のエッチングと第3封止膜の積層、第3封止膜のエッチ
ングと第4封止膜の積層と繰り返し、最後に最表面封止
膜を積層する。封止膜の枚数はさらに多数に分割しても
よい。この場合、必ずしもすべての封止膜の積層後に表
面をエッチングする必要はなく、いくつかの封止膜では
エッチングを省略して次の封止膜を積層してもよい。エ
ッチング回数を増やすと、封止膜の表面角度が上層の膜
ほど半導体基板表面に平行に近づいていき、封止膜によ
る封止能力を改善することができる。After the processing, the second sealing film 240 is laminated. The second sealing film is laminated on the upward surface 238, and becomes a smoothly continuous film. Since the second sealing film 240 continues smoothly, even if the total thickness of the first sealing film 232 and the second sealing film 240 is small, the sealed space can be reliably sealed. Note that the materials of the first sealing film 232 and the second sealing film 240 can be independently selected. The third and fourth sealing films can be stacked on the second sealing film 240. Each sealing film can be extremely thin. In this case, the first sealing film is formed, the first sealing film is etched and the second sealing film is laminated, the second sealing film is etched and the third sealing film is laminated, and the third sealing film is laminated. The etching and the lamination of the fourth sealing film are repeated, and finally, the outermost surface sealing film is laminated. The number of sealing films may be further divided into a large number. In this case, it is not necessary to etch the surface after laminating all the sealing films, and the etching may be omitted for some sealing films and the next sealing film may be laminated. When the number of times of etching is increased, the surface angle of the sealing film becomes closer to the upper surface of the film in parallel with the surface of the semiconductor substrate, and the sealing ability by the sealing film can be improved.
【0028】第1実施例の場合、選択酸化のためにシリ
コン窒化膜8に開口18を形成しておく必要があった
(図2参照)。しかし、第2実施例ではその必要がな
い。従って、第2実施例では、開口18においてシリコ
ン基板2をエッチングから保護するシリコン酸化膜6は
要らない。図6、8、9に示されるように、第2実施例
の場合には、シリコン基板2の表面にシリコン窒化膜8
が直接に積層されている。In the case of the first embodiment, an opening 18 had to be formed in the silicon nitride film 8 for selective oxidation (see FIG. 2). However, this is not necessary in the second embodiment. Therefore, in the second embodiment, the silicon oxide film 6 for protecting the silicon substrate 2 from etching in the opening 18 is not required. As shown in FIGS. 6, 8, and 9, in the case of the second embodiment, the silicon nitride film 8 is formed on the surface of the silicon substrate 2.
Are directly laminated.
【0029】上記実施例では、シリコン基板を用いる例
を示したが、半導体製造装置で加工可能な材質であれば
シリコン以外でもよい。また、犠牲層、耐エッチング
層、耐酸化層は実施例の材質に限られるものでない。例
えば、第2実施例ではシリコン窒化膜に代えてシリコン
酸化膜を利用することができる。また、シリコン酸化膜
とシリコン窒化膜の多層膜でもよい。本発明は、実施例
に限定されるものでなく、請求項に記載の範囲内で、当
業者はさまざまに変形して実施することができる。In the above embodiment, an example in which a silicon substrate is used has been described, but any material other than silicon may be used as long as it can be processed by a semiconductor manufacturing apparatus. Further, the sacrificial layer, the etching resistant layer, and the oxidation resistant layer are not limited to the materials of the embodiments. For example, in the second embodiment, a silicon oxide film can be used instead of the silicon nitride film. Further, a multilayer film of a silicon oxide film and a silicon nitride film may be used. The present invention is not limited to the embodiments, and various modifications can be made by those skilled in the art without departing from the scope of the claims.
【0030】[0030]
【発明の効果】請求項1のダイアフラム型半導体装置
は、図4に例示されるように、ダイアフラム27に存在
する孔20、22、24に対して密封空間28を挟んで
向い合う位置に、ダイアフラム27に向けて膨出する酸
化層30が形成されていることから、封止膜32によっ
て密封する間隔Gが狭まり、空間28が確実に封止さ
れ、長期にわたって密封空間28内の圧力を一定値に維
持することができる。図4に例示されるように、封止膜
32が膨出酸化層30に至っていると、ドーナツ型のダ
イアフラムが形成され、圧力検出素子の検出感度を調整
し易い。According to the first aspect of the present invention, as shown in FIG. 4, the diaphragm type semiconductor device is located at a position facing the holes 20, 22, and 24 existing in the diaphragm 27 with the sealed space 28 interposed therebetween. Since the oxide layer 30 bulging toward 27 is formed, the gap G for sealing with the sealing film 32 is narrowed, the space 28 is reliably sealed, and the pressure in the sealed space 28 is maintained at a constant value for a long time. Can be maintained. As illustrated in FIG. 4, when the sealing film 32 reaches the swelling oxide layer 30, a donut-shaped diaphragm is formed, and the detection sensitivity of the pressure detection element can be easily adjusted.
【0031】請求項8に記載のダイアフラム型半導体装
置の製造方法では、図1に例示されるように、半導体基
板2の表面に第1開口18をもつ第1耐エッチング層8
を積層し、その上にエッチング層10を積層し、その上
に第2開口20、22、24をもつ第2耐エッチング層
12、16を積層し、その第2開口からエッチング層1
0をエッチングして空間28を形成し、第1開口18に
おいて半導体基板の表面を酸化して第2耐エッチング層
に向けて膨出する酸化層30を形成し(図3)、第2耐
エッチング層の表面を覆うとともに第2開口から空間内
に侵入して前記の膨出酸化層30にまで伸びる封止膜3
2を形成するために(図4)、密閉性に優れたダイアフ
ラム型半導体装置を半導体加工技術のみで製造すること
ができ、極めて小型な装置の製造を可能とする。In the method of manufacturing a diaphragm type semiconductor device according to the present invention, as shown in FIG. 1, the first etching resistant layer 8 having the first opening 18 on the surface of the semiconductor substrate 2.
Are laminated, an etching layer 10 is laminated thereon, and second etching resistant layers 12, 16 having second openings 20, 22, 24 are laminated thereon, and the etching layer 1 is passed through the second opening.
0 is etched to form a space 28, and the surface of the semiconductor substrate is oxidized at the first opening 18 to form an oxide layer 30 swelling toward the second etching resistant layer (FIG. 3). A sealing film covering the surface of the layer and extending into the space from the second opening and extending to the swelling oxide layer;
In order to form No. 2 (FIG. 4), a diaphragm-type semiconductor device having excellent hermeticity can be manufactured only by a semiconductor processing technique, and an extremely small device can be manufactured.
【0032】請求項3のダイアフラム型半導体装置は、
図10に例示するように、ダイアフラムの反密封空間側
表面が複数枚の封止膜232、240で覆われ、ダイア
フラムに直接密着する封止膜232の表面238がエッ
チングされて一様に反密封空間側に向いていることか
ら、第2封止膜の240の封止能力が高く、封止に要す
る封止膜232、240の膜厚を薄くすることができ、
しなやかなダイアフラムが利用できる。A third aspect of the present invention is a diaphragm type semiconductor device.
As illustrated in FIG. 10, the surface of the diaphragm opposite to the sealed space is covered with a plurality of sealing films 232 and 240, and the surface 238 of the sealing film 232 that is directly in contact with the diaphragm is etched and uniformly uniformly sealed. Since the second sealing film 240 faces the space, the sealing ability of the second sealing film 240 is high, and the thickness of the sealing films 232 and 240 required for the sealing can be reduced.
Flexible diaphragm available.
【0033】請求項9のダイアフラム型半導体装置の製
造方法では、図6に例示するように、半導体基板2の表
面に第1耐エッチング層8を積層し、その上にエッチン
グ層を積層し、そのエッチング層の上に開口をもつ第2
耐エッチング層12、16を積層し、その開口からエッ
チング層をエッチングして空間を形成し、第2耐エッチ
ング層の表面に第1封止膜232を積層し、その第1封
止膜232の表面をエッチングして上向き面238を形
成し(図8)、エッチングされた上向き面238に第2
封止膜240を積層するために(図9)、密閉性に優れ
たダイアフラム型半導体装置を半導体加工技術のみで製
造することができ、極めて小型な装置の製造を可能とす
る。In the method of manufacturing a diaphragm type semiconductor device according to the ninth aspect, as shown in FIG. 6, a first etching resistant layer 8 is laminated on the surface of the semiconductor substrate 2, and an etching layer is laminated thereon. Second with an opening above the etching layer
The etching resistant layers 12 and 16 are laminated, the etching layer is etched from the opening to form a space, the first sealing film 232 is laminated on the surface of the second etching resistant layer, and the first sealing film 232 is formed. The surface is etched to form an upward facing surface 238 (FIG. 8), and the etched upward facing surface 238 has a second surface.
Since the sealing film 240 is laminated (FIG. 9), a diaphragm-type semiconductor device having excellent sealing performance can be manufactured only by semiconductor processing technology, and an extremely small device can be manufactured.
【図1】 第1実施例の半導体装置の製造途中の断面を
示す。FIG. 1 shows a cross section of a semiconductor device according to a first embodiment in the course of manufacture.
【図2】 図1の後工程後の半導体装置の断面を示す。FIG. 2 shows a cross section of the semiconductor device after the post-process of FIG.
【図3】 図2の後工程後の半導体装置の断面を示す。FIG. 3 shows a cross section of the semiconductor device after the post-process of FIG. 2;
【図4】 図3の後工程後の半導体装置の断面を示す。FIG. 4 shows a cross section of the semiconductor device after the post-process of FIG.
【図5】 図4の拡大図を示す。FIG. 5 shows an enlarged view of FIG. 4;
【図6】 第2実施例の半導体装置の製造途中の断面を
示す。FIG. 6 shows a cross section of the semiconductor device according to the second embodiment in the process of being manufactured.
【図7】 図6の拡大図を示す。FIG. 7 shows an enlarged view of FIG. 6;
【図8】 図6の後工程後の半導体装置の断面を示す。8 shows a cross section of the semiconductor device after the post-process of FIG.
【図9】 図8の後工程後の半導体装置の断面を示す。9 shows a cross section of the semiconductor device after the post-process of FIG.
【図10】 図9の拡大図を示す。FIG. 10 shows an enlarged view of FIG. 9;
【図11】 従来の半導体装置の断面を示す。FIG. 11 shows a cross section of a conventional semiconductor device.
2.半導体基板 4.下部電極 6.シリコン酸化膜 8.シリコン窒化膜 10.犠牲層 12.シリコン窒化膜 14.上部電極 16.シリコン窒化膜 18.第1開口 20.22.24.第2開口 27.ダイアフラム 28.密封空間 30.膨出酸化層 32.封止膜 232.第1封止膜 238.エッチングされた第1封止膜表面 240.第2封止膜 2. Semiconductor substrate 4. Lower electrode 6. 7. Silicon oxide film Silicon nitride film 10. Sacrificial layer 12. Silicon nitride film 14. Upper electrode 16. Silicon nitride film 18. First opening 20.22.24. Second opening 27. Diaphragm 28. Sealed space 30. Bulging oxide layer 32. Sealing film 232. First sealing film 238. First etched sealing film surface 240. Second sealing film
フロントページの続き (72)発明者 島岡 敬一 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 (72)発明者 石王 誠一郎 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 鈴木 康利 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 2F055 AA40 BB01 CC02 DD05 EE25 FF43 GG01 GG15 4M112 AA01 BA07 CA01 DA02 DA04 EA03 EA04 EA06 EA07 EA10 FA08 FA20 Continued on the front page (72) Inventor Keiichi Shimaoka 41-cho, Yokomichi, Nagakute-cho, Aichi-gun, Aichi Prefecture Inside of Toyota Central Research Laboratory Co., Ltd. (72) Inventor Seiichiro Ishio 1-1-1, Showa-cho, Kariya-shi, Aichi Prefecture Inside DENSO Corporation (72) Inventor Yasutoshi Suzuki 1-1-1 Showa-cho, Kariya-shi, Aichi F-term in DENSO Corporation (Reference) 2F055 AA40 BB01 CC02 DD05 EE25 FF43 GG01 GG15 4M112 AA01 BA07 CA01 DA02 DA04 EA03 EA04 EA06 EA07 EA10 FA08 FA20
Claims (10)
り、そのダイアフラムに存在する孔に対して密封空間を
挟んで向い合う位置に、ダイアフラムに向けて膨出する
酸化層が形成されていることを特徴とするダイアフラム
型半導体装置。1. A semiconductor device having a diaphragm structure, wherein an oxide layer bulging toward the diaphragm is formed at a position facing a hole in the diaphragm with a sealed space interposed therebetween. Diaphragm type semiconductor device.
膜で覆われ、その封止膜がダイアフラムに存在する孔か
ら密封空間内に伸びて膨出する酸化層に至っていること
を特徴とする請求項1に記載のダイアフラム型半導体装
置。2. The method according to claim 1, wherein a surface of the diaphragm on the side opposite to the sealed space is covered with a sealing film, and the sealing film extends from a hole present in the diaphragm to an oxidized layer which expands into the sealed space and swells. The diaphragm type semiconductor device according to claim 1.
り、そのダイアフラムの反密封空間側表面が複数枚の封
止膜で覆われ、ダイアフラムに直接密着する封止膜表面
がエッチングされて一様に反密封空間側に向いているこ
とを特徴とするダイアフラム型半導体装置。3. A semiconductor device having a diaphragm structure, wherein the surface of the diaphragm on the side opposite to the sealed space is covered with a plurality of sealing films, and the surface of the sealing film which directly adheres to the diaphragm is etched and uniformly removed. A diaphragm-type semiconductor device facing a sealed space side.
り、そのダイアフラムの反密封空間側表面が複数枚の封
止膜で覆われ、その複数の封止膜のうちの最表面封止膜
以外の封止膜のうちの少なくとも一枚の表面がエッチン
グされて一様に反密封空間側に向いていることを特徴と
するダイアフラム型半導体装置。4. A semiconductor device having a diaphragm structure, wherein the surface of the diaphragm on the side opposite to the sealed space is covered with a plurality of sealing films, and a sealing film other than the outermost surface sealing film among the plurality of sealing films. A diaphragm type semiconductor device, characterized in that at least one surface of the stop film is etched and uniformly faces the anti-sealing space side.
り、そのダイアフラムの反密封空間側表面が複数枚の封
止膜で覆われ、その複数の封止膜のうちの最表面封止膜
以外の封止膜のうちの少なくとも2枚以上の表面がエッ
チングされて一様に反密封空間側を向き、封止膜の表面
角度が上層の膜ほど半導体基板表面に平行に近づくこと
を特徴とするダイアフラム型半導体装置。5. A semiconductor device having a diaphragm structure, wherein the surface of the diaphragm on the side opposite to the sealed space is covered with a plurality of sealing films, and a sealing film other than the outermost surface sealing film among the plurality of sealing films. A diaphragm type characterized in that at least two or more of the surfaces of the stop film are etched so as to uniformly face the anti-sealing space side, and the surface angle of the seal film becomes closer to the surface of the semiconductor substrate more parallel to the upper film. Semiconductor device.
する請求項1から5のいずれかに記載のダイアフラム型
半導体装置。6. The diaphragm type semiconductor device according to claim 1, wherein the sealed space is a vacuum.
れ、その上部電極に対して密封空間を挟んで向い合う位
置に下部電極が形成され、その上部電極と下部電極間の
静電容量が前記ダイアフラムに作用する圧力によって変
化することを特徴とする請求項1から6のいずれかに記
載のダイアフラム型半導体装置。7. An upper electrode is formed on the diaphragm, and a lower electrode is formed at a position facing the upper electrode across a sealed space, and a capacitance between the upper electrode and the lower electrode is applied to the diaphragm. 7. The diaphragm type semiconductor device according to claim 1, wherein said diaphragm type semiconductor device changes according to an applied pressure.
1耐エッチング層を積層し、 その第1耐エッチング層の表面で前記第1開口を含む領
域にエッチング層を積層し、 そのエッチング層の表面に、第2開口をもつ第2耐エッ
チング層を積層し、 その第2開口から前記エッチング層をエッチングして、
第1耐エッチング層と第2耐エッチング層の間に空間を
形成し、 第1開口において、半導体基板の表面を酸化して第2耐
エッチング層に向けて膨出する酸化層を形成し、 第2耐エッチング層の表面を覆うとともに、第2開口か
ら空間内に侵入して前記膨出酸化層にまで伸びる封止膜
を積層することを特徴とするダイアフラム型半導体装置
の製造方法。8. A first etching resistant layer having a first opening is laminated on a surface of a semiconductor substrate, and an etching layer is laminated on a region including the first opening on a surface of the first etching resistant layer, and the etching is performed. Laminating a second etching resistant layer having a second opening on the surface of the layer, etching the etching layer from the second opening,
Forming a space between the first etch-resistant layer and the second etch-resistant layer, forming an oxide layer at the first opening that oxidizes the surface of the semiconductor substrate and swells toward the second etch-resistant layer; (2) A method for manufacturing a diaphragm-type semiconductor device, comprising: laminating a sealing film that covers the surface of the etching-resistant layer and extends into the space from the second opening and extends to the bulging oxide layer.
層を積層し、 その第1耐エッチング層の表面の所定の領域にエッチン
グ層を積層し、 そのエッチング層の表面に、開口をもつ第2耐エッチン
グ層を積層し、 その開口から前記エッチング層をエッチングして、第1
耐エッチング層と第2耐エッチング層の間に空間を形成
し、 第2耐エッチング層の表面に第1封止膜を積層し、 その第1封止膜の表面をエッチングし、 そのエッチングされた第1封止膜の表面に、第2封止膜
を積層することを特徴とするダイアフラム型半導体装置
の製造方法。9. A first etching resistant layer is laminated on a surface of a semiconductor substrate, an etching layer is laminated on a predetermined region of the surface of the first etching resistant layer, and a first layer having an opening on a surface of the etching layer is provided. 2 Laminate an etching resistant layer, etch the etching layer from the opening,
A space is formed between the etching-resistant layer and the second etching-resistant layer, a first sealing film is laminated on the surface of the second etching-resistant layer, and the surface of the first sealing film is etched. A method for manufacturing a diaphragm-type semiconductor device, comprising: laminating a second sealing film on a surface of a first sealing film.
グ層を積層し、 その第1耐エッチング層の表面の所定の領域にエッチン
グ層を積層し、 そのエッチング層の表面に、開口をもつ第2耐エッチン
グ層を積層し、 その開口から前記エッチング層をエッチングして、第1
耐エッチング層と第2耐エッチング層の間に空間を形成
し、 第2耐エッチング層の表面に複数枚の封止膜を順に積層
し、 複数の封止膜を順に積層する間に、少なくとも1回は積
層された封止膜表面をエッチングし、 エッチンされた封止膜表面にさらに封止膜を積層するこ
とを特徴とするダイアフラム型半導体装置の製造方法。10. A first etching resistant layer is laminated on a surface of a semiconductor substrate, an etching layer is laminated on a predetermined region of the surface of the first etching resistant layer, and a first layer having an opening on a surface of the etching layer is provided. 2 Laminate an etching resistant layer, etch the etching layer from the opening,
A space is formed between the etching-resistant layer and the second etching-resistant layer, and a plurality of sealing films are sequentially laminated on the surface of the second etching-resistant layer. A method of manufacturing a diaphragm-type semiconductor device, comprising: etching a surface of a laminated sealing film, and further laminating a sealing film on the etched sealing film surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001142986A JP4671534B2 (en) | 2001-05-14 | 2001-05-14 | Diaphragm type semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001142986A JP4671534B2 (en) | 2001-05-14 | 2001-05-14 | Diaphragm type semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343979A true JP2002343979A (en) | 2002-11-29 |
JP4671534B2 JP4671534B2 (en) | 2011-04-20 |
Family
ID=18989192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001142986A Expired - Fee Related JP4671534B2 (en) | 2001-05-14 | 2001-05-14 | Diaphragm type semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4671534B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270408A (en) * | 2005-03-23 | 2006-10-05 | Yamaha Corp | Capacitor microphone, and its manufacturing method |
US8685663B2 (en) | 2008-11-14 | 2014-04-01 | Kyowa Medex Co., Ltd. | Method, reagent and kit for measuring cholesterol in low-density lipoproteins |
JP2015122736A (en) * | 2013-11-19 | 2015-07-02 | キヤノン株式会社 | Capacitive transducer and manufacturing method thereof |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873166A (en) * | 1981-10-13 | 1983-05-02 | ユナイテツド・テクノロジ−ズ・コ−ポレイシヨン | Capacitive pressure transducer and method of producing same |
JPS6325982A (en) * | 1986-07-18 | 1988-02-03 | Nissan Motor Co Ltd | Pressure transducer and manufacture thereof |
JPS6417447U (en) * | 1987-07-20 | 1989-01-27 | ||
JPH09257618A (en) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | Electro-static capacity type pressure sensor and production thereof |
JPH1117194A (en) * | 1997-06-23 | 1999-01-22 | Denso Corp | Semiconductor pressure sensor and its manufacture |
JPH11248582A (en) * | 1998-03-02 | 1999-09-17 | Omron Corp | Capacitive pressure sensor |
JP2000055759A (en) * | 1998-08-07 | 2000-02-25 | Denso Corp | Manufacture of semiconductor pressure sensor |
JP2000121472A (en) * | 1998-10-12 | 2000-04-28 | Hitachi Ltd | Electrostatic capacity pressure sensor |
JP2000133818A (en) * | 1998-10-29 | 2000-05-12 | Hitachi Ltd | Pressure sensor and manufacture thereof |
-
2001
- 2001-05-14 JP JP2001142986A patent/JP4671534B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5873166A (en) * | 1981-10-13 | 1983-05-02 | ユナイテツド・テクノロジ−ズ・コ−ポレイシヨン | Capacitive pressure transducer and method of producing same |
JPS6325982A (en) * | 1986-07-18 | 1988-02-03 | Nissan Motor Co Ltd | Pressure transducer and manufacture thereof |
JPS6417447U (en) * | 1987-07-20 | 1989-01-27 | ||
JPH09257618A (en) * | 1996-03-26 | 1997-10-03 | Toyota Central Res & Dev Lab Inc | Electro-static capacity type pressure sensor and production thereof |
JPH1117194A (en) * | 1997-06-23 | 1999-01-22 | Denso Corp | Semiconductor pressure sensor and its manufacture |
JPH11248582A (en) * | 1998-03-02 | 1999-09-17 | Omron Corp | Capacitive pressure sensor |
JP2000055759A (en) * | 1998-08-07 | 2000-02-25 | Denso Corp | Manufacture of semiconductor pressure sensor |
JP2000121472A (en) * | 1998-10-12 | 2000-04-28 | Hitachi Ltd | Electrostatic capacity pressure sensor |
JP2000133818A (en) * | 1998-10-29 | 2000-05-12 | Hitachi Ltd | Pressure sensor and manufacture thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006270408A (en) * | 2005-03-23 | 2006-10-05 | Yamaha Corp | Capacitor microphone, and its manufacturing method |
JP4715260B2 (en) * | 2005-03-23 | 2011-07-06 | ヤマハ株式会社 | Condenser microphone and manufacturing method thereof |
US8685663B2 (en) | 2008-11-14 | 2014-04-01 | Kyowa Medex Co., Ltd. | Method, reagent and kit for measuring cholesterol in low-density lipoproteins |
JP2015122736A (en) * | 2013-11-19 | 2015-07-02 | キヤノン株式会社 | Capacitive transducer and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4671534B2 (en) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11212611B2 (en) | MEMS microphone and manufacturing method thereof | |
KR20080015862A (en) | Silicon microphone | |
US20090116675A1 (en) | Mems diaphragm structure and method for forming the same | |
WO2007125675A2 (en) | Microphone manufacturing method | |
US9758369B2 (en) | Method for manufacturing a microphone structure and a pressure sensor structure in the layer structure of a MEMS element | |
JPH08247878A (en) | Symmetrical differential pressure sensor whose surface is micromachined | |
US11533565B2 (en) | Dual back-plate and diaphragm microphone | |
US9380391B2 (en) | Microphone and method of manufacturing the same | |
TW202013991A (en) | Microphone, MEMS device and method of manufacturing MEMS device | |
JPH05198768A (en) | Semiconductor memory and manufacture thereof | |
CN111108758B (en) | MEMS microphone system | |
US8207585B2 (en) | Method for producing a micromechanical component and mircomechanical component | |
JP4773630B2 (en) | Diaphragm type semiconductor device and manufacturing method thereof | |
JP2002343979A (en) | Diaphragm type semiconductor device and method of manufacturing the same | |
US7270763B2 (en) | Anisotropic wet etching of silicon | |
EP2061056B1 (en) | MEMS switch | |
JP2009270961A (en) | Mems sensor and its method for manufacturign | |
JP2000277753A (en) | Semiconductor accelerometer and its manufacture | |
JPH07167725A (en) | Capacitive pressure sensor and its manufacture | |
JP2005337956A (en) | Physical quantity sensor and manufacturing method therefor | |
JP2000040830A (en) | Mechanical sensor and production method thereof | |
JP3008599B2 (en) | Semiconductor device and manufacturing method thereof | |
CN211184239U (en) | MEMS microphone | |
US20230345185A1 (en) | Mems microphone structure and manufacturing method thereof | |
CN211184238U (en) | MEMS microphone |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |