JP2002341846A - Digital video signal processor - Google Patents
Digital video signal processorInfo
- Publication number
- JP2002341846A JP2002341846A JP2001149176A JP2001149176A JP2002341846A JP 2002341846 A JP2002341846 A JP 2002341846A JP 2001149176 A JP2001149176 A JP 2001149176A JP 2001149176 A JP2001149176 A JP 2001149176A JP 2002341846 A JP2002341846 A JP 2002341846A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- digital video
- video data
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はディジタル映像信号
処理装置に係り、より詳細には、パソコン等とモニタ間
の伝送規格であるＴＭＤＳ（Transition Minimized Dif
ferential Signaling ）に基づくディジタル映像データ
を対象としたオンスクリーン処理又は切換選択処理に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video signal processing apparatus, and more particularly, to a TMDS (Transition Minimized Dif) which is a transmission standard between a personal computer or the like and a monitor.
The present invention relates to on-screen processing or switching selection processing for digital video data based on ferential signaling.
【０００２】[0002]
【従来の技術】薄型又は大画面という特徴から近年、Ｐ
ＤＰ（プラズマディスプレイパネル）又は液晶パネルが
広く用いられるようになってきている。これらＰＤＰ又
は液晶パネルはディジタル信号を対象とした表示素子で
ある。また、パソコンの普及も目覚ましく、このパソコ
ンと前記ＰＤＰ又は液晶パネル搭載の表示装置とを接続
し、パソコン映像をＰＤＰ又は液晶パネルに表示するケ
ースが増大しつつある。ここに、パソコンと前記ＰＤＰ
等とを接続する場合に、両者間のデータ伝送規格として
ＴＭＤＳ伝送がある。このＴＭＤＳ伝送における映像信
号（以下、ＴＭＤＳ信号）の映像データ形式はシリアル
データであり、そのデータ伝送速度は高速である。上記
ＴＭＤＳ信号を表示するに際し、所要の文字等をオンス
クリーン表示したい場合があるが、上記のように高速と
いう特質からＴＭＤＳ信号自体に直接オンスクリーン処
理することは困難であった。また、複数種類のＴＭＤＳ
信号の中から所望の信号を切換選択して表示する場合に
も前記特質からＴＭＤＳ信号自体を直接切り換えること
は困難であった。2. Description of the Related Art In recent years, due to the characteristics of a thin or large screen,
A DP (plasma display panel) or a liquid crystal panel has been widely used. These PDPs or liquid crystal panels are display elements for digital signals. In addition, the spread of personal computers is remarkable, and the number of cases in which the personal computer is connected to the display device equipped with the PDP or the liquid crystal panel and the image of the personal computer is displayed on the PDP or the liquid crystal panel is increasing. Here, the personal computer and the PDP
In the case of connection between the two, the TMDS transmission is a data transmission standard between the two. The video data format of the video signal (hereinafter, TMDS signal) in the TMDS transmission is serial data, and the data transmission speed is high. When displaying the TMDS signal, there are cases where it is desired to display required characters and the like on-screen. However, it is difficult to directly perform on-screen processing on the TMDS signal itself due to the characteristic of high speed as described above. In addition, multiple types of TMDS
Even when a desired signal is selected and displayed from among the signals, it is difficult to directly switch the TMDS signal itself due to the above characteristics.
【０００３】[0003]
【発明が解決しようとする課題】本発明は前記に鑑み、
ＴＭＤＳ信号を対象としたオンスクリーン表示処理及び
切換選択処理を可能にしたディジタル映像信号処理装置
を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above,
It is an object of the present invention to provide a digital video signal processing device capable of performing on-screen display processing and switching selection processing for a TMDS signal.
【０００４】[0004]
【課題を解決するための手段】本発明は、シリアル形式
のディジタル映像データの他にクロック信号、水平同期
データ及び垂直同期データとを有してなる信号が入力さ
れ、同入力信号中のシリアル形式のディジタル映像デー
タをパラレル形式のディジタル映像データへ変換して出
力するとともに、前記クロック信号、水平同期データ、
垂直同期データ、及び前記映像データと水平及び垂直の
各同期データとをもとに生成してなるデータイネーブル
信号それぞれを出力するデコーダと、前記デコーダより
のパラレル形式のディジタル映像データに対し所要のオ
ンスクリーン表示信号を合成処理し、パラレル形式のデ
ィジタル映像データで出力するオンスクリーン処理部
と、前記オンスクリーン処理部を制御するオンスクリー
ン制御部と、前記オンスクリーン処理部よりのパラレル
形式のディジタル映像データをシリアル形式のディジタ
ル映像データへ変換するとともに、同変換したシリアル
形式のディジタル映像データと前記デコーダよりのクロ
ック信号、水平同期データ、垂直同期データ、及びデー
タイネーブル信号とをもとに前記入力信号と同形態にし
た信号を出力するエンコーダとで構成したディジタル映
像信号処理装置を提供するものである。According to the present invention, a signal having a clock signal, horizontal synchronizing data and vertical synchronizing data in addition to serial digital video data is inputted, and the serial format in the input signal is inputted. The digital video data is converted into parallel digital video data and output, and the clock signal, horizontal synchronization data,
A decoder for outputting vertical synchronization data and a data enable signal generated based on the video data and each of the horizontal and vertical synchronization data; and a necessary ON for parallel-type digital video data from the decoder. An on-screen processing unit for synthesizing a screen display signal and outputting it as digital video data in parallel format, an on-screen control unit for controlling the on-screen processing unit, and digital video data in parallel format from the on-screen processing unit Into serial digital video data, and the input signal based on the converted serial digital video data and the clock signal, horizontal synchronization data, vertical synchronization data, and data enable signal from the decoder. D to output a signal with the same form There is provided a digital video signal processing apparatus configured by the coder.
【０００５】また、シリアル形式のディジタル映像デー
タの他にクロック信号、水平同期データ及び垂直同期デ
ータとを有してなる信号が入力され、同入力信号中のシ
リアル形式のディジタル映像データをパラレル形式のデ
ィジタル映像データへ変換して出力するとともに、前記
クロック信号、水平同期データ、垂直同期データ、及び
前記映像データと水平及び垂直の各同期データとをもと
に生成してなるデータイネーブル信号それぞれを出力す
るデコーダを複数の入力系統ごとに設けるとともに、前
記複数の入力系統ごとのデコーダそれぞれよりの出力信
号中から所望の系統の信号を切り換え選択する切換部
と、前記切換部を切り換え制御する切換制御部と、前記
切換部よりのパラレル形式のディジタル映像データをシ
リアル形式のディジタル映像データへ変換するととも
に、同変換したシリアル形式のディジタル映像データと
前記切換部よりのクロック信号、水平同期データ、垂直
同期データ、及びデータイネーブル信号とをもとに前記
入力信号と同形態にした信号を出力するエンコーダとで
構成したディジタル映像信号処理装置を提供するもので
ある。A signal having a clock signal, horizontal synchronizing data, and vertical synchronizing data in addition to the serial digital video data is input, and the serial digital video data in the input signal is converted into the parallel digital video data. Converts and outputs digital video data, and outputs each of the clock signal, horizontal synchronization data, vertical synchronization data, and a data enable signal generated based on the video data and horizontal and vertical synchronization data. A switching unit for providing a decoder for each of a plurality of input systems, and a switching unit for switching and selecting a signal of a desired system from output signals from the decoders for each of the plurality of input systems, and a switching control unit for switching and controlling the switching unit And the digital video data in the parallel format from the switching unit To the input signal based on the converted serial video data and the clock signal, horizontal synchronization data, vertical synchronization data, and data enable signal from the switching unit. And a digital video signal processing device comprising an encoder for outputting the converted signal.
【０００６】また、前記入力信号を、ＴＭＤＳ（Transi
tion Minimized Differential Signaling ）伝送規格に
基づく映像信号とする。Further, the input signal is converted to a TMDS (Transi
tion Minimized Differential Signaling) A video signal based on the transmission standard.
【０００７】また、前記切換部における信号切り換え選
択を、複数の前記デコーダそれぞれよりのＴＭＤＳ伝送
規格に基づくパラレル形式の映像信号と、パラレル形式
のその他映像信号との切り換え選択としてもよい。[0007] The signal switching selection in the switching section may be a switching selection between a parallel video signal based on the TMDS transmission standard of each of the plurality of decoders and another parallel video signal.
【０００８】[0008]
【発明の実施の形態】以下、発明の実施の形態を実施例
にもとづき図面を参照して説明する。図１は本発明によ
るディジタル映像信号処理装置の第１の実施例を示す要
部ブロック図であり、オンスクリーン処理に関するもの
である。また、図２は本発明によるディジタル映像信号
処理装置の第２の実施例を示す要部ブロック図であり、
ＴＭＤＳ信号等の切換選択処理に関するものである。Embodiments of the present invention will be described below with reference to the drawings based on embodiments. FIG. 1 is a main block diagram showing a first embodiment of a digital video signal processing apparatus according to the present invention, and relates to on-screen processing. FIG. 2 is a main block diagram showing a second embodiment of the digital video signal processing apparatus according to the present invention.
It relates to switching selection processing of TMDS signals and the like.
【０００９】次に、本発明の動作について図ごとに説明
する。図１において、Siは入力ＴＭＤＳ信号、１はデコ
ーダ、２はオンスクリーン処理部、３はオンスクリーン
制御部、４はエンコーダ、５はモニタ部である。デコー
ダ１に入力するＴＭＤＳ信号Siは、Ｒ（赤）、Ｇ（緑）
及びＢ（青）の各映像データ、水平同期データ、垂直同
期データ及びクロック信号からなる。また、上記各映像
データは８ビットデータであり、シリアル（Ｓ）形式の
データである。デコーダ１は、入力ＴＭＤＳ信号Siの中
の映像データの形式をシリアル形式からパラレル形式へ
変換し（Dp）、後段のオンスクリーン処理部２へ出力す
るとともに、その他の信号の水平同期データ（Ｈ）、垂
直同期データ（Ｖ）及びクロック信号（CK）にデータイ
ネーブル信号（以下、DEデータ）を付加してエンコーダ
４へ送出する。ここに、DEデータはハイ（Ｈ）又はロー
（Ｌ）により有効表示期間又は非表示期間を表す信号で
あり、上記各映像データ及び同期データをもとに生成す
る。Next, the operation of the present invention will be described with reference to the drawings. In FIG. 1, Si is an input TMDS signal, 1 is a decoder, 2 is an on-screen processing unit, 3 is an on-screen control unit, 4 is an encoder, and 5 is a monitor unit. The TMDS signal Si input to the decoder 1 is R (red), G (green)
And B (blue) video data, horizontal synchronization data, vertical synchronization data, and a clock signal. Each of the video data is 8-bit data and is serial (S) format data. The decoder 1 converts the format of the video data in the input TMDS signal Si from the serial format to the parallel format (Dp), outputs the converted data to the on-screen processing unit 2 at the subsequent stage, and outputs horizontal synchronization data (H) of other signals. A data enable signal (hereinafter referred to as DE data) is added to the vertical synchronizing data (V) and the clock signal (CK), and the resultant signal is transmitted to the encoder 4. Here, the DE data is a signal indicating a valid display period or a non-display period by high (H) or low (L), and is generated based on each of the video data and the synchronization data.
【００１０】また、上記映像データの形式をシリアル形
式からパラレル形式へ変換する理由は、前者のシリアル
形式のデータではそのデータ伝送速度（ｂｐｓ）が高速
のため文字等のオンスクリーン表示信号の合成処理が困
難であり、このためパラレル形式へ変換し、上記合成処
理を可能にするためである。オンスクリーン処理部２は
オンスクリーン制御部３の制御のもとにデコーダ１より
のパラレル形式の映像データに対し所定の位置に所要の
文字等のオンスクリーン表示信号を合成処理する。同合
成処理された映像データはエンコーダ４へ送出される。
エンコーダ４は前記オンスクリーン処理部２よりの映像
データ（８ビット）の形式をパラレル形式からシリアル
形式へ変換するとともに、同変換したシリアル形式の映
像データと、デコーダ１よりのクロック信号（CK）、DE
データ、水平同期データ（Ｈ）及び垂直同期データ
（Ｖ）とをもとに入力ＴＭＤＳ信号Siと同形態にした信
号Soを出力する。これにより、オンスクリーン表示処理
されたＴＭＤＳ信号Soがモニタ部５へ入力され、映像表
示とともに所要の文字等がオンスクリーン表示されるこ
ととなる。The reason why the format of the video data is converted from the serial format to the parallel format is that the former serial format data has a high data transmission speed (bps), so that the processing for synthesizing on-screen display signals such as characters is performed. This is because it is difficult to perform the above-described synthesizing process by converting to the parallel format. Under the control of the on-screen control unit 3, the on-screen processing unit 2 synthesizes on-screen display signals, such as required characters, at predetermined positions with respect to the parallel video data from the decoder 1. The synthesized video data is sent to the encoder 4.
The encoder 4 converts the format of the video data (8 bits) from the on-screen processing unit 2 from a parallel format to a serial format, and converts the converted serial format video data, a clock signal (CK) from the decoder 1, DE
A signal So having the same form as the input TMDS signal Si is output based on the data, the horizontal synchronization data (H), and the vertical synchronization data (V). As a result, the TMDS signal So subjected to the on-screen display processing is input to the monitor unit 5, and required characters and the like are displayed on-screen together with the video display.
【００１１】次に、図２につき説明する。図２はＴＭＤ
Ｓ信号としてＴＭＤＳ−１（Si１）及びＴＭＤＳ−２
（Si２）の２系統と、ＴＭＤＳ信号以外の一般映像信号
（Si３〜８ビットパラレルデータ）として１系統の合計
３系統が入力され、これを切り換え選択して表示するよ
うにしたものである。同図において、11及び12は前記図
１の符号１と同機能のデコーダ、13は切換部、14は切換
制御部、15はエンコーダ、16はモニタ部である。デコー
ダ11及び同12それぞれは図１のデコーダ１と同様に入力
ＴＭＤＳ信号の中の映像データをシリアル形式からパラ
レル形式に変換した映像データ（Dp）の他、クロック信
号（CK）、DEデータ、水平同期データ（Ｈ）及び垂直同
期データ（Ｖ）を出力し、それぞれ切換部13へ送出す
る。映像データをシリアル形式からパラレル形式に変換
する理由は、前述のようにそのデータ伝送速度（ｂｐ
ｓ）が高速のためシリアル形式のデータではその切り換
え選択が困難であり、このためパラレル形式へ変換し、
上記切換処理を可能にするためである。Next, FIG. 2 will be described. Figure 2 shows TMD
TMDS-1 (Si1) and TMDS-2 as S signals
Two systems (Si2) and one system as a general video signal (Si3 to 8-bit parallel data) other than the TMDS signal are input, for a total of three systems, which are switched and selected for display. In the figure, reference numerals 11 and 12 denote decoders having the same function as the reference numeral 1 in FIG. 1, reference numeral 13 denotes a switching unit, reference numeral 14 denotes a switching control unit, reference numeral 15 denotes an encoder, and reference numeral 16 denotes a monitor unit. Each of the decoders 11 and 12 has video signals (Dp) obtained by converting video data in an input TMDS signal from a serial format to a parallel format, a clock signal (CK), DE data, horizontal The synchronization data (H) and the vertical synchronization data (V) are output and sent to the switching unit 13. The reason for converting the video data from the serial format to the parallel format is that the data transmission speed (bp
s) is high speed, so it is difficult to select the switching in serial format data.
This is to enable the switching process.
【００１２】また、切換部13には一般映像信号（Si３）
も入力する。なお、この一般映像信号（Si３）の信号構
成は切換部13における切り換えの関係からＴＭＤＳ信号
と同様にする。切換部13は切換制御部の制御のもとに各
デコーダ11、12それぞれよりの上記各データと一般映像
信号（Si３）とを同種類の信号ごとに切り換える。即
ち、映像データの選択に連動して同じ系統のクロック信
号（CK）、DEデータ、水平同期データ（Ｈ）及び垂直同
期データ（Ｖ）を選択するように切換部13を切り換え設
定する。また、映像データについては８ビットのパラレ
ルデータをＲＧＢそれぞれについて連動して切り換え
る。切換部13で選択された系統の映像データ等はエンコ
ーダ15へ入力し、ここで図１のエンコーダ４と同様に、
映像データ（８ビット）の形式をパラレル形式からシリ
アル形式へ変換するとともに、同変換したシリアル形式
の映像データと、切換部13よりのクロック信号（CK）、
DEデータ、水平同期データ（Ｈ）及び垂直同期データ
（Ｖ）とをもとに入力信号（Si１〜Si３）と同形態にし
た信号Soを出力する。これにより、高速のＴＭＤＳ信号
であっても切り換え表示が可能となる。The switching section 13 has a general video signal (Si3)
Also enter Note that the signal configuration of the general video signal (Si3) is the same as that of the TMDS signal due to the switching relationship in the switching unit 13. The switching unit 13 switches the data from the respective decoders 11 and 12 and the general video signal (Si3) for each signal of the same type under the control of the switching control unit. That is, the switching unit 13 is switched and set so as to select a clock signal (CK), DE data, horizontal synchronization data (H), and vertical synchronization data (V) of the same system in conjunction with the selection of the video data. For video data, 8-bit parallel data is switched in conjunction with each of RGB. The video data and the like of the system selected by the switching unit 13 are input to the encoder 15, and here, as in the encoder 4 of FIG.
The format of the video data (8 bits) is converted from the parallel format to the serial format, and the converted serial format video data and the clock signal (CK) from the switching unit 13 are output.
A signal So having the same form as the input signals (Si1 to Si3) is output based on the DE data, the horizontal synchronization data (H), and the vertical synchronization data (V). Thus, switching display is possible even with a high-speed TMDS signal.
【００１３】[0013]
【発明の効果】以上説明したように本発明によれば、高
速なＴＭＤＳ信号であってもオンスクリーン表示又は信
号選択の切り換えの処理が可能となる。また、デコーダ
において高速のシリアルデータをパラレルデータに変換
し、伝送速度を低下させているのでエンコーダ迄の距離
が多少長くなってもジッタ現象が生じることがない。こ
のことは、モニタ部までの伝送距離を伸ばせるという利
点ともなる。As described above, according to the present invention, on-screen display or switching of signal selection can be performed even for a high-speed TMDS signal. In addition, since the decoder converts high-speed serial data into parallel data to reduce the transmission speed, no jitter phenomenon occurs even if the distance to the encoder becomes slightly longer. This has the advantage that the transmission distance to the monitor unit can be extended.
【図１】本発明によるディジタル映像信号処理装置の第
１の実施例を示す要部ブロック図である。FIG. 1 is a main block diagram showing a first embodiment of a digital video signal processing device according to the present invention.
【図２】本発明によるディジタル映像信号処理装置の第
２の実施例を示す要部ブロック図である。FIG. 2 is a main block diagram showing a second embodiment of the digital video signal processing device according to the present invention.
１、11、12 デコーダ ２ オンスクリーン処理部 ３ オンスクリーン制御部 ４、15 エンコーダ ５、16 モニタ部 13 切換部 14 切換制御部 1, 11, 12 decoder 2 on-screen processing unit 3 on-screen control unit 4, 15 encoder 5, 16 monitor unit 13 switching unit 14 switching control unit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/445 Ｇ０９Ｇ 5/00 ５５５Ｄ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H04N 5/445 G09G 5/00 555D
Claims (4)
他にクロック信号、水平同期データ及び垂直同期データ
とを有してなる信号が入力され、同入力信号中のシリア
ル形式のディジタル映像データをパラレル形式のディジ
タル映像データへ変換して出力するとともに、前記クロ
ック信号、水平同期データ、垂直同期データ、及び前記
映像データと水平及び垂直の各同期データとをもとに生
成してなるデータイネーブル信号それぞれを出力するデ
コーダと、前記デコーダよりのパラレル形式のディジタ
ル映像データに対し所要のオンスクリーン表示信号を合
成処理し、パラレル形式のディジタル映像データで出力
するオンスクリーン処理部と、前記オンスクリーン処理
部を制御するオンスクリーン制御部と、前記オンスクリ
ーン処理部よりのパラレル形式のディジタル映像データ
をシリアル形式のディジタル映像データへ変換するとと
もに、同変換したシリアル形式のディジタル映像データ
と前記デコーダよりのクロック信号、水平同期データ、
垂直同期データ、及びデータイネーブル信号とをもとに
前記入力信号と同形態にした信号を出力するエンコーダ
とで構成したことを特徴とするディジタル映像信号処理
装置。1. A signal having a clock signal, horizontal synchronizing data and vertical synchronizing data in addition to serial digital video data is inputted, and serial digital video data in the input signal is converted into parallel digital video data. Converts and outputs digital video data, and outputs each of the clock signal, horizontal synchronization data, vertical synchronization data, and a data enable signal generated based on the video data and horizontal and vertical synchronization data. A decoder for synthesizing the digital video data in parallel format from the decoder, a required on-screen display signal, and an on-screen processing unit for outputting the digital video data in parallel format, and controlling the on-screen processing unit An on-screen control unit; While converting the digital video data in the parallel format into digital video data in the serial format, the converted digital video data in the serial format and a clock signal from the decoder, horizontal synchronization data,
A digital video signal processing device comprising: an encoder that outputs a signal in the same form as the input signal based on vertical synchronization data and a data enable signal.
他にクロック信号、水平同期データ及び垂直同期データ
とを有してなる信号が入力され、同入力信号中のシリア
ル形式のディジタル映像データをパラレル形式のディジ
タル映像データへ変換して出力するとともに、前記クロ
ック信号、水平同期データ、垂直同期データ、及び前記
映像データと水平及び垂直の各同期データとをもとに生
成してなるデータイネーブル信号それぞれを出力するデ
コーダを複数の入力系統ごとに設けるとともに、前記複
数の入力系統ごとのデコーダそれぞれよりの出力信号中
から所望の系統の信号を切り換え選択する切換部と、前
記切換部を切り換え制御する切換制御部と、前記切換部
よりのパラレル形式のディジタル映像データをシリアル
形式のディジタル映像データへ変換するとともに、同変
換したシリアル形式のディジタル映像データと前記切換
部よりのクロック信号、水平同期データ、垂直同期デー
タ、及びデータイネーブル信号とをもとに前記入力信号
と同形態にした信号を出力するエンコーダとで構成した
ことを特徴とするディジタル映像信号処理装置。2. A signal having a clock signal, horizontal synchronizing data and vertical synchronizing data in addition to serial digital video data is input, and the serial digital video data in the input signal is converted into parallel digital video data. Converts and outputs digital video data, and outputs each of the clock signal, horizontal synchronization data, vertical synchronization data, and a data enable signal generated based on the video data and horizontal and vertical synchronization data. A switching unit for providing a decoder for each of a plurality of input systems, and a switching unit for switching and selecting a signal of a desired system from output signals from the decoders for each of the plurality of input systems, and a switching control unit for switching and controlling the switching unit And the parallel format digital video data from the switching unit is converted to the serial format digital video data. Along with the conversion to image data, the same format as the input signal was used based on the converted serial digital video data and the clock signal, horizontal synchronization data, vertical synchronization data, and data enable signal from the switching unit. A digital video signal processing device comprising a signal output encoder.
Minimized Differential Signaling ）伝送規格に基づ
く映像信号としたことを特徴とする請求項１又は請求項
２記載のディジタル映像信号処理装置。3. The method according to claim 1, wherein the input signal is converted to a TMDS (Transition
3. The digital video signal processing apparatus according to claim 1, wherein the video signal is based on a Minimized Differential Signaling transmission standard.
を、複数の前記デコーダそれぞれよりのＴＭＤＳ伝送規
格に基づくパラレル形式の映像信号と、パラレル形式の
その他映像信号との切り換え選択としたことを特徴とす
る請求項２記載のディジタル映像信号処理装置。4. A signal switching selection in the switching unit is a switching selection between a parallel video signal based on the TMDS transmission standard and a parallel other video signal from each of the plurality of decoders. The digital video signal processing device according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149176A JP2002341846A (en) | 2001-05-18 | 2001-05-18 | Digital video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001149176A JP2002341846A (en) | 2001-05-18 | 2001-05-18 | Digital video signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002341846A true JP2002341846A (en) | 2002-11-29 |
Family
ID=18994378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001149176A Pending JP2002341846A (en) | 2001-05-18 | 2001-05-18 | Digital video signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002341846A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010009689A (en) * | 1999-07-13 | 2001-02-05 | 윤종용 | Method for sending image signal |
| JP2007171583A (en) * | 2005-12-22 | 2007-07-05 | Mitsubishi Electric Corp | Digital video signal switch |
| JP2007295336A (en) * | 2006-04-26 | 2007-11-08 | Sharp Corp | Wireless video communication equipment, and its message display method |
-
2001
- 2001-05-18 JP JP2001149176A patent/JP2002341846A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010009689A (en) * | 1999-07-13 | 2001-02-05 | 윤종용 | Method for sending image signal |
| JP2007171583A (en) * | 2005-12-22 | 2007-07-05 | Mitsubishi Electric Corp | Digital video signal switch |
| JP2007295336A (en) * | 2006-04-26 | 2007-11-08 | Sharp Corp | Wireless video communication equipment, and its message display method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3484298B2 (en) | Video magnifier | |
| US7030934B2 (en) | Video system for combining multiple video signals on a single display | |
| CN101778199B (en) | Realization method for synthesizing multi-path high-definition video image picture | |
| TWI354981B (en) | Method and related device of increasing efficiency | |
| JPH0832904A (en) | Multipanel display system | |
| JP2009276557A (en) | Video processing device, video processing lsi, display, car navigation system, mixing ratio information generating method, program, and recording medium | |
| KR20010032043A (en) | System and methods for 2-tap/3-tap flicker filtering | |
| US5739868A (en) | Apparatus for processing mixed YUV and color palettized video signals | |
| US7305501B2 (en) | Portable computer system having LCD monitor for selectively receiving video signals from external video signal input from external computer | |
| CN111554248A (en) | Liquid crystal display chip | |
| KR100468209B1 (en) | Electric bulletin board for processing image with variety characteristic and scaling | |
| JP2002341846A (en) | Digital video signal processor | |
| JP3542690B2 (en) | Video graphics equipment for television | |
| KR101506030B1 (en) | Multi-vision system and picture visualizing method the same | |
| JP2002500478A (en) | Method and apparatus for reducing flicker in a television display of network application data | |
| US7663646B2 (en) | Device, system and method for realizing on screen display | |
| JP4725033B2 (en) | Surveillance camera system, camera, and surveillance camera control method | |
| US20100013846A1 (en) | Display apparatus, and image quality converting method and data creating method using the same | |
| CN212461112U (en) | Liquid crystal display chip | |
| KR100407951B1 (en) | Double Faces Display with Plasma Display Panel | |
| JP2001086428A (en) | Video display device and multiscreen display device | |
| KR100951718B1 (en) | Display control method and system for multivision | |
| JP2008242209A (en) | Lcd data transfer system | |
| JP2006154007A (en) | Liquid crystal display apparatus with scaling function for game machine | |
| JP2006337732A (en) | Image display system for conference |