JP2002330158A - Ａｔｍ接続で音声パックとシグナリング管理パックのインタリーヴィングするためのａａｌ２送信機 - Google Patents

Abstract

(57)【要約】 【課題】 ＳＯＨＯ ＡＴＭソリュションを実現する簡
潔な技術の提供。 【解決手段】 送信機は、(デジタル化した音声サンプ
ルを音声信号に変換する）ＤＳＰ部（１６０）及び（Ａ
ＡＬ２シグナリング機能及びレイヤ管理機能を実行す
る）ホストプロセッサ（１９０）と直接インターフェー
ス接続している。送信機は、ＡＴＭ接続でＤＳＰ部（１
６０）からのＡＡＬ２音声パケットと、ホストプロセッ
サ（１９０）からのシグナリングパケットと管理パケッ
トとをインターリーブするよう形成されている。データ
は、ＤＭＡ（４１５）により取り出される。チャンネル
ルックアップテーブルは、音声チャンネルをＡＴＭ接続
にマッピングするためにチャンネルルックアップテーブ
ルへのインデックスとしてＤＳＰにより割り当てられた
音声チャンネルを使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、デー
タ及び電気通信の分野に関し、特に、非同期転送モード
アダプテーションレイヤ送信アーキテクチャに関する。

【０００２】

【従来の技術】コンピュータシステム間の通信及び資源
の共有を改善するために、ネットワーク通信プロトコル
を備えたデータ通信ネットワークが導入された。通信ネ
ットワークは、ローカルエリアネットワーク（ＬＡ
Ｎ）、広域ネットワーク（ＷＡＮ）であってもよく、ま
たは両方のＬＡＮとＷＡＮの特性を有してもよい。通信
ネットワークの物理的伝送媒体は、銅線、光ファイバ、
または同軸ケーブルのようなワイア型のネットワーク、
あるいは、無線、赤外線、またはマイクロ波のような無
線型のネットワークであってもいい。

【０００３】コンピュータシステムは、より多くのグラ
フィック画像を利用し始め、ビデオ会議が更に望ましく
なるに従って、ビデオデータの通信は、両方のＬＡＮと
ＷＡＮに亘り重要になっている。エンドユーザ間のビデ
オ通信のための別々の手段は今までに開発し得たであろ
うが、ビデオデータ、オーディオデータ、及びデジタル
データをＬＡＮとＷＡＮを介して同時に送信することが
望ましい。

【０００４】１９９０年代の通信分野において、最も期
待され現在最も急速に成長しているテクノロジは、恐ら
く、非同期転送モード（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔ
ｒａｎｓｆｅｒ Ｍｏｄｅ：ＡＴＭ）テクノロジとして
知られているであろう。ＡＴＭは、ローカルエリアネッ
トワーク（ＬＡＮ）と広域ネットワーク（ＷＡＮ）の性
能限界を除去する機構を提供すると共に、ギガビット/
秒のオーダの速度でデータ転送を行っている。ＬＡＮと
ＷＡＮの可変長パケットは、比較的短い一定長さのパケ
ットであるＡＴＭセルと置き換えられつつある。ＡＴＭ
セルは、単一のバックボーンのネットワークを介して音
声、ビデオ及びデータを運ぶことができるので、ＡＴＭ
テクノロジは、高速の端末対端末通信トラフィック用の
一体の機構を提供する。

【０００５】実際、ＡＴＭテクノロジは、ＡＴＭアダプ
テーションレイヤ（ＡＡＬ）標準仕様ＡＡＬ１（回路エ
ミュレーション、すなわち、音声用）、ＡＡＬ２（ＡＴ
Ｍによる音声）及び仕様ＡＡＬ５（ＬＡＮトラフィック
のようなパケット化したデータ用）に従って主としてデ
ータを送るために現在使用されている。

【０００６】ＡＴＭは、任意のユーザ対ネットワークイ
ンターフェース（Ｕｓｅｒ ｔｏＮｅｔｗｏｒｋ Ｉｎ
ｔｅｒｆａｃｅ：ＵＮＩ）でユーザトラフィックを運ぶ
ため、及び多重メガビットデータレートの高速装置間の
マルチメディアネットワーキングを容易にするためにＩ
ＴＵ及びアメリカンナショナルインスティチュート（Ａ
ＮＳＩ）により定義された通信概念として発生した。Ａ
ＴＭは高速で音声、ビデオ、データを含むネットワーク
トラフィックを転送するための方法である。交換装置の
周りに集中されたこの接続型交換ネットワーキングテク
ノロジを使用して、多数の仮想回路は、同一の物理的回
路を介して多くのアプリケーションによりサポートする
ことができる。この交換テクノロジにより、帯域幅は、
各アプリケーション毎に専用とすることができ、インサ
ーネット、トークンリング及びファイバ分配データイン
ターフェース（Ｆｉｂｅｒ ＤｉｓｔｒｉｂｕｔｅｄＤ
ａｔａ Ｉｎｔｅｒｆａｃｅ：ＦＤＤＩ）のような共有
媒体ネットワーキングテクノロジに存在する問題を克服
する。ＡＴＭにより、異なる種類の物理レイヤテクノロ
ジは、同一のより高いレイヤ、すなわち、ＡＴＭレイヤ
を共有することができる。

【０００７】ＡＴＭは、非常に短い一定長のセルと呼ば
れるパケットを使用する。各セルのヘッダと呼ばれる最
初の５バイトは、セルをその行き先に送るに必要な情報
を含んでいる。この各セルのヘッダは、ネットワークに
対し、輻輳制御機構及びトラフィック管理機構を実装す
る能力を与えもする。セル交換が可変長のパケット交換
よりも複雑さの度合いが少なく、多くのセルのためハー
ドウエアで並列に達成することができるので、その一定
長のセルで、交換遅延は、より小さなより予測可能なも
のとなる。このセルのフォーマットにより、多重プロト
コル伝送が可能にもなる。ＡＴＭはプロトコルトランス
ペアレントであるので、種々のプロトコルは同時に送る
ことができる。ＡＴＭの場合、電話、ファックス、ビデ
オ、データおよび他の情報は、同時に送ることができ
る。

【０００８】ＡＴＭは、接続型輸送サービスである。Ａ
ＴＭネットワークにアクセスするために、ステーション
は、ＡＴＭ交換機に対するシグナリングプロトコルを使
用して、ステーション自体と他のエンドステーションと
の間に仮想回路を要求する。ＡＴＭは、同一ネットワー
クの一部として管理されるＡＴＭ交換機とＡＴＭユーザ
とをインタコネクトするために一般的に使用されるユー
ザネットワークインターフェース（ＵＮＩ）を提供す
る。

【０００９】与えられたＡＴＭネットワークを介して、
１つのエンド装置から他のエンド装置への通信は、仮想
接続をなし得る１個以上の論理通路を有するであろう。
１つのエンド装置から他のエンド装置への有り得る通路
は、仮想通路（ＶＰ）と呼ばれている。各仮想通路は、
仮想チャンネル（ＶＣ）と呼ばれる１個以上の通信論理
チャンネルを有してもよい。仮想チャンネルが活動状態
の時、この仮想チャンネルは、しばしば仮想接続と呼ば
れている。各ＶＣは、仮想チャンネル識別子（ＶＣＩ）
と呼ばれる関連識別番号を有している。各ＶＰは、仮想
通路識別子（ＶＰＩ）と呼ばれる関連識別番号を有して
いる。

【００１０】ＡＴＭネットワークは、非同期時分割多重
化方式の形であるセル交換を使用して通信を行う。ＡＴ
Ｍで使用されるセルは、可変長のデータパケットを使用
するパケット交換とは対照的に、一定長さのものであ
る。

【００１１】ＡＴＭネットワークアーキテクチャは、Ｏ
ＳＩ基準モデルに基づく独立の通信レイヤで一般的には
組織化されている。簡述すれば、通信レイヤで行われる
種々の機能の一部を記載する。物理レイヤは、通信イン
ターフェースへの適用が生じる物理媒体及び通信集中度
を特定する。物理媒体は、この物理媒体で使用されるコ
ネクタ、ケーブル布線、インピーダンス及びプロトコル
の種類について要求されるビットタイミングを考慮す
る。ＡＴＭレイヤにおいては、一般的なフロー制御が考
慮され、セルのヘッダは発生または除去され、それぞれ
の次のレイヤに送られる。ＶＰＩ/ＶＣＩアドレスは解
析されまたは変換されてもよく、ＡＴＭセルは、場合に
より多重化され、分離される。ＡＴＭアダプテーション
レイヤにおいては、分割及び再組み立てサブレイヤ（Ｓ
ＡＲ）が存在する。ＳＡＲサブレイヤは、プロトコルデ
ータユニット（ＰＤＵ）のＡＴＭセルへの分割を行い、
または、ＡＴＭセルを、より高位のレイヤへ送られるＰ
ＤＵに組み立てる。

【００１２】ＡＴＭテクノロジは、このパケットをベー
スにした試みにより提供される融通性及び回復性のため
に、インターネットと一般に呼ばれる世界に亘る公的な
媒体を介するコンピュータ間通信に特によく適合してい
る。遠隔の、家庭の、または小事務所のワークステーシ
ョンをインターネットに現在結合できる比較的最近のテ
クノロジは、当業界においてデジタル加入者ループ
（「ＤＳＬ」）と呼ばれる。ＤＳＬは、一般的には、有
限の距離において、従来の電話会社の銅配線を介して現
在の音声媒体のデータ速度よりもはるかに大きい比較的
高帯域幅を送る公的なネットワークテクノロジに関する
ものである。それとして、ＤＳＬ変調器/復調器（「モ
デム」）は、現在従来技術による約５００Ｋｂｐｓから
１８Ｍｂｐｓあるいはこれ以上に亘るＤＳＬモデムによ
り提供されるデータレートで、インターネットへのＡＴ
Ｍ通信及びこのインターネットからのＡＴＭ通信のワー
クステーション及びパーソナルコンピュータによる実行
に現在利用可能である。

【００１３】

【発明が解決しようとする課題】複数の通信チャンネル
を備えたＡＴＭネットワークにおいて、トラフィック制
御を実施するために要求される装置は、かなり複雑であ
る。強引な方法を利用して所望の複雑なタスクの一部を
達成することは可能ではあるが、これらの解決方法は、
特に小規模の事務所/家庭事務所（ＳＯＨＯ）の用途の
ために実現するにはしばしばコストが掛り過ぎ、及び
（または）不十分である。従って、ＳＯＨＯＡＴＭの解
決法を実施するすばらしい技術が必要とされている。

【００１４】

【課題を解決するための手段】本発明は、デジタル信号
処理装置（ＤＳＰ）部及びホストプロセッサを備えたＡ
ＴＭ内のＡＴＭアダプテーションレイヤ（ＡＡＬ）で形
成された接続で、非同期転送モード（ＡＴＭ）データセ
ルを送信するための装置及び方法としての技術的利点を
達成する。送信機は、（デジタル化した音声サンプルを
音声信号に変換する）ＤＳＰ部及び（ＡＡＬ２シグナリ
ング機能及びレイヤ管理機能を実行する）ホストプロセ
ッサと直接インターフェースされている。送信機は、ハ
ードウエアで実現し、シリコンチップに集積することが
できる。送信機は、ＡＴＭ接続でＤＳＰ部からのＡＡＬ
２音声パケットとホストプロセッサからシグナリングパ
ケット及び管理パケットをインターリーブするよう形成
されている。本発明の更に完全な理解のため、添付図面
と共に次の詳細な記載を参照する。

【００１５】

【実施例】本発明の数多くの革新的な教示を、現在の好
適な実施例に特に関して記載する。しかし、このクラス
の実施例は、本明細書では、多くの好都合な使用例及び
革新的な教示内容のわずか数例を提供するだけであると
理解されたい。一般に本願明細書でなされた説明は、種
々の請求した発明のいずれをも明確にその境界を定める
ものではない。更に、一部の記載は、一部の発明の特徴
に適合するが他の物には適合しないかもしれない。

【００１６】次に図１には、本発明の一実施例による例
示的な非同期転送モード（ＡＴＭ）ｘＤＳＬルータ/ゲ
ートウエイ１００のブロック線図が示してある。ｘＤＳ
Ｌルータ/ゲートウエイ１００は、周辺の、またはチッ
プのインタコネクトを介して全てインタコネクトされ
た、ＬＡＮインターフェース１８２（イーサネット（登
録商標）、ＨＰＮＡ、無線イーサネット（登録商標）な
ど）、各電話線用の別個のコーディック１６５及び関連
するＤＳＰ１６０を一般的に備えた電話線インタコネク
ト、（ＭＩＰＳ型プロセッサのような）ホストプロセッ
サまたはネットワークプロセッサ１９０、及びＡＴＭモ
ジュール１０１を有している。ＤＳＰ１６０は、多重電
話線をサポートすることができる。ＡＴＭモジュール１
０１は、更に、（一般的にＤＳＰ１７０とコーディック
１７５を備えた）ｘＤＳＬモデムに結合され、そして、
ＡＴＭ２５ＬＡＮ１８０に結合することができる。ｘＤ
ＳＬモデムへの結合は、ＰＣＩ、ＨＰＩ、ＸＢＵＳまた
はＵＴＯＰＩＡのようなインターフェースを介して行わ
れる。ＡＴＭ２５ＬＡＮへのインターフェースは、ＵＴ
ＯＰＩＡを介して行われる。ＡＴＭモジュール１０１
は、ホストプロセッサ１９０、ＤＳＰ及び周辺装置また
はスタンドアロン型チップとしてのＬＡＮインターフェ
ース（イーサネット（登録商標）ＭＡＣなど）と集積化
することができる。

【００１７】周辺インタコネクトまたはチップのインタ
コネクトにより、外部のまたは埋め込み式のホストプロ
セッサ１９０は、ｘＤＳＬルータ/ゲートウエイ１００
にアクセスすることができる。従って、ホストプロセッ
サ１９０は、開始時にルータ/ゲートウエイ１００を初
期化及び設定することができ（例えば、機能を遂行可能
にし、ＤＭＡをバッファポインタなどで初期化すること
ができる）、実行時間中、ルータ/ゲートウエイ１００
へのアクセスを行うことができる。（実行時間のタスク
の内容は、ＡＴＭ接続を設定及び壊したり、送信のため
パケットを待ち行列に配置したり、バッファをＤＭＡに
返したり、完了リング〈ｃｏｍｐｌｅｔｉｏｎｒｉｎ
ｇ〉を処理したりすることなどを含むことができる。）
ＡＴＭモジュールを含むｘＤＳＬルータ/ゲートウエイ
１００の集積化のため、周辺のインタコネクトは、なる
べくＶＢＵＳであることが好ましい。ＶＢＵＳは、中央
資源として配置のマスタ/スレーブ装置を備えたテキサ
スインスツルメンツの特許品である共有バスシステムで
あってそのマスタ/スレーブは、インタコネクトのため
中央資源を介して「要請」及び「認可」を使用する。し
かし、このインターフェースは、独立型のモジュールア
プリケーション用の標準インターフェース（例えば、Ｐ
ＣＩ）または一般的にではあるが特許品の（ｐｒｏｐｒ
ｉｅｔａｒｙ）インターフェース（例えば、ＨＰＩまた
はＸＢＵＳ）とすることができる。

【００１８】次に図２を参照すると、本発明の一実施例
による例示的なＡＴＭモジュール１０１のブロック線図
が示してある。このＡＴＭモジュール１０１は、全ての
内部モジュールがインターフェースで接続する共有バス
タイプの配置の形をしたモジュールインタコネクトを有
している。内部モジュールは、主処理モジュールすなわ
ちＡＴＭプロセッサ１２０、ＵＴＯＰＩＡ Ｌ２モジュ
ール１０８、セルＤＭＡ Ｉ/Ｆ１０６、セルバッファ
モジュール１０４、ＡＡＬ２モジュール１０２、ＡＡＬ
５モジュール１０５、状態ＲＡＭとデータメモリを備え
たＬＡＭモジュール１１２を有している。ＡＴＭプロセ
ッサ１２０は、周辺のインタコネクト上の全ての他のモ
ジュールに対するマスタである。ＡＴＭモジュール１０
１がスタンドアロン型のチップとして接続されると、チ
ップ/周辺インタコネクトモジュール１４０は、ホスト
プロセッサ装置に結合されるように設けることができ
る。更に、インターフェースモジュール、すなわち、Ｈ
ＰＩ/ＸＢＵＳ/ＰＣＩモジュールは、セルＤＭＡ/ＩＦ
１０６との外部インターフェースとして必要とされよ
う。

【００１９】ＡＡＬ２ ＳＡＲ１０２またはモジュール
は、当業者に公知のＩＴＵ−Ｔ３６３．２の規格に記載
された機能を発揮する。その記載は、ここに援用する。
ＡＡＬ２ ＳＡＲ１０２により、関連する常駐（ｒｅｓ
ｉｄｅｎｔｉａｌ）ルータ/ゲートウエイがＡＴＭを介
して音声をサポートすることができる。

【００２０】ＡＡＬ５ ＳＡＲまたはモジュール１０５
は、ＩＴＵ−Ｔ３６３．５の規格に記載された機能を発
揮する。ＡＡＬ２とＡＡＬ５の仕様（ＩＴＵ−Ｔ３６
３．２とＩＴＵ−Ｔ３６３．５）は、その全部を本明細
書に援用する。ＡＡＬ５ ＳＡＲ１０５により、常駐ル
ータ/ゲートウエイは、ＩＰデータグラムでカプセル化
されたデータ、ボイスオヴァＩＰ（Ｖｏｉｃｅ ｏｖｅ
ｒ ＩＰ）及びビデオをサポートすることができる。更
に、ＡＡＬ５ ＳＡＲ１０５は、ＡＡＬ５及びＯＡＭの
トラフィックタイプを設定することができる３２個の全
二重接続部までサポートすることが好ましい（しかし、
数千の接続部に合わせることができる）。なお、ＡＴＭ
モジュール１０１は、ユーザがＡＴＭプロセッサ１２０
のＯＡＭ処理をオフにすることができ、それにより、Ａ
ＡＬ５モジュール１０５がＯＡＭセルのネットワークま
たはホストプロセッサ１９０（図１）への輸送を容易に
できるように構成されている。

【００２１】ＡＡＬ２モジュール１０２は、送信時にシ
グナリングパケット及びレイヤ管理/パケットがセル/デ
ータストリームに挿入でき、受信時にシグナリングパケ
ット及びレイヤ管理パケットがセル/データストリーム
から抽出できるように構成されている。この革新によ
り、専用のＤＭＡはＤＳＰ及びホストプロセッサ１９０
と直接インターフェースで接続を行うことができる。従
って、音声パケットは、ＤＳＰから取り出されたり/Ｄ
ＳＰへ送られたりし、一方、シグナリングパケット及び
レイヤ管理/パケットは、ホストプロセッサ１９０から
取り出されたり、ホストプロセッサ１９０へ送られたり
する。ＡＡＬ２処理用のホストプロセッサ（例えば、Ｔ
ｅｌｏｇｙ‘ｓ Ｇｏｌｄｅｎ Ｇａｔｅｗａｙのオリ
ジナル・ソリューション）を利用するシステムに関する
利益は、音声パケットの場合、待ち時間が最小になると
いうことである。これは、ホストプロセッサが迂回され
るからであり、システム性能は、音声パケットがシステ
ムバスを介して再現されないので増大する。

【００２２】（優先待ち行列を有する）セルバッファ１
０４は、特定の交換用途のためＡＴＭセルをバッファリ
ングするようＡＴＭプロセッサ１２０により使用され
る。セルのバッファリングの必要性は、例えば、ＡＴＭ
プロセッサ１２０が高速ポート（例えば、ＡＴＭ−２
５）から低速ポート（例えば、ｘＤＳＬ）へセルを切り
替えなければならない時に生じる。例えば、ＶＢクロス
コネクト用途の場合に、ｘＤＳＬルータ/ゲートウエイ
１００は、ＡＴＭセルをセルＤＭＡ Ｉ/Ｆ１０６のポ
ートの１つに送る前に、ＵＴＯＰＩＡ１０８インターフ
ェースからのＡＴＭセルのバーストをバッファリングす
ることができる。ＡＴＭセルは、セルバッファ１０４を
介してチップ（例えば、ＳＤＲＡＭ）からバッファリン
グすることもできる。セルバッファ１０４は、なるべく
ハードウエアで実現することが好ましい。

【００２３】セルバッファ１０４は、セルＤＭＡ Ｉ/
Ｆ１０６のｘＤＳＬポートあたり多くの待ち行列をサポ
ートすることができる。なるべく、システムは少なくと
も２つのＡＤＳＬポート、すなわち、迅速通路とインタ
ーリーブした通路とをサポートすることが好ましい。セ
ルＤＭＡ Ｉ/Ｆ１０６は、基本的には広帯域ポートで
ある。セルバッファ１０４の全ての待ち行列は、独立し
ている。待ち行列を如何に使用するかを決定するのは、
ファームウエアの負荷である。これにより、ＡＴＭモジ
ュール１０１は、ＶＰクロスコネクト（すなわち、例え
ば、ＡＴＭ２５対ｘＤＳＬ及びこの逆）の優先順位待ち
行列をサポートすることができる。セルバッファ１０４
は、サポートされた待ち行列の数、各待ち行列の大きさ
及び各待ち行列へのポインタで開始時にホストプロセッ
サ１９０により設定される。更に、セルバッファ１０４
は、ポインタ操作を行うために、インテリジェンスで操
作可能に設定される。

【００２４】ＵＴＯＰＩＡレベル２モジュール１０８
は、ＡＴＭ−２５ネットワーク（ポートはＬＡＮポート
となる）に対し、インターフェースすることができる
か、またはｘＤＳＬ ＰＨＹ（ポートはＷＡＮポートと
なる）に対し、インターフェースすることができる。Ｕ
ＴＯＰＩＡレベル２モジュール１０８がＬＡＮポートで
ある場合、セルＤＭＡ Ｉ/Ｆモジュール１０６は、ｘ
ＤＳＬ ＰＨＹに対しインターフェースし、従って、Ｗ
ＡＮポートになる。ＡＴＭプロセッサ１２０は、ＶＰク
ロスコネクト（すなわち、切り替え）、サービス品質
（ＱｏＳ）及び動作とメインテナンス（ＯＡＭ）の処理
を可能にするように構成されている。ＡＴＭプロセッサ
１２０の重要な責任は、ＡＴＭセルをＡＴＭ機能部/ポ
ートから取り出したり、ＡＴＭセルをＡＴＭ機能部/ポ
ートへ送ったりすることである。

【００２５】ＡＴＭモジュール１０１によりサポートさ
れる少なくとも２つの種類のトラフィックのフローが存
在する、すなわち、ＶＣ終端接続及びＶＰ終端接続であ
る。ＶＣ終端接続のトラフィックの流れは、ＡＡＬ５
１０５またはＡＡＬ２モジュール１０２がその２つのポ
ートの一方を構成し、ＤＳＰまたはホストプロセッサで
終端される。ＶＰの終端接続の一例は、２つのポート間
でセルが切り替えられる時である（例えば、ｘＤＳＬポ
ートへのＡＴＭ２５）。

【００２６】ＵＴＯＰＩＡポートの１つで送信されるＡ
ＴＭセルは、ＡＴＭプロセッサ１２０によってＵＴＯＰ
ＩＡモジュール１０８に送られる。同様に、ＵＴＯＰＩ
Ａポートの１つで受信されたＡＴＭセルは、ＡＴＭプロ
セッサ１２０によって取り出される。ＵＴＯＰＩＡモジ
ュール１０８は、好ましくは４個までのＰＨＹ（すなわ
ち、ポート）をサポートするが、３２個のＰＨＹをサポ
ートするように設定することができる外部ＵＴＯＰＩＡ
レベル２を提供する。モジュール１０８は、ＡＴＭプロ
セッサ１２０に対しメモリバススレーブインターフェー
スを介してインターフェースする。

【００２７】ＡＴＭプロセッサ１２０は、ＰＨＹポート
の１つで送信する必要のあるセルを有する時はいつも、
そのセルを適当なセルＦＩＦＯ内に書き込む（入力ポー
ト及び出力ポートは、セルＦＩＦＯに接続している）。
送信時に、管理装置（ＵＬ２マスタ）は、セルＦＩＦＯ
のポーリングを可能にしてＡＴＭセル全体をチェックす
ることができるように構成されている。もしＡＴＭセル
全体が利用できる場合、ＡＴＭセルは送信される。

【００２８】受信時に、ＵＬ２マスタは、ＡＴＭセルを
ＵＴＯＰＩＡアドレス線に基づいてセルＦＩＦＯへ書き
込む。ＡＴＭセル全体が受信されると、ＵＴＯＰＩＡモ
ジュール１０８は、ＡＴＭプロセッサ１２０に対して受
信セルＦＩＦＯを処理する必要があるということを知ら
せる。ＡＴＭプロセッサ１２０は、ＵＴＯＰＩＡモジュ
ール１０８からＡＴＭセルを取り出し、このセルをＡＴ
Ｍヘッダ情報に従ってその行き先ポートへ送る。

【００２９】ＷＡＮアップリンク（すなわち、ＡＤＳＬ
モデム）で送信されるべきＡＴＭセルは、ＡＴＭプロセ
ッサ１２０によってＤＳＬまたはセルＤＭＡ Ｉ/Ｆモ
ジュール１０６に送られる。同様に、ＷＡＮアップリン
ク（すなわち、ｘＤＳＬ ＰＨＹ）から受信されたＡＴ
Ｍセルは、ＡＴＭプロセッサ１２０によって取り出され
て、その行き先ポートへ送られる。

【００３０】セルＤＭＡ Ｉ/Ｆモジュール１０６は、
メモリバススレーブインターフェースを介してＡＴＭプ
ロセッサ１２０に、ＸＢＵＳ、ＰＨＩまたはＰＣＩを介
してＡＤＳＬモデムへインターフェースしている。セル
ＤＭＡ Ｉ/Ｆモジュール１０６は、２つのポート（ポ
ートＡとポートＢ）をサポートすることが好ましい。Ａ
ＴＭセルをポート（例えば、ＵＴＯＰＩＡレベル２ポー
ト１０８、セルＩ/Ｆポート１０６など）から取り出し
たりＡＴＭセルをこのポートへ送るためにＡＴＭプロセ
ッサと共に機能（例えば、ＡＡＬ２ ＳＡＲ１０２、Ａ
ＡＬ５ ＳＡＲ１０５、セルバッファ１０４など）を利
用するＡＴＭモジュール１０１の新規な態様は、機能/
特徴の豊富なＡＴＭソリューションと高められたシステ
ム性能を考慮しホストプロセッサに関するオーバーヘッ
ドを減少している。前述のように、これらの機能には、
ＡＴＭ交換、サービス品質（ＱｏＳ）及び動作と保全
（Ｏｐｅｒａｔｉｏｎ ａｎｄ Ｍａｉｎｔｅｎａｎｃ
ｅ）（ＯＡＭ）処理を含むことができる。

【００３１】上記の機能は、ＡＴＭプロセッサ１２０で
動作するファームウエアで実行することができる。これ
らの機能及び任意の他の考えられる機能は、容易に実行
される。それは、ＡＴＭプロセッサ１２０が送信または
受信されたどのＡＴＭセルにも「タッチする（ｔｏｕｃ
ｈｅｓ）」からである。これらの機能は、ファームウエ
アで実行できるので、ネットワークまたはホストプロセ
ッサ１９０を動作する専用のハードウエア及び（また
は）ソフトウエアの必要はなくなる。

【００３２】ＡＴＭモジュール１０１は、ＶＣ終端接続
のためにＱｏＳをサポートするばかりでなく、ＶＰ終端
接続（すなわち、ＶＰクロスコネクトまたは切り替えを
行うための接続設定）のためＱｏＳをサポートすること
ができる。ＶＰ終端接続のＱｏＳまたはトラフィック整
形（ｔｒａｆｆｉｃ ｓｈａｐｉｎｇ）は、交換機能と
共にセルバッファ１０４の使用により達成される。例え
ば、セルバッファ１０４は、各ポートごとにかなりの数
の優先待ち行列をサポートすることができる。ＡＴＭ１
２０は、行き先ポートとＡＴＭセルの優先順位を決定し
てそれをセルバッファ１０４に送る。優先待ち行列は、
ＡＴＭプロセッサ１２０によりスケジュール化される。
優先順位待ち行列のクレジットが満期になる時はいつも
（ｗｈｅｎｅｖｅｒ ａ ｃｒｅｄｉｔ ｍａｔｕｒｅ
ｓ ｆｏｒ ａ ｐｒｉｏｒｉｔｙ ｑｕｅｕｅ）、Ａ
ＴＭプロセッサ１２０は、セルバッファ１０４の特定の
待ち行列からＡＴＭセルを取り出してそれを出口ポート
へ送る。

【００３３】システム性能の更なる改善及びホストプロ
セッサ１９０に関するオーバーヘッドの減少は、ＡＡＬ
５のためのＣＲＣ−３２の計算、ＯＡＭセルのためのＣ
ＲＣ−１０の計算、ＡＴＭヘッダ用のＨＥＣの計算、Ａ
ＡＬ２ ＰＤＵのためのパリティの計算、及びＡＡＬ２
ＣＰＳパケットヘッダ用のＣＲＣ−５の計算のような
ハードウエアのホストプロセッサ１９０により一般的に
は行なわれる、ソフトウエアの集中タスクを行う本発明
のアーキテクチャにより達成される。

【００３４】ＡＴＭプロセッサ 融通性のあるＡＴＭプロセッサ１２０のアーキテクチャ
により、交換、ＱｏＳ及びＯＡＭの各機能は、チップ数
の少ない（ｌｏｗ−ｃｈｉｐ ｃｏｕｎｔ）、単一モジ
ュールにより行うことができる。伝統的に、これらの機
能は、各特定の機能（すなわち、交換及びサービス品
質）ごとに、またはホストプロセッサ１９０で動作する
ソフトウエア（すなわち、動作及び保全（ＯＡＭ））の
ための専用ハードウエアにより行われてきた。

【００３５】次に図３を参照すると、本発明の一実施例
による例示的なＡＴＭプロセッサ１２０のブロック線図
が示してある。ＡＴＭプロセッサ１２０のアーキテクチ
ャには、次の機能ブロックが含まれる、すなわち、パッ
クデータ構造プロセッサ（Ｐａｃｋｅｄ Ｄａｔａ Ｓ
ｔｒｕｃｔｕｒｅ Ｐｒｏｃｅｓｓｏｒ）（ＰＤＳ
Ｐ））１１４、プログラムメモリ１１０、Ｔｘスケジュ
ーラ１１８、ＶＰＬ/ＶＣＩルックアップテーブル（Ｌ
ＵＴ）１２２、ＳＡＲ/ＱｏＳ ＲＡＭ１１２及びレジ
スタブロック１１６。

【００３６】ＰＤＳＰ１１４には、２つの周辺インター
フェース（その両方は、ＶＢＵＳインターフェースであ
る）、すなわち、メモリバス及びレジスタバスが関連し
ている。ＰＤＳＰ１１４は、基本的には、パックデータ
構造を効率的に処理するための単一サイクルのブランチ
を実行できるＲＩＳＣの中心部である。Ｔｘスケジュー
ラ１１８、ＬＵＴ１２２、及びレジスタブロック１１６
は、ＰＤＳＰ１１４のレジスタバスに配置され、ＰＤＳ
Ｐ１１４は、唯一のマスタである。ＡＴＭプロセッサ１
２０は、ＰＤＳＰ１１４を介して、例えばＶＢＵＳに接
続されている。ＡＴＭプロセッサ１２０は、このＶＢＵ
Ｓ上における唯一のマスタである。ＶＢＵＳのスレーブ
は、システムの出口ポート及び入り口ポート、及びＡＴ
Ｍ機能（例えば、ＡＡＬ５ ＳＡＲ１０５、セルバッフ
ァ１０４など）である。全てのスレーブ機能は、ＶＢＵ
ＳにＦＩＦＯを介してインターフェースされ、各ＦＩＦ
Ｏの占有状態は、ＰＤＳＰ１１４に関連した状態レジス
タに接続されている。システムの機能モジュールの残り
は、ＰＤＳＰ１１４のメモリバスに存在する。レジスタ
バス及びメモリバスは、ＰＤＳＰ１１４の２つの別々の
ＶＢＵＳインターフェースであることが好ましく、従っ
て、これら２つのバスは、２つの独立のメモリマップを
有している。

【００３７】ＰＤＳＰ１１４は、ＡＴＭプロセッサ１２
０の「頭脳」要素または処理要素であって、プログラム
メモリ１１０からのファームウエアを実行する。ホスト
プロセッサ１９０（図１）は、開始時に命令ＲＡＭ１１
０にホストインターフェーススレーブ（Ｓ）を介してフ
ァームウエアをロードする。コードロードに依存して、
アーキテクチャのプログラム可能要素を使用することに
より、システムは、個々の顧客に合わせて作ることがで
きる。例えば、特定のコードロードは、ＶＰクロスコネ
クト（すなわち、交換）、ＱｏＳ及びＯＡＭ処理を可能
にすることができる。ファームウエアでサポートされた
アルゴリズムと機能には、ＱｏＳ、ＩＴＵ−Ｔｉ．６１
０、及びＡＴＭ交換を含むことができる。

【００３８】次に図８を参照すると、本発明の実施例に
よるＰＤＳＰ１１４とその種々のインターフェースのブ
ロック線図が示してある。プログラムメモリインターフ
ェース８０５は、ＰＤＳＰ１１４により使用されてプロ
グラムメモリから命令を取り出す。レジスタスレーブＶ
ＢＵＳ Ｉ/Ｆ８１０は、ＰＤＳＰ１１４により使用さ
れてＴｘスケジューラ１１８、ＬＵＴ１１２、レジスタ
ブロック１１６をアクセスする。メモリＩ/Ｆ８１５
は、ＰＤＳＰ１１４により使用されてデータポート、及
び接続状態ＲＡＭ並びにＳＡＲ/ＱｏＳ ＲＡＭ１１２
のデータメモリに関連したセルＦＩＦＯをアクセスす
る。ＳＡＲ/ＱｏＳ状態Ｉ/Ｆ８２０により、ＰＤＳＰ１
１４は、なんらかのＰＤＳＰ処理８３０をトリガするこ
とができるイベントのラウンドロビンポーリング（ｒｏ
ｕｎｄ−ｒｏｂｉｎ ｐｏｌｌｉｎｇ）を実行すること
ができる。ＰＤＳＰ処理８３０は、送信データ及び受信
データの処理、ＯＡＭ、ＱｏＳ及び接続の各設定を含む
ことができる。

【００３９】次に図３をまた見るに、レジスタブロック
１１６は、２つのＶＢＵＳスレーブインターフェースを
有している。ホストプロセッサ１９０とＰＤＳＰ１１４
の両方は、それぞれのＶＢＵＳインターフェースを介し
て、形成及び状態について内部レジスタにアクセスする
ことができる。ＰＤＳＰ１１４が設定形状情報を読み取
る前に、ホストプロセッサがこの情報に上書きするのを
防止する論理がレジスタブロック１１６に設けられてい
る。レジスタブロック１１６は、共に連結されて、ＰＤ
ＳＰ１１４にバスで送られる種々のモジュールからの状
態ビットを集めるに便利な場所を提供もする。ホストプ
ロセッサからＰＤＳＰ命令ＲＡＭ１１０へのインターフ
ェースは、（ＣＲＣの結果などのような）命令ＲＡＭの
設定及び状態のためにも設けられている。

【００４０】レジスタブロック１１６は、ホストプロセ
ッサ１９０によりホストインターフェーススレーブ
（Ｓ）を介して使用されて、例えば、接続の設定及び取
り消しの通知及びＯＡＭ設定を通信する。ホストプロセ
ッサ１９０は、ＡＴＭ状態情報を獲得することもでき
る。ホストプロセッサは、ＡＴＭモジュール１０１を設
定し、統計を得、及びバスアクセスによりＰＤＳＰ１１
４に対し命令を発することができる。ＳＡＲ/ＱｏＳ
ＲＡＭ１１２は、接続状態ＲＡＭとＰＤＳＰデータメモ
リを有している。データメモリは、ＰＤＳＰ１１４によ
りスクラッチパッドとして使用されるが、接続状態ＲＡ
Ｍは、トラフィックの種類（すなわち、ＡＡＬ５、ＡＡ
Ｌ２、またはＶＰクロスコネクト）、送信源及び行き先
ポート並びにトラフィック契約に関する情報のような接
続についての情報を有している。（ＰＤＳＰ１１４は、
ＱｏＳを行うためにそのトラフィック契約情報を使用す
る。）

【００４１】接続状態ＲＡＭにより、ホストプロセッサ
１９０は、ホストインターフェーススレーブ（Ｓ）を介
して、ｘＤＳＬルータ/ゲートウエイ１００内の各接続
を設定することができる。ホストプロセッサは、接続設
定の通知前に接続状態ＲＡＭに接続パラメータを設定す
る。この設定には、行き先及び送信源ポート（すなわ
ち、これらのポート間でＡＴＭセルは、切り替えられ
る）、ＶＰ変換情報、サービス品質パラメータ（Ｔｘス
ケジューラ１１８をプログラムするために使用されるセ
ルレート）、ＯＡＭ設定パラメータが含まれる。これら
のパラメータは、交換、ＱｏＳ及びＯＡＭの機能を果す
時にＰＤＳＰ１１４により使用される。

【００４２】Ｔｘスケジューラ１１８は、専用のハード
ウエアをＡＴＭセル伝送のスケジュール化のために提供
する。Ｔｘスケジューラ１１８は、スレーブインターフ
ェースを介してＰＤＳＰ１１４のレジスタバスでＰＤＳ
Ｐ１１４にインターフェースする。ＰＤＳＰ１１４は、
書き込みスケジューラ命令レジスタによりスケジューラ
ハードウエアの制御全体を行い、ＰＤＳＰ１１４は、Ｖ
ＢＵＳ読み取り可能出力レジスタを介する全てのスケジ
ューラの結果及びＰＤＳＰ状態レジスタに関係づけられ
た状態ビットの直接受信者である。Ｔｘスケジューラハ
ードウエアは、高データレートのＡＴＭチャンネルに対
し、低レベルスケジュール化動作を行う重計算負荷から
ＰＤＳＰ１１４を開放する。

【００４３】任意の与えられた時に、スケジューラハー
ドウエアは、最大６３個の活動チャンネルを取り扱うこ
とができる。各チャンネルごとに、ＰＤＳＰ１１４は、
スケジューラ１１８に対してチャンネル番号とこのチャ
ンネル番号に対する所望のセル伝送レートを与えること
によって、ＤＭＡチャンネルのための一連のセルの送信
を開始する。ＰＤＳＰ１１４は、スケジューラ１１８に
対してそのチャンネル番号を停止するよう命令すること
によって、そのチャンネルに対する送信の流れを停止す
る。チャンネルが（開始動作及び停止動作の間におい
て）スケジューラ１１８で活動状態中、スケジューラ１
１８は、セルが、表示されたチャンネル番号に対して今
送信されるべきであるということをＰＤＳＰ１１４に示
す「チャンネル満期（ｃｈａｎｎｅｌ ｄｕｅ）」信号
をそのチャンネルの所望セルレートで周期的にアサート
（ａｓｓｅｒｔ）する。ＰＤＳＰ１１４は、その接続に
関連したＤＭＡチャンネルでＡＴＭセルの送信を要求す
る。

【００４４】このＡＴＭセルがＦＩＦＯにある時に、Ｐ
ＤＳＰ１１４は、このセルをその行き先ポートに送る。
（なお、上記は、システムでＶＣ終端がなされたＡＴＭ
接続についてあてはまる。交換またはＶＰクロスコネク
ト用に形成された接続でＱｏＳをサポートするために、
ＡＴＭセルは、入り口ＦＩＦＯから取り出されて優先待
ち行列でバッファリングされる。ＰＤＳＰ１１４は、ク
レジットがＴｘスケジューラ１１８から発せられる時
に、これらの待ち行列を処理する。）かくして、ＰＤＳ
Ｐは、ループ内に保持されて、各スケジューラ「満期」
（ｓｃｈｅｄｕｌｅｒ “ｄｕｅ”）を処理する。これ
により、ＰＤＳＰにはチャンネルデータの利用可能性に
基づいてセルの送信を中断し、再度開始し、所望なら
ば、ネットワークの輻輳に応答して、各チャンネルの送
信速度を調整するきめの細かい能力が与えられる。Ｔｘ
スケジューラ１１８とＶＰＩ/ＶＣＩルックアップテー
ブル１２２は、接続が設定または取り消される時は常
に、ＰＤＳＰにより設定される。

【００４５】各ＦＩＦＯの占有状態は、ＰＤＳＰ１１４
の状態レジスタに直接連絡される。ＰＤＳＰ１１４は、
その状態レジスタに変化を検出した時、単一サイクルの
分岐を行うように最適化されている。従って、ＶＢＵＳ
のポートは、ＰＤＳＰ１１４から非常に効率的に処理を
受けることができる。ＦＩＦＯの占有状態が「空きでな
い（ｎｏｔ＿ｅｍｐｔｙ）」の時、ＰＤＳＰ１１４は、
まず、ＡＴＭセルを取り出してこれを内部レジスタに記
憶する。ＰＤＳＰ１１４は、まず、そのＡＴＭセルがＯ
ＡＭセルであるか否かを決定し、次いで、ＶＰＩ/ＶＣ
Ｉ ＬＵＴ１２２に対しＡＴＭヘッダ（またはＶＰクロ
スコネクトまたはＦ４ＯＡＭセルの場合にはＡＴＭヘッ
ダの一部）を書き込み、マッチ（ｍａｔｃｈ）の結果及
び状態ＲＡＭ内へのインデックスがＰＤＳＰ１１４に戻
され、或いは、「ノーマッチ（ｎｏ−ｍａｔｃｈ）」の
結果が戻される。もし結果が「ノーマッチ」の場合、セ
ルは廃棄される。結果がマッチとして戻る場合、インデ
ックスは、その状態情報を取り出すために使用され、適
切なセル処理が行われ、セルはその行き先きポートへ送
られる。

【００４６】前述のように、ＶＰＩ/ＶＣＩ ＬＵＴ１
２２は、ＰＤＳＰ１１４により発生されて維持される。
接続が設定されると、ＶＰＩ/ＶＣＩ情報は、コンテン
ツアドレッサブルメモリ（ＣＡＭ）のアドレスに加えら
れる。同様に、接続が断たれると、ＶＰＩ/ＶＣＩ情報
は、ＣＡＭから削除される。ＶＰＩ/ＶＣＩ ＬＵＴ１
２２は、ＲＡＭとして実施することができ、ＰＤＳＰ１
１４によりサーチが可能となる。ＶＰＩ/ＶＣＩ ＬＵ
Ｔ１２２は、レジスタバスを介してＰＤＳＰ１１４によ
りアクセルされる。

【００４７】接続のルックアップは、ＰＤＳＰ１１４が
ＶＰＩ/ＶＣＩを提供し、ＣＡＭに対し行われるサーチ
動作を開始する。ＣＡＭは、単一ヒット、多重ヒットま
たは失敗をフラッグで示す。もし単一ヒットがフラッグ
により示されると、ＣＡＭは、ＶＰＩ/ＶＣＩを含むア
ドレスの場所を提供する。このアドレスの場所は、その
特定の接続に関する情報を含むＳＡＲ/ＱｏＳ ＲＡＭ
１１２の接続状態ＲＡＭ内へＰＤＳＰ１１４によりオフ
セットまたはインデックスとして使用される。ＰＤＳＰ
１１４は、このアドレスを使用して接続ＤＭＡ情報及び
トラフィック契約をアクセスすることができる。

【００４８】交換の機能性故に、ＱｏＳとＯＡＭは、各
機能のための専用のハードウエアを有するよりも、或い
はその機能をホストプロセッサ１９０上で実行するより
も、むしろ、ＡＴＭプロセッサ１２０と統合される。更
に、ＡＴＭプロセッサ１２０は、各ＡＴＭをポートのＦ
ＩＦＯから取り出したり、これをポートのＦＩＦＯに送
ったりするので、ＡＴＭモジュール１０１は、交換また
はＶＰクロスコネクトを容易に行うに適している。

【００４９】ＡＡＬ５モジュール ＡＡＬ５モジュール１０５（図２）は、ＡＡＬ５〜ＰＤ
Ｕを分割及び再組み立てし、ＡＡＬ５〜ＰＤＵ用のＣＲ
Ｃ−３２を計算する。ＡＡＬ５モジュールは、ホストイ
ンターフェースを介してホストプロセッサ１９０に、メ
モリバススレーブインターフェースを介してＰＤＳＰ１
１４にインターフェースしている。ＡＡＬ５〜ＰＤＵの
分割は、Ｔｘスケジューラ１１８が接続用の分割機会
（ｓｅｇｍｅｎｔａｔｉｏｎ ｏｐｐｏｒｔｕｎｉｔ
ｙ）（すなわち、ＤＭＡチャンネル）をスケジュール化
する時に行われる。（ＤＡＭチャンネルの情報は、ＰＤ
ＳＰ１１４によりＡＬＬ５モジュール１０５に供給され
る。）ＤＭＡエンジン２０１は、ホストプロセッサ１９
０に関連したメモリからセルを取り出して、ペイロード
についてＣＲＣ−３２を計算し、セルをセルＦＩＦＯに
書き込む。セルＦＩＦＯがセル全体を含むと、ＰＤＳＰ
１１４は、そのセルを取り出して適切に送る。

【００５０】再組み立て時に、ＰＤＳＰ１１４は、ＶＰ
Ｉ/ＶＣＩルックアップを行い、セルをＡＬＬ５モジュ
ールのセルＦＩＦＯに書き込み、チャンネルを表示もす
る。再組み立て論理回路は、チャンネル状態にアクセス
し、ＣＲＣ−３２を計算し、そのセルの制御をＤＭＡに
転送する。セルＦＩＦＯがＡＴＭセルを含むと、受信Ｄ
ＭＡは、そのセルをホストメモリ再組み立て論理回路内
へ書き込み、パケット（ＥＰＯ）処理の終了を行うため
に受信ＤＭＡを開始する。

【００５１】ＡＡＬ２モジュール 一般に、ボイスオーバＡＴＭ（ＶｏＡ）解法において、
電話または線は、コーディックを介してデジタル信号プ
ロセッサ（ＤＳＰ）に接続される。このＤＳＰは、多く
の電話線をサポートすることができる。ＤＳＰの主な機
能は、信号処理を行うことである。ＶｏＡ方式の場合、
ＤＡＰは、送受信のためにコーディックからデジタル音
声サンプルを捕獲し、「プレイバック」のために音声サ
ンプルをコーディックに与える。

【００５２】ＤＳＰは、パケット化した音声サンプルを
処理要素またはホストプロセッサ（例えば、埋め込み式
の、または、外部のプロセッサ）に対し送信し、及びそ
の処理要素またはホストプロセッサからパケット化した
音声サンプルを受信する。その音声サンプルは、音声チ
ャンネルを定義するためにパケット化される。処理要素
は、音声セッション（すなわち、電話呼び出し）、レイ
ヤ管理機能、及びＡＡＬ２送受信機能を設定または取り
消すためにシグナリングを行う。

【００５３】この種のシステムの１つの不都合は、送信
または受信されたデータがシステムバスで２度（ホスト
プロセッサとＤＳＰとの間で１度、ホストプロセッサと
ＡＴＭ輸送ハードウエアとの間で１度）書き込まれなけ
ればならず、それにより、システム性能の劣化が生じる
ということである。他の不都合は、ＣＲＣとパリティ計
算のようなまさしくそのソフトウエアの集中機能がＡＡ
Ｌ２の送受信のために行わなければならないということ
である。従って、ＡＡＬ２の送受信機能が専用のハード
ウエアで行われていた場合と比較して、比較的強力なホ
ストプロセッサを使用しなければならない。少なくとも
前述の不都合のために、このアーキテクチャは、難解な
音声ソリューションには余り良くは合わせられない。

【００５４】本発明の態様によれば、（音声サンプルを
捕獲する）ＤＳＰサブシステムと（ＡＡＬ２シグナリン
グ機能とレイヤ管理機能を行う）ホストプロセッサに直
接インターフェースすることができるハードウエアＡＡ
Ｌ２送信機の実現が、共通のインターフェースを介して
可能となる。ＡＡＬ２送信機は、ＡＴＭ接続でＤＳＰサ
ブシステムからのＡＡＬ２音声パケットとホストプロセ
ッサからのシグナリングパケット及び管理パケットをイ
ンターリーブすることができる。ＡＡＬ２受信機は、受
信したデータストリームから音声パケットとシグナリン
グパッケット及び管理パケットを抽出することができ
る。

【００５５】ＡＡＬ２モジュール１０２は、「Ｔｅｌｏ
ｇｙ‘ｓ Ｇｏｌｄｅｎ Ｇａｔｅｗａｙ」のＡＡＬ２
ソリューションを使用してＶｏＡをサポートする。この
ことは、ＡＡＬ２モジュール１０２がホストプロセッサ
１２０またはＤＡＰサブシステム１６０に含まれるか、
またはこれに関連するＴｘ/Ｒｘ ＦＩＦＯからＣＰＳ
−ＳＤＵを読み取ったり/または、これにこのＣＰＳ−
ＳＤＵを書き込むということを意味する。ＡＡＬ２モジ
ュール１０２は、ＤＳＰ（ＡまたはＢ）Ｒｘ/Ｔｘ Ｆ
ＩＦＯ及びホストＲｘ/Ｔｘ ＦＩＦＯをサポートす
る。ホストＲｘＦＩＦＯとＴｘ ＦＩＦＯは、ＡＡＬシ
グナリング及びピアトゥピアレイヤ管理をサポートする
ために使用することができる。モジュール１０２は、Ｒ
ｘ＆ＴｘのＤＭＡエンジンのホストインターフェースを
介して、ホストプロセッサ１９０に、そして、メモリバ
ススレーブインターフェースを介して、ＰＤＳＰ１１４
にインターフェースする。

【００５６】ＡＡＬ２送信機 次に図４を見ると、本発明の一実施例によるＡＡＬ２モ
ジュール１０２のハードウエアで構成されたＡＡＬ２送
信機部９４０の機能的なブロック線図が示してある。こ
の送信機部９４０は、ＤＳＰ１６０とホストプロセッサ
１９０の処理要素とに直接インターフェースする２組の
ＡＡＬ２Ｔｘ ＤＭＡ４１５を有している。すなわち、
ＤＭＡは、ＤＳＰ１６０からＡＡＬ２音声パケットを取
り出し、ホストＤＭＡは、ホストプロセッサ１９０から
ＡＡＬ２のシグナリングパケット/管理パケットを取り
だす。ＤＭＡ４１５により取り出されたパケットは、パ
ケットの長さ、サンプル数及びチャンネル識別子を包含
するパケット情報を含んでいる。図４は、１組２つのＤ
ＳＰ（Ａ，Ｂ）を示すが、このシステムは１個のみのＤ
ＳＰか、2個より多くのＤＳＰを有することができる。

【００５７】ＡＡＬ２送信機部９４０は、ホストプロセ
ッサ１９０がＡＡＬ２ＡＴＭ接続を設定/取消、または
音声会議（すなわち、電話呼び出し）の設定/取り消し
をする時は常に、更新される２組のテーブル、すなわ
ち、ＡＡＬ２チャンネルルックアップ（ＬＵＴ）４０５
とＤＭＡチャンネル状態テーブル４１０を有している。

【００５８】ＡＡＬ２チャンネルＬＵＴ４０５は、音声
チャンネルをＡＴＭ接続にマップ化するために、そのテ
ーブルへのインデックスとしてＤＳＰにより割り当てら
れた音声チャンネルを使用する。（ＡＴＭ接続は、設定
時にＤＭＡチャンネルにマップ化される。各ＤＡＭチャ
ンネルは、１度に１回だけのＡＴＭ接続にマップ化でき
るだけである。）そのテーブルにおける各登録内容は、
「ＯＮ」ビットとＤＭＡチャンネル状態テーブルへのポ
インタである。「ＯＮ」ビットは、音声セッションが活
動状態であるか否かを明示する。ポインタは、ＤＭＡチ
ャンネル状態テーブルを示す。（なお、ＡＡＬ２の多重
化は、単一のＤＭＡチャンネルに一部または全ての登録
事項を設定することによって達成される。）

【００５９】ＤＭＡチャンネル状態テーブル４１０の各
登録事項は、「ＯＮ」ビット、ＡＡＬ２一連番号及びＡ
ＡＬ２ＰＤＵオフセット情報のような、そのＡＡＬ２接
続のためのＤＭＡチャンネル特定情報及び送信バッファ
へのポインタを含んでいる。「ＯＮ」ビットは、このＤ
ＭＡチャンネルが設定されているか否かを明示する。す
なわち、ＡＴＭ接続がホストプロセッサ１９０により設
定されて、このＤＭＡチャンネルにそれをマップ化して
いるか否かを明示する。

【００６０】ＤＳＰ ＤＭＡによりパケットが取り出さ
れると、ＡＡＬ２ Ｔｘモジュールは、そのパケットチ
ャンネル識別子を使用する。このパケットチャンネル識
別子は、ＡＡＬ２チャンネルＬＵＴ４０５に対するイン
デックスとしてＤＳＰにより割り当てられた音声チャン
ネルであって、音声セッションが活動状態であることを
保証する。もし音声セッションが不活動状態の場合、Ａ
ＡＬ２のパケットは、落とされ、ホストプロセッサ１９
０は、割り込みにより知らされる。もし音声セッション
が活動状態の場合、ＤＭＡチャンネルポインタは使用さ
れ、ＤＭＡチャンネル状態テーブル４１０からＤＭＡチ
ャンネル情報をアクセスする。

【００６１】ＤＭＡチャンネル状態情報がアクセスされ
ると、ＡＡＬ２ Ｔｘモジュールは「ＯＮ」ビットをチ
ェックすることによって、ＤＭＡチャンネルがＡＴＭ接
続にマッピングされたということを検証する。もしＤＭ
Ａチャンネルが不活性の場合、ＡＡＬ２パケットは落と
されて、ホストプロセッサは割り込みにより知らされ
る。もしＤＭＡチャンネルが活性の場合、ＡＡＬ２ Ｔ
ｘモジュールは、ＡＡＬ２送信機能を実行する。

【００６２】特に、ＡＡＬ２パケットは、ＤＰＳ１６０
及び（または）ホストプロセッサ１９０により発生され
る。ＤＳＰ ＡとＤＳＰ Ｂは、各々４本までの音声ラ
イン（全部で８本の音声ライン）をなるべくサポートし
たほうがよい。ＡＡＬ２パケットがＤＳＰ ＡまたはＤ
ＳＰ Ｂにより、ＡＡＬ２ Ｔｘ ＦＩＦＯ Ａまたは
ＡＡＬ２ Ｔｘ ＦＩＦＯ Ｂ（４５０、４５１）内に
書き込まれると、ＡＡＬ２パケットは、データが発生し
た音声チャンネル（１〜８）に対応する（ＬＵＴ４０５
内の）ＡＡＬ２バッファヘッダの論理チャンル＃内に１
〜８からの論理チャンネル＃を書き込む。ＡＡＬ２パケ
ットがホストプロセッサによりＡＡＬ２Ｔｘ ホストＦ
ＩＦＯ４７０内に書き込まれると、それはＤＭＡチャン
ネル状態テーブル４１０のＡＡＬ２バッファヘッダの論
理チャンネル＃フィールド内にＡＡＬ２ ＦＩＦＯチャ
ンネル＃（０〜７）を書き込む。このようにしてＡＡＬ
２モジュールが音声パケット、シグナリングパケットお
よび管理パケットをＡＡＬ２データストリーム内にイン
ターリーブする。

【００６３】ＡＡＬ２ Ｔｘ ＤＭＡ４１５は、初期化
時に、Ｔｘ ＦＩＦＯベースアドレス及びＴｘポールカ
ウント（Ａ＆Ｂ）及びＴｘホストＦＩＦＯベースアドレ
ス及びＴｘホストポールカウントで設定される。Ｔｘポ
ールタイマは、Ｔｘポールカウントレジスタの対応値を
ロードされ、そして、クロックの各エッジで１つだけデ
クリメントされる。Ｔｘポールタイマがゼロになると、
ＤＭＡ４１５は、対応するＴｘ ＦＩＦＯ（４５０、４
５１、４７０）をポーリングする。このＴｘＦＩＦＯを
ポーリングすると、Ｔｘ ＤＭＡ４１５は、書き込みポ
インタをＦＩＦＯの読み取りポインタと比較し、ＡＡＬ
２のデータが取り出せるかどうかを判別する。もしＡＡ
Ｌ２ ＣＰＳパケットが入手できる場合、ＤＭＡは、読
み取りポインタと書き込みポインタとの間に含まれるパ
ケットを読み取る。全てのパケットがＴｘ ＦＩＦＯか
ら読み取られると、Ｔｘ ＤＭＡ４１５は、読み取りポ
インタを更新する（Ｔｘ ＤＭＡのみが書き込みポイン
タに問い合せする（ｉｎｔｅｒｒｏｇａｔｅ）と共に、
他方、それは読み取りポインタを更新する）。

【００６４】Ｔｘ ＦＩＦＯ Ａ４５０とＴｘ ＦＩＦ
Ｏ Ｂ４５１は、Ｔｘ ホストＦＩＦＯ４７０より高い
優先順位を有している。ＣＰＳパケットは、Ｔｘ ＦＩ
ＦＯＡ４５０とＴｘ ＦＩＦＯ Ｂ４５１から取り出す
べきデータが存在しない時はいつも、Ｔｘ ホストＦＩ
ＦＯ４７０から取り出されるだけである。この理由は、
音声サンプルが時間に影響されやすく、シグナリング/
レイヤ管理は、そうではないからである。

【００６５】Ｔｘ ＦＩＦＯ Ａ４５０とＴｘ ＦＩＦ
Ｏ Ｂ４５１から読み取られたＡＡＬ２パケットについ
ては、分割エンジンがＡＡＬ２ Ｔｘ ＬＵＴ４０５を
調べる。ホストソフトウエアがＡＡＬ２チャンネル設定
レジスタを介してＡＡＬ２チャンネルを加える時に、Ｌ
ＵＴ４０５の登録データは更新される。ＡＡＬ２チャン
ネル設定レジスタは、別個のモジュール内に配置するこ
とができるが、論理的にはＡＡＬ２ モジュール１０２
内に配置されている。論理チャンネル＃は、ＡＡＬ２
ＦＩＦＯチャンネル＃（０〜７）を決定するためにＬＵ
Ｔ４０５内にインデックスとして使用される。なお、Ａ
ＡＬ２ Ｔｘ ＬＵＴ４０５内の一部の登録データまた
は全ての登録データでも、１つのＶＰＩ/ＶＣＩで数個
の論理チャンネルの多重化を達成するために、同一のＡ
ＡＬ２ ＦＩＦＯチャンネル＃を含んでもよい。

【００６６】Ｔｘ ホストＦＩＦＯから読み取られたＡ
ＡＬ２パケットのために、ＡＡＬ２パケットヘッダから
読み取られたＡＡＬ２ ＦＩＦＯ４７０チャンネル＃
は、直接使用される（ＬＵＴ４０５は、無視または回避
される）。これにより、ホストプロセッサ１９０は、Ａ
ＡＬ２チャンネルが設定される前に（ＡＡＬ２シグナリ
ング及びピアツーピアレイヤ管理のため）ＡＡＬ２パケ
ットを送信することが可能となる。

【００６７】パケットでホストプロセッサ１９０により
供給されたチャンネル情報は、それよりも、ＤＭＡチャ
ンネル状態テーブル４１０に対するポインタである。従
って、ホストプロセッサ１９０は、どのＡＴＭ接続がシ
グナリング及びレイヤ管理情報を含むパケットを送信す
べきかを独立に決定することができる。なお、ＡＡＬ２
チャンネルＬＵＴ４０５は、回避されるので、ホストプ
ロセッサ１９０は、活性の音声チャンネルなしでシグナ
リングを行うことができる。ホストプロセッサ１９０が
送信可能となるために、ＡＴＭ接続は設定されなければ
ならない。

【００６８】分割エンジン４２０は、次にＣＰＳパケッ
トを送り、このＣＰＳパケットを適切なＡＡＬ２チャン
ネルＦＩＦＯへバイトパック（ｂｙｔｅ−ｐａｃｋ）す
る。次に、ＡＴＭプロセッサ４２０は、チャンネルのＦ
ＩＦＯからＣＰＳ−ＰＤＵを読み取り、所望ならばそれ
にデータを加え（ｐａｄｓ ｉｔ ｉｆ ｒｅｑｕｉｒ
ｅｄ）、ＡＴＭヘッダを挿入し、このＤＭＡチャンネル
がＡＴＭプロセッサによりスケジュール化されている時
に、その行き先ポートにそのセルを送る。ＶＰＩ/ＶＣ
Ｉと行き先ポートは、（接続ＶＰＩ/ＶＣＩレジスタ、
接続設定レジスタ、及び接続状態ＲＡＭを介して）接続
が設定される時に提供される接続情報から決定される。

【００６９】本発明によれば、シグナリングはＡＡＬ２
で行うことができるので、ＡＡＬ５ＳＡＲ機能は必要で
はない。（ボイスオーバＡＴＭソリューションの一般的
に使用される実装は、ＡＡＬ５パケットタイプを使用し
て専用のＡＴＭ接続でシグナリングを行うことであ
る）。更に、ＡＡＬ２送信機能は、専用のハードウエア
で行うことができる。これは、ＡＡＬ２送信機により、
ホストプロセッサが任意のＡＴＭ接続で送信ストリーム
内にＡＡＬ２シグナリングパケット及びレイヤ管理パケ
ットをインターリーブすることができるからである。従
って、ボイスオーバＡＴＭソリューションのためのホス
トプロセッサ１９０または埋め込みプロセッサの必要な
ＭＩＰＳは減少される。

【００７０】ＡＡＬ２音声パケットがワイヤで送信され
るまで、ＤＳＰ１６０により音声サンプルが捕獲される
時から導入された待ち時間は、ＡＡＬ２送信機９４０が
ＤＳＰに関連したＦＩＦＯから直接ＡＡＬ２音声パケッ
トを取り出すために、最小となる。音声パケットは、装
置/周辺バスを介して多数回転送はされないので、装置
性能は最大となる。

【００７１】ＡＡＬ受信機 ＡＡＬ２について設定された接続で受信されたＡＴＭセ
ルについては、ＡＡＬ２受信機は、パリティとＡＡＬ２
開始フィールド連続番号を検証し、次に、ＡＴＭセルに
含まれるＡＡＬ２ ＣＰＳパケットを抽出する。しか
し、問題は、「ＣＰＳパケットをホストプロセッサまた
はＤＳＰに送る必要があるか？」である。特定のＣＩＤ
とＵＵＩは、シグナリングのため及びレイヤ管理のため
に予約されるが、このテクノロジがかなり新しいので、
規格は変化を受ける。従って、ホストプロセッサに送る
必要のあるＣＩＤのハードコーディング（ｈａｒｄｃｏ
ｄｉｎｇ）は、実際には実現性あるソリューションでは
ない。

【００７２】本発明の態様では、ＡＡＬ２受信機のハー
ドウエア実装が（デジタル化した音声サンプルを音声信
号に変換する）ＤＳＰサブ装置と（ＡＡＬ２シグナリン
グ機能及びレイヤ管理機能を行う）ホストプロセッサと
直接インターフェースすることができる。ＡＡＬ２受信
機は、ホストプログラム可能なＣＩＤ及びＵＵＩフィル
タを使用して、ＡＡＬ２音声パケットからＡＡＬ２シグ
ナリングパケット及び管理パケットをフィルタすること
ができる。

【００７３】特に、図５を見ると、本発明の一実施例に
よるＡＡＬ２受信機９５０の機能ブロック線図が示して
ある。ＡＡＬ２受信機９５０は、ＡＴＭモジュール１０
２においてハードウエアで実装することができる。ＡＡ
Ｌ２受信機９５０は、ＤＳＰ１６０とホストプロセッサ
１９０（すなわち、処理要素）と直接インターフェース
するＡＡＬ２ ＲＸ ＤＭＡ５１５と関連した２組のＤ
ＭＡを有している。すなわち、そのＤＳＰ ＤＭＡは、
ＡＡＬ２音声パケットをＤＳＰ１６０に書き込み、ホス
トＤＭＡは、ＡＡＬ２のシグナリング/管理パケットを
ホストプロセッサ１９０に書き込む。

【００７４】ＡＴＭセルがＳＡＲのインターフェースの
１つに達すると、ＡＴＭプロセッサ１２０は、ＴＤＳＰ
１１４を介して、ＶＰＩ/ＶＣＩルックアップを行う。
もし特定のＡＴＭ接続がＡＡＬ２接続であるということ
をＡＴＭプロセッサ１２０が決定すると、ＣＰＳパケッ
トは抽出されてＡＡＬ２セルＦＩＦＯに送られる。続い
て、ＣＰＳパケットヘッダがＣＩＤとＵＵＩのフィルタ
整合について質問を受ける（ＨＥＣがチェックされ
る）。

【００７５】再組み立てエンジン５２０は、ＣＰＳパケ
ットヘッダのＨＥＣをチェックして、ＣＰＳパケットが
次のようにＤＳＰ（ＡまたはＢ） Ｒｘ ＦＩＦＯ（５
４０、５４１）の１つまたはＲｘホストＦＩＦＯ５３０
に送られるべきかを判別する。ＡＡＬ２受信エンジンに
より、ホストプロセッサ１９０は、ＣＩＤまたはＵＵＩ
の情報に基づいてホストプロセッサ１９０にフィルタリ
ングされるべきＣＰＳパケットを設定することができ
る。従って、ホストプロセッサ１９０は、ＣＰＳシグナ
リングパケット及びピアトゥピアレイヤ管理パケットを
受信することができる。もしＣＩＤフィルタ５５０でマ
ッチ（ｍａｔｃｈ）が得られると、パケットはホストプ
ロセッサ１９０とＵＵＩに送られる。このとき、フィル
タ５６０は、問い合せされない（ｎｏｔ ｉｎｔｅｒｒ
ｏｇａｔｅｄ）。もしマッチがＣＩＤフィルタ５５０で
得られない場合、ＵＵＩフィルタ５６０は調べられる。

【００７６】もしマッチがＵＵＩフィルタ５６０で得ら
れると、パケットは、ホストＤＭＡに送られるかまたは
廃棄される。（ＵＵＩフィルタは、ＵＵＩに基づいてホ
ストプロセッサがパケットを廃棄することができるとい
う特徴を有している。）そうでなく、ＣＰＳパケットの
ＣＩＤがＡＡＬ２ Ｒｘ ＬＵＴ（ルックアップテーブ
ル）５８０のＣＩＤとマッチする場合、パケットは、そ
の特定のＣＩＤに関連した論理チャンネル番号に従っ
て、Ｒｘ ＤＭＡ ＲＡＭ５９０の９個のチャンネル
（８個の音声チャンネルと１個のホストチャンネル）の
内の１つに送られる。ＬＵＴ５８０内の登録データは、
ホストソフトウエアがＡＡＬ２チャンネル設定レジスタ
を介してＡＡＬ２チャンネルを加える時に更新される。

【００７７】ＣＰＳパケットがＣＰＳパケット境界でカ
プセル化された後、ＡＡＬ２ ＲｘＤＭＡ５１５は、デ
ータをＲｘ ＦＩＦＯ Ａ５４０、Ｒｘ ＦＩＦＯ Ｂ
５４１またはＲｘホストＦＩＦＯ５３０内に書き込む。
ＦＩＦＯの読み取りポインタ及び書き込みポインタを監
視することによって、ＤＳＰ１６０とホストプロセッサ
１９０は、ＣＰＳパケットが何時それらに利用可能かを
決定することができる。本発明のＡＡＬ２受信機９５０
の場合、ＡＡＬ５ ＳＡＲ機能は必要ではない。それ
は、シグナリングがＡＡＬ２モジュール１０２で行うこ
とができるからである。（ボイスオーバＡＴＭソリュー
ションの普通使用の実装は、ＡＡＬ５パケットタイプを
使用して、専用のＡＴＭ接続でシグナリングを行うこと
である）。

【００７８】更に、機能ブロック（すなわち、ＢＳＰ１
６０、ホストプロセッサ１９０及びＡＡＬ２ ９５０）
間の通信は、ＤＳＰ１６０と直接インターフェースする
ＡＡＬ２受信機９５０で徹底的に簡略化されるために最
小となる。待ち時間は、ＤＳＰ ＦＩＦＯへの直接接続
のために最小となる。データは、システムバスを介して
１度書き込まれるだけである。最終結果は、全体的に改
良された装置性能となる。

【００７９】セルバッファモジュール 任意の与えられたネットワークのデータトラフィック
は、本質的にバースト性である。すなわち、任意の与え
られたネットワーク部分またはネットワークインターフ
ェースに亘るプロトコルデータ単位（ＰＤＵ）のパター
ンは、事実上データトラフィックのない間隔を伴うライ
ンレートで、データトラフィックの間隔を経験する。
（ブリッジ、ルータ及びスイッチのような充分設計され
たネットワーキング装置は、高速ポートにＰＤＵを受信
し、そして、このＰＤＵを低速ポートに送り/切り替え/
方向付けるが、正常なバーストの長さの続く間はＰＤＵ
を落とすべきではない。

【００８０】本発明の一実施例によれば、セルバッファ
は、バーストを吸収し、ＰＤＵは落とさないということ
を保証するために使用される。更に、異なるデータフロ
ー（例えば、ＡＴＭネットワーク用のそれぞれの接続）
は、優先順位を割り当てられる。優先順位をバッファリ
ングしたＰＤＵに割り当てることによって、システム
は、トラフィック整形及びサービス品質（ＱｏＳ）をサ
ポートすることができ、従って、帯域幅をより効率的に
利用することができる。例えば、一時的に輻輳したＡＴ
Ｍネットワークでは、（例えば、音声のような）リアル
タイムデータを運ぶ接続は、非リアルタイムデータ（例
えば、ＦＴＰ転送）を運ぶ接続よりも高い優先順位を割
り当てることができる。ＡＴＭ装置の場合、高い優先順
位を持つＡＴＭセルは、高い優先順位の待ち行列でバッ
ファリングされ、一方、低い優先順位のＡＴＭセルは、
低い優先順位の待ち行列でバッファリングされる。高い
優先順位の待ち行列は、ＡＴＭプロセッサのファームウ
エア負荷に従って、低い優先順位の待ち行列より前にサ
ービスを受ける。

【００８１】なお、２つの優先順位の待ち行列のみを使
用する上記の例は、優先順位の待ち行列を使用する簡単
な場合を記載している。システムは、任意の数の優先順
位待ち行列を有することができよう。ＡＴＭ交換機のよ
うな精巧なＡＴＭネットワーク装置では、優先順位待ち
行列は、特定のトラフィックタイプ（ＣＤＲ、ＶＢＲ，
ＡＢＲ及びＵＢＲ）に割り当てられる。

【００８２】ＡＴＭモジュール１１０は、８個の論理的
なＩ/Ｏポートを有することが好ましい。これらのＩ/Ｏ
ポートから、ＡＴＭプロセッサ１２０は、データを取り
出し及びそのＩ/Ｏポートにデータを送らなければなら
ない。これらのＩ/Ｏポートは、４個のＡＴＭ−２５ポ
ート（すなわち、高速ポート）と２個のセルインターフ
ェースポート（すなわち、これらはＡＤＳＬポートとし
て使用されるので、低速ポートである）並びに１個のＡ
ＡＬ５ポートと１個のＡＬＬ２ポートを有することがで
きる。本発明の好適な実施例によれば、２個のＡＤＳＬ
ポートが存在するので、少なくとも２個の待ち行列をサ
ポートする必要がある。

【００８３】次に図６Ａを見ると、本発明によるＡＴＭ
プロセッサ１２０とセルバッファモジュール１０４との
間の例示的なインタコネクトのブロック線図が示してあ
る。ＡＴＭプロセッサ１２０は、ＡＴＭヘッダに基づい
て行き先ポートを決定し、セルバッファ１０４を用い
て、例えば、ＡＴＭ−２５入り口ポートでバースト中に
ＡＴＭセルをバッファリングすることができる。更に、
バッファリングされＡＤＳＬポートに向けられたＡＴＭ
セルは、それぞれ異なる優先順位を割り当てることによ
って区別することができる。従って、何らかの基準に基
づいて優先順位をサポートするために、ポート当たり別
の待ち行列が必要とされる。なお、セルバッファ１０４
は、ＡＴＭセルだけでなく他のＰＤＵと使用することも
できる。

【００８４】次に図６Ｂを見ると、本発明の一実施例に
よるセルバッファモジュール１０４で使用される優先順
位キャッシュ６１５が示してある。この優先順位キャッ
シュ６１５は、１ポート当たり４個レベルの優先順位を
もつ２個のポートをサポートすることが好ましい。しか
し、ポートの数及び優先順位のレベルは、システム仕様
に基づいて調整することができる。

【００８５】状態信号６２１と６１４は、直接前記のＰ
ＤＳＰの状態レジスタにインターフェースする。これら
の信号がアサートされ（高レベル設定にされると）、Ａ
ＴＭプロセッサ１２０は、セルがバッファリングされる
ように利用可能か（すなわち、セルバッファＯＵＴ待ち
行列が空であるか）またはセルが取り出されてセルＤＭ
Ａ Ｉ/Ｆに送ることができるか（すなわち、ポートの
ＩＮ待ち行列の少なくとも１つが空きではないか）のい
ずれが知らされる。ＩＮ待ち行列状態ビットが設定され
ると、ＰＤＳＰ１１４は、どのＩＮ待ち行列がＡＴＭセ
ルを含んでいるかを決定するためにＩＮ待ち行列レジス
タを読む。

【００８６】キャッシュ６１５のメモリは、ＰＤＳＰ１
１４と（チップから離して配置された）ＳＤＲＡＭまた
は他の類似で遠隔のメモリ装置との間のキャッシュとし
て使用される二重ポートＲＡＭが好ましい。ＳＤＲＡＭ
は、チップ/周辺インターフェースを介してアクセス可
能である。キャッシュ６１５は、各々がＮ個のセル（用
途に基づいたＲＡＭサイズ）を含む複数個の待ち行列に
論理的に分割することができる。ＡＴＭセルがバッファ
リングの必要がある時、ＰＤＳＰ１１４は、そのセルを
セルバッファキャッシュの出力待ち行列内に書き込む。
ＡＴＭセルは、３２ビットの境界付けＡＴＭセルの最後
の３バイトに含まれる特定のポート及び待ち行列情報を
含んでいる。この情報は、キャッシュＤＭＡ６２０によ
り使用されて、セルを正しい待ち行列に送る。図７は、
本発明による例示的で調整済みの又は整列された（ａｌ
ｉｇｎｅｄ）ＡＴＭセルを示す。

【００８７】セルがキャッシュ６１５に書き込まれ、ま
たは（ＰＤＳＰ１１４またはキャッシュＤＭＡ６２０の
いずれかにより）キャッシュ６１５から読み取られる時
はいつも、キャッシュ待ち行列状態は更新される。キャ
ッシュ６１５の状態は、キャッシュＤＭＡ６２０に関連
したキャッシュ論理部６２２から（直接ＰＤＳＰ１１４
の状態レジスタインターフェースにインターフェースさ
れた）ＯＵＴ待ち行列状態信号６１２とＩＮ待ち行列状
態信号６１４とにより送られる。ＯＵＴ待ち行列状態信
号６１２は、ＯＵＴ待ち行列がＡＴＭセルを受け入れる
ことができる時に主張され、ＩＮ待ち行列状態信号６１
４は、セルバッファキャッシュ６１５の少なくとも１つ
の待ち行列がＡＴＭセルを含む時にアサートされる。Ａ
ＴＭセルをセルバッファ１０４から取り出すために、Ｐ
ＤＳＰ１１４は、まず、ＩＮ待ち行列状態信号６１４を
調べる。もしこの信号がアサートされると、ＰＤＳＰ１
１４は、どの待ち行列がＡＴＭセルを含むかを判別する
ために、セルバッファキャッシュレジスタ６２５を読み
取らなければならない。このレジスタ６２５に含まれる
状態情報は、ＡＴＭセルが移動できるか否かを、ＰＤＳ
Ｐ１１４とキャッシュＤＭＡ６２０に示す。

【００８８】セルがキャッシュ６１５のＯＵＴ待ち行列
に書き込まれる前に、ＰＤＳＰ１１４は、３２ビットの
境界付けＡＴＭセルの最後の３バイト内にキャッシュ待
ち行列ＩＤを追加する。メモリバスを介する転送は、３
２ビットワードで行われるので、ＡＴＭセルは、バイト
５４、５５及び５６が使用されない時には、バイト１な
いし５３に存在する。ポートＩＤと待ち行列ＩＤは、そ
の送り決定（すなわち、どのポートとどの待ち行列にＡ
ＴＭセルが所属するか）において、キャッシュＤＭＡ６
２０により使用される。待ち行列ＩＤは、ＡＴＭセルの
優先待ち行列を選択する。

【００８９】キャッシュＤＭＡ６２０は、全ての待ち行
列のためＯＵＴ待ち行列（すなわち、バッファリングさ
れるべきセル）とＩＮ待ち行列（すなわち、取り出され
るべきセル）を処理する。これは、キャッシュＤＭＡ６
２０がＡＴＭセルをキャッシュ６１５からＳＤＲＡＭ
（ＩＮ待ち行列が満杯の場合）に移動し、及びＡＴＭセ
ルをＳＤＲＡＭからキャッシュ６１５に移動することに
よって達成される。

【００９０】キャッシュＤＭＡ６２０は、セルがＯＵＴ
待ち行列からメモリ６１４のＩＮ待ち行列または外部メ
モリ（例えば、ＳＤＲＡＭ）のいずれかへ移動すること
ができるか否か判別するために内部待ち行列ポインタを
使用する。キャッシュＤＭＡ６２０の最高の優先順位
は、セルを含むＯＵＴ待ち行列を処理することであっ
て、ポート及び待ち行列ＩＤは問い合せられ（ｉｎｔｅ
ｒｒｏｇａｔｅｄ）、キャッシュ論理部は、セルがＩＮ
待ち行列またはＳＤＲＡＭに送られたか、またはＯＵＴ
待ち行列に残されているかを判別する。特定のＩＮ待ち
行列のキャシュの占有がチェックされ、もしキャッシュ
待ち行列が満杯でない場合、セルは、直ちにキャッシュ
６１５のＩＮ待ち行列に書き込まれる。キャッシュ待ち
行列が満杯の場合、セルは、ＳＤＲＡＭの外部待ち行列
に送られる。なお、キャッシュ６１５のＩＮ待ち行列が
満杯の場合は、セルは、ＳＤＲＡＭの外部待ち行列に送
られるだけである。

【００９１】キャッシュＤＭＡ６２０は、外部待ち行列
でバッファリングされたセルのマスタである。もしＯＵ
Ｔ待ち行列内にセルが存在せず、キャッシュ６１５のＩ
Ｎ待ち行列が満杯でない場合、キャッシュＤＭＡ６２０
は、セルを外部待ち行列からキャッシュ６１５に移動す
る。従って、キャッシュ６１５に関連したＩＮ待ち行列
は、外部待ち行列が利用される前に完全に占有される。
セルバッファモジュール６００は、サポートされる待ち
行列の数、各待ち行列の大きさ及びＳＤＲＡＭに含まれ
る各待ち行列のポインタで開始時にホストプロセッサに
よって設定される。

【００９２】セルバッファモジュール６００は、ハード
ウエアで実現することができるので、容易に実現され、
事実上任意の「チップ上の装置（ｓｙｓｔｅｍ−ｏｎ−
ａ−ｃｈｉｐ）」に「落とす（ｄｒｏｐｐｅｄ）」こと
ができる。更に、キャッシュ６００は調整可能である。
すなわち、モジュールは、サポートされるポート数及び
優先順位のレベル数並びにＩＮ/ＯＵＴ待ち行列上のＰ
ＤＵの深さまで特定の装置要件に容易に合わせられる。
同様に、待ち行列当たり割り当てられる優先順位は、容
易に適応される。これは、優先順位のアルゴリズムがＡ
ＴＭプロセッサ１２０または交換エンジンから実行され
るからである。

【００９３】本発明の方法及び装置の好適な実施例は、
添付図面で示され、前述の詳細な説明で記載されたが、
本発明は開示された実施例に限定されるものではなく、
特許請求の範囲により記載され定義された本発明の主旨
から逸脱せずに数多くの再配置、変形及び変更、更に置
換を行うことができる。

【００９４】以上の説明に関して更に以下の項を開示す
る。 （１）非同期転送モード（ＡＴＭ）装置のデジタル信号
プロセッサ（ＤＳＰ）部とホストプロセッサから受信し
たパケット化データを送信するための送信装置におい
て、前記ＤＳＰ部から取り出した、物理的な電話線識別
子を有する音声パケットを受信するための入力点を備え
た第１の直接メモリアクセスユニットと、前記ホストプ
ロセッサから送信チャンネル識別子を有するシグナリン
グ管理パケットを受信するための入力点を備えた第２の
直接メモリアクセスユニットとを有する送信装置。 （２）前記ＡＴＭ装置は、ＡＡＬ２モジュールである、
第１項記載の送信装置。 （３）チャンネルポインタ用のメモリを備えたルータ識
別子テーブルを更に有し、前記物理的電話線識別子は、
チャンネル状態テーブルの送信チャンネルを識別する特
定のチャンネルポインタにインデクシング又は割出し
し、前記チャンネル状態テーブルは、複数の送信チャン
ネル用のチャンネル情報を記憶するメモリを有し、前記
チャンネル情報は、送信バッファへのポインタを有し、
特定の送信バッファと関係付けられた前記音声パケット
及びシグナリング管理パケットは、更なる処理及び行き
先きポートへの送信のため、前記特定送信バッファへ送
られる、第1項記載の送信装置。 （４）前記ルータ識別子テーブルの複数の登録は、１本
のＡＴＭチャンネルで複数の物理的な電話線を多重化す
るための特定の送信チャンネルを識別する、第３項記載
の送信装置。 （５）前記特定の送信バッファに対し、音声パケット及
びシグナリング兼管理パケットの各ペイロードを送るた
めの分割論理装置を更に有する、第３項記載の送信装
置。 （６）前記第１の直接メモリアクセスユニットは、前記
ＤＳＰ部の各デジタル信号プロセッサに関連した音声バ
ッファから前記音声パケットを取り出すよう更に動作可
能に形成されている、第1項記載の送信装置。 （７）ハードウエアで実施された、第３項記載の送信装
置。 （８）非同期転送モード（ＡＴＭ）接続で音声パケット
及びシグナリングパケットと管理パケットをインターリ
ーブするためのインターリーブ装置において、音声通信
を受信するための入力点を有し、前記音声通信をパケッ
ト化すると共に対応する物理的電話線識別子を追加する
よう動作可能に形成された、デジタル信号プロセッサ
（ＤＳＰ）装置と、ＡＴＭアダプテーションレイヤのシ
グナリング兼管理を可能にすると共に、送信チャンネル
識別子を有する対応のシグナリング兼管理パケットを送
信可能にするよう動作可能に形成されたホストプロセッ
サと、ＡＴＭ送信機とを有し、このＡＴＭ送信機は、前
記ＤＳＰ部から取り出した音声パケットを受信するため
の入力点を備えた第１の直接メモリアクセスユニット
と、前記ホストプロセッサから取り出したシグナリング
管理パケットを受信するための入力点を備えた第２の直
接メモリアクセスユニットとを有する、インターリーブ
装置。 （９）前記ＡＴＭ送信機は、ＡＡＬ２モジュールで実施
されている、第８項記載のインターリーブ装置。 （１０）チャンネルポインタを記憶するためのメモリを
備えたルータ識別子テーブルを更に有し、前記論理チャ
ンネル識別子は、チャンネル状態テーブルの送信チャン
ネルを識別する特定のチャンネルポインタ登録にインデ
クシング又は割出しし、前記チャンネル状態テーブル
は、複数の送信チャンネル用のチャンネル情報を記憶す
るためのメモリを有し、前記チャンネル情報は、送信バ
ッファへのポインタ登録を有し、特定の送信バッファと
関係付けられた前記音声パケット及びシグナリング管理
パケットは、更なる処理及び行き先きポートへの送信の
ため、前記特定送信バッファへ送られる、第８項記載の
インターリーブ装置。 （１１）前記ルータ識別子テーブルの複数の登録は、１
本のＡＴＭチャンネルで複数の物理的な電話線を多重化
するための特定の送信チャンネルを識別する、第1０項
記載のインターリーブ装置。 （１２）前記第１の直接メモリアクセスユニットは、前
記ＤＳＰ部の各デジタル信号プロセッサに関連した音声
バッファから前記音声パケットを取り出すよう更に動作
可能に形成されている、第1０項記載のインターリーブ
装置。 （１３）前記特定の送信バッファに対し、音声パケット
及びシグナリング兼管理パケットの各ペイロードを送る
ための分割論理装置を更に有する、第1０項記載のイン
ターリーブ装置。 （１４）シリコンチップに集積化された、第1０項記載
のインターリーブ装置。 （１５）前記ＡＴＭ送信機は、ハードウエアで実施され
ている、第1０項記載のインターリーブ装置。 （１６）非同期転送モード（ＡＴＭ）装置のデジタル信
号プロセッサ（ＤＳＰ）部とホストプロセッサから受信
したパケット化データを送信するため送信方法におい
て、前記ＤＳＰ部によりサポートされた発信音声チャン
ネルに対応する物理的電話線識別子を有する音声パケッ
トを前記ＤＳＰ部から取り出し、識別された送信チャン
ネルに関連する送信バッファに対して前記音声パケット
を送り、送信チャンネル識別子を有するシグナリング兼
管理パケットを前記ホストプロセッサから取り出し、識
別した送信チャンネルに関連する送信バッファに対し前
記シグナリング兼管理パケットを送る、送信方法。 （１７）ルータ識別テーブルに記憶されてチャンネル状
態テーブルの複数の送信チャンネル登録の１つをおのお
のが識別する１組のチャンネルポインタに前記物理的電
話線識別子をインデクシング又は割出しし、前記チャン
ネル状態テーブルの送信チャンネル記録に前記シグナリ
ング兼管理パケットの送信チャンネル識別子をインデク
シングすることを更に含む、第1６項記載の送信方法。 （１８）前記音声パケットおよび前記シグナリング兼管
理パケットの送信は、各パケットのペイロードのみを送
ることを含む、第1７項記載の送信方法。 （１９）前記ＡＴＭ装置に関連した行き先きポートに対
し、前記送信バッファに送られたデータを送信すること
を更に含む、第1７項記載の送信方法。 （２０）ハードウエアで実施される第1７項記載の送信
方法。

【００９５】（２１）本発明は、デジタル信号プロセッ
サ（ＤＳＰ）部（１６０）とホストプロセッサ（１９
０）を有する非同期転送モード（ＡＴＭ）装置内のＡＴ
Ｍアダプテーションレイヤ（ＡＡＬ）により形成された
接続でＡＴＭデータセルを送信するための装置及び方法
を提供する。送信機は、(デジタル化した音声サンプル
を音声信号に変換する）ＤＳＰ部（１６０）及び（ＡＡ
Ｌ２シグナリング機能及びレイヤ管理機能を実行する）
ホストプロセッサ（１９０）と直接インターフェース接
続している。送信機は、ＡＴＭ接続でＤＳＰ部（１６
０）からのＡＡＬ２音声パケットと、ホストプロセッサ
（１９０）からのシグナリングパケットと管理パケット
とをインターリーブするよう形成されている。データ
は、ＤＭＡ（４１５）により取り出される。チャンネル
ルックアップテーブルは、音声チャンネルをＡＴＭ接続
にマッピングするためにチャンネルルックアップテーブ
ルへのインデックスとしてＤＳＰにより割り当てられた
音声チャンネルを使用する。

【００９６】（関連出願の相互参照）関連出願は、「Ａ
ＡＬ２ Ｒｅｃｅｉｖｅｒ ｆｏｒ Ｆｉｌｔｅｒｉｎ
ｇＳｉｇｎａｌｉｎｇ／Ｍａｎａｇｅｍｅｎｔ Ｐａｃ
ｋｅｔｓ Ｉｎ Ａｎ ＡＴＭ Ｓｙｓｔｅｍ 」なる
名称の共通に譲渡された米国特許出願代理人整理番号Ｔ
Ｉ−３２５７８、「ＡＴＭ Ｐｒｏｃｅｓｓｏｒ ｆｏ
ｒ Ｓｗｉｔｃｈｉｎｇ Ｉｎ Ａｎ ＡＴＭ Ｓｙｓ
ｔｅｍ」なる名称の米国特許出願代理人整理番号ＴＩ−
３２５８０、及び「ＡＴＭ Ｓｙｓｔｅｍ Ａｒｃｈｉ
ｔｅｃｔｕｒｅ Ｆｏｒ Ｔｈｅ Ｃｏｎｖｅｒｓｉｏ
ｎｓ ｏｆ Ｄａｔａ， Ｖｏｉｃｅａｎｄ Ｖｉｄｅ
ｏ」なるなる名称の米国特許出願代理人整理番号ＴＩ−
３２５８１、「Ｃｅｌｌ Ｂｕｆｆｅｒｉｎｇ Ｓｙｓ
ｔｅｍ ｗｉｔｈ Ｐｒｉｏｒｉｔｙ Ｃａｃｈｅ Ｉ
ｎ Ａｎ ＡＴＭ Ｓｙｓｔｅｍ」なる名称の米国特許
出願代理人整理番号ＴＩ−３２５８２であり、これらの
出願の各々の教示内容は、言及により本願に組み込み、
本願と共に出願される。

【図面の簡単な説明】

【図１】本発明の一実施例による例示的なｘＤＳＬ Ｓ
ＯＨＯルータ/ゲートウエイシステムのブロック線図。

【図２】本発明の一実施例による例示的なＡＴＭモジュ
ールのブロック線図。

【図３】本発明の一実施例による例示的なＡＴＭプロセ
ッサのブロック線図。

【図４】本発明の例示的な実施例によるＡＡＬ２モジュ
ールにおけるハードウエアで実施されるＡＡＬ２送信機
部の機能的ブロック線図。

【図５】本発明の一実施例によるＡＡＬ２受信機部の機
能的ブロック線図。

【図６Ａ】本発明の一実施例によるセルバッファモジュ
ールインタコネクトのブロック線図。

【図６Ｂ】本発明の一実施例によるセルバッファモジュ
ールの集積化した優先キャッシュのブロック線図。

【図７】本発明の一実施例によるポートＩＤ及び優先順
位をもつ整列したＡＴＭセルフォーマット。

【図８】本発明の一実施例によるパック済みデータ構造
プロセッサ、ＡＴＭプロセッサのプログラム可能なコア
部及びＡＴＭプロセッサの種々のインターフェースのブ
ロック線図。

【符号の説明】

１００ ルータ／ゲートウェイ １０１ ＡＴＭモジュール １２０ ＡＴＭプロセッサ １４０ チップ／周辺インターコネクトモジュール １６０，１７０ ＤＳＰ １６５，１７５ コーディック ４１５ ＤＭＡ ４２０ 分割エンジン ９４０ ＡＡＬ２送信機部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ノレイダ ハンフリィ アメリカ合衆国 テキサス、マッキンニ ィ、コッパー コート 3701 Ｆターム(参考） 5K030 GA04 HA10 HB01 HB11 HC06 KA03 KA12 KA13

Claims (2)

【特許請求の範囲】
1. 【請求項１】 非同期転送モード（ＡＴＭ）装置のデジ
   タル信号プロセッサ（ＤＳＰ）部とホストプロセッサか
   ら受信したパケット化データを送信するための送信装置
   において、 前記ＤＳＰ部から取り出した、物理的な電話線識別子を
   有する音声パケットを受信するための入力点を備えた第
   １の直接メモリアクセスユニットと、 前記ホストプロセッサから送信チャンネル識別子を有す
   るシグナリング管理パケットを受信するための入力点を
   備えた第２の直接メモリアクセスユニットとを有する送
   信装置。
2. 【請求項２】 非同期転送モード（ＡＴＭ）装置のデジ
   タル信号プロセッサ（ＤＳＰ）部とホストプロセッサか
   ら受信したパケット化データを送信するため送信方法に
   おいて、 前記ＤＳＰ部によりサポートされた発信音声チャンネル
   に対応する物理的電話線識別子を有する音声パケットを
   前記ＤＳＰ部から取り出し、 識別された送信チャンネルに関連する送信バッファに対
   して前記音声パケットを送り、 送信チャンネル識別子を有するシグナリング管理パケッ
   トを前記ホストプロセッサから取り出し、 識別した送信チャンネルに関連する送信バッファに対し
   前記シグナリング管理パケットを送る、送信方法。