JP2002329815A - Semiconductor device, its manufacturing method and its production device - Google Patents

Semiconductor device, its manufacturing method and its production device

Info

Publication number
JP2002329815A
JP2002329815A JP2001134559A JP2001134559A JP2002329815A JP 2002329815 A JP2002329815 A JP 2002329815A JP 2001134559 A JP2001134559 A JP 2001134559A JP 2001134559 A JP2001134559 A JP 2001134559A JP 2002329815 A JP2002329815 A JP 2002329815A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
mold
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001134559A
Other languages
Japanese (ja)
Inventor
Hidenori Teruyama
秀徳 照山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001134559A priority Critical patent/JP2002329815A/en
Publication of JP2002329815A publication Critical patent/JP2002329815A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the malfunction and insufficiency of a semiconductor element with a temperature rise while making the volume of a semiconductor device smaller than a conventional system. SOLUTION: The semiconductor device has a semiconductor element 1, external terminals 3 arranged at a fixed separation from the semiconductor element 1, gold wires 5 connecting the semiconductor element 1 and the external terminals 3, and a molding resin 7 sealing at least the semiconductor element 1 and the gold wires 5. A plurality of irregular sections are formed to top face 28 and underside 29 of the molding resin 7. The surface area of the molding resin 7 can be increased, and the heat-exchanging efficiency of the molding resin 7 can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パソコン等の電子
機器に搭載される樹脂封止型のロジックLSI等に適用
して好適な半導体装置と、その製造方法、及びその製造
装置に関するものである。詳しくは、半導体素子と導電
部材とを封止する外装部材の所定領域に複数の凹凸部を
設け、半導体素子の動作により生じる熱を外装部材外へ
効率良く放熱できるようにしたものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device suitable for application to a resin-sealed logic LSI or the like mounted on an electronic device such as a personal computer, a method of manufacturing the same, and an apparatus for manufacturing the same. . More specifically, a plurality of concave / convex portions are provided in a predetermined region of an exterior member for sealing the semiconductor element and the conductive member, so that heat generated by the operation of the semiconductor element can be efficiently radiated to the outside of the exterior member.

【0002】[0002]

【従来の技術】近年、パソコン等の電子機器の高性能化
に伴って、これらの電子機器に搭載される半導体装置の
動作速度はますます高くなりつつある。半導体装置の動
作速度が高くなると、半導体素子は発熱して温度が上昇
するので、半導体素子はその配線パターンや拡散層の抵
抗値が高まり、誤作動や機能不全を起こすおそれがあ
る。
2. Description of the Related Art In recent years, as the performance of electronic devices such as personal computers has become higher, the operating speed of semiconductor devices mounted on these electronic devices has been increasing. When the operation speed of the semiconductor device increases, the semiconductor element generates heat and the temperature rises. Therefore, the resistance value of the wiring pattern or the diffusion layer of the semiconductor element increases, which may cause malfunction or malfunction.

【0003】図8は、従来例に係る半導体装置90の構
成例を示す断面図である。この半導体装置90は、樹脂
封止型の半導体装置であり、半導体素子の温度上昇を防
ぐ冷却手段を備えたものである。この半導体装置90は
半導体素子91と、この半導体素子91と所定の離隔距
離を有して配された外部端子92と、半導体素子91の
電極部に一端を接合され、他端を外部端子92の上面に
接合された金線93を備えている。また、半導体装置9
0は、外部端子92の一部を覆って、半導体素子91と
金線93を封止するモールド樹脂94を備えている。
FIG. 8 is a sectional view showing a configuration example of a semiconductor device 90 according to a conventional example. The semiconductor device 90 is a resin-encapsulated semiconductor device and includes a cooling unit for preventing a temperature of a semiconductor element from rising. The semiconductor device 90 has a semiconductor element 91, an external terminal 92 disposed at a predetermined distance from the semiconductor element 91, and one end joined to the electrode portion of the semiconductor element 91, and the other end connected to the external terminal 92. A gold wire 93 is provided on the upper surface. In addition, the semiconductor device 9
Reference numeral 0 denotes a mold resin 94 that covers a part of the external terminal 92 and seals the semiconductor element 91 and the gold wire 93.

【0004】さらに、半導体装置90には、モールド樹
脂94上に接着部材を介して放熱フィン95が取り付け
られている。この放熱フィン95は、熱伝導率の高い金
属等から構成されており、その表面には複数の凹凸部が
設けられている。これにより、半導体素子91の動作に
よって生じる熱は、モールド樹脂94から放熱フィン9
5へ伝わり、速やかに外気へ放熱するようになされてい
る。
Further, a radiation fin 95 is attached to the semiconductor device 90 on a mold resin 94 via an adhesive member. The radiation fins 95 are made of a metal having a high thermal conductivity or the like, and have a plurality of uneven portions on the surface thereof. Thus, heat generated by the operation of the semiconductor element 91 is transferred from the mold resin 94 to the radiation fins 9.
5, and quickly radiates heat to the outside air.

【0005】[0005]

【発明が解決しようとする課題】ところで、従来方式の
半導体装置90では、モールド樹脂94上に放熱フィン
95が取り付けられていたので、当該半導体装置90の
小型化には限界があった。それゆえ、放熱フィン95を
備えた半導体装置90は、当該装置90を実装する電子
機器の小型化を阻む大きな要因となるおそれがある。
However, in the conventional semiconductor device 90, since the heat radiation fins 95 are mounted on the mold resin 94, there is a limit to the miniaturization of the semiconductor device 90. Therefore, the semiconductor device 90 provided with the heat radiation fins 95 may be a major factor that hinders downsizing of an electronic device on which the device 90 is mounted.

【0006】また、半導体装置90はその製造に当たっ
て、放熱フィン95の部品コストや、取付コストなどが
掛かるので、割高となる問題がある。さらに、放熱フィ
ン95は接着部材を介してモールド樹脂94上に取り付
けられていたので、時間の経過と共に接着部材の接着力
が弱まり、放熱フィン95がモールド樹脂94から欠落
するおそれがある。
[0006] Further, in manufacturing the semiconductor device 90, parts costs and mounting costs of the heat radiation fins 95 are required, so that there is a problem that the semiconductor device 90 is expensive. Further, since the heat radiation fins 95 are mounted on the mold resin 94 via the adhesive member, the adhesive force of the adhesive member weakens over time, and the heat radiation fins 95 may fall off the mold resin 94.

【0007】そこで、本発明はこのような従来の問題を
解決したものであって、温度の上昇に伴う半導体素子の
誤作動や機能不全を阻止できるようにすると共に、従来
方式と比べて、当該半導体装置の体積を縮小できるよう
にした半導体装置と、その製造方法、及びその製造装置
の提供を目的とする。
Accordingly, the present invention has been made to solve such a conventional problem, and it is possible to prevent malfunction and malfunction of a semiconductor element due to a rise in temperature, and to reduce the problem as compared with the conventional method. It is an object of the present invention to provide a semiconductor device capable of reducing the volume of the semiconductor device, a manufacturing method thereof, and a manufacturing apparatus thereof.

【0008】[0008]

【課題を解決するための手段】上述した課題は、半導体
素子と、この半導体素子と所定の離隔距離を有して配さ
れた端子部材と、半導体素子と端子部材とを接続する導
電部材と、少なくとも半導体素子と導電部材とを封止す
る外装部材とを備え、この外装部材の所定領域には複数
の凹凸部が形成されて成ることを特徴とする半導体装置
によって解決される。本発明に係る半導体装置によれ
ば、外装部材の表面積を増加でき、半導体素子から生じ
る熱を効率良く外気へ放散できる。
An object of the present invention is to provide a semiconductor device, a terminal member disposed at a predetermined distance from the semiconductor device, a conductive member for connecting the semiconductor device and the terminal member, This problem is solved by a semiconductor device including an exterior member for sealing at least a semiconductor element and a conductive member, and a plurality of uneven portions formed in a predetermined region of the exterior member. ADVANTAGE OF THE INVENTION According to the semiconductor device which concerns on this invention, the surface area of an exterior member can be increased and the heat | fever generate | occur | produced from a semiconductor element can be efficiently radiated to outside air.

【0009】また、本発明に係る半導体装置の製造方法
は、半導体素子と所定の形状を有する端子部材とを導電
部材により接合する工程と、少なくとも半導体素子と導
電部材とを外装部材で封止する工程と、この外装部材の
所定領域に複数の凹凸部を形成する工程とを含むことを
特徴とするものである。本発明に係る半導体装置の製造
方法によれば、外装部材の表面積を増加でき、外装部材
の熱交換効率を向上した半導体装置を再現性良く製造で
きる。
In a method of manufacturing a semiconductor device according to the present invention, a step of joining a semiconductor element and a terminal member having a predetermined shape with a conductive member, and sealing at least the semiconductor element and the conductive member with an exterior member. And a step of forming a plurality of concave and convex portions in a predetermined region of the exterior member. ADVANTAGE OF THE INVENTION According to the manufacturing method of the semiconductor device which concerns on this invention, the surface area of an exterior member can be increased and the semiconductor device which improved the heat exchange efficiency of the exterior member can be manufactured with high reproducibility.

【0010】さらに、本発明に係る半導体装置の製造装
置は、半導体素子を外装部材で封止する装置であって、
この半導体素子を内包して外装部材の形状を画定する金
型と、この金型に外装部材を注入する注入装置とを備
え、金型の内側の所定の面には複数の凹凸部が設けられ
て成ることを特徴とするものである。
Further, the semiconductor device manufacturing apparatus according to the present invention is an apparatus for sealing a semiconductor element with an exterior member,
A mold for enclosing the semiconductor element and defining the shape of an exterior member, and an injection device for injecting the exterior member into the mold are provided, and a plurality of uneven portions are provided on a predetermined surface inside the mold. It is characterized by comprising.

【0011】本発明に係る半導体装置の製造装置によれ
ば、半導体素子を封止する外装部材の所定領域に複数の
凹凸部を形成できるので、この外装部材の表面積を増加
できる。従って、放熱性に優れた半導体装置を再現性良
く製造できる。
According to the apparatus for manufacturing a semiconductor device of the present invention, a plurality of uneven portions can be formed in a predetermined region of an exterior member for sealing a semiconductor element, so that the surface area of the exterior member can be increased. Therefore, a semiconductor device having excellent heat dissipation can be manufactured with good reproducibility.

【0012】[0012]

【発明の実施の形態】以下、図面を参照しながら、この
発明の実施形態に係る半導体装置と、その製造方法、及
びその製造装置について説明する。この実施形態では、
半導体素子と導電部材とを封止する外装部材の所定領域
に複数の凹凸部を設け、半導体素子の動作により生じる
熱を外装部材外へ効率良く放散できるようにすると共
に、温度の上昇に伴う半導体素子の誤作動や機能不全を
阻止できるようにしたものである。 (1)半導体装置 図1は本発明の実施形態に係る半導体装置100の構成
例を示す断面図である。この半導体装置100は、半導
体素子の過度な温度上昇を防ぐ放熱機能付きの半導体装
置である。この半導体装置100は、半導体素子1を有
している。この半導体素子1は、多数の半導体素子を形
成されたシリコンウェハーをそのスクライブラインに沿
って切断して得られるものである。切断された個々の半
導体素子1には、複数個の電極部がそれぞれ設けられて
いる。これらの電極部は、導電部材を介して端子部材と
接続するようなされている。半導体素子1の大きさは、
例えば縦3mm×横1.5mm×高さ0.3mm程度で
ある。半導体素子1の有する電極部の大きさは、縦20
0μm×横200μm程度である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention, a method for manufacturing the same, and a device for manufacturing the same will be described below with reference to the drawings. In this embodiment,
A plurality of concave and convex portions are provided in a predetermined region of an exterior member that seals a semiconductor element and a conductive member, so that heat generated by the operation of the semiconductor element can be efficiently dissipated to the outside of the exterior member, and the semiconductor accompanying a rise in temperature. This is to prevent malfunction and malfunction of the element. (1) Semiconductor Device FIG. 1 is a cross-sectional view showing a configuration example of a semiconductor device 100 according to an embodiment of the present invention. The semiconductor device 100 is a semiconductor device having a heat radiation function for preventing an excessive temperature rise of a semiconductor element. This semiconductor device 100 has a semiconductor element 1. The semiconductor element 1 is obtained by cutting a silicon wafer on which a large number of semiconductor elements are formed along a scribe line. Each of the cut semiconductor elements 1 is provided with a plurality of electrode portions. These electrode portions are connected to terminal members via conductive members. The size of the semiconductor element 1 is
For example, it is about 3 mm long × 1.5 mm wide × 0.3 mm high. The size of the electrode portion of the semiconductor element 1 is 20
It is about 0 μm × 200 μm in width.

【0013】また、半導体装置100は半導体素子1固
定用のダイパッド8を有している。このダイパッド8
は、銅合金板を打ち抜いて形成されたものである。ダイ
パッド8の大きさは、例えば縦4mm×横3mm×厚さ
0.2mm程度である。
The semiconductor device 100 has a die pad 8 for fixing the semiconductor element 1. This die pad 8
Is formed by punching a copper alloy plate. The size of the die pad 8 is, for example, about 4 mm long × 3 mm wide × 0.2 mm thick.

【0014】さらに、半導体装置100は端子部材の一
例となる外部端子3を有している。この外部端子3は、
ダイパッド8と同様に銅合金板を打ち抜いて形成された
ものである。外部端子3は半導体素子1を中心にして左
右対称に、例えば計18個設けられており、かつ、外部
端子3と半導体素子1との間には約2mmの離隔距離が
設けられている。これら各々の外部端子3の大きさは、
例えば、長さ1.3mm×幅0.3mm×厚さ0.2m
m程度である。
Further, the semiconductor device 100 has an external terminal 3 which is an example of a terminal member. This external terminal 3
It is formed by punching a copper alloy plate similarly to the die pad 8. For example, a total of 18 external terminals 3 are provided symmetrically with respect to the semiconductor element 1 as a center, and a distance of about 2 mm is provided between the external terminals 3 and the semiconductor element 1. The size of each of these external terminals 3 is
For example, length 1.3 mm x width 0.3 mm x thickness 0.2 m
m.

【0015】また、半導体装置100は導電部材の一例
となる金線5を有している。この金線5はその一端を半
導体素子1の電極部と接合し、他端を外部端子3の上面
と接合するようなされている。これにより、半導体素子
1と外部端子3とは接続するようになされている。金線
5の直径は約30μm、長さは約2.5mm程度であ
る。
The semiconductor device 100 has a gold wire 5 which is an example of a conductive member. One end of the gold wire 5 is joined to the electrode portion of the semiconductor element 1 and the other end is joined to the upper surface of the external terminal 3. Thereby, the semiconductor element 1 and the external terminal 3 are connected. The diameter of the gold wire 5 is about 30 μm, and the length is about 2.5 mm.

【0016】そして、半導体装置100は外装部材の一
例となるモールド樹脂7を有している。このモールド樹
脂7は外部端子3の一部を覆い、かつ半導体素子1と金
線5を覆って封止するものである。このモールド樹脂7
によって、半導体素子1と、金線5と、外部端子3は、
各々に対する相対位置を固定される。また、これらの外
部端子3の一部と、半導体素子1と、金線5はモールド
樹脂7に覆われて、空気中の酸素や湿気から遮断するよ
うになされている。モールド樹脂7は、例えば、エポキ
シ樹脂、シリカ系充填材、硬化剤、その他の添加剤によ
って構成されている。
The semiconductor device 100 has a mold resin 7 which is an example of an exterior member. The molding resin 7 covers a part of the external terminal 3 and seals the semiconductor element 1 and the gold wire 5. This mold resin 7
Accordingly, the semiconductor element 1, the gold wire 5, and the external terminal 3
The relative position to each is fixed. In addition, a part of these external terminals 3, the semiconductor element 1, and the gold wire 5 are covered with a mold resin 7 so as to be shielded from oxygen and moisture in the air. The mold resin 7 is made of, for example, an epoxy resin, a silica-based filler, a curing agent, and other additives.

【0017】半導体装置100では、このモールド樹脂
7の上面28と下面29に複数の凹凸部が設けられてい
る。この凹凸部により、モールド樹脂7の表面積を増加
でき、モールド樹脂7の熱交換効率を向上できる。モー
ルド樹脂7の1つの凹部の空間形状を立方体とし、この
凹部の個数をn、凹部の大きさを長さ×幅×深さ=L×
W×Dとすると、モールド樹脂7の表面積の増加量ΔS
は式で示すことができる。 ΔS=2nD(L+W)・・・
In the semiconductor device 100, a plurality of uneven portions are provided on the upper surface 28 and the lower surface 29 of the molding resin 7. With the uneven portions, the surface area of the mold resin 7 can be increased, and the heat exchange efficiency of the mold resin 7 can be improved. The space shape of one concave portion of the mold resin 7 is a cube, the number of the concave portions is n, and the size of the concave portion is length × width × depth = L ×
If W × D, the increase ΔS of the surface area of the mold resin 7
Can be represented by an equation. ΔS = 2 nD (L + W)

【0018】例えば、モールド樹脂7の上面28と下面
29には、長さL×幅W×深さD=0.5mm×0.5
mm×0.5mmの凹部がそれぞれ20個ずつ、計40
個設けられたとする。この場合、モールド樹脂7の表面
積の増加量ΔSは、式より40mm2である。
For example, a length L × width W × depth D = 0.5 mm × 0.5
20 × 20 mm × 0.5 mm concavities, for a total of 40
It is assumed that there are provided. In this case, the increase amount ΔS of the surface area of the mold resin 7 is 40 mm 2 according to the equation.

【0019】このように、本発明に係る半導体装置によ
れば、半導体素子1と外部端子3を封止するモールド樹
脂7の上面28と下面29には複数の凹凸部が形成され
て成るものである。従って、モールド樹脂7の表面積を
増加でき、半導体素子1の動作により生じる熱を外気へ
効率良く放散できる。これにより、温度の上昇に伴う半
導体素子1の誤作動や機能不全を阻止できる。従来方式
と比べて、熱交換機能を維持したままその体積を縮小で
き、当該半導体装置を搭載するパソコン等の小型化を促
進できる。
As described above, according to the semiconductor device of the present invention, the upper surface 28 and the lower surface 29 of the mold resin 7 for sealing the semiconductor element 1 and the external terminals 3 are formed with a plurality of uneven portions. is there. Therefore, the surface area of the mold resin 7 can be increased, and the heat generated by the operation of the semiconductor element 1 can be efficiently radiated to the outside air. As a result, malfunction or malfunction of the semiconductor element 1 due to a rise in temperature can be prevented. Compared with the conventional method, the volume can be reduced while maintaining the heat exchange function, and the miniaturization of a personal computer or the like on which the semiconductor device is mounted can be promoted.

【0020】尚、この実施形態では、モールド樹脂7の
上面28及び下面29に複数の凹凸部を形成する場合に
ついて説明したが、これに限られることはない。当該装
置100を実装する実装基板上でのレイアウトに合わせ
て、モールド樹脂7の下面29のみに凹凸部を設けた
り、側面に凹凸部を設けたりしても良い。また、モール
ド樹脂7の凹部の空間形状は立方体に限られることはな
く、例えば円柱でも良い。
In this embodiment, the case where a plurality of uneven portions are formed on the upper surface 28 and the lower surface 29 of the mold resin 7 has been described, but the present invention is not limited to this. In accordance with the layout on the mounting board on which the device 100 is mounted, an uneven portion may be provided only on the lower surface 29 of the mold resin 7 or an uneven portion may be provided on the side surface. Further, the space shape of the concave portion of the mold resin 7 is not limited to a cube, and may be, for example, a column.

【0021】(2)半導体装置の製造装置 次に、図1に示した半導体装置100を製造する製造装
置について説明する。図2は、本発明の実施形態に係る
半導体装置の製造装置の一例となる、モールド射出金型
成型装置(以下で、モールド装置ともいう)50の構成
例を示す断面図である。
(2) Apparatus for Manufacturing Semiconductor Device Next, an apparatus for manufacturing the semiconductor device 100 shown in FIG. 1 will be described. FIG. 2 is a cross-sectional view illustrating a configuration example of a mold injection mold molding apparatus (hereinafter, also referred to as a molding apparatus) 50, which is an example of a semiconductor device manufacturing apparatus according to an embodiment of the present invention.

【0022】図2に示すモールド装置50は、金型40
を有している。この金型40は、半導体素子を内包し
て、外装部材の一例となるモールド樹脂の形状を画定す
るものである。金型40の内部には空洞部(以下で、キ
ャビティともいう)12が設けられている。このキャビ
ティ12の中心部付近に半導体素子は配設される。そし
て、半導体素子を内包したキャビティ12にモールド樹
脂は射出されて、成型するようになされる。金型40
は、例えば鉄部材から構成されている。キャビティ12
の大きさは、例えば、縦12mm×横5mm×高さ2.
5mm程度である。
The molding apparatus 50 shown in FIG.
have. The mold 40 includes a semiconductor element and defines the shape of a mold resin as an example of an exterior member. A cavity (hereinafter also referred to as a cavity) 12 is provided inside the mold 40. A semiconductor element is provided near the center of the cavity 12. Then, the molding resin is injected into the cavity 12 containing the semiconductor element and is molded. Mold 40
Is made of, for example, an iron member. Cavity 12
Is 12 mm long × 5 mm wide × height 2.
It is about 5 mm.

【0023】また、金型40にはモールド樹脂の導入口
となるランナー14が設けられている。このランナー1
4は溝形状を有し、各々のキャビティ12の近傍まで延
設されている。さらに、キャビティ12とランナー14
の間には、モールド樹脂の油路となるゲート16が設け
られている。ランナー14に沿ってキャビティ12の近
傍まで導入されたモールド樹脂は、このゲート16を通
ってキャビティ12に流入するようなされる。この金型
40には図示しない加熱手段が設けられている。ランナ
ー14に導入されたモールド樹脂はこの加熱手段によっ
て熱せられ、その粘度を下げて流動性良くキャビティ1
2に流入するようになされる。
The mold 40 is provided with a runner 14 serving as an inlet for the mold resin. This runner 1
Reference numeral 4 has a groove shape and extends to the vicinity of each cavity 12. Further, the cavity 12 and the runner 14
A gate 16 serving as an oil passage for the mold resin is provided therebetween. The mold resin introduced to the vicinity of the cavity 12 along the runner 14 flows into the cavity 12 through the gate 16. The mold 40 is provided with a heating means (not shown). The mold resin introduced into the runner 14 is heated by this heating means, and its viscosity is reduced to improve the fluidity of the cavity 1.
2.

【0024】また、モールド装置50は、注入装置の一
例となるポット18とプランジャ19を有している。ポ
ット18は金型40へのモールド樹脂供給口である。プ
ランジャ19はポット18内にあるモールド樹脂を金型
40へ押入し、加圧するものである。これらポット18
とプランジャ19は一対で、ランナー14の上方に設け
られている。プランジャ19は、油圧によって図2の上
下方向に動作するようになされている。
The molding device 50 has a pot 18 and a plunger 19 which are an example of an injection device. The pot 18 is a mold resin supply port to the mold 40. The plunger 19 presses the mold resin in the pot 18 into the mold 40 and pressurizes it. These pots 18
And a pair of plungers 19 are provided above the runner 14. The plunger 19 is configured to operate in the vertical direction in FIG. 2 by hydraulic pressure.

【0025】このプランジャ19の下方向への動作によ
って、モールド樹脂はポット18からランナー14に注
入される。そして、モールド樹脂は加熱されながら、ラ
ンナー14からゲート16を通って、キャビティ12へ
導入される。キャビティ12がモールド樹脂で充填され
た後に、プランジャ19をさらに下方向に動作して、モ
ールド樹脂を加圧する。これにより、キャビティ12で
モールド樹脂は加熱、加圧されて重合し、固化するよう
なされる。
The downward movement of the plunger 19 causes the molding resin to be injected from the pot 18 into the runner 14. Then, the mold resin is introduced into the cavity 12 from the runner 14 through the gate 16 while being heated. After the cavity 12 is filled with the mold resin, the plunger 19 is further moved downward to press the mold resin. Thus, the mold resin is heated and pressurized in the cavity 12 to be polymerized and solidified.

【0026】ところで、上述した金型40は、図3に示
すように、上金型42と下金型44とから構成されてお
り、上金型42と下金型44は重なり合うようになされ
ている。この上金型42の内側の面23と下金型44の
内側の面25には、それぞれに複数の凹凸部が対称に設
けられている。例えば、上金型42と下金型44には、
それぞれ20個ずつの凸部が設けられており、この凸部
の大きさは長さ0.5mm×幅0.5mm×高さ0.5
mm程度である。
The above-mentioned mold 40 is composed of an upper mold 42 and a lower mold 44 as shown in FIG. 3, and the upper mold 42 and the lower mold 44 are overlapped. I have. The inner surface 23 of the upper mold 42 and the inner surface 25 of the lower mold 44 are provided symmetrically with a plurality of uneven portions, respectively. For example, in the upper mold 42 and the lower mold 44,
Each of the 20 projections is provided, and the size of the projection is 0.5 mm in length × 0.5 mm in width × 0.5 mm in height.
mm.

【0027】この金型40を使用すると、金型40の凹
凸部に対応した複数の凹凸部を有するモールド樹脂を成
型できる。例えば、長さ0.5mm×幅0.5mm×深
さ0.5mm程度の凹部を上面と下面にそれぞれ20個
ずつ備えたモールド樹脂を成型できる。凹凸部が無い成
型後のモールド樹脂と比べて、その表面積を増加できる
ので、半導体素子を封止するモールド樹脂の熱交換の効
率を向上できる。
By using the mold 40, a mold resin having a plurality of uneven portions corresponding to the uneven portions of the mold 40 can be molded. For example, it is possible to mold a mold resin having 20 concave portions each having a length of about 0.5 mm × a width of 0.5 mm × a depth of about 0.5 mm on each of an upper surface and a lower surface. Since the surface area can be increased as compared with the molded resin having no irregularities, the heat exchange efficiency of the molded resin for sealing the semiconductor element can be improved.

【0028】このように、本発明に係るモールド装置5
0によれば、モールド樹脂が注入される金型40の内側
の面23及び25には、複数の凹凸部が設けられて成る
ものである。従って、複数の凹凸部を設けるようにして
モールド樹脂を成型でき、モールド樹脂の表面積を増加
できる。
As described above, the molding apparatus 5 according to the present invention
According to No. 0, a plurality of concave and convex portions are provided on the inner surfaces 23 and 25 of the mold 40 into which the mold resin is injected. Therefore, the molding resin can be molded so as to provide a plurality of uneven portions, and the surface area of the molding resin can be increased.

【0029】これにより、半導体素子を封止するモール
ド樹脂の熱交換効率を向上できるので、放熱性に優れた
半導体装置を再現性良く製造できる。従来方式と比べ
て、放熱フィンを設けないで済むので、部品コストを削
減できる。
With this, the heat exchange efficiency of the mold resin for sealing the semiconductor element can be improved, so that a semiconductor device having excellent heat dissipation can be manufactured with good reproducibility. Compared with the conventional method, there is no need to provide a radiation fin, so that component costs can be reduced.

【0030】尚、この実施形態では、上金型42と下金
型44が対称となるように金型40に凹凸部を設けた
が、これに限られることはない。図4に示すように、下
金型44の凹凸部を上金型42の凹凸部よりも大きくし
ても良い。これにより、特に下方向の表面積が大きいモ
ールド樹脂を成型できるので、実装基板方向への放熱性
に優れた半導体装置を製造できる。
In this embodiment, the upper and lower molds 42 and 44 are provided with the concave and convex portions so that the upper mold 42 and the lower mold 44 are symmetrical. However, the present invention is not limited to this. As shown in FIG. 4, the irregularities of the lower mold 44 may be larger than the irregularities of the upper mold 42. Accordingly, a mold resin having a particularly large surface area in the downward direction can be molded, so that a semiconductor device having excellent heat radiation in the direction of the mounting substrate can be manufactured.

【0031】(3)半導体装置の製造方法 次に、図1に示した半導体装置100の製造方法につい
て説明する。図5〜図7は本発明の実施形態に係る半導
体装置100の製造方法(その1〜3)を示す工程図で
ある。ここでは、上述したモールド装置50を用いて、
半導体装置100を製造する場合を想定する。
(3) Method of Manufacturing Semiconductor Device Next, a method of manufacturing the semiconductor device 100 shown in FIG. 1 will be described. 5 to 7 are process diagrams showing a method (Nos. 1 to 3) for manufacturing the semiconductor device 100 according to the embodiment of the present invention. Here, using the molding device 50 described above,
It is assumed that the semiconductor device 100 is manufactured.

【0032】まず、銅合金板を打ち抜いて所定形状に成
されたリードフレームを予め用意しておく。このリード
フレームは、半導体素子1固定用のダイパッドと、端子
部材の一例となる外部端子とを備えたものである。この
外部端子は、ダイパッドから所定の離隔距離を有して複
数個設けられている。
First, a lead frame formed by punching a copper alloy plate into a predetermined shape is prepared in advance. The lead frame includes a die pad for fixing the semiconductor element 1 and external terminals as an example of a terminal member. A plurality of the external terminals are provided at a predetermined distance from the die pad.

【0033】次に、図5に示すように、このリードフレ
ームのダイパッド8上に半導体素子1を接着する。これ
は、例えば、半導体装置の組立工程で一般に使用されて
いるダイボンディング装置を用いて行う。接着剤には、
Agペースト等を使用する。ダイパッド8と外部端子3
は予め隔離して配置されているので、半導体素子1と外
部端子3とは所定の距離離隔するように成される。この
離隔距離は、例えば2mm程度である。
Next, as shown in FIG. 5, the semiconductor element 1 is bonded onto the die pad 8 of the lead frame. This is performed using, for example, a die bonding apparatus generally used in a semiconductor device assembly process. In the adhesive,
Ag paste or the like is used. Die pad 8 and external terminal 3
Are separated from each other in advance, so that the semiconductor element 1 and the external terminal 3 are separated from each other by a predetermined distance. This separation distance is, for example, about 2 mm.

【0034】さらに、半導体素子1をダイパッド8上に
接着した後、導電部材の一例となる金線5の一端を外部
端子3の上面に、他端を半導体素子1の電極部に接合す
る。これにより、半導体素子1と外部端子3とを金線5
を介して接続できる。半導体素子1の電極部と金線5の
接合、及び金線5と外部端子3との接合は、例えば、半
導体装置の組立工程で一般に使用されているワイヤーボ
ンディング装置を用いて、各々を互いに加圧、加熱して
行う。
Further, after bonding the semiconductor element 1 on the die pad 8, one end of the gold wire 5, which is an example of the conductive member, is joined to the upper surface of the external terminal 3, and the other end is joined to the electrode part of the semiconductor element 1. Thereby, the semiconductor element 1 and the external terminal 3 are connected to the gold wire 5.
Can be connected via The connection between the electrode portion of the semiconductor element 1 and the gold wire 5 and the connection between the gold wire 5 and the external terminal 3 are performed by, for example, using a wire bonding apparatus generally used in a semiconductor device assembly process. Pressure and heating.

【0035】このように、半導体素子1を搭載し、か
つ、半導体素子1と外部端子3とを金線5で接続された
リードフレームを、図2に示したモールド装置50の下
金型44上に配置する。このとき、外部端子3を下金型
44の側縁部に架ける。
As described above, the lead frame in which the semiconductor element 1 is mounted and the semiconductor element 1 and the external terminal 3 are connected by the gold wire 5 is placed on the lower mold 44 of the molding apparatus 50 shown in FIG. To place. At this time, the external terminal 3 is hung on the side edge of the lower mold 44.

【0036】半導体素子1を搭載したリードフレームを
下金型44の所定位置に設置したのち、図5の破線矢印
に示すように、上金型42を下金型44に重ね合わせて
固定する。これにより、外部端子3は上金型42と下金
型44に挟持され、キャビティの中心付近で半導体素子
1は固定される。
After the lead frame on which the semiconductor element 1 is mounted is placed at a predetermined position on the lower mold 44, the upper mold 42 is overlaid and fixed on the lower mold 44, as shown by the broken arrow in FIG. Thus, the external terminals 3 are sandwiched between the upper mold 42 and the lower mold 44, and the semiconductor element 1 is fixed near the center of the cavity.

【0037】次に、図2に示したランナー14にモール
ド樹脂を導入する。そして、このモールド樹脂の流動性
を良くするために、図示しない加熱手段によって、金型
40を加熱する。すると、モールド樹脂は熱せられてそ
の粘度を少しずつ下げ、図6に示すように、ゲート16
を通って、キャビティ12に流入するようなされる。モ
ールド樹脂でキャビティ12を完全に充填した後、プラ
ンジャ19をさらにランナー14方向へ動かして、モー
ルド樹脂を加圧する。この状態を数分間保持すると、モ
ールド樹脂は重合して硬化するようなされる。
Next, mold resin is introduced into the runner 14 shown in FIG. Then, in order to improve the fluidity of the mold resin, the mold 40 is heated by a heating means (not shown). Then, the mold resin is heated to lower its viscosity little by little, and as shown in FIG.
Through to the cavity 12. After the cavity 12 is completely filled with the mold resin, the plunger 19 is further moved toward the runner 14 to press the mold resin. When this state is maintained for several minutes, the mold resin is polymerized and hardened.

【0038】このモールド樹脂は、例えば、エポキシ樹
脂、シリカ系充填材、硬化剤、その他の添加剤によって
構成されている。その硬化条件は、例えば、成型温度1
50〜180℃、成型圧力30〜100kg/cm2
成型時間1〜3分程度である。
The molding resin is composed of, for example, an epoxy resin, a silica-based filler, a curing agent, and other additives. The curing conditions are, for example, molding temperature 1
50-180 ° C, molding pressure 30-100 kg / cm 2 ,
The molding time is about 1 to 3 minutes.

【0039】モールド樹脂が硬化したのち、図7に示す
ように、金型40の上金型42と下金型44を分離す
る。キャビティで成型されたモールド樹脂7は、上金型
42と下金型44の凹凸部に応じて、その上面28及び
下面29に複数の凹凸部を有するようなされている。こ
の複数の凹凸部によって、モールド樹脂7の上面28及
び下面29の表面積は増加するようになされている。
After the molding resin has hardened, the upper mold 42 and the lower mold 44 of the mold 40 are separated as shown in FIG. The mold resin 7 molded in the cavity has a plurality of irregularities on the upper surface 28 and the lower surface 29 according to the irregularities of the upper mold 42 and the lower mold 44. The surface areas of the upper surface 28 and the lower surface 29 of the mold resin 7 are increased by the plurality of uneven portions.

【0040】上金型42を下金型44から分離して、半
導体素子1を封止したモールド樹脂7を金型40から取
り出し、モールド樹脂7のバリを高圧水などで除去す
る。これにより、図1に示した放熱機能付きの半導体装
置100を完成する。このように、本発明に係る半導体
装置100の製造方法によれば、半導体素子1と金線5
を封止するモールド樹脂7の上面28と下面29に、複
数の凹凸部を形成するようなされる。従って、モールド
樹脂7の表面積を増加でき、放熱性に優れた半導体装置
100を再現性良く製造できる。これにより、従来方式
と比べて、放熱フィンをモールド樹脂7の表面にいちい
ち取り付けなくて済み、半導体装置の製造コストを確実
に低減できる。
The upper mold 42 is separated from the lower mold 44, the mold resin 7 in which the semiconductor element 1 is sealed is taken out of the mold 40, and burrs of the mold resin 7 are removed with high-pressure water or the like. Thus, the semiconductor device 100 having the heat dissipation function shown in FIG. 1 is completed. As described above, according to the method for manufacturing the semiconductor device 100 according to the present invention, the semiconductor element 1 and the gold wire 5
Are formed on the upper surface 28 and the lower surface 29 of the mold resin 7 for sealing the resin. Therefore, the surface area of the mold resin 7 can be increased, and the semiconductor device 100 excellent in heat dissipation can be manufactured with good reproducibility. As a result, the heat radiation fins do not have to be attached to the surface of the mold resin 7 as compared with the conventional method, and the manufacturing cost of the semiconductor device can be reliably reduced.

【0041】尚、この実施形態では、金型40を用いて
モールド樹脂7の所定領域に複数の凹凸部を形成する場
合について説明したが、凹凸部の形成手段は金型40に
限られることはない。モールド樹脂7の封止機能を著し
く損なわない程度に、成型後のモールド樹脂7の表面に
レーザ加工を施したり、或いは、切削加工を施したりし
て、凹凸部を形成しても良い。
In this embodiment, a case has been described in which a plurality of uneven portions are formed in a predetermined region of the mold resin 7 using the mold 40. However, the means for forming the uneven portions is not limited to the mold 40. Absent. Irregular portions may be formed by performing laser processing or cutting processing on the surface of the molded resin 7 after molding so that the sealing function of the molded resin 7 is not significantly impaired.

【0042】[0042]

【発明の効果】本発明に係る半導体装置によれば、半導
体素子と導電部材とを封止する外装部材の所定領域には
複数の凹凸部が形成されて成るものである。この構成に
よって、外装部材の表面積を増加でき、半導体素子の動
作により生じる熱を効率良く外気へ放散できる。従っ
て、温度の上昇に伴う半導体素子の誤作動や機能不全を
阻止できる。従来方式と比べて、熱交換機能を維持した
ままその体積を縮小でき、当該半導体装置を搭載する電
子機器の小型化を促進できる。
According to the semiconductor device of the present invention, a plurality of uneven portions are formed in a predetermined region of an exterior member for sealing a semiconductor element and a conductive member. With this configuration, the surface area of the exterior member can be increased, and the heat generated by the operation of the semiconductor element can be efficiently radiated to the outside air. Therefore, malfunction or malfunction of the semiconductor element due to the rise in temperature can be prevented. Compared with the conventional method, the volume can be reduced while maintaining the heat exchange function, and the miniaturization of an electronic device on which the semiconductor device is mounted can be promoted.

【0043】また、本発明に係る半導体装置の製造方法
によれば、半導体素子と導電部材とを封止する外装部材
の所定領域に複数の凹凸部を形成するようなされる。こ
の構成によって、外装部材の表面積を増加でき、外装部
材の熱交換効率を向上した半導体装置を再現性良く製造
できる。従って、従来方式と比べて、放熱手段を外装部
材にいちいち取り付けなくて済み、半導体装置の製造コ
ストを確実に低減できる。
Further, according to the method of manufacturing a semiconductor device of the present invention, a plurality of uneven portions are formed in a predetermined region of an exterior member for sealing a semiconductor element and a conductive member. With this configuration, the surface area of the exterior member can be increased, and a semiconductor device with improved heat exchange efficiency of the exterior member can be manufactured with good reproducibility. Therefore, compared with the conventional method, the heat radiating means does not have to be attached to the exterior member one by one, and the manufacturing cost of the semiconductor device can be surely reduced.

【0044】さらに、本発明に係る半導体装置の製造装
置によれば、外装部材の形状を画定する金型の内側の所
定の面には複数の凹凸部が設けられて成るものである。
この構成によって、半導体素子を封止する外装部材の所
定領域に複数の凹凸部を形成できるので、この外装部材
の表面積を増加できる。
Further, according to the semiconductor device manufacturing apparatus of the present invention, a plurality of concave and convex portions are provided on a predetermined surface inside a mold for defining the shape of the exterior member.
With this configuration, a plurality of concave and convex portions can be formed in a predetermined region of the exterior member that seals the semiconductor element, so that the surface area of the exterior member can be increased.

【0045】従って、成型した外装部材の熱交換効率を
向上できるので、放熱性に優れた半導体装置を再現性良
く製造できる。従来方式と比べて、放熱フィンを設けな
いで済むので、半導体装置の製造工程数を確実に削減で
き、半導体装置の製造コストを低減できる。この発明
は、データ信号を高速に処理する樹脂封止型IC等に適
用して極めて好適である。
Therefore, since the heat exchange efficiency of the molded exterior member can be improved, a semiconductor device excellent in heat dissipation can be manufactured with good reproducibility. Compared with the conventional method, no heat radiation fins are required, so that the number of manufacturing steps of the semiconductor device can be reliably reduced, and the manufacturing cost of the semiconductor device can be reduced. INDUSTRIAL APPLICABILITY The present invention is very suitable when applied to a resin-sealed IC or the like that processes data signals at high speed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態に係る半導体装置100の構
成例を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration example of a semiconductor device 100 according to an embodiment of the present invention.

【図2】本発明の実施形態に係るモールド装置50の構
成例を示す断面図である。
FIG. 2 is a cross-sectional view illustrating a configuration example of a molding apparatus 50 according to the embodiment of the present invention.

【図3】金型40の構成例を示す断面図である。FIG. 3 is a cross-sectional view illustrating a configuration example of a mold 40.

【図4】金型40の他の構成例を示す断面図である。FIG. 4 is a sectional view showing another configuration example of the mold 40.

【図5】半導体装置100の製造方法(その1)を示す
工程図である。
FIG. 5 is a process chart showing a method (part 1) of manufacturing semiconductor device 100;

【図6】半導体装置100の製造方法(その2)を示す
工程図である。
FIG. 6 is a process chart showing a method (part 2) of manufacturing semiconductor device 100;

【図7】半導体装置100の製造方法(その3)を示す
工程図である。
FIG. 7 is a process chart showing a method (part 3) of manufacturing semiconductor device 100;

【図8】従来例に係る半導体装置90の構成例を示す断
面図である。
FIG. 8 is a cross-sectional view illustrating a configuration example of a semiconductor device 90 according to a conventional example.

【符号の説明】[Explanation of symbols]

1・・・半導体素子、3・・・外部端子、5・・・金
線、7・・・モールド樹脂、28・・・上面、29・・
・下面、40・・・金型、50・・・モールド装置、1
00・・・半導体装置
DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 3 ... External terminal, 5 ... Gold wire, 7 ... Mold resin, 28 ... Top surface, 29 ...
・ Lower surface, 40 ・ ・ ・ Mold, 50 ・ ・ ・ Molding device, 1
00 ... Semiconductor device

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、 前記半導体素子と所定の離隔距離を有して配された端子
部材と、 前記半導体素子と前記端子部材とを接続する導電部材
と、 少なくとも前記半導体素子と前記導電部材を封止する外
装部材とを備え、 前記外装部材の所定領域には複数の凹凸部が形成されて
成ることを特徴とする半導体装置。
A semiconductor element; a terminal member disposed at a predetermined distance from the semiconductor element; a conductive member connecting the semiconductor element and the terminal member; and at least the semiconductor element and the conductive element. A semiconductor device comprising: an exterior member for sealing a member; and a plurality of uneven portions formed in a predetermined region of the exterior member.
【請求項2】 半導体素子と所定の形状を有する端子部
材とを導電部材により接合する工程と、 少なくとも前記半導体素子と前記導電部材とを外装部材
で封止する工程と、 前記外装部材の所定領域に複数の凹凸部を形成する工程
とを含むことを特徴とする半導体装置の製造方法。
2. A step of joining a semiconductor element and a terminal member having a predetermined shape with a conductive member, a step of sealing at least the semiconductor element and the conductive member with an exterior member, and a predetermined region of the exterior member Forming a plurality of concave and convex portions in the semiconductor device.
【請求項3】 少なくとも前記半導体素子と前記導電部
材とをモールド樹脂で封止すると共に、当該モールド樹
脂の所定領域に複数の凹凸部を形成する工程を含むこと
を特徴とする請求項2に記載の半導体装置の製造方法。
3. The method according to claim 2, further comprising a step of sealing at least the semiconductor element and the conductive member with a mold resin and forming a plurality of uneven portions in a predetermined region of the mold resin. Of manufacturing a semiconductor device.
【請求項4】 半導体素子を外装部材で封止する装置で
あって、 前記半導体素子を内包して前記外装部材の形状を画定す
る金型と、 前記金型に外装部材を注入する注入装置とを備え、 前記金型の内側の所定の面には複数の凹凸部が設けられ
て成ることを特徴とする半導体装置の製造装置。
4. An apparatus for sealing a semiconductor element with an exterior member, a mold for enclosing the semiconductor element and defining a shape of the exterior member, and an injection device for injecting the exterior member into the mold. An apparatus for manufacturing a semiconductor device, comprising: a plurality of uneven portions provided on a predetermined surface inside the mold.
JP2001134559A 2001-05-01 2001-05-01 Semiconductor device, its manufacturing method and its production device Pending JP2002329815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001134559A JP2002329815A (en) 2001-05-01 2001-05-01 Semiconductor device, its manufacturing method and its production device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001134559A JP2002329815A (en) 2001-05-01 2001-05-01 Semiconductor device, its manufacturing method and its production device

Publications (1)

Publication Number Publication Date
JP2002329815A true JP2002329815A (en) 2002-11-15

Family

ID=18982212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001134559A Pending JP2002329815A (en) 2001-05-01 2001-05-01 Semiconductor device, its manufacturing method and its production device

Country Status (1)

Country Link
JP (1) JP2002329815A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640585B1 (en) * 2004-09-07 2006-11-01 삼성전자주식회사 Semiconductor package improving a thermal spreading performance
KR100686986B1 (en) 2004-03-15 2007-02-26 야마하 가부시키가이샤 Semiconductor element and wafer level chip size package therefor
US7808085B2 (en) 2005-12-12 2010-10-05 Mitsubishi Electric Corporation Semiconductor device and mold for resin-molding semiconductor device
KR101221805B1 (en) 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 Package and package assembly for power device
WO2015025447A1 (en) * 2013-08-23 2015-02-26 富士電機株式会社 Semiconductor devices
CN104465545A (en) * 2014-11-14 2015-03-25 三星半导体(中国)研究开发有限公司 Semiconductor packaging piece and manufacturing method thereof
WO2015129236A1 (en) * 2014-02-26 2015-09-03 株式会社デンソー Resin molded body and manufacturing method therefor
WO2015129237A1 (en) * 2014-02-27 2015-09-03 株式会社デンソー Resin molded article, and manufacturing method for same
JP2015162594A (en) * 2014-02-27 2015-09-07 株式会社デンソー Resin molding and manufacturing method thereof
JP2016082129A (en) * 2014-10-20 2016-05-16 株式会社デンソー Resin mold and manufacturing method for the same
JP2016119330A (en) * 2014-12-18 2016-06-30 株式会社デンソー Resin molding and manufacturing method thereof
JP2016128233A (en) * 2015-01-09 2016-07-14 株式会社デンソー Resin molding
JP2019165121A (en) * 2018-03-20 2019-09-26 株式会社ディスコ Manufacturing method of semiconductor package
US10483178B2 (en) 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
WO2022195757A1 (en) * 2021-03-17 2022-09-22 三菱電機株式会社 Semiconductor device and method for producing semiconductor device

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830011B2 (en) 2004-03-15 2010-11-09 Yamaha Corporation Semiconductor element and wafer level chip size package therefor
KR100686986B1 (en) 2004-03-15 2007-02-26 야마하 가부시키가이샤 Semiconductor element and wafer level chip size package therefor
KR100640585B1 (en) * 2004-09-07 2006-11-01 삼성전자주식회사 Semiconductor package improving a thermal spreading performance
US7808085B2 (en) 2005-12-12 2010-10-05 Mitsubishi Electric Corporation Semiconductor device and mold for resin-molding semiconductor device
KR101221805B1 (en) 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 Package and package assembly for power device
WO2015025447A1 (en) * 2013-08-23 2015-02-26 富士電機株式会社 Semiconductor devices
JPWO2015025447A1 (en) * 2013-08-23 2017-03-02 富士電機株式会社 Semiconductor device
CN105051898A (en) * 2013-08-23 2015-11-11 富士电机株式会社 Semiconductor devices
US9842786B2 (en) 2013-08-23 2017-12-12 Fuji Electric Co., Ltd. Semiconductor device
WO2015129236A1 (en) * 2014-02-26 2015-09-03 株式会社デンソー Resin molded body and manufacturing method therefor
JP2015162503A (en) * 2014-02-26 2015-09-07 株式会社デンソー Resin molding and manufacturing method thereof
WO2015129237A1 (en) * 2014-02-27 2015-09-03 株式会社デンソー Resin molded article, and manufacturing method for same
JP2015162594A (en) * 2014-02-27 2015-09-07 株式会社デンソー Resin molding and manufacturing method thereof
US10395947B2 (en) 2014-02-27 2019-08-27 Denso Corporation Manufacturing method of a resin molded article
JP2016082129A (en) * 2014-10-20 2016-05-16 株式会社デンソー Resin mold and manufacturing method for the same
CN104465545A (en) * 2014-11-14 2015-03-25 三星半导体(中国)研究开发有限公司 Semiconductor packaging piece and manufacturing method thereof
JP2016119330A (en) * 2014-12-18 2016-06-30 株式会社デンソー Resin molding and manufacturing method thereof
JP2016128233A (en) * 2015-01-09 2016-07-14 株式会社デンソー Resin molding
US10483178B2 (en) 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
DE102018100078B4 (en) 2017-01-03 2021-07-29 Infineon Technologies Ag Semiconductor device having an encapsulation material defining recesses and method for the production thereof
JP2019165121A (en) * 2018-03-20 2019-09-26 株式会社ディスコ Manufacturing method of semiconductor package
CN110310934A (en) * 2018-03-20 2019-10-08 株式会社迪思科 The manufacturing method of semiconductor packages
JP7075791B2 (en) 2018-03-20 2022-05-26 株式会社ディスコ Semiconductor package manufacturing method
CN110310934B (en) * 2018-03-20 2024-02-20 株式会社迪思科 Method for manufacturing semiconductor package
WO2022195757A1 (en) * 2021-03-17 2022-09-22 三菱電機株式会社 Semiconductor device and method for producing semiconductor device

Similar Documents

Publication Publication Date Title
US10290565B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4407489B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing apparatus
JP2005191240A (en) Semiconductor device and method for manufacturing the same
KR101928681B1 (en) Power semiconductor device and method for manufacturing same
KR101316289B1 (en) Circuit apparatus and method for manufacturing the same
JP2002329815A (en) Semiconductor device, its manufacturing method and its production device
JPH02306639A (en) Resin encapsulating method for semiconductor device
JP5563918B2 (en) Circuit device manufacturing method
JP2007165425A (en) Semiconductor device
WO2016166834A1 (en) Semiconductor device
JP4463146B2 (en) Manufacturing method of semiconductor device
JP2002026044A (en) Semiconductor device, its manufacturing method, circuit substrate and electronic apparatus
TW201826411A (en) Circuit component manufacturing method and circuit component including a first assembled substrate installation step, a second assembled substrate installation step, a sealing material installation step, and a closing die step
JP2004311748A (en) Resin sealed semiconductor device and its manufacturing device, and forming die
JP2008283138A (en) Semiconductor device and manufacturing method therefor
JP4732138B2 (en) Semiconductor device and manufacturing method thereof
JP2017191807A (en) Power semiconductor device and manufacturing method of power semiconductor device
JP3550100B2 (en) Automotive electronic circuit device and package manufacturing method thereof
KR101239117B1 (en) Power semiconductor package and method for fabricating the same
JP3787131B2 (en) Mold used for manufacturing BGA package
JP3553513B2 (en) Automotive electronic circuit devices
JP2765507B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US20230045523A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2004087673A (en) Resin-sealed type semiconductor device
JPH11330116A (en) Manufacture of semiconductor device and lead frame and molding die to be used for the method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20060530

Free format text: JAPANESE INTERMEDIATE CODE: A7424