JP2002328815A - 冗長コントローラシステムからコントローラをオンライン除去する方法 - Google Patents

Abstract

(57)【要約】 【課題】 オンラインコントローラ除去システムを有す
る冗長コントローラデータ格納システムおよび方法を提
供すること。 【解決手段】 オンラインコントローラ除去システムを
有する冗長コントローラデータ格納システム（３０、１
１０）および方法で、第１のコントローラ（３２、１１
２）および第２のコントローラ（３４、１１４）を有す
る冗長コントローラシステム（３０、１１０）を備えて
いる。冗長コントローラシステムから上記第１のコント
ローラの部分除去が検出される（４５２）。未処理のメ
モリアクセスの完了（４５８）を含むシャットダウンシ
ーケンスが、第１のコントローラおよび第２のコントロ
ーラに対して実行される（４５４）。第１のコントロー
ラは、第１のメモリを有するように定義され、第１のメ
モリが自己リフレッシュモードに置かれ（４６０）、冗
長コントローラシステムからの第１のコントローラの除
去が終了する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に、冗長コント
ローラを使用した冗長コントローラシステムおよびデー
タ格納システムに関し、さらに詳細には、オンラインコ
ントローラ除去システムを有する冗長コントローラデー
タ格納システムおよび方法に関する。

【０００２】

【従来の技術】極めて信頼性の高い冗長データ格納シス
テムを提供するために、多重コントローラシステムが使
用されている。例えば、ハードディスクドライブ業界に
おいては、多重コントローラシステムは、ディスクドラ
イブの耐故障性およびディスクドライブ性能を向上させ
るために複数のディスクドライブを組み合わせて使用す
る、ＲＡＩＤ（ｒｅｄｕｎｄａｎｔ ａｒｒａｙ ｏｆ
ｉｎｄｅｐｅｎｄｅｎｔ ｄｉｓｋｓの略）システム
の一部として使用されている。動作時には、ＲＡＩＤシ
ステムは、多重コントローラを使用することによって冗
長性を持たせている。多重コントローラは、ユーザのデ
ータを複数のハードディスク間でストライプしている。
上記冗長アレイは、任意のコントローラから動作させる
ことができる。多重コントローラが存在する場合、それ
らのコントローラを使用することにより性能が向上し、
および／またはホストコンピュータシステムの接続ポー
ト数が増加する。データにアクセスする場合、多重コン
トローラＲＡＩＤシステムにより、すべてのハードディ
スクが同時に作動し、速度および信頼性が大幅に向上す
る。

【０００３】ＲＡＩＤシステムの構成は、様々なＲＡＩ
Ｄレベルによって定義される。その様々なＲＡＩＤレベ
ルの範囲は、データのストライピング（各ファイルのデ
ータブロックを複数のハードディスクに分散して格納す
る）を提供し、冗長性を持たせることなくディスクドラ
イブの速度および性能を向上させるＬＥＶＥＬ０から始
まっている。ＲＡＩＤ ＬＥＶＥＬ１は、ディスクのミ
ラリングを提供し、ミラーハードディスク対を介して、
データの１００％の冗長度をもたらしている（すなわ
ち、データの同一ブロックが２つのハードディスクに書
き込まれる）。他のディスクドライブにおけるＲＡＩＤ
ＬＥＶＥＬでは、様々なデータストライピングおよび
ディスクミラリングを提供し、性能を向上させるための
エラー修正、耐故障性、効率および／またはコストを改
善している。

【０００４】ＲＡＩＤ ＬＥＶＥＬ５は、データをブロ
ックに区切り、それらをディスクドライブに渡ってスト
ライプしている。データブロックからパリティブロック
が計算され、ディスクに格納される。すべてのデータブ
ロックおよびパリティブロックは、異なるディスク上に
格納される（ストライプされる）。ディスクドライブの
いずれの１つが故障しても、データブロックまたはパリ
ティブロックの１つが失われるだけである。その場合、
冗長アレイは、失われたブロックを数学的に再生成する
ことができる。また、ＲＡＩＤ５は、データブロックお
よびパリティブロックが格納されるディスクを循環させ
る（つまり、すべてのディスクは、そのディスク上にい
くつかのパリティブロックを格納する）。ＲＡＩＤ Ｌ
ＥＶＥＬ６は、上記ステップをさらに進め、異なる数学
式を用いて２つの「パリティ」ブロックを計算してい
る。これにより上記冗長アレイは、２つの故障ディスク
ドライブを許容することができ、すべてのデータを再生
成することができる。

【０００５】知られている多重コントローラシステム
は、ミラー二重コントローラデータ格納システムを備え
ている。各コントローラはそれぞれ独自のメモリを含ん
でおり、そのほとんどは、「ミラーイメージ」すなわち
他のメモリと同じ「メモリイメージ」である。ミラーメ
モリを二重コントローラで使用することにより、コント
ローラの１つまたはそのメモリが破損または失われた場
合、速やかに復旧することができ、かつ、データの損失
を防止することができる。メモリのミラーコピーがなけ
れば、コントローラが突然故障した場合に、そのコント
ローラ上の重要なデータが失われてしまうであろう。

【０００６】例えば、コントローラＡおよびコントロー
ラＢを有するミラーメモリ二重コントローラシステムで
は、ミラー読出しおよび書込みにより、コントローラＡ
のメモリが、コントローラＢのメモリの「ミラーイメー
ジ」になる。損失すなわちコントローラＢが故障する
と、すべてのシステムの動作は自動的にコントローラＡ
に切り換わり、コントローラＡがシステム全体をラン、
すなわち動作させる。

【０００７】コンピュータシステムのアプリケーション
数の増加により、プロセッサ故障時間の極めて大きな制
限を始めとする、非常に高度の信頼性が要求されてい
る。例えば、知られているシステムでは、コントローラ
の総故障時間は、１年当たり５分未満であることが要求
されている。通常、損失すなわちコントローラの１つが
故障すると、関連するデータ格納システムの冗長性およ
び信頼性を維持するために、直ちにコントローラを交換
しなければならない。上記の要求により、通常、高度の
信頼性および「動作可能時間」が要求されるシステムの
場合、交換するコントローラを、オンライン挿入すなわ
ち「ホット」挿入しなければならず、その間、他のコン
トローラ（例えば、コントローラＡ）は、動作状態を維
持していなければならない。オペレーティングシステム
は、交換コントローラが挿入されたことを自動的に認識
する。

【０００８】通常、多重コントローラシステムはホスト
に接続される。従ってホストシステムは、しばしばコン
トローラボードを交換することでかなりの長時間の間デ
ータ格納システムを停止させたり、ホストシステムのタ
イムアウトを引き起こしたりしないよう要求する。

【０００９】動作中のシステムに交換コントローラを挿
入すると、交換コントローラが、動作中のシステムにお
いて試験され加えられるまでの間、システム利用上の損
失をしばしば引き起こす。ミラーメモリシステムの一部
として交換コントローラが追加される場合、動作中のシ
ステムに交換コントローラを追加することに関連して問
題が増加する。

【００１０】知られているミラーメモリ二重コントロー
ラシステムでは、コントローラＡをシステム内で動作中
に交換コントローラＢをホット挿入する場合、コントロ
ーラＡおよび交換コントローラＢの両方をリセットし、
コントローラの各々に、プロセッサのサブシステムを自
己診断させなければならない。

【００１１】各コントローラは、自己の共用メモリシス
テムを試験し、ハードウェアが正常に動作していること
を確認する。各コントローラは、その共用メモリの内容
をチェックし、システムに対するメモリイメージの「有
効」性を確認する。この例では、コントローラＡのみ
が、システムの有効メモリイメージを持つことになる。

【００１２】次に、各コントローラは、互いのレビジョ
ン、システムの最新ビュー、およびシステムが最後にア
クティブであったときのシステム状態、に関する情報を
交換する。これらの情報を共有した後、ファームウェア
は、いずれのコントローラが有効メモリイメージを有し
ているかを決定する。この例の場合、コントローラＡが
有効メモリイメージを有している。コントローラＡの共
用メモリイメージは、コントローラＢにコピーされ検証
されるが、そのためには、コントローラＡのプロセッサ
は、コントローラＡのすべての共用メモリを読み出し、
コントローラＢのすべての共用メモリロケーションに書
き込まなければならない。

【００１３】次に、コピーオペレーションが成功したこ
とを検証するために、両コントローラのメモリが読み出
され、比較される。メモリシステムが大きい場合、上記
のプロセスには数分の時間が必要である。最終構成ステ
ップが実行されると、コントローラはオンラインにな
り、全動作状態になる。

【００１４】上記プロセスの多くのステップは、実行す
るにあたり数十秒の時間が必要なことがある。コントロ
ーラＡの共用メモリイメージをコントローラＢにコピー
し、検証するプロセスには、数分の時間が必要なことが
ある。ホット挿入に必要なこの延長期間の間に、ほとん
どのホストコンピュータのオペレーティングシステムが
タイムアウトすることになる。

【００１５】

【発明が解決しようとする課題】システムの故障時間を
短縮し、かつ、ホストコンピュータのオペレーティング
システムタイムアウトの原因になることのない冗長ミラ
ーメモリ多重コントローラシステムに使用するためのホ
ット挿入および／またはシステムおよび方法を持つこと
が望ましい。また、システムの故障時間またはホストの
タイムアウトを最小にする、有効なコントローラリセッ
ト処理方法を持つことが望ましい。

【００１６】

【課題を解決するための手段】本発明は、冗長コントロ
ーラを使用した多重コントローラシステムおよびデータ
格納システムに関し、さらに詳細には、オンラインコン
トローラ除去システムを有する冗長コントローラデータ
格納システムおよび方法に関する。

【００１７】本発明の一実施形態によれば、冗長コント
ローラシステムからコントローラをオンライン除去する
方法が提供される。上記冗長コントローラシステムは、
第１のコントローラおよび第２のコントローラを備えて
おり、上記方法には、冗長コントローラシステムから
の、上記第１のコントローラの部分除去を検出するステ
ップが含まれている。未処理のメモリアクセスの完了を
含むシャットダウンシーケンスが、第１のコントローラ
および第２のコントローラに対して実行される。第１の
コントローラは、自己リフレッシュモードに置かれる第
１のメモリを有するように定義されている。冗長コント
ローラシステムからの第１のコントローラの除去は、上
記第１のメモリによってモード化される自己リフレッシ
ュが完了した後、終了する。

【００１８】本発明の他の実施形態によれば、冗長コン
トローラシステムからコントローラをオンライン除去す
る方法が提供される。上記冗長コントローラシステム
は、第１のコントローラおよび第２のコントローラを備
えている。第１のコントローラは、第１のプロセッサを
備えるように定義され、第２のコントローラは、第２の
プロセッサを備えるように定義されている。冗長コント
ローラシステムからの上記第１のコントローラの部分除
去が検出される。上記第１のコントローラおよび第２の
コントローラの未処理のメモリアクセスを完了させるた
めの上記第１のプロセッサへの割込みおよび第２のプロ
セッサへの割込みを含むシャットダウンシーケンスが、
第１のコントローラおよび第２のコントローラに対して
実行される。第１のコントローラは、第１のメモリを有
するように定義され、第１のメモリを自己リフレッシュ
モードにしている。冗長コントローラシステムからの第
１のコントローラの除去は、上記第１のメモリによる自
己リフレッシュモードが完了した後、終了する。

【００１９】本発明の他の実施形態によれば、冗長コン
トローラをオンライン除去するために構成された冗長コ
ントローラシステムが提供される。システムは、第１の
メモリを含む第１のコントローラ、第１のプロセッサ、
および上記第１のコントローラの部分除去を早期検出す
るためのシステムを備えており、第１のコントローラの
部分除去が検出されると、第１のコントローラは、上記
第１のメモリに対して未処理になっているメモリアクセ
スの完了を含むシャットダウンシーケンスを実行する。
第２のコントローラは、第２のメモリおよび第２のプロ
セッサを備えており、上記第１のコントローラの部分除
去が検出されると、上記第１のメモリに対して未処理に
なっているメモリアクセスの完了を含むシャットダウン
モードを実行する。第１のコントローラおよび第２のコ
ントローラによるシャットダウンシーケンスが完了する
と、上記第２のメモリが自己リフレッシュモードに置か
れ、冗長コントローラシステムからの第１のコントロー
ラの除去が完了する。

【００２０】

【発明の実施の形態】本発明の好ましい実施形態につい
て、本発明を実践することができる特定の実施形態の説
明用として示す、本明細書の一部を形成する添付の図面
に照らして、以下に詳細に説明する。本発明の範囲を逸
脱することなく他の実施形態を利用し、また、構造ある
いはロジックを変更することができることを理解しなけ
ればならない。したがって以下の詳細説明を、本発明を
制限するものとして捕えてはならない。本発明の範囲に
ついては、特許請求の範囲の各クレームによって定義さ
れている。

【００２１】図１は、本発明による冗長コントローラデ
ータ格納システムの一例示的実施形態を、符号３０で総
括して示したものである。冗長コントローラデータ格納
システムは、冗長ミラーメモリ、オンラインすなわち
「ホット」挿入システムを有する多重コントローラシス
テム、及びシステム故障時間を短縮しかつコントローラ
の交換中にホストコンピュータのオペレーティングシス
テムがタイムアウトしないための方法を提供している。
本発明の一態様では、冗長コントローラデータ格納シス
テム３０は、二重コントローラシステムである。本明細
書において説明する例示的実施形態は、二重コントロー
ラシステムを採用しているが、これらの実施形態は、他
の多重コントローラ環境（つまり、３つ以上のコントロ
ーラを有するシステム）にも適用することができる。

【００２２】本発明によるコンポーネントは、マイクロ
プロセッサ、プログラマブルロジックすなわち状態マシ
ン、およびファームウェアを介してハードウェアで実施
することができ、あるいは所定の装置内のソフトウェア
で実施することもできる。好ましい一実施形態では、ソ
フトウェア中に本発明による１つまたは複数のコンポー
ネントが存在し、ハードウェアを介して使用されてい
る。また、本発明によるコンポーネントは、１つまたは
複数のコンピュータ可読媒体のソフトウェア中に存在さ
せることもできる。本明細書で使用されているコンピュ
ータ可読媒体という用語は、フロッピー（登録商標）デ
ィスク、ハードディスク、ＣＤ−ＲＯＭ、フラッシュメ
モリ、読出し専用メモリ（ＲＯＭ）、およびランダムア
クセスメモリ（ＲＡＭ）など、任意の種類の揮発性メモ
リまたは不揮発性メモリを含むものとして定義されてい
る。また、本発明によるシステムは、注文製作装置ハー
ドウェアおよび／または専用単一目的ハードウェアが組
み込まれた、マイクロプロセッサ埋込みシステム／装置
を使用することができる。

【００２３】一例示的実施形態では、システム３０は、
第１のコントローラ３２および第２のコントローラ３４
を有する冗長ミラーコントローラデータ格納システムで
ある。第１のコントローラ３２および第２のコントロー
ラ３４は、（例えば）ディスクアレイなど、データ格納
システム３６へのデータの冗長又はミラーによる読出し
及び書込み用に構成されているが、このデータ格納シス
テム３６は通信バス３８を介しており、（例えば）ＲＡ
ＩＤ ＬＥＶＥＬ１においてはここで、ミラー書込み
や、アレイがコピーからの読み出しを行うモードを含
み、ＲＡＩＤ ＬＥＶＥＬ５または６の場合、ユーザの
アクセスは、上記ディスクアレイ間でストライプされ
る。さらに、第１のコントローラ３２および第２のコン
トローラ３４は、通信バス４０を介して互いに通信して
いる。第１のコントローラ３２および第２のコントロー
ラ３４は、通信バスプロトコルを使用してデータ格納シ
ステム３６と通信し、かつ、相互に通信している。一態
様では、上記通信バスプロトコルは標準プロトコルであ
る。他の適切な通信バスプロトコルは、本出願から当分
野の技術者には明らかになるであろう。データ格納シス
テム３６は、磁気ハードディスクデータ格納システムを
備えている。他の態様では、データ格納システム３６
は、フラッシュメモリ、ランダムアクセスメモリ（ＲＡ
Ｍ）、ＣＤ書込み可能媒体、光磁気媒体等、他の読出し
／書込み可能データ格納媒体を備えている。

【００２４】冗長コントローラデータ格納システムは、
ホストまたはコントロールシステムインタフェース４２
を介して、ホストまたはコントロールシステムと通信す
るように構成されている。ホストまたはコントロールシ
ステムは、サーバであり、コンピュータネットワークで
あり、中央計算機であり、あるいは他のコントロールシ
ステムである。一態様では、冗長コントローラデータ格
納システム３０は、ホストとインタフェースし、ＲＡＩ
Ｄシステム（例えばＲＡＩＤ ＬＥＶＥＬ０、ＲＡＩＤ
ＬＥＶＥＬ１、ＲＡＩＤ ＬＥＶＥＬ２、ＲＡＩＤ
ＬＥＶＥＬ３、ＲＡＩＤ ＬＥＶＥＬ４、ＲＡＩＤ Ｌ
ＥＶＥＬ５、またはＲＡＩＤ ＬＥＶＥＬ６システム）
として動作するように構成される。

【００２５】一実施形態では、第１のコントローラ３２
は、「ミラーされた」メモリ５０、タスクプロセッサ５
２、およびシステムオペレーションプロセッサ５４を備
えている。同様に、第２のコントローラ３４も、「ミラ
ーされた」メモリ５６、タスクプロセッサ５８、および
システムオペレーションプロセッサ６０を備えている。
第１のコントローラ３２および第２のコントローラ３４
は、メモリ５０およびメモリ５６をミラーメモリシステ
ムの一部として動作させる「メモリコントローラ」を備
えている。本明細書で使用される「ミラーメモリ」とい
う用語は、１つのメモリのメモリイメージが他のメモリ
に複製すなわち「ミラーされている」システムを含むも
のとして定義されている。本発明においては、第１のコ
ントローラ３２のメモリ５０は、第２のコントローラ３
４のメモリ５６に複製すなわち「ミラーされている」。
二重コントローラミラーメモリシステムは、冗長コント
ローラシステム３０に故障許容環境を提供しており、コ
ントローラの一方、あるいはコントローラメモリシステ
ムの一方が故障した場合に、もう一方のコントローラお
よびそのミラーメモリが存在することにより、中断する
ことなく故障が復旧され、システムコマンドの処理が継
続される。また、コントローラの一方を除去し、かつ、
挿入する場合、本発明により、もう一方のコントローラ
を介してオペレーティングシステムが維持され、ホスト
がタイムアウトする期間以内にシステム故障時間が短縮
される。ミラーメモリ二重コントローラディスク格納シ
ステムの一例示的実施形態が、本出願人に譲渡された、
１９９７年１２月１６日発行の米国特許第５，６９９，
５１０号に開示されている。また、同じくこの出願の出
願人に譲渡された、１９９９年７月２７日発行の米国特
許出願第５，９２８，３６７号に、他のミラーメモリ二
重コントローラディスク格納システムが開示されてい
る。

【００２６】本発明による冗長コントローラデータ格納
システム３０では、各コントローラ３２および３４は、
それぞれ独自のメモリ５０および５６を備えており、メ
モリは「ミラーイメージ」、すなわち上で示したよう
に、他のメモリと同じ「ミラーイメージ」を有してい
る。ミラーメモリは、一方のコントローラまたはそのメ
モリが故障すなわち損失した場合における迅速な復旧を
可能にしている。一態様では、ミラー読出しおよびミラ
ー書込みにより、第１のコントローラ３２のメモリ５０
が、第２のコントローラ３４のメモリ５６の「ミラーイ
メージ」になる。第２のコントローラ３４が損失すなわ
ち故障すると、すべてのシステムオペレーションは、第
１のコントローラ３２に自動的に切り換えられ、システ
ムに他のコントローラが挿入されるまでの間、単一コン
トローラシステムとして第１のコントローラ３２がシス
テム全体をラン、すなわち動作させる。

【００２７】本発明による冗長コントローラデータ格納
システム３０により、一方のコントローラのホット挿入
時、すなわちオンライン挿入時における冗長コントロー
ラシステムの継続動作が提供される。例えば、第２のコ
ントローラ３４が損失すなわち故障すると、冗長コント
ローラシステムは、第１のコントローラ３２を介して動
作する。第２のコントローラ３４は、システム３０にオ
ンライン挿入すなわちホット挿入することができる。詳
細には、システムに第２のコントローラ３４をもたらす
ためのホット挿入プロセスの間、システムオペレーショ
ンプロセッサ５４が、データ格納システム３６に対す
る、メモリ５０を介したデータ読出しおよび書込みなど
のシステムオペレーションコマンドの処理を継続する。
タスクプロセッサ５２は、システムオペレーションプロ
セッサ５４がシステムオペレーションコマンドを処理し
ている間、冗長コントローラデータ格納システム３０を
遅延させることなく、バックグラウンドタスクを処理す
る。

【００２８】好ましい一実施形態では、タスクプロセッ
サ５２は、システムオペレーションプロセッサ５４がシ
ステムオペレーションコマンドの処理を継続している
間、第１のミラーメモリ５０のメモリイメージを第２の
メモリ５６にコピーするように動作している。したがっ
て、第２のコントローラ３４を冗長コントローラシステ
ム３０にホット挿入することにより、システムオペレー
ションコマンドの処理が遅延することはなく、および／
または、ホストシステムインタフェース４２を介したホ
ストシステムがタイムアウトすることもない。一例示的
実施形態では、タスクプロセッサ５２は、システムオペ
レーションプロセッサ５４またはた他のシステムプロセ
ッサを直接煩わせることなく、専用データ処理ハードウ
ェアを介してバックグラウンドタスクを実行している。
一態様では、上記データ処理ハードウェアは、専用集積
回路（ＡＳＩＣ）の一部として、インテリジェントＤＭ
Ａエンジンに結合されている。タスクプロセッサ５２
は、第１のコントローラ３２がシステムオペレーション
プロセッサ５４を介して動作を継続している間、特定の
バックグラウンドタスクを処理する能力を有している。
一態様では、タスクプロセッサ５２は、メモリ間コピー
タスク、メモリ自己診断、およびその他のタスクを実行
している。

【００２９】図２は、一括して８０で示される、本発明
による冗長コントローラデータ格納システムにコントロ
ーラをホット挿入する方法の一例示的実施形態を示した
ものである。上記方法には、第１のメモリ、タスクプロ
セッサ、およびシステムオペレーションプロセッサを備
えるように第１のコントローラを構成するステップが含
まれている。上記第１のメモリは、第１のメモリイメー
ジを含んでいる。図に示す一例示的実施形態では、第１
のコントローラ３２は、メモリ５０、タスクプロセッサ
５２、およびシステムオペレーションプロセッサ５４を
備えるように構成されている。冗長コントローラシステ
ム３０は、８４に示すように、単一コントローラシステ
ムとして、第１のコントローラ３２を介して動作する。
８５で、システムオペレーションコマンドが、システム
オペレーションプロセッサ５４を介して処理される。８
６で、冗長コントローラシステム３０に第２のコントロ
ーラ３４が挿入される。第２のコントローラ３４は、第
２のメモリ５６を備えている。８８で、第１のコントロ
ーラを介してシステムオペレーションコマンドが処理さ
れている間に、タスクプロセッサ５２を用いてバックグ
ラウンドタスクが処理される。上記バックグラウンドタ
スクには、メモリ５０の第１のイメージの、第２のメモ
リ５６へのコピーが含まれている。

【００３０】図３は、一括して９０で示される、本発明
による冗長コントローラデータ格納システムにコントロ
ーラをホット挿入する方法の他の例示的実施形態を示し
たものである。上記方法には、一括して９２で示され
る、第１のメモリ５０、タスクプロセッサ５２、および
システムオペレーションプロセッサ５４を備えるように
第１のコントローラ３２を構成するステップが含まれて
いる。第１のメモリ５０は、第１のメモリイメージを含
んでいる。９４で、冗長コントローラシステム３０は、
第１のコントローラ３２を介して動作する。９６で、シ
ステムオペレーションコマンドが、システムオペレーシ
ョンプロセッサ５４を介して処理される。９８で、冗長
コントローラシステム３０に第２のコントローラ３４が
挿入される。第２のコントローラ３４は、第２のメモリ
５６を備えている。１００で、第１のメモリ５０は、第
２のメモリ５６へのミラー書込み用、及び共用すなわち
ミラーメモリ５０に対するローカル読取り専用として構
成される。従って第１のコントローラ３２は、その独自
のメモリイメージを読み出すために動作することができ
るが、第２のコントローラ３４が、冗長コントローラデ
ータ格納システム３０内で完全に動作状態になるまで
（すなわち自己診断が終了し、オンラインになるま
で）、ミラー書込みおよびミラー読出しとして動作する
ことはない。１０２で、第１のコントローラ３２を介し
てシステムオペレーションコマンドが処理されている間
に、バックグラウンドタスクが処理される。バックグラ
ウンドタスクは、タスクプロセッサ５２を使用して処理
される。バックグラウンドタスクには、メモリ５０の第
１のイメージの、第２のメモリ５６へのコピーが含まれ
ている。

【００３１】図４は、本発明による冗長コントローラデ
ータ格納システムの他の例示的実施形態を、一括して１
１０で示したものである。冗長コントローラデータ格納
システム１１０は、本明細書において既に説明した冗長
コントローラデータ格納システム３０と類似している。
冗長コントローラデータ格納システム１１０は、ホスト
システムのタイムアウトの原因になり得る、システムオ
ペレーティングコマンドの処理に対するあらゆる割込み
を最小化する、冗長コントローラデータ格納システムへ
のコントローラのホット挿入システムおよび方法を備え
ている。

【００３２】冗長コントローラデータ格納システム１１
０は、第１の冗長コントローラ１１２および第２の冗長
コントローラ１１４を備えている。第１のコントローラ
１１２は、第１のミラーメモリ１２０、第１のメモリコ
ントローラ１２２、および第１のシステムオペレーショ
ンプロセッサ１２４を備えている。一態様では、第１の
コントローラ１１２は、ディスクインタフェース１２６
およびディスクインタフェース１２８を介してデータ格
納システムと通信し、また、ホストインタフェース１３
０を介して、ホストまたはコントロールシステムと通信
している。一態様では、第１のコントローラ１１２は、
通信バス１３２を介してディスクインタフェース１２
６、ディスクインタフェース１２８、およびホストイン
タフェース１３０と通信している。一実施形態では、通
信バス１３２は、当分野の技術者に知られているＰＣＩ
バスとして構成されている。一実施形態では、１３０、
１２６および１２８で示すホストインタフェースおよび
ディスクインタフェースは、「ＦＣループ」として動作
することができるファイバチャネルバスである。他の適
切なバス構成については、本出願を読めば、当分野の技
術者には明らかになるであろう。

【００３３】一態様では、メモリコントローラ１２２
は、タスクプロセッサ１３４、割込みロジック１３６、
およびメモリバッファ／通信モジュール１３８を備えて
いる。一態様では、タスクプロセッサ１３４は、専用フ
ァームウェアおよび／またはメモリバッファコンポーネ
ントを備えており、システムオペレーションプロセッサ
１３６を介したシステムオペレーションコマンドの処理
を中断することなく、定義済みバックグラウンドタスク
を処理している。メモリコントローラ１２２のためのホ
ットプラグ警告／早期検出システムが、１４２で示され
ている。同様に、メモリコントローラ１２２のためのリ
セットロジックが、１４０で示されている。

【００３４】同様に、第２の冗長コントローラ１１４
は、第２の共用すなわちミラーメモリ１６０、第２のメ
モリコントローラ１６２、および第２のシステムオペレ
ーションプロセッサ１６４を備えている。第２のコント
ローラ１１４は、ディスクインタフェース１６６および
ディスクインタフェース１６８を介してデータ格納シス
テムと通信し、また、ホストインタフェース１７０を介
して、ホスト／コントロールシステムと通信している。
第２のコントローラ１１４は、通信バス１７２を介して
ディスクインタフェース１６６、ディスクインタフェー
ス１６８、およびホストインタフェース１７０と通信し
ている。

【００３５】第２のメモリコントローラ１６２は、タス
クプロセッサ１７４、割込みロジック１７６、およびメ
モリ／通信モジュール１７８を備えている。第２のコン
トローラ１１４のためのリセットロジックは、１８０で
示されている。ホットプラグ警告／早期検出システムが
第２のメモリコントローラ１６２に設けられており、１
８２で示されている。第１のコントローラ１１２および
第２のコントローラ１１４は、両コントローラ間の通信
バスを介して通信している。一態様では、ミラーバス２
００が、第１のコントローラ１１２の第１のメモリコン
トローラ１２２と、第２のコントローラ１１４の第２の
メモリコントローラ１６２とをリンクしている。また、
交互通信経路が、第１のメモリコントローラ１２２と第
２のメモリコントローラ１６２の間に設けられており、
２０２で示されている。交互通信経路２０２は、第１の
メモリコントローラ１２２のメモリ／通信モジュール１
３８にリンクされ、かつ、第２のメモリコントローラ１
６２の第２のメモリ／通信モジュール１７８にリンクさ
れている。存在検出ライン２０４は、コントローラの存
在について第１のコントローラ１１２と第２のコントロ
ーラ１１４の間の通信を提供している（例えば、ホット
挿入プロセスの一部として）。

【００３６】一実施形態では、メモリ１２０およびメモ
リ１６０は、ランダムアクセスメモリ（ＲＡＭ）であ
る。一例示的実施形態では、上記ランダムアクセスメモ
リは、同期ダイナミックＲＡＭ（ＳＤＲＡＭ）である。
一態様では、メモリ１２０およびメモリ１６０のサイズ
は、５１２バイトから数ギガバイトの範囲に及んでい
る。好ましい一実施形態では、メモリ１２０およびメモ
リ１６０は、バッテリバックアップ式ＲＡＭなどの不揮
発性メモリであり、そのため、電源がシャットダウン
（例えばコントローラリセット）された場合において
も、メモリはその記憶内容（すなわち、記憶状態）を保
持している。

【００３７】一態様では、メモリコントローラ１２２お
よびメモリコントローラ１６２は、特定用途向け専用集
積回路（ＡＳＩＣ）チップまたはモジュールの一部であ
る。タスクプロセッサ１３４およびタスクプロセッサ１
７４は、システムオペレーションプロセッサを介してシ
ステムコマンドが処理されている間に、定義済み専用バ
ックグラウンドタスクを処理するように動作する。

【００３８】一実施形態では、タスクプロセッサ１３４
によって実行されるすべてのバックグラウンドタスクす
なわち機能は、メモリ１２０およびメモリ１６０に格納
されているデータに対して働き、これらのタスクの結果
は、適当なメモリ１２０またはメモリ１６０に置き戻さ
れる。タスクプロセッサ１３４およびタスクプロセッサ
１７４は、専用データ処理ハードウェアを使用して、プ
ロセッサ１２４あるいはプロセッサ１６４などの他のシ
ステムプロセッサを直接煩わせることなく、バックグラ
ウンドタスク機能を実行する。一態様では、タスクプロ
セッサ１３４および／またはタスクプロセッサ１７４
は、インテリジェントＤＭＡエンジンに結合された、Ａ
ＳＩＣチップまたはモジュールの一部であるデータ処理
ハードウェアを利用している。タスクプロセッサ１３４
およびタスクプロセッサ１７４の例示的実施形態のさら
に詳細については、本明細書の中で後述する。

【００３９】一態様では、第１のメモリ１２０と第２の
メモリ１６０の間のミラー読出しおよびミラー書込み
は、ミラーバス２００を介して達成される。さらに、交
互通信経路すなわちバス２０２が、メモリコントローラ
１２２とメモリコントローラ１６２の間に設けられてい
る。したがって、冗長コントローラデータ格納システム
にコントローラが挿入され、冗長コントローラシステム
の一部として未だオンラインになっていない状態におい
て、第１のメモリコントローラ１２２は、交互通信経路
２０２を介して第２のメモリコントローラ１６２と通信
することができる。このような通信には、ハードウェア
およびファームウェアのレビジョン情報の交換、システ
ム内でコントローラが交換された場合に検出するシリア
ル番号の交換、互いの動作状態に関する情報の交換、お
よびホット挿入シーケンスにおける次のステップへの移
行のタイミングの相互通知が含まれている。また、故障
によりミラーバス２００を介した通信が妨害された場合
に、通信バスを用いて、いずれのコントローラが動作状
態を維持すべきかが交渉される。ファームウェアの他の
領域は、他の目的のためにこの通信バスを使用してい
る。ホットプラグ警告１４２およびホットプラグ警告１
８２は、コントローラがホット挿入されていることを冗
長コントローラシステムに知らせる早期検出信号を、対
応するメモリコントローラ１２２およびメモリコントロ
ーラ１６２に提供するように動作する。早期警告ロジッ
クは、リセットロジックと共同して、ホット挿入される
コントローラがオンラインになるまで、コントローラを
リセット状態に保持する。コントローラがホット除去さ
れている間、早期検出信号は、コントローラが除去され
ていることについての早期警告を提供する。ホットプラ
グ警告１４２およびホットプラグ警告１８２早期検出シ
ステムは、機械的手段あるいは電気的手段、例えばコネ
クタピン、押しボタン警告、センサ検出（例えば光セン
サ）、またはその他の検出システムの使用を介して、早
期検出信号を受け取ることができる。存在検出ライン２
０４は、コントローラがシステムから除去されたこと、
あるいはシステムに挿入されたことを他のコントローラ
に知らせるように動作する。

【００４０】プロセッサ１２４およびプロセッサ１６４
は、メモリコントローラ１２２およびメモリコントロー
ラ１６４を介して、対応するメモリ１２０およびメモリ
１６０と通信する、システムコマンドを操作するための
システムオペレーションプロセッサである。このような
システムコマンドには、ディスクインタフェース１２
６、１３２、１６６および１６８を介して、対応するデ
ータ格納システムからデータを読出し、かつ、システム
にデータを書込むための、ホストインタフェース１３０
およびホストインタフェース１７０を介して受け取るシ
ステムコマンドが含まれている。プロセッサ１２４およ
びプロセッサ１６４は、システム割込みオペレーショ
ン、リセットオペレーション、または他のシステムプロ
セスの処理および管理など、他のシステムオペレーショ
ンを実行するように動作する。

【００４１】図５は、本発明による冗長コントローラシ
ステムに使用されるタスクプロセッサの一例示的実施形
態を示したものである。タスクプロセッサ１３４は、一
例として示したものであるが、タスクプロセッサ１７４
についても、タスクプロセッサ１３４と同様である。タ
スクプロセッサ１３４は、データ処理ハードウェアを介
して、定義済み機能を実行することが好ましい。これら
のタスクは、「バックグラウンドタスク」として処理さ
れるため、システムオペレーションプロセッサ１２４を
介してシステムコマンドが動作している間に完了させる
ことができる。一例示的実施形態では、タスクプロセッ
サ１３４は、メモリイメージをメモリ１２０とメモリ１
６０の間でコピーするためのメモリ間コピータスク２０
６を含んでいる。また、タスクプロセッサ１３４は、関
連するメモリ１２０の自己診断を実行するための、１つ
または複数のメモリ自己診断タスク２０８を含んでい
る。メモリ自己診断２０８は、冗長コントローラシステ
ムへのコントローラの挿入時、あるいは冗長コントロー
ラシステム１１０が動作中の任意のタイミングで実行さ
せることができる。典型的なメモリ自己診断には、メモ
リイメージ、メモリチャンクすなわちデータブロックの
読出し、および内部バッファ（例えば、メモリコントロ
ーラ１２２の内部バッファ）への保管が含まれている。
テストパターンがメモリブロックに書き込まれ、それが
リードバックされて正当性が検証される。このステップ
は、多くのテストパターンを用いて繰り返される。一態
様では、タスクプロセッサは、１回のテストで１ないし
３０のパターンを実行することができる。内部バッファ
に格納されていた元のデータブロックが、外部メモリブ
ロックにライトバックされる。このプロセスは、メモリ
のすべてのブロックのテストが終了するまで繰り返され
る。タスクプロセッサ１３４の他のタスクには、二重ブ
ロックパリティ生成２１０、単一ブロックパリティ生成
２１２、ブロックパターン認識２１４、およびチェック
サム生成２１６が含まれている。

【００４２】図６は、タスクオペレーションを処理する
ために、タスクプロセッサ１３４およびタスクプロセッ
サ１７４によって使用されるデータ構造の一例示的実施
形態を示したものである。他の適切なデータ構造につい
ては、本出願を読めば、当分野の技術者には明らかにな
るであろう。一例示的実施形態では、要求元プロセッサ
が、タスク記述ブロック（ＴＤＢ）をメモリ１２０に書
き込んでいる。タスク記述ブロックには、コマンドコー
ドおよび要求を処理するために必要なコマンド専用情報
（ブロックアドレス、ブロックサイズ、データパター
ン、パリティ係数に対するポインタ等）が含まれてい
る。要求元プロセッサは、次に、タスクプロセッサ１３
４に対して局部的に、要求エントリを要求キュー（例え
ば、２２０で示されるキュー「０」）に挿入する。この
エントリには、コマンドコード要求ヘッダ２２２、関連
するタスク記述ブロックに対するＴＤＢポインタ２２
４、およびキューポインタ２２６で示される、応答のた
めのキュー番号が含まれている。

【００４３】キュー「０」２２０信号が、空ではない信
号を送ると、タスクプロセッサは、キュー２２０から要
求エントリを読み出す。タスクプロセッサは、要求情報
を用いてタスクデータブロック２２８を読み出し、読み
出したタスクデータブロック２２８が要求と一致してい
ることを確認する。次に、タスクプロセッサは、所望の
機能を実行する。タスクプロセッサは、完了応答エント
リを、２３０で示される指定応答キューに置き、応答キ
ュー２３０を通して要求元プロセッサ１２４に完了通知
される。

【００４４】図７は、タスクプロセッサ１３４による処
理に適したメモリブロックに分割された第１のメモリ１
２０に含まれるメモリイメージの一例示的実施形態を示
したものである。詳細には、タスクプロセッサ１３４に
よって処理されるバックグラウンドタスクは、特定のタ
スクプロセッサ１３４を備えるメモリコントローラ１２
２の内部にバッファリングするには大き過ぎる、メモリ
１２０に格納されているデータブロックに対して働くこ
とができる。したがってタスクプロセッサ１３４は、メ
モリイメージすなわちブロックを、タスクプロセッサに
よって処理することができるサイズに対応するメモリブ
ロックすなわちチャンク中に構成するように動作する。
図に示す例示的実施形態では、第１のメモリ１２０に格
納されているメモリイメージは、メモリブロック「１」
２３２、メモリブロック「２」２３４、メモリブロック
「３」２３６、メモリブロック「４」２３８ないしメモ
リブロック「Ｎ」２４０中に構成される。一態様では、
各チャンクは最大５１２バイトであり、メモリコントロ
ーラ１２２の内部に内部バッファリングするには十分に
小さく、かつ、タスク処理システムを有効に使用するに
は十分な大きさである。一態様では、タスクプロセッサ
１３４は、メモリコントローラ１２２の制限内で動作し
つつ、メモリイメージ当たりのメモリブロック数が最小
になるメモリブロックサイズを構成するように動作して
いる。最大使用可能メモリブロックが５１２バイトであ
る一態様では、タスクプロセッサ１３４は、ブロック中
にメモリイメージを構成し、第１のメモリブロックおよ
び最後のメモリブロックのみ、最大すなわち５１２バイ
ト未満にすることができる。図に示す例示的実施形態で
は、メモリブロック「１」２３２およびメモリブロック
「Ｎ」２４０を、最大メモリブロックサイズ未満にする
ことができる。メモリブロック「２」２３４、メモリブ
ロック「３」２３６、およびメモリブロック「４」２３
８等は、最大メモリブロックサイズ（例えば５１２バイ
ト）にすることができる。

【００４５】タスクプロセッサ１３４およびシステムオ
ペレーションプロセッサ１２４は、いずれもメモリ１２
０に格納されているデータに対して動作する。冗長コン
トローラシステム１１０は、冗長コントローラシステム
への第２のコントローラの追加を含め、タスクプロセッ
サ１３４を介してタスクが処理されている間、システム
コマンドの処理を継続することができるように構成され
ることが望ましい。したがって優先順位は、タスクプロ
セッサ１３４と他のシステムオペレーションとの間で割
り振られるが、これにはメモリ１２０にアクセスするた
めのプロセッサ１２４を介して達成されるものなどが挙
げられる。好ましい一実施形態では、タスクプロセッサ
１３４に割り当てられている優先順位は、オペレーティ
ングシステムの性能が、タスクプロセッサ１３４を介し
たバックグラウンドタスクの動作によって極端に低下し
ないように、プロセッサ１２４よりも低い優先順位（例
えば、最下位の優先順位）になっている。別法として
は、タスクプロセッサ１３４のメモリアクセス優先順位
を、他のシステムオペレーションと同じか、あるいはそ
れより高くすることができる。あるいは、ファームウェ
アを利用して、タスクプロセッサ１３４を介して達成さ
れる個々のタスクのメモリアクセス優先順位を高くする
ことができる。

【００４６】図８ないし図１０は、システムの中断を最
小にする、本発明による冗長コントローラシステムへの
コントローラのオンライン「ホット」挿入の一例示的実
施形態を示したもので、ここでも、本明細書において既
に説明した図１ないし図７が参照されている。

【００４７】図８に、本発明による冗長コントローラシ
ステムにコントローラをホット挿入する方法の一例示的
実施形態を示す図が、一括して２５０で示されている。
この例示的実施形態では、冗長コントローラシステム
は、第１のコントローラ１１２を介して動作しており、
第２のコントローラは、冗長コントローラシステムから
除去されている。２５２で、冗長コントローラシステム
１１０は、単一コントローラシステムとして、第１のコ
ントローラ１１２を介して動作する。２５４で、第１の
コントローラ１１２が、冗長コントローラシステム１１
０に第２のコントローラ１１４が追加されたことを検出
する。冗長コントローラシステム１１０に第２のコント
ローラ１１４が追加されたことを検出した後、第１のコ
ントローラ１１２は、単一コントローラシステムとして
の動作を継続する。第１のコントローラは、冗長コント
ローラシステム１１０に第２のコントローラ１１４が追
加されたことを示す検出信号を受け取る。一態様では、
冗長コントローラシステム１１０に第２のコントローラ
１１４がホット挿入される場合、ホット挿入されるコン
トローラは、コントローラが完全に挿入され、所定の位
置にラッチされるまで、リセット状態に保持される。存
在検出ラインが、新しいコントローラの装着を検出し、
挿入されたコントローラ１１４の存在が、存在検出ライ
ン２０４を介して第１のコントローラ１１２に通信され
る。

【００４８】２５６で、第２のコントローラ１１４に電
源が投入され、所定の位置へのラッチ待ち状態になり、
次に、プロセッササブシステムの自己診断が実行され
る。プロセッササブシステムの自己診断には、フラッシ
ュＲＯＭに存在しているプロセッササブシステムのファ
ームウェアイメージのテスト、およびマイクロプロセッ
サローカルメモリのテストが含まれており、周辺チップ
レジスタおよびデータ経路のテストが実行される。２５
８で、第１のコントローラ１１２および第２のコントロ
ーラ１１４が、交互通信経路２０２を介して通信する。
第２のコントローラ１１４が冗長コントローラシステム
１１０の一部として未だ「オンライン」になっていない
状態であっても、第１のコントローラ１１２および第２
のコントローラ１１４は、交互通信経路２０２、メモリ
／通信モジュール１３８、およびメモリ／通信モジュー
ル１７８を介して、相互に通信する。交互通信経路２０
２を介した、第１のコントローラ１１２と第２のコント
ローラ１１４の間のサンプル通信には、コントローラ間
の互換性を確認するためのハードウェアおよびファーム
ウェアのレビジョン情報の交換、テストの結果が出てテ
ストが完了した時の通知、及びホット挿入プロセス中に
おけるコントローラ間の同期点の通信が含まれている。

【００４９】２６０で、第２のコントローラ１１４が、
その共用メモリに対する自己診断の実行を含む自己診断
を継続する。本明細書において既に説明したように、こ
れらのテストを、バックグラウンドタスクとしてタスク
プロセッサ１７４を介して、システムを中断させること
なく実行することができる。２６２で、すべてのテスト
に合格しない場合、リカバリモード２６４に入る。リカ
バリモード２６４には、冗長コントローラシステムおよ
び／またはホストへのエラー状態の提供が含まれてい
る。一実施形態では、コントローラに不良のマークが施
され、オフラインに維持される。もう一方のコントロー
ラに対して、上記プロセスが繰り返される。すべてのテ
ストに合格した場合は、２６６で、第２のコントローラ
１１４が、第１のコントローラ１１２にメッセージを送
り、冗長コントローラシステム１１０に追加されるべく
準備が整ったことを知らせる。

【００５０】図９に、本発明による冗長コントローラシ
ステムにコントローラをホット挿入する方法をさらに示
す図が、一括して２２０で示されている。２７２で、第
１のコントローラ１１２は、メモリ１２０を共用書込み
およびローカル読出し専用として位置づける。したがっ
て、その時点以降、メモリ１２０に書き込まれるデータ
はすべて、同時に第２のコントローラ１１４のメモリ１
６０にミラーすなわち書き込まれる。この時点では、メ
モリ１６０のメモリイメージは、メモリ１２０のメモリ
イメージの「ミラー」コピーではないため、冗長コント
ローラシステム１１０の一部として、メモリ１２０から
読み出すことができるのはデータのみである。２７４
で、第１のコントローラ１１２の許可が出るまで（例え
ば、交互通信経路２０２を介して）、第２のコントロー
ラ１１４による共用メモリ１２０および独自のメモリ１
６０への書込みが禁止される。

【００５１】２７６で、第１のコントローラ１１２が、
バックグラウンドタスクを介して、その共用メモリ１２
０のすべてを、共用メモリ１２０の同一ロケーションに
コピーバックする。詳細にはタスクプロセッサ１３４は
バックグラウンドタスクを含んでいるが、ここでタスク
プロセッサ１３４は、メモリ１２０からメモリブロック
を読み出し、読み出したメモリブロックをバッファに格
納し、そしてメモリ１２０の同一ロケーションに書き込
んでいる。第１のコントローラ１１２は、共用書込みモ
ードに構成されているため、上記オペレーションの結
果、第１のコントローラ１１２は、メモリブロック１２
０からメモリブロックをローカルに読み出すことになる
が、第１のコントローラ１１２が、メモリ１２０の同一
ロケーションにライトバックする場合、同時に第２のコ
ントローラ１１４のメモリ１６０の同一ロケーションに
書き込むことになる。２７８で、上記バックグラウンド
タスクの間、第１のコントローラ１１２は、プロセッサ
１２４を介してシステムオペレーションコマンドを実行
する動作状態を継続する。一態様では、メモリイメージ
は、一度に１つのメモリブロックがコピーされる。バッ
クグラウンドタスク完了後、ここで第１のメモリ１２０
のメモリイメージは第２のメモリ１６０のメモリイメー
ジのミラーであり、冗長コントローラシステム１１０へ
の第２のコントローラ１１４の追加プロセスが、２８０
で示す通り継続される。

【００５２】図１０は、本発明による冗長コントローラ
システムへのコントローラの追加方法の一例示的実施形
態を示したものであり、２９０で示す通り、第１のコン
トローラ１１２のメモリイメージが第２のコントローラ
メモリ１６０のメモリにミラーされた後又はコピーされ
た後のものである。２９２で、第１のコントローラ１１
２が再構成され、ミラー書込みおよびミラー読出しモー
ドに構成される。ここで第１のメモリ１２０および第２
のメモリ１６０の両メモリに対して、データロケーショ
ンの読み出し及び書き込みが可能となる。２９４で、第
１のコントローラ１１２がすべてのメモリロケーション
を読み出し、タスクプロセッサ１３４を介したバックグ
ラウンドタスクを用いて、第１のコントローラの共用メ
モリ１２０と第２のコントローラの共用メモリ１６０の
一致性が比較される。したがって、この時点でシステム
オペレーションコマンドが中断されることはない。

【００５３】２９６で、メモリが一致しない場合、リカ
バリモード２９８に入る。メモリが一致した場合は、３
００で、第１のコントローラ１１２および第２のコント
ローラ１１４が再構成され、第２のコントローラが冗長
コントローラシステム１１０に追加される。この時点で
冗長コントローラシステム１１０は、ミラーメモリ冗長
コントローラシステムとして完全な動作状態になり、ま
た、第２のコントローラは、ホストをタイムアウトさせ
ることなく、システムオペレーションの処理を最短時間
だけ中断させるだけで、冗長コントローラシステムにホ
ット挿入される。

【００５４】コントローラのリセット 知られている二重コントローラシステムでは、一方のコ
ントローラがリセットされると、もう一方のコントロー
ラのマイクロプロセッサへの割込みが生じる。その場
合、割り込まれた側のコントローラのプロセッサは、割
込みおよびリセットの原因を処理しなければならない。
この過去の方法には多くの欠点が知られている。第１の
コントローラと第２のコントローラの間のリセットのタ
イミングは様々である。一方のコントローラが「リセッ
トループ」に入ると、そのリセットは他のコントローラ
のプロセッサに割込みをかけるが、ここでコントローラ
システムの性能に影響を及ぼす拡散動作を備え、洗練度
の劣る、ミラリングインタフェースの状態変化に連動す
る。第２のコントローラが、「スタック」すなわちエラ
ティックプロセッサを有している場合、第２のコントロ
ーラのプロセッサは、割込みを処理するためには役に立
たないため、第１のコントローラにより、第２のコント
ローラをリセットさせることはできない。したがって第
１のコントローラは、システムを復旧させるためには、
リセットを発生する「ウォッチドッグ」モードに頼らざ
るを得ない。第２のコントローラが、システムを使用し
て格納されているデータを損傷させる原因となるために
は、はるかに長い適期が存在している。

【００５５】図１１および図１２は、本発明による冗長
コントローラシステムを使用してコントローラリセット
を処理するシステムおよび方法の一例示的実施形態を示
したものである。本発明による冗長コントローラシステ
ムを使用したコントローラリセット処理方法により、ミ
ラリングバスが使用可能状態になった場合に、リセット
のみが第２のコントローラに伝播することができるよう
に、一方のコントローラに対するリセットがローカライ
ズされる。このローカライズにより、故障したコントロ
ーラが他のすべてのコントローラをリセット状態に保留
することを回避している。図１１および図１２も、本明
細書において既に説明した図１ないし図１０が参照され
ている。

【００５６】図１１に、本発明による多重冗長コントロ
ーラシステムにおけるコントローラリセット処理方法の
一例示的実施形態が４００で示されている。冗長コント
ローラシステムは、アクティブに接続されミラー対とし
て動作する、第１のコントローラ１１２および第２のコ
ントローラ１１４を備えており、４０２で、第２のコン
トローラ１１４に対するリセット状態が検出される。第
２のコントローラ１１４はリセットされ、シャットダウ
ンプロセスが開始される。４０４で、シャットダウンプ
ロセスの一環として、第１のコントローラ１１２と第２
のコントローラ１１４の間の通信リンクを介して、第１
のコントローラ１１２に、コントローラがリセットされ
たことが通知される。好ましい一実施形態では、ミラー
バス２００を介して、第１のコントローラ１１２に、第
２のコントローラがリセットされていることが通知され
る。４０６で、第１のコントローラ１１２および第２の
コントローラ１１４の両コントローラに対して、シャッ
トダウンプロセスが実行される。したがって第１のコン
トローラ１１２および第２のコントローラ１１４は、同
時にシャットダウンプロセスを通過する。

【００５７】図１２に、本発明による二重コントローラ
システムにおけるコントローラリセット方法の一例示的
実施形態をさらに示す図が４１０で示されている。４１
２で、両コントローラに対するシャットダウンプロセス
が完了すると、第１のコントローラ１１２および第２の
コントローラ１１４に電源が投入される。シャットダウ
ンプロセスにより、すべての内部バッファがフラッシュ
され、メモリが置かれる。４１４で、シャットダウンプ
ロセスの一部として、第１のコントローラおよび第２の
コントローラがリセットされる。４１６で、第１のコン
トローラ１１２と第２のコントローラ１１４の間のミラ
ーバス２００インタフェースの使用が禁止される。一態
様では、リセットの作用により、第１のコントローラ１
１２および第２のコントローラ１１４が、ミラーバス２
００の使用を禁止している。ミラーバスの使用を禁止す
る動作により、ミラーバスが再び使用可能になるまで、
ボード間でのさらなるリセットの伝播を防止している。

【００５８】４１８で、第１のコントローラ１１２およ
び第２のコントローラ１１４の各々が、自己診断を実行
する。通常、自己診断には、内部メモリコントローラＡ
ＳＩＣ１２２および１６２のテスト、およびすべてのデ
ータ経路バスのテスト以外に、本出願において既に説明
したように、マイクロプロセッササブシステムおよびＳ
ＤＲＡＭメモリのテストが含まれている。

【００５９】この時点では、第１のコントローラ１１２
と第２のコントローラ１１４の間のミラーバス２００イ
ンタフェースは、使用禁止の状態が維持されている。し
たがってコントローラの一方によって生じる、あるいは
自己診断の結果として生じるあらゆるリセットまたは割
込みによって、もう一方のコントローラが影響されるこ
とはない。４２０で、自己診断に合格しなかった場合、
自己診断が不合格となったコントローラは、４２２のリ
カバリモードに入る。通常リカバリモードには、ホスト
コンピュータシステムに対するエラーの発生、故障の通
知、及びアレイ中の「不良」コントローラが使用禁止さ
れないよう除去することが含まれている。残った「正
常」コントローラは、データのミラーが必要ない単一コ
ントローラモードで動作を開始する。

【００６０】第１のコントローラ１１２および第２のコ
ントローラ１１４の自己診断に合格すると、４２４で、
第１のコントローラ１１２と第２のコントローラ１１４
の間のミラーバス２００インタフェースが使用可能にな
る。したがって第１のコントローラ１１２および第２の
コントローラ１１４は、リセットまたはリセットの原因
が除去されたことを確認し、ミラー対としての動作を、
再び継続することができる。

【００６１】本発明による冗長コントローラシステムを
使用した上述のコントローラリセット処理方法による
と、ミラーバスと共に使用可能状態にされない限りリセ
ットが第２のコントローラに伝播できないように、１つ
のコントローラに対するリセットをローカライズする。
このローカライズにより、１つのコントローラに、シス
テム内の他のすべてのコントローラをリセットさせるこ
とのないシステムファームウェアのための方法が可能と
なる一方で、多重コントローラボード間のリセットの同
期化を、ハードウェアで管理する利点がもたらされる。

【００６２】コントローラの除去 冗長コントローラデータ格納システムからオンラインコ
ントローラを除去する場合、コントローラが「部分除
去」されるかあるいは正しく除去されない場合、故障時
間が発生することになる。これは、通常、コントローラ
がオンライン除去されている間、冗長コントローラが静
止状態になるか、あるいはリセット状態に保持されるこ
とによって生じる。

【００６３】冗長コントローラシステムからコントロー
ラをオンライン除去するための知られているプロセスに
は早期警告スイッチすなわち短コネクタピンが含まれて
おり、これはコントローラが除去されていることを冗長
コントローラシステムに警告するものである。この警告
により、コントローラはその時点のコントローラのメモ
リアクセスを終了させ、コントローラの不揮発メモリを
自己リフレッシュモードにすることができる。

【００６４】コントローラが完全に分離（例えば、長コ
ントローラ検出ピンが開放）されると、「対になってい
る」コントローラのもう一方のコントローラが、冗長コ
ントローラシステムを制御するための動作を再開するこ
とができる。検出ピンコネクタを利用しているシステム
の場合、部分除去されるコントローラは検出ピンが完全
に接点をシャットダウンするまでの間、システムを使用
不可の状態に保持することができる。このセットアップ
では、例えばコントローラが冗長コントローラシステム
から「部分的にのみ除去」される等の誤った手順によ
り、オンライン除去故障時間が延長し、ホストオペレー
ティングシステムのタイムアウト期間を超過するという
場合がある。

【００６５】図１３は、本発明による冗長コントローラ
システムからコントローラをオンライン除去する方法の
一例示的実施形態を示したものである。上記方法は４５
０で示されている。オンライン除去方法４５０により、
冗長コントローラシステムの故障時間を最短にする一方
で、コントローラを冗長コントローラシステムから安全
にオンライン除去することができる。

【００６６】４５２で、冗長コントローラシステム１１
０からコントローラが除去されていることが検出され
る。ここでも、本明細書において既に説明した図１から
図１２を参照する。一態様では、コネクタ上の早期警告
スイッチ又は短コネクタピンが、コントローラが除去さ
れていることをシステム１１０に警告するが、検出は冗
長コントローラシステム１１０からコントローラが完全
に開放される前になされることが好ましい。上記警告
は、ホットプラグ警告１４２またはホットプラグ警告１
８２を介して受信される。本明細書で説明する一例示的
実施形態では、第１のコントローラ１１２が冗長コント
ローラシステム１１０から除去される。

【００６７】４５４で、冗長コントローラシステム１１
０から第１のコントローラ１１２が除去されていること
が検出されると、第１のコントローラ１１２および第２
のコントローラ１１４に対するシャットダウンシーケン
スが実行される。一態様では、４５６で、各コントロー
ラに対するシャットダウンシーケンスでは、コントロー
ラのプロセッサに割込みがかけられ、プロセッサによる
稼動中の処理タスクの終了を可能にしている。４５８
で、各コントローラに対するシャットダウンシーケンス
ではさらに、メモリ１２０およびメモリ１６０に対する
未処理のメモリアクセスを完了し、内部バッファをフラ
ッシングする。シャットダウンシーケンスの一部とし
て、メモリコントローラ１２２によって状態語がメモリ
１２０に書き込まれ、また、メモリコントローラ１６２
によって状態語がメモリ１６０に書き込まれる。

【００６８】好ましい一実施形態では、第１のメモリ１
２０および第２のメモリ１６０は、自己リフレッシュモ
ードを有しており、さらに好ましくは、バッテリバック
アップを備えている。第１のコントローラ１１２および
第２のコントローラ１１４に対するシャットダウンシー
ケンスが完了すると、第１のメモリ１２０および第２の
メモリ１６０が、それぞれ対応する第１のメモリコント
ローラ１２２および第２のメモリコントローラ１６２に
よって自己リフレッシュモードに置かれる。４６２で、
除去を検出するコントローラーはオフラインに留まり、
除去の終了を待つ。そのメモリは、自己リフレッシュモ
ードに留まっている。４６４で、除去を検出しないコン
トローラによって、オンラインになるプロセスが直ちに
開始される。

【００６９】本明細書で説明する例示的実施形態では、
メモリ１２０に対する自己リフレッシュプロセスが完了
すると、除去を検出する第１のコントローラ１１２がオ
フラインに留まり、除去の終了を待ち、およびメモリ１
２０が自己リフレッシュモードに留まる（一態様では、
メモリは、バッテリでバックアップされたＤＲＡＭであ
る）。除去を検出しない第２のコントローラ１１４は、
直ちにオンラインになるプロセスを開始し、冗長コント
ローラシステムの故障時間を最短にする。メモリ１６０
（例えばバッテリバックアップＤＲＡＭ）は、自己リフ
レッシュモードを解除され、メモリコントローラが使用
する、予め書き込まれている状態語を保持している。

【００７０】以上、好ましい実施形態について説明する
ために、本明細書において特定の実施形態を示し、か
つ、記述したが、本発明の範囲を逸脱することなく、広
範囲の様々な代替実施態様および／または等価実施態様
を、上に示し、かつ、説明した特定の実施形態と置き換
えることができることは、当分野の技術者には理解され
よう。本発明を、極めて広範囲の様々な実施形態の中で
実施することができることは、化学、機械、電気機械、
電気、およびコンピュータ技術の分野の技術者には、容
易に理解されよう。本出願は、本明細書において説明し
た好ましい実施形態のあらゆる応用、すなわち変形形態
を包含することを意図している。したがって本発明は、
特許請求の範囲の各クレームおよびその相当によっての
み制限されることを、明確に意図している。

【００７１】（１）第１のコントローラ（３２、１１
２）および第２のコントローラ（３４、１１４）を有す
る冗長コントローラシステム（３０、１１０）からコン
トローラをオンライン除去する方法であって、早期警告
検出を介して、前記冗長コントローラシステムからの前
記第１のコントローラの部分除去を検出するステップ
（４５２）と、前記第１のコントローラおよび前記第２
のコントローラに対して、未処理のメモリアクセスを完
了させるステップ（４５８）を含むシャットダウンシー
ケンスを実行するステップ（４５４）と、第１のメモリ
（５０、１２０）を有するように前記第１のコントロー
ラを定義し、かつ、前記第１のメモリを自己リフレッシ
ュモードにするステップ（４６０）と、前記冗長コント
ローラシステムからの前記第１のコントローラの除去を
終了させるステップとを含む方法。

【００７２】（２）第１のプロセッサ（５４、１２４）
を含むように前記第１のコントローラを定義するステッ
プと、第２のプロセッサを含むように前記第２のコント
ローラを定義するステップとを含み、前記第１のコント
ローラおよび前記第２のコントローラに対してシャット
ダウンシーケンスを実行する前記ステップ（４５４）
が、前記第１のプロセッサに割り込むステップおよび前
記第２のプロセッサに割り込むステップ（４５６）をさ
らに含む、（１）に記載の方法。

【００７３】（３）前記第１のプロセッサに割り込む前
記ステップが、前記第１のプロセッサによる未処理のプ
ロセッサタスクの終了を可能にするステップを含み、か
つ、前記第２のプロセッサに割り込む前記ステップが、
前記第２のプロセッサによる未処理のプロセッサタスク
の終了を可能にするステップ（４５６）を含む、（３）
に記載の方法。

【００７４】（４）前記第１のメモリを前記自己リフレ
ッシュモードにする前記ステップ（４６０）が、前記第
１のメモリを、メモリの内容を維持するためのメモリコ
ントローラからの外部リフレッシュサイクルを必要とし
ないモードにするステップを含む、（１）に記載の方
法。

【００７５】（５）第２のメモリを備えるように前記第
２のコントローラを定義し、かつ、前記第２のメモリを
自己リフレッシュモードにするステップ（４６０）を含
む、（１）に記載の方法。

【００７６】（６）前記第２のメモリを自己リフレッシ
ュプロセスに置く前記ステップ（４６０）が、前記第２
のメモリを、メモリの内容を維持するためのメモリコン
トローラからの外部リフレッシュサイクルを必要としな
いモードにするステップを含む、（５）に記載の方法。

【００７７】（７）前記第２のメモリの自己リフレッシ
ュモードを終了させた後で、前記第２のコントローラ
に、オンラインになるプロセスを開始させるステップ
（４６４）を含む、（５）に記載の方法。

【００７８】（８）前記オンラインになるプロセスが、
前記自己リフレッシュモードを終了させた後で、かつ、
前記冗長コントローラシステムからの前記第１のコント
ローラの除去を終了させる前に、直ちに開始されるよう
に構成される（４６４）、（７）に記載の方法。

【００７９】（９）第１のプロセッサ（５４、１２４）
を含むように前記第１のコントローラを定義し、かつ、
第２のプロセッサ（６０、１６４）を含むように前記第
２のコントローラを定義するステップと、前記第１のコ
ントローラおよび前記第２のコントローラに対して、前
記第１のプロセッサおよび前記第２のプロセッサに割り
込み、前記第１のコントローラおよび前記第２のコント
ローラに対する未処理のメモリアクセスを完了させるス
テップ（４５６）を含むシャットダウンシーケンスを実
行するステップ（４５４）と、前記第１のメモリの自己
リフレッシュモードを解除した後、前記冗長コントロー
ラシステムからの前記第１のコントローラの除去を終了
させるステップとを含む、（１）に記載の方法。

【００８０】（１０）（１）から（９）に記載の方法を
実行するように構成された冗長コントローラシステム
（３０、１１０）。

【図面の簡単な説明】

【図１】冗長コントローラをホット挿入するために構成
された、本発明による冗長コントローラデータ格納シス
テムの一例示的実施形態を示す図である。

【図２】本発明による冗長コントローラデータ格納シス
テムにコントローラをホット挿入するための方法の一例
示的実施形態を示す図である。

【図３】本発明による冗長コントローラシステムにコン
トローラをホット挿入する方法の他の例示的実施形態を
示す図である。

【図４】本発明による冗長コントローラをホット挿入す
るために構成された冗長コントローラデータ格納システ
ムの他の例示的実施形態を示す構成図である。

【図５】本発明による冗長コントローラデータ格納シス
テムに使用されるタスクプロセッサの一例示的実施形態
を示す図である。

【図６】本発明による冗長コントローラシステムのタス
クプロセッサによって利用されるデータ構造の一例示的
実施形態を示す図である。

【図７】本発明による冗長コントローラデータ格納シス
テムに使用される、メモリブロック中に構成されたメモ
リイメージを有するコントローラ共用メモリの一例示的
実施形態を示す図である。

【図８】本発明による冗長コントローラシステムにコン
トローラをホット挿入する方法の一例示的実施形態を示
す図である。

【図９】本発明による冗長コントローラシステムにコン
トローラをホット挿入する方法の一例示的実施形態をさ
らに示す図である。

【図１０】本発明による冗長コントローラシステムにコ
ントローラをホット挿入する方法の一例示的実施形態を
さらに示す図である。

【図１１】本発明による冗長コントローラシステムにお
けるコントローラリセット処理方法の一例示的実施形態
を示す図である。

【図１２】本発明による冗長コントローラシステムにお
けるコントローラリセット処理方法の一例示的実施形態
をさらに示す図である。

【図１３】本発明による冗長コントローラシステムから
コントローラを除去する方法の一例示的実施形態を示す
図である。

【符号の説明】

３２、１１２ 第１のコントローラ ３０、１１０ 冗長コントローラシステム ３４、１１４ 第２のコントローラ ５０、１２０ 第１のメモリ ５４、１２４ 第１のプロセッサ ６０、１６４ 第２のプロセッサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バリー・ジェイ・オールドフィールド アメリカ合衆国83713アイダホ州ボイジー、 ウェスト・ダニエル・コート 11302 (72)発明者 クリストファー・ダブリュ・ヨハンソン アメリカ合衆国83629アイダホ州ホースシ ュー・ベンド、リバー・ブラフ・レーン 32 Ｆターム(参考） 5B034 BB15 CC01 DD07

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のコントローラおよび第２のコント
   ローラを有する冗長コントローラシステムからコントロ
   ーラをオンライン除去する方法であって、 早期警告検出を介して、前記冗長コントローラシステム
   からの前記第１のコントローラの部分除去を検出するス
   テップと、 前記第１のコントローラおよび前記第２のコントローラ
   に対して、未処理のメモリアクセスを完了させるステッ
   プを含むシャットダウンシーケンスを実行するステップ
   と、 第１のメモリを有するように前記第１のコントローラを
   定義し、かつ、前記第１のメモリを自己リフレッシュモ
   ードにするステップと、 前記冗長コントローラシステムからの前記第１のコント
   ローラの除去を終了させるステップとを含む方法。