JP2002324910A - Optical semiconductor device - Google Patents

Optical semiconductor device

Info

Publication number
JP2002324910A
JP2002324910A JP2001128163A JP2001128163A JP2002324910A JP 2002324910 A JP2002324910 A JP 2002324910A JP 2001128163 A JP2001128163 A JP 2001128163A JP 2001128163 A JP2001128163 A JP 2001128163A JP 2002324910 A JP2002324910 A JP 2002324910A
Authority
JP
Japan
Prior art keywords
semiconductor device
optical semiconductor
photodiode
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001128163A
Other languages
Japanese (ja)
Inventor
Isao Ogawa
功 小川
Yukiko Kashiura
由貴子 樫浦
Hiroshi Suzunaga
浩 鈴永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001128163A priority Critical patent/JP2002324910A/en
Publication of JP2002324910A publication Critical patent/JP2002324910A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an optical semiconductor device whose output has no sensitivity in an infrared region and which has the spectral sensitivity characteristics controlled more precisely. SOLUTION: The optical semiconductor device comprises a photodiode formed on a semiconductor substrate of a first conductivity, and a photodetector provided with an amplifying and processing circuit which amplifies and processes a signal from the photodiode. The photodetector comprises a rap and block layer of a second conductivity for trapping and blocking the carriers, which is formed in at least one place out of a region in contact with a scribe end face, a lower layer of an n base layer, and a lower layer of the photodiode.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体装置に係
り、特に周囲の明るさを検出するための照度検知用セン
サ等に用いられる光半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device, and more particularly to an optical semiconductor device used for an illuminance detection sensor for detecting ambient brightness.

【0002】[0002]

【従来の技術】近年、家電製品等における省エネ化のニ
ーズに対し、例えば、テレビ、液晶モニタ等では、使用
環境の照度を検知し、画面の輝度を自動的にコントロー
ルしている。また、エアコン等では、夜間を検出して、
自動的に省電力モードにすることにより、消費電力の低
減を図るといったものが製品化されている。
2. Description of the Related Art In recent years, in response to the need for energy saving in home electric appliances and the like, for example, televisions, liquid crystal monitors and the like detect the illuminance of the use environment and automatically control the screen brightness. Also, in air conditioners, etc., nighttime is detected,
Products that reduce power consumption by automatically setting a power saving mode have been commercialized.

【0003】そして、このような省エネ設計の製品の照
度検知用センサ等に用いられる光半導体装置において、
これまで例えば、フォトダイオード(以下PD)と、P
Dからの光信号を増幅、演算処理を行なう回路が1チッ
プ化され、このチップ(受光素子)の受光面に視感度補
正を行なうためのフィルタ、すなわち、赤外光を反射
し、可視光を透過するフィルタが被着されている。図1
1(a)はこのような受光素子の具体的構造を示す図
で、受光素子8はモールドパッケージ型の素子で、リー
ドフレーム(図示せず)にマウントされ、ボンディング
配線された後、透明エポキシ樹脂25でモールドされて
いる。図11(b)は基板実装型の構造を示す図で、プ
リント基板26上にマウント、ボンディングし、電気的
な接続を行ない、透明エポキシ樹脂でモールドした後、
個々の素子に分離している。これらは、夫々リードフレ
ームのアウターリード部27や、メタライズ部28にお
いて、外部素子と接続される。
In an optical semiconductor device used for an illuminance detection sensor or the like of a product of such an energy-saving design,
Until now, for example, a photodiode (hereinafter referred to as PD) and P
A circuit for amplifying the optical signal from D and performing arithmetic processing is integrated into a single chip, and a filter for performing visibility correction on the light receiving surface of the chip (light receiving element), that is, a filter that reflects infrared light and transmits visible light. A transmitting filter is applied. FIG.
FIG. 1A shows a specific structure of such a light receiving element. The light receiving element 8 is a molded package type element, which is mounted on a lead frame (not shown), and after bonding wiring, a transparent epoxy resin is used. Molded at 25. FIG. 11 (b) is a view showing a structure of a substrate mounting type. The structure is mounted on a printed circuit board 26, bonded, electrically connected, and molded with a transparent epoxy resin.
It is separated into individual elements. These are connected to external elements at the outer lead portion 27 and the metallized portion 28 of the lead frame, respectively.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな光半導体装置において、前述したように、受光面に
赤外光を反射し、可視光を透過するフィルタが被着され
ているにもかかわらず、本来感知する必要のない赤外域
に感度を持ってしまうという問題があった。本発明者ら
は、この要因を調査した結果、受光素子のスクライブライ
ン部からフィルタを通らない赤外域を含む光が入射する
ことが、により見出された。図12にその受光素子の一
部の断面図を示すが、受光素子のスクライブ端面10及
びスクライブライン21から入射した赤外域を含む光に
よりキャリア22が発生し、これが内部回路に流れこ
み、回路動作に影響を与えてしまうことが見出された。
However, in such an optical semiconductor device, as described above, a filter that reflects infrared light and transmits visible light is attached to the light receiving surface. However, there is a problem that the sensitivity is provided in an infrared region which does not need to be sensed. As a result of investigating this factor, the present inventors have found that light including an infrared region that does not pass through a filter enters from a scribe line portion of the light receiving element. FIG. 12 is a cross-sectional view of a part of the light receiving element. Carrier 22 is generated by light including an infrared region incident from the scribe end face 10 and the scribe line 21 of the light receiving element. Has been found to affect

【0005】また、その他の要因として、光の入射角に
よっては、フィルタが赤外光を反射しきれず、PDに受
光されて、これによって赤外域に感度を持ってしまうこ
とが判明した。
As another factor, it has been found that, depending on the incident angle of light, the filter cannot reflect the infrared light and is received by the PD, thereby having a sensitivity in the infrared region.

【0006】この様に、従来は、光半導体装置におい
て、赤外光の入射が避けられず、出力が赤外域に感度を
持ってしまう、という問題があった。
As described above, in the conventional optical semiconductor device, there has been a problem that the incidence of infrared light is unavoidable and the output has a sensitivity in the infrared region.

【0007】従って本発明は、このような従来の光半導
体装置の欠点を取り除き、より高精度に分光感度特性が
制御された光半導体装置を提供することを目的とするも
のである。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an optical semiconductor device in which the spectral sensitivity characteristics are controlled with higher accuracy by eliminating such disadvantages of the conventional optical semiconductor device.

【0008】[0008]

【課題を解決するための手段】本発明の光半導体装置
は、第1導電型の半導体基板上に形成されたフォトダイ
オードと、前記フォトダイオードからの信号を増幅・演
算処理する増幅・演算回路と、この増幅・演算回路を構
成するトランジスタ素子あるいは前記フォトダイオード
の少なくとも一つの周囲における前記第1導電型半導体
基板内に形成され、前記第1導電型の半導体基板との間
に逆バイアス電位が付与された第2導電型の島状高濃度
層とを具備することを特徴とするものである。
According to the present invention, there is provided an optical semiconductor device comprising: a photodiode formed on a semiconductor substrate of a first conductivity type; and an amplifying / arithmetic circuit for amplifying and arithmetically processing a signal from the photodiode. Formed in the first conductivity type semiconductor substrate around at least one of the transistor element or the photodiode constituting the amplification / arithmetic circuit, and a reverse bias potential is applied between the first conductivity type semiconductor substrate and the first conductivity type semiconductor substrate. And an island-shaped high-concentration layer of the second conductivity type provided.

【0009】また、本発明の光半導体装置においては、
前記第2導電型の島状高濃度層は、少なくも前記第1導
電型の半導体基板におけるスクライブ端面に接する位置
に形成されていることを特徴とするものである。
Further, in the optical semiconductor device of the present invention,
The island-type high concentration layer of the second conductivity type is formed at least at a position in contact with a scribe end face of the semiconductor substrate of the first conductivity type.

【0010】さらに、本発明の光半導体装置において
は、前記第2導電型の島状高濃度層は、前記第1導電型
の半導体基板表面から前記増幅・演算回路を構成するト
ランジスタ素子あるいは前記フォトダイオードが形成さ
れている素子形成領域の底部に相当する深さ位置に形成
され、前記半導体基板表面に形成されたバイアス端子に
接続されていることを特徴とするものである。
Further, in the optical semiconductor device according to the present invention, the high-concentration island-shaped layer of the second conductivity type may be a transistor element or a photo-element that constitutes the amplification / arithmetic circuit from the surface of the semiconductor substrate of the first conductivity type. It is formed at a depth corresponding to the bottom of the element formation region where the diode is formed, and is connected to a bias terminal formed on the surface of the semiconductor substrate.

【0011】さらに、本発明の光半導体装置において
は、前記基板には、前記島状高濃度層と前記トランジス
タ素子あるいは前記フォトダイオードの一つとの間に形
成された第1導電型の高濃度層であるsub抜層を介して
バイアス電位が付与されていることを特徴とするもので
ある。
Further, in the optical semiconductor device according to the present invention, the first conductive type high concentration layer formed between the island-like high concentration layer and the transistor element or one of the photodiodes is provided on the substrate. Wherein a bias potential is applied through a sub-extraction layer.

【0012】さらに、本発明の光半導体装置において
は、前記フォトダイオードは、前記第1導電型半導体基
板内に基板表面から内部に向かって積層形成され、異な
る波長感度を有する第1および第2のフォトダイオード
により構成されていることを特徴とするものである。
Further, in the optical semiconductor device of the present invention, the photodiode is formed in the first conductivity type semiconductor substrate from the substrate surface to the inside thereof, and the first and second photodiodes having different wavelength sensitivities are provided. It is characterized by being constituted by a photodiode.

【0013】さらに、本発明の光半導体装置において
は、前記第1および第2のフォトダイオードのうち、前
記第1導電型半導体基板表面側に形成された第1のフォ
トダイオードは可視光領域の波長感度を有し、前記第1
導電型半導体基板内部側に形成された第2のフォトダイ
オードは赤外光領域の波長感度を有することを特徴とす
るものである。
Further, in the optical semiconductor device of the present invention, of the first and second photodiodes, the first photodiode formed on the surface of the first conductive type semiconductor substrate has a wavelength in a visible light region. Having sensitivity, the first
The second photodiode formed inside the conductive semiconductor substrate has a wavelength sensitivity in an infrared light region.

【0014】さらに、本発明の光半導体装置において
は、前記第1のフォトダイオードの上面には、前記可視
光を透過し、前記赤外光を反射するフィルタが被着され
ていることを特徴とするものである。
Further, in the optical semiconductor device according to the present invention, a filter that transmits the visible light and reflects the infrared light is provided on an upper surface of the first photodiode. Is what you do.

【0015】さらに、本発明の光半導体装置において
は、前記フィルタは、高屈折率薄膜と低屈折率薄膜とを
交互に積層してなる多層膜からなることを特徴とするも
のである。
Further, in the optical semiconductor device according to the present invention, the filter is characterized by comprising a multilayer film in which high refractive index thin films and low refractive index thin films are alternately laminated.

【0016】[0016]

【発明の実施の形態】以下本発明の実施形態について、
図面を参照して説明する。図1は本発明の光半導体装置
に用いられる2個のセンサPDa1およびPDb2の素
子構造を示す断面図、図2は本発明の光半導体装置に用
いられる増幅・演算回路子の回路図である。また、図3
は上記PDa、PDbの分光感度特性を示す図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below.
This will be described with reference to the drawings. FIG. 1 is a sectional view showing the element structure of two sensors PDa1 and PDb2 used in the optical semiconductor device of the present invention, and FIG. 2 is a circuit diagram of an amplifying / arithmetic circuit used in the optical semiconductor device of the present invention. FIG.
FIG. 4 is a diagram showing spectral sensitivity characteristics of the PDa and PDb.

【0017】センサPDa1はp型シリコン基板9の表
面部分に形成されたNウェル内のPN接合により構成さ
れ、PDb2は、このPN接合より深い部分における基
板とNウェルの境界部のPN接合により構成されてい
る。これらのセンサPDaおよびPDbの出力が供給さ
れる増幅・演算回路は、図2(a)に示すように、2個
のセンサPDaおよびPDbの出力が供給され、両出力
の差の出力を演算・増幅する回路である。この増幅・演
算回路は図2(b)のブロック図に示すように、受光部
であるPDa、PDbが光信号を電気信号に変換し、こ
れを初段増幅回路4、差動回路5、演算回路6、増幅回
路7を経て出力するものである。尚、PDa、PDbの
分光感度特性は図3に示すように、ともに赤外域にも感
度を有している。
The sensor PDa1 is formed by a PN junction in an N well formed on the surface of the p-type silicon substrate 9, and the PDb2 is formed by a PN junction at a boundary between the substrate and the N well at a portion deeper than the PN junction. Have been. The amplifier / arithmetic circuit to which the outputs of these sensors PDa and PDb are supplied is supplied with the outputs of the two sensors PDa and PDb and computes the difference between the two outputs, as shown in FIG. It is a circuit that amplifies. As shown in the block diagram of FIG. 2B, the amplifying / arithmetic circuit converts light signals into electric signals by PDa and PDb, which are light-receiving units, and converts them into a first-stage amplifier circuit 4, a differential circuit 5, and an arithmetic circuit. 6. Output through the amplifier circuit 7. The spectral sensitivity characteristics of PDa and PDb both have sensitivity in the infrared region as shown in FIG.

【0018】図4は、このような構成の光半導体装置が
形成された半導体集積回路装置の一断面図である。基板
9中にスクライブ端面10に接して、高濃度層(N+)
であるNエピ 島11が形成されており、n層16を介し
てコンタクト17に接続されている。このNエピ 島11
近傍の基板9内には、p型高濃度層(P+)であるsu
b抜き層12が形成され、このsub抜き層12は高濃
度層(P+)を介して基板9の表面のコンタクト20に
接続されている。これらのコンタクト17、20にはそ
れぞれ接地電位VSSおよび電源電位VCCがそれぞれ
供給され、基板9内に形成されたNエピ 島11およびs
ub抜き層12間に逆バイアス電位を与え、この近傍に
空乏層23を形成する。
FIG. 4 is a cross-sectional view of a semiconductor integrated circuit device on which the optical semiconductor device having such a configuration is formed. A high-concentration layer (N +)
Are formed, and are connected to the contact 17 via the n-layer 16. This N episode 11
In the vicinity of the substrate 9, the p-type high concentration layer (P +) su
The b-out layer 12 is formed, and the sub-out layer 12 is connected to the contact 20 on the surface of the substrate 9 via the high-concentration layer (P +). The ground potential VSS and the power supply potential VCC are supplied to these contacts 17 and 20, respectively, and the N epi islands 11 and s formed in the substrate 9 are respectively provided.
A reverse bias potential is applied between the ub extraction layers 12, and a depletion layer 23 is formed in the vicinity of the reverse bias potential.

【0019】sub抜き層12は、基板9のスクライブ
端面10から水平方向内部に配置されるNPNトランジ
スタ13周囲を取り囲むように配置形成されている。こ
のNPNトランジスタ13は、光半導体装置を構成する
増幅回路に含まれる素子の一つである。また、基板9の
スクライブ端面10からさらに水平方向内部に入った部
分には、同じく増幅回路に含まれる素子の一つである横
型PNPトランジスタ(以下PNP−Tr)13´の周
囲には、p型sub抜き層14が配置され、さらにその
外側には高濃度層(N+)であるNエピ島15が配置さ
れている。Nエピ島15はn層16を介してコンタクト
17に接続され、sub抜き層14は高濃度層(P+)
を介して基板9の表面のコンタクト20に接続されてい
る。これらのコンタクト17、20にはそれぞれ接地電
位VSSおよび電源電位VCCがそれぞれ供給され、基
板9内に形成されたNエピ 島15およびsub抜き層1
4間に逆バイアス電位を与え、この近傍に空乏層23を
形成する。なお、PNP−Tr13´の下層にはベース
領域となるNエピ島18が形成されている。
The sub removal layer 12 is formed so as to surround the periphery of the NPN transistor 13 which is disposed horizontally inside the scribe end face 10 of the substrate 9. This NPN transistor 13 is one of the elements included in the amplifier circuit constituting the optical semiconductor device. Further, a portion of the substrate 9 further inside the scribe end face 10 in the horizontal direction includes a lateral PNP transistor (hereinafter referred to as PNP-Tr) 13 ′, which is also one of the elements included in the amplifier circuit, and a p-type transistor. A sub-sublayer 14 is arranged, and an N-epi island 15 which is a high-concentration layer (N +) is arranged outside the sub-out layer 14. The N epi-island 15 is connected to the contact 17 via the n-layer 16, and the sub-out layer 14 is a high-concentration layer (P +).
Is connected to a contact 20 on the surface of the substrate 9. The ground potential VSS and the power supply potential VCC are supplied to these contacts 17 and 20, respectively, and the N epi island 15 and the sub removal layer 1 formed in the substrate 9 are provided.
A reverse bias potential is applied between the four, and a depletion layer 23 is formed in the vicinity of the reverse bias potential. Note that an N epi-island 18 serving as a base region is formed below the PNP-Tr 13 '.

【0020】図5は同じく光半導体装置が形成された半
導体集積回路装置における他の部分の断面図である。す
なわち、この断面図には、受光部となるPD部19が示さ
れている。PD部19の下層には高濃度層(N+)とな
るNエピ島18が形成されている。
FIG. 5 is a sectional view of another portion of the semiconductor integrated circuit device on which the optical semiconductor device is formed. That is, this cross-sectional view shows the PD unit 19 serving as a light receiving unit. Under the PD portion 19, an N epi-island 18 serving as a high concentration layer (N +) is formed.

【0021】このように構成された光半導体装置におけ
る赤外光による影響を防止する動作について説明する。
An operation of the optical semiconductor device thus configured for preventing the influence of infrared light will be described.

【0022】スクライブ端面10及びスクライブライン
21から入射した赤外光により発生した例えばエレクト
ロンからなる少数キャリア22の一部は、拡散電流とし
てNエピ島11とsub抜き層12間の空乏層23に到
達し、sub抜き層12に吸収され、コンタクト層20
から基板9に抜ける電流となり、NPNトランジスタ1
3には拡散電流の影響は及ぼさない。
Some of the minority carriers 22 composed of electrons, for example, generated by the infrared light incident from the scribe end face 10 and the scribe line 21 reach the depletion layer 23 between the N epi island 11 and the sub removal layer 12 as a diffusion current. Then, the contact layer 20 is absorbed by the
From the substrate 9 to the substrate 9 and the NPN transistor 1
No. 3 is not affected by the diffusion current.

【0023】ところで、波長1000nmの赤外光がス
クライブ端面10あるいはスクライブライン21からシ
リコン基板に照射されたとき、図6のシリコンの光吸収
特性図に示すように、90%の光が吸収されるには照射
表面から約50μmの距離が必要となり、ほぼ100%
吸収されるには約100μmの距離が必要となる。しか
しながら、拡散電流はこれよりさらに深くまで到達する
ため、増幅・演算回路を構成するトランジスタあるいは
PD素子をスクライブ端面10からの拡散電流が到達し
ない距離に形成することは設計上難しい。従って、この
距離が十分でない場合には、拡散電流は例えば、図4に
おけるNPN−Tr13のコレクタ領域となるNエピ島
18´あるいは横型PNP−Tr13´のベース領域と
なるNエピ島18に流れ込み、それぞれの回路動作に影
響を及ぼす。特に後者の場合、Tr13´のベース電流
となり、これが増幅されるため回路動作への影響は著し
い。
When infrared light having a wavelength of 1000 nm is applied to the silicon substrate from the scribe end face 10 or the scribe line 21, 90% of the light is absorbed as shown in the light absorption characteristic diagram of silicon in FIG. Requires a distance of about 50 μm from the irradiation surface, almost 100%
A distance of about 100 μm is required to be absorbed. However, since the diffusion current reaches deeper than this, it is difficult in design to form a transistor or a PD element constituting the amplification / arithmetic circuit at a distance where the diffusion current from the scribe end face 10 does not reach. Therefore, if this distance is not sufficient, the diffusion current flows into, for example, the N-epi island 18 'serving as the collector region of the NPN-Tr 13 or the N-epi island 18 serving as the base region of the lateral PNP-Tr 13' in FIG. It affects the operation of each circuit. In particular, in the latter case, the current becomes the base current of Tr13 'and is amplified, so that the influence on the circuit operation is remarkable.

【0024】この拡散電流を吸収するために、NPN−
Tr13の周囲にp型sub抜き層12を、さらにその
周囲に高濃度(N+)層であるNエピ島15を形成す
る。そして、Nエピ島15は、nベース層16、コンタ
クト17を介して接地電位VSSに接続するとともに、
p型sub抜き層12はコンタクト20を介して電源電
位VCCに接続する。これにより、Nエピ島15および
p型sub抜き層12間の基板9内に空乏層23が形成
される。また、横型PNP−Tr13´の周囲にも同様
に、p型sub抜き層14を、さらにその周囲に高濃度
(N+)層であるNエピ島15を形成する。そして、N
エピ島15は、nベース層16、コンタクト17を介し
て接地電位VSSに接続するとともに、p型sub抜き
層14は電源電位VCCに接続する。これにより、Nエ
ピ島15およびp型sub抜き層14間の基板9内に空
乏層23が形成される。
In order to absorb this diffusion current, NPN-
A p-type sub removal layer 12 is formed around Tr 13, and an N epi-island 15, which is a high concentration (N +) layer, is further formed therearound. The N epi-island 15 is connected to the ground potential VSS via the n-base layer 16 and the contact 17, and
The p-type sub removal layer 12 is connected to the power supply potential VCC via the contact 20. As a result, a depletion layer 23 is formed in the substrate 9 between the N epi island 15 and the p-type sub removal layer 12. Similarly, a p-type sub-sublayer 14 is formed around the lateral PNP-Tr 13 ′, and an N epi-island 15, which is a high concentration (N +) layer, is formed therearound. And N
The epi-island 15 is connected to the ground potential VSS via the n-base layer 16 and the contact 17, and the p-type sub removal layer 14 is connected to the power supply potential VCC. As a result, a depletion layer 23 is formed in the substrate 9 between the N epi island 15 and the p-type sub removal layer 14.

【0025】したがって、スクライブ端面10から基板
9内の深い位置に到達した少数キャリア22は、この空
乏層23内に生ずる電界によりp型sub抜き層12、
14にトラップされ、コンタクト20から基板9中に流
れこむ電流として消費され、PNP−Tr13あるいは
横型PNP−Tr13´への影響が防止される。
Therefore, the minority carriers 22 that have reached a deep position in the substrate 9 from the scribe end face 10 are subjected to the electric field generated in the depletion layer 23 so that the p-type sub removal layer 12,
14, is consumed as a current flowing into the substrate 9 from the contact 20, and the influence on the PNP-Tr 13 or the lateral PNP-Tr 13 ′ is prevented.

【0026】以上のような構成および動作は、図5に示
す、PD部19を含む回路部分においても同様であり、
PD部19の周囲には、p型sub抜き層14が、さら
にその周囲には高濃度(N+)層であるNエピ島15が
形成される。そして、Nエピ島15は、nベース層1
6、コンタクト17を介して接地電位VSSに接続され
るとともに、p型sub抜き層14はコンタクト20を
介して電源電位VCCに接続される。これにより、Nエ
ピ島15およびp型sub抜き層14間の基板9内に空
乏層23が形成される。したがってこの部分に到達した
少数キャリアは、同様にsub抜き層14に吸収され、
コンタクト20から基板9中に流れこむ電流として消費
される。
The above configuration and operation are the same in the circuit portion including the PD section 19 shown in FIG.
Around the PD portion 19, a p-type sub-cutting layer 14 is formed, and further around the PD portion 19, an N epi island 15 which is a high concentration (N +) layer is formed. The N epi island 15 is formed on the n base layer 1.
6. While being connected to the ground potential VSS via the contact 17, the p-type sub removal layer 14 is connected to the power supply potential VCC via the contact 20. As a result, a depletion layer 23 is formed in the substrate 9 between the N epi island 15 and the p-type sub removal layer 14. Therefore, the minority carriers that reach this portion are similarly absorbed by the sub-extraction layer 14, and
It is consumed as a current flowing from the contact 20 into the substrate 9.

【0027】このように半導体基板上に形成された光半
導体装置は、ダイシングされ、従来と同様にリードフレ
ームにマウント、ボンディングした後、透明エポキシ樹
脂でモールドされ、あるいは基板実装型装置として、基
板上に直接実装される。このようにして形成された光半
導体装置の分光感度特性を図7に示す。赤外域に若干の
感度が残るものの、可視光領域に良好な分光感度特性が
得られていることが分かる。
The optical semiconductor device thus formed on the semiconductor substrate is diced, mounted and bonded to a lead frame in the same manner as in the prior art, and then molded with a transparent epoxy resin. Implemented directly in FIG. 7 shows the spectral sensitivity characteristics of the optical semiconductor device thus formed. It can be seen that, although some sensitivity remains in the infrared region, good spectral sensitivity characteristics are obtained in the visible light region.

【0028】図8は図1に示した受光部PDa1、PD
b2の表面に赤外フィルタ24を形成した実施形態を示
す断面図であり、図9はこれらのPDa、PDbの分光
感度特性を示す図である。
FIG. 8 shows the light receiving sections PDa1, PDa1 shown in FIG.
FIG. 9 is a sectional view showing an embodiment in which an infrared filter 24 is formed on the surface of b2, and FIG. 9 is a view showing spectral sensitivity characteristics of these PDa and PDb.

【0029】図8に示すように、受光部であるPD上
に、所定波長域の光を透過し、前記所定波長外域の光を
反射するフィルタ24を形成する。フィルタは各0.2
4μm厚の二酸化チタン薄膜24Hと二酸化シリコン薄
膜24Lを交互に75層づつ積層したものである。この
ようなフィルタを用いたときのPDa、PDb各々の分
光感度特性を図9に示す。フィルタにより赤外域の光が
カットされていることが分かる。
As shown in FIG. 8, a filter 24 that transmits light in a predetermined wavelength range and reflects light in a wavelength range outside the predetermined wavelength is formed on a PD serving as a light receiving unit. Filter is 0.2 for each
A 75 μm thick titanium dioxide thin film 24H and a silicon dioxide thin film 24L each having a thickness of 4 μm are alternately stacked. FIG. 9 shows the spectral sensitivity characteristics of each of PDa and PDb when such a filter is used. It can be seen that light in the infrared region is cut by the filter.

【0030】このように構成された受光素子部を用いる
とともに、前述と同様に形成された増幅・演算回路を用
いた光半導体装置の分光感度特性を図10に示す。図に
示すように、良好な分光感度特性が得られていることが
分かる。
FIG. 10 shows the spectral sensitivity characteristics of an optical semiconductor device using the light receiving element configured as described above and using the amplification / arithmetic circuit formed as described above. As shown in the figure, it can be seen that good spectral sensitivity characteristics are obtained.

【0031】尚、本実施形態において用いたフィルタ
は、PD上に直接蒸着により被着された高屈折率薄膜の
二酸化チタン膜と低屈折率薄膜の二酸化シリコン膜とを
交互に積層した多層膜フィルタであり、このように多層
膜としたことにより、光の入射角に因らないフィルタ特
性が得られる。また、その際、2つの膜の界面がフィル
タ機能を有するため、各層の積層数は等しいことが必要
である。その分光感度特性は積層数、各膜厚、及びその
組成に依存し、例えばAl2O3、In2O3、Ta2
O3及びこれらの混合物等、適当な屈折率差を有する材
料も用いることにより、所定の特性を得ることができ
る。
The filter used in the present embodiment is a multilayer filter in which a high-refractive-index thin film titanium dioxide film and a low-refractive-index thin film silicon dioxide film, which are directly deposited on a PD, are alternately laminated. With such a multilayer film, a filter characteristic independent of the incident angle of light can be obtained. In this case, since the interface between the two films has a filter function, the number of layers must be equal. The spectral sensitivity characteristic depends on the number of layers, each film thickness, and its composition. For example, Al2O3, In2O3, Ta2
By using a material having an appropriate difference in refractive index such as O3 and a mixture thereof, predetermined characteristics can be obtained.

【0032】尚、2つの実施形態においては、2つの異
なる波長感度特性を有するPDを用いているが、感知の
要求される波長域に応じて単独、或いは3種類以上のP
Dを用いても良い。また、キャリアをトラップ、ブロッ
クするNエピ島を、スクライブ端面に接した領域、PN
P−Tr、NPN−Trの下層、及びPDの下層に設け
たが、いずれか1箇所でも、トラップ、ブロックの効果
は得られる。
In the two embodiments, PDs having two different wavelength sensitivity characteristics are used. However, depending on the wavelength region required for sensing, a single PD or three or more PDs may be used.
D may be used. In addition, the N epi-island for trapping and blocking carriers is located in the region in contact with the scribe end face, PN
Although provided below the P-Tr, the NPN-Tr, and the PD, the effect of trapping and blocking can be obtained at any one of the locations.

【0033】尚、実装方法は特に限定されるものではな
く、実施形態1、2のように、図11(a)に示すリー
ドフレームにマウントし、ボンディングした後、透明エ
ポキシ樹脂25でモールドしたものの他、例えば図11
(b)に示すように、受光素子8の多数配列されたスル
ーホールと直線パターンを所定の配列で形成したプリン
ト基板26上にマウント、ボンディングし、電気的な接
続を行ない、透明エポキシ樹脂27でモールドした後、
ダイシング等で個々の素子に分離したもの等が挙げられ
る。このとき、プリント基板はBTレジン等で、黒、灰
色等光反射性の小さい色や材質のものが好ましい。
The mounting method is not particularly limited. As in the first and second embodiments, the semiconductor device is mounted on a lead frame shown in FIG. 11A, bonded, and then molded with a transparent epoxy resin 25. Other, for example, FIG.
As shown in (b), the through holes in which a large number of light receiving elements 8 are arranged and a linear pattern are mounted on a printed circuit board 26 formed in a predetermined arrangement, bonded, and electrically connected, and a transparent epoxy resin 27 is used. After molding,
One obtained by separating into individual elements by dicing or the like may be used. At this time, the printed circuit board is preferably made of BT resin or the like, and is made of black, gray, or other light-reflecting color or material.

【0034】さらに、照度検知用センサとして用いるた
めに、可視光全域に分光感度特性を制御しているが、こ
の他にも、所定の物体の持つ青、緑、赤といった単色光
域に制御することにより、物体検出用センサとしても用
いることができる。
Further, the spectral sensitivity characteristic is controlled over the entire visible light range in order to be used as an illuminance detection sensor. In addition, the spectral sensitivity characteristic is controlled over a monochromatic light range such as blue, green, and red of a predetermined object. Thereby, it can also be used as an object detection sensor.

【0035】また、受光素子内において、回路の配置に
ついては特に言及しなかったが、キャリアの影響を特に
受けやすい初段増幅回路については、スクライブ端面か
ら殆どの光が吸収される100μm以上内部に形成され
ることが好ましい。
Although no particular mention is made of the arrangement of the circuits in the light-receiving element, the first-stage amplifier circuit, which is particularly susceptible to the influence of carriers, is formed within 100 μm or more where most of the light is absorbed from the scribe end face. Is preferably performed.

【0036】[0036]

【発明の効果】本発明によれば、赤外域に感度を持つこ
となく、より高精度に分光感度特性の制御された光半導
体装置を提供することができる。
According to the present invention, it is possible to provide an optical semiconductor device whose spectral sensitivity characteristics are controlled with higher precision without having sensitivity in the infrared region.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1に用いられるPDa、PDbを示す
断面図。
FIG. 1 is a sectional view showing PDa and PDb used in a first embodiment.

【図2】受光素子の回路図。FIG. 2 is a circuit diagram of a light receiving element.

【図3】実施形態1におけるPDa、PDbの分光感度
特性を示す図。
FIG. 3 is a diagram showing spectral sensitivity characteristics of PDa and PDb in the first embodiment.

【図4】実施形態1、2の受光素子の一部を示す断面
図。
FIG. 4 is a sectional view showing a part of the light receiving element according to the first and second embodiments.

【図5】実施形態1、2の受光素子の一部を示す断面
図。
FIG. 5 is a sectional view showing a part of the light receiving element according to the first and second embodiments.

【図6】シリコンの光吸収特性を示す図。FIG. 6 is a graph showing light absorption characteristics of silicon.

【図7】実施形態1における光半導体装置の分光感度特
性を示す図。
FIG. 7 is a diagram illustrating spectral sensitivity characteristics of the optical semiconductor device according to the first embodiment.

【図8】実施形態2に用いられるPDa、PDbを示す
断面図。
FIG. 8 is a sectional view showing PDa and PDb used in the second embodiment.

【図9】実施形態2におけるPDa、PDbの分光感度
特性を示す図。
FIG. 9 is a diagram showing spectral sensitivity characteristics of PDa and PDb in the second embodiment.

【図10】実施形態2における光半導体装置の分光感度
特性を示す図。
FIG. 10 is a diagram illustrating spectral sensitivity characteristics of the optical semiconductor device according to the second embodiment.

【図11】光半導体装置の構造を示す図。FIG. 11 is a diagram showing a structure of an optical semiconductor device.

【図12】従来の受光素子の一部を示す断面図。FIG. 12 is a cross-sectional view showing a part of a conventional light receiving element.

【符号の説明】[Explanation of symbols]

1 PDa 2 PDb 3 増幅・演算回路 4 初段増幅回路 5 差動回路 6 演算回路 7 増幅回路 8 受光素子 9 p型シリコン基板(基板) 10 スクライブ端面 11、15、18、18´ Nエピ島 12、14 p型sub抜き層 13 NPNトランジスタ 13´ 横型PNPトランジスタ 16 nベース層 17、20 コンタクト 19 PD部 21 スクライブライン 22 キャリア 23 空乏層 24 フィルタ 24H 二酸化チタン薄膜 24L 二酸化シリコン薄膜 25 透明エポキシ樹脂 26 プリント基板 27 リードフレームのアウターリード部 28 メタライズ部 Reference Signs List 1 PDa 2 PDb 3 Amplification / arithmetic circuit 4 First stage amplifying circuit 5 Differential circuit 6 Arithmetic circuit 7 Amplifying circuit 8 Light receiving element 9 P-type silicon substrate (substrate) 10 Scribe end face 11, 15, 18, 18 ′ N epi island 12, Reference Signs List 14 p-type sub removal layer 13 NPN transistor 13 ′ lateral PNP transistor 16 n base layer 17, 20 contact 19 PD section 21 scribe line 22 carrier 23 depletion layer 24 filter 24 H titanium dioxide thin film 24 L silicon dioxide thin film 25 transparent epoxy resin 26 printed board 27 Outer lead part of lead frame 28 Metallized part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴永 浩 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Fターム(参考) 2G065 AA03 AB04 BA09 BB27 BC03 BC13 CA08 DA20 4M118 AA10 AB10 BA02 CA03 CA40 GC11 5F049 MA02 NA05 NA10 NB10 PA17 RA06 SS03 SZ07 SZ08 UA13 UA17 UA20 WA03 5F082 AA08 AA24 BA02 BA12 BC04 BC11 BC20  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hiroshi Suzunaga 1F, Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa F-term in Toshiba Microelectronics Center Co., Ltd. 2G065 AA03 AB04 BA09 BB27 BC03 BC13 CA08 DA20 4M118 AA10 AB10 BA02 CA03 CA40 GC11 5F049 MA02 NA05 NA10 NB10 PA17 RA06 SS03 SZ07 SZ08 UA13 UA17 UA20 WA03 5F082 AA08 AA24 BA02 BA12 BC04 BC11 BC20

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板上に形成された
フォトダイオードと、前記フォトダイオードからの信号
を増幅・演算処理する増幅・演算回路と、この増幅・演
算回路を構成するトランジスタ素子あるいは前記フォト
ダイオードの少なくとも一つの周囲における前記第1導
電型半導体基板内に形成され、前記第1導電型の半導体
基板との間に逆バイアス電位が付与された第2導電型の
島状高濃度層とを具備することを特徴とする光半導体装
置。
1. A photodiode formed on a semiconductor substrate of a first conductivity type, an amplifying / arithmetic circuit for amplifying / arithmetic processing a signal from the photodiode, and a transistor element constituting the amplifying / arithmetic circuit. A second conductive island high concentration layer formed in the first conductive semiconductor substrate around at least one of the photodiodes and having a reverse bias potential applied to the first conductive semiconductor substrate. An optical semiconductor device comprising:
【請求項2】 前記第2導電型の島状高濃度層は、少な
くとも前記第1導電型の半導体基板におけるスクライブ
端面に接する位置に形成されていることを特徴とする請
求項1記載の光半導体装置。
2. The optical semiconductor according to claim 1, wherein the island-type high-concentration layer of the second conductivity type is formed at least at a position in contact with a scribe end face of the semiconductor substrate of the first conductivity type. apparatus.
【請求項3】 前記第2導電型の島状高濃度層は、前記
第1導電型の半導体基板表面から前記増幅・演算回路を
構成するトランジスタ素子あるいは前記フォトダイオー
ドが形成されている素子形成領域の底部に相当する深さ
位置に形成され、前記半導体基板表面に形成されたバイ
アス端子に接続されていることを特徴とする請求項2記
載の光半導体装置。
3. The high-concentration island-type layer of the second conductivity type is formed from a surface of the semiconductor substrate of the first conductivity type to an element formation region where a transistor element or the photodiode constituting the amplification / operation circuit is formed. 3. The optical semiconductor device according to claim 2, wherein the optical semiconductor device is formed at a depth corresponding to a bottom of the semiconductor substrate, and is connected to a bias terminal formed on a surface of the semiconductor substrate.
【請求項4】 前記基板には、前記島状高濃度層と前記
トランジスタ素子あるいは前記フォトダイオードの一つ
との間に形成された第1導電型の高濃度層であるsub抜
層を介してバイアス電位が付与されていることを特徴と
する請求項3記載の光半導体装置。
4. A bias is provided on the substrate via a sub-extraction layer which is a first conductivity type high concentration layer formed between the island-like high concentration layer and one of the transistor element or the photodiode. The optical semiconductor device according to claim 3, wherein a potential is applied.
【請求項5】 前記フォトダイオードは、前記第1導電
型半導体基板内に基板表面から内部に向かって積層形成
され、異なる波長感度を有する第1および第2のフォト
ダイオードにより構成されていることを特徴とする請求
項1記載の光半導体装置。
5. The semiconductor device according to claim 1, wherein the photodiode is formed by laminating the first conductivity type semiconductor substrate from the substrate surface toward the inside, and includes first and second photodiodes having different wavelength sensitivities. The optical semiconductor device according to claim 1, wherein:
【請求項6】 前記第1および第2のフォトダイオード
のうち、前記第1導電型半導体基板表面側に形成された
第1のフォトダイオードは可視光領域の波長感度を有
し、前記第1導電型半導体基板内部側に形成された第2
のフォトダイオードは赤外光領域の波長感度を有するこ
とを特徴とする請求項5記載の光半導体装置。
6. The first photodiode of the first and second photodiodes, which is formed on the surface of the first conductivity type semiconductor substrate and has a wavelength sensitivity in a visible light region, and has a first conductivity type. Formed on the inner side of the mold semiconductor substrate
6. The optical semiconductor device according to claim 5, wherein said photodiode has a wavelength sensitivity in an infrared light region.
【請求項7】 前記第1のフォトダイオードの上面に
は、前記可視光を透過し、前記赤外光を反射するフィル
タが被着されていることを特徴とする請求項6記載の光
半導体装置。
7. The optical semiconductor device according to claim 6, wherein a filter that transmits the visible light and reflects the infrared light is attached to an upper surface of the first photodiode. .
【請求項8】 前記フィルタは、高屈折率薄膜と低屈折
率薄膜とを交互に積層してなる多層膜からなることを特
徴とする請求項7記載の光半導体装置。
8. The optical semiconductor device according to claim 7, wherein said filter comprises a multilayer film in which high-refractive-index thin films and low-refractive-index thin films are alternately laminated.
JP2001128163A 2001-04-25 2001-04-25 Optical semiconductor device Pending JP2002324910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001128163A JP2002324910A (en) 2001-04-25 2001-04-25 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001128163A JP2002324910A (en) 2001-04-25 2001-04-25 Optical semiconductor device

Publications (1)

Publication Number Publication Date
JP2002324910A true JP2002324910A (en) 2002-11-08

Family

ID=18976909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001128163A Pending JP2002324910A (en) 2001-04-25 2001-04-25 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2002324910A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232511A (en) * 2006-02-28 2007-09-13 Mitsumi Electric Co Ltd Photodetector
JP2011222766A (en) * 2010-04-09 2011-11-04 Mitsubishi Electric Corp Measuring device for semiconductor laser diode
JP2012520559A (en) * 2009-03-12 2012-09-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor light receiving element and optoelectronic device
JP2015087181A (en) * 2013-10-29 2015-05-07 アルプス電気株式会社 Light-receiving device
WO2017094672A1 (en) * 2015-11-30 2017-06-08 Jsr株式会社 Optical filter, ambient light sensor and sensor module

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232511A (en) * 2006-02-28 2007-09-13 Mitsumi Electric Co Ltd Photodetector
JP2012520559A (en) * 2009-03-12 2012-09-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Semiconductor light receiving element and optoelectronic device
JP2011222766A (en) * 2010-04-09 2011-11-04 Mitsubishi Electric Corp Measuring device for semiconductor laser diode
JP2015087181A (en) * 2013-10-29 2015-05-07 アルプス電気株式会社 Light-receiving device
WO2017094672A1 (en) * 2015-11-30 2017-06-08 Jsr株式会社 Optical filter, ambient light sensor and sensor module
JPWO2017094672A1 (en) * 2015-11-30 2018-09-13 Jsr株式会社 Optical filters, ambient light sensors and sensor modules
JP2021015298A (en) * 2015-11-30 2021-02-12 Jsr株式会社 Optical filter, environmental light sensor, and sensor module
US10996105B2 (en) 2015-11-30 2021-05-04 Jsr Corporation Optical filter having low incident angle dependence of incident light, ambient light sensor, sensor module and electronic device

Similar Documents

Publication Publication Date Title
US7196311B2 (en) Semiconductor photosensor
US8274051B1 (en) Method and device for optoelectronic sensors with IR blocking filter
US11125609B2 (en) Photodetector and electronic apparatus
TW201707218A (en) Methods for fabricating a plurality of optoelectronic devices from a wafer that includes a plurality of light detector sensor areas
JP2004119713A (en) Semiconductor optical sensor device
JP2008098617A (en) Reflex coupler with integrated organic light emitter
US6831344B2 (en) Photo detect element and an optical semiconductor device
TW201639181A (en) Wafer level optoelectronic device packages with crosstalk barriers and methods for making the same
US20040079865A1 (en) Back side incident type image pickup sensor
JP2013105963A (en) Photodetector
JP2002324910A (en) Optical semiconductor device
JP2010050369A (en) Semiconductor device and method of manufacturing the same
KR101887259B1 (en) Ultraviolet semiconductor sensor device and method of measuring ultraviolet radiation
JP5754910B2 (en) Semiconductor device
CN206451711U (en) Integrated 128 × 128 face battle array APD sensors of silicon base CMOS
JP4443390B2 (en) Semiconductor photodetection device
JPH0521772A (en) Semiconductor image sensor device and its manufacture
US20230070515A1 (en) Optical Sensor having Opaque Sidewall Coating
JP2002217448A (en) Semiconductor light illuminance sensor
JP2661629B2 (en) Integrated photo detector
JP3531283B2 (en) Solar radiation sensor
JP3696094B2 (en) Light receiving module
JP5580175B2 (en) Optical sensor device and manufacturing method thereof
JP2010021298A (en) Semiconductor device
JPS6018976A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040827

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071023