JP2002323632A - マイクロデバイスの製造方法及び装置 - Google Patents

マイクロデバイスの製造方法及び装置

Info

Publication number
JP2002323632A
JP2002323632A JP2001125940A JP2001125940A JP2002323632A JP 2002323632 A JP2002323632 A JP 2002323632A JP 2001125940 A JP2001125940 A JP 2001125940A JP 2001125940 A JP2001125940 A JP 2001125940A JP 2002323632 A JP2002323632 A JP 2002323632A
Authority
JP
Japan
Prior art keywords
layer
predetermined
manufacturing
substrate
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001125940A
Other languages
English (en)
Inventor
Toru Hirata
徹 平田
Hiroyuki Fujita
博之 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2001125940A priority Critical patent/JP2002323632A/ja
Publication of JP2002323632A publication Critical patent/JP2002323632A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 安価に製造することができ、量産に適する、
フォトニック結晶素子等の製造方法及び装置を提供する
こと。 【解決手段】 まず、基板SU1上に複合層CLを形成
し、複合層CLの上側の樹脂層PLをプレス加工してデ
バイス層DL1とする。次に、スタッカST表面に基板
SU1上の複合層CLを当接させ、犠牲層である金属層
MLを溶解するとともに、デバイス層DL1をスタッカ
ST側に付着させるので、所定の立体的形状分布を有し
マイクロデバイスの本体部分となるデバイス層DL1を
一括してスタッカST上に付着形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フォトニック結晶
素子等の光マイクロデバイスを含む各種マイクロデバイ
スの製造方法及び装置に関する。
【0002】
【従来の技術】フォトニック結晶の製造方法として、例
えばEB(electron beam)リソグラフィ及びドライエ
ッチングを組み合わせて2次元フォトニック結晶を製造
するもの(Toshihiko Baba, et al., "Nanofabrication
of GaInAsP/InP 2-dimensional photonic crystals by
a methane-based reactive ion beam etching", Physi
ca B, 227, 1996, pp415-418)と、リソグラフィ技術
とともに、ウェハ融着法及び光干渉アライメント技術を
用いて3次元フォトニック結晶を製造するもの(野田、
「半導体3次元フォトニック結晶」、O plus E, vol.2
1, No.12, p.1539)と、超短パルスレーザを用いた光
造形法によって3次元フォトニック結晶を製造するもの
(三澤、「3次元有機フォトニック結晶の新しい形成
法」、O plusE, vol.21, No.12, p.1549)とが存在す
る。
【0003】
【発明が解決しようとする課題】しかし、やの方法
は、リソグラフィプロセスを用いるため、大規模な製造
システムが必要になり、製造コストが高くなる。また、
の方法は、一筆書きの繰り返しになるため、製造のス
ループットに上限があり、量産に向かないという問題が
ある。
【0004】そこで、本発明は、安価に製造することが
でき、量産に適する、フォトニック結晶素子等の各種マ
イクロデバイスの製造方法及び装置を提供することを目
的とする。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、本発明のマイクロデバイスの製造方法は、支持台上
に、所定の条件で溶解する犠牲層を形成する第1工程
と、前記犠牲層に、前記所定の条件で耐溶解性を有する
デバイス材料層を積層する第2工程と、所定の転写パタ
ーンを加工した型部材の押圧により、前記デバイス材料
層に前記所定の転写パターンに対応する所定の立体的形
状分布を付与してデバイス層とする第3工程と、転写台
表面側に、前記デバイス層を接触させ、当該転写台表面
側に付着させる第4工程と、前記所定の条件で犠牲層を
溶解する第5工程とを備える。なお、以上において「所
定の条件で溶解する」とは、所定の溶剤に溶解すること
を含むが、これに限らず、加熱によって溶解することを
含む。また、第4工程と第5工程は、個別に行うものに
限らず、同時並行的に行うことができる。第4工程と第
5工程を並行して行うことで、スループットが向上す
る。
【0006】上記方法では、第4工程で、転写台表面側
に前記デバイス層を接触させ当該転写台表面側に付着さ
せ、第5工程で、前記所定の条件で裏側の犠牲層を溶解
するので、所定の立体的形状分布を有しマイクロデバイ
スの本体部分となるデバイス層を一括して転写台表面側
に付着形成することができる。この際、型部材の押圧に
よって前記デバイス材料層に所定の立体的形状分布を付
与しているので、リソグラフィプロセス等を用いる場合
に比較して、製造コストを低く抑えることができる。ま
た、このように型部材の押圧を用いるので、比較的簡単
な工程で形状の一括転写が可能になり、製造処理におけ
るスループットを高めることができる。
【0007】上記方法の具体的な態様では、転写パター
ンが異なる複数の型部材を用いて前記第1工程乃至第5
工程を繰返すことにより、立体的形状分布が異なる複数
のデバイス層を前記転写台表面上に順次積層する。この
場合、複数のデバイス層を積層することによって3次元
的な構造を有するフォトニック結晶素子等のマイクロデ
バイスを簡易に形成することができる。ここで、最初に
形成したデバイス層は、転写台表面に付着し、その後に
形成した各デバイス層は、転写台表面側、すなわちこの
場合は前の工程で形成したデバイスに付着する。
【0008】なお、「フォトニック結晶素子」とは、フ
ォトニック結晶からなる光マイクロデバイスを意味す
る。ここで「フォトニック結晶」は、伝送対象波長の1
/2程度のピッチで屈折率の周期的構造を有しているこ
とを特徴としており、構造如何によって、一定周波数帯
の光の存在を禁止するフォトニックバンドギャップ(P
BG)と呼ばれる現象が出現する。さらに、PBGが現
れる周期屈折率構造中に一定の「欠陥」を導入すると、
その部分だけ禁制帯効果が失われ、光が存在導波される
ことになる。このようなフォトニック結晶に形成される
導波路は、大きな角度で屈曲させることができる点に特
徴がある。
【0009】また、上記方法の別の具体的な態様では、
アライメント手段により、前記複数のデバイス層を相互
に位置合わせする。この場合、転写台を基準として精密
な形状精度のマイクロデバイスを形成することができ
る。
【0010】また、上記方法のさらに別の具体的な態様
では、前記犠牲層が、金属材料からなり、前記第5工程
でエッチングによって除去される。
【0011】また、上記方法のさらに別の具体的な態様
では、前記デバイス材料層が、樹脂材料からなる。
【0012】また、上記方法のさらに別の具体的な態様
では、前記第4工程で、前記樹脂材料を加熱することに
よって前記デバイス層を前記転写台表面側に付着させ
る。この場合、デバイス層を転写台表面側に確実に付着
させることができ、デバイス層を構成する構造物が倒壊
することを防止できる。
【0013】また、本発明に係る別のマイクロデバイス
の製造方法は、支持台上に、所定の厚さを有するバッフ
ァ層を形成する第1工程と、前記バッファ層の上側に、
デバイス材料層を積層する第2工程と、所定の転写パタ
ーンを加工した型部材の押圧により、前記デバイス材料
層に前記所定の転写パターンに対応する所定の立体的形
状分布を付与してデバイス層とする第3工程とを備え
る。
【0014】上記方法では、第1工程で、支持台上に所
定の厚さを有するバッファ層を形成するので、その後の
第3工程で、前記デバイス材料層からデバイス層を確実
に形成することができる。すなわち、実際の製造工程で
は、型部材の寸法精度や型部材の押圧に際しての傾き等
に起因して前記デバイス材料層に前記型部材の転写パタ
ーンが不均一な深さで押圧される可能性がある。このよ
うな場合にも、型部材の押圧量を上記不均一に対応する
量だけ多くすることで、転写パターンの不均一な深さの
押圧をバッファ層によって吸収させることができるの
で、前記デバイス材料層全体を型部材によって確実に型
押処理することができる。つまり、所定の立体的形状分
布を有しマイクロデバイスの本体部分となるデバイス層
を一括して確実に形成することができる。この際、型部
材の押圧によって前記デバイス材料層に所定の立体的形
状分布を付与しているので、リソグラフィプロセス等を
用いる場合に比較して、製造コストを低く抑えることが
できる。また、このように型部材の押圧を用いるので、
比較的簡単な工程で形状の一括転写が可能になり、製造
処理におけるスループットを高めることができる。
【0015】また、上記方法の具体的な態様では、前記
バッファ層と前記デバイス層との間に所定の条件で溶解
する犠牲層を形成する工程と、前記第3工程の後に、前
記デバイス層を転写台表面側に接触させて当該転写台表
面側に付着させる工程と、前記所定の条件で犠牲層を溶
解する工程とを更に備える。この場合、デバイス層を一
括して簡易に転写台上に付着形成することができる。
【0016】また、本発明のマイクロデバイスの製造装
置は、支持台上に、所定の条件で溶解する犠牲層を形成
する犠牲層形成手段と、前記犠牲層に、前記所定の条件
で耐溶解性を有するデバイス材料層を積層するデバイス
材料層形成手段と、所定の転写パターンを加工した型部
材を有し、当該型部材の押圧により、前記デバイス材料
層に前記所定の転写パターンに対応する所定の立体的形
状分布を付与してデバイス層とするデバイス層形成手段
と、転写台表面側に、前記デバイス層を接触させ、当該
転写台表面側に付着させる付着手段と、前記所定の条件
で犠牲層を溶解する溶解手段とを備える。
【0017】上記装置では、付着手段が、転写台表面側
に前記デバイス層を接触させ当該転写台表面側に付着さ
せ、溶解手段が、前記所定の条件で犠牲層を溶解するの
で、所定の立体的形状分布を有しマイクロデバイスの本
体部分となるデバイス層を一括して転写台表面側に付着
形成することができる。この際、型部材の押圧によって
前記デバイス材料層に所定の立体的形状分布を付与して
いるので、リソグラフィプロセス等を用いる場合に比較
して、製造コストを低く抑えることができる。また、こ
のように型部材の押圧を用いるので、比較的簡単な工程
で形状の一括転写が可能になり、製造処理におけるスル
ープットを高めることができる。
【0018】また、上記装置の具体的な態様では、前記
デバイス層形成手段は、転写パターンが異なる複数の型
部材を用いて複数の犠牲層から立体的形状分布が異なる
複数のデバイス層を形成し、前記転写手段は、前記複数
のデバイス層を前記転写台表面上に順次積層する。この
場合、複数のデバイス層を積層することによって3次元
的な構造を有するフォトニック結晶素子等のマイクロデ
バイスを簡易に形成することができる。
【0019】また、上記装置の別の具体的な態様では、
前記デバイス層形成手段が、前記複数の型部材を有する
ディスクを備え、当該ディスクの移動によって前記デバ
イス材料層に形成すべき転写パターンを選択する。この
場合、ディスクの移動によって型部材を送りながら、複
数のデバイス材料層に所望の立体的形状分布を順次付与
することができるので、製造装置の小型化や処理の迅速
化を図ることができる。なお、ディスクの移動は、ディ
スクの回転を含むが、回転に限られるものではなく、デ
ィスクを平行移動させることによって転写パターンを選
択することもできる。
【0020】また、上記装置のさらに別の具体的な態様
では、前記複数のデバイス層を相互に位置合わせするア
ライメント手段をさらに備える。この場合、精密な形状
精度のマイクロデバイスを形成することができる。
【0021】また、本発明に係る別のマイクロデバイス
の製造装置は、支持台上に、所定の厚さを有するバッフ
ァ層を形成するバッファ層形成手段と、前記バッファ層
の上側に、デバイス材料層を積層するデバイス材料層形
成手段と、所定の転写パターンを加工した型部材の押圧
により、前記デバイス材料層に前記所定の転写パターン
に対応する所定の立体的形状分布を付与してデバイス層
とするデバイス層形成手段とを備える。
【0022】上記装置では、バッファ層形成手段が、支
持台上に所定の厚さを有するバッファ層を形成するの
で、その後の第3工程で、前記デバイス材料層に前記型
部材の転写パターンが不均一な深さで押圧される可能性
があっても、型部材の押圧量を上記不均一に対応する量
だけ多くすることで、前記デバイス材料層全体を型部材
によって確実に型押処理することができる。つまり、所
定の立体的形状分布を有しマイクロデバイスの本体部分
となるデバイス層を一括して確実に形成することができ
る。この際、型部材の押圧によって前記デバイス材料層
に所定の立体的形状分布を付与しているので、リソグラ
フィプロセス等を用いる場合に比較して、製造コストを
低く抑えることができる。また、このように型部材の押
圧を用いるので、比較的簡単な工程で形状の一括転写が
可能になり、製造処理におけるスループットを高めるこ
とができる。
【0023】また、上記装置の具体的な態様では、前記
バッファ層と前記デバイス層との間に所定の条件で溶解
する犠牲層を形成する犠牲層形成手段と、前記デバイス
層を転写台表面側に接触させて当該転写台表面側に付着
させる付着手段と、前記所定の条件で犠牲層を溶解する
溶解手段とを更に備える。この場合、デバイス層を一括
して簡易に転写台上に付着形成することができる。
【0024】
【発明の実施の形態】以下、本発明に係るマイクロデバ
イスの製造装置及び方法の具体的な実施形態について図
面を参照しつつ説明する。
【0025】〔第1実施形態〕図1は、第1実施形態の
製造装置の全体構成を説明する図である。この製造装置
は、支持台である基板SUを複数収納するカセット部1
0と、カセット部10から搬出された各基板SU上に犠
牲層である薄膜状の金属層を形成する第1成膜装置20
と、第1成膜装置20で形成された金属層上にデバイス
材料層である薄膜状の樹脂層を積層する第2成膜装置3
0と、各基板SU上の樹脂層にプレス加工を施すことに
よってデバイス層をそれぞれ形成するスタンプ装置40
と、プレス加工によって各基板SU上に形成した各デバ
イス層をスタッカに付着させつつ順次積層するスタック
装置50と、これらの装置10、20、30、40、5
0間で基板SU等を搬送する搬送ロボット61を有する
搬送装置60とを備える。
【0026】カセット部10は、平板状の基板SUを複
数収容している。各基板SUは、マイクロデバイスを構
成すべく積層される複数のデバイス層に対応して設けら
れており、スタンプ装置40にてそれぞれにデバイス層
が形成される。なお、基板SUは、SUS等で形成され
ているが、SUS等の金属材料に代えてSi等の他の耐
食性の材料で形成することもできる。
【0027】第1成膜装置20は、例えば蒸着装置等で
構成される犠牲層形成手段であり、カセット部10から
搬出された各基板SU上にAl等からなる所望の厚さの
金属層(すなわち犠牲層)を形成することができる。
【0028】第2成膜装置30は、デバイス材料層形成
手段であり、高速で回転する基板SU上に樹脂材料を滴
下するスピンコートによって、基板SU表面の金属層上
に所望の厚さの樹脂層(すなわちデバイス材料層)を形
成する。この樹脂層は、揮発成分の蒸発等によって硬化
する。
【0029】スタンプ装置40は、光マイクロデバイス
を構成する複数のデバイス層に対応して複数の型部材を
形成したディスクを備える。このディスクは、これを回
転させつつスタンピングを行わせる型送りにより、各型
部材に形成された所定の転写パターンに対応する所定の
立体的形状分布を、複数の基板SU上の樹脂層にそれぞ
れ付与して複数の個別のデバイス層とする。
【0030】スタック装置50は、容器状のスタッカを
備え、このスタッカ内に、複数の基板SU上にそれぞれ
形成した複数のデバイス層をアライメントしつつ積層し
て3次元的な光マイクロデバイスを完成する。
【0031】搬送装置60は、まず各基板SUをカセッ
ト部10から第1成膜装置20に搬送して、各基板SU
上に金属層を形成させる。次に搬送装置60は、各基板
SUを第1成膜装置20から第2成膜装置30に搬送し
て金属層上に樹脂層を形成させる。次に搬送装置60
は、基板SUを第2成膜装置30からスタンプ装置40
に搬送して、各基板SU上の複合層を構成する樹脂層に
デバイス層をそれぞれ形成させる。次に搬送装置60
は、基板SUをスタンプ装置40からスタック装置50
に搬送して、各基板SU上のデバイス層をスタッカ内に
順次積層させて光マイクロデバイスを完成させる。
【0032】図2は、デバイス層形成手段であるスタン
プ装置40の内部構造を説明する図である。このスタン
プ装置40は、マイクロデバイスを構成する複数のデバ
イス層に対応する複数の型部材41a、41b、…を形
成したディスク41と、ディスク41を水平面内で回転
させる駆動装置42と、ディスク41に設けた各型部材
41a、41b、…に押圧すべき基板SUを保持する基
板ホルダ43と、基板SUを基板ホルダ43とともに昇
降移動させる昇降装置44とを備える。
【0033】ここで、基板ホルダ43は、複数の基板S
Uのいずれかを1つを保持することができる。また、デ
ィスク41は、所望の角度に回転可能になっており、基
板ホルダ43に保持された基板SUに所望の型部材41
a、41b、…を対向させることができる。この状態
で、基板ホルダ43を上昇させると、基板SU上の複合
層CLに型部材41a、41b、…の凹凸パターンが転
写され、この凹凸パターンに対応する立体的形状分布が
複合層CLに付与されてここにデバイス層が形成され
る。この際、例えば型部材41a、41b、…の窪みの
内側面形状と基板SUの外側面形状とを一致させてアラ
イメント手段とすること等により、各型部材41a、4
1b、と基板SUとの精密な位置合わせが可能になる。
【0034】図3は、ディスク41の構造を説明する裏
面図である。このディスク41は、3つの金型部分41
a〜41cを有する。
【0035】第1プレス型である第1型部材41aは、
正方形の窪みにラインアンドスペース・パターンSP1
を有し、光マイクロデバイスを構成する下側の第1デバ
イス層を形成する際の射出成形用の金型となる。ライン
状の凹部LD1は、フォトニックデバイス層を構成する
周期構造を形成するためのものであり、基板SU上の複
合層CLに立体的形状分布すなわち周期的な凹凸分布を
付与する。つまり、これらの凹部の間隔や高さは、サブ
μmから数μm程度となっており、プレス成形後の樹脂
層には、2次元的な周期パターンが形成される。
【0036】第2プレス型である第2型部材41bも、
正方形の窪みにラインアンドスペース・パターンSP2
を有し、光マイクロデバイスを構成する中間の第2デバ
イス層を形成する際のプレス成形用の金型となる。な
お、第2型部材41bのライン状の凹部LD2は、スタ
ンプに際して、第1型部材41aのライン状凹部LD1
と直交する方向に延びる。
【0037】第3プレス型である第3型部材41cも、
正方形の窪みにラインアンドスペース・パターンSP3
を有し、光マイクロデバイスを構成する上側の第3デバ
イス層を形成する際のプレス成形用の金型となる。な
お、第3型部材41cのライン状の凹部LD3は、スタ
ンプ時に第1型部材41aのライン状凹部LD1と平行
に延びる。
【0038】以上説明した各型部材41a〜41cは、
マイクロマシニング技術を利用した精密加工技術によっ
て形成される。
【0039】図4は、付着手段及び溶解手段であるスタ
ック装置50の内部構造を説明する図である。このスタ
ック装置50は、マイクロデバイスを構成する複数のデ
バイス層を積層するためのスタッカSTを保持するスタ
ッカホルダ51と、スタッカST内部に挿入される基板
SUを保持する基板ホルダ52と、基板SUを基板ホル
ダ52とともに昇降移動させる昇降装置53と、スタッ
カホルダ51の近傍に設置されて基板ホルダ52の上下
位置等を検出するアライメント手段であるセンサ54
と、センサ54の出力に基づいて基板ホルダ52の上下
位置等を監視して昇降装置53に制御情報を出力するセ
ンサ駆動装置55とを備える。なお、例えばスタッカS
Tの内側の側面形状と基板SUの周囲の側面形状とを一
致させてアライメント手段とすること等により、スタッ
カSTと基板SUとの水平面内での精密な位置合わせが
可能になる。
【0040】ここで、基板ホルダ52は、基板SUを吸
着保持することができる。この基板SUには、基板SU
上の複合層を加熱するためのヒータHEが埋め込まれて
おり、このヒータHEは、基板ホルダ52を介してヒー
タ制御装置56からの給電を受ける。これにより、基板
SU上の複合層を所望の温度に加熱することができる。
また、この基板SUには、溶剤供給ポートであるエッチ
ャントの導入口IPとエッチャントの排出口OPとが貫
通孔として形成されており、基板ホルダ52を介してエ
ッチャント供給装置57に接続されている。エッチャン
ト供給装置57からのエッチャントは、導入口IPを介
してスタッカSTと基板SUとの隙間の空間に導入さ
れ、この隙間空間の金属Alを溶かす。金属溶解後のエ
ッチャントは、排出口OPを経てエッチャント供給装置
57に戻される。
【0041】図5〜図8は、図1の装置を用いた光マイ
クロデバイスの製造方法を説明する図である。
【0042】まず、図5(a)に示すように、第1及び
第2成膜装置20、30にて、カセット部10から搬出
された第1基板SU1上に、数10〜数100nm(ナ
ノメートル)程度の厚さの金属層MLと、1μm程度の
厚さの樹脂層PLとを順次成膜することにより複合層C
Lとする。
【0043】次に、図5(b)〜(d)に示すように、
まずスタンプ装置40にて、第1基板SU1上の複合層
CLに周期的なパターンをプレス加工して、第1デバイ
ス層DL1とする。具体的には、まず第1基板SU1をス
タンプ装置40の基板ホルダ43に固定し、ディスク4
1を回転させて第1型部材41aを第1基板SU1に対
向させる(図5(b)参照)。次に、第1基板SU1を
第1型部材41aに押圧して転写パターンTP1を複合
層CLにプレス形成する(図5(c)参照)。この際、
転写パターンTP1の凸部が樹脂層PLを貫通するよう
にする。次に、第1型部材41aから第1基板SU1を
離間させる。これにより、転写パターンTPに対応する
凹凸パターンが樹脂層PLに転写されて第1デバイス層
DL1が得られる(図5(d)参照)。ここで、転写パ
ターンTP1の凸部が樹脂層PLを貫通するので、第1
デバイス層DL1は、樹脂層PLを不要な個所で除去し
たような孤立した突起の集合体となる。
【0044】次に、図6(a)、(b)に示すように、
スタック装置50にて、第1基板SU1上に形成された
第1デバイス層DL1をスタッカSTの底部に付着させ
る。具体的には、まず第1基板SU1をスタック装置5
0の基板ホルダ52に固定し、スタッカSTの底面ST
aと第1基板SU1上の複合層CLとを当接させる(図
6(a)参照)。次に、ヒータHEに給電しつつ、第1
基板SU1上の複合層CLを所望の温度に加熱する。こ
れにより、複合層CL上部の第1デバイス層DL1は、
そのガラス転位温度付近まで加熱され、そのままの配置
状態でスタッカSTの底面STaに付着する。これと同
時に、エッチャントの導入口IPからAl用のエッチャ
ントを導入することにより、複合層CL下部の金属層M
Lを溶解し除去することができる。最後に、第1基板S
U1を基板ホルダ52とともに降下させると、第1基板
SU1から第1デバイス層DL1がリリースされる(図6
(b)参照)。つまり、スタッカSTの底面STa上に
第1デバイス層DL1のラインアンドスペース・パター
ンが付着する。
【0045】以上のような第1デバイス層DL1の形成
と並行して、図7(a)〜図7(c)に示すように、第
1及び第2成膜装置20、30にて、カセット部10か
ら搬出された第2基板SU2上に、金属層ML及び樹脂
層PLからなる複合層CLを形成するとともに、スタン
プ装置40にて、第2基板SU2上の複合層CLに周期
的なパターンをプレス加工して、第2デバイス層DL2
とする。具体的には、まず複合層CL形成後の第2基板
SU2をスタンプ装置40の基板ホルダ43に固定し、
ディスク41を回転させて第2型部材41bを第2基板
SU2に対向させる(図7(a)参照)。次に、第2基
板SU2を第2型部材41bに押圧して転写パターンT
P2を複合層CLにプレス形成する(図7(b)参
照)。この際、転写パターンTP2の凸部が樹脂層PL
を貫通するようにする。次に、第2型部材41bから第
2基板SU2を離間させる。これにより、転写パターン
TPに対応する凹凸パターンが樹脂層PLに転写されて
第2デバイス層DL2が得られる(図7(c)参照)。
ここで、転写パターンTP2の凸部は、樹脂層PLを貫
通している。このため、第2デバイス層DL2は、紙面
に平行な方向に延びていることから図面に明確に表示で
きないが、樹脂層PLを不要な個所で除去したような孤
立した突起の集合体となる。
【0046】次に、図7(d)、(e)に示すように、
スタック装置50にて、第2基板SU2上に形成された
第2デバイス層DL2を第1デバイス層DL1に付着さ
せる。具体的には、まず第2基板SU2をスタック装置
50の基板ホルダ52に固定し、スタッカSTの底面S
Taに既に付着している第1デバイス層DL1と第2基
板SU2上の複合層CLとをアライメントしつつ当接さ
せる(図7(d)参照)。次に、ヒータHEに給電しつ
つ、第2基板SU2上の複合層CLを所望の温度に加熱
する。これにより、複合層CL上部の第2デバイス層D
L2は、そのガラス転位温度付近まで加熱され、そのま
まの配置状態で底面STa上の第1デバイス層DL1に
付着する。これと同時に、エッチャントの導入口IPか
らAl用のエッチャントを導入することにより、複合層
CL下部の金属層MLを溶解し除去することができる。
最後に、第1基板SU1を基板ホルダ52とともに降下
させると、第2基板SU2から第2デバイス層DL2がリ
リースされる(図7(e)参照)。つまり、スタッカS
Tの底面STa側の第1デバイス層DL1上に第2デバ
イス層DL2のラインアンドスペース・パターンが付着
する。
【0047】以上のような第2デバイス層DL2の形成
と並行して、図8(a)〜図8(c)に示すように、第
1及び第2成膜装置20、30にて、カセット部10か
ら搬出された第3基板SU3上に、金属層ML及び樹脂
層PLからなる複合層CLを形成するとともに、スタン
プ装置40にて、第3基板SU3上の複合層CLに周期
的なパターンをプレス加工して、第3デバイス層DL3
とする。具体的には、まず複合層CL形成後の第3基板
SU3をスタンプ装置40の基板ホルダ43に固定し、
ディスク41を回転させて第3型部材41cを第3基板
SU3に対向させる(図8(a)参照)。次に、第3基
板SU3を第3型部材41cに押圧して転写パターンT
P3を複合層CLにプレス形成する(図8(b)参
照)。この際、転写パターンTP3の凸部が樹脂層PL
を貫通するようにする。次に、第3型部材41cから第
3基板SU3を離間させる。これにより、転写パターン
TPに対応する凹凸パターンが樹脂層PLに転写されて
第3デバイス層DL3が得られる(図8(c)参照)。
ここで、転写パターンTP3の凸部は、樹脂層PLを貫
通している。このため、第3デバイス層DL3は、樹脂
層PLを不要な個所で除去したような孤立した突起の集
合体となる。
【0048】次に、図8(d)、(e)に示すように、
スタック装置50にて、第3基板SU3上に形成された
第3デバイス層DL3を第2デバイス層DL2に付着させ
る。具体的には、まず第3基板SU3をスタック装置5
0の基板ホルダ52に固定し、スタッカSTの底面ST
aに既に付着している第1及び第2デバイス層DL1、
DL2と第2基板SU2上の複合層CLとをアライメント
しつつ当接させる(図8(d)参照)。次に、ヒータH
Eに給電しつつ、第3基板SU3上の複合層CLを所望
の温度に加熱する。これにより、複合層CL上部の第3
デバイス層DL3は、そのガラス転位温度付近まで加熱
され、そのままの配置状態で底面STa上の第2デバイ
ス層DL2に付着する。これと同時に、エッチャントの
導入口IPからAl用のエッチャントを導入することに
より、複合層CL下部の金属層MLを溶解し除去するこ
とができる。最後に、第1基板SU1を基板ホルダ52
とともに降下させると、第3基板SU3から第3デバイ
ス層DL3がリリースされる(図8(e)参照)。つま
り、スタッカSTの底面STa側の第2デバイス層DL
2上に第3デバイス層DL3のラインアンドスペース・パ
ターンが付着する。
【0049】以上の工程により、スタッカSTの底部に
は、複数のデバイス層DL1〜DL3を積層した構造の光
マイクロデバイスMDが形成される。この光マイクロデ
バイスMDは、多数の微少な棒状部材からなる井桁状の
周期的構造を有する。以上の説明では、簡単のため3段
構造の井桁構造としているが、実際は以上のような工程
を繰返すことによって更に多数段の井桁構造とすること
ができる。このような3次元の周期的井桁構造は、3次
元フォトニック結晶となっており、井桁の周期を対象光
の波長の1/2程度のピッチとすることで、対象光に対
してフォトニックバンドギャップ(PBG)を形成する
ことができる。なお、上記実施形態では、簡便のため説
明を省略しているが、周期的井桁構造に適当な配置で連
続する欠陥を導入することにより、その連続する欠陥部
分の配置に対応する任意の形状の導波路や分岐・結合器
等の光素子を形成することができる。さらにこれらの光
素子を集積することにより、光集積回路とすることもで
きる。
【0050】以上のような集積型の光マイクロデバイス
MDは、波長多重通信(Dense Wavelength Division Mul
tiplexing:DWDM)に応用することができる。DWD
Mでは、1本の光ファイバ内に多くの波長の異なる信号
を流し、大容量化を図っているが、かかる通信のネット
ワーク化を効率的に進めるためには、局所地域において
も、これら異波長信号の合波、分波、スイッチング等に
必要な各種素子からなる微小サイズの光集積回路を敷設
して行く必要がある。フォトニック結晶から形成した上
記実施形態のような光マイクロデバイスは、光路を大き
く曲げても損失がほとんど生じないので、光素子自体を
コンパクトに形成することができ、さらに、光集積回路
の集積度を高めやすい。つまり、以上の実施形態で説明
した光マイクロデバイスの製造方法により、低コストか
つ高スループットで小型の光集積回路を量産できるの
で、DWDMを利用した通信網の局所地域における全光
化を進めることができる。なお、デバイス層DL1〜D
L3の形成に際しては、DWDMの各波長に対応する周
期でフォトニック結晶のパターンを形成する。これによ
り、異波長信号の合波、分波、スイッチング等が可能に
なる。
【0051】〔第2実施形態〕以下、第2実施形態に係
るマイクロデバイスの製造装置及び方法について説明す
る。なお、第2実施形態の装置及び方法は第1実施形態
を変形したものであり同一部分には同一の符号を付して
重複説明を省略する。
【0052】図9(a)は、第2実施形態の製造方法で
基板SU1(SU2、SU3)上に形成する複合層CLの
構造を説明する図である。この場合、金属層MLのさら
に下側に樹脂製の100μm程度の厚さのバッファ層B
Lを設けている。なお、バッファ層BLは、図1の第2
成膜装置30と同様の成膜装置であるバッファ層形成手
段によって形成することができる。
【0053】図9(b)、(c)は、バッファ層BLを
設ける理由を説明する図である。スタンプ装置40の型
部材41a〜41cと基板SU1〜SU3とは、スタンピ
ングに際して、型部材41a〜41cの一端(図9
(a)参照)から他端(図9(b)参照)にかけて軸方
向位置に関し最大で50μm程度のずれが生じる場合が
ある。そこで、100μm程度のバッファ層BLを設け
ておけば、樹脂層PLを確実に除去でき、所望の分布の
デバイス層DL1〜DL3をスタッカST底部に積層する
ことができる。
【0054】〔第3実施形態〕図10は、第3実施形態
の製造方法で用いるスタンプ装置40のディスク141
を説明する図である。この場合、光マイクロデバイスで
はなく、DNAチップを形成することができる。このた
め、ディスク141に形成している型部材141a〜1
41dも、DNAチップ等ライフサイエンス応用の微小
液体素子を構成する溝やメッシュ状のパターンとなって
いる。
【0055】以上、実施形態に即して本発明を説明した
が、本発明は上記実施形態に限定されるものではない。
例えば上記実施形態では、単一のスタッカST中に光マ
イクロデバイスを形成しているが、複数のスタッカST
中にそれぞれ光マイクロデバイスを形成し、各スタッカ
STを配列したり、光源、スイッチ等を組み込めば多様
な機能のオプティカル・ベンチを実現することができ
る。この際、各スタッカSTの配置等を位置センサやア
クチュエータで調節する構成とすることができる。
【0056】また、上記実施形態で用いた型部材41a
〜41c、141a〜141dは、その立体的な凹凸形
状を変更することにより、フォトニックデバイスやDN
Aチップ以外の他のマイクロデバイス層とすることもで
きる。すなわち、バイオケミカル分野等における各種分
析・処理を一括して行うラブ・オン・チップ、ガスや流
体の分析を行うマクロ・クロマトグラフィ等を形成する
際に、上記実施形態の型部材41a〜41cと同様の金
型を利用したスタンピング、スタッカSTを利用した積
層とリリース等を利用することにより、必要な3次元的
形状を得ることができる。さらに、上記実施形態のよう
な型部材41a〜41cと同様の金型を利用したスタン
ピング、スタッカSTを利用した積層とリリース等の組
み合わせは、マイクロ・ポンプ、マイクロ光センサ、各
種パワーMEMSパーツ等の作製にも活用することがで
きる。
【0057】また、上記実施形態では、スタッカSTと
基板SU1(SU2、SU3)との位置合わせをこれらの
嵌め合わせによるパッシブなアライメントとして行って
いるが、基板ホルダ52等に位置センサやアクチュエー
タを適宜組み込んで、アクティブなアライメントをイン
ラインで行いつつデバイス層DL1〜DL3を積層するこ
ともできる。スタンピングに際し、型部材41a〜41
cと基板SU1(SU2、SU3)との位置合わせも、基
板ホルダ43等に位置センサやアクチュエータを適宜組
み込んで、アクティブなアライメントをインラインで行
うことができる。
【0058】
【発明の効果】以上の説明から明らかなように、本発明
のマイクロデバイスの製造方法及び装置によれば、所定
の立体的形状分布を有しマイクロデバイスの本体部分と
なるデバイス層を一括して転写台表面上に付着形成する
ことができる。この際、型部材の押圧によって前記デバ
イス材料層に所定の立体的形状分布を付与していいるの
で、リソグラフィプロセス等を用いる場合に比較して、
製造コストを低く抑えることができる。また、このよう
に型部材の押圧を用いるので、比較的簡単な工程で形状
の一括転写が可能になり、製造処理におけるスループッ
トを高めることができる。
【0059】また、本発明の別のマイクロデバイスの製
造方法及び装置によれば、バッファ層形成手段が、支持
台上に所定の厚さを有するバッファ層を形成するので、
所定の立体的形状分布を有しマイクロデバイスの本体部
分となるデバイス層を一括して確実に形成することがで
きる。この際、型部材の押圧によって前記デバイス材料
層に所定の立体的形状分布を付与しているので、リソグ
ラフィプロセス等を用いる場合に比較して、製造コスト
を低く抑えることができる。また、このように型部材の
押圧を用いるので、比較的簡単な工程で形状の一括転写
が可能になり、製造処理におけるスループットを高める
ことができる。
【図面の簡単な説明】
【図1】第1実施形態に係る光マイクロデバイスの製造
装置の構成を説明するブロック図である。
【図2】図1の装置のうち、スタンプ装置の内部構造を
説明する図である。
【図3】図1の装置のうち、スタック装置の内部構造を
説明する図である。
【図4】図2の装置で用いられるディスクの構造を説明
する裏面図である。
【図5】(a)〜(d)は、図1の装置を用いたマイク
ロデバイスの製造方法を説明する図である。
【図6】(a)(b)は、図1の装置を用いたマイクロ
デバイスの製造方法を説明する図である。
【図7】(a)〜(e)は、図1の装置を用いたマイク
ロデバイスの製造方法を説明する図である。
【図8】(a)〜(e)は、図1の装置を用いたマイク
ロデバイスの製造方法を説明する図である。
【図9】(a)〜(c)は、第2実施形態により得たマ
イクロデバイスの構造を説明する図である。
【図10】第3実施形態により得たマイクロデバイスの
構造を説明する図である。
【符号の説明】
10 カセット部 20 第1成膜装置 30 第2成膜装置 40 スタンプ装置 41 ディスク 41a〜41c 型部材 50 スタック装置 60 搬送装置 56 ヒータ制御装置 57 エッチャント供給装置 60 搬送装置 61 搬送ロボット MD 光マイクロデバイス DL1〜DL3 デバイス層 ML 金属層 PL 樹脂層 SU1〜SU3 基板 HE ヒータ IP 導入口 OP 排出口 ST スタッカ

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 支持台上に、所定の条件で溶解する犠牲
    層を形成する第1工程と、 前記犠牲層に、前記所定の条件で耐溶解性を有するデバ
    イス材料層を積層する第2工程と、 所定の転写パターンを加工した型部材の押圧により、前
    記デバイス材料層に前記所定の転写パターンに対応する
    所定の立体的形状分布を付与してデバイス層とする第3
    工程と、 転写台表面側に、前記デバイス層を接触させ、当該転写
    台表面側に付着させる第4工程と、 前記所定の条件で犠牲層を溶解する第5工程とを備える
    マイクロデバイスの製造方法。
  2. 【請求項2】 転写パターンが異なる複数の型部材を用
    いて前記第1工程乃至第5工程を繰返すことにより、立
    体的形状分布が異なる複数のデバイス層を前記転写台表
    面上に順次積層することを特徴とする請求項1記載のマ
    イクロデバイスの製造方法。
  3. 【請求項3】 アライメント手段により、前記複数のデ
    バイス層を相互に位置合わせすることを特徴とする請求
    項2記載のマイクロデバイスの製造方法。
  4. 【請求項4】 前記犠牲層は、金属材料からなり、前記
    第5工程でエッチングによって除去されることを特徴と
    する請求項1から請求項3のいずれか記載のマイクロデ
    バイスの製造方法。
  5. 【請求項5】 前記デバイス材料層は、樹脂材料からな
    ることを特徴とする請求項1から請求項4のいずれか記
    載のマイクロデバイスの製造方法。
  6. 【請求項6】 前記第4工程で、前記樹脂材料を加熱す
    ることによって前記デバイス層を前記転写台表面側に付
    着させることを特徴とする請求項5記載のマイクロデバ
    イスの製造方法。
  7. 【請求項7】 支持台上に、所定の厚さを有するバッフ
    ァ層を形成する第1工程と、 前記バッファ層の上側に、デバイス材料層を積層する第
    2工程と、 所定の転写パターンを加工した型部材の押圧により、前
    記デバイス材料層に前記所定の転写パターンに対応する
    所定の立体的形状分布を付与してデバイス層とする第3
    工程とを備えるマイクロデバイスの製造方法。
  8. 【請求項8】 前記バッファ層と前記デバイス層との間
    に所定の条件で溶解する犠牲層を形成する工程と、前記
    第3工程の後に、前記デバイス層を転写台表面側に接触
    させて当該転写台表面側に付着させる工程と、前記所定
    の条件で犠牲層を溶解する工程とを更に備えることを特
    徴とする請求項7記載のマイクロデバイスの製造方法。
  9. 【請求項9】 支持台上に、所定の条件で溶解する犠牲
    層を形成する犠牲層形成手段と、 前記犠牲層に、前記所定の条件で耐溶解性を有するデバ
    イス材料層を積層するデバイス材料層形成手段と、 所定の転写パターンを加工した型部材を有し、当該型部
    材の押圧により、前記デバイス材料層に前記所定の転写
    パターンに対応する所定の立体的形状分布を付与してデ
    バイス層とするデバイス層形成手段と、 転写台表面側に、前記デバイス層を接触させ、当該転写
    台表面側に付着させる付着手段と、 前記所定の条件で犠牲層を溶解する溶解手段とを備える
    マイクロデバイスの製造装置。
  10. 【請求項10】 前記デバイス層形成手段は、転写パタ
    ーンが異なる複数の型部材を用いて複数の犠牲層から立
    体的形状分布が異なる複数のデバイス層を形成し、前記
    転写手段は、前記複数のデバイス層を前記転写台表面上
    に順次積層することを特徴とする請求項9記載のマイク
    ロデバイスの製造装置。
  11. 【請求項11】 前記デバイス層形成手段は、前記複数
    の型部材を有するディスクを備え、当該ディスクの移動
    によって前記デバイス材料層に形成すべき転写パターン
    を選択することを特徴とする請求項10記載のマイクロ
    デバイスの製造装置。
  12. 【請求項12】 前記複数のデバイス層を相互に位置合
    わせするアライメント手段をさらに備えることを特徴と
    する請求項10及び請求項11のいずれか記載のマイク
    ロデバイスの製造装置。
  13. 【請求項13】 支持台上に、所定の厚さを有するバッ
    ファ層を形成するバッファ層形成手段と、 前記バッファ層の上側に、デバイス材料層を積層するデ
    バイス材料層形成手段と、 所定の転写パターンを加工した型部材の押圧により、前
    記デバイス材料層に前記所定の転写パターンに対応する
    所定の立体的形状分布を付与してデバイス層とするデバ
    イス層形成手段とを備えるマイクロデバイスの製造装
    置。
  14. 【請求項14】 前記バッファ層と前記デバイス層との
    間に所定の条件で溶解する犠牲層を形成する犠牲層形成
    手段と、前記デバイス層を転写台表面側に接触させて当
    該転写台表面側に付着させる付着手段と、前記所定の条
    件で犠牲層を溶解する溶解手段とを更に備えることを特
    徴とする請求項13記載のマイクロデバイスの製造装
    置。
JP2001125940A 2001-04-24 2001-04-24 マイクロデバイスの製造方法及び装置 Pending JP2002323632A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001125940A JP2002323632A (ja) 2001-04-24 2001-04-24 マイクロデバイスの製造方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001125940A JP2002323632A (ja) 2001-04-24 2001-04-24 マイクロデバイスの製造方法及び装置

Publications (1)

Publication Number Publication Date
JP2002323632A true JP2002323632A (ja) 2002-11-08

Family

ID=18975065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001125940A Pending JP2002323632A (ja) 2001-04-24 2001-04-24 マイクロデバイスの製造方法及び装置

Country Status (1)

Country Link
JP (1) JP2002323632A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540684B1 (ko) * 2003-08-27 2006-01-10 한국전자통신연구원 광섬유 결합에 유리한 고분자 광자결정 슬랩 도파로 구조및 그제조 방법
US7151883B2 (en) 2004-10-08 2006-12-19 Hewlett-Packard Development Company, L.P. Photonic crystal device and methods
US7153360B2 (en) 2003-12-16 2006-12-26 Hewlett-Packard Development Company, Lp. Template and methods for forming photonic crystals
US7255805B2 (en) 2004-01-12 2007-08-14 Hewlett-Packard Development Company, L.P. Photonic structures, devices, and methods
JP2009271559A (ja) * 2009-08-19 2009-11-19 Fujikura Ltd 光ファイバグレーティング作製方法
US7777403B2 (en) 2004-01-28 2010-08-17 Hewlett-Packard Development Company, L.P. Photonic-crystal filament and methods

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100540684B1 (ko) * 2003-08-27 2006-01-10 한국전자통신연구원 광섬유 결합에 유리한 고분자 광자결정 슬랩 도파로 구조및 그제조 방법
US7153360B2 (en) 2003-12-16 2006-12-26 Hewlett-Packard Development Company, Lp. Template and methods for forming photonic crystals
US7255805B2 (en) 2004-01-12 2007-08-14 Hewlett-Packard Development Company, L.P. Photonic structures, devices, and methods
US7608194B2 (en) 2004-01-12 2009-10-27 Hewlett-Packard Development Company, L.P. Photonic structures, devices, and methods
US7777403B2 (en) 2004-01-28 2010-08-17 Hewlett-Packard Development Company, L.P. Photonic-crystal filament and methods
US7151883B2 (en) 2004-10-08 2006-12-19 Hewlett-Packard Development Company, L.P. Photonic crystal device and methods
JP2009271559A (ja) * 2009-08-19 2009-11-19 Fujikura Ltd 光ファイバグレーティング作製方法
JP4547460B2 (ja) * 2009-08-19 2010-09-22 株式会社フジクラ 光ファイバグレーティング作製方法

Similar Documents

Publication Publication Date Title
US7771630B2 (en) Precise fabrication of polymer microlens arrays
US7094304B2 (en) Method for selective area stamping of optical elements on a substrate
US8192637B2 (en) Method and apparatus for imprinting microstructure and stamper therefor
US20100035052A1 (en) Polyimide substrate bonded to other substrate
US20040190851A1 (en) Two-dimensional optical element arrays
US7796336B2 (en) Lens, lens array and method for making lens array
JP2002323632A (ja) マイクロデバイスの製造方法及び装置
US7736550B2 (en) Method of manufacturing an optical device by means of a replication method
JP2007505747A (ja) マイクロ構造デバイス及びその製造方法
JP5731507B2 (ja) 光学部品または光学層スタックの構造を製造するための方法
US20080217819A1 (en) Micro/Nano-Pattern Film Contact Transfer Process
EP1326112A2 (en) Laser array and method of making same
EP1321784A2 (en) Fiber optic array and method of making of fiducial marks
US6816653B2 (en) Passive alignment of optical fibers with optical elements
US20030174383A1 (en) Optical micro-electromechanical systems (MEMS) devices and methods of making same
JP2002323631A (ja) マイクロデバイスの製造方法及び装置
US20050151285A1 (en) Method for manufacturing micromechanical structures
KR102267904B1 (ko) 유리전이온도를 이용한 미세구조체 전사방법 및 이를 이용하여 제작된 미세구조체 소자
JP2001116944A (ja) 平面光回路に光結合器を付加する方法及び平面光回路
KR20220130767A (ko) 기준 표면을 사용한 광자 시스템 컴포넌트의 정렬
US6574412B2 (en) Method for positioning optical fibers
JP3140247B2 (ja) 光ファイバアレイの製造方法
JP2004226632A (ja) 接合基板及び光回路基板並びにその製造方法
US20040234231A1 (en) Manufacturing method for three-dimensional structural body
JP2004009183A (ja) マイクロデバイスの製造方法