JP2002305365A - Multilayer printed wiring board and manufacturing method therefor - Google Patents

Multilayer printed wiring board and manufacturing method therefor

Info

Publication number
JP2002305365A
JP2002305365A JP2001107120A JP2001107120A JP2002305365A JP 2002305365 A JP2002305365 A JP 2002305365A JP 2001107120 A JP2001107120 A JP 2001107120A JP 2001107120 A JP2001107120 A JP 2001107120A JP 2002305365 A JP2002305365 A JP 2002305365A
Authority
JP
Japan
Prior art keywords
capacitor electrode
capacitor
insulating layer
wiring board
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001107120A
Other languages
Japanese (ja)
Inventor
Shigeru Uchiumi
茂 内海
Seiji Oka
誠次 岡
Hirofumi Fujioka
弘文 藤岡
Satoshi Yanagiura
聡 柳浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001107120A priority Critical patent/JP2002305365A/en
Publication of JP2002305365A publication Critical patent/JP2002305365A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board which is easily manufactured and incorporates the stable capacitor of large capacity or a circuit element using the capacitor. SOLUTION: The board has a first conductive layer 101 which is formed on a first base material 2 and includes a first capacitor electrode 3, a first insulating layer 103 which is laminated on the first conductive layer 101 and in which adhesive 7 is applied to both faces of a film-like dielectric material 6 and a second conductive layer 102 which is laminated on the first insulating layer 103 and includes a second capacitor electrode 5 arranged in a place confronted with the first capacitor electrode 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、多層プリント配
線基板(PCB:Printed Circuit Board)の構造およ
びその製造方法に関し、より詳しくは、コンデンサまた
はコンデンサ機能を利用した受動素子(フィルタあるい
は方向性結合器等)を内蔵した多層プリント配線基板の
構造およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a multilayer printed circuit board (PCB) and a method of manufacturing the same, and more particularly, to a capacitor or a passive element (filter or directional coupler using a capacitor function). Etc.) and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図15は、例えば特開平8−12530
2号公報に示された印刷コンデンサが内蔵された従来の
多層プリント配線基板の印刷コンデンサ部分の構成を示
す断面図である。図において、90は多層プリント配線
基板の基材となる銅張積層板、91は銅張積層板(基
材)90の表面に形成された銅箔の回路パターン(配線
パターン)からなる第1の導電体層、92は第1の導電
体層91の上に誘電塗料または誘電ペーストによって形
成された誘電体層、93は導電塗料層で形成された第2
の導電体層である。なお、91aは、第1の導電体層9
1の一部であって、印刷コンデンサ94の第1のコンデ
ンサ電極を示しており、また、93aは、第2の導電体
層93の一部であって、印刷コンデンサ94の第2のコ
ンデンサ電極を示している。
2. Description of the Related Art FIG.
FIG. 2 is a cross-sectional view illustrating a configuration of a printing capacitor portion of a conventional multilayer printed wiring board in which a printing capacitor disclosed in Japanese Patent Publication No. 2 is incorporated. In the figure, reference numeral 90 denotes a copper-clad laminate serving as a base material of a multilayer printed wiring board, and reference numeral 91 denotes a first circuit pattern (wiring pattern) of copper foil formed on the surface of the copper-clad laminate (base material) 90. A conductor layer 92 is a dielectric layer formed on the first conductor layer 91 by a dielectric paint or a dielectric paste, and 93 is a second dielectric layer formed of a conductive paint layer.
Of the conductive layer. Note that 91a is the first conductor layer 9
1, a first capacitor electrode of the print capacitor 94 is shown, and 93a is a part of the second conductor layer 93 and is a second capacitor electrode of the print capacitor 94. Is shown.

【0003】94は、第1の導電体層91に含まれる第
1のコンデンサ電極91a、誘電体層92、および第2
の導電体層93に含まれる第2のコンデンサ電極93a
によって構成される印刷コンデンサである。なお、図示
はされていないが、銅張積層板(基材)90の上には、
複数の印刷コンデンサが形成されている。また、91b
で示した部分は、第1の導電体層91の一部であって、
印刷コンデンサ94の第2のコンデンサ電極93aが接
続される接続部であり、張積層板(基材)90の表面に
形成されている。
[0004] Reference numeral 94 denotes a first capacitor electrode 91a, a dielectric layer 92, and a second capacitor electrode 91 included in the first conductor layer 91.
Capacitor electrode 93a included in the conductor layer 93 of FIG.
Is a printing capacitor composed of: Although not shown, on the copper-clad laminate (base material) 90,
A plurality of printing capacitors are formed. Also, 91b
The portion indicated by is a part of the first conductor layer 91,
This is a connection portion to which the second capacitor electrode 93a of the printing capacitor 94 is connected, and is formed on the surface of the laminated substrate (base material) 90.

【0004】上述した従来の多層プリント配線基板にお
ける印刷コンデンサ94では、銅張積層板からなる基材
90上に銅箔からなる第1の導電体層91の一部として
第1のコンデンサ電極91aを形成し、次に、この第1
の導電体層91の上に誘電塗料あるいは誘電体ペースト
を印刷して誘電体層92を形成し、さらに、誘電体層9
2の上に導電性塗料を用いて第2の導電体層93の一部
として第2のコンデンサ電極93aを順次に形成する。
銅箔からなる第1のコンデンサ電極91aは、表面が平
面であって凸凹がないため、第1のコンデンサ電極91
aが誘電体層92の内部に入り込む事はなく、印刷コン
デンサ94の容量が低下するのを防止することでき、比
較的容量の大きな印刷コンデンサを形成することができ
る。
In the above-described printed capacitor 94 of the conventional multilayer printed wiring board, a first capacitor electrode 91a is formed as a part of a first conductor layer 91 made of copper foil on a base material 90 made of a copper-clad laminate. Forming, then this first
The dielectric layer 92 is formed by printing a dielectric paint or a dielectric paste on the conductive layer 91 of FIG.
A second capacitor electrode 93a is sequentially formed as a part of the second conductor layer 93 on the second capacitor 2 using a conductive paint.
Since the first capacitor electrode 91a made of copper foil has a flat surface and no irregularities, the first capacitor electrode 91a
Since a does not enter the inside of the dielectric layer 92, it is possible to prevent the capacity of the print capacitor 94 from decreasing, and to form a print capacitor having a relatively large capacity.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
たような従来の印刷法によって形成されるコンデンサの
誘電体層92は、層厚の制御が困難であるため、薄く均
一な膜厚を有した誘電体層が得にくく、安定した大容量
を得る事が困難であった。また、誘電体層92を印刷す
る工程の前と、導電性塗料層としての第2の導電体層9
3を塗る工程の前に、第1のコンデンサ電極91aをお
よび第2のコンデンサ電極93aを洗浄しなければなら
ず、製造手順も煩雑であるなどの問題点があった。この
発明は、上記のような問題点を解決するためになされた
ものであり、製造方法が容易であり、かつ、ばらつきが
少なく安定した大容量のコンデンサ、あるいはそれを利
用した回路素子が内蔵された多層プリント配線基板およ
びその製造方法を得ることを目的とする。
However, since it is difficult to control the thickness of the dielectric layer 92 of the capacitor formed by the conventional printing method as described above, the dielectric layer 92 has a small and uniform thickness. It was difficult to obtain a body layer, and it was difficult to obtain a stable large capacity. Further, before the step of printing the dielectric layer 92, the second conductive layer 9 as a conductive paint layer is used.
Before the step of applying No.3, the first capacitor electrode 91a and the second capacitor electrode 93a have to be washed, which has a problem that the manufacturing procedure is complicated. The present invention has been made in order to solve the above-described problems, and has a built-in large-capacity capacitor which is easy to manufacture and has a small variation and is stable, or a circuit element using the same. And a method of manufacturing the same.

【0006】[0006]

【課題を解決するための手段】この発明に係る多層プリ
ント配線基板は、第1の基材の上に形成され、第1のコ
ンデンサ電極を含む第1の導電体層と、第1の導電体層
に積層され、フィルム状の誘電体材の両面に接着剤が塗
布された第1の絶縁層と、第1の絶縁層に積層され、第
1のコンデンサ電極と対向する位置に配置される第2の
コンデンサ電極を含む第2の導電体層とを備えたもので
ある。
A multilayer printed wiring board according to the present invention is formed on a first base material and includes a first conductor layer including a first capacitor electrode, and a first conductor layer. A first insulating layer laminated on the first layer and having an adhesive applied to both surfaces of a film-shaped dielectric material; and a first insulating layer laminated on the first insulating layer and arranged at a position facing the first capacitor electrode. And a second conductor layer including the second capacitor electrode.

【0007】また、この発明に係る多層プリント配線基
板の第1のコンデンサ電極は、第1の絶縁層の誘電体材
に接触するとともに、第1の基材と第1の絶縁層の誘電
体材との間隙に接着材が充填されているものである。
Further, the first capacitor electrode of the multilayer printed wiring board according to the present invention is in contact with the dielectric material of the first insulating layer, and the dielectric material of the first base material and the first insulating layer. Is filled with an adhesive.

【0008】また、この発明に係る多層プリント配線基
板の第2の導電体層は、第2の基材の上に形成されてい
るものである。
Further, the second conductive layer of the multilayer printed wiring board according to the present invention is formed on the second base material.

【0009】また、この発明に係る多層プリント配線基
板の第2の導電体層に含まれる第2のコンデンサ電極
は、第1の絶縁層の誘電体材に接触するとともに、第2
の基材と第1の絶縁層の誘電体材との間隙には接着材が
充填されているものである。
Further, the second capacitor electrode included in the second conductor layer of the multilayer printed wiring board according to the present invention is in contact with the dielectric material of the first insulating layer and has the second capacitor electrode.
The gap between the base material and the dielectric material of the first insulating layer is filled with an adhesive.

【0010】また、この発明に係る多層プリント配線基
板は、第1のコンデンサ電極と第2のコンデンサ電極と
に挟まれている第1の絶縁層の一部の領域を所定の誘電
率を有した誘電体で置換したものである。
Further, in the multilayer printed wiring board according to the present invention, a part of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode has a predetermined dielectric constant. It is replaced with a dielectric.

【0011】また、この発明に係る多層プリント配線基
板は、第2の導電体層に積層され、フィルム状の誘電体
材の両面に接着剤が塗布された第2の絶縁層と、第2の
絶縁層に積層され、第2のコンデンサ電極と対向する位
置に配置される第3のコンデンサ電極を含む第3の導電
体層とをさらに備え、基材の垂直方向に電気的に接続さ
れた複数個のコンデンサが積層されているものである。
[0011] The multilayer printed wiring board according to the present invention further comprises a second insulating layer laminated on the second conductive layer and having an adhesive applied to both surfaces of a film-shaped dielectric material; A third conductive layer including a third capacitor electrode, which is stacked on the insulating layer and arranged at a position facing the second capacitor electrode, and further comprising: The capacitors are stacked.

【0012】また、この発明に係る多層プリント配線基
板は、第1の導電体層にインダクタとなる配線が形成さ
れるとともに、第2の基材を介して第2のコンデンサ電
極と電気的に接続されたグランド層が形成され、インダ
クタとなる配線と第1の導電体層に含まれる第1のコン
デンサ電極とが接続されてフィルタ回路が構成されてい
るものである。
Further, in the multilayer printed wiring board according to the present invention, a wiring serving as an inductor is formed on the first conductive layer, and is electrically connected to the second capacitor electrode via the second base material. A ground layer is formed, and a wiring serving as an inductor is connected to a first capacitor electrode included in the first conductor layer to form a filter circuit.

【0013】また、この発明に係る多層プリント配線基
板は、第1の基材の上に積層され、第1の結合線路とな
る第1の配線パターンを含む第1の導電体層と、第1の
導電体層に積層され、フィルム状の誘電体材の両面に接
着剤が塗布された第1の絶縁層と、第1の絶縁層に積層
され、第1の配線パターンと対向する位置に配置される
第2の結合線路となる第2の配線パターンを含む第2の
導電体層とを備えて、方向性結合器が構成されているも
のである。
Further, a multilayer printed wiring board according to the present invention has a first conductor layer including a first wiring pattern laminated on a first base material and serving as a first coupling line; A first insulating layer, which is laminated on the conductive layer and has a film-like dielectric material coated on both sides with an adhesive, and a first insulating layer, which is laminated on the first insulating layer and arranged at a position facing the first wiring pattern. And a second conductor layer including a second wiring pattern serving as a second coupling line to be formed, thereby forming a directional coupler.

【0014】この発明に係る多層プリント配線基板の製
造方法は、第1の基材に第1のコンデンサ電極を含む第
1の導電体層を形成する工程と、第1の導電体層にフィ
ルム状の誘電体材の両面に接着剤が塗布された第1の絶
縁層を積層する工程と、第1の絶縁層に第1のコンデン
サ電極と対向する位置に配置される第2のコンデンサ電
極を含む第2の導電体層を積層する工程とを有したもの
である。
According to a method of manufacturing a multilayer printed wiring board according to the present invention, a step of forming a first conductor layer including a first capacitor electrode on a first base material; Laminating a first insulating layer coated with an adhesive on both surfaces of a dielectric material, and a second capacitor electrode disposed on the first insulating layer at a position facing the first capacitor electrode. Laminating a second conductor layer.

【0015】また、この発明に係る多層プリント配線基
板の製造方法は、第1の基材に第1のコンデンサ電極を
含む第1の導電体層を形成する工程と、第2の基材に第
1のコンデンサ電極と対応する第2のコンデンサ電極を
含む第2の導電体層を形成する工程と、フィルム状の誘
電体材の両面に接着剤が塗布された第1の絶縁層を挟
み、かつ、第1のコンデンサ電極と第2のコンデンサ電
極を対向させて、第1の導電体層と第2の導電体層を積
層する工程とを有したものである。
Further, according to a method of manufacturing a multilayer printed wiring board according to the present invention, a step of forming a first conductor layer including a first capacitor electrode on a first base material; Forming a second conductive layer including a second capacitor electrode corresponding to the first capacitor electrode, sandwiching a first insulating layer having an adhesive applied to both surfaces of a film-shaped dielectric material, and Laminating the first conductor layer and the second conductor layer with the first capacitor electrode and the second capacitor electrode facing each other.

【0016】また、この発明に係る多層プリント配線基
板の製造方法の第1の絶縁層は、第1のコンデンサ電極
と第2のコンデンサ電極とで挟まれた第1の絶縁層の一
部領域を所定の誘電率を有した誘電体で置換するもので
ある。
Further, in the method for manufacturing a multilayer printed wiring board according to the present invention, the first insulating layer includes a partial region of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode. It is replaced with a dielectric having a predetermined dielectric constant.

【0017】[0017]

【発明の実施の形態】以下、図面に基づいて本発明の一
実施の形態について説明する。なお、各図間において、
同一符号は同一あるいは相当のものを表す。 実施の形態1.図1は、この発明の実施の形態1による
多層プリント配線基板の構造を説明するための要部断面
図であり、より具体的にはコンデンサを内蔵した多層プ
リント配線基板のコンデンサ付近の断面図である。図に
おいて、1はコンデンサ、101は第1の導電体層、1
02は第2の導電体層、103は誘電体層である第1の
絶縁層である。また、2は第1の導電体層101を支持
する第1の基材、3は第1の基材2の表面に凸に形成さ
れ、第1の導電体層101に含まれる第1のコンデンサ
電極、4は第1の導電体層101中に含まれる配線、5
は第2の導電体層102中に含まれる第2のコンデンサ
電極である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In addition, between each figure,
The same reference numerals indicate the same or corresponding ones. Embodiment 1 FIG. FIG. 1 is a cross-sectional view of a main part for describing the structure of a multilayer printed wiring board according to Embodiment 1 of the present invention. More specifically, FIG. is there. In the figure, 1 is a capacitor, 101 is a first conductor layer, 1
02 is a second conductive layer, and 103 is a first insulating layer which is a dielectric layer. Further, reference numeral 2 denotes a first base material that supports the first conductive layer 101, and 3 denotes a first capacitor formed on the surface of the first base material 2 so as to be convex and included in the first conductive layer 101. The electrodes 4 are wirings included in the first conductor layer 101,
Is a second capacitor electrode included in the second conductor layer 102.

【0018】また、6は第1の絶縁層103を形成する
フィルム状の誘電体材である第1の高分子フィルム、7
は第1の高分子フィルム(即ち、フィルム状の誘電体
材)6の両面に塗布された接着剤であり、第1の絶縁層
103は第1の高分子フィルム(フィルム状の誘電体
材)6と接着剤7とで構成されている。なお、第1のコ
ンデンサ電極3と第2のコンデンサ電極5は第1の絶縁
層103を挟んで対向して配置されており、コンデンサ
1は、第1のコンデンサ電極3、第2のコンデンサ電極
5、およびこれら2つのコンデンサ電極間に挟まれる第
1の絶縁層(誘電体層)103より構成されている。接
着剤7は、当初は流動性を有しているが、加熱処理され
ることにより硬化し、第1の基材2の上に形成された第
1のコンデンサ電極3および配線4を含む第1の導電体
層101、フィルム状の誘電体材である第1の高分子フ
ィルム6、および第2のコンデンサ電極5を含む第2の
導電体層102を接着する。
Reference numeral 6 denotes a first polymer film, which is a film-like dielectric material for forming the first insulating layer 103;
Is an adhesive applied to both sides of the first polymer film (that is, a film-like dielectric material) 6, and the first insulating layer 103 is a first polymer film (a film-like dielectric material). 6 and an adhesive 7. Note that the first capacitor electrode 3 and the second capacitor electrode 5 are disposed to face each other with the first insulating layer 103 interposed therebetween, and the capacitor 1 includes the first capacitor electrode 3 and the second capacitor electrode 5. , And a first insulating layer (dielectric layer) 103 sandwiched between these two capacitor electrodes. The adhesive 7 has fluidity at first, but is cured by heat treatment, and includes a first capacitor electrode 3 and a wiring 4 formed on the first substrate 2. , A first polymer film 6 as a film-shaped dielectric material, and a second conductor layer 102 including a second capacitor electrode 5 are bonded.

【0019】図2および図3は、実施の形態1によるコ
ンデンサを内蔵した多層プリント配線基板の製造手順を
説明するための図であり、より具体的にはコンデンサを
内蔵した多層プリント配線基板に含まれるコンデンサ付
近の製造途中での要部断面図である。図2、図3におい
て、8は最終的に第2のコンデンサ電極5を含む第2の
導電体層102になる金属箔である。図4は、製造工程
において、接着剤7の厚さが厚すぎた場合に、第1の高
分子フィルム6と第1のコンデンサ電極3との間に発生
する接着剤7による間隙を説明するためのコンデンサ付
近の断面図である。図4において、51は第1の高分子
フィルム(フィルム状の誘電体材)6と第1のコンデン
サ電極3との間の接着剤による間隙である。
FIGS. 2 and 3 are views for explaining a manufacturing procedure of a multilayer printed wiring board having a built-in capacitor according to the first embodiment, and more specifically, are included in a multilayer printed wiring board having a built-in capacitor. FIG. 6 is a cross-sectional view of a main part near the capacitor to be manufactured in the middle of manufacturing. 2 and 3, reference numeral 8 denotes a metal foil that eventually becomes the second conductor layer 102 including the second capacitor electrode 5. FIG. 4 is a view for explaining a gap caused by the adhesive 7 generated between the first polymer film 6 and the first capacitor electrode 3 when the thickness of the adhesive 7 is too large in the manufacturing process. FIG. 3 is a cross-sectional view of the vicinity of the capacitor. In FIG. 4, reference numeral 51 denotes a gap formed by an adhesive between the first polymer film (film-like dielectric material) 6 and the first capacitor electrode 3.

【0020】また、図5は、接着剤7の厚さが薄すぎた
場合に、第1の基材2と接着剤7との間に発生する間隙
(即ち、空隙)を説明するためのコンデンサ付近の断面
図である。図5において、52は第1の基材2と第1の
高分子フィルム(フィルム状の誘電体材)6の間で接着
剤が満たされていない間隙(空隙)を示す。また、図6
は、第1の高分子フィルム6の融点もしくは軟化点が低
過ぎた場合に発生する第1の高分子フィルム6のへこみ
(凹み)を説明するためのコンデンサ付近の断面図であ
る。図6において、53は第1のコンデンサ電極3や配
線4による第1の高分子フィルム(フィルム状の誘電体
材)6のへこみ(凹み)部分を示している。
FIG. 5 shows a capacitor for explaining a gap (ie, a gap) generated between the first base material 2 and the adhesive 7 when the thickness of the adhesive 7 is too small. It is sectional drawing of a vicinity. In FIG. 5, reference numeral 52 denotes a gap (gap) between the first base material 2 and the first polymer film (film-like dielectric material) 6 that is not filled with the adhesive. FIG.
FIG. 5 is a cross-sectional view of the vicinity of a capacitor for explaining a dent (dent) of the first polymer film 6 that occurs when the melting point or softening point of the first polymer film 6 is too low. In FIG. 6, reference numeral 53 denotes a dent (depression) of the first polymer film (film-like dielectric material) 6 due to the first capacitor electrode 3 and the wiring 4.

【0021】図1に示したように、本実施の形態による
多層プリント配線基板におけるコンデンサ1は、第1の
導電体層101に含まれる第1のコンデンサ電極3と、
第2の導電体層102に含まれる第2のコンデンサ電極
5と、それらに挟まれた第1の絶縁層103(即ち、第
1の高分子フィルム6と接着材7)により構成されてお
り、第1のコンデンサ電極3は第1の絶縁層103の接
着剤7に埋没して、第1の高分子フィルム(フィルム状
の誘電体材)6に接触している。そのため、第1のコン
デンサ電極3と第2のコンデンサ電極5の間隔が狭まり
(即ち、第1のコンデンサ電極3と第2のコンデンサ電
極5の間の距離が小さくなり)、コンデンサの容量が大
きくなる。さらに、第1のコンデンサ電極3は第1の高
分子フィルム6に接触しているために、第1の基材2側
の接着剤7の厚さのバラツキはコンデンサの容量に関与
せず、コンデンサの容量のバラツキが減少する。
As shown in FIG. 1, the capacitor 1 in the multilayer printed wiring board according to the present embodiment includes a first capacitor electrode 3 included in a first conductive layer 101,
The second capacitor electrode 5 included in the second conductor layer 102, and the first insulating layer 103 (that is, the first polymer film 6 and the adhesive 7) sandwiched therebetween; The first capacitor electrode 3 is buried in the adhesive 7 of the first insulating layer 103 and is in contact with the first polymer film (film-like dielectric material) 6. Therefore, the distance between the first capacitor electrode 3 and the second capacitor electrode 5 is reduced (that is, the distance between the first capacitor electrode 3 and the second capacitor electrode 5 is reduced), and the capacitance of the capacitor is increased. . Further, since the first capacitor electrode 3 is in contact with the first polymer film 6, the variation in the thickness of the adhesive 7 on the first base material 2 side does not contribute to the capacity of the capacitor, and The variation in the capacity of the battery is reduced.

【0022】次に、本実施の形態による多層プリント配
線基板のコンデンサの製造手順について説明する。図2
に示すように、第1のコンデンサ電極3や配線4を含む
導電体(即ち、第1の導電体層101に相当)が表面に
形成された第1の基材2(図2(c))と、接着剤7が
両面に塗布された第1の高分子フィルム6(図2
(b))と、第2の導電体層となる金属箔8(図2
(a))をそれぞれ合わせて積層する。即ち、本実施の
形態による多層プリント基板の製造では、第1の基材2
に第1のコンデンサ電極3を含む第1の導電体層101
を形成する工程と、第1の導電体層101にフィルム状
の誘電体材(即ち、第1の高分子フィルム6)の両面に
接着剤7が塗布された第1の絶縁層103を積層する工
程と、第1の絶縁層103に第1のコンデンサ電極3と
対向する位置に配置される第2のコンデンサ電極5を含
む第2の導電体層102を積層する工程とを有してい
る。
Next, the procedure for manufacturing the capacitor of the multilayer printed wiring board according to the present embodiment will be described. FIG.
As shown in FIG. 2, a first substrate 2 (FIG. 2C) having a conductor including the first capacitor electrode 3 and the wiring 4 (that is, equivalent to the first conductor layer 101) formed on the surface thereof And a first polymer film 6 (FIG. 2) having an adhesive 7 applied to both sides thereof.
(B)) and a metal foil 8 serving as a second conductor layer (FIG. 2)
(A)) are laminated together. That is, in manufacturing the multilayer printed circuit board according to the present embodiment, the first base material 2
First conductive layer 101 including first capacitor electrode 3
And laminating a first insulating layer 103 in which an adhesive 7 is applied to both surfaces of a film-shaped dielectric material (that is, the first polymer film 6) on the first conductive layer 101. And a step of laminating the second conductor layer 102 including the second capacitor electrode 5 disposed on the first insulating layer 103 at a position facing the first capacitor electrode 3.

【0023】積層方法は一般的なプリント配線基板の積
層方法でかまわず、例えば、積層物に大気圧以上の圧力
がかけることのできる積層プレス機によって積層しても
よいし、減圧環境下で積層物をプレスする真空プレス機
によって積層してもよい。また、第1の基材2の表面上
に凸に形成された第1のコンデンサ電極3や配線4の材
料としては、凸に形成された配線4の高さをなるべく一
定にするため、銅や銀などの金属、または金属合金や導
電性樹脂が挙げられ、第1の基材2の材料は、配線4を
凸に形成したのちにも配線の支持基材として使用できる
ものであれば特に限定はされない。例えば、Niなどの
金属や高分子のフィルムを基材としそれに導電体を塗布
やメッキなどにより全面につけたものや、銅張積層板の
基材表面に銅のパターンを形成する、一般的なプリント
配線基板の製造方法により、第1の基材2と第1の基材
2の表面から凸に形成された第1のコンデンサ電極3や
配線4が得られる。
The laminating method may be a general method of laminating a printed wiring board. For example, the laminating may be performed by a laminating press capable of applying a pressure higher than the atmospheric pressure to the laminate, or may be performed under a reduced pressure environment. You may laminate | stack by the vacuum press machine which presses an object. In addition, as a material of the first capacitor electrode 3 and the wiring 4 formed on the surface of the first base material 2 in a convex shape, copper or copper is used in order to make the height of the wiring 4 formed in the convexity as uniform as possible. A metal such as silver, a metal alloy, or a conductive resin may be used. The material of the first base 2 is not particularly limited as long as the first base 2 can be used as a support base of the wiring even after the wiring 4 is formed to be convex. Is not done. For example, a general printed material that uses a metal or polymer film such as Ni as a base material and applies a conductor on the entire surface by coating or plating, or a copper pattern is formed on the surface of the base material of a copper-clad laminate The first substrate 2 and the first capacitor electrode 3 and the wiring 4 which are formed to be convex from the surface of the first substrate 2 are obtained by the method of manufacturing the wiring substrate.

【0024】第1の基材2の上に第1のコンデンサ電極
3や配線4を含む第1の導電体層101が形成され、さ
らに、第1の導電体層101の上に接着剤7が両面に塗
布された第1の高分子フィルム6(即ち、第1の絶縁層
103)を積層する。第1のコンデンサ電極3が第1の
基材2の上に凸に形成されているため、第1の導電体層
101の上に第1の絶縁層103を積層することによっ
て、図3に示したように、第1のコンデンサ電極3付近
の接着剤が押しのけられ、第1コンデンサ電極3は第1
の高分子フィルム6に接触する。さらに、金属箔8を、
一般的なプリント配線基板の製造技術により第2のコン
デンサの電極5など必要な部分以外をエッチングし、第
2のコンデンサ電極5などを形成することにより、図1
に示したようなコンデンサを内蔵した多層プリント配線
基板を製造する。なお、第1の基材2は、積層したのち
に、必要に応じ除去してもかまわない。
A first conductor layer 101 including a first capacitor electrode 3 and a wiring 4 is formed on a first base material 2, and an adhesive 7 is further formed on the first conductor layer 101. The first polymer film 6 (that is, the first insulating layer 103) applied to both sides is laminated. Since the first capacitor electrode 3 is formed to be convex on the first base material 2, the first insulating layer 103 is laminated on the first conductive layer 101, as shown in FIG. As described above, the adhesive near the first capacitor electrode 3 is pushed away, and the first capacitor electrode 3
In contact with the polymer film 6. Furthermore, the metal foil 8
By etching a part other than a necessary part such as the electrode 5 of the second capacitor by a general manufacturing technology of a printed wiring board to form the second capacitor electrode 5 and the like, FIG.
A multilayer printed wiring board incorporating a capacitor as shown in (1) is manufactured. In addition, after laminating | stacking, you may remove the 1st base material 2 as needed.

【0025】ここで、接着剤7の厚さが厚過ぎると、図
4のように、第1の高分子フィルム6と第1のコンデン
サ電極3との間に接着剤7による間隙51ができ、高容
量のコンデンサが得られないだけでなく、積層条件や接
着剤の特性の変動により第1の高分子フィルムと第1の
電極との間隔の大きさが大きくばらつくため、安定した
容量のコンデンサが得られない。具体的には、積層する
前の接着剤7の厚みが、基材2の表面に凸に形成された
配線4の高さの300%を超える厚さの場合には、顕著
に第1のコンデンサ電極3と第1の高分子フィルム6と
の間に接着剤7による間隙51が一部のコンデンサに現
れる。
If the thickness of the adhesive 7 is too large, a gap 51 is formed between the first polymer film 6 and the first capacitor electrode 3 as shown in FIG. Not only can high-capacity capacitors not be obtained, but the gap between the first polymer film and the first electrode varies greatly due to variations in lamination conditions and adhesive properties. I can't get it. Specifically, when the thickness of the adhesive 7 before lamination is more than 300% of the height of the wiring 4 convexly formed on the surface of the base material 2, the first capacitor is remarkably formed. A gap 51 formed by the adhesive 7 between the electrode 3 and the first polymer film 6 appears in some capacitors.

【0026】また、接着剤7の厚さが薄過ぎると、図5
のように、第1の基材2の表面が接着剤7で満たされな
い間隙(空隙)52ができる。具体的には、積層する前
の接着剤の厚みが、第1の基材2の表面に凸に形成され
た配線4の高さの50%に満たない厚さの場合には、顕
著に第1の基材2の表面が接着剤7で満たされない間隙
52(空隙)が一部のコンデンサにできる。この間隙
(空隙)52の発生によって、コンデンサを内蔵した多
層プリント配線基板の信頼性が劣化する。具体的には、
例えば半導体装置などを実装する場合のハンダ付け工程
などにおいて、第1のコンデンサの電極3と接着剤7の
界面が剥離するといった問題が発生する。
If the thickness of the adhesive 7 is too small,
Thus, a gap (void) 52 in which the surface of the first base material 2 is not filled with the adhesive 7 is formed. Specifically, when the thickness of the adhesive before lamination is less than 50% of the height of the wiring 4 formed to be convex on the surface of the first base material 2, the adhesive is remarkably reduced. A gap 52 (gap) in which the surface of one base material 2 is not filled with the adhesive 7 can be formed in some capacitors. Due to the generation of the gap (gap) 52, the reliability of the multilayer printed wiring board having a built-in capacitor deteriorates. In particular,
For example, in a soldering process for mounting a semiconductor device or the like, there occurs a problem that an interface between the electrode 3 of the first capacitor and the adhesive 7 is separated.

【0027】さらに、第1の高分子フィルム(フィルム
状の誘電体材)6の融点や軟化点が積層時の温度よりも
低過ぎると、図6に示したように、第1のコンデンサ電
極3が接着剤7だけでなく第1の高分子フィルム6も押
しのけるため、第1の高分子フィルム6のへこみ(凹
み)53が発生する。この第1の高分子フィルム6のへ
こみ(凹み)53によって、第1のコンデンサ電極3付
近の第1の高分子フィルム6の厚みが大きくばらつくた
め、安定した容量のコンデンサが得られない。本発明に
よる多層プリント配線基板(即ち、各実施の形態による
多層プリント配線基板)の製造に際しては、上述したよ
うな第1のコンデンサ電極3と第1の高分子フィルム6
との間に接着剤7による間隙、第1の基材2の表面が接
着剤7で満たされない間隙52(空隙)、あるいは第1
の高分子フィルム6のへこみ(凹み)などが発生しない
ように注意しなければならない。
Further, if the melting point or softening point of the first polymer film (film-like dielectric material) 6 is too lower than the temperature at the time of lamination, as shown in FIG. However, not only the adhesive 7 but also the first polymer film 6 is pushed away, so that a dent (dent) 53 of the first polymer film 6 occurs. Since the first polymer film 6 in the vicinity of the first capacitor electrode 3 greatly varies due to the dent (dent) 53 of the first polymer film 6, a capacitor having a stable capacity cannot be obtained. When manufacturing the multilayer printed wiring board according to the present invention (that is, the multilayer printed wiring board according to each embodiment), the first capacitor electrode 3 and the first polymer film 6 as described above are used.
, A gap 52 (gap) in which the surface of the first base material 2 is not filled with the adhesive 7,
Care must be taken to prevent the polymer film 6 from being dented (dented).

【0028】なお、図7は、本発明によるコンデンサを
内蔵した多層プリント配線基板の製造工程と従来のコン
デンサを内蔵した多層プリント配線基板の製造工程の違
いを示したものである。図に示すように、電極の脱脂洗
浄工程と配線の黒化処理工程の間おいて、従来のコンデ
ンサを内蔵した多層プリント配線基板の場合には、誘電
体の形成に、電極の脱脂洗浄工程、誘電体ペーストの印
刷工程、誘電体ペーストの硬化工程が必要であり、第2
の電極の形成に、電極の脱脂洗浄工程、導電体ペースト
の印刷工程、および導電体ペーストの硬化工程が必要で
ある。それに対して、本発明の場合は、誘電体の形成
に、電極の脱脂洗浄工程、接着剤付きフィルムと導電体
の積層プレス工程のみ必要であり、また、第2の電極の
形成は導電体のパターニング工程のみ必要であり、大幅
に製造工程が簡略化され、製造コストの低減が図れる。
FIG. 7 shows a difference between a manufacturing process of a multilayer printed wiring board having a built-in capacitor according to the present invention and a conventional manufacturing process of a multilayer printed wiring board having a built-in capacitor. As shown in the figure, between the electrode degreasing and cleaning step and the wiring blackening step, in the case of a conventional multilayer printed circuit board with a built-in capacitor, the electrode is degreased and cleaned, A printing process of the dielectric paste and a curing process of the dielectric paste are required.
The formation of the electrode requires a degreasing and cleaning step of the electrode, a printing step of the conductor paste, and a curing step of the conductor paste. On the other hand, in the case of the present invention, the formation of the dielectric requires only the degreasing and cleaning step of the electrode and the laminating press step of the film with the adhesive and the conductor, and the formation of the second electrode requires the formation of the conductor. Only a patterning step is required, which greatly simplifies the manufacturing process and reduces manufacturing costs.

【0029】実施の形態2.図8は、実施の形態2によ
る多層プリント配線基板の構造を説明するための要部断
面図であり、より具体的にはコンデンサを内蔵した多層
プリント配線基板のコンデンサ付近の断面図である。図
において、1はコンデンサ、101は第1の導電体層、
102は第2の導電体層、103は誘電体層である第1
の絶縁層である。また、2は第1の導電体層101を支
持する第1の基材、3は第1の導電体層101に含ま
れ、第1の基材2の表面に凸に形成された第1のコンデ
ンサ電極、4は第1の導電体層101に含まれる配線、
5は第2の導電体層102に含まれている第2のコンデ
ンサ電極、6は絶縁層103を形成する第1の高分子フ
ィルム(フィルム状の誘電体材)である。また、2aは
第2のコンデンサ電極5を含む第2の導電体層102を
その表面に形成した第2の基材である。
Embodiment 2 FIG. 8 is a cross-sectional view of a principal part for describing the structure of the multilayer printed wiring board according to the second embodiment, and more specifically, is a cross-sectional view of the vicinity of a capacitor of a multilayer printed wiring board having a built-in capacitor. In the figure, 1 is a capacitor, 101 is a first conductor layer,
102 is a second conductive layer, 103 is a first dielectric layer
Is an insulating layer. Reference numeral 2 denotes a first base material that supports the first conductive layer 101, and 3 denotes a first base material included in the first conductive layer 101 and formed on the surface of the first base material 2 so as to be convex. The capacitor electrodes 4 are wirings included in the first conductive layer 101,
Reference numeral 5 denotes a second capacitor electrode included in the second conductor layer 102, and reference numeral 6 denotes a first polymer film (film-like dielectric material) forming the insulating layer 103. Reference numeral 2a denotes a second base material on which a second conductor layer 102 including the second capacitor electrode 5 is formed.

【0030】本実施の形態による多層プリント配線基板
は、表面に第1のコンデンサ電極3や配線4を含む第1
の導電体層101が形成された第1の基材2と、表面に
第2のコンデンサ電極5を含む第2の導電体層102が
形成された第2の基材2aとを、接着剤7が両面に塗布
された第1の高分子フィルム(フィルム状の誘電体材)
6を挟んで積層したものである。そして、本実施の形態
におけるコンデンサ1は、第1の導電体層101内の第
1のコンデンサ電極3と、第2の基材2aの表面に形成
された第2の導電体層102内の第2のコンデンサ電極
5と、それらに挟まれた第1の絶縁層103を構成する
第1の高分子フィルム6とにより構成されている。そし
て、第1のコンデンサ電極3および第2のコンデンサ電
極5のいずれもが積層されることにより接着剤7に埋没
して第1の高分子フィルム6に接触していることを特徴
とする。
The multilayer printed wiring board according to the present embodiment has a first capacitor electrode 3 and a wiring 4 on its surface.
The first base material 2 on which the first conductive layer 101 is formed and the second base material 2a on the surface of which the second conductive layer 102 including the second capacitor electrode 5 is formed are bonded to the adhesive 7 Polymer film coated on both sides (film-like dielectric material)
6 are laminated. The capacitor 1 according to the present embodiment includes a first capacitor electrode 3 in the first conductor layer 101 and a second capacitor layer 102 in the second conductor layer 102 formed on the surface of the second base material 2a. 2 and a first polymer film 6 constituting a first insulating layer 103 sandwiched between them. Then, both of the first capacitor electrode 3 and the second capacitor electrode 5 are stacked and buried in the adhesive 7 and are in contact with the first polymer film 6.

【0031】そのため、フィルム状の誘電体材である第
1の高分子フィルム6を挟んだ第1のコンデンサ電極3
と第2のコンデンサ電極5との間隔がさらに狭まり、コ
ンデンサ1の容量を一層大きくすることができる。さら
に、第1のコンデンサ電極3と第2のコンデンサ電極5
のいずれもが第1の高分子フィルム6と接触しているた
めに、第1の基材2および第2の基材2a側の接着剤7
の厚さのバラツキはコンデンサの容量に関与せず、コン
デンサ1の容量のバラツキがさらに減少する。また、本
実施の形態では、第1の基材2の表面に第1のコンデン
サ電極3や配線4を含む第1の導電体層101を形成し
たものと、第2の基材2aの表面に第2のコンデンサ電
極5を含む第2の導電体層102を形成したものを予め
製作しておき、これらを接着剤7が両面に塗布された第
1の高分子フィルム6を挟んで積層することが可能であ
り、製造工程が簡略化される。
For this reason, the first capacitor electrode 3 sandwiching the first polymer film 6 which is a film-shaped dielectric material
The distance between the capacitor 1 and the second capacitor electrode 5 is further reduced, and the capacitance of the capacitor 1 can be further increased. Further, the first capacitor electrode 3 and the second capacitor electrode 5
Are in contact with the first polymer film 6, the adhesive 7 on the first base material 2 and the second base material 2a side is used.
Does not contribute to the capacitance of the capacitor, and the variation in the capacitance of the capacitor 1 is further reduced. Further, in the present embodiment, the first base material 2 having the first conductor layer 101 including the first capacitor electrode 3 and the wiring 4 formed on the surface thereof and the second base material 2a having the first conductor layer 101 formed thereon. A structure in which the second conductor layer 102 including the second capacitor electrode 5 is formed is manufactured in advance, and these are laminated with the first polymer film 6 coated with the adhesive 7 on both sides interposed therebetween. Is possible, and the manufacturing process is simplified.

【0032】従来の印刷コンデンサを内蔵した多層プリ
ント基板の製造工程では、多数の電極の洗浄工程、印刷
工程、印刷物の乾燥工程が必要であったが、本発明によ
る多層プリント配線基板の製造工程では、積層工程と電
極パターンの作製工程だけであり、製造コストの低減に
有効である。また、従来の受動素子を内蔵していないプ
リント配線基板もしくは多層プリント配線基板を本発明
の多層プリント配線基板に利用することにより、コンデ
ンサ部分を製造する工程とは別途に、受動素子を内蔵し
ない部分を製造できるため、製造時間の短縮も含め、製
造コストの低減に非常に有効である。また、基材を廃棄
する必要もない。
In the conventional process of manufacturing a multilayer printed circuit board having a built-in printing capacitor, a washing process of a large number of electrodes, a printing process, and a drying process of a printed material are required. Only the laminating step and the electrode pattern forming step are effective for reducing the manufacturing cost. In addition, by using a conventional printed wiring board or multilayer printed wiring board without a built-in passive element for the multilayer printed wiring board of the present invention, a part without a built-in passive element can be separated from the step of manufacturing a capacitor part. Can be manufactured, which is very effective in reducing the manufacturing cost, including the manufacturing time. Also, there is no need to discard the substrate.

【0033】実施の形態3.図9は、実施の形態3によ
る多層プリント配線基板の構造を説明するための要部断
面図であり、より具体的にはコンデンサを内蔵した多層
プリント配線基板のコンデンサ付近の断面図である。図
において、1はコンデンサ、101は第1の導電体層、
102は第2の導電体層、103は誘電体層である第1
の絶縁層である。また、2は第1の導電体層101を支
持する第1の基材、3は第1の導電体層101に含ま
れ、第1の基材2の表面に凸に形成された第1のコンデ
ンサ電極、4は第1の導電体層101に含まれる配線、
5は第2の導電体層102に含まれる第2のコンデンサ
電極、6はフィルム状の誘電体材である第1の高分子フ
ィルム、7は接着剤である。
Embodiment 3 FIG. 9 is a cross-sectional view of a principal part for describing the structure of a multilayer printed wiring board according to the third embodiment, and more specifically, a cross-sectional view near a capacitor of a multilayer printed wiring board incorporating a capacitor. In the figure, 1 is a capacitor, 101 is a first conductor layer,
102 is a second conductive layer, 103 is a first dielectric layer
Is an insulating layer. Reference numeral 2 denotes a first base material that supports the first conductive layer 101, and 3 denotes a first base material included in the first conductive layer 101 and formed on the surface of the first base material 2 so as to be convex. The capacitor electrodes 4 are wirings included in the first conductive layer 101,
Reference numeral 5 denotes a second capacitor electrode included in the second conductor layer 102, 6 denotes a first polymer film which is a film-like dielectric material, and 7 denotes an adhesive.

【0034】なお、コンデンサ1は、第1のコンデンサ
電極3、第2のコンデンサ電極5、およびこれら2つの
コンデンサ電極間に挟まれる第1の絶縁層(即ち、第1
の高分子フィルム6および接着剤7よりなる誘電体層)
より構成されている。また、9は接着剤7または第1の
高分子フィルム6の誘電率とは異なる誘電率を持つ誘電
体である。本実施の形態では、図9に示したように、第
1のコンデンサ電極3と第2のコンデンサ電極5とによ
って挟まれた接着剤付き高分子フィルム(即ち、第1の
絶縁層103)の一部の領域を、接着剤7あるいは第1
の高分子フィルム6の誘電率とは異なる所定の誘電率を
持つ誘電体9で置換したことを特徴とする。
The capacitor 1 has a first capacitor electrode 3, a second capacitor electrode 5, and a first insulating layer (that is, a first insulating layer) sandwiched between these two capacitor electrodes.
Dielectric layer composed of polymer film 6 and adhesive 7)
It is composed of Reference numeral 9 denotes a dielectric having a dielectric constant different from that of the adhesive 7 or the first polymer film 6. In the present embodiment, as shown in FIG. 9, one polymer film with an adhesive (that is, first insulating layer 103) sandwiched between first capacitor electrode 3 and second capacitor electrode 5 is used. The area of the part is the adhesive 7 or the first
Characterized in that the dielectric film 9 is replaced with a dielectric material 9 having a predetermined dielectric constant different from the dielectric constant of the polymer film 6.

【0035】図9に示したように、接着剤付き高分子フ
ィルム(即ち、第1の絶縁層103)の一部領域を接着
剤7または第1の高分子フィルム6の誘電率とは異なる
所定の誘電率を有した誘電体で置換することにより、コ
ンデンサ1の占有面積を変えることなく、コンデンサの
容量を変化させることができる。これにより、コンデン
サ容量の設計値を変更する場合、多層プリント配線基板
におけるコンデンサの形状・寸法を変更することなく、
コンデンサの容量を変更することができる。また、誘電
体9として高誘電率材料を用いることにより、さらに容
量の大きなコンデンサを得ることができる。なお、上述
の説明では、図1に示した実施の形態1による多層プリ
ント配線基板の第1の絶縁層の一部領域を所定の誘電率
を持つ誘電体9で置換した場合について述べているが、
図8に示した実施の形態2による多層プリント配線基板
の第1の絶縁層(即ち、第1の高分子フィルム6)の一
部領域を所定の誘電率を持つ誘電体9で置換した場合で
も、同様の効果を得ることは言うまでもない。
As shown in FIG. 9, a partial area of the polymer film with an adhesive (that is, the first insulating layer 103) has a predetermined area different from the dielectric constant of the adhesive 7 or the first polymer film 6. The capacitance of the capacitor can be changed without changing the area occupied by the capacitor 1 by substituting the dielectric material having the dielectric constant of. As a result, when changing the design value of the capacitor, without changing the shape and size of the capacitor on the multilayer printed circuit board,
The capacity of the capacitor can be changed. Further, by using a high dielectric constant material as the dielectric 9, a capacitor having a larger capacity can be obtained. In the above description, a case is described in which a partial region of the first insulating layer of the multilayer printed wiring board according to the first embodiment shown in FIG. 1 is replaced with a dielectric material 9 having a predetermined dielectric constant. ,
Even when a partial region of the first insulating layer (that is, the first polymer film 6) of the multilayer printed wiring board according to the second embodiment shown in FIG. 8 is replaced with the dielectric material 9 having a predetermined dielectric constant. Needless to say, a similar effect is obtained.

【0036】次に、本実施の形態による多層プリント配
線基板の製造方法の具体例について説明する。例えば、
接着剤付き第1の高分子フィルム(即ち、第1の絶縁層
103)の第2のコンデンサ電極5側の接着剤の表面に
離型フィルムを貼り付けておき、接着剤付き第1の高分
子フィルム(即ち、第1の絶縁層103)の離型フィル
ムのない面を第1のコンデンサ電極3を含む第1の導電
体層101に仮に貼り付ける。そして、炭酸ガスレーザ
ーやドリルなどによって、離型フィルムが貼り付けられ
た接着剤付き高分子フィルム(即ち、第1の絶縁層10
3)の第1のコンデンサ電極3上の任意の場所に穴をあ
け、この穴に所定の誘電率を有した液状の誘電体を真空
中で印刷することにより誘電体を詰め込む。
Next, a specific example of the method for manufacturing a multilayer printed wiring board according to the present embodiment will be described. For example,
A release film is attached to the surface of the adhesive on the second capacitor electrode 5 side of the first polymer film with the adhesive (that is, the first insulating layer 103), and the first polymer with the adhesive is attached. The surface of the film (that is, the first insulating layer 103) without the release film is temporarily attached to the first conductor layer 101 including the first capacitor electrode 3. Then, a polymer film with an adhesive (that is, the first insulating layer 10) on which a release film is attached by a carbon dioxide laser, a drill, or the like.
3) A hole is formed at an arbitrary position on the first capacitor electrode 3, and the dielectric is packed by printing a liquid dielectric having a predetermined dielectric constant in a vacuum in the hole.

【0037】その後、離型フィルムを除去し、第2のコ
ンデンサ電極5を含む第2の導電体層102を積層する
ことにより製造する。なお、積層時に液状の誘電体を流
動し難くするために、必要に応じて誘電体を詰め込んだ
後に加熱により仮硬化してもよい。また、離型フィルム
を使用することによって、誘電体の印刷時に不必要な部
分に誘電体が印刷されることを確実に防止できる。
After that, the release film is removed, and the second conductor layer 102 including the second capacitor electrode 5 is laminated to manufacture. In order to make the liquid dielectric hardly flow at the time of lamination, the dielectric may be filled, if necessary, and then temporarily cured by heating. Further, by using the release film, it is possible to reliably prevent the dielectric from being printed on unnecessary portions when printing the dielectric.

【0038】また、他の具体的な製造方法としては、例
えば、接着剤付き第1の高分子フィルムの片面の接着剤
表面に第1の離型フィルムを貼り付けておき、炭酸ガス
レーザーなどやドリルにより貫通穴をあけ、その後、離
型フィルムを貼っていない接着剤付き第1の高分子フィ
ルムの他の面に、誘電体ペーストを吸収できる第2の離
型フィルムを貼りつける。穴を空ける位置は、コンデン
サの電極の間に積層される予定の場所であればどこでも
かまわず、穴の数は複数でもかまわない。その後、穴の
あいた第1の離型フィルムを通して、穴に液状の誘電体
を印刷し、第2の離型フィルムを除去し、第1のコンデ
ンサ電極3を含む第1の導電体層に仮に貼り付け、第1
の離型フィルムを除去し、第2の導電体層102を形成
する導電体と合わせて積層することにより製造する。
As another specific manufacturing method, for example, a first release film is stuck on one adhesive surface of a first polymer film with an adhesive, and a carbon dioxide gas laser or the like is used. A through hole is made by a drill, and then, a second release film capable of absorbing the dielectric paste is attached to another surface of the first polymer film with an adhesive on which the release film is not attached. The holes may be formed at any position where the layers are to be laminated between the electrodes of the capacitor, and the number of holes may be plural. Thereafter, a liquid dielectric is printed in the holes through the first release film having the holes, the second release film is removed, and the first release film is temporarily attached to the first conductor layer including the first capacitor electrode 3. First
Is manufactured by removing the release film and laminating it together with the conductor forming the second conductor layer 102.

【0039】なお、この場合も、積層時に誘電体が流動
しにくくするために、必要に応じて誘電体を詰め込んだ
後に誘電体を加熱により仮硬化してもよい。また、第1
の離型フィルムを使用することによって、誘電体の印刷
時に不必要な部分に誘電体が印刷されることを確実に防
止できる。さらに、他の具体的な製造方法としては、例
えば、片面にだけ接着剤を塗布した第1の高分子フィル
ム6を、接着剤7の面が第1のコンデンサ電極3に接
し、第1の高分子フィルムが表面に露出するように積層
し、その後、第1の高分子フィルムの表面に離型フィル
ムを貼り付け、炭酸ガスレーザーやドリルなどにより、
第1のコンデンサ電極上の任意の場所の離型フィルムが
貼りつけられた接着剤付き第1の高分子フィルムに穴を
あけ、この穴に液状の誘電体を真空中で印刷することに
より誘電体を詰め込む。さらに、離型フィルムを除去
し、接着剤を表面に塗布し、第2のコンデンサ電極5を
含む第2の導電体層102を積層することにより製造で
きる。
Also in this case, in order to make the dielectric material less likely to flow during lamination, the dielectric material may be temporarily cured by heating after filling the dielectric material as necessary. Also, the first
By using the release film, it is possible to reliably prevent the dielectric from being printed on unnecessary portions when printing the dielectric. Further, as another specific manufacturing method, for example, a first polymer film 6 coated with an adhesive only on one side is contacted with the first capacitor electrode 3 on the surface of the adhesive 7 to form a first high-level film. Laminate so that the molecular film is exposed on the surface, then paste the release film on the surface of the first polymer film, and use a carbon dioxide laser or drill, etc.
A hole is made in the first polymer film with an adhesive to which a release film is attached at an arbitrary position on the first capacitor electrode, and a liquid dielectric is printed in the hole in a vacuum to form the dielectric. Stuff. Further, it can be manufactured by removing the release film, applying an adhesive to the surface, and laminating the second conductor layer 102 including the second capacitor electrode 5.

【0040】なお、この場合も、積層時に誘電体が流動
しにくくするために、必要に応じて誘電体を詰め込んだ
後に誘電体を加熱により仮硬化してもよい。また、離型
フィルムを使用することによって、誘電体の印刷時に不
必要な部分に誘電体が印刷されることを確実に防止でき
る。また、第1のコンデンサ電極3と第2のコンデンサ
電極5とによって挟まれた接着剤付き高分子フィルム
(即ち、第1の絶縁層103)の一部の領域に形成され
た穴に詰め込まれる誘電体は、詰め込むときに液状のも
のが詰め込みやすいため、液状のものが好ましい。さら
には、積層時に第1のコンデンサ電極3および第2のコ
ンデンサ電極5に接着させるため、積層時に硬化するよ
うな熱硬化性樹脂や、積層時に溶融するような熱可塑性
樹脂が誘電体に含まれていることが望ましい。
Also in this case, in order to make the dielectric material less likely to flow during lamination, the dielectric material may be temporarily cured by heating after filling the dielectric material as necessary. Further, by using the release film, it is possible to reliably prevent the dielectric from being printed on unnecessary portions when printing the dielectric. In addition, the dielectric material is filled in a hole formed in a partial region of the polymer film with an adhesive (that is, the first insulating layer 103) sandwiched between the first capacitor electrode 3 and the second capacitor electrode 5. A liquid body is preferable because a liquid body is easily packed when the body is packed. Furthermore, in order to adhere to the first capacitor electrode 3 and the second capacitor electrode 5 at the time of lamination, the dielectric contains a thermosetting resin that cures at the time of lamination or a thermoplastic resin that melts at the time of lamination. Is desirable.

【0041】また、積層する時、誘電体中に溶媒が含ま
れていると、積層時に沸騰して、受動素子内蔵多層プリ
ント配線基板を破壊したり、溶媒が残留してコンデンサ
の信頼性を劣化させる可能性があるため、穴に詰め込ま
れる誘電体には溶媒が含まれないか、もしくは、接着剤
付き第1の高分子フィルムの接着剤の接着力を劣化させ
ないような温度で乾燥することにより、積層前にほとん
どが蒸発するような溶媒を用いること望ましい。また、
熱硬化性樹脂や熱可塑性樹脂と共に、誘電率の高い化合
物や誘電率の低い化合物などの誘電率を調整できる物質
を加えることにより、より様々な誘電率をもつ誘電体が
得られる。
When a solvent is contained in the dielectric when the layers are stacked, they boil at the time of stacking, and the multilayer printed wiring board with a built-in passive element is destroyed, or the solvent remains and deteriorates the reliability of the capacitor. Since the dielectric filled in the hole does not contain a solvent or is dried at a temperature that does not deteriorate the adhesive strength of the adhesive of the first polymer film with the adhesive, It is desirable to use a solvent that evaporates most before lamination. Also,
By adding a substance capable of adjusting the dielectric constant, such as a compound having a high dielectric constant or a compound having a low dielectric constant, together with the thermosetting resin or the thermoplastic resin, a dielectric material having various dielectric constants can be obtained.

【0042】具体的には、例えば、熱硬化性樹脂または
熱可塑性樹脂としては、酸無水物硬化剤とエポキシ樹脂
の混合物、脂肪族ポリアミンとエポキシ樹脂の混合物、
硬化前のフェノール樹脂とエポキシ樹脂、液状フェノー
ル樹脂、メラミン樹脂などの溶媒を含まない硬化前の熱
硬化性樹脂や、低級アルコールを溶媒としたレゾール型
フェノール樹脂などの低沸点の溶媒を含む硬化前の熱硬
化性樹脂や、低分子量ポリエチレンなどの低融点の熱可
塑性樹脂や、アセトンで溶解したポリカーボネートなど
の低沸点の溶媒を含む熱可塑性樹脂が挙げられる。ま
た、誘電率を調整できる物質としては、チタン酸バリウ
ム、チタン酸ストロンチウム、シリカなどの無機化合物
やテフロン(登録商標)、6,6-ナイロン等の高分子化合
物の粉体が挙げられる。これらの樹脂と誘電率を調整で
きる物質を適宜組み合わせて混合し、誘電体として詰め
込むことができる熱硬化性樹脂の混合物を用いることが
できる。
Specifically, for example, as a thermosetting resin or a thermoplastic resin, a mixture of an acid anhydride curing agent and an epoxy resin, a mixture of an aliphatic polyamine and an epoxy resin,
Before curing, including phenolic resin before curing, thermosetting resin before curing without solvent such as epoxy resin, liquid phenolic resin, melamine resin, or low boiling point solvent such as resol type phenolic resin using lower alcohol as solvent And a low melting point thermoplastic resin such as low molecular weight polyethylene, and a thermoplastic resin containing a low boiling solvent such as polycarbonate dissolved in acetone. Examples of the substance whose dielectric constant can be adjusted include inorganic compounds such as barium titanate, strontium titanate, and silica, and powders of high molecular compounds such as Teflon (registered trademark) and 6,6-nylon. A mixture of these resins and a substance whose dielectric constant can be adjusted as appropriate is mixed, and a mixture of thermosetting resins that can be packed as a dielectric can be used.

【0043】実施の形態4.図10は、実施の形態4に
よる多層プリント配線基板の構造を説明するための要部
の断面図であり、より具体的には、コンデンサを内蔵し
た多層プリント配線基板のコンデンサ付近の断面図であ
る。図10は、3層にコンデンサが積層されている場合
の例を示しており、図において、101は第1の導電体
層、103は第1の絶縁層(誘電体層)、102は第2
の導電体層、203は第2の絶縁層(誘電体層)、20
1は第3の導電体層、204は第3の絶縁層(誘電体
層)、202は第4の導電体層である。また、2は第1
の導電体層101を支持する基材、3は第1の導電体層
101に含まれ、基材2の表面に凸に形成された第1の
コンデンサ電極、4は第1の導電体層101に含まれる
配線、5は第2の導電体層102中の第2のコンデンサ
電極、5aは第3の導電体層201中の第3のコンデン
サ電極、5bは第4の導電体層202中の第4のコンデ
ンサ電極である。
Embodiment 4 FIG. FIG. 10 is a cross-sectional view of a main part for describing the structure of a multilayer printed wiring board according to the fourth embodiment, and more specifically, a cross-sectional view near a capacitor of a multilayer printed wiring board incorporating a capacitor. . FIG. 10 shows an example in which capacitors are stacked in three layers. In the figure, 101 is a first conductive layer, 103 is a first insulating layer (dielectric layer), and 102 is a second conductive layer.
A conductor layer 203; a second insulating layer (dielectric layer) 203;
1 is a third conductor layer, 204 is a third insulating layer (dielectric layer), and 202 is a fourth conductor layer. 2 is the first
The substrate 3 that supports the conductive layer 101 of the first conductive layer 101 is included in the first conductive layer 101, and the first capacitor electrode 4 formed on the surface of the substrate 2 to be convex is the first conductive layer 101. 5 is a second capacitor electrode in the second conductor layer 102, 5a is a third capacitor electrode in the third conductor layer 201, and 5b is a third capacitor electrode in the fourth conductor layer 202. This is the fourth capacitor electrode.

【0044】また、6は第1の絶縁層(誘電体層)10
3に含まれるフィルム状の誘電体材である第1の高分子
フィルム、6aは第2の絶縁層203に含まれるフィル
ム状の誘電体材である第2の高分子フィルム、6bは第
3の絶縁層204に含まれるフィルム状の誘電体材であ
る第3の高分子フィルム、7は接着剤である。また、3
2および32aは第1および第2の導電体であって、第
1の導電体32には第1のコンデンサ電極3および第3
のコンデンサ電極5aとが電気的に接続されており、第
2の導電体32aには第2のコンデンサ電極5および第
4のコンデンサ電極5bとが電気的に接続されている。
Reference numeral 6 denotes a first insulating layer (dielectric layer) 10
3, a first polymer film which is a film-like dielectric material included in the second insulating layer 203; 6b, a second polymer film which is a film-like dielectric material included in the second insulating layer 203; The third polymer film 7, which is a film-like dielectric material included in the insulating layer 204, is an adhesive. Also, 3
2 and 32a are first and second conductors, and the first conductor 32 has a first capacitor electrode 3 and a third
Is electrically connected to the second capacitor electrode 5a, and the second capacitor electrode 5 and the fourth capacitor electrode 5b are electrically connected to the second conductor 32a.

【0045】図10に示した例では、第1、2、3、4
の導電体層のコンデンサ電極をそれぞれ第1、2、3、
4のコンデンサ電極とし、第1、2のコンデンサ電極の
間に第1の絶縁層が挟まれて第1のコンデンサを形成
し、第2、3のコンデンサ電極の間に第2の絶縁層が挟
まれて第2のコンデンサを形成し、第3、4のコンデン
サ電極の間に第3の絶縁層が挟まれて第3のコンデンサ
が形成されている。そして、これら積層された第1乃至
第3の3つのコンデンサは、第1の導電体32および第
2の導電体32aによつて1つの積層されたコンデンサ
31を構成されている。
In the example shown in FIG. 10, the first, second, third, fourth
The capacitor electrodes of the conductor layers of the first, second, third,
4, a first insulating layer is sandwiched between the first and second capacitor electrodes to form a first capacitor, and a second insulating layer is sandwiched between the second and third capacitor electrodes. To form a second capacitor, and a third capacitor is formed with a third insulating layer interposed between the third and fourth capacitor electrodes. The first to third capacitors thus stacked constitute one stacked capacitor 31 by the first conductor 32 and the second conductor 32a.

【0046】本実施の形態による多層プリント配線基板
は、第1のコンデンサ電極3を含む第1の導電体層10
1と誘電体層である第1の絶縁層103と第2のコンデ
ンサ電極5を含む第2の導電体層102を積層したの
ち、第2のコンデンサ電極5の上に、さらに接着剤層つ
き高分子フィルムおよびコンデンサの電極を含む導電体
層をの積層を少なくとも1回以上行い、積層された複数
の接着剤付き高分子フィルムとコンデンサ電極によっ
て、多層に積層されたコンデンサを形成したことを特徴
とする。このような多層に積層されたコンデンサ31を
形成することにより、単位面積あたりのコンデンサ容量
が大きいコンデンサを含む多層プリント配線基板を得る
ことができる。即ち、本実施の形態による多層プリント
配線基板によれば、基板内におけるコンテンサの占有面
積を増加させることなく、内蔵されるコンデンサの容量
を大幅に大きくすることができる。
The multilayer printed wiring board according to the present embodiment has the first conductor layer 10 including the first capacitor electrode 3.
1, a first insulating layer 103 as a dielectric layer, and a second conductive layer 102 including a second capacitor electrode 5, and then a second adhesive layer with a high adhesive layer is formed on the second capacitor electrode 5. The conductive film including the molecular film and the capacitor electrode is laminated at least once, and a multilayer capacitor is formed by a plurality of the laminated polymer films with adhesive and the capacitor electrode. I do. By forming such a multilayered capacitor 31, a multilayer printed wiring board including a capacitor having a large capacitance per unit area can be obtained. That is, according to the multilayer printed wiring board of the present embodiment, the capacity of the built-in capacitor can be greatly increased without increasing the area occupied by the capacitor in the board.

【0047】本実施の形態による多層プリント配線基板
の具体的製造方法の例について説明する。例えば、図1
0のように、第2の導電体層102の上にさらに第2の
絶縁層203となる接着剤つき高分子フィルムと第3の
導電体層201となる導電体例えば金属箔を積層する。
その後、金属箔を一般的なプリント配線基板における配
線パターンの形成方法により、コンデンサの電極や配線
のパターンを形成する。さらに、第3の導電体層201
上に第3の絶縁層204となる接着剤つき高分子フィル
ムと第4の導電体層202となる金属箔を積層し、コン
デンサの電極や配線のパターンを形成する。
An example of a specific method for manufacturing a multilayer printed wiring board according to the present embodiment will be described. For example, FIG.
As shown in 0, a polymer film with an adhesive serving as the second insulating layer 203 and a conductor such as a metal foil serving as the third conductor layer 201 are further laminated on the second conductor layer 102.
After that, the metal foil is used to form a capacitor electrode and a wiring pattern by a method of forming a wiring pattern on a general printed wiring board. Further, the third conductor layer 201
A polymer film with an adhesive serving as the third insulating layer 204 and a metal foil serving as the fourth conductor layer 202 are laminated thereon to form a capacitor electrode and wiring pattern.

【0048】その後、第1の導電体層101に形成され
た第1のコンデンサ電極3と第3の導電体層201に形
成された第3のコンデンサ電極5aとを第1の導電体3
2によって電気的に接続する。接続の方法は、一般的な
プリント配線基板の製造方法における導電体層間の電気
的な接続方法、例えば、ドリルにより貫通孔を空け、銅
のメッキを行うことによる導電体層間の電気的な接続で
かまわない。また、同様に、第2の導電体層102に形
成された第2のコンデンサ電極5と第4の導電体層20
2に形成された第4のコンデンサ電極5bとを第2の導
電体32aによって電気的に接続する。これにより、積
層しない場合と比較して約3倍の単位面積あたりの容量
をもつ積層されたコンデンサ31を得ることができる。
Thereafter, the first capacitor electrode 3 formed on the first conductor layer 101 and the third capacitor electrode 5a formed on the third conductor layer 201 are connected to the first conductor 3
2 for electrical connection. The connection method is an electrical connection method between conductor layers in a general method of manufacturing a printed wiring board, for example, an electrical connection between conductor layers by drilling a through hole and plating copper. I don't care. Similarly, the second capacitor electrode 5 formed on the second conductor layer 102 and the fourth conductor layer 20
2 and the fourth capacitor electrode 5b are electrically connected by the second conductor 32a. As a result, a laminated capacitor 31 having a capacitance per unit area that is about three times that of the case where no lamination is performed can be obtained.

【0049】実施の形態5.図11は、実施の形態5に
よる多層プリント配線基板の構造を説明するための要部
断面図であり、具体的にはコンデンサとインダクタが接
続されて構成されたフィルター付近の断面図である。図
において、1はコンデンサ、101は第1の導電体層、
102は第2の導電体層、103は誘電体層である第1
の絶縁層である。また、2は第1の導電体層101を支
持する第1の基材、3は第1の導電体層101に含ま
れ、第1の基材2の表面に凸に形成された第1のコンデ
ンサ電極、4は第1の導電体層101に含まれる配線、
5は第2の導電体層102に含まれる第2のコンデンサ
電極、6は絶縁層103を形成する第1の高分子フィル
ム(フィルム状の誘電体材)、7は接着剤である。
Embodiment 5 FIG. 11 is a cross-sectional view of a principal part for describing the structure of a multilayer printed wiring board according to the fifth embodiment, specifically, a cross-sectional view near a filter configured by connecting a capacitor and an inductor. In the figure, 1 is a capacitor, 101 is a first conductor layer,
102 is a second conductive layer, 103 is a first dielectric layer
Is an insulating layer. Reference numeral 2 denotes a first base material that supports the first conductive layer 101, and 3 denotes a first base material included in the first conductive layer 101 and formed on the surface of the first base material 2 so as to be convex. The capacitor electrodes 4 are wirings included in the first conductive layer 101,
Reference numeral 5 denotes a second capacitor electrode included in the second conductor layer 102, reference numeral 6 denotes a first polymer film (film-like dielectric material) forming the insulating layer 103, and reference numeral 7 denotes an adhesive.

【0050】なお、コンデンサ1は、第1のコンデンサ
電極3、第2のコンデンサ電極5とこれら2つのコンデ
ンサ電極の間に挟まれた第1の高分子フィルム6とで構
成されている。また、60はインダクタとなる細い配線
であり、第1の基材2の上に基準となる特性インピーダ
ンスを持つ配線よりも細い配線を形成することにより、
より大きなインダクタンス成分を得ることができる。ま
た、2aは第2の基材、61は導電体、62はグラウン
ド層であり、導電体61は第2の基材2aの上面に形成
されたグランド層62と第2の導電体層102に含まれ
る第2のコンデンサ電極5とを電気的に接続している。
本実施の形態による多層プリント配線基板は、第1のコ
ンデンサ電極3、第1の絶縁層103および第2のコン
デンサ電極5とで構成されるコンデンサ1と、インダク
タンス成分を有する細い配線60が含まれ、コンデンサ
1とインダクタとなる配線60とが電気的に接続されて
フィルタを構成している。
The capacitor 1 is composed of a first capacitor electrode 3, a second capacitor electrode 5, and a first polymer film 6 interposed between these two capacitor electrodes. Numeral 60 denotes a thin wire serving as an inductor. By forming a thinner wire on the first base material 2 than a wire having a reference characteristic impedance,
A larger inductance component can be obtained. 2a is a second base, 61 is a conductor, 62 is a ground layer, and the conductor 61 is formed on the ground layer 62 and the second conductor layer 102 formed on the upper surface of the second base 2a. The second capacitor electrode 5 included therein is electrically connected.
The multilayer printed wiring board according to the present embodiment includes the capacitor 1 including the first capacitor electrode 3, the first insulating layer 103, and the second capacitor electrode 5, and the thin wiring 60 having an inductance component. The capacitor 1 and the wiring 60 serving as an inductor are electrically connected to form a filter.

【0051】即ち、本実施の形態による多層プリント配
線基板のフィルタは、接着剤7が両面に塗布された第1
の高分子フィルム6(即ち、第1の絶縁層103)を挟
んで、第1のコンデンサ電極3とこの第1のコンデンサ
電極3に電気的接続されたインダクタとなる配線60が
表面に凸に形成された第1の基材2と、第2のコンデン
サ電極5を含む第2の導電体層が表面に形成されている
第2の基材2aとを積層することにより構成されてい
る。ここで、第2の基材2aを挟んで第2のコンデンサ
電極5の裏面にはグラウンド層62を備えており、グラ
ウンド層62は第2のコンデンサ電極5に導電体61に
よって電気的に接続されている。この構造によると、第
2のコンデンサ電極5がグラウンド層と電気的に同一で
あるため、第1のコンデンサの電極はグラウンド層に近
接した線路となる。
That is, in the filter of the multilayer printed wiring board according to the present embodiment, the first
The first capacitor electrode 3 and the wiring 60 serving as an inductor electrically connected to the first capacitor electrode 3 are formed on the surface of the polymer film 6 (that is, the first insulating layer 103) with the polymer film 6 (that is, the first insulating layer 103) interposed therebetween. The first base member 2 and the second base member 2a on the surface of which a second conductor layer including the second capacitor electrode 5 is formed are laminated. Here, a ground layer 62 is provided on the back surface of the second capacitor electrode 5 with the second base material 2a interposed therebetween, and the ground layer 62 is electrically connected to the second capacitor electrode 5 by a conductor 61. ing. According to this structure, since the second capacitor electrode 5 is electrically the same as the ground layer, the electrode of the first capacitor is a line close to the ground layer.

【0052】一方、インダクタとなる細い配線60は、
これと対向する位置に第2のコンデンサ電極がないた
め、グラウンド層62から遠い位置に有る。そのため、
インダクタとなる細い配線60は、高い特性インピーダ
ンス線路となり、インダクタとして機能する。コンデン
サとインダクタを組み合わせることによりフィルター回
路を作ることは周知であるが、従来のプリント配線基板
で作られるフィルターとしては、コンデンサ用に薄く高
誘電率の絶縁層を、インダクタ用に厚い絶縁層を組み合
わせるために、コンデンサとインダクタを別の層で形成
し、フィルター回路を形成したものがある。この方法で
は導電体層であるグラウンド層と配線層それぞれ多数の
層を利用することにより製造コストが大きくなるという
問題がある。
On the other hand, the thin wiring 60 serving as an inductor is
Since there is no second capacitor electrode at a position facing this, it is located far from the ground layer 62. for that reason,
The thin wiring 60 serving as an inductor becomes a high characteristic impedance line and functions as an inductor. It is well known that a filter circuit is made by combining a capacitor and an inductor.However, as a filter made of a conventional printed wiring board, a thin insulating layer having a high dielectric constant is used for a capacitor and a thick insulating layer is used for an inductor. For this reason, there is a type in which a capacitor and an inductor are formed in different layers to form a filter circuit. This method has a problem that the manufacturing cost is increased by using a large number of layers each of a ground layer and a wiring layer, which are conductor layers.

【0053】また、別のフィルターの形成手法として
は、絶縁層の厚さを一定とし、配線層の配線の幅を適宜
変化させることによりコンデンサとインダクタを形成す
る。これにより、マイクロストリップ線路の場合には、
配線層が1層、グラウンド層と絶縁層がそれぞれ1層で
形成でき、ストリップ線路の場合、配線層が1層、グラ
ウンド層と絶縁層がそれぞれ2層でコンデンサとインダ
クタを形成できるため、製造コストを小さくできる。し
かし、この方法では、コンデンサの容量を大きくするた
めに、絶縁層の厚さを薄くすると、インダクタの単位面
積あたりのインダクタンスが小さくなり、インダクタの
配線の線幅を小さくするには加工技術に限界があり、絶
縁層の厚さを厚くすることによりインダクタンスを大き
くしようとするとコンデンサの単位面積あたりの容量が
小さくなる。そのため、フィルター回路を形成するには
大きな面積を必要とするという問題点が有る。
As another method of forming the filter, the capacitor and the inductor are formed by keeping the thickness of the insulating layer constant and appropriately changing the width of the wiring of the wiring layer. Thus, in the case of a microstrip line,
One wiring layer and one ground layer and one insulating layer can be formed respectively. In the case of a strip line, a capacitor and an inductor can be formed by one wiring layer and two ground layers and two insulating layers. Can be reduced. However, in this method, if the thickness of the insulating layer is reduced in order to increase the capacitance of the capacitor, the inductance per unit area of the inductor is reduced, and processing technology is limited to reducing the line width of the inductor wiring. When the inductance is increased by increasing the thickness of the insulating layer, the capacitance per unit area of the capacitor decreases. Therefore, there is a problem that a large area is required to form a filter circuit.

【0054】一方、本実施の形態による多層プリント配
線基板によって、フィルター回路を形成すると、第1の
コンデンサの電極3では、グラウンド層62と電気的に
同一である第2のコンデンサ電極5により、見かけ上グ
ラウンド層62までの絶縁層の厚さを薄くできるため、
コンデンサの電極面積を狭くできる。さらに、第1のコ
ンデンサ電極3と同一の第1の導電体層101中にある
インダクタとなる配線60では、グラウンド層62まで
の絶縁層の厚さを厚くできるため、インダクタとなる配
線60の長さを短くでき、フィルター回路の占有面積を
小さくすることができる。また、第1のコンデンサ電極
3を含む第1の導電体層101のみでフィルターが構成
できるため、製造コストは、コンデンサとインダクタを
別の層で形成する場合と比較して小さくなる。
On the other hand, when the filter circuit is formed by the multilayer printed wiring board according to the present embodiment, the apparent appearance of the electrode 3 of the first capacitor is caused by the second capacitor electrode 5 which is electrically identical to the ground layer 62. Since the thickness of the insulating layer up to the upper ground layer 62 can be reduced,
The electrode area of the capacitor can be reduced. Further, in the wiring 60 serving as an inductor in the same first conductive layer 101 as the first capacitor electrode 3, the thickness of the insulating layer up to the ground layer 62 can be increased. And the area occupied by the filter circuit can be reduced. In addition, since the filter can be configured only by the first conductive layer 101 including the first capacitor electrode 3, the manufacturing cost is smaller than when the capacitor and the inductor are formed by different layers.

【0055】具体的には、基材および接着剤の誘電率を
3.37、基材の厚さを0.2mm、各コンデンサの電
極の厚さを18μm、高分子フィルムの誘電率を3.
0、高分子フィルムの厚さを6μm、インダクタ部の配
線幅を50μmとし、各コンデンサ電極に対して裏側に
グラウンド層を設け、第1のコンデンサ電極とインダク
タとなる配線を信号線として、本発明の受動素子内蔵多
層プリント配線基板によりシェビチェフ型のローパスフ
ィルターを作った場合と、同じ基材を用い従来の信号線
の配線の幅を適宜変化させることにより作ったシェビチ
ェフ型のローパスフィルターの信号線の占有面積を比較
すると、本実施の形態による多層プリント配線基板によ
り作った場合の方が、占有面積が数十分の一となる。
Specifically, the dielectric constant of the substrate and the adhesive was 3.37, the thickness of the substrate was 0.2 mm, the thickness of the electrode of each capacitor was 18 μm, and the dielectric constant of the polymer film was 3.37.
0, the thickness of the polymer film is 6 μm, the wiring width of the inductor portion is 50 μm, a ground layer is provided on the back side of each capacitor electrode, and the wiring which becomes the first capacitor electrode and the inductor is used as a signal line, and Of the Chebychev type low-pass filter with the passive element built-in multilayer printed wiring board, and the signal line of the Chebychev type low-pass filter made by appropriately changing the width of the conventional signal line wiring using the same base material. Comparing the occupied areas, the area occupied by the multilayer printed wiring board according to the present embodiment is several tenths.

【0056】実施の形態6.図12乃至図14は、実施
の形態6による多層プリント配線基板の要部の構造を説
明するための図であり、具体的には高分子フィルムとこ
れを挟んだ第1の導電体層および第2の導電体層に形成
される2つの回路パターン(配線パターン)によって構
成される方向性結合器の構造を説明するための図であ
る。図12乃至図14において、101は第1の導電体
層、102は第2の導電体層、103は誘電体層である
第1の絶縁層であり、2は第1の導電体層101を支持
する第1の基材、70は第1の導電体層101に含ま
れ、第1の基材2の表面に凸に形成された第1の回路パ
ターン(配線パターン)、71は第2の導電体層102
に含まれ、第2の基材2aの表面に凸に形成された第2
の回路パターン(配線パターン)である。また、6は絶
縁層103を形成するフィルム状の誘電体材である第1
の高分子フィルム、7は接着剤である。
Embodiment 6 FIG. 12 to 14 are diagrams for explaining the structure of the main part of the multilayer printed wiring board according to the sixth embodiment. Specifically, a polymer film, a first conductor layer sandwiching the polymer film, and FIG. 4 is a diagram for explaining a structure of a directional coupler formed by two circuit patterns (wiring patterns) formed on two conductor layers. 12 to 14, reference numeral 101 denotes a first conductive layer, 102 denotes a second conductive layer, 103 denotes a first insulating layer which is a dielectric layer, and 2 denotes a first conductive layer 101. The first substrate 70 to be supported is included in the first conductive layer 101, and the first circuit pattern (wiring pattern) 71 formed on the surface of the first substrate 2 to be convex is 71 second Conductive layer 102
, And the second base 2a is formed to be convex on the surface of the second base 2a.
Circuit pattern (wiring pattern). Reference numeral 6 denotes a first dielectric material in the form of a film for forming the insulating layer 103.
And 7 is an adhesive.

【0057】なお、図12は、第1の基材2に対して垂
直方向から見たときの第1の回路パターン(配線パター
ン)70の形状を、また、図13は、第1の基材2に対
して垂直方向から見たときの第2の回路パターン(配線
パターン)71の形状を示している。また、図14は、
図12および図13におけるA−A線での断面図であ
る。本実施の形態による多層プリント配線基板に内蔵さ
れる方向性結合器は、第1の導電体層101内に図12
に示すような形状の第1の回路バターン70を形成し、
第2の導電体層102内に図13に示すような形状の第
2の回路パターン(配線パターン)71を形成し、第1
の回路バターン70および第2の回路パターン(配線パ
ターン)71は絶縁層103(即ち、第1の高分子フィ
ルム6)を介して対向して配置することにより構成され
ている。
FIG. 12 shows the shape of the first circuit pattern (wiring pattern) 70 when viewed from the direction perpendicular to the first base member 2, and FIG. 13 shows the shape of the first base member 2. 2 shows the shape of a second circuit pattern (wiring pattern) 71 when viewed from a direction perpendicular to FIG. Also, FIG.
FIG. 14 is a cross-sectional view taken along line AA in FIGS. 12 and 13. The directional coupler incorporated in the multilayer printed wiring board according to the present embodiment has the structure shown in FIG.
Forming a first circuit pattern 70 having a shape as shown in FIG.
A second circuit pattern (wiring pattern) 71 having a shape as shown in FIG.
The circuit pattern 70 and the second circuit pattern (wiring pattern) 71 are arranged to face each other with the insulating layer 103 (that is, the first polymer film 6) interposed therebetween.

【0058】従来のプリント配線基板に内蔵される一般
的な方向性結合器は、同一の導電体層中に形成した互い
に平行に並ぶ2本の線路を結合線路として接近させ、線
路の側面同士を電気的に結合させている。2本の線路を
接近させると結合度が大きくなるが、実際のプリント配
線基板において方向性結合器を形成した場合には、配線
パターンの形成精度などに問題があるため、2本の線路
を十分接近させることができず、結合度が低いという問
題点がある。また、他の従来のプリント配線基板に内蔵
できる一般的な方向性結合器としては、はしご型ハイブ
リッドと呼ばれるものがあり、この場合、結合度が高い
が、回路の占有面積が大きく、また、利用できる周波数
帯域が狭いという点が問題となる。
In a general directional coupler incorporated in a conventional printed wiring board, two parallel lines formed in the same conductor layer are brought close to each other as a coupling line, and the side surfaces of the lines are connected to each other. Electrically coupled. When two lines are brought close to each other, the degree of coupling increases. However, when a directional coupler is formed on an actual printed wiring board, there is a problem in the accuracy of forming a wiring pattern. There is a problem that they cannot be approached and the degree of connection is low. Another common directional coupler that can be built into a conventional printed wiring board is a ladder-type hybrid. In this case, the degree of coupling is high, but the circuit occupies a large area and the ladder-type hybrid is used. The problem is that the available frequency band is narrow.

【0059】一方、本実施の形態による多層プリント配
線基板により形成される、2本の線路を接近させた方向
性結合器72は、第1の回路パターン(配線パターン)
70と第2の回路パターン(配線パターン)71が第1
の高分子フィルム6を挟んで平面で対向するため、高い
結合度をもつ。具体的には、基材および接着剤の誘電率
を3.37、基材の厚さを0.2mm、各コンデンサの
電極の厚さを18μm、高分子フィルムの誘電率を3.
0、高分子フィルムの厚さを6μm、結合部の配線パタ
ーンの幅を50μm、長さを7mmとし、グラウンド層
を各配線パターンに対して裏側にグラウンド層を設け、
本発明の受動素子内蔵多層プリント配線基板により方向
性結合器を作った場合、電気信号が2GHzの時の結合
度は3.4dBであった。一方、同じ基材を用い、従来
の一般的な同一の導電体層中に配線幅を50μm、長さ
を7mmで50μm離れて平行に並ぶ2本の線路を形成
した方向性結合器の場合、結合度が14.8dBとなっ
た。即ち、本実施の形態によれば、結合度の高い方向性
結合器を内蔵した多層プリント配線基板を容易に実現す
ることができる。
On the other hand, the directional coupler 72 formed by the multilayer printed wiring board according to the present embodiment and having two lines approaching each other forms a first circuit pattern (wiring pattern).
70 and a second circuit pattern (wiring pattern) 71
It has a high degree of bonding because it faces in a plane across the polymer film 6. Specifically, the dielectric constant of the base material and the adhesive is 3.37, the thickness of the base material is 0.2 mm, the thickness of each capacitor electrode is 18 μm, and the dielectric constant of the polymer film is 3.
0, the thickness of the polymer film is 6 μm, the width of the wiring pattern of the bonding portion is 50 μm, the length is 7 mm, and a ground layer is provided on the back side for each wiring pattern,
When the directional coupler was formed using the multilayer printed wiring board with a built-in passive element of the present invention, the coupling degree when the electric signal was 2 GHz was 3.4 dB. On the other hand, in the case of a directional coupler in which the same base material is used and two lines are formed in parallel in a conventional general same conductor layer with a wiring width of 50 μm, a length of 7 mm, and a distance of 50 μm, which are arranged in parallel. The coupling degree was 14.8 dB. That is, according to the present embodiment, a multilayer printed wiring board having a built-in directional coupler having a high degree of coupling can be easily realized.

【0060】なお、第1の回路パターン(配線パター
ン)70を主線、第2の回路パターン(配線パターン)
71を副線とし、例えば、主線である第1の回路パター
ン(配線パターン)70の左端より電力Piを投入した
場合を考えると、主線と副線との間には電気的な結合が
あるため、複線である第2の回路パターン(配線パター
ン)71にも電力が伝達される。ここで、副線である第
2の回路パターン(配線パターン)71の左端、右端に
現れる電力をそれぞれPf、Prとすると、主線と副線
との電気的な結合度合い(即ち、結合度)は、ー10l
og10(Pf/Pi)dBで定義される。方向性結合
器の特性は、結合度に代表されるが、上式で定義される
結合度の数値が小さいほど、結合度が大きい、あるいは
結合度が高いと言われる。
The first circuit pattern (wiring pattern) 70 is a main line, and the second circuit pattern (wiring pattern) is
Considering the case where power is supplied from the left end of the first circuit pattern (wiring pattern) 70 as a main line, for example, there is an electrical connection between the main line and the sub line. Power is also transmitted to the second circuit pattern (wiring pattern) 71 which is a double track. Here, assuming that the powers appearing at the left end and the right end of the second circuit pattern (wiring pattern) 71 as the sub-line are Pf and Pr, respectively, the degree of electrical coupling between the main line and the sub-line (that is, the degree of coupling) is , -10 l
og 10 (Pf / Pi) dB. The characteristic of the directional coupler is represented by the degree of coupling. It is said that the smaller the numerical value of the degree of coupling defined by the above equation, the higher the degree of coupling or the higher the degree of coupling.

【0061】[0061]

【発明の効果】この発明による多層プリント配線基板に
よれば、第1の基材の上に形成され、第1のコンデンサ
電極を含む第1の導電体層と、第1の導電体層に積層さ
れ、フィルム状の誘電体材の両面に接着剤が塗布された
第1の絶縁層と、第1の絶縁層に積層され、第1のコン
デンサ電極と対向する位置に配置される第2のコンデン
サ電極を含む第2の導電体層とを備えたので、内蔵され
るコンデンサ容量のばらつきが少なく、安定したコンデ
ンサ容量を内蔵した多層プリント配線基板を容易に実現
できる。
According to the multilayer printed wiring board of the present invention, the first conductor layer including the first capacitor electrode and formed on the first base material is laminated on the first conductor layer. A first insulating layer in which an adhesive is applied to both sides of a film-shaped dielectric material, and a second capacitor laminated on the first insulating layer and arranged at a position facing the first capacitor electrode Since the second conductive layer including the electrodes is provided, a variation in the built-in capacitor capacity is small, and a multilayer printed wiring board having a stable built-in capacitor capacity can be easily realized.

【0062】また、この発明による多層プリント配線基
板によれば、第1のコンデンサ電極は第1の絶縁層の誘
電体材に接触するとともに、第1の基材と第1の絶縁層
の誘電体材との間隙に接着材が充填されているので、第
1および第2のコンデンサ電極間の距離が小さくなり、
さらに、内蔵されるコンデンサの容量を大きくすること
ができるとともに、積層された層間の接着信頼性の高い
多層プリント配線基板を容易に実現できる。
According to the multilayer printed wiring board of the present invention, the first capacitor electrode is in contact with the dielectric material of the first insulating layer, and the first base material and the dielectric material of the first insulating layer are separated from each other. Since the gap with the material is filled with the adhesive, the distance between the first and second capacitor electrodes is reduced,
Further, the capacity of the built-in capacitor can be increased, and a multilayer printed wiring board with high adhesion reliability between the stacked layers can be easily realized.

【0063】また、この発明による多層プリント配線基
板によれば、第2の導電体層も第2の基材の上に形成さ
れているので、より簡単な製造方法でばらつきが少な
く、安定した容量のコンデンサを内蔵した多層プリント
配線基板を容易に製作することが可能となる。
Further, according to the multilayer printed wiring board of the present invention, since the second conductor layer is also formed on the second base material, the variation is reduced by a simpler manufacturing method, and the stable capacitance is obtained. It is possible to easily manufacture a multilayer printed wiring board incorporating the above capacitor.

【0064】また、この発明による多層プリント配線基
板によれば、第2の導電体層に含まれる第2のコンデン
サ電極は第1の絶縁層の誘電体材に接触するとともに、
第2の基材と第1の絶縁層の誘電体材との間隙には接着
材が充填されているので、第1および第2のコンデンサ
電極間の距離がさらに小さくなり、内蔵されるコンデン
サの容量をより一層大きくすることができる。
According to the multilayer printed wiring board of the present invention, the second capacitor electrode included in the second conductor layer contacts the dielectric material of the first insulating layer,
Since the gap between the second base material and the dielectric material of the first insulating layer is filled with the adhesive, the distance between the first and second capacitor electrodes is further reduced, and the distance between the first and second capacitor electrodes is reduced. The capacity can be further increased.

【0065】また、この発明による多層プリント配線基
板によれば、第1のコンデンサ電極と第2のコンデンサ
電極とに挟まれている第1の絶縁層の一部の領域を所定
の誘電率を有した誘電体で置換できるので、内蔵される
コンデンサの容量を、コンデンサの寸法を変化させずに
所望の値にすることができる。
According to the multilayer printed wiring board of the present invention, a part of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode has a predetermined dielectric constant. Since the dielectric can be replaced by the dielectric, the capacity of the built-in capacitor can be set to a desired value without changing the dimensions of the capacitor.

【0066】また、この発明による多層プリント配線基
板によれば、第2の導電体層に積層され、フィルム状の
誘電体材の両面に接着剤が塗布された第2の絶縁層と、
第2の絶縁層に積層され、第2のコンデンサ電極と対向
する位置に配置される第3のコンデンサ電極を含む第3
の導電体層とをさらに備え、基材の垂直方向に電気的に
接続された複数個のコンデンサが積層されているので、
基板内でのコンデンサの占有面積を増やすことなく、内
蔵されるコンデンサの容量を大幅に増加することができ
る。
Further, according to the multilayer printed wiring board of the present invention, a second insulating layer laminated on the second conductor layer and having an adhesive applied to both surfaces of a film-like dielectric material;
A third capacitor electrode laminated on the second insulating layer and including a third capacitor electrode disposed at a position facing the second capacitor electrode;
Since further comprising a plurality of capacitors electrically connected in the vertical direction of the base material,
The capacity of the built-in capacitor can be greatly increased without increasing the area occupied by the capacitor in the substrate.

【0067】また、この発明による多層プリント配線基
板によれば、第1の導電体層にインダクタとなる配線が
形成されるとともに、第2の基材を介して第2のコンデ
ンサ電極と電気的に接続されたグランド層が形成され、
インダクタとなる配線と第1の導電体層に含まれる第1
のコンデンサ電極とが接続されてフィルタ回路が構成さ
れているので、基板内での占有面積を小さく抑えられ、
かつ、ばらつきが少なく、安定したコンデンサ容量を有
したコンデンサとインダクタとからなる高品位なフィル
タ回路を内蔵した多層プリント配線基板を容易に実現で
きる。
Further, according to the multilayer printed wiring board of the present invention, the wiring serving as an inductor is formed in the first conductive layer, and the wiring is electrically connected to the second capacitor electrode via the second base material. A connected ground layer is formed,
The first wiring included in the wiring serving as an inductor and the first conductive layer
And the capacitor electrodes are connected to form a filter circuit, so that the area occupied in the substrate can be kept small,
In addition, it is possible to easily realize a multilayer printed wiring board having a built-in high-quality filter circuit including a capacitor and an inductor having a small variation and a stable capacitor capacity.

【0068】また、この発明による多層プリント配線基
板によれば、第1の基材の上に積層され、第1の結合線
路となる第1の配線パターンを含む第1の導電体層と、
第1の導電体層に積層され、フィルム状の誘電体材の両
面に接着剤が塗布された第1の絶縁層と、第1の絶縁層
に積層され、第1の配線パターンと対向する位置に配置
される第2の結合線路となる第2の配線パターンを含む
第2の導電体層とを備えて、方向性結合器が構成されて
いるので、結合度の高い方向性結合器を内蔵した多層プ
リント配線基板を容易に実現できる。
Further, according to the multilayer printed wiring board of the present invention, a first conductor layer including a first wiring pattern laminated on a first base material and serving as a first coupling line;
A first insulating layer laminated on the first conductor layer and having an adhesive applied to both surfaces of a film-shaped dielectric material, and a position laminated on the first insulating layer and opposed to the first wiring pattern. And a second conductor layer including a second wiring pattern serving as a second coupling line disposed in the directional coupler, so that the directional coupler is configured. A multi-layer printed wiring board can be easily realized.

【0069】また、この発明による多層プリント配線基
板の製造方法によれば、第1の基材に第1のコンデンサ
電極を含む第1の導電体層を形成する工程と、第1の導
電体層にフィルム状の誘電体材の両面に接着剤が塗布さ
れた第1の絶縁層を積層する工程と、第1の絶縁層に第
1のコンデンサ電極と対向する位置に配置される第2の
コンデンサ電極を含む第2の導電体層を積層する工程と
を有しているので、簡単な製造工程でありながら、内蔵
されるコンデンサ容量のばらつきが少なく、安定したコ
ンデンサ容量を有した多層プリント配線基板を容易に実
現できる。
According to the method of manufacturing a multilayer printed wiring board of the present invention, a step of forming a first conductor layer including a first capacitor electrode on a first base material; Laminating a first insulating layer coated with an adhesive on both sides of a film-shaped dielectric material, and a second capacitor disposed on the first insulating layer at a position facing the first capacitor electrode A step of laminating a second conductor layer including electrodes, so that the manufacturing process is simple, the variation in the built-in capacitor capacitance is small, and the multilayer printed circuit board has a stable capacitor capacity. Can be easily realized.

【0070】また、この発明による多層プリント配線基
板の製造方法によれば、第1の基材に第1のコンデンサ
電極を含む第1の導電体層を形成する工程と、第2の基
材に第1のコンデンサ電極と対応する第2のコンデンサ
電極を含む第2の導電体層を形成する工程と、フィルム
状の誘電体材の両面に接着剤が塗布された第1の絶縁層
を挟み、かつ、第1のコンデンサ電極と第2のコンデン
サ電極を対向させて、第1の導電体層と第2の導電体層
を積層する工程とを有したので、内蔵されるコンデンサ
容量のばらつきが少なく、安定したコンデンサ容量を有
した多層プリント配線基板をさらに容易に実現できる。
Further, according to the method of manufacturing a multilayer printed wiring board according to the present invention, a step of forming a first conductor layer including a first capacitor electrode on a first base material; Forming a second conductive layer including a second capacitor electrode corresponding to the first capacitor electrode, and sandwiching a first insulating layer having an adhesive applied to both surfaces of a film-shaped dielectric material; In addition, the method includes a step of laminating the first conductor layer and the second conductor layer with the first capacitor electrode and the second capacitor electrode facing each other. In addition, a multilayer printed wiring board having a stable capacitor capacity can be realized more easily.

【0071】また、この発明による多層プリント配線基
板の製造方法によれば、第1の絶縁層は、第1のコンデ
ンサ電極と第2のコンデンサ電極とで挟まれた第1の絶
縁層の一部領域を所定の誘電率を有した誘電体で置換す
るので、内蔵されるコンデンサの容量を所望の値にする
ことができる多層プリント配線基板の製造方法を提供で
きる。
According to the method for manufacturing a multilayer printed wiring board of the present invention, the first insulating layer is a part of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode. Since the region is replaced with a dielectric having a predetermined dielectric constant, a method of manufacturing a multilayer printed wiring board can be provided in which the capacity of a built-in capacitor can be set to a desired value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1による多層プリント配線基板の
構造を説明するための要部断面図である。
FIG. 1 is a cross-sectional view of a principal part for describing a structure of a multilayer printed wiring board according to a first embodiment.

【図2】 実施の形態1による多層プリント配線基板の
製造手順を説明するための図である。
FIG. 2 is a diagram for explaining a manufacturing procedure of the multilayer printed wiring board according to the first embodiment.

【図3】 実施の形態1による多層プリント配線基板の
製造手順を説明するための図である。
FIG. 3 is a diagram for illustrating a procedure for manufacturing the multilayer printed wiring board according to the first embodiment.

【図4】 高分子フィルムと第1のコンデンサ電極との
間に発生する接着剤による間隙を説明するための図であ
る。
FIG. 4 is a diagram for explaining a gap caused by an adhesive generated between a polymer film and a first capacitor electrode.

【図5】 基材と接着剤との間に発生する間隙(空隙)
を説明するための図である。
FIG. 5: Gap (gap) generated between the base material and the adhesive
FIG.

【図6】 高分子フィルムの融点もしくは軟化点が低過
ぎた場合に発生する高分子フィルムのへこみを説明する
ための図である。
FIG. 6 is a diagram for explaining dents in the polymer film that occur when the melting point or softening point of the polymer film is too low.

【図7】 本発明による多層プリント配線基板の製造と
従来のコンデンサ多層プリント配線基板との製造工程の
違いを説明するための図である。
FIG. 7 is a diagram for explaining a difference between a manufacturing process of a multilayer printed wiring board according to the present invention and a manufacturing process of a conventional multilayer printed wiring board.

【図8】 実施の形態2による多層プリント配線基板の
構造を説明するための要部断面図である。
FIG. 8 is a main-portion cross-sectional view for describing a structure of a multilayer printed wiring board according to Embodiment 2.

【図9】 実施の形態3による多層プリント配線基板の
構造を説明するための要部断面図である。
FIG. 9 is a fragmentary cross-sectional view for explaining the structure of the multilayer printed wiring board according to the third embodiment;

【図10】 実施の形態4による多層プリント配線基板
の構造を説明するための要部断面図である。
FIG. 10 is a fragmentary cross-sectional view for explaining the structure of the multilayer printed wiring board according to Embodiment 4;

【図11】 実施の形態5によるフィルタ回路を内蔵し
た多層プリント配線基板の構造を説明するための要部断
面図である。
FIG. 11 is a cross-sectional view of a principal part for describing a structure of a multilayer printed wiring board including a filter circuit according to a fifth embodiment;

【図12】 実施の形態6による方向性結合器を内蔵し
た多層プリント配線基板において、方向性結合器の第1
の導電体層に形成される第1の回路パターン(配線パタ
ーン)を説明するための図である。
FIG. 12 shows a first embodiment of a directional coupler in a multilayer printed wiring board incorporating a directional coupler according to the sixth embodiment.
FIG. 4 is a diagram for describing a first circuit pattern (wiring pattern) formed on the conductive layer of FIG.

【図13】 実施の形態6による方向性結合器を内蔵し
た多層プリント配線基板において、方向性結合器の第2
の導電体層に形成される第2の回路パターン(配線パタ
ーン)を説明するための図である。
FIG. 13 shows a second embodiment of a directional coupler in a multilayer printed wiring board incorporating a directional coupler according to the sixth embodiment.
FIG. 4 is a diagram for explaining a second circuit pattern (wiring pattern) formed on the conductive layer of FIG.

【図14】 実施の形態6による多層プリント配線基板
の構造を説明するための図である。
FIG. 14 is a diagram for illustrating a structure of a multilayer printed wiring board according to a sixth embodiment.

【図15】 受動素子として印刷コンデンサが内蔵され
た従来の多層プリント配線基板の印刷コンデンサ部分の
構成を示す断面図である。
FIG. 15 is a cross-sectional view showing a configuration of a printing capacitor portion of a conventional multilayer printed wiring board having a built-in printing capacitor as a passive element.

【符号の説明】[Explanation of symbols]

1 コンデンサ 2 第1の基材 2a 第2の基材 3 第1のコンデンサ電極 4 配線 5 第2のコンデンサ電極 5a 第3のコンデンサ電極 5b 第4のコンデンサ電極 6 第1の高分子フィルム(フィルム状の誘電体材) 6a 第2の高分子フィルム(フィルム状の誘電体材) 6b 第3の高分子フィルム(フィルム状の誘電体材) 7 接着剤 8 金属箔 9 誘電体 31 積層されたコン
デンサ 32 第1の導電体 32a 第2の導電体 33 グラウンド層 51 接着剤による
間隙 52 接着剤で満たされていない間隙 53 高分子フィルムのへこみ 60 インダクタと
なる配線 61 導電体 62 グラウンド層 70 第1の配線パターン 71 第2の配線パ
ターン 72 方向性結合器 101 第1の導電体
層 102 第2の導電体層 103 第1の絶縁
層 201 第3の導電体層 202 第4の導電
体層 203 第2の絶縁層 204 第3の絶縁
DESCRIPTION OF SYMBOLS 1 Capacitor 2 1st base material 2a 2nd base material 3 1st capacitor electrode 4 Wiring 5 2nd capacitor electrode 5a 3rd capacitor electrode 5b 4th capacitor electrode 6 1st polymer film (film form) 6a Second polymer film (film-shaped dielectric material) 6b Third polymer film (film-shaped dielectric material) 7 Adhesive 8 Metal foil 9 Dielectric 31 Laminated capacitor 32 First conductor 32a Second conductor 33 Ground layer 51 Gap by adhesive 52 Gap not filled with adhesive 53 Indentation of polymer film 60 Wiring to be an inductor 61 Conductor 62 Ground layer 70 First wiring Pattern 71 second wiring pattern 72 directional coupler 101 first conductive layer 102 second conductive layer 103 first insulating layer 20 The third conductive layer 202 fourth conductive layer 203 second insulating layer 204 third insulating layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/18 H05K 3/42 620B 3/42 620 3/46 G 3/46 N H01G 4/40 321A (72)発明者 藤岡 弘文 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 柳浦 聡 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5E082 AB03 BB01 BC38 DD08 FF15 FG26 FG34 KK01 5E317 AA21 AA24 BB12 CC32 CC33 GG14 GG16 5E339 AB01 AC01 AD03 AD05 AE01 BC02 BD02 BD06 BD08 BE11 BE13 GG02 5E343 AA02 AA13 AA17 BB12 BB14 BB24 BB67 BB71 DD33 DD43 DD76 ER32 GG08 5E346 AA02 AA06 AA12 AA15 AA32 AA43 AA51 CC02 CC08 CC09 CC32 DD02 DD12 DD23 DD24 DD32 DD33 EE06 EE07 EE09 EE13 EE18 FF07 FF15 GG15 GG17 GG22 GG28 HH11 HH26 HH31 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/18 H05K 3/42 620B 3/42 620 3/46 G 3/46 N H01G 4/40 321A ( 72) Inventor Hirofumi Fujioka 2-3-2 Marunouchi, Chiyoda-ku, Tokyo, Mitsubishi Electric Co., Ltd. (72) Inventor Satoshi Yanaura 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term in Mitsubishi Electric Co., Ltd. reference) 5E082 AB03 BB01 BC38 DD08 FF15 FG26 FG34 KK01 5E317 AA21 AA24 BB12 CC32 CC33 GG14 GG16 5E339 AB01 AC01 AD03 AD05 AE01 BC02 BD02 BD06 BD08 BE11 BE13 GG02 5E343 AA02 AA13 AA17 BB12 BB14 BB24 BB67 BB71 DD33 DD43 DD76 ER32 GG08 5E346 AA02 AA06 AA12 AA15 AA32 AA43 AA51 CC02 CC08 CC09 CC32 DD02 DD12 DD23 DD24 DD32 DD33 EE06 EE07 EE09 EE13 EE18 FF07 FF15 GG15 GG17 GG22 GG28 HH11 HH26 HH31

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 第1の基材の上に形成され、第1のコン
デンサ電極を含む第1の導電体層と、 上記第1の導電体層に積層され、フィルム状の誘電体材
の両面に接着剤が塗布された第1の絶縁層と、 上記第1の絶縁層に積層され、上記第1のコンデンサ電
極と対向する位置に配置される第2のコンデンサ電極を
含む第2の導電体層とを備えたことを特徴とする多層プ
リント配線基板。
1. A first conductor layer formed on a first base material and including a first capacitor electrode, and both surfaces of a film-shaped dielectric material laminated on the first conductor layer A first insulating layer on which an adhesive is applied, and a second conductor laminated on the first insulating layer and including a second capacitor electrode disposed at a position facing the first capacitor electrode And a multilayer printed wiring board.
【請求項2】 第1のコンデンサ電極は、第1の絶縁層
の誘電体材に接触するとともに、第1の基材と上記第1
の絶縁層の誘電体材との間隙に接着材が充填されている
ことを特徴とする請求項1に記載の多層プリント配線基
板。
2. The first capacitor electrode contacts a dielectric material of a first insulating layer, and contacts a first base material with the first base material.
2. The multilayer printed wiring board according to claim 1, wherein a gap between the insulating layer and the dielectric material is filled with an adhesive.
【請求項3】 第2の導電体層は、第2の基材の上に形
成されていることを特徴とする請求項1に記載の多層プ
リント配線基板。
3. The multilayer printed wiring board according to claim 1, wherein the second conductor layer is formed on the second base material.
【請求項4】 第2の導電体層に含まれる第2のコンデ
ンサ電極は、第1の絶縁層の誘電体材に接触するととも
に、第2の基材と第1の絶縁層の誘電体材との間隙には
接着材が充填されていることを特徴とする請求項3に記
載の多層プリント配線基板。
4. A second capacitor electrode included in the second conductor layer is in contact with the dielectric material of the first insulating layer and the second base material and the dielectric material of the first insulating layer. 4. The multilayer printed wiring board according to claim 3, wherein an adhesive is filled in a gap between the multilayer printed wiring board and the substrate.
【請求項5】 第1のコンデンサ電極と第2のコンデン
サ電極とに挟まれている第1の絶縁層の一部の領域を所
定の誘電率を有した誘電体で置換したことを特徴とする
請求項1乃至4のいずれか1項に記載の多層プリント配
線基板。
5. A method according to claim 1, wherein a part of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode is replaced with a dielectric having a predetermined dielectric constant. The multilayer printed wiring board according to claim 1.
【請求項6】 第2の導電体層に積層され、フィルム状
の誘電体材の両面に接着剤が塗布された第2の絶縁層
と、上記第2の絶縁層に積層され、第2のコンデンサ電
極と対向する位置に配置される第3のコンデンサ電極を
含む第3の導電体層とをさらに備え、基材の垂直方向に
電気的に接続された複数個のコンデンサが積層されてい
ることを特徴とする請求項1乃至4のいずれか1項に記
載の多層プリント配線基板。
6. A second insulating layer laminated on a second conductor layer and having an adhesive applied to both surfaces of a film-shaped dielectric material, and a second insulating layer laminated on the second insulating layer, A third conductor layer including a third capacitor electrode disposed at a position facing the capacitor electrode, wherein a plurality of capacitors electrically connected in the vertical direction of the base material are stacked; The multilayer printed wiring board according to any one of claims 1 to 4, wherein:
【請求項7】 第1の導電体層にインダクタとなる配線
が形成されるとともに、第2の基材を介して第2のコン
デンサ電極と電気的に接続されたグランド層が形成さ
れ、上記インダクタとなる配線と上記第1の導電体層に
含まれる第1のコンデンサ電極とが接続されてフィルタ
回路が構成されていることを特徴とする請求項1乃至4
のいずれか1項に記載の多層プリント配線基板。
7. A wiring which serves as an inductor is formed on a first conductor layer, and a ground layer which is electrically connected to a second capacitor electrode via a second base material is formed. 5. A filter circuit is formed by connecting a wiring to be formed and a first capacitor electrode included in the first conductor layer.
The multilayer printed wiring board according to any one of the above items.
【請求項8】 第1の基材の上に積層され、第1の結合
線路となる第1の配線パターンを含む第1の導電体層
と、上記第1の導電体層に積層され、フィルム状の誘電
体材の両面に接着剤が塗布された第1の絶縁層と、上記
第1の絶縁層に積層され、上記第1の配線パターンと対
向する位置に配置される第2の結合線路となる第2の配
線パターンを含む第2の導電体層とを備えて方向性結合
器が構成されていることを特徴とする多層プリント配線
基板。
8. A first conductor layer including a first wiring pattern, which is laminated on a first base material and serves as a first coupling line, and a film laminated on the first conductor layer, A first insulating layer in which an adhesive is applied to both sides of a dielectric material in a shape of a circle, and a second coupling line laminated on the first insulating layer and arranged at a position facing the first wiring pattern And a second conductor layer including a second wiring pattern to form a directional coupler.
【請求項9】 第1の基材に第1のコンデンサ電極を含
む第1の導電体層を形成する工程と、 上記第1の導電体層にフィルム状の誘電体材の両面に接
着剤が塗布された第1の絶縁層を積層する工程と、 上記第1の絶縁層に上記第1のコンデンサ電極と対向す
る位置に配置される第2のコンデンサ電極を含む第2の
導電体層を積層する工程とを有したことを特徴とする多
層プリント配線基板の製造方法。
9. A step of forming a first conductor layer including a first capacitor electrode on a first base material, and an adhesive on both surfaces of a film-like dielectric material on the first conductor layer. Laminating the applied first insulating layer, and laminating a second conductor layer including a second capacitor electrode disposed at a position facing the first capacitor electrode on the first insulating layer. And a method for manufacturing a multilayer printed wiring board.
【請求項10】 第1の基材に第1のコンデンサ電極を
含む第1の導電体層を形成する工程と、 第2の基材に上記第1のコンデンサ電極と対応する第2
のコンデンサ電極を含む第2の導電体層を形成する工程
と、 フィルム状の誘電体材の両面に接着剤が塗布された第1
の絶縁層を挟み、かつ、上記第1のコンデンサ電極と上
記第2のコンデンサ電極を対向させて、上記第1の導電
体層と上記第2の導電体層を積層する工程とを有したこ
とを特徴とする多層プリント配線基板の製造方法。
10. A step of forming a first conductor layer including a first capacitor electrode on a first substrate, and a step of forming a second conductor corresponding to the first capacitor electrode on a second substrate.
Forming a second conductive layer including a capacitor electrode of the first type, and a first method in which an adhesive is applied to both surfaces of a film-shaped dielectric material.
Laminating the first conductor layer and the second conductor layer with the first capacitor electrode and the second capacitor electrode opposed to each other with the insulating layer of the first layer sandwiched therebetween. A method for manufacturing a multilayer printed wiring board, comprising:
【請求項11】 第1のコンデンサ電極と第2のコンデ
ンサ電極とで挟まれた第1の絶縁層の一部領域を所定の
誘電率を有した誘電体で置換することを特徴とする請求
項9または10に記載の多層プリント配線基板の製造方
法。
11. A method according to claim 1, wherein a portion of the first insulating layer sandwiched between the first capacitor electrode and the second capacitor electrode is replaced with a dielectric having a predetermined dielectric constant. 11. The method for manufacturing a multilayer printed wiring board according to 9 or 10.
JP2001107120A 2001-04-05 2001-04-05 Multilayer printed wiring board and manufacturing method therefor Pending JP2002305365A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001107120A JP2002305365A (en) 2001-04-05 2001-04-05 Multilayer printed wiring board and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107120A JP2002305365A (en) 2001-04-05 2001-04-05 Multilayer printed wiring board and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2002305365A true JP2002305365A (en) 2002-10-18

Family

ID=18959490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107120A Pending JP2002305365A (en) 2001-04-05 2001-04-05 Multilayer printed wiring board and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002305365A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135530A (en) * 2006-11-28 2008-06-12 Kyocera Corp Wiring substrate, and manufacturing method thereof
JP2008153360A (en) * 2006-12-15 2008-07-03 Nippon Mektron Ltd Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same
JP2010192787A (en) * 2009-02-20 2010-09-02 Murata Mfg Co Ltd Film capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135530A (en) * 2006-11-28 2008-06-12 Kyocera Corp Wiring substrate, and manufacturing method thereof
JP2008153360A (en) * 2006-12-15 2008-07-03 Nippon Mektron Ltd Adhesive sheet for capacitor and method of manufacturing built-in capacitor printed wiring board using same
JP4503583B2 (en) * 2006-12-15 2010-07-14 日本メクトロン株式会社 Adhesive sheet for capacitor and method for manufacturing printed wiring board with built-in capacitor using the same
JP2010192787A (en) * 2009-02-20 2010-09-02 Murata Mfg Co Ltd Film capacitor

Similar Documents

Publication Publication Date Title
US9119322B2 (en) Wiring board and method for manufacturing the same
JP3400677B2 (en) Method of making a capacitor embedded in a printed circuit board, and a printed circuit board having the embedded capacitor
KR100812515B1 (en) Capacitive/resistive devices and printed wiring boards incorporating such devices, and methods of making thereof
KR100442215B1 (en) Printed wiring circuit multilayer assembly and manufacturing method thereof
JP3407737B2 (en) Multilayer substrate manufacturing method and multilayer substrate formed by the manufacturing method
TWI615065B (en) Flexible circuit board and method for manufacturing same
JP4341588B2 (en) Multilayer substrate and manufacturing method thereof
US20070111380A1 (en) Fabricating method of printed circuit board having embedded component
US7301751B2 (en) Embedded capacitor
WO2001001342A1 (en) Ic card
JP3964085B2 (en) Printed circuit board and method for manufacturing printed circuit board
TWI455662B (en) A method for manufacturing a capacitor-type printed wiring board, and a method for manufacturing the capacitor-type printed wiring board
JP3199664B2 (en) Method for manufacturing multilayer wiring board
JPH08125342A (en) Flexible multilayered wiring board and its manufacture
KR100677787B1 (en) Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JP4051989B2 (en) Manufacturing method of multilayer wiring board
JP2020013976A (en) Printed circuit board
JP4207517B2 (en) Embedded substrate
JP4363947B2 (en) Multilayer wiring circuit board and method for manufacturing the same
JP2002305365A (en) Multilayer printed wiring board and manufacturing method therefor
JP2001156211A (en) Wiring board with built-in capacitor
JP2001237505A (en) Multilayer printed circuit board
JP2001313448A (en) Both-side flexible wiring board, ic card, and manufacturing method of the both-side flexible wiring board
JP3329756B2 (en) Multilayer wiring board and method of manufacturing the same
JP3238901B2 (en) Multilayer printed wiring board and method of manufacturing the same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060314