JP2002305276A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002305276A
JP2002305276A JP2001109085A JP2001109085A JP2002305276A JP 2002305276 A JP2002305276 A JP 2002305276A JP 2001109085 A JP2001109085 A JP 2001109085A JP 2001109085 A JP2001109085 A JP 2001109085A JP 2002305276 A JP2002305276 A JP 2002305276A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
radiator
fastening means
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001109085A
Other languages
Japanese (ja)
Other versions
JP2002305276A5 (en
Inventor
Shinya Koike
信也 小池
Kazuo Shimizu
一男 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001109085A priority Critical patent/JP2002305276A/en
Publication of JP2002305276A publication Critical patent/JP2002305276A/en
Publication of JP2002305276A5 publication Critical patent/JP2002305276A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PROBLEM TO BE SOLVED: To improve heat radiation properties in a semiconductor device. SOLUTION: A heat spreader 2, where a semiconductor chip 1 is packaged, is exposed from a sealing body 5, a joining means 9 is mounted to a portion where the exposed portion is overlapped to one portion of a heat radiation fin 10, and the heat radiation fin 10 is fixed detachably.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置技術に
関し、特に、半導体装置の放熱技術に適用して有効な技
術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device technology, and more particularly to a technology effective when applied to a heat dissipation technology of a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置の高消費電力化に伴い、樹脂
封止型のパッケージ構造を有する半導体装置でも、種々
の低熱抵抗化が進められている。本発明者らが検討した
高放熱型の半導体装置は、半導体装置のパッケージに内
包されたヒートスプレッダの一部をパッケージから露出
させ、その露出部分を半導体装置実装用の配線基板の導
体パターンに半田等により接合することで放熱経路を設
定するものである。
2. Description of the Related Art With the increase in power consumption of semiconductor devices, various types of semiconductor devices having a resin-sealed type package structure have been variously reduced in thermal resistance. The high heat dissipation type semiconductor device studied by the present inventors exposes a part of the heat spreader included in the package of the semiconductor device from the package, and solders the exposed portion to a conductor pattern of a wiring board for mounting the semiconductor device. The heat radiation path is set by joining with the above.

【0003】なお、半導体装置の放熱技術については、
例えば日経BP社、1993年5月31日発行、「実践
講座 VLSIパッケージング技術(下)」p200〜
p212に詳細に説明されている。
[0003] Regarding heat dissipation technology for semiconductor devices,
For example, Nikkei BP, published May 31, 1993, "Practical Course VLSI Packaging Technology (Lower)" p200-
This is described in detail on page 212.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記放熱技
術においては、以下の課題があることを本発明者は見出
した。すなわち、ヒートスプレッダの一部を配線基板の
導体パターンに半田等により接合するのみで放熱経路を
確保する技術では、半導体装置の放熱性能が配線基板の
放熱性能に大きく依存し、放熱性能のさらなる向上要求
に対応できないという問題がある。
However, the present inventor has found that there are the following problems in the above heat radiation technology. In other words, in the technology that secures a heat dissipation path only by joining a part of the heat spreader to the conductor pattern of the wiring board by soldering or the like, the heat dissipation performance of the semiconductor device greatly depends on the heat dissipation performance of the wiring board, and further improvement of the heat dissipation performance is required. There is a problem that can not be addressed.

【0005】本発明の目的は、半導体装置の放熱性を向
上させることのできる技術を提供することにある。
An object of the present invention is to provide a technique capable of improving the heat dissipation of a semiconductor device.

【0006】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0007】[0007]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0008】すなわち、本発明は、半導体チップに接合
された第1放熱体において封止体から露出される露出部
分と、封止体の外部の第2放熱体とを締結手段によって
着脱自在の状態で機械的に接合したものである。
That is, according to the present invention, in the first heat radiator joined to the semiconductor chip, the exposed portion exposed from the sealing body and the second heat radiator outside the sealing body can be detachably attached by the fastening means. Are mechanically joined together.

【0009】[0009]

【発明の実施の形態】以下の実施の形態においては便宜
上その必要があるときは、複数のセクションまたは実施
の形態に分割して説明するが、特に明示した場合を除
き、それらはお互いに無関係なものではなく、一方は他
方の一部または全部の変形例、詳細、補足説明等の関係
にある。
BEST MODE FOR CARRYING OUT THE INVENTION In the following embodiments, when necessary for convenience, the description will be made by dividing into a plurality of sections or embodiments, but unless otherwise specified, they are not related to each other. Instead, one has a relationship of some or all of the other modifications, details, supplementary explanations, and the like.

【0010】また、以下の実施の形態において、要素の
数等(個数、数値、量、範囲等を含む)に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), the number is particularly limited and is limited to a specific number in principle. Except in some cases, the number is not limited to the specific number, and may be more than or less than the specific number.

【0011】さらに、以下の実施の形態において、その
構成要素(要素ステップ等も含む)は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
Further, in the following embodiments, the constituent elements (including the element steps, etc.) are not necessarily essential unless otherwise specified, and when it is deemed essential in principle. Needless to say, there is nothing.

【0012】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
Similarly, in the following embodiments, when referring to the shapes, positional relationships, and the like of the constituent elements, etc., unless otherwise specified, and unless otherwise apparently considered in principle, it is substantially the same. And those similar or similar to the shape or the like. This is the same for the above numerical values and ranges.

【0013】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
In all the drawings for describing the embodiment, parts having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0014】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0015】(実施の形態1)本実施の形態において
は、例えばパワーIC(Integrated circuit)が形成さ
れたQFP(Quad Flat Package)構造を有する半導体
装置に本発明を適用した場合について説明する。
(Embodiment 1) In this embodiment, a case where the present invention is applied to a semiconductor device having a QFP (Quad Flat Package) structure in which a power IC (Integrated circuit) is formed will be described.

【0016】図1は、その半導体装置の平面図、図2
は、図1の半導体装置の封止体およびボンディングワイ
ヤを取り除いて示した半導体装置の平面図、図3は、図
1のA−A線の断面図、図4は、図1のB−B線の断面
図、図5は、図1等の半導体装置の第1放熱体における
締結手段結合部の拡大平面図をそれぞれ示している。
FIG. 1 is a plan view of the semiconductor device, and FIG.
1 is a plan view of the semiconductor device shown in FIG. 1 from which a sealing body and a bonding wire are removed, FIG. 3 is a cross-sectional view taken along line AA in FIG. 1, and FIG. FIG. 5 is an enlarged plan view of the connecting portion of the fastening means in the first radiator of the semiconductor device of FIG. 1 and the like.

【0017】本実施の形態の半導体装置を構成する半導
体チップ(以下、単にチップという)1は、例えば平面
四角形状のシリコン単結晶の小片を基板としてなり、そ
の主面(第1面)を上に向けた状態で、ヒートスプレッ
ダ(第1放熱体)2上に搭載されている。
A semiconductor chip (hereinafter, simply referred to as a chip) 1 constituting the semiconductor device of the present embodiment is, for example, a small piece of silicon single crystal having a plane quadrangular shape as a substrate, and has a main surface (first surface) facing upward. And mounted on a heat spreader (first heat radiator) 2.

【0018】チップ1の主面には、例えばパワーMOS
・FET回路が形成されている。このパワーMOS・F
ET回路の電極は、チップ1の主面の外周近傍に配置さ
れた複数のボンディングパッド(外部端子)によって引
き出されている。このボンディングパッドには、ボンデ
ィングワイヤ(以下、単にワイヤという)3の一端が接
合されている。このワイヤ3は、例えば金(Au)また
はアルミニウム(Al)等からなり、その他端は、リー
ド4と接合されている。リード4は、例えば銅(Cu)
合金または42アロイからなり、チップ1の外周(四
辺)を取り囲むように、その外周に沿って所定の間隔を
隔てて複数配置されている。
On the main surface of the chip 1, for example, a power MOS
-An FET circuit is formed. This power MOS F
The electrodes of the ET circuit are led out by a plurality of bonding pads (external terminals) arranged near the outer periphery of the main surface of the chip 1. One end of a bonding wire (hereinafter simply referred to as a wire) 3 is joined to the bonding pad. The wire 3 is made of, for example, gold (Au) or aluminum (Al), and the other end is joined to the lead 4. The lead 4 is made of, for example, copper (Cu).
A plurality of alloys or 42 alloys are arranged at predetermined intervals along the outer periphery of the chip 1 so as to surround the outer periphery (four sides).

【0019】上記チップ1およびワイヤ3は、例えばガ
ラスエポキシ系樹脂等のようなプラスチック材料からな
る封止体5によって覆われている。上記リード4は、そ
のチップ1側の端部が封止体5によって覆われている
が、チップ1から離間する端部は封止体5から露出され
ている。その封止体5から露出するリード4、いわゆる
アウターリードは、例えばガルウィング状に成形されて
おり、その先端部は、プリント配線基板(配線基板)6
の第1面(半導体装置の実装面)に形成されたランド6
aと、例えば鉛(Pb)−錫(Zn)半田等のような半
田材によって接合されている(図3参照)。このリード
4とランド6aとの接続により、半導体装置の回路がプ
リント配線基板6の配線と電気的に接続されている。な
お、ここでは、チップ1の裏面がプリント配線基板6の
第1面に対向されるように、半導体装置をプリント配線
基板6に実装した状態を例示している。
The chip 1 and the wires 3 are covered with a sealing body 5 made of a plastic material such as a glass epoxy resin. The end of the lead 4 on the chip 1 side is covered with a sealing body 5, but the end separated from the chip 1 is exposed from the sealing body 5. The leads 4, so-called outer leads, exposed from the sealing body 5 are formed, for example, in a gull wing shape, and the leading end thereof is connected to a printed wiring board (wiring board) 6.
Land 6 formed on the first surface (mounting surface of the semiconductor device)
a and a solder material such as lead (Pb) -tin (Zn) solder or the like (see FIG. 3). The circuit of the semiconductor device is electrically connected to the wiring of the printed wiring board 6 by the connection between the lead 4 and the land 6a. Here, a state is illustrated in which the semiconductor device is mounted on the printed wiring board 6 such that the back surface of the chip 1 faces the first surface of the printed wiring board 6.

【0020】プリント配線基板6は、例えばガラスエポ
キシ系樹脂等のようなプラスチック材料からなる絶縁基
板に4層配線構造を備えている。プリント配線基板6の
第1面には、上記ランド6aの他に、チップ搭載用の導
体パターン6bおよび配線パターンが形成されている。
プリント配線基板6の4層配線(上記ランド6a、導体
パターン6bを含む)は、例えば銅または銅合金からな
る。また、プリント配線基板6には、その第1面とその
裏面の第2面とを貫通する平面円形状のスルーホール6
cが穿孔されている。スルーホール6cの内壁面には、
例えば銅または銅合金からなる導体膜6dが被覆されて
いる。この導体膜6dは、プリント配線基板6の配線と
接続されている。
The printed wiring board 6 is provided with a four-layer wiring structure on an insulating substrate made of a plastic material such as a glass epoxy resin. On the first surface of the printed wiring board 6, in addition to the lands 6a, a conductor pattern 6b for mounting a chip and a wiring pattern are formed.
The four-layer wiring (including the land 6a and the conductor pattern 6b) of the printed wiring board 6 is made of, for example, copper or a copper alloy. Further, the printed wiring board 6 has a through hole 6 having a flat circular shape penetrating the first surface and the second surface of the back surface.
c is perforated. On the inner wall surface of the through hole 6c,
For example, a conductor film 6d made of copper or a copper alloy is coated. The conductive film 6d is connected to the wiring of the printed wiring board 6.

【0021】一方、上記チップ1の裏面(第2の面)
は、例えば鉛(Pb)−錫(Zn)合金等からなる半田
材または高接着強度の銀(Ag)ペースト等のような接
着剤7を介してヒートスプレッダ2に接合されている。
ヒートスプレッダ2は、例えば銅(Cu)合金またはア
ルミニウム(Al)等のような金属からなる。ヒートス
プレッダ2の材料として銅合金を選択した場合には、銅
の熱伝導性が他の金属と比べて高いので、チップ1で発
生した熱の放散性を向上させることができる。また、チ
ップ1に対する熱膨張係数の差がアルミニウムよりも小
さいので、チップ1の熱応力に起因するチップ1のクラ
ック等も抑制または防止できる。一方、アルミニウムを
選択した場合には、放熱性に関して銅合金より下がる
が、ある程度の放熱性を維持したまま、半導体装置を軽
量化することができる。ヒートスプレッダ2の表面全体
または一部に、例えばニッケルまたは金等のような金属
のメッキを施しても良い。これにより、耐食性や他の部
材との接合性を向上させることができる。
On the other hand, the back surface (second surface) of the chip 1
Is bonded to the heat spreader 2 via an adhesive 7 such as a solder material made of a lead (Pb) -tin (Zn) alloy or a silver (Ag) paste having a high adhesive strength.
The heat spreader 2 is made of a metal such as a copper (Cu) alloy or aluminum (Al). When a copper alloy is selected as the material of the heat spreader 2, since the heat conductivity of copper is higher than that of other metals, the heat dissipation of the heat generated in the chip 1 can be improved. Further, since the difference in the coefficient of thermal expansion with respect to the chip 1 is smaller than that of aluminum, cracks and the like of the chip 1 due to the thermal stress of the chip 1 can be suppressed or prevented. On the other hand, when aluminum is selected, although the heat dissipation is lower than that of the copper alloy, the weight of the semiconductor device can be reduced while maintaining a certain degree of heat dissipation. The entire surface or a part of the heat spreader 2 may be plated with a metal such as nickel or gold. Thereby, the corrosion resistance and the bonding property with other members can be improved.

【0022】このヒートスプレッダ2のパターンは、そ
の中央の平面四角形状のパターン部分2aと、そのパタ
ーン部分2aの四隅から外方に略放射状に突出する帯状
のパターン部分2bとを有している(図2参照)。平面
四角形状のパターン部分2aの平面寸法は、チップ1の
平面寸法よりも大きく、そのパターン部分2aの中央に
チップ1が搭載されている。パターン部分2aの上面
(すなわち、チップ1が搭載される面側)は、上記封止
体5によって覆われているが、その側面および裏面は封
止体5から露出されている。このヒートスプレッダ2の
裏面は、鉛−錫半田等のような接着剤8を介して上記プ
リント配線基板6の第1面の導体パターン6bと接合さ
れている。
The pattern of the heat spreader 2 has a planar square pattern portion 2a at the center thereof and a band-like pattern portion 2b projecting radially outward from the four corners of the pattern portion 2a (FIG. 1). 2). The planar dimension of the planar quadrangular pattern portion 2a is larger than the planar dimension of the chip 1, and the chip 1 is mounted at the center of the pattern portion 2a. The upper surface of the pattern portion 2a (that is, the surface on which the chip 1 is mounted) is covered with the sealing member 5, but the side and back surfaces thereof are exposed from the sealing member 5. The back surface of the heat spreader 2 is joined to the conductor pattern 6b on the first surface of the printed wiring board 6 via an adhesive 8 such as lead-tin solder.

【0023】また、ヒートスプレッダ2の帯状のパター
ン部分2bにおいては、その基部における上面の一部が
封止体5によって覆われているが、その外方端側の表面
(すなわち、上面、側面および裏面)は封止体5から露
出されている。そして、この封止体5から露出されるパ
ターン部分2bの先端の角部は、部分的に切り欠かれて
いる(図1、図2および図5参照)。この角部の切り欠
き領域は、締結手段9のボルト9aを引っ掛けるための
締結手段取り付け領域(以下、単に取り付け領域とい
う)2cになっている。
In the strip-shaped pattern portion 2b of the heat spreader 2, a part of the upper surface at the base portion is covered with the sealing body 5, but the surface on the outer end side (namely, the upper surface, the side surface, and the rear surface). Is exposed from the sealing body 5. The corner of the tip of the pattern portion 2b exposed from the sealing body 5 is partially notched (see FIGS. 1, 2 and 5). The cutout area at the corner is a fastening means attachment area (hereinafter simply referred to as an attachment area) 2c for hooking the bolt 9a of the fastening means 9.

【0024】本実施の形態では、ヒートスプレッダ2の
4つのパターン部分2bの先端に同じ形状の取り付け領
域2cが形成され、この4つの取り付け領域2cに締結
手段9が取り付けられている。この4つの取り付け領域
2cは、チップ1の中心からほぼ等距離になるように、
あるいはチップ1を中心として上下左右対称となるよう
に、バランス良く分散されて配置されている。この取り
付け領域2cの配置がバランス良く配置されていない
と、チップ1で発生した熱により生じた熱応力がチップ
1に対して不均一に加わる結果、チップ1にクラックが
生じる場合がある。これに対して、取り付け領域2cを
上記のようにバランス良く配置することにより、チップ
1で発生した熱を、4箇所のパターン部分2bの各々に
ほぼ同じように伝えるようにすることができ、チップ1
に加わる熱応力をほぼ均一にすることができるので、上
記チップ1のクラックを抑制または防止できる。また、
取り付け領域2cを上記のように配置することにより、
締結手段9の取り付けを規則的に行うことができるの
で、締結手段9の取り付け作業性を向上させることがで
き、その取り付け作業時間を短縮できる。
In the present embodiment, mounting regions 2c having the same shape are formed at the tips of the four pattern portions 2b of the heat spreader 2, and the fastening means 9 is mounted on the four mounting regions 2c. The four attachment areas 2c are located at substantially the same distance from the center of the chip 1,
Alternatively, they are dispersed and arranged in a well-balanced manner so as to be vertically and horizontally symmetrical with respect to the chip 1. If the mounting regions 2c are not arranged in a well-balanced manner, the thermal stress generated by the heat generated in the chip 1 may be unevenly applied to the chip 1, resulting in a crack in the chip 1. On the other hand, by arranging the mounting regions 2c in a well-balanced manner as described above, heat generated in the chip 1 can be transmitted to each of the four pattern portions 2b in substantially the same manner. 1
Since the thermal stress applied to the chip 1 can be made substantially uniform, cracks in the chip 1 can be suppressed or prevented. Also,
By arranging the mounting area 2c as described above,
Since the attachment of the fastening means 9 can be performed regularly, the workability of the attachment of the fastening means 9 can be improved, and the work time for the attachment can be reduced.

【0025】ただし、上記取り付け領域2cの形状は、
上記のものに限定されるものではなく種々変更可能であ
り、例えば図6に示すようにしても良い。すなわち、図
6(a)では、上記取り付け領域2cがパターン部分2
bの辺から中央に延びる平面半楕円形状の切り欠きによ
って形成されている。また、図6(b)では、上記取り
付け領域2cがパターン部分2bに開口された平面円形
状の穴で形成されている。さらに、図6(c)では、上
記取り付け領域2cがパターン部分2bに開口された平
面楕円形状の穴で形成されている。
However, the shape of the mounting area 2c is
The present invention is not limited to the above, and various changes can be made. For example, it may be as shown in FIG. That is, in FIG. 6A, the attachment area 2c is the pattern portion 2
It is formed by a flat semi-elliptical notch extending from the side of b to the center. In FIG. 6B, the mounting region 2c is formed by a plane circular hole opened in the pattern portion 2b. Further, in FIG. 6C, the attachment area 2c is formed by a plane elliptical hole opened in the pattern portion 2b.

【0026】この取り付け領域2cの形状を図5、図6
(a),(c)とした場合は、上記取り付け領域2c
に、ある程度の平面寸法上の余裕を持たせることができ
るので、パターン部分2bの取り付け領域の平面位置
と、プリント配線基板6のスルーホール6cの平面位置
とが多少ずれてしまっても、余裕を持って締結手段9を
取り付けることができる。すなわち、取り付け領域2c
やスルーホール6cの形成位置の自由度を向上させるこ
とができる。したがって、パターン部分2bの取り付け
領域2cの寸法精度やスルーホール6cの形成位置精度
を緩和できるので、ヒートスプレッダ2やプリント配線
基板6の加工容易性を向上させることができる。
FIGS. 5 and 6 show the shape of the mounting area 2c.
In the case of (a) and (c), the mounting area 2c
In addition, since a certain margin in the plane dimensions can be provided, even if the plane position of the mounting area of the pattern portion 2b and the plane position of the through hole 6c of the printed wiring board 6 are slightly shifted, the margin is provided. The fastening means 9 can be attached. That is, the mounting area 2c
And the degree of freedom of the formation position of the through hole 6c can be improved. Therefore, the dimensional accuracy of the attachment region 2c of the pattern portion 2b and the accuracy of the formation position of the through hole 6c can be reduced, so that the workability of the heat spreader 2 and the printed wiring board 6 can be improved.

【0027】また、図5および図6(a)の場合は、ヒ
ートスプレッダ2の面積を縮小でき、半導体装置の実装
面積を小さくできる。図6(b),(c)のように、ヒ
ートスプレッダ2のパターン部分2bに穴を開口するタ
イプの場合、その穴の平面積よりもパターン部分2bの
面積を大きくしなければならないので、ヒートスプレッ
ダ2を含めた半導体装置の実装面積が大きくなってしま
う。これは、プリント配線基板6に実装される電子部品
に高い密度が要求され、隣接する他の電子部品の関係か
らパターン部分2bをあまり大きく取れない場合等に問
題となる。これに対して、図5および図6(a)の場合
は、パターン部分2bの一部を切り欠いて取り付け領域
2cを形成するタイプなので、その取り付け領域2cよ
りもパターン部分2bを大きくする必要性が無いので、
上記のような問題を回避できる。したがって、締結手段
9の取り付けに面積上の余裕が無い場合は、図5および
図6(a)のタイプを選択し、締結手段9の取り付けに
面積上の余裕が有る場合は、図6(b),(c)のタイ
プを選択することも有効である。
In the case of FIGS. 5 and 6A, the area of the heat spreader 2 can be reduced, and the mounting area of the semiconductor device can be reduced. As shown in FIGS. 6B and 6C, in the case of a type in which a hole is formed in the pattern portion 2b of the heat spreader 2, the area of the pattern portion 2b must be larger than the plane area of the hole. The mounting area of the semiconductor device including the above becomes large. This poses a problem when the electronic components mounted on the printed wiring board 6 are required to have a high density, and the pattern portion 2b cannot be made too large due to the relationship between adjacent electronic components. On the other hand, in the case of FIG. 5 and FIG. 6A, since the attachment area 2c is formed by cutting out a part of the pattern part 2b, it is necessary to make the pattern part 2b larger than the attachment area 2c. Because there is no
The above problems can be avoided. Therefore, when there is no margin in the area for attaching the fastening means 9, the type shown in FIGS. 5 and 6A is selected, and when there is a margin in the area for attaching the fastening means 9, FIG. It is also effective to select the types () and (c).

【0028】上記締結手段9は、ボルト9aとナット9
bとを有している。ボルト9aは、ヒートスプレッダ2
のパターン部2bを介してプリント配線基板6の第1面
から上記スルーホール6cを貫通して第2面に突出され
ている。そして、ボルト9aは、その突出部にナット9
bがはめ合わされて固定されている。ボルト9aおよび
ナット9bは、放熱性を考慮して、例えば銅または銅合
金とされている。ただし、ボルト9aおよびナット9b
の材料は、これに限定されるものではなくボルトおよび
ナットの一般的な構成材料を用いても良い。これによ
り、コストを低減できる。
The fastening means 9 comprises a bolt 9a and a nut 9
b. The bolt 9a is connected to the heat spreader 2
And protrudes from the first surface of the printed wiring board 6 through the through hole 6c to the second surface via the pattern portion 2b. The bolt 9a has a nut 9
b is fitted and fixed. The bolt 9a and the nut 9b are made of, for example, copper or a copper alloy in consideration of heat dissipation. However, bolt 9a and nut 9b
Is not limited to this, and general constituent materials for bolts and nuts may be used. Thereby, cost can be reduced.

【0029】ただし、締結手段9は、ボルト9aおよび
ナット9bに限定されるものではなく種々変更可能であ
り、例えば図7および図8に示すように、挿入ピン9c
としても良い。図7はヒートスプレッダ2のパターン部
分2bの要部拡大平面図、図8は半導体装置の要部拡大
断面図を示している。挿入ピン9cは、ヒートスプレッ
ダ2のパターン部分2bに開口された平面円形状の取り
付け領域2c内およびプリント配線基板6のスルーホー
ル6c内に貫通されている。そして、この挿入ピン9c
は、その上端の直径が取り付け領域2cの直径よりも大
きくなるように、また、挿入ピン9cの下端の直径がス
ルーホール6cの直径よりも大きくなるように、それぞ
れ形成されることで固定されている。挿入ピン9cの材
料は、上記ボルト9aおよびナット9bと同じでも良い
が、例えば高熱伝導性ゴム等のような絶縁材料としても
良い。この挿入ピン9cを用いた場合、ボルト9aおよ
びナット9bを用いた場合に比べて、締結手段9の取り
付け時間を大幅に短縮できる。また、部品点数を低減で
きるので、半導体装置のコストを低減できる。
However, the fastening means 9 is not limited to the bolt 9a and the nut 9b but can be variously changed. For example, as shown in FIGS.
It is good. FIG. 7 is an enlarged plan view of a main part of the pattern portion 2b of the heat spreader 2, and FIG. 8 is an enlarged cross-sectional view of a main part of the semiconductor device. The insertion pin 9c is penetrated into the plane circular mounting area 2c opened in the pattern portion 2b of the heat spreader 2 and into the through hole 6c of the printed wiring board 6. And this insertion pin 9c
Are fixed by being formed such that the diameter of the upper end thereof is larger than the diameter of the mounting region 2c, and the diameter of the lower end of the insertion pin 9c is larger than the diameter of the through hole 6c. I have. The material of the insertion pin 9c may be the same as that of the bolt 9a and the nut 9b, but may be an insulating material such as high thermal conductive rubber. When this insertion pin 9c is used, the mounting time of the fastening means 9 can be greatly reduced as compared with the case where the bolt 9a and the nut 9b are used. Further, since the number of parts can be reduced, the cost of the semiconductor device can be reduced.

【0030】このような構造の半導体装置では、チップ
1の主面で発生した熱が、例えば次のような経路で放散
される。第1は、ワイヤ3およびリード4を通じて外部
に放散される。第2は、チップ1の裏面を通じてヒート
スプレッダ2に伝わり外部に放散される。この第2の放
熱経路では、例えば次の放熱経路がある(図4の矢印参
照)。第1は、ヒートスプレッダ2において封止体5か
ら露出される表面を通じて放散される。第2は、ヒート
スプレッダ2の裏面から導体パターン6bに伝わり、プ
リント配線基板6の配線を通じて放散される。さらに、
本実施の形態では、第3に、ヒートスプレッダ2に伝わ
った熱が、パターン部分2bを通じて締結手段9に伝わ
り、その表面を通じて放散される他、締結手段9からプ
リント配線基板6のスルーホール6c内の導体膜6dを
通じて配線に伝わり放散される。このように、本実施の
形態では、チップ1で発生した熱を多数の放熱経路を介
して放散させることができるので、半導体装置の放熱性
能を向上させることができる。
In the semiconductor device having such a structure, the heat generated on the main surface of the chip 1 is dissipated through, for example, the following route. First, the heat is dissipated outside through the wire 3 and the lead 4. Second, the heat is transmitted to the heat spreader 2 through the back surface of the chip 1 and is radiated to the outside. In this second heat radiation path, for example, there is the following heat radiation path (see the arrow in FIG. 4). First, the heat is spread through the surface of the heat spreader 2 exposed from the sealing body 5. Second, the heat is transmitted from the back surface of the heat spreader 2 to the conductor pattern 6 b and is radiated through the wiring of the printed wiring board 6. further,
Thirdly, in the present embodiment, the heat transmitted to the heat spreader 2 is transmitted to the fastening means 9 through the pattern portion 2b and is radiated through the surface thereof, and the heat transmitted from the fastening means 9 to the inside of the through hole 6c of the printed wiring board 6 It is transmitted to the wiring through the conductive film 6d and is radiated. As described above, in the present embodiment, the heat generated in the chip 1 can be dissipated through a large number of heat dissipation paths, so that the heat dissipation performance of the semiconductor device can be improved.

【0031】また、半田等からなる接着剤8のみを用い
てヒートスプレッダ2をプリント配線基板6と接合する
と、接着剤8の疲労破壊により半導体装置を安定して固
定することができなくなり、半導体装置の接合上の信頼
性が低下する場合がある。これに対して、本実施の形態
では、ヒートスプレッダ2を締結手段9によって機械的
にプリント配線基板6に固定しているので、たとえ接着
剤8に疲労破壊が生じても半導体装置を長期の間に渡っ
て安定して固定することができ、半導体装置の接合上の
信頼性を向上させることができる。また、本実施の形態
では、半導体装置を接着剤8によりプリント配線基板6
と接合しているが、その接着剤8を無くして、ヒートス
プレッダ2を締結手段9のみでプリント配線基板6に固
定するようにしても良い。このようにすることで接着剤
8の疲労破壊を回避できる。また、その際に、締結手段
9の締め付け量を調節することで熱応力を緩和すること
ができるので、半導体装置の接合上の信頼性を向上させ
ることができる。さらに、半導体装置の取り付け取り外
しを比較的容易にすることができる。
When the heat spreader 2 is joined to the printed circuit board 6 using only the adhesive 8 made of solder or the like, the semiconductor device cannot be fixed stably due to the fatigue failure of the adhesive 8, and the semiconductor device cannot be fixed. There is a case where the reliability in joining is reduced. On the other hand, in the present embodiment, since the heat spreader 2 is mechanically fixed to the printed wiring board 6 by the fastening means 9, even if the adhesive 8 is subjected to fatigue failure, the semiconductor device can be kept for a long period of time. The semiconductor device can be fixed stably over the entire region, and the reliability of the bonding of the semiconductor device can be improved. In the present embodiment, the semiconductor device is bonded to the printed wiring board 6 with the adhesive 8.
However, the adhesive 8 may be removed and the heat spreader 2 may be fixed to the printed wiring board 6 only by the fastening means 9. By doing so, fatigue fracture of the adhesive 8 can be avoided. Also, at this time, the thermal stress can be reduced by adjusting the amount of fastening of the fastening means 9, so that the reliability of the joining of the semiconductor device can be improved. Further, attachment and detachment of the semiconductor device can be relatively easily performed.

【0032】(実施の形態2)本実施の形態は、前記ヒ
ートスプレッダを所定の電位に設定する場合を説明する
もので、それ以外の構成は、前記実施の形態1と同じで
ある。
(Embodiment 2) The present embodiment describes a case where the heat spreader is set to a predetermined potential, and the other configuration is the same as that of Embodiment 1.

【0033】図9は、その一例であって、半導体装置の
断面図を示している。この場合、チップ1の裏面は、接
着剤7を通じてヒートスプレッダ2と電気的に接続され
ている。ヒートスプレッダ2は、接着剤8および導体パ
ターン6bを通じてプリント配線基板6の配線に接続さ
れ、その配線は、例えばGND電位(基準電位)と電気
的に接続されるようになっている。すなわち、チップ1
の裏面には、GND電位が供給される構造となってい
る。GND電位は、例えば0(零)Vに設定される。こ
の構造の場合、GND電位の供給面積を大きくとれるの
で、GND電位の安定性を向上させることが可能とな
る。したがって、電磁波等に起因するGND電位の変動
を抑制または防止できるので、そのGND電位変動に起
因する半導体装置の誤動作の発生を抑制または防止する
ことが可能となる。
FIG. 9 is a cross-sectional view of a semiconductor device as an example. In this case, the back surface of the chip 1 is electrically connected to the heat spreader 2 through the adhesive 7. The heat spreader 2 is connected to the wiring of the printed wiring board 6 through the adhesive 8 and the conductor pattern 6b, and the wiring is electrically connected to, for example, a GND potential (reference potential). That is, chip 1
Has a structure to which a GND potential is supplied. The GND potential is set to, for example, 0 (zero) V. In the case of this structure, since the supply area of the GND potential can be increased, the stability of the GND potential can be improved. Therefore, a change in the GND potential due to an electromagnetic wave or the like can be suppressed or prevented, so that the occurrence of a malfunction of the semiconductor device due to the change in the GND potential can be suppressed or prevented.

【0034】図10は、他の一例であって、半導体装置
の要部断面図を示している。この場合、接着剤7が絶縁
性の材料を用いており、チップ1の裏面とヒートスプレ
ッダ2とが絶縁されている。ここでは、チップ1のGN
D電位(基準電位)が、チップ1の主面のボンディング
パッドによって引き出され、ここからワイヤ3aを通じ
てヒートスプレッダ2と電気的に接続されるようになっ
ている。ヒートスプレッダ2は、上記と同様にプリント
配線基板6の導体パターン6bを通じてGND電位と電
気的に接続されるようにしても良いが、ここでは、ヒー
トスプレッダ2が締結手段9を介してスルーホール6c
内の導体膜6dと接続され、さらにプリント配線基板6
内の配線を通じてGND電位と電気的に接続される構造
となっている。この構造の場合、GND電位供給面積を
大きく確保できること、また、ワイヤ3aの配置の仕方
によってチップ1のあらゆる箇所からでもGND電位を
取ることができるので、GND電位の安定性を向上させ
ることができる。したがって、電磁波等に起因するGN
D電位の変動を抑制または防止できるので、そのGND
電位変動に起因する半導体装置の誤動作の発生を抑制ま
たは防止することが可能となる。
FIG. 10 shows another example, and is a sectional view of a main part of a semiconductor device. In this case, the adhesive 7 uses an insulating material, and the back surface of the chip 1 and the heat spreader 2 are insulated. Here, the GN of chip 1
A D potential (reference potential) is drawn out by a bonding pad on the main surface of the chip 1 and is electrically connected to the heat spreader 2 through a wire 3a. The heat spreader 2 may be electrically connected to the GND potential through the conductor pattern 6b of the printed wiring board 6 in the same manner as described above, but here, the heat spreader 2 is connected to the through hole 6c via the fastening means 9.
And a printed wiring board 6
It is configured to be electrically connected to the GND potential through the internal wiring. In the case of this structure, a large GND potential supply area can be secured, and the GND potential can be obtained from any part of the chip 1 depending on the arrangement of the wires 3a, so that the stability of the GND potential can be improved. . Therefore, GN caused by electromagnetic waves
Since the fluctuation of the D potential can be suppressed or prevented, its GND
It is possible to suppress or prevent occurrence of a malfunction of the semiconductor device due to a potential change.

【0035】ここでは、ヒートスプレッダ2を、基準電
位に設定する場合について説明したが、これに限定され
るものではなく、例えば高電位側の電源電位に設定する
こともできる。この場合も電源電位の安定性を向上させ
ることができるので、半導体装置の動作信頼性を向上さ
せることができる。
Here, the case where the heat spreader 2 is set to the reference potential has been described. However, the present invention is not limited to this. For example, the heat spreader 2 may be set to the power supply potential on the higher potential side. Also in this case, the stability of the power supply potential can be improved, so that the operation reliability of the semiconductor device can be improved.

【0036】(実施の形態3)本実施の形態は、ヒート
スプレッダの取り付け領域の変形例について説明するも
ので、それ以外の構成は、前記実施の形態1,2と同じ
である。
(Embodiment 3) The present embodiment describes a modification of the mounting region of the heat spreader, and other configurations are the same as those of the first and second embodiments.

【0037】図11は、その一例を示すもので、ヒート
スプレッダ2の取り付け領域2cと、プリント配線基板
6のスルーホールとの位置合わせ誤差を許容することを
目的とした構造を示している。ここでは、図11の左側
の2つの取り付け領域2cを平面円形状の穴で形成し、
図11の右側の2つの取り付け領域2cを平面楕円形状
の穴で形成した場合を例示している。この半導体装置を
プリント配線基板6に取り付ける際には、最初に図11
の左側の2つの取り付け領域2cに締結手段9を取り付
けた後、図11の右側の2つの取り付け領域2cに締結
手段9を取り付けるようにする。この構造によれば、図
11の右側の2つの取り付け領域2cに締結手段9を取
り付けた際に、左側の2つの取り付け領域2cとプリン
ト配線基板6のスルーホールとの平面的位置が多少ずれ
てもそのずれを補うことができる。ここでは、左側の取
り付け領域2cを図11の左右横方向に延びる楕円形状
を例示しているが、取り付け領域2cの形状は、これに
限定されるものではなく種々変更可能であり、上記位置
合わせずれの生じ易い方向に、取り付け領域2cの穴を
延ばしておくことが好ましい。
FIG. 11 shows an example of such a structure, and shows a structure intended to allow a positioning error between the mounting area 2c of the heat spreader 2 and the through hole of the printed wiring board 6. Here, the two mounting areas 2c on the left side of FIG. 11 are formed by plane circular holes,
FIG. 11 illustrates a case where the two mounting areas 2c on the right side of FIG. 11 are formed by plane-oval holes. When attaching this semiconductor device to the printed wiring board 6, first, FIG.
After the fastening means 9 is attached to the two attachment areas 2c on the left side of FIG. 11, the fastening means 9 is attached to the two attachment areas 2c on the right side of FIG. According to this structure, when the fastening means 9 is mounted on the two mounting areas 2c on the right side in FIG. 11, the two mounting areas 2c on the left side and the through holes of the printed wiring board 6 are slightly displaced from each other. Can compensate for the deviation. Here, the left mounting area 2c is illustrated as an elliptical shape extending in the horizontal direction of FIG. 11, but the shape of the mounting area 2c is not limited to this and can be variously changed. It is preferable to extend the hole of the attachment area 2c in a direction in which the displacement easily occurs.

【0038】(実施の形態4)本実施の形態は、ヒート
スプレッダの取り付け領域の変形例について説明するも
ので、それ以外の構成は、前記実施の形態1,2と同じ
である。
(Embodiment 4) This embodiment is directed to a modification of the attachment region of the heat spreader, and other configurations are the same as those of the first and second embodiments.

【0039】図12は、その一例を示すもので、ヒート
スプレッダ2の取り付け領域2cに目印としての機能を
持たせた構造を示している。ここでは、図12の左上の
取り付け領域2cの平面形状が円形状で、それ以外の取
り付け領域2cの平面形状が楕円形状とされている。こ
れは、複数存在する取り付け領域2cの1つを、他の取
り付け領域2cの形状と異なるようにすることにより、
目印としての機能を持たせている。作業者は、この平面
円形状の取り付け領域2cを見て、半導体装置をプリン
ト配線基板6上に実装する。このような目印となる取り
付け領域2cを設けることで、半導体装置の取り付け方
向を間違えることなく、半導体装置を正確にプリント配
線基板上に実装することができる。したがって、半導体
装置の実装間違えによる不具合を防止できる。また、取
り付け間違いによる半導体装置の取り外しを無くせるの
で、作業効率を向上させることができる。ここでは、図
12の左上の取り付け領域2cを平面円形状とした場合
を例示したが、本実施の形態の趣旨は、その取り付け領
域2cが目印として機能すれば良く、平面円形状に限定
されるものではなく種々変更可能である。
FIG. 12 shows an example of this, and shows a structure in which the attachment area 2c of the heat spreader 2 has a function as a mark. Here, the planar shape of the mounting region 2c at the upper left of FIG. 12 is circular, and the planar shape of the other mounting region 2c is elliptical. This is achieved by making one of the plurality of mounting areas 2c different from the shape of the other mounting areas 2c.
It has a function as a mark. The worker sees the plane circular attachment area 2 c and mounts the semiconductor device on the printed wiring board 6. By providing the mounting area 2c serving as a mark, the semiconductor device can be accurately mounted on the printed wiring board without making a mistake in the mounting direction of the semiconductor device. Therefore, it is possible to prevent a problem caused by a wrong mounting of the semiconductor device. In addition, since the removal of the semiconductor device due to the mounting error can be eliminated, the working efficiency can be improved. Here, the case where the mounting region 2c at the upper left of FIG. 12 is formed into a plane circular shape is exemplified, but the purpose of the present embodiment is that the mounting region 2c only has to function as a mark, and is limited to the plane circular shape. Various changes can be made instead of the above.

【0040】また、本実施の形態の半導体装置をプリン
ト配線基板に実装する際には、まず、左上の取り付け領
域2cに締結手段9を取り付けてから、他の取り付け領
域2cに締結手段9を取り付けることが好ましい。これ
により、前記実施の形態3と同様の効果を得ることがで
きる。
When mounting the semiconductor device of the present embodiment on a printed wiring board, first, the fastening means 9 is attached to the upper left attachment area 2c, and then the fastening means 9 is attached to the other attachment area 2c. Is preferred. Thus, the same effect as in the third embodiment can be obtained.

【0041】(実施の形態5)本実施の形態は、ヒート
スプレッダの取り付け領域の変形例について説明するも
ので、それ以外の構成は、前記実施の形態1,2と同じ
である。
(Embodiment 5) This embodiment is directed to a modification of the mounting region of the heat spreader. The other structure is the same as that of the first and second embodiments.

【0042】図13は、その一例を示すもので、実装方
向を間違えた状態では半導体装置を実装できないよう
に、ヒートスプレッダ2の取り付け領域2cが配置され
ている場合を例示している。
FIG. 13 shows an example of such a case, in which the mounting area 2c of the heat spreader 2 is arranged so that the semiconductor device cannot be mounted in a state where the mounting direction is wrong.

【0043】ここでは、図13の右下の取り付け領域2
cの平面形状が円形状で、それ以外の取り付け領域2c
の平面形状が楕円形状とされている。したがって、図1
3の右下の取り付け領域2cは、前記実施の形態4と同
様に目印としての機能を有している。また、図13の右
下の取り付け領域2cの配置位置が、他の取り付け領域
2cの配置位置とは異なるように配置されている。すな
わち、他の取り付け領域2cは、チップ1の中心として
上下左右対称となるように配置されているが、図13の
右下の取り付け領域2cは、非対称となるように配置さ
れている。これにより、半導体装置の実装方向を間違え
て取り付けるのを防止することが可能となっている。し
たがって、前記実施の形態4と同様の効果を得ることが
できる。本実施の形態の趣旨は、半導体装置の実装方向
が間違わないように、ヒートスプレッダ2に取り付け領
域2cを形成するもので、取り付け領域2cの形状や配
置は、上記したものに限定されるものではなく種々変更
可能である。
Here, the lower right mounting area 2 in FIG.
c is a circular plane, and the other mounting area 2c
Is an elliptical shape. Therefore, FIG.
The mounting area 2c at the lower right of 3 has a function as a mark as in the fourth embodiment. Also, the arrangement position of the attachment area 2c at the lower right in FIG. 13 is arranged so as to be different from the arrangement position of the other attachment areas 2c. That is, the other attachment area 2c is arranged symmetrically in the vertical and horizontal directions with respect to the center of the chip 1, but the attachment area 2c at the lower right in FIG. 13 is arranged so as to be asymmetric. This makes it possible to prevent the semiconductor device from being mounted in the wrong direction. Therefore, the same effect as in the fourth embodiment can be obtained. The purpose of the present embodiment is to form the mounting region 2c on the heat spreader 2 so that the mounting direction of the semiconductor device is not mistaken, and the shape and arrangement of the mounting region 2c are not limited to those described above. Various changes are possible.

【0044】本実施の形態の半導体装置の取り付け方法
は、前記実施の形態3,4と同じく、平面円形状の取り
付け領域2cに締結手段9を取り付けてから、他の取り
付け領域2cに締結手段9を取り付けることが好まし
い。これにより、前記実施の形態3,4と同様に、取り
付け領域2cとスルーホール6cとの位置合わせずれを
許容できる。ただし、取り付け領域2cは、半導体装置
の実装方向を間違えた状態での合わせずれを許容できな
いように寸法や配置が設計されている。
The mounting method of the semiconductor device according to the present embodiment is similar to that of the third and fourth embodiments, except that the fastening means 9 is mounted on the flat circular mounting area 2c, and then the fastening means 9 is mounted on the other mounting area 2c. Is preferably attached. Thus, similarly to the third and fourth embodiments, misalignment between the mounting region 2c and the through hole 6c can be allowed. However, the dimensions and arrangement of the mounting area 2c are designed so that misalignment in a state where the mounting direction of the semiconductor device is wrong is not allowed.

【0045】(実施の形態6)本実施の形態は、半導体
装置に放熱フィン(第2放熱体)を装着する場合につい
て説明するもので、それ以外は前記実施の形態1〜5と
同じである。
(Embodiment 6) This embodiment describes a case where a heat radiating fin (second heat radiator) is mounted on a semiconductor device, and other than that is the same as Embodiments 1 to 5. .

【0046】図14〜図17は、本実施の形態の半導体
装置を示している。図14は、本実施の形態の半導体装
置の斜視図、図15は図14の半導体装置の平面図、図
16は図15のC−C線の断面図、図17は放熱フィン
10の取り付け領域10aを示す要部拡大平面図をそれ
ぞれ示している。
FIGS. 14 to 17 show the semiconductor device of the present embodiment. 14 is a perspective view of the semiconductor device of the present embodiment, FIG. 15 is a plan view of the semiconductor device of FIG. 14, FIG. 16 is a cross-sectional view taken along line CC of FIG. 15, and FIG. The main part enlarged plan view which shows 10a is each shown.

【0047】放熱フィン10は、例えば銅、銅合金また
はアルミニウム等のような熱伝導性の高い金属からな
り、そのフィン部10bを上に向けた状態で、前記締結
手段9によって着脱自在の状態で半導体装置に取り付け
られている。ここでは、放熱フィン10がチップ1の主
面上方に設けられている。放熱フィン10の裏面は、直
接または放熱シートを介して封止体5と接合されてい
る。放熱フィン10と封止体5との間に放熱シートを介
在させた場合は、放熱フィン10と封止体5との密着性
を向上させることができるので、半導体装置の放熱特性
を向上させることができる。本実施の形態では、上記締
結手段9の締め付け状態を調節することで、放熱フィン
10と封止体5との密着性を向上させることができるの
で、放熱フィン10と封止体5との間に放熱シートを介
在させなくても、半導体装置の放熱特性の向上を図るこ
とができる。したがって、放熱シートを無くせる分、コ
ストを低減することが可能となる。なお、ここでは、フ
ィン部10bが板状の場合を例示しているが、これに限
定されるものではなく種々変更可能であり、例えばフィ
ン部10bを円柱状としても良い。
The radiating fin 10 is made of a metal having high thermal conductivity such as copper, copper alloy or aluminum, and can be detached by the fastening means 9 with its fin portion 10b facing upward. It is attached to a semiconductor device. Here, the radiation fins 10 are provided above the main surface of the chip 1. The back surface of the radiation fin 10 is joined to the sealing body 5 directly or via a radiation sheet. When a heat radiating sheet is interposed between the heat radiating fin 10 and the sealing body 5, the adhesion between the heat radiating fin 10 and the sealing body 5 can be improved, so that the heat radiating characteristics of the semiconductor device can be improved. Can be. In the present embodiment, the tightness of the fastening means 9 can be adjusted to improve the adhesion between the radiating fin 10 and the sealing body 5. The heat dissipation characteristics of the semiconductor device can be improved without interposing a heat dissipation sheet in the semiconductor device. Therefore, the cost can be reduced by eliminating the heat radiation sheet. Here, the case where the fin portion 10b is plate-shaped is illustrated, but the present invention is not limited to this, and various changes can be made. For example, the fin portion 10b may have a columnar shape.

【0048】また、放熱フィン10の四隅から放射状に
延びるパターン部分10cの先端には、締結手段9を取
り付けるための取り付け領域10aが形成されている。
ここでは、図17に示すように、取り付け領域10a
が、平面円形状の穴で形成されている。締結手段9のボ
ルト9aは、この放熱フィン10の取り付け領域10
a、ヒートスプレッダ2の取り付け領域2cおよびプリ
ント配線基板6のスルーホール6cを貫通し、その先端
部にはめ合わされたナット9bによって着脱自在の状態
で固定されている。
At the tip of the pattern portion 10c extending radially from the four corners of the radiation fin 10, an attachment area 10a for attaching the fastening means 9 is formed.
Here, as shown in FIG.
Are formed by plane circular holes. The bolt 9a of the fastening means 9 is attached to the mounting area 10 of the radiating fin 10.
a, It penetrates through the mounting area 2c of the heat spreader 2 and the through hole 6c of the printed wiring board 6, and is detachably fixed to a tip portion thereof by a nut 9b fitted thereto.

【0049】ただし、放熱フィン10の取り付け領域1
0aの形状は、上記のものに限定されるものではなく種
々変更可能であり、例えば図18に示すものでも良い。
図18(a)では、上記取り付け領域10aがパターン
部分10cの辺から中央に延びる平面半楕円形状の切り
欠きによって形成されている。また、図18(b)で
は、上記取り付け領域10aがパターン部分10cに開
口された平面楕円形状の穴で形成されている。さらに、
図18(c)では、上記取り付け領域10aがパターン
部分10cの角部を切り欠くことで形成されている。こ
の趣旨は、図5,図6等で説明したヒートスプレッダ2
の場合と同じである。すなわち、図18(a)〜(c)
では、放熱フィン10の合わせずれ(ヒートスプレッダ
2の取り付け領域2c、プリント配線基板6のスルーホ
ール6cに対する合わせずれ)を許容できる。また、こ
の場合も前記実施の形態3〜5で説明したように、4隅
のパターン部分10c毎に取り付け領域10bの形状や
配置を変えても良い。この場合、前記実施の形態3〜5
と同様に、放熱フィン10の合わせずれを許容できる。
また、放熱フィン10の取り付けに際しても、空冷等の
流れる方向、あるいはこのプリント配線基板6を組み込
む装置全体の設計上の都合から、放熱フィン10の取り
付けに方向性が必要な場合がある。その場合に、取り付
け領域10aに目印としての機能あるいは間違って取り
付けられないようにしておくことで、放熱フィン10の
取り付け方向の間違えを防止できる。
However, the mounting area 1 of the radiation fin 10
The shape of Oa is not limited to the above, but can be variously changed. For example, the shape shown in FIG. 18 may be used.
In FIG. 18A, the attachment region 10a is formed by a cutout having a plane semi-elliptical shape extending from the side of the pattern portion 10c to the center. In FIG. 18B, the mounting region 10a is formed by a plane elliptical hole opened in the pattern portion 10c. further,
In FIG. 18C, the mounting area 10a is formed by cutting out a corner of the pattern portion 10c. This is because the heat spreader 2 described with reference to FIGS.
Is the same as That is, FIGS.
In this case, misalignment of the radiation fins 10 (misalignment with respect to the mounting area 2c of the heat spreader 2 and the through hole 6c of the printed wiring board 6) can be tolerated. Also in this case, as described in the third to fifth embodiments, the shape and arrangement of the attachment region 10b may be changed for each of the four corner pattern portions 10c. In this case, the third to fifth embodiments are described.
Similarly to the above, misalignment of the radiation fins 10 can be tolerated.
Also, when attaching the radiating fins 10, there is a case where it is necessary to attach the radiating fins 10 in a directional manner due to the flow direction of air cooling or the like or the convenience of the design of the entire device incorporating the printed wiring board 6. In this case, the function as the mark or the mounting area 10a can be prevented from being mistakenly attached by preventing it from being attached by mistake.

【0050】このような構造の半導体装置では、前記実
施の形態1で説明した放熱経路の他に、次の放熱経路が
形成される。第1は、チップ1の主面で発生した熱が封
止体5を介して放熱フィン10に伝わり放散される経路
である。第2は、チップ1の主面で発生した熱が、チッ
プ1の裏面を通じてヒートスプレッダ2に伝わり、そこ
から締結手段9を介して放熱フィン10に伝わり放散さ
れる経路である(図16参照)。このように、本実施の
形態では、放熱経路を増加させることができるので、前
記実施の形態1の場合よりもさらに放熱特性を向上させ
ることができる。したがって、周辺機能を取り入れてワ
ンチップ化するか、もしくは複数のチップを搭載しても
放熱性を低下させることのないようなトータル的な放熱
設計を容易にできる。また、半導体装置の放熱条件に合
わせて放熱フィン10を種々のものに取り換えることが
できる。したがって、放熱設計の自由度を向上させるこ
とができる。
In the semiconductor device having such a structure, the following heat dissipation path is formed in addition to the heat dissipation path described in the first embodiment. The first is a path through which heat generated on the main surface of the chip 1 is transmitted to the radiation fins 10 via the sealing body 5 and dissipated. The second is a path in which the heat generated on the main surface of the chip 1 is transmitted to the heat spreader 2 through the back surface of the chip 1, and then transmitted to the heat dissipating fins 10 via the fastening means 9 and dissipated (see FIG. 16). As described above, in the present embodiment, since the number of heat radiation paths can be increased, the heat radiation characteristics can be further improved as compared with the case of the first embodiment. Therefore, it is possible to easily implement a total heat radiation design such that the heat dissipation is not reduced even when the peripheral functions are incorporated into one chip or a plurality of chips are mounted. Further, the radiation fins 10 can be replaced with various ones according to the radiation conditions of the semiconductor device. Therefore, the degree of freedom in heat radiation design can be improved.

【0051】(実施の形態7)本実施の形態は、図19
および図20に示すように、半導体装置の実装状態を前
記実施の形態1〜6に対して反転させた場合について説
明するもので、それ以外は前記実施の形態1〜6と同じ
である。
(Embodiment 7) This embodiment relates to FIG.
As shown in FIG. 20 and FIG. 20, the case where the mounting state of the semiconductor device is reversed with respect to the above-described first to sixth embodiments will be described.

【0052】本実施の形態の場合、チップ1の主面は、
プリント配線基板6の第1面に対向するようになる。し
たがって、封止体5がプリント配線基板6の第1面に接
している。チップ1の裏面には、ヒートスプレッダ2を
介して放熱フィン10が締結手段9によって着脱自在の
状態で接続されている。
In this embodiment, the main surface of the chip 1 is
It comes to face the first surface of the printed wiring board 6. Therefore, the sealing body 5 is in contact with the first surface of the printed wiring board 6. A heat dissipating fin 10 is detachably connected to the back surface of the chip 1 via a heat spreader 2 by fastening means 9.

【0053】本実施の形態によれば、ヒートスプレッダ
2と放熱フィン10との放熱経路が短く、また、接触面
積が大きいことから、前記実施の形態1〜6の場合より
もさらに放熱特性を向上させることが可能となる。この
場合もヒートスプレッダ2と放熱フィン10との間に放
熱シートを介在させても良い。
According to the present embodiment, since the heat radiating path between the heat spreader 2 and the heat radiating fin 10 is short and the contact area is large, the heat radiating characteristics are further improved as compared with the first to sixth embodiments. It becomes possible. Also in this case, a heat radiation sheet may be interposed between the heat spreader 2 and the heat radiation fins 10.

【0054】(実施の形態8)本実施の形態において
は、図21に示すように、放熱フィン10が、ねじ(締
結手段)9dによって着脱自在の状態でヒートスプレッ
ダ2に取り付けられている。ねじ9dは、例えば銅、銅
合金またはアルミニウム等からなり、その端部はヒート
スプレッダ2を貫通せず、ヒートスプレッダ2の厚さ方
向の途中位置までねじ込まれている。すなわち、ねじ9
dはプリント配線基板6とは接続されていない。したが
って、プリント配線基板6にも、締結手段を取り付ける
ためのスルーホールは設けられていない。これ以外は、
前記実施の形態1〜7と同じである。
(Embodiment 8) In this embodiment, as shown in FIG. 21, the radiation fin 10 is detachably attached to the heat spreader 2 by a screw (fastening means) 9d. The screw 9d is made of, for example, copper, a copper alloy, aluminum, or the like. The end of the screw 9d does not penetrate the heat spreader 2 and is screwed to a position halfway in the thickness direction of the heat spreader 2. That is, the screw 9
d is not connected to the printed wiring board 6. Therefore, the printed wiring board 6 is not provided with a through hole for attaching the fastening means. Otherwise,
This is the same as the first to seventh embodiments.

【0055】本実施の形態によれば、前記実施の形態1
〜7で得られた効果の他に、以下の効果を得ることがで
きる。すなわち、プリント配線基板6に締結手段を取り
付けるためのスルーホールを設ける必要が無いので、そ
の分、配線領域を増やすことができる。また、プリント
配線基板における配線の配置自由度を向上させることが
できる。したがって、プリント配線基板の設計の容易性
を向上させることができる。
According to the present embodiment, the first embodiment
The following effects can be obtained in addition to the effects obtained in Nos. To 7. That is, there is no need to provide a through hole for attaching the fastening means to the printed wiring board 6, so that the wiring area can be increased accordingly. Further, the degree of freedom in wiring arrangement on the printed wiring board can be improved. Therefore, the easiness of designing the printed wiring board can be improved.

【0056】(実施の形態9)前記実施の形態1〜8に
おいては、ヒートスプレッダの取り付け領域を4箇所設
けた場合について説明したが、これに限定されるもので
はなく種々変更可能である。
(Embodiment 9) In Embodiments 1 to 8, the case where four heat spreader mounting areas are provided has been described. However, the present invention is not limited to this, and various modifications can be made.

【0057】図22は、本実施の形態における半導体装
置の一例の一部破断平面図を示している。図22では、
フラットパッケージ構造を有する半導体装置が例示され
ている。リード4は、封止体5の長辺(2辺)から突出
されている。ヒートスプレッダ2は、平面長方形状に形
成されており、その両端は、封止体5の長手方向の両端
から突出(露出)されている。そのヒートスプレッダ2
の両端の露出領域の各々に取り付け領域2cが形成され
ている。すなわち、ここでは、取り付け領域2cが2箇
所に設けられている。ただし、ヒートスプレッダ2の両
端の取り付け領域2cの形成位置は、前記実施の形態1
〜7と同様に、チップ1を中心として左右対称になるよ
うに、バランス良く配置されている。
FIG. 22 is a partially broken plan view of an example of the semiconductor device according to the present embodiment. In FIG.
A semiconductor device having a flat package structure is illustrated. The lead 4 protrudes from the long side (two sides) of the sealing body 5. The heat spreader 2 is formed in a planar rectangular shape, and both ends are projected (exposed) from both ends in the longitudinal direction of the sealing body 5. The heat spreader 2
The mounting area 2c is formed in each of the exposed areas at both ends. That is, here, the attachment area 2c is provided at two places. However, the formation positions of the mounting regions 2c at both ends of the heat spreader 2 are the same as those in the first embodiment.
Similarly to 7, they are arranged in a well-balanced manner so as to be symmetrical about the chip 1.

【0058】本実施の形態では、取り付け領域2cが、
ヒートスプレッダ2の両端の辺中央部分を平面半楕円形
状に切り欠くことで形成されている。この取り付け領域
2cに、前記締結手段9のボルト9aがはめ合わされる
ことで、半導体装置がプリント配線基板に取り付けられ
る。ただし、取り付け領域2cの形状は、この形状に限
定されるものではなく種々変更可能であり、図5や図6
等で説明した形状としても良い。
In the present embodiment, the mounting area 2c is
The heat spreader 2 is formed by cutting out the center portions of both sides of the heat spreader 2 into a plane semi-elliptical shape. The semiconductor device is mounted on the printed wiring board by fitting the bolt 9a of the fastening means 9 into the mounting area 2c. However, the shape of the mounting area 2c is not limited to this shape, and can be variously changed.
The shape described above may be used.

【0059】このような本実施の形態9でも前記実施の
形態1〜8と同様の効果を得ることができる。
According to the ninth embodiment, the same effects as those of the first to eighth embodiments can be obtained.

【0060】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment and can be variously modified without departing from the gist of the invention. Needless to say,

【0061】例えばリードとチップとをバンプ電極で接
続する構造としても良い。
For example, a structure in which the lead and the chip are connected by a bump electrode may be employed.

【0062】また、パッケージ構造も種々のものに適用
でき、例えばSOP(Small Outline Package)にも本
発明を適用できる。
The present invention can also be applied to various package structures, for example, an SOP (Small Outline Package).

【0063】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるパワー
MOS・FET回路を有する半導体装置に適用した場合
について説明したが、それに限定されるものではなく、
例えばDRAM(Dynamic Random Access Memory)、S
RAM(Static Random Access Memory)またはフラッ
シュメモリ(EEPROM;Electric Erasable Progra
mmable Read Only Memory)等のようなメモリ回路を有
する半導体装置、メモリ回路と論理回路とを同一半導体
基板に設けた半導体装置にも適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to a semiconductor device having a power MOS-FET circuit, which is the field of application as the background, has been described. However, the present invention is not limited to this. ,
For example, DRAM (Dynamic Random Access Memory), S
RAM (Static Random Access Memory) or flash memory (EEPROM; Electric Erasable Progra)
The present invention can also be applied to a semiconductor device having a memory circuit such as an mmable read only memory (MMM) or a semiconductor device in which a memory circuit and a logic circuit are provided on the same semiconductor substrate.

【0064】[0064]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
Advantageous effects obtained by typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0065】すなわち、半導体チップに接合された第1
放熱体において封止体から露出される露出部分と、封止
体の外部の第2放熱体とを締結手段によって着脱自在の
状態で機械的に接合したことにより、半導体装置の放熱
性能を向上させることが可能となる。
That is, the first bonded to the semiconductor chip
The heat radiation performance of the semiconductor device is improved by mechanically joining the exposed portion of the heat radiator exposed from the sealing body and the second heat radiator outside the sealing body in a detachable manner by fastening means. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体装置の平面
図である。
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図2】図1の半導体装置の封止体を取り除いて示した
半導体装置の平面図である。
FIG. 2 is a plan view of the semiconductor device shown in FIG. 1 from which a sealing body is removed.

【図3】図1のA−A線の断面図である。FIG. 3 is a sectional view taken along line AA of FIG. 1;

【図4】図1のB−B線の断面図である。FIG. 4 is a sectional view taken along line BB of FIG. 1;

【図5】図1等の半導体装置の第1放熱体における締結
手段結合部の拡大平面図である。
FIG. 5 is an enlarged plan view of a fastening means coupling portion in the first radiator of the semiconductor device of FIG. 1 and the like;

【図6】(a)〜(c)は、図5の締結手段取り付け領
域の変形例を示す第1放熱体の要部拡大平面図である。
6 (a) to 6 (c) are enlarged plan views of a main part of a first radiator showing a modified example of the fastening means mounting region of FIG.

【図7】本発明の他の実施の形態である半導体装置の第
1放熱体の要部拡大平面図である。
FIG. 7 is an enlarged plan view of a main part of a first radiator of a semiconductor device according to another embodiment of the present invention;

【図8】図7と同じ実施の形態の半導体装置の要部拡大
断面図である。
8 is an enlarged cross-sectional view of a main part of the semiconductor device of the same embodiment as FIG. 7;

【図9】本発明の他の実施の形態である半導体装置の断
面図である。
FIG. 9 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.

【図10】本発明の他の実施の形態である半導体装置の
要部断面図である。
FIG. 10 is a sectional view of a main part of a semiconductor device according to another embodiment of the present invention;

【図11】本発明の他の実施の形態である半導体装置の
平面図である。
FIG. 11 is a plan view of a semiconductor device according to another embodiment of the present invention.

【図12】本発明の他の実施の形態である半導体装置の
平面図である。
FIG. 12 is a plan view of a semiconductor device according to another embodiment of the present invention.

【図13】本発明の他の実施の形態である半導体装置の
平面図である。
FIG. 13 is a plan view of a semiconductor device according to another embodiment of the present invention.

【図14】本発明の他の実施の形態である半導体装置の
斜視図である。
FIG. 14 is a perspective view of a semiconductor device according to another embodiment of the present invention.

【図15】図14の半導体装置の平面図である。FIG. 15 is a plan view of the semiconductor device of FIG. 14;

【図16】図15のC−C線の断面図である。FIG. 16 is a sectional view taken along line CC of FIG. 15;

【図17】図15の半導体装置における放熱フィンの要
部拡大平面図である。
17 is an enlarged plan view of a main part of a radiation fin in the semiconductor device of FIG. 15;

【図18】(a)〜(c)は、放熱フィンの取り付け領
域の変形例の要部拡大平面図である。
FIGS. 18 (a) to (c) are enlarged plan views of a main part of a modified example of a mounting area of a radiation fin.

【図19】本発明の他の実施の形態である半導体装置の
断面図である。
FIG. 19 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.

【図20】図19と同じ半導体装置の断面図である。FIG. 20 is a sectional view of the same semiconductor device as FIG. 19;

【図21】本発明の他の実施の形態である半導体装置の
断面図である。
FIG. 21 is a sectional view of a semiconductor device according to another embodiment of the present invention;

【図22】本発明の他の実施の形態である半導体装置の
一部破断平面図である。
FIG. 22 is a partially broken plan view of a semiconductor device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 半導体チップ 2 ヒートスプレッダ(第1放熱体) 2a パターン部分 2b パターン部分 2c 締結手段取り付け領域 3 ボンディングワイヤ 4 リード 5 封止体 6 プリント配線基板(配線基板) 6a ランド 6b 導体パターン 6c スルーホール 6d 導体膜 7 接着剤 8 接着剤 9 締結手段 9a ボルト(締結手段) 9b ナット(締結手段) 9c 挿入ピン(締結手段) 9d ねじ(締結手段) 10 放熱フィン(第2放熱体) 10a 締結手段取り付け領域 10b フィン部 10c パターン部分 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Heat spreader (1st heat radiator) 2a Pattern part 2b Pattern part 2c Fastening means attachment area 3 Bonding wire 4 Lead 5 Sealing body 6 Printed wiring board (wiring board) 6a Land 6b Conductive pattern 6c Through hole 6d Conductive film Reference Signs List 7 adhesive 8 adhesive 9 fastening means 9a bolt (fastening means) 9b nut (fastening means) 9c insertion pin (fastening means) 9d screw (fastening means) 10 radiating fin (second radiator) 10a fastening area attaching area 10b fin Part 10c pattern part

フロントページの続き Fターム(参考) 5F036 AA01 BA04 BB05 BC03 BC09 BE01 Continued on the front page F term (reference) 5F036 AA01 BA04 BB05 BC03 BC09 BE01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、前記半導体チップの第
1面の端子と接続されたリードと、前記半導体チップの
第1の面に対向する第2面に接合された第1放熱体と、
前記半導体チップの全体、前記リードの一部および前記
第1放熱体の一部を覆う封止体と、前記封止体から露出
された第2放熱体とを有し、前記第1放熱体において前
記封止体からの露出部分と前記第2放熱体の一部とを締
結手段によって着脱自在の状態で機械的に接合したこと
を特徴とする半導体装置。
A semiconductor chip, a lead connected to a terminal on a first surface of the semiconductor chip, a first radiator joined to a second surface of the semiconductor chip opposite to the first surface;
A sealing body covering the whole of the semiconductor chip, a part of the lead, and a part of the first radiator; and a second radiator exposed from the sealing body. A semiconductor device, wherein an exposed portion from the sealing body and a part of the second radiator are mechanically joined in a detachable manner by fastening means.
【請求項2】 半導体チップと、前記半導体チップの第
1面の端子と接続されたリードと、前記半導体チップの
第1の面に対向する第2面に接合された第1放熱体と、
前記半導体チップの全体、前記リードの一部および前記
第1放熱体の一部を覆う封止体と、前記封止体から露出
された第2放熱体とを有し、 前記封止体から露出するリードの一部を、配線基板の導
体パターンと接合し、 前記封止体から露出する第1放熱体の一部を、前記配線
基板の導体パターンと接合し、 前記第1放熱体において前記封止体からの露出部分と、
前記第2放熱体の一部とを締結手段によって着脱自在の
状態で機械的に接合し、 前記締結手段の一部を前記配線基板と接合したことを特
徴とする半導体装置。
2. A semiconductor chip, a lead connected to a terminal on a first surface of the semiconductor chip, and a first radiator joined to a second surface of the semiconductor chip opposite to the first surface.
A sealing body covering the whole of the semiconductor chip, a part of the lead and a part of the first radiator, and a second radiator exposed from the sealing body; A part of the lead to be bonded to the conductor pattern of the wiring board; a part of the first heat radiator exposed from the sealing body is bonded to the conductor pattern of the wiring board; Exposed part from the stop,
A semiconductor device, wherein a part of the second heat radiator is mechanically joined in a detachable state by a fastening means, and a part of the fastening means is joined to the wiring board.
【請求項3】 半導体チップと、前記半導体チップの第
1面の端子と接続されたリードと、前記半導体チップの
第1の面に対向する第2面に接合された第1放熱体と、
前記半導体チップの全体、前記リードの一部および前記
第1放熱体の一部を覆う封止体と、前記封止体から露出
された第2放熱体とを有し、 前記封止体から露出するリードの一部を、配線基板の導
体パターンと接合し、 前記封止体から露出する第1放熱体の一部を、前記配線
基板の導体パターンと接合し、 前記第1放熱体において前記封止体からの露出部分と前
記第2放熱体の一部とを複数の締結手段によって着脱自
在の状態で機械的に接合し、 前記締結手段の一部を前記配線基板と接合し、 前記第1放熱体における前記複数の締結手段を互いに対
称となるように分散して配置したことを特徴とする半導
体装置。
3. A semiconductor chip, a lead connected to a terminal on a first surface of the semiconductor chip, and a first heat radiator joined to a second surface of the semiconductor chip opposite to the first surface.
A sealing body covering the whole of the semiconductor chip, a part of the lead and a part of the first radiator, and a second radiator exposed from the sealing body; A part of the lead to be bonded to the conductor pattern of the wiring board; a part of the first heat radiator exposed from the sealing body is bonded to the conductor pattern of the wiring board; A portion exposed from the stopper and a part of the second heat radiator are mechanically joined in a detachable state by a plurality of fastening means; a part of the fastening means is joined to the wiring board; A semiconductor device, wherein the plurality of fastening means in a heat radiator are dispersedly arranged so as to be symmetrical to each other.
【請求項4】 半導体チップと、前記半導体チップの第
1面の端子と接続されたリードと、前記半導体チップの
第1の面に対向する第2面に接合された第1放熱体と、
前記半導体チップの全体、前記リードの一部および前記
第1放熱体の一部を覆う封止体と、前記封止体から露出
された第2放熱体とを有し、 前記封止体から露出するリードの一部を、配線基板の導
体パターンと接合し、 前記封止体から露出する第1放熱体の一部を、前記配線
基板の導体パターンと接合し、 前記第1放熱体において前記封止体からの露出部分と、
前記第2放熱体の一部とを締結手段によって着脱自在の
状態で機械的に接合し、 前記締結手段の一部を前記配線基板と接合し、 前記第1放熱体を前記半導体チップにおける所定の電位
と電気的に接続したことを特徴とする半導体装置。
4. A semiconductor chip, a lead connected to a terminal on a first surface of the semiconductor chip, and a first radiator joined to a second surface of the semiconductor chip opposite to the first surface.
A sealing body covering the whole of the semiconductor chip, a part of the lead and a part of the first radiator, and a second radiator exposed from the sealing body; A part of the lead to be bonded to the conductor pattern of the wiring board; a part of the first heat radiator exposed from the sealing body is bonded to the conductor pattern of the wiring board; Exposed part from the stop,
A part of the second radiator is mechanically joined to the wiring board in a detachable state by fastening means; a part of the fastening means is joined to the wiring board; A semiconductor device electrically connected to a potential.
【請求項5】 半導体チップと、前記半導体チップの第
1面の端子と接続されたリードと、前記半導体チップの
第1の面に対向する第2面に接合された放熱体と、前記
半導体チップの全体、前記リードの一部および前記放熱
体の一部を覆う封止体とを有し、前記放熱体において前
記封止体からの露出部分と、配線基板とを締結手段によ
って機械的に接合したことを特徴とする半導体装置。
5. A semiconductor chip, a lead connected to a terminal on a first surface of the semiconductor chip, a radiator joined to a second surface of the semiconductor chip opposite to the first surface, and the semiconductor chip. And a sealing body covering a part of the lead and a part of the heat radiator, and a portion of the heat radiator exposed from the sealing body and a wiring board are mechanically joined by fastening means. A semiconductor device characterized by the following.
JP2001109085A 2001-04-06 2001-04-06 Semiconductor device Pending JP2002305276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001109085A JP2002305276A (en) 2001-04-06 2001-04-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001109085A JP2002305276A (en) 2001-04-06 2001-04-06 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2002305276A true JP2002305276A (en) 2002-10-18
JP2002305276A5 JP2002305276A5 (en) 2005-07-07

Family

ID=18961093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109085A Pending JP2002305276A (en) 2001-04-06 2001-04-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002305276A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406311A (en) * 2017-11-10 2020-07-10 新电元工业株式会社 Electronic module and method for manufacturing electronic module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406311A (en) * 2017-11-10 2020-07-10 新电元工业株式会社 Electronic module and method for manufacturing electronic module

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
JP2881575B2 (en) Ball grid array semiconductor package with heat sink
KR101489325B1 (en) Power module with stacked flip-chip and method of fabricating the same power module
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US20040046241A1 (en) Method of manufacturing enhanced thermal dissipation integrated circuit package
JPH04137551A (en) Semiconductor device
US20140110833A1 (en) Power module package
KR20050060966A (en) Thermal emission type stack package and modules mounting the same
JP2002134674A (en) Semiconductor device and its manufacturing method
JP2000138317A (en) Semiconductor device and its manufacture
JP3312611B2 (en) Film carrier type semiconductor device
JPH10284873A (en) Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device
JP2651427B2 (en) Method for manufacturing semiconductor device
US8471370B2 (en) Semiconductor element with semiconductor die and lead frames
JP2002305276A (en) Semiconductor device
JPH0846086A (en) Mounting structure of bare chip and heat sink
US20050029655A1 (en) Semiconductor device
JP3670636B2 (en) Electronic device with electronic components mounted
JP2007157801A (en) Semiconductor module and its manufacturing method
JP3959839B2 (en) Manufacturing method of semiconductor device
JP3561671B2 (en) Semiconductor device
JP4019081B2 (en) Electronic device with electronic components mounted
JPS6220701B2 (en)
JP2007201251A (en) Semiconductor package, and manufacturing method thereof
JP2746248B2 (en) Chip carrier and method of soldering chip carrier

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20041102

Free format text: JAPANESE INTERMEDIATE CODE: A523

A621 Written request for application examination

Effective date: 20041102

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050915

A131 Notification of reasons for refusal

Effective date: 20050927

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20060511

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060623