JP2002305117A - Laminated inductor and manufacturing method therefor - Google Patents

Laminated inductor and manufacturing method therefor

Info

Publication number
JP2002305117A
JP2002305117A JP2001109548A JP2001109548A JP2002305117A JP 2002305117 A JP2002305117 A JP 2002305117A JP 2001109548 A JP2001109548 A JP 2001109548A JP 2001109548 A JP2001109548 A JP 2001109548A JP 2002305117 A JP2002305117 A JP 2002305117A
Authority
JP
Japan
Prior art keywords
terminal electrode
forming
inductor
hole
wraparound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001109548A
Other languages
Japanese (ja)
Inventor
Osami Kumagai
修美 熊谷
Minoru Sato
稔 佐藤
Koki Fukumoto
弘毅 福元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001109548A priority Critical patent/JP2002305117A/en
Publication of JP2002305117A publication Critical patent/JP2002305117A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated inductor and its manufacturing method, where a method for spreading conductor paste on both end portions of a chip by dipping is not used, so that bulge due to the conductor paste is not generated, bonding strength in the case of mounting is sufficient, design assuming the bulge of a terminal electrode is made unnecessary for designing, and flexibility of design is high. SOLUTION: The laminated inductor of an almost rectangular parallelopiped type is provided where an inductor is formed in a laminate 1. Terminal electrodes 21 are arranged in both the end surface portions in the lamination direction of the laminated. In periphery 4 surfaces in the vicinity of the end surface portions, recessed creep-in electrodes 22 are arranged in the parts except corners. By forming the recessed detour electrodes 22 continuous to the terminal electrodes 21, the amount of solder staying in the recessed detour electrodes in the case of mounting to a printed board or the like can be increased, as compared with a structure article which has no recess, so that bonding strength is improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、導体と磁性体また
は非磁性体からなる絶縁体(誘電体を含む)または抵抗
体とを積層してインダクタを形成してなる積層型インダ
クタとその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated inductor formed by laminating a conductor and an insulator (including a dielectric) or a resistor made of a magnetic or non-magnetic material to form an inductor, and a method of manufacturing the same. About.

【0002】[0002]

【従来の技術】従来の積層型インダクタは、図8(A)
の層構造図に示すように、磁性体または非磁性体からな
る多数個取り用のグリーンシート11a〜11l(図面
上は1個のチップ分について示す)にスルーホール13
a〜13lを設けると共に、各グリーンシート11a〜
11lには、後付けする端子電極20(図8(B)参
照)に内部導体を接続するための引き出し電極14a〜
14dあるいはコイル導体12a〜12hを形成し、こ
れらのグリーンシート11a〜11lを積層し、切断し
て個々のチップに分割して焼成し、さらに、図8(B)
に示すように、各チップの積層方向の両端部に導体ペー
ストでディップ等により端子電極20を塗布した後に焼
成し、焼成後のチップの端子電極20に電気めっきを施
して積層型インダクタを構成している。
2. Description of the Related Art A conventional laminated inductor is shown in FIG.
As shown in the layer structure diagram of FIG. 1, through holes 13 are formed in a multi-piece green sheet 11a to 11l (shown for one chip in the drawing) made of a magnetic material or a non-magnetic material.
a to 13l and each green sheet 11a to
11l has lead electrodes 14a to 14a to connect an internal conductor to a terminal electrode 20 (see FIG. 8B) to be attached later.
14d or the coil conductors 12a to 12h are formed, these green sheets 11a to 11l are laminated, cut, divided into individual chips and fired.
As shown in (1), the terminal electrode 20 is applied to both ends of each chip in the stacking direction by dipping or the like with a conductive paste and then fired, and the terminal electrode 20 of the fired chip is electroplated to form a multilayer inductor. ing.

【0003】図9(A)は従来の積層型インダクタの他
の例を示すもので、チップ11の両端面部にのみ端子電
極25を形成し、側面には回り込まないように導体ペー
ストの塗布条件を設定したものである。
FIG. 9A shows another example of a conventional laminated inductor, in which terminal electrodes 25 are formed only on both end surfaces of a chip 11 and the conditions for applying a conductive paste are set so as not to wrap around the side surfaces. It is set.

【0004】図10(A)は特開2000−17385
7号公報に開示された積層型インダクタの層構造図、図
10(B)はその斜視図であり、端面側グリーンシート
11aに端子電極25を形成するのみならず、その近傍
のグリーンシート11a〜11cの4面にもサイドスル
ーホールに導体26を充填して半田付け面を形成したも
のである。
FIG. 10 (A) is Japanese Patent Application Laid-Open No. 2000-17385.
FIG. 10 (B) is a perspective view of the layered structure of the multilayer inductor disclosed in Japanese Patent Publication No. 7-1995, in which not only the terminal electrode 25 is formed on the end face side green sheet 11a, but also the green sheets 11a to 11n in the vicinity thereof. The conductor 26 is filled in the side through holes also on the four surfaces 11c to form a soldering surface.

【0005】[0005]

【発明が解決しようとする課題】図8(A)、(B)に
示した積層型インダクタにおいて、このチップの両端部
に導体ペーストでディップ等により端子電極20を形成
する方法を実施するには、チップを機械的にチャッキン
グする必要があり、例えば0603形状(長さ:0.6
mm、幅と厚み:0.3mm)のように微小な寸法のチ
ップになると、機械的にチャッキングするには精密な設
備が必要となったり、仮にそのような設備が入手できた
としても、安定したチャッキングができず、斜めにディ
ップされたりする問題が生じるおそれがある。
In the multilayer inductor shown in FIGS. 8A and 8B, a method for forming terminal electrodes 20 by dip or the like with a conductive paste at both ends of the chip is performed. It is necessary to mechanically chuck the chip, for example, a 0603 shape (length: 0.6
(mm, width and thickness: 0.3 mm), when it comes to chips with minute dimensions such as mechanical chucking, precision equipment is required, or even if such equipment is available, There is a possibility that stable chucking cannot be performed and a problem of dip diagonally occurs.

【0006】また、前記0603形状ともなると、ディ
ップ等により塗布された導体ペーストによる端子電極の
膨らみが、プリント基板に実装した場合にすわりが悪
く、シフティングやチップ立ちが生じやすい等の問題が
生じる。
[0006] In the case of the above-mentioned 0603 shape, the swelling of the terminal electrode due to the conductive paste applied by dip or the like causes a problem that the seating is poor when mounted on a printed circuit board, and shifting and chip standing are likely to occur. .

【0007】さらにまた、設計においては、この端子電
極20の膨らみ分を見込んで素体11の方を小さくし、
全体の寸法を合わせる必要が生じ、そのためインダクタ
ンスが大きくとれないという問題が生じ、とくに060
3形状のような微小なチップの場合は設計の自由度が狭
まることになる。
Further, in the design, the element body 11 is made smaller in consideration of the swelling of the terminal electrode 20,
It is necessary to adjust the overall dimensions, which causes a problem that the inductance cannot be increased.
In the case of a small chip having three shapes, the degree of freedom in design is reduced.

【0008】また、図9(A)に示す積層型インダクタ
においては、図9(B)に示すように、プリント基板4
0に実装した場合、プリント基板40上のパッド41に
おいてはチップ11の下側と、パッド41との間の接合
がとれない場合があり、この場合には半田42が端子電
極25側にフィレットを形成できず、接合不良部45が
発生する可能性が高く、また、フィレットを形成できた
としても、チップ11の下側とパッド41との間の接合
がないため、横押し強度が格段に低下するという問題点
がある。
Further, in the multilayer inductor shown in FIG. 9A, as shown in FIG.
0, the pad 41 on the printed circuit board 40 may not be bonded to the lower side of the chip 11 and the pad 41 in some cases. In this case, the solder 42 fills the terminal electrode 25 with a fillet. It is not possible to form them, and there is a high possibility that defective bonding portions 45 will occur. Even if fillets can be formed, there is no bonding between the lower side of the chip 11 and the pads 41, so that the lateral pressing strength is significantly reduced. There is a problem that.

【0009】また、図10(A)、(B)に示したよう
に、端子電極25の近傍の4面に回り込み電極26を形
成したものは、図8(B)に示した両端部にディップに
より端子電極20を設けたものより実装強度が低下する
ことが確認された。
Also, as shown in FIGS. 10A and 10B, the wraparound electrodes 26 formed on the four surfaces near the terminal electrode 25 are provided with a dip at both ends shown in FIG. 8B. As a result, it was confirmed that the mounting strength was lower than that provided with the terminal electrode 20.

【0010】本発明は、上記問題点に鑑み、チップの両
端部にディップにより導体ペーストを塗布する方法をと
らず、よって導体ペーストによる膨らみもなく、実装に
おける接合強度も十分であり、かつ設計においては端子
電極の膨らみを見込んだ設計が不要となり、設計の自由
度の高い積層型インダクタとその製造方法を提供するこ
とを目的とする。
In view of the above problems, the present invention does not employ a method of applying a conductive paste to both ends of a chip by dipping, so that there is no swelling due to the conductive paste, the bonding strength in mounting is sufficient, and the design is satisfactory. An object of the present invention is to provide a multilayer inductor having a high degree of design freedom and a method of manufacturing the multilayer inductor, which eliminates the need for design in consideration of the swelling of the terminal electrodes.

【0011】[0011]

【課題を解決するための手段】請求項1の積層型インダ
クタは、積層体の内部にインダクタを形成したほぼ直方
体状をなす積層型インダクタであって、前記積層体の積
層方向の両端面部に端子電極を有すると共に、該両端面
部近傍の周囲4面においてコーナー部を除く部分に前記
端子電極に連続する窪んだ回り込み電極部を有すること
を特徴とする。
According to a first aspect of the present invention, there is provided a multilayer inductor having a substantially rectangular parallelepiped shape in which an inductor is formed inside a multilayer body, and terminals are provided at both end surfaces in the stacking direction of the multilayer body. In addition to having the electrodes, the semiconductor device is characterized in that it has a recessed wraparound electrode portion that is continuous with the terminal electrode in a portion excluding a corner portion on four peripheral surfaces near the both end surface portions.

【0012】このように、積層体の積層方向の両端面部
および両端面部の周囲4面のコーナー部を除く部分に窪
んだ回り込み電極部を形成することにより、プリント基
板等への実装時に、該窪んだ回り込み電極部に溜まる半
田量を窪みのない構造品に比較して多くすることができ
るから、チップの両端部にディップにより導体ペースト
を塗布して焼き付けた従来の端子電極と同等もしくはそ
れ以上のプリント基板との接合強度が得られ、かつ窪ん
だ回り込み電極部に半田が溜まり易くなり、半田付け性
が良好となる。また、焼成工程も1回ですみ、コストダ
ウンにもつながる。
As described above, by forming the wraparound electrode portions depressed at the end portions of the laminate in the stacking direction except for the corner portions of the four peripheral surfaces around the both end portions, the recesses are formed during mounting on a printed circuit board or the like. Since the amount of solder accumulated in the wraparound electrode part can be increased compared to a non-dented structure product, a conductor paste is applied by dip to both ends of the chip and baked and is equal to or greater than the conventional terminal electrode The bonding strength with the printed circuit board can be obtained, and the solder easily accumulates in the recessed wraparound electrode portion, thereby improving the solderability. Also, only one firing step is required, which leads to cost reduction.

【0013】また、従来品のように導体ペーストの後付
けによる場合の端子電極の膨らみもなく、チョコ停(ト
ラブルによる作業の停止)も格段に改善されると共に、
シフティングやチップ立ちのないプリント基板への良好
な実装を行うことができる。また、端子電極の膨らみが
ないため、チップサイズを所定のサイズに確保すること
ができ、設計の自由度があがる。
In addition, there is no swelling of the terminal electrode when the conductor paste is attached later as in the conventional product, and the stoppage of the work (operation stop due to trouble) is remarkably improved.
Good mounting on a printed circuit board without shifting or chip standing can be performed. Further, since there is no swelling of the terminal electrodes, the chip size can be secured at a predetermined size, and the degree of design freedom is increased.

【0014】請求項2の積層型インダクタは、請求項1
の積層型インダクタにおいて、前記回り込み電極部の窪
みの深さが14μm以上であることを特徴とする。
According to a second aspect of the present invention, there is provided a multilayer inductor.
Wherein the depth of the depression of the wraparound electrode portion is 14 μm or more.

【0015】このように、積層体の両端面部の周囲4面
におけるコーナー部を除く部分の回り込み電極部の窪み
を14μm以上とすることにより、プリント基板等への
実装において、半田が窪んだ部分に溜まりやすくなり、
チップの両端部にディップにより導体ペーストを塗布し
焼き付けて端子電極を形成した従来品と同等の接合強度
が得られると同時に、窪みがあることにより、溶解した
半田が表面張力によって端子部分に付きやすくなり、半
田付け性が良好となる。なお、回り込み電極部の窪み
は、導体ペーストとグリーンシートとの縮率の差により
窪みを形成することとすれば、縮率の可能な最大差を考
慮すると、40μm以下とすることが現実的である。
As described above, by setting the recess of the wraparound electrode portion of each of the four sides around the both end surfaces of the laminated body excluding the corner portions to 14 μm or more, the solder recessed portion can be formed on a printed circuit board or the like. It ’s easy to accumulate,
Dip is applied to the both ends of the chip to apply a conductive paste and baked to form terminal electrodes. At the same time, the same bonding strength as that of the conventional product is obtained. And the solderability is good. In addition, if the dent of the wraparound electrode portion is formed by the difference in shrinkage between the conductive paste and the green sheet, it is practical to be 40 μm or less in consideration of the maximum possible difference in shrinkage. is there.

【0016】請求項3の積層型インダクタの製造方法
は、インダクタ用コイル導体を形成しかつ各コイル導体
間を接続する導体ペーストを充填したスルーホールを有
する多数個取り用の複数枚のグリーンシートと、これら
のグリーンシートの両側のグリーンシートであって端面
の端子電極と前記コイル導体とを接続する導体ペースト
を充填したスルーホールを有する端子電極側の1枚以上
のグリーンシートとを備え、前記端子電極側のグリーン
シートのうちの少なくとも一部には、隣接するインダク
タ形成領域間にわたって、導体ペーストが充填されるサ
イドスルーホール形成用スルーホールを形成し、予め前
記グリーンシートの縮率より少なくともサイドスルーホ
ール内導体ペーストの縮率を大きく設定しておき、前記
コイル導体を形成したグリーンシートおよびその両側の
端子電極側グリーンシートとを重ねると共に、端子電極
用ペーストを端面に重ね、該重ねられたグリーンシート
を圧着し、前記サイドスルーホール形成用スルーホール
を中央部において切断することにより個々のチップを形
成した後に焼成し、前記チップの焼成時において、端面
近傍の4面のコーナー部を除いた部分に、前記導体ペー
ストとグリーンシートとの縮率の差により、端面の端子
電極に連続する窪んだ回り込み電極部を形成することを
特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a multilayer inductor, comprising: forming a plurality of green sheets for forming a plurality of green sheets having through holes filled with a conductive paste for forming inductor coil conductors and connecting the coil conductors; And at least one green sheet on the terminal electrode side having a through hole filled with a conductive paste for connecting the terminal electrode on the end face and the coil conductor, the green sheet being on both sides of the green sheet, At least a part of the electrode-side green sheet is formed with a through-hole for forming a side through-hole filled with a conductive paste, between adjacent inductor forming regions, and at least a side through-hole is formed in advance from the shrinkage ratio of the green sheet. The shrinking ratio of the conductor paste in the hole is set to be large, and the coil conductor is formed. The green sheet and the terminal electrode side green sheet on both sides thereof are overlapped, the terminal electrode paste is overlapped on the end face, the overlapped green sheet is pressed, and the through hole for forming the side through hole is cut at the center. After the individual chips are formed, baking is performed. At the time of baking the chips, the terminal electrode on the end face is formed in a portion excluding the four corners near the end face due to the difference in shrinkage ratio between the conductive paste and the green sheet. And forming a continuous wraparound electrode portion that is continuous with the above.

【0017】このように、チップの両端面部ないしその
近傍部にサイドスルーホール用スルーホールを形成し、
該スルーホールに導体ペーストを充填し、導体ペースト
の縮率をグリーンシートの縮率より大きく設定しておい
て切断、焼成することにより、サイドスルーホールにお
いて、導体ペーストの部分がグリーンシートの凹部で縮
小し、窪みんだ回り込み電極部が形成される。このよう
に、グリーンシートと導体ペーストの縮率を変えること
で窪んだ回り込み電極部を形成するようにすれば、従来
からのシート積層法を用いて窪んだ回り込み電極部を形
成することができる。
As described above, the through holes for the side through holes are formed at both end surfaces of the chip or in the vicinity thereof.
By filling the through-hole with the conductive paste, setting the shrinkage of the conductive paste to be greater than the shrinkage of the green sheet, and cutting and firing, the portion of the conductive paste in the side through-hole is a concave portion of the green sheet. A reduced and recessed wraparound electrode portion is formed. As described above, if the recessed wraparound electrode portion is formed by changing the shrinkage ratio of the green sheet and the conductive paste, the recessed wraparound electrode portion can be formed using a conventional sheet laminating method.

【0018】請求項4の積層型インダクタの製造方法
は、請求項3の積層型インダクタの製造方法において、
前記端子電極および回り込み電極部を形成するための導
体ペーストが、銀含有率が77.5〜89.0wt%、ガ
ラス含有率が3.5〜5.2wt%、残りがビヒクルであ
り、かつ銀粉の平均粒径が0.5〜0.8μm、ガラス
軟化点温度が790〜830℃であることを特徴とす
る。
According to a fourth aspect of the present invention, there is provided a method of manufacturing a multilayer inductor according to the third aspect, wherein
The conductor paste for forming the terminal electrode and the wraparound electrode portion has a silver content of 77.5 to 89.0% by weight, a glass content of 3.5 to 5.2% by weight, the balance being a vehicle, and a silver powder. Are characterized by having an average particle size of 0.5 to 0.8 µm and a glass softening point temperature of 790 to 830 ° C.

【0019】このような製造方法をとることにより、積
層体の積層方向の両端面部および両端面部近傍の周囲4
面のうち、コーナー部を除く部分に窪んだ回り込み電極
部を具備する端子電極を容易に形成することが可能とな
り、請求項1の効果を有する積層型インダクタが得られ
る。
By adopting such a manufacturing method, it is possible to obtain both ends in the laminating direction of the laminated body and the periphery 4 near the both end surfaces.
It is possible to easily form a terminal electrode having a wraparound electrode portion depressed in a portion other than a corner portion of the surface, and a multilayer inductor having the effect of claim 1 can be obtained.

【0020】請求項5の積層型インダクタの製造方法
は、請求項3または4の積層型インダクタの製造方法に
おいて、前記サイドスルーホール形成用スルーホールが
長円形状であることを特徴とする。
According to a fifth aspect of the invention, there is provided a method of manufacturing a multilayer inductor according to the third or fourth aspect, wherein the through hole for forming the side through hole is oval.

【0021】このように、周囲4面における回り込み電
極部を形成するためのサイドスルーホール用スルーホー
ルの形状を図6に示すように長円形にすることにより、
個々のチップに切断する場合に必ず発生する切断ずれに
対し、図1(A)に示す回り込み電極部の幅寸法αを一
定に保つことができる。例えば、該スルーホールを長円
形ではなく、真円とした場合は必ず発生する切断ずれに
より、回り込み電極部の幅寸法αは大小にばらつくこと
になり、その結果接合強度が不安定となり、市場要求を
満足することは不可能となる。
As described above, by making the shape of the through hole for the side through hole for forming the wraparound electrode portion on the four surrounding surfaces into an oblong shape as shown in FIG.
The width dimension α of the wraparound electrode portion shown in FIG. 1A can be kept constant with respect to the cutting displacement that always occurs when cutting into individual chips. For example, when the through-hole is not an ellipse but a perfect circle, the width deviation α of the wraparound electrode portion varies in size due to the cutting deviation that always occurs, resulting in unstable bonding strength and Is impossible to satisfy.

【0022】[0022]

【発明の実施の形態】図1(A)は本発明の積層型イン
ダクタの一実施の形態を示す斜視図である。このインダ
クタは、積層体1の内部にインダクタを形成したほぼ直
方体状をなすものであり、積層体1の積層方向の両端面
部に端子電極21を有すると共に、該両端面部近傍の周
囲4面においてコーナー部を除く部分に、前記端子電極
21に連続する窪んだ回り込み電極部22を有するもの
である。
FIG. 1A is a perspective view showing one embodiment of a multilayer inductor according to the present invention. This inductor has a substantially rectangular parallelepiped shape in which an inductor is formed inside the multilayer body 1, has terminal electrodes 21 on both end surfaces in the stacking direction of the multilayer body 1, and has corners on four peripheral surfaces near the both end surfaces. A portion other than the portion has a wraparound electrode portion 22 that is concave and continuous with the terminal electrode 21.

【0023】図2は該積層型インダクタの1個分につい
ての層構成図である。1a〜1mは磁性体または非磁性
体粉末を含むセラミックグリーンシートである。2a〜
2hはグリーンシート1d〜1kに導体ペーストを印刷
することにより形成したコイル導体であり、各グリーン
シート1d〜1kにはコイル導体どうしおよび後述の導
体22a〜22cに接続するための導体充填のスルーホ
ール3d〜3kが設けられている。
FIG. 2 is a layer configuration diagram of one of the laminated inductors. 1a to 1m are ceramic green sheets containing a magnetic or non-magnetic powder. 2a ~
Reference numeral 2h denotes a coil conductor formed by printing a conductor paste on the green sheets 1d to 1k. Each green sheet 1d to 1k has a through hole filled with a conductor for connecting the coil conductors and conductors 22a to 22c described later. 3d to 3k are provided.

【0024】グリーンシート1aには端子電極21aが
印刷され、グリーンシート1b、1l、1mにはコーナ
ー部以外の部分を除く部分に導体22a、22b、22
cが印刷される。これらのグリーンシート1a、1b、
1l、1mにはコイル導体2a〜2hを端子電極21
a、21bに接続するための導体を充填したスルーホー
ル3a、3b、3l、3mが設けられている。グリーン
シート1cには端子電極21aに接続するための導体4
と導体充填のスルーホール3cが設けられている。最下
層のベースフィルム18は一方の端子電極21bを転写
するために端子電極21bをベタ塗りしたもので、積層
後に剥離するものである。
Terminal electrodes 21a are printed on the green sheet 1a, and conductors 22a, 22b, 22 are formed on the green sheets 1b, 11l, and 1m except for portions other than corner portions.
c is printed. These green sheets 1a, 1b,
The coil conductors 2a to 2h are connected to the terminal electrodes 21 and 1m, respectively.
Through holes 3a, 3b, 31, and 3m filled with conductors for connection to the a and 21b are provided. A conductor 4 for connecting to the terminal electrode 21a is provided on the green sheet 1c.
And a through hole 3c filled with a conductor. The lowermost base film 18 is obtained by solid-coating the terminal electrode 21b to transfer the one terminal electrode 21b, and is peeled off after lamination.

【0025】図3は図2に示したグリーンシート1a、
1b、1l、1mに設けるサイドスルーホール33と中
央のスルーホール3a、3b、3l、3mと、サイドス
ルーホール33およびスルーホール3b、3l、3mに
充填する導体22a〜22cの形状を示すパターン図で
ある。
FIG. 3 shows the green sheet 1a shown in FIG.
1b, a pattern diagram showing the shapes of side through holes 33 provided in 1l, 1m, central through holes 3a, 3b, 31, 3m, and conductors 22a to 22c filling the side through holes 33 and through holes 3b, 31, 3, 3m. It is.

【0026】図4は実際に製造する際に多数個取りする
ためのグリーンシートの積層構造を示す図であり、図5
はこれらのグリーンシートを重ねた状態を示す図であ
る。
FIG. 4 is a view showing a laminated structure of green sheets for taking a large number of pieces in actual production.
FIG. 3 is a view showing a state in which these green sheets are stacked.

【0027】図6はグリーンシート1a〜1mおよび端
子電極21を積層した状態において、前記グリーンシー
ト1a、1b、1l、1mに設けるサイドスルーホール
33形成用スルーホール33Aと、スルーホール33A
に充填する導体22a〜22cと、個々のチップを得る
ための切断幅Wとの関係を示す図である。本実施の形態
においては、図6に示すように、サイドスルーホール3
3用のスルーホール33Aは長円形状に形成している。
FIG. 6 shows through holes 33A for forming side through holes 33 provided in the green sheets 1a, 1b, 11 and 1m in a state where the green sheets 1a to 1m and the terminal electrodes 21 are laminated.
FIG. 6 is a diagram showing a relationship between conductors 22a to 22c to be filled in a chip and a cutting width W for obtaining individual chips. In the present embodiment, as shown in FIG.
The through hole 33A for 3 is formed in an oval shape.

【0028】これらのグリーンシート1a〜1mおよび
端子電極21bは、積層し、圧着後、縦横の切断線3
5、36に沿って切断し焼成するが、前記窪んだ回り込
み電極部22を形成するため、グリーンシート1a〜1
mの縮率より、銀またはその合金粉を用いた導体ペース
トの縮率を大きく設定しておく。これにより、個々のチ
ップに切断した後、焼成すると、グリーンシートより導
体ペーストが大きく縮むため、前記のように凹んだ回り
込み電極部22を形成することができる。該回り込み電
極部22は、ペースト状導体21a、21b、22a〜2
2cがサイドスルーホール33に充填された分によって
形成される。
The green sheets 1a to 1m and the terminal electrodes 21b are laminated, crimped, and cut vertically and horizontally.
5 and 36 are cut and baked, but the green sheets 1 a to 1
The shrinkage of the conductive paste using silver or its alloy powder is set to be larger than the shrinkage of m. As a result, when the chip is cut into individual chips and fired, the conductive paste shrinks more than the green sheet, so that the wraparound electrode portion 22 that is concave as described above can be formed. The wraparound electrode portion 22 includes paste-like conductors 21a, 21b, 22a to 2a.
2c is formed by the portion filled in the side through hole 33.

【0029】前記縮率は、導体ペーストの縮率がグリー
ンシートの縮率より4%以上大きくすることが好まし
い。より具体的には、グリーンシートの縮率を16%と
した場合、導体ペーストの縮率を20%以上とする。グ
リーンシートとしては、高周波用として、分布容量を低
減するために、比誘電率が30以下のアルミナ、コーデ
ィエライト、ウムライト、低誘電率ガラス等を用いるこ
とが好ましい。実施例においては、ストロンチウム、カ
ルシウム、アルミナ、酸化珪素からなるガラス70wt
%、アルミナ30wt%の組成のセラミック組成物からな
るセラミックグリーンシートを用いた。
It is preferable that the shrinkage ratio of the conductive paste is at least 4% larger than that of the green sheet. More specifically, when the shrinkage of the green sheet is 16%, the shrinkage of the conductive paste is 20% or more. As the green sheet, it is preferable to use alumina, cordierite, umlite, low-dielectric-constant glass or the like having a relative dielectric constant of 30 or less for high frequency use in order to reduce the distributed capacitance. In the embodiment, glass consisting of strontium, calcium, alumina and silicon oxide 70 wt.
%, And a ceramic green sheet made of a ceramic composition having a composition of 30% by weight of alumina.

【0030】また、導体ペーストの組成は、銀77.5
〜89.0wt%、ガラス3.5〜5.2wt%、残りがビ
ヒクルとした。また銀粉の平均粒径を0.5〜0.8μ
mとし、ガラス軟化点温度は790〜830℃とした
が、好ましくは銀含有率を78.0〜83.0wt%、ガ
ラス3.5〜4.4wt%とし、残りがビヒクルで、銀粉
の平均粒径を0.55〜0.75μmとし、ガラス軟化
点は790〜810℃とする。
The composition of the conductor paste is silver 77.5.
8989.0 wt%, glass 3.5 to 5.2 wt%, and the remainder was a vehicle. Further, the average particle size of the silver powder is 0.5 to 0.8 μm.
m, and the glass softening point temperature was 790 to 830 ° C. Preferably, the silver content was 78.0 to 83.0 wt%, the glass was 3.5 to 4.4 wt%, and the balance was vehicle and the average of silver powder was The particle size is 0.55 to 0.75 µm, and the glass softening point is 790 to 810 ° C.

【0031】また、コイル導体2a〜2hはそのパター
ン幅が35μm、厚みが10μmになるように印刷し、
導体ペーストには銀ペーストを使用した。
The coil conductors 2a to 2h are printed so that the pattern width is 35 μm and the thickness is 10 μm.
Silver paste was used as the conductor paste.

【0032】また、回り込み電極部22の幅α(図1
(A)参照)は0.1mmとし、チップは焼成して電気
めっきを行った状態で0603形状(長さ:0.6m
m、幅と厚み:0.3mm)となるように切断を行っ
た。端子電極21への電気めっきは、銅とニッケルと
錫、ニッケルと錫、ニッケルと金、ニッケルとパラジウ
ムと金、ニッケルとパラジウムと銀、あるいはニッケル
と銀等を行うことにより完成させる。
The width α of the wraparound electrode portion 22 (FIG. 1)
(See (A)) is 0.1 mm, and the chip is fired and electroplated to form 0603 (length: 0.6 m).
m, width and thickness: 0.3 mm). The electroplating of the terminal electrode 21 is completed by performing copper and nickel and tin, nickel and tin, nickel and gold, nickel and palladium and gold, nickel and palladium and silver, or nickel and silver.

【0033】上述のようにスルーホール33Aを長円形
状に形成することにより、若干の切断ずれが発生して
も、図1(A)に示す回り込み電極部22の幅αを一定
にすることができる。
By forming the through-hole 33A in an elliptical shape as described above, the width α of the wraparound electrode portion 22 shown in FIG. it can.

【0034】なお、図1(A)において、回り込み電極
部22の端面からの長さ方向の寸法βは、この回り込み
電極部22を形成するグリーンシートの厚みに依存する
が、グリーンシートの枚数を厚みを設定することによ
り、この寸法βを任意に設定することができる。実施例
では該回り込み電極部22を2枚のグリーンシートで形
成しているが、チップサイズやグリーンシートの厚みに
よっては1枚または3枚以上で形成することもできる。
In FIG. 1A, the dimension β in the longitudinal direction from the end face of the wraparound electrode portion 22 depends on the thickness of the green sheet forming the wraparound electrode portion 22. By setting the thickness, the dimension β can be arbitrarily set. In the embodiment, the wraparound electrode portion 22 is formed by two green sheets, but may be formed by one or three or more sheets depending on the chip size and the thickness of the green sheet.

【0035】図1(B)は該積層型インダクタをプリン
ト基板に半田付けした状態を示す斜視図、図1(C)は
そのE-E断面図であり、プリント基板40上に設けたパ
ッド41上に半田42により回り込み電極部22を半田
付けする場合、窪んだ部分に半田42が充填されること
により、図1(D)の従来例(図10の例)に比較し、
接合強度が大となる。
FIG. 1B is a perspective view showing a state in which the laminated inductor is soldered to a printed board, and FIG. 1C is a sectional view taken along the line EE of FIG. When the wraparound electrode portion 22 is soldered with the solder 42, the recessed portion is filled with the solder 42, and compared with the conventional example of FIG. 1D (the example of FIG. 10),
The joining strength increases.

【0036】図7は公称値が2.7nHのインダクタに
おける従来例と本発明における端子電極形状別に横押し
強度を比較した結果を示す。図7において、従来例1
は、図8(B)に示したように、チップの両端に導体ペ
ーストをディップ等で後付けして端子電極20を設けた
ものである。実施例1は、図1に示す4側面のコーナー
部を除く部分に回り込み電極部22を14μmの窪みに
形成したものであり、実施例2は36μmの窪みに形成
したものである。従来例2は図10に示したように、端
子電極近傍の4面に窪みの無い回り込み電極部を形成し
たものである。従来例3は図9に示したように、両端面
部にのみ導体ペーストをディップ等で後付けしたもので
ある。
FIG. 7 shows the results of comparison of the lateral pressing strength of the inductor having the nominal value of 2.7 nH according to the conventional example and the terminal electrode shape in the present invention. In FIG. 7, conventional example 1
As shown in FIG. 8B, a terminal electrode 20 is provided by attaching a conductor paste to both ends of a chip by dip or the like. In the first embodiment, the wraparound electrode portion 22 is formed in a recess of 14 μm in a portion excluding the corners of the four side surfaces shown in FIG. 1, and in the second embodiment, the electrode portion 22 is formed in a recess of 36 μm. In Conventional Example 2, as shown in FIG. 10, wraparound electrode portions without depressions are formed on four surfaces near the terminal electrodes. In Conventional Example 3, as shown in FIG. 9, a conductor paste is attached only to both end portions by dipping or the like.

【0037】図7から明らかなように、実施例1、2に
よれば、従来のように両端面部とその近傍をディップし
た従来例1と同様の接合強度が得られ、従来例2、3よ
りも高い接合強度が得られる。
As is clear from FIG. 7, according to the first and second embodiments, the same joining strength as that of the first conventional example in which both end portions and the vicinity thereof are dipped can be obtained. High bonding strength can be obtained.

【0038】[0038]

【発明の効果】請求項1によれば、積層体の積層方向の
両端面部および両端面部の周囲4面のコーナー部を除く
部品に窪んだ回り込み電極部を形成したので、プリント
基板等への実装時に、該窪んだ回り込み電極部に溜まる
半田量が窪みのない構造品に比較して多くすることがで
きるから、チップの両端部にディップにより導体ペース
トを塗布して焼き付けた従来の端子電極と同等もしくは
それ以上のプリント基板との接合強度が得られる。ま
た、窪んだ回り込み電極部に半田が溜まり易くなり、シ
フティングやチップ立ちがなく、半田付け性が良好な実
装が可能となる。焼成工程も1回ですみ、コストダウン
にもつながる。
According to the first aspect of the present invention, since the recessed wraparound electrode portion is formed on the part except for the corner portions of the four peripheral surfaces of both end surfaces in the stacking direction and the both end surfaces in the stacking direction, it is mounted on a printed circuit board or the like. Occasionally, the amount of solder accumulated in the recessed wraparound electrode portion can be larger than that of a structure product without a recess, so that it is equivalent to a conventional terminal electrode in which a conductor paste is applied by dipping to both ends of the chip and baked Alternatively, a higher bonding strength with the printed circuit board can be obtained. In addition, solder easily accumulates in the recessed wraparound electrode portion, so that there is no shifting or chip standing, and mounting with good solderability is possible. Only one firing process is required, which leads to cost reduction.

【0039】また、端子電極の膨らみがないため、チッ
プサイズを所定のサイズに確保することができ、設計の
自由度があがる。
Since there is no swelling of the terminal electrodes, a predetermined chip size can be ensured, and the degree of design freedom is increased.

【0040】請求項2によれば、積層体の両端面部の周
囲4面におけるコーナー部を除く部分の回り込み電極部
の窪みを14μm以上とすることにより、プリント基板
等への実装において、半田が窪んだ部分に溜まりやすく
なり、チップの両端部にディップにより導体ペーストを
塗着し焼き付けて端子電極を形成したものと同等の接合
強度が得られると同時に、窪みがあることにより、溶解
した半田が表面張力によって端子部分に付きやすくな
り、半田付け性が良好となる。
According to the second aspect of the present invention, the recess of the wraparound electrode portion except for the corners on the four peripheral surfaces at both end surfaces of the laminated body is set to 14 μm or more, so that the solder can be recessed in mounting on a printed circuit board or the like. Dip is applied to both ends of the chip and conductive paste is applied and baked to obtain the same bonding strength as that obtained by forming the terminal electrodes. The tension easily attaches to the terminal portion, and the solderability is improved.

【0041】請求項3によれば、グリーンシートと導体
ペーストの縮率を変えることで窪んだ回り込み電極部を
形成することにより、従来からのシート積層法を用いて
窪んだ回り込み電極部を形成することができる。
According to the third aspect, by forming the recessed wraparound electrode portion by changing the shrinkage ratio of the green sheet and the conductive paste, the recessed wraparound electrode portion is formed by using the conventional sheet laminating method. be able to.

【0042】請求項4によれば、回り込み電極部を形成
するための導体ペーストが、銀含有率が77.5〜8
9.0wt%、ガラス含有率が3.5〜5.2wt%、残り
がビヒクルであり、かつ銀粉の平均粒径が0.5〜0.
8μm、ガラス軟化点温度が790〜830℃であるた
め、積層体の積層方向の両端面部および両端面部近傍の
周囲4面のうち、コーナー部を除く部分に窪んだ回り込
み電極部を具備する端子電極を容易に形成することが可
能となり、請求項1の効果を有する積層型インダクタが
得られる。
According to the fourth aspect, the conductive paste for forming the wraparound electrode portion has a silver content of 77.5 to 8%.
9.0 wt%, the glass content is 3.5 to 5.2 wt%, the remainder is vehicle, and the average particle size of the silver powder is 0.5 to 0.5.
Since the glass softening point temperature is 790 to 830 ° C., a terminal electrode having a wraparound electrode portion depressed at a portion excluding a corner portion among both end surfaces in the laminating direction and four peripheral surfaces near both end surfaces in the lamination direction. Can be easily formed, and a multilayer inductor having the effect of claim 1 can be obtained.

【0043】請求項5によれば、周囲4面における回り
込み電極部を形成するためのサイドスルーホール用スル
ーホールの形状を長円形にしたので、個々のチップに切
断する場合に必ず発生する切断ずれに対し、回り込み電
極部の幅寸法を一定に保つことができ、その結果接合強
度が安定する。
According to the fifth aspect, the shape of the through hole for the side through hole for forming the wraparound electrode portion on the four surrounding surfaces is made oval, so that the cutting deviation always occurs when the chip is cut into individual chips. On the other hand, the width of the wraparound electrode portion can be kept constant, and as a result, the bonding strength is stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(A)は本発明の積層型インダクタの一実施の
形態を示す斜視図、(B)はそのプリント基板への半田
付け状態を示す斜視図、(C)は(B)のE-E断面
図、(D)は従来例の実装構造を示す断面図である。
FIG. 1A is a perspective view showing an embodiment of a multilayer inductor according to the present invention, FIG. 1B is a perspective view showing a state of soldering to a printed circuit board, and FIG. -E is a sectional view, and (D) is a sectional view showing a conventional mounting structure.

【図2】本実施の形態の積層型インダクタの層構造図で
ある。
FIG. 2 is a layer structure diagram of the multilayer inductor of the present embodiment.

【図3】本発明において、回り込み電極部を形成するた
めのサイドスルーホールとそこに充填する導体を示すパ
ターン図である。
FIG. 3 is a pattern diagram showing a side through hole for forming a wraparound electrode portion and a conductor filling the same in the present invention.

【図4】本実施の形態の多数個取りのための積層型イン
ダクタの層構造図である。
FIG. 4 is a layer structure diagram of a multilayer inductor for multi-cavity production according to the present embodiment.

【図5】図4の状態より各グリーンシートを積層した状
態を示す斜視図である。
FIG. 5 is a perspective view showing a state in which green sheets are stacked from the state shown in FIG. 4;

【図6】本実施の形態におけるインダクタと切断線とス
ルーホールとの関係を示す平面図である。
FIG. 6 is a plan view showing a relationship among an inductor, a cutting line, and a through hole in the present embodiment.

【図7】本発明の実施例と従来例との接合強度を比較し
て示す図である。
FIG. 7 is a diagram showing a comparison of the bonding strength between the embodiment of the present invention and the conventional example.

【図8】(A)は従来の積層型インダクタの層構造図、
(B)はその斜視図である。
FIG. 8A is a layer structure diagram of a conventional multilayer inductor,
(B) is a perspective view thereof.

【図9】(A)は従来の積層型インダクタの他の例を示
す斜視図、(B)はその問題点を説明する側面図であ
る。
FIG. 9A is a perspective view showing another example of the conventional multilayer inductor, and FIG. 9B is a side view for explaining the problem.

【図10】(A)は従来の積層型インダクタの他の例を
示す層構造図、(B)はその斜視図である。
10A is a layer structure diagram showing another example of a conventional multilayer inductor, and FIG. 10B is a perspective view thereof.

【符号の説明】[Explanation of symbols]

1:積層体、1a〜1m:グリーンシート、2a〜2
h:コイル導体、3a〜3m:スルーホール、4:導
体、21、21a、21b:端子電極、22:回り込み
電極部、22a〜22c:導体、33:サイドスルーホ
ール、33A:スルーホール、35、36:切断線
1: laminate, 1a to 1m: green sheet, 2a to 2
h: coil conductor, 3a to 3m: through hole, 4: conductor, 21, 21a, 21b: terminal electrode, 22: wraparound electrode portion, 22a to 22c: conductor, 33: side through hole, 33A: through hole, 35, 36: Cutting line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福元 弘毅 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 5E062 FG07 FG11 5E070 CB13 EA01  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hiroki Fukumoto 1-13-1 Nihonbashi, Chuo-ku, Tokyo TDK Corporation F-term (reference) 5E062 FG07 FG11 5E070 CB13 EA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】積層体の内部にインダクタを形成したほぼ
直方体状をなす積層型インダクタであって、 前記積層体の積層方向の両端面部に端子電極を有すると
共に、該両端面部近傍の周囲4面においてコーナー部を
除く部分に前記端子電極に連続する窪んだ回り込み電極
部を有することを特徴とする積層型インダクタ。
1. A laminated inductor having a substantially rectangular parallelepiped shape in which an inductor is formed inside a laminated body, having terminal electrodes on both end surfaces in the laminating direction of the laminated body and four peripheral surfaces near the both end surfaces. 3. The multilayer inductor according to claim 1, further comprising a recessed wraparound electrode portion that is continuous with the terminal electrode except for a corner portion.
【請求項2】請求項1の積層型インダクタにおいて、 前記回り込み電極部の窪みの深さが14μm以上である
ことを特徴とする積層型インダクタ。
2. The multilayer inductor according to claim 1, wherein the depth of the recess of the wraparound electrode portion is 14 μm or more.
【請求項3】インダクタ用コイル導体を形成しかつ各コ
イル導体間を接続する導体ペーストを充填したスルーホ
ールを有する多数個取り用の複数枚のグリーンシート
と、 これらのグリーンシートの両側のグリーンシートであっ
て端面の端子電極と前記コイル導体とを接続する導体ペ
ーストを充填したスルーホールを有する端子電極側の1
枚以上のグリーンシートとを備え、 前記端子電極側のグリーンシートのうちの少なくとも一
部には、隣接するインダクタ形成領域間にわたって、導
体ペーストが充填されるサイドスルーホール形成用スル
ーホールを形成し、 予め前記グリーンシートの縮率より少なくともサイドス
ルーホール内導体ペーストの縮率を大きく設定してお
き、前記コイル導体を形成したグリーンシートおよびそ
の両側の端子電極側グリーンシートとを重ねると共に、
端子電極用ペーストを端面に重ね、 該重ねられたグリーンシートを圧着し、前記サイドスル
ーホール形成用スルーホールを中央部において切断する
ことにより個々のチップを形成した後に焼成し、前記チ
ップの焼成時において、端面近傍の4面のコーナー部を
除いた部分に、前記導体ペーストとグリーンシートとの
縮率の差により、端面の端子電極に連続する窪んだ回り
込み電極部を形成することを特徴とする積層型インダク
タの製造方法。
3. A plurality of multi-piece green sheets having through holes filled with a conductor paste for forming inductor coil conductors and connecting between the coil conductors, and green sheets on both sides of these green sheets. A terminal electrode side 1 having a through hole filled with a conductive paste for connecting the terminal electrode on the end face and the coil conductor.
And at least a part of the green sheet on the terminal electrode side, between adjacent inductor forming regions, forming a through hole for forming a side through hole filled with a conductive paste, At least the shrinkage of the conductor paste in the side through hole is set to be larger than the shrinkage of the green sheet in advance, and the green sheet on which the coil conductor is formed and the terminal electrode side green sheets on both sides thereof are overlapped,
The terminal electrode paste is stacked on the end surface, the stacked green sheets are pressed, and the individual through-chips are formed by cutting the through-holes for forming the side through-holes at the center, and then sintering. Wherein a recessed wraparound electrode portion which is continuous with the terminal electrode on the end surface is formed in a portion excluding the four corner portions near the end surface due to a difference in shrinkage ratio between the conductor paste and the green sheet. Manufacturing method of multilayer inductor.
【請求項4】請求項3の積層型インダクタの製造方法に
おいて、前記端子電極および回り込み電極部を形成する
ための導体ペーストが、銀含有率が77.5〜89wt
%、ガラス含有率が3.5〜5.2wt%、残りがビヒク
ルであり、かつ銀粉の平均粒径が0.5〜0.8μm、
ガラス軟化点温度が790〜830℃であることを特徴
とする積層型インダクタの製造方法。
4. The method of manufacturing a multilayer inductor according to claim 3, wherein the conductor paste for forming the terminal electrode and the wraparound electrode portion has a silver content of 77.5 to 89 wt.
%, The glass content is 3.5 to 5.2 wt%, the remainder is vehicle, and the average particle size of the silver powder is 0.5 to 0.8 μm,
A method for manufacturing a multilayer inductor, wherein a glass softening point temperature is 790 to 830 ° C.
【請求項5】請求項3または4の積層型インダクタの製
造方法において、 前記サイドスルーホール形成用スルーホールが長円形状
であることを特徴とする積層型インダクタの製造方法。
5. The method for manufacturing a multilayer inductor according to claim 3, wherein the through hole for forming the side through hole has an oval shape.
JP2001109548A 2001-04-09 2001-04-09 Laminated inductor and manufacturing method therefor Withdrawn JP2002305117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001109548A JP2002305117A (en) 2001-04-09 2001-04-09 Laminated inductor and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001109548A JP2002305117A (en) 2001-04-09 2001-04-09 Laminated inductor and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2002305117A true JP2002305117A (en) 2002-10-18

Family

ID=18961471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109548A Withdrawn JP2002305117A (en) 2001-04-09 2001-04-09 Laminated inductor and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002305117A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106704A (en) * 2013-11-28 2015-06-08 ジョインセット株式会社 Stack type common mode filter for high frequency
CN108695038A (en) * 2017-03-30 2018-10-23 Tdk株式会社 Electronic unit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015106704A (en) * 2013-11-28 2015-06-08 ジョインセット株式会社 Stack type common mode filter for high frequency
CN108695038A (en) * 2017-03-30 2018-10-23 Tdk株式会社 Electronic unit
JP2018170430A (en) * 2017-03-30 2018-11-01 Tdk株式会社 Electronic component
US10886057B2 (en) 2017-03-30 2021-01-05 Tdk Corporation Electronic component
CN108695038B (en) * 2017-03-30 2021-10-12 Tdk株式会社 Electronic component

Similar Documents

Publication Publication Date Title
JP6780394B2 (en) Electronic components
US11627662B2 (en) Passive component and electronic device
KR100274210B1 (en) Array Multichip Components
CN109859948B (en) Ceramic electronic component
JP2024050951A (en) Multilayer Ceramic Capacitors
JP4111222B2 (en) Surface mount parts
US6011683A (en) Thin multilayer ceramic capacitors
US6788545B2 (en) Composite electronic component and method of producing same
US6621378B2 (en) Filter
JP2002305117A (en) Laminated inductor and manufacturing method therefor
JP2587851Y2 (en) Multilayer capacitors
JP2946261B2 (en) Manufacturing method of laminated electronic components
JPH11329845A (en) Electronic component and manufacture thereof
JP2000068148A (en) Laminating ceramic part and part series thereof
JP2000164451A (en) Laminated ceramic capacitor
JPH06251993A (en) Chip type electronic part assembly
JP2002343640A (en) Laminated ceramic electronic component
JPS6016749B2 (en) Packages for integrated circuits
JP2001044068A (en) Compact surface-mounting part and manufacture thereof
JPH0945830A (en) Chip electronic component
JP3447025B2 (en) Surface mounted electronic component and method of manufacturing the same
JP2002026527A (en) Laminated wiring board and its manufacturing method
JP2000114100A (en) Multiple electronic part
JPS5827314A (en) Chip electric part
JPH0314292A (en) Manufacture of high-density mounting module

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701