JP2002300203A - パケットバッファ装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明はパケットバッファ装置に関し、高速
で、セル長と異なる又はヘッダ長の固定でないヘッダ変
換を実現することを目的としている。 【解決手段】 複数セルバッファ構成とし、セルバッフ
ァメモリ上でヘッダ変換を行ないバッファメモリより新
たなセル単位で読み出す手段を設けて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパケットバッファ装
置に関し、更に詳しくはパケットをＡＴＭセルで送受す
る通信システムにおいて、ＶＣ多重されたセルを受信
し、パケットの宛先情報により、パケット毎に宛先方路
（出ＶＣ）に送出するノード装置でのパケットのカプセ
ル化、パケットのヘッダ変換に関する。

【０００２】例えば、ＩＰパケットをＡＴＭ網上で高速
帯域に送受する大規模ＩＰネットワークを図１９に示
す。図において、１０は大規模ＩＰネットワークであ
る。複数のユーザ１は集線装置２に接続されている。ま
た、集線装置２にはＬＡＮ３が接続されている。ＬＡＮ
３は、ルータ３ａ及びこれと接続される機器３ｂより構
成されている。

【０００３】４は大規模ＩＰネットワーク１０内に設け
られたノードであり、該ノード４は集線装置２と接続さ
れている。５はノード４の他端と接続されるコネクショ
ンレスサーバである。（Ａ）においては、ＩＰパケット
をＬＡＮエミュレーション（ＭＡＣオーバＡＴＭ）でカ
プセル化し、セル化したものをＶＣ多重で転送する（Ｖ
Ｃはユーザに割り振り）。

【０００４】（Ｂ）においては、ＩＰパケットをＩＰオ
ーバＡＴＭでカプセル化し、セル化したものをＶＣ多重
で転送する（ＶＣはユーザに割り振り）。（Ｃ）におい
ては、ＩＰオーバＡＴＭのカプセル化されたＩＰパケッ
トを網内ヘッダで更にカプセル化し、セル化したものを
ＶＣ多重で転送する（ＶＣは方路に割り振り：複数）。

【０００５】ノード４では、各コネクションレスサーバ
５からのパケット（セル）より、ＡＡＬ５終端し、
網内ヘッダ削除し、ＭＡＣヘッダを付加し、送出先
ユーザを識別しＶＣを付け替えし、ユーザに送出する。
また、ユーザからのパケット（セル）より、ＡＡＬ５
終端し、ＭＡＣヘッダを削除し、網内ヘッダを付加
し、送出先方路を識別し、ＶＣ付け替えしコネクショ
ンレスサーバ５に送出する。ユーザ−ユーザの場合に
は、網内ヘッダ付加／削除は行なわない。

【０００６】ノード４では、以下の機能のためにパケッ
トバッファ（セル単位でパケット化して蓄積）を有す
る。その目的は、ＡＡＬ５終端でＮＧ時、パケット単位
で廃棄するためである。また、複数のコネクションレス
サーバ５から、同一ユーザに同時にパケットを送信した
時、パケットの混合を防ぐためである。

【０００７】大容量ＩＰネットワーク内でＩＰパケット
を転送する場合、網内ではカプセル化して転送すること
で高速大容量化に対応できる。また、ユーザ側のインタ
フェースとしてＩＰフレームやイーサネット（登録商
標）（Ｅｔｈｅｒｎｅｔ（登録商標））フレーム等、異
種のプロトコルを収容する場合、プロトコルによってヘ
ッダフォーマットが異なり、ユーザ間でのヘッダ変換が
必要となる。

【０００８】図２０に図１９で示されたネットワークで
のヘッダ変換の一例を示す。大規模ＩＰネットワーク
（コア網）上のノード装置は、ＡＴＭセル化された異な
るプロトコルのパケットを受信し、パケット毎にヘッダ
上の宛先に従い変換処理を行ない、カプセル化、ヘッダ
変換を行なって、ＡＴＭセルの形でコア網又はユーザに
送信する。（Ａ）はＭＡＣオーバＡＴＭ、（Ｃ）は網内
カプセル化されたされたパケット、（Ｂ）はＩＰオーバ
ＡＴＭである。

【０００９】図において、ＬＬＣはＬｏｇｉｃａｌ Ｌ
ｉｎｋ Ｃｏｎｔｒｏｌ、ＳＮＡＰはＳｕｂｎｅｔｗｏ
ｒｋ Ａｃｃｅｓｓ Ｐｏｉｎｔ、ＬＥＨはＬＡＮ Ｅ
ｍｕｌａｔｏｒ Ｈｅａｄｄｅｒ、ＰＡＤはパディング
（オール０）、ＣＰＣＳＵＵはコンバージェンスサブレ
イヤ共通部、ＣＰＩは共通部識別子、Ｌｅｎｇｔｈは長
さ表示（トレイラを除いたフレーム長）であり、パケッ
ト先頭からＩＰ部までのバイト長である。ＣＲＣは３２
ビットＣＲＣ符号、ＩＰはＩＰパケットである。図のフ
ォーマットの上に示す数字はバイト数を示している。

【００１０】図２０では、ＭＡＣオーバＡＴＭ化された
パケット（Ａ）と、ＩＰオーバＡＴＭ化されたパケット
（Ｂ）と、網内ヘッダを付加したパケット（Ｃ）を示し
ており、（Ａ）→（Ｃ）、（Ｃ）→（Ｂ）等のヘッダ変
換が必要となる。

【００１１】

【従来の技術】このようなノード装置のヘッダ変換の実
現案としては、ＶＣ多重された受信ＡＴＭセルをＶＣ単
位でパケット化し、ＩＰ処理、ヘッダ変換した上で、再
度ＡＴＭセル化して送出する第１の方法が一般的であ
る。又は、第２の方法として、セルのままパケットを組
み立ててセルバッファ上でヘッダの付加・削除カプセル
化を行なう方法である。

【００１２】

【発明が解決しようとする課題】第１の方法の場合、Ａ
ＴＭセルを一旦パケット化し、ヘッダ部分の追加削除を
行なって再度セル化するため、ヘッダ長によらずヘッダ
変換が比較的容易にできるが、セルのパケット化及び再
セル化に要する時間により転送遅延が大きくなるという
問題がある。更に、バッファの管理も複雑になり高速処
理が難しく、ハードウェアによる高速転送処理が必要な
装置には向かないという問題がある。以上の問題から、
高速処理が必要な場合には、パケットをＡＴＭセルのま
まパケットに組み立てる第２の方法が考えられる。

【００１３】本方法の場合、ＡＴＭセルのままパケット
に組み立てる方法だとバッファは固定長セル毎に管理さ
れ、またバッファへのアクセスも固定長となり、バッフ
ァ管理処理の高速化、バッファアクセスの高速化が図れ
るため、バッファ制御が高速で行なえるという特徴があ
る。

【００１４】しかしながら、この方式だとパケットのカ
プセル化やヘッダ変換において、固定長であるセル単位
での変換には適しているが、ヘッダ長がセル長と異なる
場合、更にユーザによりヘッダ長が異なるような場合
は、セルバッファ上でヘッダ変換ができないという問題
がある。

【００１５】本発明はこのような課題に鑑みてなされた
ものであって、高速でセル長と異なる又はヘッダ長の固
定でないヘッダ変換を実現することができるパケットバ
ッファ装置を提供することを目的としている。

【００１６】

【課題を解決するための手段】（１）図１は本発明の原
理ブロック図である。図において、２１は受信セルを受
信するセル受信部（ＡＡＬ５受信終端部）、２２は受信
セルからレングスを読み取るレングス読取部、１２はセ
ル受信部２１と接続されるＶＣメモリである。ＶＣメモ
リ１２には入力パケット実施中のフラグやセル数、ＣＲ
Ｃチェック結果等が格納される。セル受信部２１からは
受信したセルが出力される。１９は、セルから受信セル
ヘッダとトレイラを入力するバッファ管理部、２３は該
バッファ管理部１９と接続され、該当バッファ対応にバ
ッファ管理情報を保持するバッファ管理メモリである。

【００１７】２０は、バッファ管理部１９からアクセス
指示信号を受けるバッファアクセス制御部、１６は決め
られた数の複数セルとパケット単位の新たなヘッダを格
納するエリアを持つバッファを複数有するパケットバッ
ファである。３０はバッファ管理部１９から受信セルヘ
ッダと制御情報を受けてヘッダの解析／ヘッダの作成を
行なうヘッダ解析／ヘッダ作成部である。該ヘッダ解析
／ヘッダ作成部３０には、バッファ管理部１９から受信
セルヘッダと制御情報が入力され、ヘッダ解析／ヘッダ
作成部３０からはバッファ管理部１９へは送信セルヘッ
ダと制御情報が送出される。

【００１８】３１はＶＣ毎にパケットバッファ１６への
パケットの先頭セルから最終セルまでの組み立て制御を
行なう組み立て中ポインタを格納する組立中ポインタメ
モリである。該組立中ポインタメモリ３１はバッファ管
理部１９内に設けた場合を示しているが、バッファ管理
部１９の外側に設けてもよい。

【００１９】バッファアクセス制御部２０からヘッダ解
析／ヘッダ作成部３０に受信パケットヘッダが送出さ
れ、ヘッダ解析／ヘッダ作成部３０からバッファアクセ
ス制御部２０へは送信パケットヘッダが送出され、パケ
ットバッファ１６にパケット単位で格納される。

【００２０】２４はバッファアクセス制御部２０と接続
され、送信セルを送出するセル送信部である。２５はセ
ル送信部２４にトレイラを付加するトレイラ付加部、２
６はセル送信部２４にセルヘッダを付加するヘッダ付加
部である。

【００２１】本発明は、前述した２つの課題を解決する
ため、高速で、セル長と異なる又はヘッダ長の固定でな
いヘッダ変換を実現している。この目的を実現するた
め、以下の課題を解決する必要がある。

【００２２】高速で多重化されたセルを扱うため、バ
ッファの管理及びバッファへの書き込み／読み出しをセ
ル単位で行ない、かつヘッダの変換による再セル化をバ
ッファ読み出し時に行なう。

【００２３】コストパフォーマンスを上げ、かつ高速
化を図るため、バッファを大容量で安価なＤＲＡＭを用
いて、ヘッダ変換後のパケット（セル）についても書き
込み／読み出しは連続したアドレスで高速モードで行な
う。

【００２４】ヘッダ変換のための制御情報の増加と、
パケットバッファ内のバッファ管理の高速化に対応し、
かつ小型で安価なバッファ構成、バッファ管理構成とす
る。上記課題を解決するため、本発明では、セル受信
時、ＡＴＭセルヘッダを抽出、削除してセルのペイロー
ド単位でＶＣ毎にパケットバッファ１６上でパケットに
組み立て、パケットに組み立てられたパケットバッファ
１６上でカプセル化、ヘッダ変換を行ない、更に固定長
であるセル長とヘッダ長との差分、及び旧パケットの削
除により生じるダミー部分をパケットバッファ１６から
の読み出し時に削除した形で、新たなセルの形で読み出
し、更にセルヘッダを付加し送出する方式をとってい
る。

【００２５】上記課題を解決するために、本発明では
バッファにまたがるパケットを受信時、バッファの最後
に格納したセルを次に取得するバッファの先頭にも書き
込む手段を設け、ヘッダ変換により新たなセルがバッフ
ァにまたがった場合でも、高速でバッファより読み出せ
る方式としている。また、新ヘッダの書き込みアドレ
ス、ヘッダ変換後のセル読み出し先頭アドレスをヘッダ
長により算出して指示する機能、及びパケットヘッダ変
換によりＡＡＬ５のレングス及びＰＡＤ長の変更を算出
して、必要なセル数分を読み出す機能を設けている。

【００２６】上記課題を解決するために、本発明では
パケットバッファ１６は１つのバッファ内で受信パケッ
ト内の複数のセル＋新ヘッダの格納エリアを設けて、バ
ッファ管理情報及びパケットヘッダ制御等のパケット制
御情報をバッファ単位のバッファ管理メモリ２３に収容
管理する方法としている。

【００２７】このように構成すれば、高速で、セル長と
異なる又はヘッダ長の固定でないヘッダ変換を実現する
ことができる。 （２）請求項２記載の発明は、バッファにまたがるパケ
ットを受信時、バッファの最後に格納したセルを次に取
得するバッファの先頭にも書き込む手段を設けることを
特徴とする。

【００２８】このように構成すれば、ヘッダ変換により
新たなセルがバッファにまたがった場合でも高速でバッ
ファよりセルを読み出すことができる。 （３）請求項３記載の発明は、受信、送信のＶＣ番号又
はパケットヘッダ内の情報により選択されるヘッダ変換
モード対応の送信ヘッダの書き込みアドレス、送信ヘッ
ダ書き込み長、ヘッダ変換後のセル読み出しアドレス及
びヘッダ長の差分を変換パターンとして予め設定してお
き、ヘッダ変換モードを識別することにより、ヘッダ変
換による変換パターンを選択し、ヘッダ変換することを
特徴とする。

【００２９】このように構成すれば、ヘッダ変換モード
に対応したヘッダ変換を行なうことができる。

【００３０】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態例を詳細に説明する。先ず、図１に示す本発
明の動作を詳細に説明する。

【００３１】本発明の概要は、以下の通りである。各セ
ル毎にセルヘッダを付加されたセルが入力されると、セ
ルヘッダはバッファ管理部１９を介してバッファ管理メ
モリ２３に格納される。受信したセルの内、ペイロード
はバッファアクセス制御部２０を介してパケットバッフ
ァ１６に格納される。パケットヘッダは、セルのペイロ
ードに格納されて入ってくる。

【００３２】一方、このパケットヘッダは、バッファア
クセス部２０からヘッダ解析／ヘッダ作成部３０に入っ
て、パケットヘッダの格納が行なわれる。パケット解析
／ヘッダ作成部３０は、入力されたパケットヘッダを新
しいパケットヘッダに変換される。変換されたパケット
ヘッダは、パケットバッファ中のペイロード中のバッフ
ァの先頭に書き込まれる。

【００３３】パケットヘッダが書き込まれたペイロード
は、バッファアクセス制御部２０から送出され、セル送
信部２４に入る。ここで、ヘッダ付加部２６により各セ
ルのセルヘッダと、トレイラ付加部２５によりトレイラ
が付加され、送信セルとして出力される。

【００３４】受信セルは、セル受信部２１に入る。該セ
ル受信部２１は、パケットをＡＡＬ５でＡＴＭセル化さ
れたＶＣ多重セルを受信し、ＣＲＣチェック等のＡＡＬ
５受信終端制御を行なう。レングス読取部２２は、セル
受信部２１を通過するセルのＣＲＣ以外のパケット内ト
レイラ（Ｌｅｎｇｔｈ，ＣＰＣＳＵ，ＣＰＩ）を抽出
し、例えばＡＴＭセルヘッダ内に縮退して挿入する。

【００３５】バッファ管理部１９は、多重セルのセルヘ
ッダ部を受信して、パケットバッファ１６でのパケット
組み立て制御、ヘッダ解析／ヘッダ作成部３０へのパケ
ットヘッダの送出制御、ヘッダ解析／ヘッダ作成部３０
からの送信パケットヘッダの受信側制御、セル送出制御
を行なう。

【００３６】バッファ管理メモリ２３は、受信したセル
ヘッダ、パケットバッファ１６のバッファリング情報及
びパケットバッファ１６に格納されたパケットの制御情
報を格納する。バッファアクセス制御部２０は、受信セ
ルペイロードを受けてパケットバッファ１６への受信セ
ルの書き込み、送信セルの読み出し、受信パケットヘッ
ダの読み出し、送信パケットヘッダの書き込みを１セル
時間内に行なうためのタイミング制御、ビット変換制御
を行なう。この結果、パケットバッファ１６には、受信
したパケットが順次格納されていく。

【００３７】バッファアクセス制御部２０から送出され
た送信セルのペイロードは、セル送信部２４に入る。こ
の時、先頭セルのペイロード部には、新しいパケットヘ
ッダが入っている。

【００３８】パケットバッファトレイラ付加部２５は、
セル送信時に、バッファ管理部１９からのトレイラ（Ｌ
ｅｎｇｔｈ，ＣＰＣＳＵ，ＣＰＩ）をセル送信部２４に
与え、送信セルに付加する。また、ヘッダ付加部２６
は、バッファ管理部１９からの送信ＡＴＭヘッダをセル
送信部２４に与え、送信セルに付加する。

【００３９】セル送信部２４は、トレイラ付加部２５、
ヘッダ付加部２６からのＡＴＭセルヘッダ、トレイラを
セル送信時に挿入し、送信セルのＣＲＣ付加、ＰＴＩ付
加等のＡＡＬ５送信終端制御を行ない、セルを送出す
る。

【００４０】このように構成すれば、高速で、セル長と
異なる又はヘッダ長の固定でないヘッダ変換を実現する
ことができる。図２はバッファ管理の実施例を示す図で
ある。パケットバッファ１６は、バッファナンバ毎に複
数セルバッファから構成されており、バッファ管理メモ
リ２３は、バッファ対応にバッファ管理エリアを持ち、
バッファ管理情報を記憶している。バッファ管理情報
は、バッファリング情報（次バッファのナンバ、使用セ
ルバッファ数）とパケット制御情報より構成されてい
る。

【００４１】空きバッファキューは、空きバッファポイ
ンタ３１ａで管理される。この空きバッファから１つを
捕捉すると、受信セルは組立中ポインタ３１ｂによりパ
ケットに組み立てられる。この時、組み立て中ポインタ
３１ｂはＶＣ＝０〜ＶＣ＝ｍまで設けられている。つま
り、組立中ポインタ３１ｂは、ＶＣ毎にパケットバッフ
ァ１６へのパケット先頭セルから最終セルまでの組み立
て制御を行なう。

【００４２】パケット組立時において、廃棄指示の場合
には、空きバッファキューに戻る。組み立てが完了し、
かつ新ヘッダの書き込み完了時、パケット毎に出力待ち
キューに入る。出力待ちポインタレジスタ３１ｃは、出
力待ちキューの先頭ポインタと最後尾ポインタとを認識
している。

【００４３】一方、ヘッダセルを算出し、ヘッダセルを
ヘッダ送出キューに送る。セル送信が終了したバッファ
は、空きバッファキューに戻る。ヘッダ送出キューのパ
ケットヘッダは、ヘッダ解析／ヘッダ作成部３０に送出
される。

【００４４】図３は複数セルバッファ方式のバッファ割
りつけの実施例を示す図で、パケットバッファ１６とバ
ッファ管理メモリ２３との対応を示している。図の例で
は、パケットバッファが４セル−１バッファの場合を示
す。図では、バッファＮＯが０からｋまで示されてい
る。そして、各バッファＮＯは、新しいパケットヘッダ
を書き込むヘッダ書込エリアと４個のセル（０−０〜０
−３）と予備用のセルバッファ０−ｓから構成されてい
る。

【００４５】一方、バッファ管理メモリは、バッファＮ
Ｏ毎にバッファリンク情報とパケット制御情報とから構
成されている。バッファリンク情報は、バッファのリン
ク制御に使用され、次バッファＮＯと、現在使用セル数
と、ヘッダ書込フラグと、組み立て完了フラグ等より構
成されている。パケット制御情報は、パケット毎の付加
情報と、制御情報と、パケット内セル数・パケット種別
と、ＶＣＮＯ（入／出）と、ヘッダ長（入／出）と、レ
ングス等から構成されている。

【００４６】図４は複数セルバッファ方式のバッファ管
理・バッファリンク例を示す図である。図では、パケッ
トバッファと、バッファ管理メモリと、キューの例を示
している。パケットバッファの数は０〜ｄ個まであり、
これに対応した数のバッファ管理メモリの管理情報があ
る。例えば、バッファＮＯが０の場合、リンクする次バ
ッファＮＯ（ｂ）と、使用セル４と、パケットに含まれ
るセル数１０と、組立完了したかどうかを示すフラグ
と、新しいヘッダを受けたかどうかを示すフラグ（Ｈ
完）と、パケット制御情報よりなる。バッファＮＯａの
場合、次バッファＮＯ（ｅｎｄ）と、使用セル４と、セ
ル数３と、組立完、Ｈ完と、パケット制御情報よりな
る。バッファＮＯｂの場合、リンクする次バッファと、
使用セル４よりなり、バッファｃはリンクする次バッフ
ァＮＯａと使用セル数２よりなる。

【００４７】キューは、ここでは組立中キュー１と組立
中キュー２よりなり、組立中キュー１は、セルバッファ
０−０〜０−３と、（ｂ−０）の０−ｓと、セルバッフ
ァｂ−０〜ｂ−３と（ｃ−０）のｂ−ｓと、セルバッフ
ァｃ−０とｃ−１より構成されている。組立中キュー２
は、セルバッファａ−０、ａ−１、ａ−２より構成され
ている。これら組立中キューは、組み立て完了からヘッ
ダ書き込みにより出力待ちキューにつながれ、出力待ち
キューを構成する。

【００４８】一方、組立中ポインタ１は、先頭ポインタ
が０−０、最終ポインタがｃ−１であり、組立中ポイン
タ２は、先頭ポインタがａ−０、最終ポインタがａ−２
である。パケット組立が完了し、ヘッダ書込が完了する
と、出力待ちキューに入る。出力待ちポインタは、先頭
ポインタが０−０、最終ポインタがａ−２である。

【００４９】図５はパケット受信からパケット送信まで
のパケットバッファアクセス手順を示す図である。受信
セルが図に示すように０〜５まで６個あるものとする。
ここで、各セルのヘッダは、必要情報を抽出してバッフ
ァ管理メモリ２３に格納される。受信セル数が６個で、
バッファａがセルａ−０〜セルａ−３までの４個の場
合、１個のバッファには書き込むことができないので、
次のバッファｂにまたがって各ＡＴＭセルのペイロード
部が格納される。

【００５０】例えば、０番目から３番目までのセルはバ
ッファａに順次書き込まれるが、４番目のセルはバッフ
ァａのセルａ−ｓと、次のバッファｂのセルｂ−０にま
たがって書き込まれる。最後の５番目のセルはバッファ
ｂのセルｂ−１に書き込まれる。次に、受信セルのパケ
ットヘッダ（旧ヘッダ）は、ヘッダ解析／ヘッダ作成部
３０に入力されて解析され、新たなパケットヘッダが作
成され、セルのヘッダ部にパケットのヘッダとして書き
込まれる。

【００５１】ここで、新たなパケットヘッダが旧ヘッダ
より大きい場合、ａヘッダ（Ｈｅａｄｅｒ）とセルａ−
０の旧ヘッダエリアにまたがって書き込まれる。この結
果、パケットバッファから読み出されるセルの先頭アド
レスは、ａヘッダの所定位置から開始し、０〜４までの
セルが送信セルとして読み出される。ここで、予備用の
セルの一部はΔＢに示すように残ってしまうが、バッフ
ァｂのセルｂ−０に同一内容が書き込まれているので、
損失を生じることなく、セル５、セル６として送信セル
として読み出される。

【００５２】送信セルは、セル送信部２４から送信され
る際に、ヘッダ付加部２６からセル単位で新たなヘッダ
が付加され、送出される。ここで、新レングス、ＰＡＤ
長の算出により、セルＮＯ．６が追加されているが、Ｐ
ＡＤ長の算出により、セルＮＯ．６が不要の場合もあ
る。

【００５３】上述した実施の形態例では、４セル−１バ
ッファ方式を示しているが、システムのパケット長の特
性から８セル−１バッファ方式、１６セル−１バッファ
方式等も考えられる。１バッファ中にセルを複数格納す
ることにより、バッファ管理メモリの容量を小さく抑え
られるため、パケットバッファはＤＲＡＭ（ダイナミッ
クＲＡＭ）で、高速な書き込みと読み出しが要求される
バッファ管理メモリはＳＲＡＭ（スタティックＲＡＭ）
で実現するような方式では、コスト、実装エリアでのメ
リットが生じる。

【００５４】バッファにまたがるパケットの場合、ヘッ
ダ長が変化することにより、パケット読み出し時の読み
出しセル自体が、バッファにまたがる可能性があるた
め、双方のバッファに書き込む方式としている。これに
より、新たなセルがバッファにまたがった場合でも、高
速でパケットバッファより読み出すことができる。パケ
ットバッファとして、安価なＤＲＡＭを使用する場合、
セルを分割して読み出すことは高速処理の妨げになるた
め、本方式により１セル読み出しの分割を回避してい
る。

【００５５】また、パケットヘッダ長の変化により、パ
ケット長が変化するため、ＰＡＤの再計算により、パケ
ット内セル数の再計算が必要となる。本計算により、セ
ル送出時の読み出しセル数を設定しておき、セル送出時
は、本セル数に従ってセルを読み出すようにしている。

【００５６】図６はバッファ管理部１９のブロック構成
例を示す図である。バッファ管理部１９では、フロー管
理部により１セル単位でセルの受信処理、受信ヘッダの
ヘッダ解析／ヘッダ作成部３０への送信処理、送信ヘッ
ダの受信処理、セルの送信処理を各ポインタの更新によ
り制御する。図６において、図１と同一のものは、同一
の符号を付して示す。

【００５７】４０はパケット受信情報編集部、４１はパ
ケット送信情報格納部であり、ヘッダ解析作成部／ヘッ
ダ作成部３０と接続される。４２はセル受信部２１と接
続されるヘッダ格納部である。４３はフロー制御を行な
うフロー制御部、２３はバッファ管理メモリである。

【００５８】３１はポインタメモリ、４４は組立中ポイ
ンタ、４５はヘッダ送信ポインタ、４６は出力ポイン
タ、４７は空きバッファポインタである。４８はセル／
ヘッダ／書込／読出指示部で、バッファアクセス制御部
２０と接続される。これら構成要素は、バス４９により
相互接続されている。

【００５９】図７はバッファアクセス制御部の構成例を
示す図、図８はバッファアクセス制御部の動作概要を示
す図である。１セル時間で、セルの受信、送信、パケッ
トヘッダの送信、受信を行なうため、各方路毎にビット
変換部を設け、例えばバイト幅で送受信セルデータに対
して、８バイト幅でメモリアクセスし、メモリアクセス
時間を確保し、１セル時間でセルライト／リード、ヘッ
ダリード／ライトを行なっている。

【００６０】バッファにまたがるセル受信時は、双方の
バッファに書き込みを行なうため、ヘッダの書き込みを
待ち合わせる。本動作のライト／リードの順序、ヘッダ
書き込みの待ち合わせは一例を示しており、メモリのア
クセス時間、ビット幅変換幅等により、最適な方法を選
ぶことができる。

【００６１】図７において、５０、５１はヘッダ解析／
ヘッダ作成部３０と接続されるビット幅変換部である。
ヘッダ解析／ヘッダ作成部３０からの書き込みヘッダセ
ルはビット幅変換部５０に入り、ビット幅変換部５１か
らはヘッダ解析／ヘッダ作成部３０に対して読出ヘッダ
セルが送出される。５２はセル送信部２４と接続され、
送信セルを送信するビット幅変換部、５３はセル受信部
２１からの受信セルを受けるビット幅変換部である。こ
れらビット幅変換部５０〜５３はバス５７を介してパケ
ットバッファ１６と接続されている。

【００６２】５４はビット幅変換部５０〜５３にタイミ
ング信号を与えるタイミング作成部、５５は該タイミン
グ作成部５４からの信号を受けるメモリ制御部で、その
出力はパケットバッファ１６に接続されている。５６は
タイミング作成部５４からの信号を受けるアドレス選択
部であり、その出力はメモリ制御部５５に与えられてい
る。

【００６３】６１はセル受信部２１からの受信セルを受
けてセルヘッダのみ格納するヘッダ格納部、６２は該ヘ
ッダ格納部６１からの信号を受けてタイミング作成部５
４に制御信号を与えるセル／ヘッダ／書込／読出指示部
である。セル／ヘッダ／書込／読出指示部６２からは書
込／読出バッファＮＯと書込／読出アドレスが出力さ
れ、アドレス選択部５６に与えられる。６３はフロー制
御部であり、バス６４を介してヘッダ格納部６１及びセ
ル／ヘッダ／書込／読出指示部６２と接続されている。

【００６４】図８においては、１セル通過時間毎に、セ
ル受信（ライト）、ヘッダ書込（ライト）、セル送信
（リード）、ヘッダ読み出し（リード）が行なわれる。
セル受信は、セル受信部２１からのセルを受信するもの
であり、ヘッダ書き込みはパケットヘッダをパケットバ
ッファ１６内のパケットに書き込むものであり、セル送
信はペイロードよりなるパケットをセル送信部２４に送
信するものであり、ヘッダ読み出しは受信パケットヘッ
ダを読み出すものである。

【００６５】図９、図１０はバッファ管理の実施の形態
例（セル受信）のフローチャートである。受信したセル
が単体の場合、空きバッファ先頭よりバッファを取得
し、空きバッファリンクを更新する（Ｓ１）。次に、Ａ
ＴＭヘッダ内情報をバッファ管理メモリ２３へ格納す
る。次に、セルペイロードをパケットバッファ１６に書
込指示する（Ｓ３）。次に、ヘッダ長よりヘッダセル数
を算出し、ヘッダセルをヘッダ送出キューにつなぐ、そ
してヘッダ送信キューを更新する（Ｓ４）。

【００６６】受信セルが単体ではなく、複数であった場
合、先頭セルの場合には、空きバッファ先頭よりバッフ
ァを取得し、空きバッファリンクを更新する（Ｓ５）。
次に、ＡＴＭヘッダ内情報をパケット管理メモリへ格納
する（Ｓ６）。次に、セルペイロードをパケットバッフ
ァ１６へ書込指示し（Ｓ７）、組立キューを更新する
（Ｓ８）。

【００６７】受信セルの中間の場合、セル数によりバッ
ファ更新かどうかチェックする（Ｓ９）。バッファ更新
の場合、空きバッファ先頭よりバッファを取得し、空き
バッファリンクを更新する（Ｓ１０）。次に、組立中リ
ンクを更新し（Ｓ１１）、セルペイロードを前バッファ
の最終に書込指示し（Ｓ１２）、セルペイロードを新バ
ッファの先頭に書込指示する（Ｓ１３）。ステップＳ９
において、バッファ更新でなかった場合、組立キューセ
ル数を＋１し（Ｓ１４）、セルペイロードをパケットバ
ッファ１６へ書き込み指示する（Ｓ１５）。

【００６８】受信セルの最終の場合、セル数によりバッ
ファ更新かどうかチェックする（Ｓ１６）。バッファ更
新の場合、空きバッファ先頭よりバッファを取得し、空
きバッファリンクを更新する（Ｓ１７）。次に、組立中
リンクを更新する（Ｓ１８）。次に、セルペイロードを
前バッファの最終に書込指示し（Ｓ１９）、セルペイロ
ードを新バッファの先頭に書込指示する（Ｓ２０）。次
にレングスをバッファ管理メモリ２３に格納し（Ｓ２
１）、ヘッダ長よりヘッダセル数を算出し、ヘッダセル
をヘッダ送出キューにつなぎ、ヘッダ送信キューを更新
する（Ｓ２４）。ステップＳ１６でバッファ更新がされ
ていない場合、組立キューセル数を１だけ更新し（Ｓ２
２）、セルペイロードをパケットバッファ１６へ書込指
示し（Ｓ２３）、ステップＳ２４に入る。

【００６９】図１１はバッファ管理の実施の形態例（ヘ
ッダセル送信）のフローチャートである。送出ヘッダセ
ルがあるかどうかチェックし（Ｓ１）、ある場合にはヘ
ッダ１セル送出し（Ｓ２）、ヘッダ送信キューを更新す
る（Ｓ３）。図１２はバッファ管理の実施の形態例（ヘ
ッダセル受信）のフローチャートである。先ずヘッダ解
析／ヘッダ作成部より、新ヘッダ長を読み取り（Ｓ
１）、旧ヘッダ長、新ヘッダ長より新ヘッダの書込開始
アドレス、書込数を指示し、新ヘッダのパケットバッフ
ァ１６への書込を行なう（Ｓ２）。

【００７０】図１３と図１４はバッファ管理の実施の形
態例（セル送信）を示すフローチャートである。先ず、
セルが先頭セルであるかどうかチェックする（Ｓ１）。
先頭セルであった場合には、旧／新ヘッダ長、レングス
よりセル数を算出し、読出セル数／先頭バッファ、最終
バッファ読出セル増減を決定する（Ｓ２）。次に、旧／
新ヘッダ長よりバッファ内読出先頭アドレスを算出し、
先頭アドレスを設定する（Ｓ３）。

【００７１】次に、バッファ管理メモリ２３より新ＡＴ
Ｍヘッダの編集をし、ヘッダ付加部２６に格納する（Ｓ
４）。次に、セルが最終セルであるかどうかチェックす
る（Ｓ５）。そうであった場合（単体セル）には、パケ
ットバッファ１６へセル読み出し指示をし（Ｓ６）、出
力キューポインタを更新し、出力キューセル数を１に設
定する（Ｓ７）。次に、空きバッファキューポインタを
更新する（Ｓ８）。ステップＳ５において、最終セルで
はない場合、パケットバッファ１６へセル読み出し指示
を行ない（Ｓ９）、出力キューセル数を１にする（Ｓ１
０）。

【００７２】ここで、Ｓ６〜Ｓ８までの処理を処理Ａ、
Ｓ９、Ｓ１０の処理を処理Ｂとする。ステップＳ１にお
いて、先頭セルでない場合、セルがバッファ内最終セル
であるかどうかチェックする（Ｓ１１）。バッファ内最
終セルである場合には、最終セルであるかどうかチェッ
クする（Ｓ１２）。最終セルである場合には、ステップ
Ｓ２で算出した読み出しセル数増減により次バッファに
書込セルがあるかどうかチェックする（Ｓ１３）。

【００７３】書込セルがある場合、パケットバッファ１
６へセル読出指示を行ない（Ｓ１４）、出力キューポイ
ンタを２バッファ分更新し、出力キューセル数を１にす
る（Ｓ１５）。次に、空きバッファキューポインタを２
バッファ分更新する（Ｓ１６）。ステップＳ１２におい
て最終セルでない場合、処理Ｂを行なう（Ｓ１７）。ス
テップＳ１３において、書込セルがない場合には、処理
Ａを行なう（Ｓ１８）。

【００７４】ステップＳ１１において、バッファ内最終
セルでない場合、最終セルであるかどうかチェックし
（Ｓ１９）、最終セルの場合には処理Ａを行なう（Ｓ２
０）。ステップＳ１９において最終セルでない場合に
は、バッファ内先頭セルであるかどうかチェックし（Ｓ
２１）、バッファ内先頭セルである場合には処理Ａを行
なう（Ｓ２２）。バッファ内先頭セルでない場合には、
処理Ｂを行なう（Ｓ２３）。

【００７５】この発明によれば、高速で、セル長と異な
る又はヘッダ長の固定でないヘッダ変換を実現すること
ができる。図１５は請求項３に関わるバッファ管理部の
構成例を示すブロック図である。図６と同一のものは、
同一の符号を付して示す。図において、７０はヘッダ変
換モード信号を受けて設定パターンを選択する設定パタ
ーン選択部、７１はヘッダ解析／ヘッダ作成部３０へパ
ケット受信情報を出力するパケット受信情報格納部、７
２はヘッダ解析／ヘッダ作成部３０から出力されるパケ
ット送信情報を格納するパケット送信情報格納部であ
る。その他の構成は、図６と同じである。

【００７６】図１６は、請求項３に関わるヘッダ変換パ
ターン例を示す図である。各ヘッダ変換モードに応じた
新ヘッダ書込アドレスと、新ヘッダ書込ワード数と、セ
ル読出アドレスと、ヘッダ長差分ワードがそれぞれ示さ
れている。例えば、コア→ｍａｃへの変換の場合、新ヘ
ッダ書込アドレスは１４、新ヘッダ書込ワード数は８、
セル読出アドレスは１４、ヘッダ長差分ワードは−２で
ある。

【００７７】図１７は請求項３に関わるバッファ管理の
実施の形態例（ヘッダ受信）のフローチャートである。
先ず、ヘッダ解析／ヘッダ作成部３０より変換モードを
読み取り（Ｓ１）、変換パターンを選択して新ヘッダの
書込開始アドレス、書込数を指示し、新ヘッダのパケッ
トバッファ１６への書込を指示する（Ｓ２）。

【００７８】図１８は請求項３に関わるバッファ管理の
実施の形態例（セル送信）のフローチャートである。先
ず、セルが先頭セルであるかどうかチェックする（Ｓ
１）。先頭セルであった場合には、変換モードより変換
パターンを選択する（Ｓ２）。次に、変換パターン、レ
ングス長よりセル数を算出し、読出セル数／先頭バッフ
ァ、最終バッファ読出セルの増減を設定する（Ｓ３）。
次に、変換パターンよりバッファ内読出先頭アドレスを
選択し、先頭アドレスを設定する（Ｓ４）。

【００７９】ヘッダ解析／ヘッダ作成部３０は、受信、
送信ＶＣ番号又はパケットヘッダ内の情報により、バッ
ファ管理部１９に変換モード番号を通知し、バッファ管
理部１９は変換モード番号対応に予め設定されている変
換パターンに沿ってヘッダの書込、セル送信処理を行な
う。

【００８０】この請求項３の実施の形態例によれば、ヘ
ッダ変換モードに対応したヘッダ変換を行なうことがで
きる。このように、本発明によれば、パケットをＶＣ多
重されたＡＴＭセルで送受信するシステムにおいて、パ
ケットヘッダ長がセル長と異なり、又はヘッダ長が固定
でないパケットのヘッダ変換を高速に行なうことができ
る。また、パケットバッファ内でヘッダ変換、再セル化
を行なうため、ヘッダ変換、再セル化のハード量を削減
することができ、高速でかつコスト的に効率的なシステ
ムの実現が可能となる。

【００８１】

【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。 （１）請求項１記載の発明によれば、高速で、セル長と
異なる又はヘッダ長の固定でないヘッダ変換を実現する
ことができる。

【００８２】（２）請求項２記載の発明によれば、ヘッ
ダ変換により新たなセルがバッファにまたがった場合で
も高速でバッファより読み出すことができる。 （３）請求項３記載の発明によれば、ヘッダ変換モード
に対応したヘッダ変換を行なうことができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】バッファ管理の実施例を示す図である。

【図３】複数セルバッファ方式のバッファ割り付けの実
施例を示す図である。

【図４】複数セルバッファ方式のバッファ管理・バッフ
ァリンク例を示す図である。

【図５】パケット受信からパケット送信までのパケット
バッファアクセス手順を示す図である。

【図６】バッファ管理部のブロック構成例を示す図であ
る。

【図７】バッファアクセス制御部の構成例を示すブロッ
ク図である。

【図８】バッファアクセス制御部の動作概要を示す図で
ある。

【図９】バッファ管理の実施の形態例のフローチャート
である。

【図１０】バッファ管理の実施の形態例のフローチャー
トである。

【図１１】バッファ管理の実施の形態例のフローチャー
トである。

【図１２】バッファ管理の実施の形態例のフローチャー
トである。

【図１３】バッファ管理の実施の形態例のフローチャー
トである。

【図１４】バッファ管理の実施の形態例のフローチャー
トである。

【図１５】請求項３に関わるバッファ管理部の構成例を
示すブロック図である。

【図１６】請求項３に関わるヘッダ変換パターン例を示
す図である。

【図１７】請求項３に関わるバッファ管理の実施の形態
例のフローチャートである。

【図１８】請求項３に関わるバッファ管理の実施の形態
例のフローチャートである。

【図１９】本発明の利用分野を示す図である。

【図２０】ネットワークでのヘッダ変換の一例を示す図
である。

【符号の説明】

１２ ＶＣメモリ １６ パケットバッファ １９ バッファ管理部 ２０ バッファアクセス制御部 ２１ セル受信部 ２２ レングス読取部 ２３ バッファ管理メモリ ２４ セル送信部 ２５ トレイラ付加部 ２６ ヘッダ付加部 ３０ ヘッダ解析／ヘッダ作成部 ３１ 組立中ポインタメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 嘉郎 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通コミュニケーション・システム ズ株式会社内 Ｆターム(参考） 5K030 HA10 JA02 JA05 KA03 KA15

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＶＣ多重化されたＡＴＭセルを受信し、
   ＶＣ毎にパケットに組み立て、パケット単位でＡＴＭセ
   ルの形で出力するパケットバッファ装置において、 決められた数の複数セルとパケット単位の新たなヘッダ
   を格納するエリアを持つバッファを複数有するパケット
   バッファと、 該当バッファ対応にバッファ管理情報を保持するバッフ
   ァ管理メモリと、 ＶＣ毎に前記パケットバッファへのパケットの先頭セル
   から最終セルまでの組み立て制御を行なう組み立て中ポ
   インタを格納する組立中ポインタメモリと、 受信したパケットをＡＴＭセルヘッダを除いたペイロー
   ドの形でセル単位で前記パケットバッファに格納する手
   段と、 ＡＴＭセルヘッダの必要な情報をパケット単位でバッフ
   ァ管理メモリに格納する手段と、 パケットの新たなヘッダを前記パケットバッファの指示
   された位置に書き込む手段と、 パケット読み出し時に指示されたアドレスから新たなセ
   ルの形でパケットを読み出す手段と、 ヘッダ長の変更により新パケットのＡＡＬ−Ｔｙｐｅ５
   のレングスとＰＡＤ長を算出して必要なセル数を読み出
   す手段とを有し、 固定長であるセル長と異なったヘッダ長のヘッダ変換、
   新ヘッダによるカプセル化、カプセルヘッダの削除を行
   なうことを特徴とするパケットバッファ装置。
2. 【請求項２】 バッファにまたがるパケットを受信時、
   バッファの最後に格納したセルを次に取得するバッファ
   の先頭にも書き込む手段を設けることを特徴とする請求
   項１記載のパケットバッファ装置。
3. 【請求項３】 受信、送信のＶＣ番号又はパケットヘッ
   ダ内の情報により選択されるヘッダ変換モード対応の送
   信ヘッダの書き込みアドレス、送信ヘッダ書き込み長、
   ヘッダ変換後のセル読み出しアドレス及びヘッダ長の差
   分を変換パターンとして予め設定しておき、ヘッダ変換
   モードを識別することにより、ヘッダ変換による変換パ
   ターンを選択し、ヘッダ変換することを特徴とする請求
   項１記載のパケットバッファ装置。