JP2002299501A - Monolithic millimeter wave integrated circuit and manufacturing method thereof - Google Patents

Monolithic millimeter wave integrated circuit and manufacturing method thereof

Info

Publication number
JP2002299501A
JP2002299501A JP2001096378A JP2001096378A JP2002299501A JP 2002299501 A JP2002299501 A JP 2002299501A JP 2001096378 A JP2001096378 A JP 2001096378A JP 2001096378 A JP2001096378 A JP 2001096378A JP 2002299501 A JP2002299501 A JP 2002299501A
Authority
JP
Japan
Prior art keywords
integrated circuit
wave integrated
bumps
monolithic millimeter
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001096378A
Other languages
Japanese (ja)
Inventor
Takuya Takaya
卓哉 孝谷
Naonori Uda
尚典 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2001096378A priority Critical patent/JP2002299501A/en
Publication of JP2002299501A publication Critical patent/JP2002299501A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a monolithic millimeter wave integrated circuit together with a manufacturing method thereof for improved reliability related to a bump. SOLUTION: On an MMIC substrate 21 of a monolithic millimeter wave integrated circuit 20, a signal line 22 of a coplanar waveguide and ground electrodes 23 and 24 of the coplanar waveguide are formed. The unit area bumps 26a, 26b, 27a, and 27b formed on the ground electrodes 23 and 24 is larger than that of bumps 25a and 25b formed on the signal line 22.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、フリップチップ
実装されるモノリシックミリ波集積回路(MMIC)に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip mounted monolithic millimeter wave integrated circuit (MMIC).

【0002】[0002]

【従来の技術】ミリ波レーダ、ミリ波無線LANといっ
たミリ波システムにはミリ波を送受するためのミリ波I
C(MMIC)が必要となるが、これらのシステムを実
現するためには、MMICの低損失な実装技術が必要と
なる。従来、このMMICをミリ波モジュール内に実装
した後、実装基板上の配線との接続にワイヤボンディン
グを用いていた。しかし、ワイヤによる接続はその長さ
がミリ波の波長に対して十分に小さくないことや、その
長さのバラツキが大きいために、接続部における損失が
大きくなってしまうという問題があった。
2. Description of the Related Art Millimeter-wave systems such as millimeter-wave radar and millimeter-wave wireless LAN are used for transmitting and receiving millimeter waves.
C (MMIC) is required, but in order to realize these systems, a low-loss mounting technology of the MMIC is required. Conventionally, after mounting this MMIC in a millimeter wave module, wire bonding has been used for connection with wiring on a mounting board. However, there is a problem in that the connection by wire has a problem that the length is not sufficiently small with respect to the wavelength of the millimeter wave, and the variation in the length is large, so that the loss at the connection portion becomes large.

【0003】そこで、近年、MMICの接続方法にフリ
ップチップ接続が研究開発されるようになってきた。M
MICのフリップチップ実装では、バンプを介してチッ
プと基板上の配線が接続されるが、このバンプの高さは
100μm以内とワイヤの長さの数百μmに対して短く
できるため、損失を小さくできる。また、バンプの高さ
バラツキはワイヤ長のバラツキに比べて小さくできるの
で、接続部のインピーダンスズレによる損失も低減でき
る。
In recent years, flip chip connection has been researched and developed as an MMIC connection method. M
In flip-chip mounting of the MIC, the chip and the wiring on the substrate are connected via bumps. The height of the bumps can be as short as 100 μm or less, which is several hundred μm of the wire length. it can. Further, since the height variation of the bump can be made smaller than the variation of the wire length, the loss due to the impedance deviation of the connection portion can also be reduced.

【0004】このように、バンプを用いたフリップチッ
プ実装技術は、MMICを実装したミリ波モジュールの
損失を小さくできるため、各社で研究開発が行われてい
る。例えば、IEEE MTT−S Digest 1997
P.731においては、メッキにより同一形状のAu
バンプを形成したMMICを、アルミナ基板上の最表面
にSnが形成された電極パッド上に接合している(以
下、第1のフリップチップ実装構造という)。また、I
EEE MTT−S Digest 1998P.10
95においては、同一形状のスタッドバンプが形成され
たMMICを、アルミナ基板上の配線部にフリップチッ
プ実装している(以下、第2のフリップチップ実装構造
という)。
As described above, flip-chip mounting technology using bumps can reduce the loss of a millimeter-wave module on which an MMIC is mounted. For example, IEEE MTT-S Digest 1997
P. At 731, Au of the same shape is formed by plating.
The MMIC on which the bumps are formed is bonded to an electrode pad having Sn formed on the outermost surface on the alumina substrate (hereinafter, referred to as a first flip-chip mounting structure). Also, I
EEE MTT-S Digest 1998P. 10
In 95, an MMIC on which stud bumps having the same shape are formed is flip-chip mounted on a wiring portion on an alumina substrate (hereinafter, referred to as a second flip-chip mounting structure).

【0005】確かにこれらの構造では、バンプを用いた
フリップチップ実装を行っているために、77GHzと
いったミリ波帯で低損失な接続を実現している。しか
し、これらの構造をみるとバンプの形状はすべて同一形
状をしており、その直径は50μm程度と非常に微細で
ある。従って、チップと実装基板が接合している面積は
チップの面積に比べて小さいものになり、裏面全面が導
電性接着剤等で実装基板にダイボンドされるワイヤボン
ディングを用いたフェイスアップ接続に比べ、チップの
接合強度が小さくなるという問題がある。
Certainly, in these structures, flip-chip mounting using bumps is performed, thereby realizing low-loss connection in a millimeter wave band such as 77 GHz. However, looking at these structures, the bumps all have the same shape, and the diameter is very fine, about 50 μm. Therefore, the area where the chip and the mounting board are joined is smaller than the area of the chip, and compared to the face-up connection using wire bonding in which the entire back surface is die-bonded to the mounting board with a conductive adhesive or the like. There is a problem that the bonding strength of the chip is reduced.

【0006】これを改善するための手法としてバンプの
数を極力増やすという手法が考えられるが、特に前述の
第2のフリップチップ実装構造のようにスタッドバンプ
を用いた場合、バンプの数の増加がそのまま工数の増加
につながるという新たな問題が生じてしまう。また、前
述の第1のフリップチップ実装構造ではメッキによりバ
ンプを形成しているため、マスク変更のみでバンプ数を
増やすことは可能であるが、隣り合うバンプの距離が近
づきすぎると、パターニングの際のレジスト形状を制御
できなくなり、思うようにバンプが形成できないという
問題が発生する。
As a method for improving this, it is conceivable to increase the number of bumps as much as possible. In particular, when stud bumps are used as in the above-mentioned second flip chip mounting structure, the number of bumps increases. There is a new problem that leads to an increase in man-hours. In the first flip-chip mounting structure, the bumps are formed by plating. Therefore, it is possible to increase the number of bumps only by changing the mask. However, if the distance between adjacent bumps is too short, the patterning time is reduced. In this case, the shape of the resist cannot be controlled, and the bump cannot be formed as desired.

【0007】こういった問題のため、新たにMMICフ
リップチップ実装のためのバンプ構造および製造方法を
開発することが、ミリ波システム実現のキーとなる。
Due to these problems, development of a new bump structure and manufacturing method for MMIC flip chip mounting is a key to realizing a millimeter wave system.

【0008】[0008]

【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、バンプに係
わる信頼性の向上を図ることができるモノリシックミリ
波集積回路およびその製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made under such a background, and an object of the present invention is to provide a monolithic millimeter-wave integrated circuit capable of improving the reliability of bumps and a method of manufacturing the same. Is to provide.

【0009】[0009]

【課題を解決するための手段】請求項1に記載のよう
に、コプレーナウェーブガイドの信号線路上に形成する
バンプよりも、コプレーナウェーブガイドのグランド電
極上に形成するバンプの方を、1個当たりの面積を大き
くすると、MMICのフリップチップ実装の際に、MM
IC基板(チップ)と実装基板の接合面積を大きくする
ことができる。そのため、接合強度を容易に向上させる
ことができる。
According to the present invention, the number of bumps formed on the ground electrode of the coplanar waveguide is smaller than that of bumps formed on the signal line of the coplanar waveguide. When the area of the MMIC is increased, the MM
The bonding area between the IC substrate (chip) and the mounting substrate can be increased. Therefore, the joining strength can be easily improved.

【0010】請求項2に記載のように、バンプの材質が
Au(金)であると、低損失な接続が得られるとともに
酸化等の経時変化が起きにくい。請求項3に記載のよう
に、バンプの上に接合材を形成すると、実装基板上には
接合材を設ける必要が無く、汎用的な実装基板を採用す
ることができ、低コスト化に寄与する。
If the material of the bumps is Au (gold), a low-loss connection can be obtained, and a change with time such as oxidation does not easily occur. When the bonding material is formed on the bump as described in claim 3, there is no need to provide the bonding material on the mounting substrate, and a general-purpose mounting substrate can be adopted, which contributes to cost reduction. .

【0011】請求項4に記載のように、接合材の材質が
SnPbであると、容易にフリップチップ実装が可能と
なる。請求項5に記載のように、接合材の材質がSnで
あると、バンプ材がAu(金)であることから、加熱す
ることにより共晶であるAuSnを形成して容易にフリ
ップリップ実装が可能となる。
[0011] When the material of the bonding material is SnPb, flip-chip mounting can be easily performed. If the material of the bonding material is Sn, the bump material is Au (gold), so that eutectic AuSn is formed by heating to facilitate flip-lip mounting. It becomes possible.

【0012】請求項6に記載のように、コプレーナウェ
ーブガイドの信号線路を挟んで形成されたコプレーナウ
ェーブガイドのグランド電極上に形成するバンプを、コ
プレーナウェーブガイドの信号線路に沿って延設する
と、MMIC上のグランド電極と実装基板上のグランド
電極が等電位になるため、コプレーナウェーブガイドモ
ード(CPWモード)以外の伝送モードである平行平板
モードによるミリ波信号の漏れを防止できる。
According to a sixth aspect of the present invention, when the bump formed on the ground electrode of the coplanar waveguide formed across the signal line of the coplanar waveguide extends along the signal line of the coplanar waveguide, Since the ground electrode on the MMIC and the ground electrode on the mounting board have the same potential, leakage of the millimeter wave signal in the parallel plate mode, which is a transmission mode other than the coplanar waveguide mode (CPW mode), can be prevented.

【0013】請求項7に記載のように、コプレーナウェ
ーブガイドの信号線路を挟んで形成されたコプレーナウ
ェーブガイドのグランド電極上に形成するバンプとし
て、T字型または十字型の分岐部を有する信号線路にお
ける当該分岐部の近傍に位置するようにグランド電極用
バンプを形成すると、分岐部近傍においてMMICのグ
ランド電極と実装基板のグランド電極が等電位となるた
め、平行平板モードによる線路間のクロストークを低減
できる。
A signal line having a T-shaped or cross-shaped branch as a bump formed on a ground electrode of a coplanar waveguide formed with a signal line of the coplanar waveguide interposed therebetween. When the ground electrode bump is formed so as to be located in the vicinity of the branch portion, the ground electrode of the MMIC and the ground electrode of the mounting board have the same potential in the vicinity of the branch portion. Can be reduced.

【0014】請求項8に記載のように、信号線路上に形
成するバンプよりも、グランド電極上に形成するバンプ
の方を、1個当たりの面積を大きくすると、請求項6,
7に記載の発明の作用・効果に加えて、MMICと実装
基板の接合強度を向上することができる。
According to the present invention, the bump formed on the ground electrode has a larger area per bump than the bump formed on the signal line.
In addition to the functions and effects of the invention described in 7, the bonding strength between the MMIC and the mounting board can be improved.

【0015】請求項9に記載のように、MMIC基板の
表面に平行な方向でのバンプの断面形状を、コプレーナ
ウェーブガイドの信号線路の延設方向に延びる形状とす
ると、請求項7に記載の発明の作用・効果に加えて、バ
ンプの形状をグランド電極の形状に合わせることができ
るため、効果的に接合面積を増加させることができ、よ
り接合強度を向上できる。
According to a ninth aspect of the present invention, the cross section of the bump in a direction parallel to the surface of the MMIC substrate is shaped to extend in a direction in which the signal line of the coplanar waveguide extends. In addition to the functions and effects of the present invention, since the shape of the bump can be adjusted to the shape of the ground electrode, the bonding area can be effectively increased, and the bonding strength can be further improved.

【0016】請求項10に記載のように、バンプの材質
がAu(金)であると、請求項6〜9に記載の発明の作
用・効果に加え、低損失な接続が得られるとともに、酸
化等の経時変化が小さい。
According to a tenth aspect, when the material of the bump is Au (gold), in addition to the functions and effects of the inventions according to the sixth to ninth aspects, a low-loss connection can be obtained and oxidation can be achieved. Changes over time are small.

【0017】請求項11に記載のように、バンプの上に
接合材を形成すると、請求項6〜10に記載の発明の作
用・効果に加え、実装基板に汎用的なものを採用でき、
低コスト化に寄与する。
According to the eleventh aspect, when a bonding material is formed on the bump, in addition to the functions and effects of the inventions according to the sixth to tenth aspects, a general-purpose mounting board can be adopted.
Contribute to cost reduction.

【0018】請求項12に記載のように、接合材の材質
がSnPbであると、請求項11に記載の発明の作用・
効果に加え、容易にフリップチップ実装ができる。請求
項13に記載のように、接合材の材質がSnであると、
請求項11に記載の発明の作用・効果に加え、バンプ材
がAu(金)であることから、加熱することにより共晶
であるAuSnを形成して容易にフリップチップ実装が
可能となる。
According to a twelfth aspect of the present invention, when the material of the joining material is SnPb,
In addition to the effect, flip-chip mounting can be easily performed. As described in claim 13, when the material of the bonding material is Sn,
In addition to the functions and effects of the invention described in claim 11, since the bump material is Au (gold), eutectic AuSn is formed by heating, and flip-chip mounting can be easily performed.

【0019】モノリシックミリ波集積回路の製造方法と
して、請求項14に記載のように、メッキ法を用いて、
コプレーナウェーブガイドの信号線路上に形成するバン
プよりもグランド電極上に形成するバンプが1個当たり
の面積が大きくなるように形成すると、接合面積を大き
くでき、接合強度を向上できる。また、形成方法にメッ
キ法を採用したので、工数の増加を招くこともない。
As a method for manufacturing a monolithic millimeter-wave integrated circuit, a plating method is used,
If the bump formed on the ground electrode is formed to have a larger area per bump than the bump formed on the signal line of the coplanar waveguide, the bonding area can be increased and the bonding strength can be improved. Further, since the plating method is adopted as the forming method, the number of steps is not increased.

【0020】請求項15に記載のように、メッキ法は電
気メッキ法によりAuバンプを形成するものであると、
低損失な接続が得られるとともに、酸化等の経時変化が
小さい。
According to a fifteenth aspect, the plating method is to form an Au bump by an electroplating method.
A low-loss connection is obtained, and changes with time such as oxidation are small.

【0021】請求項16に記載のように、メッキ法によ
りAuバンプを形成した後に、同一のレジストマスクを
用いて接合材をメッキ法により形成すると、実装基板に
汎用的なものを採用でき、低コスト化に寄与する。さら
に、バンプ形成用のレジストマスクをそのまま用いてい
るので、工数の増加を最小限に抑えることができる。
According to a sixteenth aspect, when a bonding material is formed by a plating method using the same resist mask after forming an Au bump by a plating method, a general-purpose mounting substrate can be adopted, and Contribute to cost reduction. Furthermore, since the resist mask for bump formation is used as it is, an increase in the number of steps can be minimized.

【0022】請求項17に記載のように、接合材の材質
がSnPbであると、容易にフリップチップ実装ができ
る。請求項18に記載のように、接合材の材質がSnで
あると、バンプ材がAu(金)であることから、加熱す
ることにより共晶であるAuSnを形成して容易にフリ
ップチップ実装が可能となる。
According to a seventeenth aspect, when the material of the bonding material is SnPb, flip-chip mounting can be easily performed. As described in claim 18, when the material of the bonding material is Sn, the bump material is Au (gold), so that the eutectic AuSn is formed by heating and the flip chip mounting can be easily performed. It becomes possible.

【0023】[0023]

【発明の実施の形態】(第1の実施の形態)以下、この
発明を具体化した第1の実施の形態を図面に従って説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to the drawings.

【0024】図1には、実装後のモノリシックミリ波集
積回路(MMIC)20および実装基板10を示す。図
2には実装基板10の斜視図を示すとともに、図3には
MMIC20を表裏を逆にした状態で示す。さらに、図
4には図1のA方向からMMIC20および実装基板1
0を見たものを示すとともに、図5には図1のB方向か
らMMIC20および実装基板10を見たものを示す。
FIG. 1 shows a monolithic millimeter-wave integrated circuit (MMIC) 20 and a mounting substrate 10 after mounting. FIG. 2 shows a perspective view of the mounting board 10, and FIG. 3 shows the MMIC 20 with its front and back reversed. Further, FIG. 4 shows the MMIC 20 and the mounting substrate 1 from the direction A in FIG.
FIG. 5 shows the MMIC 20 and the mounting board 10 viewed from the direction B in FIG.

【0025】図1,2に示すように、実装基板10には
コプレーナウェーブガイドが形成されている。即ち、実
装基板10での基板11の上面において、信号線路(中
心導体)12aの両側にグランド電極(接地導体)13
a,14aが形成され、さらに、これらに離間した位置
において信号線路(中心導体)12bの両側にグランド
電極(接地導体)13b,14bが形成されている。
As shown in FIGS. 1 and 2, a coplanar waveguide is formed on the mounting board 10. That is, on the upper surface of the board 11 of the mounting board 10, the ground electrode (ground conductor) 13 is provided on both sides of the signal line (center conductor) 12a.
a, 14a are formed, and ground electrodes (ground conductors) 13b, 14b are formed on both sides of the signal line (center conductor) 12b at positions separated from them.

【0026】一方、図3に示すように、MMIC20で
のMMIC基板21の裏面において、コプレーナウェー
ブガイドが形成されている。即ち、基板21の上面にお
いて、信号線路(中心導体)22の両側にグランド電極
(接地導体)23,24が形成されている。MMIC2
0での信号線路22の上にはバンプ25a,25bが、
また、グランド電極23,24の上にはバンプ26a,
26b,27a,27bが形成されている。バンプ25
a,25b,26a,26b,27a,27bの材質は
Au(金)である。また、MMIC20においてMMI
C基板21には図示は省略したが能動素子や整合回路や
バイアス線路等が形成されている。
On the other hand, as shown in FIG. 3, a coplanar waveguide is formed on the back surface of the MMIC substrate 21 in the MMIC 20. That is, on the upper surface of the substrate 21, ground electrodes (ground conductors) 23 and 24 are formed on both sides of the signal line (center conductor) 22. MMIC2
On the signal line 22 at 0, bumps 25a and 25b
On the ground electrodes 23 and 24, bumps 26a,
26b, 27a and 27b are formed. Bump 25
The material of a, 25b, 26a, 26b, 27a, 27b is Au (gold). Also, in the MMIC 20, the MMI
Although not shown, an active element, a matching circuit, a bias line, and the like are formed on the C substrate 21.

【0027】そして、図1に示すように、実装基板10
の上にMMIC20が配置され、加熱することによりM
MIC20側のバンプと実装基板10側の線路用導体と
が接合される。つまり、MMIC20のバンプ25a,
25bが実装基板10の信号線路12a,12bと接合
されるとともに、MMIC20のバンプ26a,26
b,27a,27bが実装基板10のグランド電極13
a,13b,14a,14bと接合される。信号の流れ
としては、図4に示すように、実装基板10側を流れる
信号はバンプを経てMMIC20側を流れて能動素子に
て増幅等が行われ、さらに、バンプを経て再び実装基板
10側を流れる。
Then, as shown in FIG.
The MMIC 20 is placed on top of the
The bump on the MIC 20 side and the line conductor on the mounting substrate 10 are joined. That is, the bumps 25a of the MMIC 20,
25b are joined to the signal lines 12a and 12b of the mounting substrate 10, and the bumps 26a and 26
b, 27a and 27b are the ground electrodes 13 of the mounting board 10.
a, 13b, 14a, and 14b. As shown in FIG. 4, the signal flowing on the mounting substrate 10 side flows through the MMIC 20 via the bumps, and is amplified by the active element through the bumps. Further, the signal flows on the mounting substrate 10 side again via the bumps. Flows.

【0028】ここで、本実施形態においては、図3に示
すように、MMIC20の信号線路22上に形成するバ
ンプ25a,25bよりも、グランド電極23,24上
に形成するバンプ26a,26b,27a,27bの方
が、1個当たりの面積を大きくしている。詳しくは、図
3に示すように、円柱のバンプ25a,25bの直径を
R1、円柱のバンプ26a,26bの直径をR2、円柱
のバンプ27a,27bの直径をR3とすると、R1<
R2=R3となっている。
Here, in the present embodiment, as shown in FIG. 3, bumps 26a, 26b, 27a formed on ground electrodes 23, 24 rather than bumps 25a, 25b formed on signal line 22 of MMIC 20. , 27b have a larger area per one. Specifically, as shown in FIG. 3, if the diameter of the cylindrical bumps 25a and 25b is R1, the diameter of the cylindrical bumps 26a and 26b is R2, and the diameter of the cylindrical bumps 27a and 27b is R3, R1 <
R2 = R3.

【0029】つまり、図14,15に示す比較例では円
柱のバンプ100の直径R1と、円柱のバンプ101の
直径R2と、円柱のバンプ102の直径R3との関係に
おいて、R1=R2=R3となっており、これに比べ図
3の本実施形態ではR1<R2=R3であり、信号線路
22上のバンプ25a,25bに比べてグランド電極2
3,24上のバンプ26a,26b,27a,27bの
一個所当たりの面積が大きい。
That is, in the comparative examples shown in FIGS. 14 and 15, in the relationship among the diameter R1 of the cylindrical bump 100, the diameter R2 of the cylindrical bump 101, and the diameter R3 of the cylindrical bump 102, R1 = R2 = R3. In the embodiment of FIG. 3, R1 <R2 = R3, and the ground electrode 2 is smaller than the bumps 25a and 25b on the signal line 22.
The area per one bump 26a, 26b, 27a, 27b on 3, 3 is large.

【0030】このバンプ25a,25b,26a,26
b,27a,27bは、MMIC20の製造工程におい
て図6に示すように、MMIC基板21の上に信号線路
22、グランド電極23,24を形成した後に、レジス
トマスク28を塗布してメッキすることにより形成す
る。つまり、メッキ法を用いて信号線路22上に形成す
るバンプ25a,25bよりもグランド電極23,24
上に形成するバンプ26a,26b,27a,27bが
1個当たりの面積が大きくなるように形成する。特に、
電気メッキ法によりAuバンプ25a,25b,26
a,26b,27a,27bを形成する。
The bumps 25a, 25b, 26a, 26
As shown in FIG. 6, b, 27 a, and 27 b are formed by forming a signal line 22 and ground electrodes 23 and 24 on an MMIC substrate 21 in the manufacturing process of the MMIC 20 and then coating and plating a resist mask 28. Form. In other words, the ground electrodes 23, 24 are smaller than the bumps 25a, 25b formed on the signal line 22 using the plating method.
The bumps 26a, 26b, 27a, 27b formed thereon are formed such that the area per one bump is large. In particular,
Au bumps 25a, 25b, 26 by electroplating
a, 26b, 27a and 27b are formed.

【0031】MMIC20をフリップチップ実装する場
合、MMIC20の線路には通常コプレーナウェーブガ
イドが適用されるが、ミリ波の特性上またチップの小型
化等により信号線路幅はあまり太くすることができな
い。これに対してグランド電極はチップの大半の面積を
占めているため、バンプを大きくすることができる。こ
のようにして信号線路22上に形成するバンプ25a,
25bよりもグランド電極23,24上に形成するバン
プ26a,26b,27a,27bの方を1個当たりの
面積を大きくすることにより、MMICのフリップチッ
プ実装の際に、MMIC基板21(チップ)と実装基板
10の接合面積を大きくすることができる。このように
接合強度を容易に向上させることができる。
When the MMIC 20 is flip-chip mounted, a coplanar waveguide is usually applied to the line of the MMIC 20, but the width of the signal line cannot be made too large due to the characteristics of the millimeter wave and the miniaturization of the chip. On the other hand, since the ground electrode occupies most of the area of the chip, the bump can be enlarged. The bumps 25a formed on the signal line 22 in this manner,
By increasing the area per bump 26a, 26b, 27a, 27b formed on the ground electrodes 23, 24 compared to 25b, the MMIC substrate 21 (chip) can be connected to the MMIC flip-chip. The bonding area of the mounting substrate 10 can be increased. Thus, the joining strength can be easily improved.

【0032】また、バンプ25a,25b,26a,2
6b,27a,27bの材質をAu(金)としたので、
接合強度を上げる効果に加えて、バンプの抵抗を低くで
きるとともに酸化等の経時変化が起きにくく、ミリ波を
低損失に安定して伝送させることができる(低損失な接
続が得られる)。
The bumps 25a, 25b, 26a, 2
Since the material of 6b, 27a, 27b was Au (gold),
In addition to the effect of increasing the bonding strength, the resistance of the bumps can be reduced, and the change with time such as oxidation does not easily occur, so that the millimeter wave can be transmitted stably with low loss (a low-loss connection can be obtained).

【0033】さらに、バンプ25a,25b,26a,
26b,27a,27bの形成方法としてメッキ法を用
いることにより、マスクパターンの変更のみで工数の増
加を招くこともなく、また、パターニングの際にマスク
の形状を自由に設定できる。特に、電気メッキ法により
Auバンプを形成したので、上述したように低損失な接
続が得られるとともに、酸化等の経時変化が小さい。
Further, the bumps 25a, 25b, 26a,
By using a plating method as a method for forming 26b, 27a, and 27b, it is possible to freely set the shape of the mask at the time of patterning without causing an increase in man-hours only by changing the mask pattern. In particular, since the Au bumps are formed by the electroplating method, a low-loss connection can be obtained as described above, and changes with time such as oxidation are small.

【0034】ここで、図7に示すように、MMIC20
のAuバンプ(25a,25b,26a,26b,27
a,27b)の上に接合材29を形成してもよく、その
材質としてはSnPbやSnを用いる。これにより、接
合強度を上げ、安定した低損失な接合が可能となる。ま
た、接合材29をバンプ上に形成することにより、実装
基板10の電極パッド側に接合材を形成する必要が無
く、汎用的な実装基板を用いることができ、低コスト化
に寄与する。特に、接合材29の材質がSnPbである
と、容易にフリップチップ実装が可能となり、また、接
合材29の材質がSnであると、バンプ材がAu(金)
であることから、加熱することにより共晶であるAuS
nを形成して容易にフリップリップ実装が可能となる。
Here, as shown in FIG.
Au bumps (25a, 25b, 26a, 26b, 27
a, 27b) may be formed on the bonding material 29, and SnPb or Sn is used as the material. As a result, the bonding strength can be increased, and stable low-loss bonding can be achieved. Also, by forming the bonding material 29 on the bumps, it is not necessary to form a bonding material on the electrode pad side of the mounting substrate 10, and a general-purpose mounting substrate can be used, which contributes to cost reduction. In particular, if the material of the bonding material 29 is SnPb, flip-chip mounting can be easily performed, and if the material of the bonding material 29 is Sn, the bump material is Au (gold).
Therefore, when heated, the eutectic AuS
By forming n, flip-lip mounting can be easily performed.

【0035】さらに、図8に示すように、バンプの形成
工程でのメッキの際に、メッキ法によりAuバンプ(2
5a,25b,26a,26b,27a,27b)を形
成した後に、同一のレジストマスク28を用いて接合材
29をメッキ法により形成する。これにより、バンプ上
に連続してSnPbやSnといった接合材を形成するこ
とができる。そのため、上述したように実装基板に汎用
的なものを採用でき、低コスト化に寄与する。さらに、
バンプ形成用のレジストマスク28をそのまま用いてい
るので、工数の増加を最小限に抑えることができる。特
に、上述したごとく接合材29の材質がSnPbである
と、容易にフリップチップ実装ができ、また、接合材2
9の材質がSnであると、バンプ材がAu(金)である
ことから、加熱することにより共晶であるAuSnを形
成して容易にフリップチップ実装が可能となる。
Further, as shown in FIG. 8, at the time of plating in the bump formation step, the Au bump (2
5a, 25b, 26a, 26b, 27a, 27b), a bonding material 29 is formed by plating using the same resist mask. As a result, a bonding material such as SnPb or Sn can be continuously formed on the bumps. Therefore, as described above, a general-purpose mounting board can be adopted, which contributes to cost reduction. further,
Since the resist mask 28 for bump formation is used as it is, an increase in man-hours can be minimized. In particular, as described above, when the material of the bonding material 29 is SnPb, flip-chip mounting can be easily performed.
If the material of No. 9 is Sn, the bump material is Au (gold), so that eutectic AuSn can be formed by heating and flip chip mounting can be easily performed.

【0036】また、図3ではバンプ25a,25b,2
6a,26b,27a,27bの形状を円柱としたが、
バンプ形状は円柱ではなく、図9に符号30,31,3
2で示すように、四角柱等の他の形状としてもよい。 (第2の実施の形態)次に、第2の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
In FIG. 3, the bumps 25a, 25b, 2
Although the shapes of 6a, 26b, 27a, and 27b were cylindrical,
The bump shape is not a cylinder, and reference numerals 30, 31, 3 in FIG.
As shown by 2, it may be another shape such as a square pole. (Second Embodiment) Next, the second embodiment will be described in the first embodiment.
The following description focuses on differences from the third embodiment.

【0037】図3に代わる本実施形態でのMMICのバ
ンプ構造を図10に示す。また、図11には実装基板1
0の斜視図を示す。本MMICにおいては、図10に示
すように、コプレーナウェーブガイドの信号線路22を
挟んで形成されたコプレーナウェーブガイドのグランド
電極23,24上に形成するバンプ41,42を、コプ
レーナウェーブガイドの信号線路22に沿って延設して
いる。また、実装基板10においては図11に示すよう
にグランド電極43,44がつながった状態で延びてい
る。
FIG. 10 shows a bump structure of the MMIC according to the present embodiment, which replaces FIG. FIG. 11 shows the mounting substrate 1.
0 shows a perspective view. In this MMIC, as shown in FIG. 10, bumps 41 and 42 formed on the ground electrodes 23 and 24 of the coplanar waveguide formed with the signal line 22 of the coplanar waveguide therebetween are connected to the signal line of the coplanar waveguide. It extends along 22. In the mounting substrate 10, the ground electrodes 43 and 44 extend in a connected state as shown in FIG.

【0038】このようにすると、MMIC上のグランド
電極と実装基板上のグランド電極が等電位になるため、
コプレーナウェーブガイドモード(CPWモード)以外
の伝送モードである平行平板モードによるミリ波信号の
漏れを防止できる。
In this case, since the ground electrode on the MMIC and the ground electrode on the mounting board have the same potential,
It is possible to prevent the leakage of the millimeter wave signal in the parallel plate mode which is a transmission mode other than the coplanar waveguide mode (CPW mode).

【0039】なお、図10の場合、信号線路22上に形
成するバンプ40a,40bとして、円柱状のパンプを
用いている。 (第3の実施の形態)次に、第3の実施の形態を、第1
の実施の形態との相違点を中心に説明する。
In FIG. 10, columnar pumps are used as the bumps 40a and 40b formed on the signal line 22. (Third Embodiment) Next, a third embodiment will be described with reference to the first embodiment.
The following description focuses on differences from the third embodiment.

【0040】図12には本実施形態での回路構成を示
す。図12のB部で示すように、SP3T(Single-po
le three-throw )スイッチのように信号線路に十字型
の分岐部(またはT字型の分岐部)を有し、このコプレ
ーナウェーブガイドに接続するバンプ構成は、図13に
示すようになっている。図13は本実施形態でのMMI
Cのバンプ構造を示す平面図である。
FIG. 12 shows a circuit configuration in this embodiment. As shown in part B of FIG. 12, SP3T (Single-po
le three-throw) The signal line has a cross-shaped branch (or T-shaped branch) like a switch, and the bump configuration connected to this coplanar waveguide is as shown in FIG. . FIG. 13 shows the MMI in this embodiment.
It is a top view which shows the bump structure of C.

【0041】図13において、信号線路50に沿ってグ
ランド電極51が離間して形成され、グランド電極51
上に形成するバンプ52が信号線路50に沿って延びて
いる。特に、グランド電極51上に形成するバンプ52
は、信号線路50の分岐部の近傍に位置するように形成
している。即ち、信号線路を挟んで形成されたグランド
電極上に形成するバンプとして、十字型(またはT字
型)の分岐部を有する信号線路50における当該分岐部
の近傍に位置するようにグランド電極用バンプ52を形
成している。
In FIG. 13, ground electrodes 51 are formed separately along signal lines 50,
A bump 52 formed thereon extends along the signal line 50. In particular, a bump 52 formed on the ground electrode 51
Are formed so as to be located near the branch portion of the signal line 50. That is, as the bump formed on the ground electrode formed with the signal line interposed therebetween, the bump for the ground electrode is positioned near the branch in the signal line 50 having the cross-shaped (or T-shaped) branch. 52 are formed.

【0042】このため、チップ内側、特に分岐部近傍
(周辺)においてチップ側のグランド電極と実装基板側
のグランド電極が等電位になる。従って、チップと実装
基板に生じる平行平板モードによる不要なミリ波の伝送
を低減することができる。そのため、分岐後の線路間の
信号の漏れを防止することができ、線路間のクロストー
クを低減できる。
For this reason, the ground electrode on the chip side and the ground electrode on the mounting substrate side have the same potential inside the chip, particularly near (around) the branch portion. Therefore, it is possible to reduce unnecessary transmission of millimeter waves in the parallel plate mode generated in the chip and the mounting board. Therefore, it is possible to prevent signal leakage between the lines after branching, and to reduce crosstalk between the lines.

【0043】また、MMIC基板の表面に平行な方向で
のバンプ52の断面形状をコプレーナウェーブガイドの
信号線路50の延設方向に延びる形状とすることによ
り、バンプ52の形状をグランド電極51の形状に合わ
せることができるため、効果的に接合面積を増加させる
ことができ、より接合強度を向上できる。
Further, the cross section of the bump 52 in a direction parallel to the surface of the MMIC substrate is extended in the direction in which the signal line 50 of the coplanar waveguide extends. Therefore, the bonding area can be effectively increased, and the bonding strength can be further improved.

【0044】第2,第3の実施形態においても、信号線
路上に形成するバンプよりもグランド電極上に形成する
バンプの方を1個当たりの面積を大きくすると、MMI
Cと実装基板の接合強度を向上することができる。ま
た、バンプの材質がAu(金)であると、低損失な接続
が得られるとともに、酸化等の経時変化が小さい。さら
に、バンプの上に接合材を形成すると、実装基板に汎用
的なものを採用でき、低コスト化に寄与する。特に、接
合材の材質がSnPbであると容易にフリップチップ実
装ができ、また、接合材の材質がSnであると、バンプ
材がAu(金)であることから、加熱することにより共
晶であるAuSnを形成して容易にフリップチップ実装
が可能となる。
Also in the second and third embodiments, if the area per bump of the bump formed on the ground electrode is larger than that of the bump formed on the signal line, the MMI
The bonding strength between C and the mounting board can be improved. When the material of the bump is Au (gold), a low-loss connection can be obtained, and a change with time such as oxidation is small. Further, when a bonding material is formed on the bumps, a general-purpose mounting substrate can be adopted, which contributes to cost reduction. In particular, when the material of the bonding material is SnPb, flip-chip mounting can be easily performed, and when the material of the bonding material is Sn, the bump material is Au (gold). By forming a certain AuSn, flip-chip mounting can be easily performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 第1の実施の形態における構造を示す斜視
図。
FIG. 1 is a perspective view showing a structure according to a first embodiment.

【図2】 実装基板の斜視図。FIG. 2 is a perspective view of a mounting board.

【図3】 MMICの斜視図。FIG. 3 is a perspective view of an MMIC.

【図4】 図1のA矢視図。FIG. 4 is a view taken in the direction of the arrow A in FIG. 1;

【図5】 図1のB矢視図。FIG. 5 is a view taken in the direction of arrow B in FIG. 1;

【図6】 バンプの形成工程を説明するための概念図。FIG. 6 is a conceptual diagram for explaining a bump forming process.

【図7】 別例を説明するための縦断面図。FIG. 7 is a longitudinal sectional view for explaining another example.

【図8】 バンプの形成工程を説明するための概念図。FIG. 8 is a conceptual diagram for explaining a bump forming process.

【図9】 別例を説明するためのMMICの一部平面
図。
FIG. 9 is a partial plan view of an MMIC for explaining another example.

【図10】 第2の実施の形態における構造を示す斜視
図。
FIG. 10 is a perspective view showing a structure according to a second embodiment.

【図11】 実装基板の斜視図。FIG. 11 is a perspective view of a mounting board.

【図12】 第3の実施の形態における回路図。FIG. 12 is a circuit diagram according to a third embodiment.

【図13】 図12のB部での構造を示す平面図。FIG. 13 is a plan view showing the structure of a portion B in FIG. 12;

【図14】 比較例を説明するための縦断面図。FIG. 14 is a longitudinal sectional view for explaining a comparative example.

【図15】 図14のC−C線での横断面図。FIG. 15 is a transverse sectional view taken along line CC of FIG. 14;

【符号の説明】[Explanation of symbols]

10…実装基板、20…モノリシックミリ波集積回路
(MMIC)、21…MMIC基板、22…信号線路、
23,24…グランド電極、25a,25b…バンプ,
26a,26b…バンプ、27a,27b…バンプ、2
8…レジストマスク、29…接合材、40a,40b…
バンプ、41,42…バンプ、50…信号線路、51…
グランド電極、52…バンプ。
10 mounting board, 20 monolithic millimeter-wave integrated circuit (MMIC), 21 MMIC board, 22 signal line,
23, 24: ground electrode, 25a, 25b: bump,
26a, 26b: bump, 27a, 27b: bump, 2
8 resist mask, 29 bonding material, 40a, 40b
Bump, 41, 42 ... bump, 50 ... signal line, 51 ...
Ground electrode, 52 ... bump.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇田 尚典 愛知県愛知郡長久手町大字長湫字横道41番 地の1 株式会社豊田中央研究所内 Fターム(参考) 5J012 BA04  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Naosuke Uda 41-cho, Yokomichi, Nagakute-cho, Aichi-gun, Aichi F1 term in Toyota Central R & D Labs., Inc. 5J012 BA04

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 フリップチップ実装するためのバンプを
MMIC基板(21)に形成したモノリシックミリ波集
積回路(20)であって、 コプレーナウェーブガイドの信号線路(22)上に形成
するバンプ(25a,25b)よりも、コプレーナウェ
ーブガイドのグランド電極(23,24)上に形成する
バンプ(26a,26b,27a,27b)の方を、1
個当たりの面積を大きくしたことを特徴とするモノリシ
ックミリ波集積回路。
1. A monolithic millimeter-wave integrated circuit (20) having flip-chip mounting bumps formed on an MMIC substrate (21), wherein bumps (25a, 25a) are formed on a signal line (22) of a coplanar waveguide. The bumps (26a, 26b, 27a, 27b) formed on the ground electrodes (23, 24) of the coplanar waveguide are more likely to be 1
A monolithic millimeter-wave integrated circuit having an increased area per unit.
【請求項2】 請求項1に記載のモノリシックミリ波集
積回路において、 前記バンプ(25a,25b,26a,26b,27
a,27b)の材質がAuであることを特徴とするモノ
リシックミリ波集積回路。
2. The monolithic millimeter-wave integrated circuit according to claim 1, wherein said bumps (25a, 25b, 26a, 26b, 27).
a, 27b) is a monolithic millimeter-wave integrated circuit, wherein the material is Au.
【請求項3】 請求項1または2に記載のモノリシック
ミリ波集積回路において、 前記バンプ(25a,25b,26a,26b,27
a,27b)の上に接合材(29)を形成したことを特
徴とするモノリシックミリ波集積回路。
3. The monolithic millimeter-wave integrated circuit according to claim 1, wherein said bumps (25a, 25b, 26a, 26b, 27).
A monolithic millimeter-wave integrated circuit characterized in that a bonding material (29) is formed on (a, 27b).
【請求項4】 請求項3に記載のモノリシックミリ波集
積回路において、 前記接合材(29)の材質がSnPbであることを特徴
とするモノリシックミリ波集積回路。
4. The monolithic millimeter-wave integrated circuit according to claim 3, wherein the material of the bonding material (29) is SnPb.
【請求項5】 請求項3に記載のモノリシックミリ波集
積回路において、 前記接合材(29)の材質がSnであることを特徴とす
るモノリシックミリ波集積回路。
5. The monolithic millimeter-wave integrated circuit according to claim 3, wherein the material of the bonding material is Sn.
【請求項6】 フリップチップ実装するためのバンプを
MMIC基板に形成したモノリシックミリ波集積回路で
あって、 コプレーナウェーブガイドの信号線路(22)を挟んで
形成されたコプレーナウェーブガイドのグランド電極
(23,24)上に形成するバンプ(41,42)を、
コプレーナウェーブガイドの信号線路(22)に沿って
延設したことを特徴とするモノリシックミリ波集積回
路。
6. A monolithic millimeter-wave integrated circuit in which bumps for flip-chip mounting are formed on an MMIC substrate, wherein a ground electrode (23) of a coplanar waveguide formed with a signal line (22) of the coplanar waveguide interposed therebetween. , 24) are formed on the bumps (41, 42).
A monolithic millimeter-wave integrated circuit extending along a signal line (22) of a coplanar waveguide.
【請求項7】 フリップチップ実装するためのバンプを
MMIC基板に形成したモノリシックミリ波集積回路で
あって、 コプレーナウェーブガイドの信号線路を挟んで形成され
たコプレーナウェーブガイドのグランド電極上に形成す
るバンプとして、T字型または十字型の分岐部を有する
信号線路(50)における当該分岐部の近傍に位置する
ようにグランド電極用バンプ(52)を形成したことを
特徴とするモノリシックミリ波集積回路。
7. A monolithic millimeter-wave integrated circuit in which a bump for flip-chip mounting is formed on an MMIC substrate, wherein the bump is formed on a ground electrode of the coplanar waveguide formed with a signal line of the coplanar waveguide interposed therebetween. A monolithic millimeter-wave integrated circuit, wherein a ground electrode bump (52) is formed so as to be located near the branch in a signal line (50) having a T-shaped or cross-shaped branch.
【請求項8】 請求項6または7に記載のモノリシック
ミリ波集積回路において、 前記信号線路(22)上に形成するバンプ(40a,4
0b)よりも、前記グランド電極(23,24)上に形
成するバンプ(41,42)の方を、1個当たりの面積
を大きくしたことを特徴とするモノリシックミリ波集積
回路。
8. The monolithic millimeter-wave integrated circuit according to claim 6, wherein the bumps (40a, 4) formed on the signal line (22).
A monolithic millimeter-wave integrated circuit, wherein the area per bump (41, 42) formed on the ground electrode (23, 24) is larger than that of the monolithic millimeter wave integrated circuit (0b).
【請求項9】 請求項7に記載のモノリシックミリ波集
積回路において、 前記MMIC基板の表面に平行な方向でのバンプ(5
2)の断面形状を、コプレーナウェーブガイドの信号線
路(50)の延設方向に延びる形状としたことを特徴と
するモノリシックミリ波集積回路。
9. The monolithic millimeter-wave integrated circuit according to claim 7, wherein the bump (5) extends in a direction parallel to a surface of the MMIC substrate.
A monolithic millimeter-wave integrated circuit, wherein the cross-sectional shape of (2) is formed to extend in the direction in which the signal line (50) of the coplanar waveguide extends.
【請求項10】 請求項6〜9のいずれかに記載のモノ
リシックミリ波集積回路において、 前記バンプ(40a,40b,41,42,52)の材
質がAuであることを特徴とするモノリシックミリ波集
積回路。
10. The monolithic millimeter wave integrated circuit according to claim 6, wherein a material of said bumps (40a, 40b, 41, 42, 52) is Au. Integrated circuit.
【請求項11】 請求項6〜10のいずれかに記載のモ
ノリシックミリ波集積回路において、 前記バンプ(40a,40b,41,42,52)の上
に接合材を形成したことを特徴とするモノリシックミリ
波集積回路。
11. The monolithic millimeter-wave integrated circuit according to claim 6, wherein a bonding material is formed on said bumps (40a, 40b, 41, 42, 52). Millimeter wave integrated circuit.
【請求項12】 請求項11に記載のモノリシックミリ
波集積回路において、 前記接合材の材質がSnPbであることを特徴とするモ
ノリシックミリ波集積回路。
12. The monolithic millimeter-wave integrated circuit according to claim 11, wherein the material of the bonding material is SnPb.
【請求項13】 請求項11に記載のモノリシックミリ
波集積回路において、 前記接合材の材質がSnであることを特徴とするモノリ
シックミリ波集積回路。
13. The monolithic millimeter-wave integrated circuit according to claim 11, wherein the material of the bonding material is Sn.
【請求項14】 フリップチップ実装するためのバンプ
をMMIC基板(21)に形成したモノリシックミリ波
集積回路(20)の製造方法であって、 メッキ法を用いて、コプレーナウェーブガイドの信号線
路(22)上に形成するバンプ(25a,25b)より
もグランド電極(23,24)上に形成するバンプ(2
6a,26b,27a,27b)が1個当たりの面積が
大きくなるように形成したことを特徴とするモノリシッ
クミリ波集積回路の製造方法。
14. A method of manufacturing a monolithic millimeter-wave integrated circuit (20) in which bumps for flip-chip mounting are formed on an MMIC substrate (21), wherein a signal line (22) of a coplanar waveguide is formed by plating. ), The bumps (2) formed on the ground electrodes (23, 24) rather than the bumps (25a, 25b) formed thereon.
6a, 26b, 27a, and 27b) are formed so as to have a large area per one.
【請求項15】 請求項14に記載のモノリシックミリ
波集積回路の製造方法において、 前記メッキ法は電気メッキ法によりAuバンプ(25
a,25b,26a,26b,27a,27b)を形成
するものであることを特徴とするモノリシックミリ波集
積回路の製造方法。
15. The method for manufacturing a monolithic millimeter-wave integrated circuit according to claim 14, wherein the plating is performed by Au plating (25) by electroplating.
a, 25b, 26a, 26b, 27a, 27b) for manufacturing a monolithic millimeter-wave integrated circuit.
【請求項16】 請求項14または15に記載のモノリ
シックミリ波集積回路の製造方法において、 前記メッキ法によりAuバンプ(25a,25b,26
a,26b,27a,27b)を形成した後に、同一の
レジストマスク(28)を用いて接合材(29)をメッ
キ法により形成するようにしたことを特徴とするモノリ
シックミリ波集積回路の製造方法。
16. The method for manufacturing a monolithic millimeter wave integrated circuit according to claim 14, wherein the Au bumps (25a, 25b, 26) are formed by the plating method.
a, 26b, 27a, 27b), and a bonding material (29) is formed by plating using the same resist mask (28). .
【請求項17】 請求項16に記載のモノリシックミリ
波集積回路の製造方法において、 前記接合材(29)の材質がSnPbであることを特徴
とするモノリシックミリ波集積回路の製造方法。
17. The method for manufacturing a monolithic millimeter wave integrated circuit according to claim 16, wherein the material of the bonding material (29) is SnPb.
【請求項18】 請求項16に記載のモノリシックミリ
波集積回路の製造方法において、 前記接合材(29)の材質がSnであることを特徴とす
るモノリシックミリ波集積回路の製造方法。
18. The method for manufacturing a monolithic millimeter-wave integrated circuit according to claim 16, wherein the material of said bonding material (29) is Sn.
JP2001096378A 2001-03-29 2001-03-29 Monolithic millimeter wave integrated circuit and manufacturing method thereof Pending JP2002299501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001096378A JP2002299501A (en) 2001-03-29 2001-03-29 Monolithic millimeter wave integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096378A JP2002299501A (en) 2001-03-29 2001-03-29 Monolithic millimeter wave integrated circuit and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2002299501A true JP2002299501A (en) 2002-10-11

Family

ID=18950296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096378A Pending JP2002299501A (en) 2001-03-29 2001-03-29 Monolithic millimeter wave integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2002299501A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701707B1 (en) * 2006-03-03 2007-03-29 주식회사 하이닉스반도체 Flip Chip Package
JP2009252912A (en) * 2008-04-04 2009-10-29 Hitachi Ltd Semiconductor device for high frequency
US8031426B2 (en) 2009-02-13 2011-10-04 Tdk Corporation Thin-film magnetic head having microwave magnetic exciting function and magnetic recording and reproducing apparatus
US8174937B2 (en) 2008-09-22 2012-05-08 Tdk Corporation Thin-film magnetic head having microwave magnetic exciting function and magnetic recording and reproducing apparatus
JP2019071402A (en) * 2017-10-05 2019-05-09 住友電工デバイス・イノベーション株式会社 Optical module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152374A (en) * 1991-11-29 1993-06-18 Nec Kansai Ltd Tab lead type semiconductor device
JPH11195730A (en) * 1997-10-30 1999-07-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2000269382A (en) * 1999-03-15 2000-09-29 Japan Radio Co Ltd Semiconductor device and method for mounting semiconductor chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152374A (en) * 1991-11-29 1993-06-18 Nec Kansai Ltd Tab lead type semiconductor device
JPH11195730A (en) * 1997-10-30 1999-07-21 Matsushita Electric Ind Co Ltd Semiconductor device
JP2000269382A (en) * 1999-03-15 2000-09-29 Japan Radio Co Ltd Semiconductor device and method for mounting semiconductor chip

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701707B1 (en) * 2006-03-03 2007-03-29 주식회사 하이닉스반도체 Flip Chip Package
JP2009252912A (en) * 2008-04-04 2009-10-29 Hitachi Ltd Semiconductor device for high frequency
US8174937B2 (en) 2008-09-22 2012-05-08 Tdk Corporation Thin-film magnetic head having microwave magnetic exciting function and magnetic recording and reproducing apparatus
US8031426B2 (en) 2009-02-13 2011-10-04 Tdk Corporation Thin-film magnetic head having microwave magnetic exciting function and magnetic recording and reproducing apparatus
JP2019071402A (en) * 2017-10-05 2019-05-09 住友電工デバイス・イノベーション株式会社 Optical module
JP7255977B2 (en) 2017-10-05 2023-04-11 住友電工デバイス・イノベーション株式会社 optical module

Similar Documents

Publication Publication Date Title
US5629241A (en) Microwave/millimeter wave circuit structure with discrete flip-chip mounted elements, and method of fabricating the same
JP3859340B2 (en) Semiconductor device
JP7414950B2 (en) Integrated structure with antenna elements and IC chips employing edge contact connections
JPH0774285A (en) Semiconductor device
JP2003521127A (en) Multiple earth signal path LDMOS power package
JP2003163310A (en) High frequency semiconductor device
JP2002299501A (en) Monolithic millimeter wave integrated circuit and manufacturing method thereof
JP3517130B2 (en) Transmission line, method for adjusting electric characteristics thereof, and microwave monolithic IC
JP3881156B2 (en) 180 degree distributor
JPH11195731A (en) Semiconductor device
JP2538072B2 (en) Semiconductor device
JPH09283693A (en) High frequency semiconductor device
JP2004529484A (en) Connections for transmitting high-frequency signals between circuits and individual electrical components
JPH09252080A (en) High-frequency integrated circuit
JPH01143502A (en) Microwave integrated circuit
JP2001237263A (en) High frequency circuit device and method for manufacturing the same
JP2002231849A (en) High frequency device
JP2007129078A (en) Semiconductor device, electronic equipment, and packaging method
JP3619397B2 (en) High frequency wiring board and connection structure
JP3889210B2 (en) Butler matrix
JP2000040771A (en) High-frequency package
JP3800872B2 (en) Semiconductor device and manufacturing method of semiconductor device
CA3210218A1 (en) Antenna apparatus employing coplanar waveguide interconnect between rf components
JPH0997818A (en) Flip chip structure and its mounting method
JP2791301B2 (en) Microwave integrated circuit and microwave circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329