JP2007129078A - Semiconductor device, electronic equipment, and packaging method - Google Patents

Semiconductor device, electronic equipment, and packaging method Download PDF

Info

Publication number
JP2007129078A
JP2007129078A JP2005320702A JP2005320702A JP2007129078A JP 2007129078 A JP2007129078 A JP 2007129078A JP 2005320702 A JP2005320702 A JP 2005320702A JP 2005320702 A JP2005320702 A JP 2005320702A JP 2007129078 A JP2007129078 A JP 2007129078A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wiring
substrate
base substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005320702A
Other languages
Japanese (ja)
Inventor
Takeaki Takada
武晃 高田
Junichi Okayasu
潤一 岡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005320702A priority Critical patent/JP2007129078A/en
Publication of JP2007129078A publication Critical patent/JP2007129078A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the flexibility of wiring, and to prevent a substrate from being broken. <P>SOLUTION: A semiconductor device comprises a semiconductor substrate; a surface side wiring pattern including high frequency wiring formed on the surface of the semiconductor substrate for transmitting a high frequency signal higher than a predetermined frequency; a ground plate formed on the rear surface of the semiconductor substrate; and a rear surface side wiring pattern including low frequency wiring formed, in a region on the rear surface of the semiconductor substrate excepting a ground plate for transmitting a low frequency signal or a fixed voltage. The semiconductor substrate is packaged on a base substrate in a state of the surface thereof facing the principal surface of the base substrate. The semiconductor device further comprises a pad formed on the surface of the semiconductor substrate such that it is communicated with a surface side wiring pattern, and connected with the base substrate by flip chip bonding; and a pad formed on the rear surface of the semiconductor substrate such that it is communicated with a rear surface side wiring pattern, and connected with the base substrate by wire bonding. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置、電子機器及び実装方法に関する。特に本発明は、表面がベース基板の主面に対向した状態で実装される半導体装置、及び、この半導体装置を用いた電子機器及び実装方法に関する。   The present invention relates to a semiconductor device, an electronic device, and a mounting method. In particular, the present invention relates to a semiconductor device mounted with a surface facing a main surface of a base substrate, and an electronic apparatus and a mounting method using the semiconductor device.

従来、フリップチップと呼ばれる半導体装置が知られている（例えば、特許文献１参照。）。フリップチップは、半導体基板の表面（回路面）に接続用の金属パッドを並べ、表面を下に向けてベース基板に押し付ける形で実装される半導体装置である。また、マイクロストリップ線路と呼ばれる高周波信号を伝送する信号線構造が知られている。マイクロストリップ線路は、半導体基板の裏面に形成された金属のグランドプレートと、半導体基板の表面に形成された配線とを有し、高周波信号を伝送できる線路である。   Conventionally, a semiconductor device called a flip chip is known (for example, refer to Patent Document 1). A flip chip is a semiconductor device that is mounted in such a manner that metal pads for connection are arranged on the surface (circuit surface) of a semiconductor substrate and pressed against a base substrate with the surface facing downward. A signal line structure that transmits a high-frequency signal called a microstrip line is also known. The microstrip line is a line that has a metal ground plate formed on the back surface of the semiconductor substrate and wiring formed on the surface of the semiconductor substrate and can transmit a high-frequency signal.

特開平８−２１３４７４号公報JP-A-8-213474

ところで、マイクロストリップ線路をフリップチップに適用した場合、基板の表面にＤＣバイアス配線及び高周波配線が設けられるので、高周波配線とＤＣバイアス配線とが交差する部分が多くなる。この交差部分は、例えばエアーブリッジとしなければならない。しかしながら、エアーブリッジは、高周波特性の悪化に繋がるとともに構造も複雑となる。エアーブリッジを少なくした場合には、回路レイアウトの自由度が制限されてしまう。   By the way, when the microstrip line is applied to the flip chip, since the DC bias wiring and the high frequency wiring are provided on the surface of the substrate, there are many portions where the high frequency wiring and the DC bias wiring intersect. This intersection must be an air bridge, for example. However, the air bridge leads to deterioration of high-frequency characteristics and a complicated structure. When the number of air bridges is reduced, the degree of freedom in circuit layout is limited.

また、マイクロストリップ線路をＧａＡｓ、ＩｎＰ等の化合物半導体基板に用いた場合、基板厚を薄くするので強度が落ちる。従って、これをさらにフリップチップに適用した場合、実装時において基板に割れが生じ易くなる。特に、バンプ数が多い場合、実装時における半導体基板に対する機械的な負荷が増えて、割れが生じ易くなる。   In addition, when the microstrip line is used for a compound semiconductor substrate such as GaAs or InP, the strength is lowered because the substrate thickness is reduced. Therefore, when this is further applied to a flip chip, the substrate is likely to be cracked during mounting. In particular, when the number of bumps is large, the mechanical load on the semiconductor substrate at the time of mounting increases, and cracks are likely to occur.

そこで本発明は、上記の課題を解決することのできる半導体装置、電子機器及び実装方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。   Therefore, an object of the present invention is to provide a semiconductor device, an electronic device, and a mounting method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

本発明の第１の形態によると、半導体基板と、半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、半導体基板の裏面に形成されたグランドプレートと、半導体基板の裏面におけるグランドプレート以外の領域に形成され、所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンとを備える半導体装置を提供する。   According to the first aspect of the present invention, a semiconductor substrate, a front-side wiring pattern having a high-frequency wiring that transmits a high-frequency signal higher than a predetermined frequency, formed on the surface of the semiconductor substrate, and formed on the back surface of the semiconductor substrate. Provided is a semiconductor device comprising: a ground plate; and a back-side wiring pattern having a low-frequency wiring that is formed in a region other than the ground plate on the back surface of the semiconductor substrate and transmits a low-frequency signal having a predetermined frequency or less or a fixed voltage. .

半導体基板は、表面がベース基板の主面に対向した状態で、当該ベース基板に実装され、半導体基板の表面に表面側配線パターンと導通するように形成され、フリップチップボンディングによりベース基板と接続されるフリップチップボンディング用パッドと、半導体基板の裏面に裏面側配線パターンと導通するように形成され、ワイヤーボンディングによりベース基板と接続されるワイヤーボンディング用パッドとを更に備えてよい。   The semiconductor substrate is mounted on the base substrate with the surface facing the main surface of the base substrate, is formed on the surface of the semiconductor substrate so as to be electrically connected to the surface side wiring pattern, and is connected to the base substrate by flip chip bonding. A flip chip bonding pad, and a wire bonding pad formed on the back surface of the semiconductor substrate so as to be electrically connected to the back surface side wiring pattern and connected to the base substrate by wire bonding.

高周波配線は、半導体基板におけるグランドプレートと反対側の領域に形成されることによりマイクロストリップラインを構成してよい。
低周波配線は、高周波配線よりも太くてよい。 The high frequency wiring may form a microstrip line by being formed in a region of the semiconductor substrate opposite to the ground plate.
The low frequency wiring may be thicker than the high frequency wiring.

表面側配線パターンは、低周波信号又は固定電圧を伝送する低周波配線を更に有し、ワイヤーボンディング用パッドと半導体基板の表面に形成された素子との間に、低周波信号又は固定電圧を伝送する低周波配線は、半導体基板の裏面に形成され、一端がワイヤーボンディング用パッドと接続された第１配線と、半導体基板の裏面に形成され、一端が素子と接続された第２配線と、第１配線の他端と第２配線の他端とを接続する半導体基板を貫通するビアホールとを含んでよい。   The front-side wiring pattern further has a low-frequency wiring that transmits a low-frequency signal or a fixed voltage, and transmits a low-frequency signal or a fixed voltage between a wire bonding pad and an element formed on the surface of the semiconductor substrate. The low frequency wiring to be formed on the back surface of the semiconductor substrate, one end connected to the wire bonding pad, the second wiring formed on the back surface of the semiconductor substrate and connected to the element, A via hole penetrating the semiconductor substrate connecting the other end of the one wiring and the other end of the second wiring may be included.

表面側配線パターンは、低周波信号又は固定電圧を伝送する低周波配線を更に有し、半導体基板の表面における高周波配線により分割される一方側の第１領域から他方側の第２領域に、低周波信号又は固定電圧を伝送する低周波配線は、半導体基板の表面の第１領域に形成された第３配線と、半導体基板の裏面の第１領域から第２領域に亘って形成された横断配線と、半導体基板の表面の第２領域に形成された第４配線と、第３配線の端部と横断配線の第１領域の端部とを接続する半導体基板を貫通する第１領域ビアホールと、第４配線の端部と横断配線の第２領域の端部とを接続する半導体基板を貫通する第２領域ビアホールとを含んでよい。
半導体基板は、化合物半導体基板であってよい。 The surface-side wiring pattern further includes a low-frequency wiring that transmits a low-frequency signal or a fixed voltage, and the first-side first region divided by the high-frequency wiring on the surface of the semiconductor substrate has a low The low-frequency wiring for transmitting a frequency signal or a fixed voltage includes a third wiring formed in the first region on the front surface of the semiconductor substrate and a transverse wiring formed from the first region to the second region on the back surface of the semiconductor substrate. A first region via hole penetrating through the semiconductor substrate connecting the fourth wiring formed in the second region of the surface of the semiconductor substrate, the end of the third wiring and the end of the first region of the transverse wiring, A second region via hole penetrating the semiconductor substrate connecting the end portion of the fourth wiring and the end portion of the second region of the transverse wiring may be included.
The semiconductor substrate may be a compound semiconductor substrate.

本発明の第２の形態によると、半導体基板の表面がベース基板の主面に対向した状態で、当該ベース基板に実装される半導体装置において、半導体基板と、半導体基板の表面に形成され、フリップチップボンディングによりベース基板と接続されるフリップチップボンディング用パッドと、半導体基板の裏面に形成され、ワイヤーボンディングによりベース基板と接続されるワイヤーボンディング用パッドとを備える半導体装置を提供する。   According to the second aspect of the present invention, in the semiconductor device mounted on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate, the flip-flop is formed on the surface of the semiconductor substrate and the semiconductor substrate. Provided is a semiconductor device comprising a flip chip bonding pad connected to a base substrate by chip bonding and a wire bonding pad formed on the back surface of the semiconductor substrate and connected to the base substrate by wire bonding.

本発明の第３の形態によると、ベース基板と、半導体基板を有し、当該半導体基板の表面がベース基板の主面に対向した状態で、ベース基板に実装された半導体装置とを備え、半導体装置は、半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、半導体基板の表面側に表面側配線パターンと導通するように形成され、フリップチップボンディングによりベース基板と接続されるフリップチップボンディング用パッドと、半導体基板の裏面に形成されたグランドプレートと、半導体基板の裏面におけるグランドプレート以外の領域に形成され、所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンと有し、半導体基板の表面とベース基板の主面とがフリップチップボンディングにより接続された電子機器を提供する。   According to a third aspect of the present invention, there is provided a semiconductor device comprising a base substrate, a semiconductor substrate, and a semiconductor device mounted on the base substrate with the surface of the semiconductor substrate facing the main surface of the base substrate. The device is formed on the surface of the semiconductor substrate so as to be electrically connected to the surface-side wiring pattern having a high-frequency wiring that transmits a high-frequency signal higher than a predetermined frequency, and on the surface side of the semiconductor substrate, Flip chip bonding pads connected to the base substrate by flip chip bonding, a ground plate formed on the back surface of the semiconductor substrate, and a low frequency lower than a predetermined frequency formed in a region other than the ground plate on the back surface of the semiconductor substrate A backside wiring pattern having a low frequency wiring for transmitting a signal or a fixed voltage, and a surface and a base of a semiconductor substrate To provide an electronic apparatus and the main surface of the plate it is connected by flip-chip bonding.

本発明の第４の形態によると、ベース基板と、半導体基板を有し、当該半導体基板の表面がベース基板の主面に対向した状態で、ベース基板に実装された半導体装置とを備え、半導体装置は、半導体基板の表面とベース基板の主面とがフリップチップボンディングにより接続し、半導体基板の裏面とベース基板の主面とがワイヤーボンディングにより接続された電子機器を提供する。   According to a fourth aspect of the present invention, there is provided a semiconductor device comprising a base substrate, a semiconductor substrate, and a semiconductor device mounted on the base substrate with the surface of the semiconductor substrate facing the main surface of the base substrate. The apparatus provides an electronic device in which the front surface of the semiconductor substrate and the main surface of the base substrate are connected by flip chip bonding, and the back surface of the semiconductor substrate and the main surface of the base substrate are connected by wire bonding.

本発明の第５の形態によると、半導体基板を有する半導体装置を、当該半導体基板の表面がベース基板の主面に対向した状態で、ベース基板に実装する実装方法において、半導体装置は、半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、半導体基板の表面に表面側配線パターンと導通するように形成され、フリップチップボンディングによりベース基板と接続されるフリップチップボンディング用パッドと、半導体基板の裏面に形成されたグランドプレートと、半導体基板の裏面におけるグランドプレート以外の領域に形成され、所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンと有し、半導体基板の表面とベース基板の主面とをフリップチップボンディングにより接続するフリップチップボンディング段階を備える実装方法を提供する。   According to a fifth aspect of the present invention, in a mounting method for mounting a semiconductor device having a semiconductor substrate on a base substrate with the surface of the semiconductor substrate facing the main surface of the base substrate, the semiconductor device is a semiconductor substrate. A surface-side wiring pattern having high-frequency wiring for transmitting a high-frequency signal higher than a predetermined frequency is formed on the surface of the semiconductor substrate, and is formed on the surface of the semiconductor substrate so as to be electrically connected to the surface-side wiring pattern. Flip chip bonding pads connected to the semiconductor substrate, a ground plate formed on the back surface of the semiconductor substrate, and formed in a region other than the ground plate on the back surface of the semiconductor substrate to transmit a low frequency signal or a fixed voltage below a predetermined frequency A backside wiring pattern having a low frequency wiring, and the surface of the semiconductor substrate and the base substrate To provide a mounting method with a flip-chip bonding step of connecting the surface by flip chip bonding.

本発明の第６の形態によると、半導体基板を有する半導体装置を、当該半導体基板の表面がベース基板の主面に対向した状態で、ベース基板に実装する実装方法において、半導体基板の表面とベース基板の主面とをフリップチップボンディングにより接続するフリップチップボンディング段階と、半導体基板の裏面とベース基板の主面とをワイヤーボンディングにより接続するワイヤーボンディング段階とを備える実装方法を提供する。   According to a sixth aspect of the present invention, in a mounting method for mounting a semiconductor device having a semiconductor substrate on a base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate, the surface of the semiconductor substrate and the base Provided is a mounting method comprising a flip chip bonding step of connecting a main surface of a substrate by flip chip bonding, and a wire bonding step of connecting a back surface of a semiconductor substrate and a main surface of a base substrate by wire bonding.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。   The above summary of the invention does not enumerate all the necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.

本発明によれば、配線の自由度を高くするとともに、基板に割れを生じにくくする。   According to the present invention, the degree of freedom of wiring is increased and cracks are less likely to occur in the substrate.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the invention according to the scope of claims, and all combinations of features described in the embodiments are included. It is not necessarily essential for the solution of the invention.

図１及び図２は、半導体装置１１が実装されたベース基板１２を示す。なお、図１は斜視図であり、図２は側面図である。
電子機器１０は、半導体装置１１が実装されたベース基板１２を備える。半導体装置１１は、例えばＧａＡｓ及びＩｎＰ等の化合物半導体基板である半導体基板２１を有する。半導体基板２１は、表面２２に１以上のフリップチップボンディング用パッド２４（以下、ＦＣボンディング用パッド２４と称する。）が形成され、裏面２３に１つ以上のワイヤーボンディング用パッド２５が形成されている。なお、半導体基板２１は、Ｓｉ等の単体元素の半導体基板でもよい。ベース基板１２は、主面３１に、１つ以上のフリップチップボンディング用電極部３２（以下、ＦＣボンディング用電極部３２と称する。）、及び、１つ以上のワイヤーボンディング用電極部３３が形成されている。 1 and 2 show a base substrate 12 on which a semiconductor device 11 is mounted. 1 is a perspective view, and FIG. 2 is a side view.
The electronic device 10 includes a base substrate 12 on which a semiconductor device 11 is mounted. The semiconductor device 11 includes a semiconductor substrate 21 which is a compound semiconductor substrate such as GaAs and InP. The semiconductor substrate 21 has one or more flip chip bonding pads 24 (hereinafter referred to as FC bonding pads 24) formed on the front surface 22 and one or more wire bonding pads 25 formed on the back surface 23. . The semiconductor substrate 21 may be a single element semiconductor substrate such as Si. In the base substrate 12, one or more flip chip bonding electrode portions 32 (hereinafter referred to as FC bonding electrode portions 32) and one or more wire bonding electrode portions 33 are formed on the main surface 31. ing.

半導体装置１１は、半導体基板２１の表面２２がベース基板１２の主面３１に対向した状態とされて、ベース基板１２に実装される。
それぞれのＦＣボンディング用パッド２４は、半導体基板２１がベース基板１２に実装された場合に、接続対象となるＦＣボンディング用電極部３２と向かい合う位置に形成される。ＦＣボンディング用パッド２４及びＦＣボンディング用電極部３２は、実装時において、バンプ３５を介してフリップチップボンディングにより接続される。 The semiconductor device 11 is mounted on the base substrate 12 with the surface 22 of the semiconductor substrate 21 facing the main surface 31 of the base substrate 12.
Each FC bonding pad 24 is formed at a position facing the FC bonding electrode portion 32 to be connected when the semiconductor substrate 21 is mounted on the base substrate 12. The FC bonding pad 24 and the FC bonding electrode section 32 are connected by flip chip bonding via the bumps 35 during mounting.

それぞれのワイヤーボンディング用パッド２５は、半導体基板２１がベース基板１２に実装された場合に、接続対象となるワイヤーボンディング用電極部３３の近傍に位置するように形成される。ワイヤーボンディング用パッド２５及びワイヤーボンディング用電極部３３は、半導体基板２１がベース基板１２に実装された場合に、ワイヤー３６を介してワイヤーボンディングにより接続される。   Each wire bonding pad 25 is formed so as to be positioned in the vicinity of the wire bonding electrode portion 33 to be connected when the semiconductor substrate 21 is mounted on the base substrate 12. When the semiconductor substrate 21 is mounted on the base substrate 12, the wire bonding pad 25 and the wire bonding electrode unit 33 are connected by wire bonding via the wire 36.

以上のような半導体装置１１及びベース基板１２によれば、フリップチップボンディング及びワイヤーボンディングの両者を用いて実装することができる。このため、半導体基板２１の表面２２及び裏面２３の両者にパッドを形成できるので、回路レイアウトの自由度が高くなる。また、ワイヤーボンディングを用いるので、その分だけフリップチップボンディングによる接続数を減らすことができ、フリップチップボンディングによる実装時における半導体基板２１に対する機械的な負荷を減少して、例えば基板割れ等を少なくすることができる。   The semiconductor device 11 and the base substrate 12 as described above can be mounted using both flip chip bonding and wire bonding. For this reason, since pads can be formed on both the front surface 22 and the rear surface 23 of the semiconductor substrate 21, the degree of freedom in circuit layout is increased. Also, since wire bonding is used, the number of connections by flip chip bonding can be reduced by that amount, and the mechanical load on the semiconductor substrate 21 during mounting by flip chip bonding is reduced, for example, reducing substrate cracks and the like. be able to.

図３は半導体基板２１の表面２２の一例を示す。図４は半導体基板２１の裏面２３の一例を示す。
半導体基板２１の表面２２は、一例として、図３に示すように、１以上のＦＣボンディング用パッド２４と、１以上の能動素子４１と、１以上の受動素子４２と、表面側配線パターン４３とが形成される。ＦＣボンディング用パッド２４は、フリップチップボンディングのためのバンプ３５が接続される領域であり、例えば金属で形成される。能動素子４１は、本発明に係る素子の一例であり、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）及びショットキーゲート型電界効果とトランジスタ（ＭＥＳＦＥＴ）等である。受動素子４２は、本発明に係る素子の一例であり、キャパシタ、インダクタ及び抵抗等である。 FIG. 3 shows an example of the surface 22 of the semiconductor substrate 21. FIG. 4 shows an example of the back surface 23 of the semiconductor substrate 21.
As an example, the surface 22 of the semiconductor substrate 21 includes one or more FC bonding pads 24, one or more active elements 41, one or more passive elements 42, and a surface-side wiring pattern 43, as shown in FIG. Is formed. The FC bonding pad 24 is an area to which a bump 35 for flip chip bonding is connected, and is formed of, for example, metal. The active element 41 is an example of an element according to the present invention, and is a high electron mobility transistor (HEMT), a heterojunction bipolar transistor (HBT), a Schottky gate type field effect and transistor (MESFET), or the like. The passive element 42 is an example of an element according to the present invention, and is a capacitor, an inductor, a resistor, or the like.

表面側配線パターン４３は、金属等の導電体の電気配線パターンである。表面側配線パターン４３は、ＦＣボンディング用パッド２４、能動素子４１及び受動素子４２の間を電気的に接続する。表面側配線パターン４３は、所定の周波数より高い高周波信号を伝送する高周波配線と、前記所定の周波数以下の低周波信号、又は、電源電圧、グランド電位等の固定電圧を伝送する低周波配線とを含む。   The front side wiring pattern 43 is an electric wiring pattern of a conductor such as metal. The front side wiring pattern 43 electrically connects the FC bonding pad 24, the active element 41, and the passive element 42. The front-side wiring pattern 43 includes a high-frequency wiring that transmits a high-frequency signal higher than a predetermined frequency and a low-frequency wiring that transmits a low-frequency signal lower than the predetermined frequency or a fixed voltage such as a power supply voltage or a ground potential. Including.

半導体基板２１の裏面２３は、図４に示すように、ワイヤーボンディング用パッド２５と、裏面側配線パターン４４と、グランドプレート４５とが形成される。ワイヤーボンディング用パッド２５は、ワイヤーボンディングのためのワイヤー３６が接続される領域であり、例えば金属で形成される。ワイヤーボンディング用パッド２５は、例えば、裏面２３における周縁に形成されてよい。   As shown in FIG. 4, a wire bonding pad 25, a back surface side wiring pattern 44, and a ground plate 45 are formed on the back surface 23 of the semiconductor substrate 21. The wire bonding pad 25 is an area to which a wire 36 for wire bonding is connected, and is formed of metal, for example. For example, the wire bonding pad 25 may be formed on the periphery of the back surface 23.

裏面側配線パターン４４は、金属等の導電体の電気配線パターンである。裏面側配線パターン４４は、ワイヤーボンディング用パッド２５と、半導体基板２１を貫通して表面２２及び裏面２３を電気的に接続するビアホールとの間を接続する。また、裏面側配線パターン４４は、２つのビアホール間を電気的に接続する。裏面側配線パターン４４は、所定の周波数以下の低周波信号、又は、電源電圧、グランド電位等の固定電圧を伝送する低周波配線を含む。グランドプレート４５は、例えば金属等の導電体のプレートである。グランドプレート４５は、ワイヤーボンディング用パッド２５が形成された領域及び裏面側配線パターン４４が形成された領域を除く領域のうち、その多くの部分を占める領域に形成される。   The back surface side wiring pattern 44 is an electric wiring pattern of a conductor such as metal. The back surface side wiring pattern 44 connects between the wire bonding pad 25 and a via hole that penetrates the semiconductor substrate 21 and electrically connects the front surface 22 and the back surface 23. The backside wiring pattern 44 electrically connects the two via holes. The back surface side wiring pattern 44 includes a low frequency wiring that transmits a low frequency signal having a predetermined frequency or lower, or a fixed voltage such as a power supply voltage or a ground potential. The ground plate 45 is a conductive plate such as metal. The ground plate 45 is formed in a region occupying most of the region excluding the region where the wire bonding pad 25 is formed and the region where the back-side wiring pattern 44 is formed.

ここで、表面２２に形成される表面側配線パターン４３に含まれる高周波配線は、裏面２３に形成されているグランドプレート４５の反対外の領域に配置され、マイクロストリップラインを構成する。これにより、電波が外部を放射せずに高周波信号を伝送することができる。また、表面２２及び裏面２３に形成される低周波配線は、高周波配線よりも太い。これにより、低周波信号又は固定電圧を安定して伝送することができる。   Here, the high frequency wiring included in the front surface side wiring pattern 43 formed on the front surface 22 is arranged in a region outside the ground plate 45 formed on the back surface 23 to constitute a microstrip line. Thereby, it is possible to transmit a high-frequency signal without radiating radio waves to the outside. Further, the low frequency wiring formed on the front surface 22 and the back surface 23 is thicker than the high frequency wiring. Thereby, a low frequency signal or a fixed voltage can be transmitted stably.

以上のよう構成の半導体装置１１は、例えば差動増幅器等の所定の電気回路としての動作をする。さらに、当該半導体装置１１によれば、高周波信号を伝送するマイクロストリップラインが形成されているので、高周波信号を少ない損失で伝送することができる。   The semiconductor device 11 configured as described above operates as a predetermined electric circuit such as a differential amplifier. Furthermore, according to the semiconductor device 11, since the microstrip line for transmitting the high frequency signal is formed, the high frequency signal can be transmitted with a small loss.

さらに、当該半導体装置１１によれば、半導体基板２１の裏面２３におけるグランドプレート４５以外の領域に、低周波配線を含む裏面側配線パターン４４を形成する。これにより、半導体基板２１の裏面２３に、低周波信号又は固定電圧を伝送することができるので、表面２２における高周波配線の自由度が向上するとともに、より効率的に信号伝送ができる。   Furthermore, according to the semiconductor device 11, the back-side wiring pattern 44 including the low-frequency wiring is formed in a region other than the ground plate 45 on the back surface 23 of the semiconductor substrate 21. Thereby, since a low frequency signal or a fixed voltage can be transmitted to the back surface 23 of the semiconductor substrate 21, the degree of freedom of the high frequency wiring on the front surface 22 is improved and signal transmission can be performed more efficiently.

図５は、半導体装置１１における表面２２と裏面２３との間を接続する低周波配線を示す。裏面２３に形成されたワイヤーボンディング用パッド２５は、表面２２上に形成された能動素子４１（又は受動素子４２）と低周波配線を介して接続される。
ワイヤーボンディング用パッド２５と能動素子４１又は受動素子４２との間を低周波配線で接続する場合、当該低周波配線は、図５に示すように、金属等の導電体の、第１配線６１と、第２配線６２と、第１ビアホール６３とを有する。第１配線６１は、半導体基板２１の裏面２３に形成され、一端がワイヤーボンディング用パッド２５と接続する。第２配線６２は、半導体基板２１の表面２２に形成され、一端が能動素子４１又は受動素子４２と接続する。第１ビアホール６３は、半導体基板２１を貫通して、第１配線６１の他端と第２配線６２の他端とを接続する。 FIG. 5 shows low-frequency wiring that connects the front surface 22 and the back surface 23 of the semiconductor device 11. The wire bonding pad 25 formed on the back surface 23 is connected to the active element 41 (or the passive element 42) formed on the front surface 22 through a low frequency wiring.
When the wire bonding pad 25 and the active element 41 or the passive element 42 are connected by a low frequency wiring, the low frequency wiring is connected to the first wiring 61 made of a conductor such as metal as shown in FIG. The second wiring 62 and the first via hole 63 are included. The first wiring 61 is formed on the back surface 23 of the semiconductor substrate 21, and one end is connected to the wire bonding pad 25. The second wiring 62 is formed on the surface 22 of the semiconductor substrate 21 and has one end connected to the active element 41 or the passive element 42. The first via hole 63 penetrates the semiconductor substrate 21 and connects the other end of the first wiring 61 and the other end of the second wiring 62.

以上のように、半導体装置１１によれば、第１配線６１、第２配線６２及び第１ビアホール６３を介してワイヤーボンディング用パッド２５を能動素子４１又は受動素子４２と接続するので、フリップチップボンディングをする場合に裏面２３側を利用してベース基板１２とワイヤーボンディングできる。   As described above, according to the semiconductor device 11, the wire bonding pad 25 is connected to the active element 41 or the passive element 42 through the first wiring 61, the second wiring 62, and the first via hole 63. When performing the process, the back substrate 23 can be used for wire bonding to the base substrate 12.

図６及び図７は、表面２２において、ある高周波配線７０を横断する部分における低周波配線を示す。図６は半導体基板２１の要部の平面図であり、図７は、図６におけるＸ１−Ｘ２線を切断した場合の断面図である。
ある高周波配線７０により、半導体基板２１の平面領域を２つに分割した場合における一方側の領域を第１領域７１とし、他方側の領域を第２領域７２とする。第１領域７１と第２領域７２との間を低周波配線で接続する場合、高周波配線７０を低周波配線が横断することとなる。当該低周波配線は、図６及び図７に示すように、金属等の導電体の第３配線７３、横断配線７４と、第４配線７５と、第１領域ビアホール７６と、第２領域ビアホール７７とを有する。 6 and 7 show the low-frequency wiring in a portion of the surface 22 that crosses a certain high-frequency wiring 70. 6 is a plan view of the main part of the semiconductor substrate 21, and FIG. 7 is a cross-sectional view taken along line X1-X2 in FIG.
When a planar region of the semiconductor substrate 21 is divided into two by a certain high-frequency wiring 70, one region is a first region 71 and the other region is a second region 72. When the first region 71 and the second region 72 are connected by a low frequency wiring, the low frequency wiring crosses the high frequency wiring 70. As shown in FIGS. 6 and 7, the low-frequency wiring includes a third wiring 73 made of a conductor such as metal, a transverse wiring 74, a fourth wiring 75, a first region via hole 76, and a second region via hole 77. And have.

第３配線７３は、半導体基板２１の表面２２の第１領域７１に形成される。横断配線７４は、半導体基板２１の裏面２３の第１領域７１から第２領域７２に亘って形成される。第４配線７５は、半導体基板２１の表面２２の第２領域７２に形成される。第１領域ビアホール７６は、半導体基板２１を貫通して、第３配線７３の端部と横断配線７４の第１領域７１の端部とを接続する。第２領域ビアホール７７は、半導体基板２１を貫通して、第４配線７５の端部と横断配線７４の第２領域７２の端部とを接続する。   The third wiring 73 is formed in the first region 71 on the surface 22 of the semiconductor substrate 21. The transverse wiring 74 is formed from the first region 71 to the second region 72 on the back surface 23 of the semiconductor substrate 21. The fourth wiring 75 is formed in the second region 72 of the surface 22 of the semiconductor substrate 21. The first region via hole 76 penetrates the semiconductor substrate 21 and connects the end of the third wiring 73 and the end of the first region 71 of the transverse wiring 74. The second region via hole 77 penetrates the semiconductor substrate 21 and connects the end portion of the fourth wiring 75 and the end portion of the second region 72 of the transverse wiring 74.

以上のように、半導体装置１１によれば、高周波配線７０が低周波配線を横断する場合に、第３配線７３、横断配線７４、第４配線７５、第１領域ビアホール７６及び第２領域ビアホール７７によって低周波配線を構成する。従って、エアーブリッジを用いずに高周波配線７０を横断できるので、高周波特性の悪化せず、また、構成及び製造が簡易となる。   As described above, according to the semiconductor device 11, when the high frequency wiring 70 crosses the low frequency wiring, the third wiring 73, the transverse wiring 74, the fourth wiring 75, the first region via hole 76, and the second region via hole 77. The low frequency wiring is configured by Therefore, since the high frequency wiring 70 can be traversed without using an air bridge, the high frequency characteristics are not deteriorated, and the configuration and manufacture are simplified.

図８は、半導体装置１１をベース基板１２に実装する場合の工程を示す。
半導体装置１１をベース基板１２に実装する場合、まず、フリップチップボンディング工程Ｓ１１を行う。フリップチップボンディング工程Ｓ１１においては、フリップチップボンディング装置により、例えば半導体基板２１の裏面２３をエアー等で吸着することにより表面２２を主面３１に対向させて、ＦＣボンディング用パッド２４とＦＣボンディング用電極部３２とをフリップチップボンディングにより接続する。 FIG. 8 shows a process for mounting the semiconductor device 11 on the base substrate 12.
When mounting the semiconductor device 11 on the base substrate 12, first, the flip chip bonding step S11 is performed. In the flip chip bonding step S11, the FC bonding pad 24 and the FC bonding electrode are made to face the main surface 31 by, for example, adsorbing the back surface 23 of the semiconductor substrate 21 with air or the like by a flip chip bonding apparatus. The part 32 is connected by flip chip bonding.

続いて、ワイヤーボンディング工程Ｓ１２を行う。ワイヤーボンディング工程Ｓ１２においては、ワイヤーボンディング装置により、ワイヤーボンディング用パッド２５とワイヤーボンディング用電極部３３とをワイヤーボンディングにより接続する。   Subsequently, a wire bonding step S12 is performed. In the wire bonding step S12, the wire bonding pad 25 and the wire bonding electrode portion 33 are connected by wire bonding using a wire bonding apparatus.

これにより、フリップチップボンディング及びワイヤーボンディングの両者によって実装された電子機器１０を製造することができる。すなわち、フリップチップボンディングは、高周波信号の伝送に適しているが、実装時に半導体基板２１に与える機械的な負荷が大きい。ワイヤーボンディングは、実装時において半導体基板２１に与える機械的な負荷は小さいが、高周波信号の伝送に適していない。このようなトレードオフの関係を有する２種類のボンディング方法によって実装するので、互いの欠点を補った実装をすることができる。   Thereby, the electronic device 10 mounted by both flip chip bonding and wire bonding can be manufactured. That is, flip-chip bonding is suitable for high-frequency signal transmission, but a mechanical load applied to the semiconductor substrate 21 during mounting is large. Wire bonding has a small mechanical load applied to the semiconductor substrate 21 during mounting, but is not suitable for transmission of high-frequency signals. Since mounting is performed by two types of bonding methods having such a trade-off relationship, it is possible to perform mounting that compensates for each other's drawbacks.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

半導体装置１１が実装されたベース基板１２の斜視図である。2 is a perspective view of a base substrate 12 on which a semiconductor device 11 is mounted. FIG. 半導体装置１１が実装されたベース基板１２の側面図である。It is a side view of the base substrate 12 on which the semiconductor device 11 is mounted. 半導体基板２１の表面２２を示す。The surface 22 of the semiconductor substrate 21 is shown. 半導体基板２１の裏面２３を示す。The back surface 23 of the semiconductor substrate 21 is shown. 表面２２と裏面２３との間を接続する低周波配線を示した半導体基板２１の部分的な断面図である。2 is a partial cross-sectional view of a semiconductor substrate 21 showing low-frequency wiring connecting a front surface 22 and a back surface 23. FIG. ある高周波配線７０を交差する低周波配線を示した半導体基板２１の要部の平面図である。FIG. 3 is a plan view of a main part of a semiconductor substrate 21 showing low frequency wiring crossing a certain high frequency wiring 70; 図６におけるＸ１−Ｘ２線を切断した場合の断面図である。It is sectional drawing at the time of cut | disconnecting the X1-X2 line | wire in FIG. 半導体装置１１をベース基板１２に実装する場合の工程を示す。A process for mounting the semiconductor device 11 on the base substrate 12 is shown.

符号の説明Explanation of symbols

１０ 電子機器
１１ 半導体装置
１２ ベース基板
２１ 半導体基板
２２ 表面
２３ 裏面
２４ ＦＣボンディング用パッド
２５ ワイヤーボンディング用パッド
３１ 主面
３２ ＦＣボンディング用電極部
３３ ワイヤーボンディング用電極部
３５ バンプ
３６ ワイヤー
４１ 能動素子
４２ 受動素子
４３ 表面側配線パターン
４４ 裏面側配線パターン
４５ グランドプレート
６１ 第１配線
６２ 第２配線
６３ 第１ビアホール
７０ 高周波配線
７１ 第１領域
７２ 第２領域
７３ 第３配線
７４ 横断配線
７５ 第４配線
７６ 第１領域ビアホール
７７ 第２領域ビアホール
DESCRIPTION OF SYMBOLS 10 Electronic device 11 Semiconductor device 12 Base substrate 21 Semiconductor substrate 22 Front surface 23 Back surface 24 FC bonding pad 25 Wire bonding pad 31 Main surface 32 FC bonding electrode part 33 Wire bonding electrode part 35 Bump 36 Wire 41 Active element 42 Passive Element 43 Front side wiring pattern 44 Back side wiring pattern 45 Ground plate 61 First wiring 62 Second wiring 63 First via hole 70 High frequency wiring 71 First region 72 Second region 73 Third wiring 74 Transverse wiring 75 Fourth wiring 76 1 area via hole 77 2 area via hole

Claims (12)

半導体基板と、
前記半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、
前記半導体基板の裏面に形成されたグランドプレートと、
前記半導体基板の裏面における前記グランドプレート以外の領域に形成され、前記所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンと
を備える半導体装置。 A semiconductor substrate;
A surface-side wiring pattern having a high-frequency wiring formed on the surface of the semiconductor substrate and transmitting a high-frequency signal higher than a predetermined frequency;
A ground plate formed on the back surface of the semiconductor substrate;
A backside wiring pattern having a low frequency wiring that is formed in a region other than the ground plate on the back surface of the semiconductor substrate and transmits a low frequency signal or a fixed voltage equal to or lower than the predetermined frequency. 前記半導体基板は、表面がベース基板の主面に対向した状態で、当該ベース基板に実装され、
前記半導体基板の表面に前記表面側配線パターンと導通するように形成され、フリップチップボンディングにより前記ベース基板と接続されるフリップチップボンディング用パッドと、
前記半導体基板の裏面に前記裏面側配線パターンと導通するように形成され、ワイヤーボンディングにより前記ベース基板と接続されるワイヤーボンディング用パッドと
を更に備える請求項１に記載の半導体装置。 The semiconductor substrate is mounted on the base substrate with the surface facing the main surface of the base substrate,
A flip-chip bonding pad formed on the surface of the semiconductor substrate so as to be electrically connected to the surface-side wiring pattern and connected to the base substrate by flip-chip bonding;
The semiconductor device according to claim 1, further comprising: a wire bonding pad formed on the back surface of the semiconductor substrate so as to be electrically connected to the back surface side wiring pattern and connected to the base substrate by wire bonding. 前記高周波配線は、前記半導体基板における前記グランドプレートと反対側の領域に形成されることによりマイクロストリップラインを構成する
請求項１記載の半導体装置。 The semiconductor device according to claim 1, wherein the high-frequency wiring forms a microstrip line by being formed in a region of the semiconductor substrate opposite to the ground plate. 前記低周波配線は、前記高周波配線よりも太い
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the low-frequency wiring is thicker than the high-frequency wiring. 前記表面側配線パターンは、前記低周波信号又は固定電圧を伝送する低周波配線を更に有し、
前記ワイヤーボンディング用パッドと前記半導体基板の表面に形成された素子との間に、前記低周波信号又は固定電圧を伝送する低周波配線は、
前記半導体基板の裏面に形成され、一端が前記ワイヤーボンディング用パッドと接続された第１配線と、
前記半導体基板の裏面に形成され、一端が前記素子と接続された第２配線と、
前記第１配線の他端と前記第２配線の他端とを接続する前記半導体基板を貫通するビアホールと
を含む請求項２に記載の半導体装置。 The front surface side wiring pattern further has a low frequency wiring for transmitting the low frequency signal or a fixed voltage,
Between the wire bonding pad and the element formed on the surface of the semiconductor substrate, the low-frequency wiring for transmitting the low-frequency signal or fixed voltage,
A first wiring formed on the back surface of the semiconductor substrate and having one end connected to the wire bonding pad;
A second wiring formed on the back surface of the semiconductor substrate and having one end connected to the element;
The semiconductor device according to claim 2, further comprising: a via hole penetrating the semiconductor substrate that connects the other end of the first wiring and the other end of the second wiring. 前記表面側配線パターンは、前記低周波信号又は固定電圧を伝送する低周波配線を更に有し、
前記半導体基板の表面における高周波配線により分割される一方側の第１領域から他方側の第２領域に、前記低周波信号又は固定電圧を伝送する低周波配線は、
前記半導体基板の表面の前記第１領域に形成された第３配線と、
前記半導体基板の裏面の前記第１領域から第２領域に亘って形成された横断配線と、
前記半導体基板の表面の前記第２領域に形成された第４配線と、
前記第３配線の端部と前記横断配線の第１領域の端部とを接続する前記半導体基板を貫通する第１領域ビアホールと、
前記第４配線の端部と前記横断配線の第２領域の端部とを接続する前記半導体基板を貫通する第２領域ビアホールと
を含む請求項１に記載の半導体装置。 The front surface side wiring pattern further has a low frequency wiring for transmitting the low frequency signal or a fixed voltage,
The low frequency wiring for transmitting the low frequency signal or fixed voltage from the first region on one side divided by the high frequency wiring on the surface of the semiconductor substrate to the second region on the other side,
A third wiring formed in the first region of the surface of the semiconductor substrate;
A transverse wiring formed from the first region to the second region on the back surface of the semiconductor substrate;
A fourth wiring formed in the second region of the surface of the semiconductor substrate;
A first region via hole penetrating the semiconductor substrate connecting the end of the third wiring and the end of the first region of the transverse wiring;
2. The semiconductor device according to claim 1, further comprising: a second region via hole penetrating the semiconductor substrate that connects an end portion of the fourth wiring and an end portion of the second region of the transverse wiring. 前記半導体基板は、化合物半導体基板である
請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the semiconductor substrate is a compound semiconductor substrate. 半導体基板の表面がベース基板の主面に対向した状態で、当該ベース基板に実装される半導体装置において、
半導体基板と、
前記半導体基板の表面に形成され、フリップチップボンディングにより前記ベース基板と接続されるフリップチップボンディング用パッドと、
前記半導体基板の裏面に形成され、ワイヤーボンディングにより前記ベース基板と接続されるワイヤーボンディング用パッドと
を備える半導体装置。 In a semiconductor device mounted on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate,
A semiconductor substrate;
A flip chip bonding pad formed on the surface of the semiconductor substrate and connected to the base substrate by flip chip bonding;
A semiconductor device comprising: a wire bonding pad formed on a back surface of the semiconductor substrate and connected to the base substrate by wire bonding. ベース基板と、
半導体基板を有し、当該半導体基板の表面が前記ベース基板の主面に対向した状態で、前記ベース基板に実装された半導体装置とを備え、
前記半導体装置は、
前記半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、
前記半導体基板の表面側に前記表面側配線パターンと導通するように形成され、フリップチップボンディングにより前記ベース基板と接続されるフリップチップボンディング用パッドと、
前記半導体基板の裏面に形成されたグランドプレートと、
前記半導体基板の裏面における前記グランドプレート以外の領域に形成され、前記所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンと有し、
前記半導体基板の表面と前記ベース基板の主面とがフリップチップボンディングにより接続された
電子機器。 A base substrate;
A semiconductor substrate, and a semiconductor device mounted on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate;
The semiconductor device includes:
A surface-side wiring pattern having a high-frequency wiring formed on the surface of the semiconductor substrate and transmitting a high-frequency signal higher than a predetermined frequency;
A flip chip bonding pad formed on the surface side of the semiconductor substrate so as to be electrically connected to the surface side wiring pattern and connected to the base substrate by flip chip bonding;
A ground plate formed on the back surface of the semiconductor substrate;
A back side wiring pattern having a low frequency wiring that is formed in a region other than the ground plate on the back surface of the semiconductor substrate and transmits a low frequency signal or a fixed voltage below the predetermined frequency, and
An electronic apparatus in which a surface of the semiconductor substrate and a main surface of the base substrate are connected by flip chip bonding. ベース基板と、
半導体基板を有し、当該半導体基板の表面が前記ベース基板の主面に対向した状態で、前記ベース基板に実装された半導体装置とを備え、
前記半導体装置は、
前記半導体基板の表面と前記ベース基板の主面とがフリップチップボンディングにより接続し、
前記半導体基板の裏面と前記ベース基板の主面とがワイヤーボンディングにより接続された
電子機器。 A base substrate;
A semiconductor substrate, and a semiconductor device mounted on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate;
The semiconductor device includes:
The surface of the semiconductor substrate and the main surface of the base substrate are connected by flip chip bonding,
An electronic apparatus in which a back surface of the semiconductor substrate and a main surface of the base substrate are connected by wire bonding. 半導体基板を有する半導体装置を、当該半導体基板の表面がベース基板の主面に対向した状態で、前記ベース基板に実装する実装方法において、
前記半導体装置は、
前記半導体基板の表面に形成された、所定の周波数より高い高周波信号を伝送する高周波配線を有する表面側配線パターンと、
前記半導体基板の表面に前記表面側配線パターンと導通するように形成され、フリップチップボンディングにより前記ベース基板と接続されるフリップチップボンディング用パッドと、
前記半導体基板の裏面に形成されたグランドプレートと、
前記半導体基板の裏面における前記グランドプレート以外の領域に形成され、前記所定の周波数以下の低周波信号又は固定電圧を伝送する低周波配線を有する裏面側配線パターンと有し、
前記半導体基板の表面と前記ベース基板の主面とをフリップチップボンディングにより接続するフリップチップボンディング段階
を備える実装方法。 In a mounting method of mounting a semiconductor device having a semiconductor substrate on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate,
The semiconductor device includes:
A surface-side wiring pattern having a high-frequency wiring formed on the surface of the semiconductor substrate and transmitting a high-frequency signal higher than a predetermined frequency;
A flip-chip bonding pad formed on the surface of the semiconductor substrate so as to be electrically connected to the surface-side wiring pattern and connected to the base substrate by flip-chip bonding;
A ground plate formed on the back surface of the semiconductor substrate;
A back side wiring pattern having a low frequency wiring that is formed in a region other than the ground plate on the back surface of the semiconductor substrate and transmits a low frequency signal or a fixed voltage below the predetermined frequency, and
A flip chip bonding step of connecting a surface of the semiconductor substrate and a main surface of the base substrate by flip chip bonding. 半導体基板を有する半導体装置を、当該半導体基板の表面がベース基板の主面に対向した状態で、前記ベース基板に実装する実装方法において、
前記半導体基板の表面と前記ベース基板の主面とをフリップチップボンディングにより接続するフリップチップボンディング段階と、
前記半導体基板の裏面と前記ベース基板の主面とをワイヤーボンディングにより接続するワイヤーボンディング段階と
を備える実装方法。 In a mounting method of mounting a semiconductor device having a semiconductor substrate on the base substrate in a state where the surface of the semiconductor substrate faces the main surface of the base substrate,
A flip chip bonding step of connecting the surface of the semiconductor substrate and the main surface of the base substrate by flip chip bonding;
A wire bonding step of connecting a back surface of the semiconductor substrate and a main surface of the base substrate by wire bonding.
JP2005320702A 2005-11-04 2005-11-04 Semiconductor device, electronic equipment, and packaging method Withdrawn JP2007129078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005320702A JP2007129078A (en) 2005-11-04 2005-11-04 Semiconductor device, electronic equipment, and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005320702A JP2007129078A (en) 2005-11-04 2005-11-04 Semiconductor device, electronic equipment, and packaging method

Publications (1)

Publication Number Publication Date
JP2007129078A true JP2007129078A (en) 2007-05-24

Family

ID=38151469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005320702A Withdrawn JP2007129078A (en) 2005-11-04 2005-11-04 Semiconductor device, electronic equipment, and packaging method

Country Status (1)

Country Link
JP (1) JP2007129078A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963593B1 (en) 2008-04-11 2010-06-15 한국과학기술원 Stacked chip package including through wafer via and method of manufacturing the same
JP2013538019A (en) * 2010-09-10 2013-10-07 レイセオン カンパニー Monolithic microwave integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963593B1 (en) 2008-04-11 2010-06-15 한국과학기술원 Stacked chip package including through wafer via and method of manufacturing the same
JP2013538019A (en) * 2010-09-10 2013-10-07 レイセオン カンパニー Monolithic microwave integrated circuit

Similar Documents

Publication Publication Date Title
US10404226B2 (en) Power amplifier module
US7247937B2 (en) Mounting pad structure for wire-bonding type lead frame packages
CN110556365B (en) Matching circuit for integrated circuit wafer
EP1675178A2 (en) Connection arrangement for micro lead frame plastic packages
JPH10233404A (en) Semiconductor device
KR100372845B1 (en) Semiconductor Device
JP6615414B1 (en) High frequency amplifier and high frequency amplifier module
JP5550224B2 (en) Semiconductor device
JP2007129078A (en) Semiconductor device, electronic equipment, and packaging method
JP7275177B2 (en) Radio frequency package mounting window frame with edge plating and process for mounting same
JP2010186959A (en) Semiconductor package, and method of fabricating the same
US11289434B2 (en) Semiconductor element and power amplification device
JP4054456B2 (en) High frequency amplifier
JP3580173B2 (en) Flip chip package for high frequency radio
JP2003258001A (en) High-frequency semiconductor device
US7057271B2 (en) Apparatus for connecting an IC terminal to a reference potential
US20010032739A1 (en) Lead-less semiconductor device with improved electrode pattern structure
WO2015162815A1 (en) Semiconductor element and high-frequency amplifier module
JP5720261B2 (en) Electronic circuit and transmission / reception system
JP2007103391A (en) Semiconductor amplifier
JP2004281844A (en) Semiconductor device, semiconductor device manufacturing method, and radio communication apparatus
JP2003282622A (en) Semiconductor device
TWI528507B (en) Chip package structure
JP3494550B2 (en) Semiconductor device
JP2001284490A (en) Grounding structure for high-frequency wave

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090106