JP3494550B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3494550B2
JP3494550B2 JP08995997A JP8995997A JP3494550B2 JP 3494550 B2 JP3494550 B2 JP 3494550B2 JP 08995997 A JP08995997 A JP 08995997A JP 8995997 A JP8995997 A JP 8995997A JP 3494550 B2 JP3494550 B2 JP 3494550B2
Authority
JP
Japan
Prior art keywords
conductor
laid
wiring board
signal line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08995997A
Other languages
Japanese (ja)
Other versions
JPH10270483A (en
Inventor
元大 諏訪
千代士 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP08995997A priority Critical patent/JP3494550B2/en
Publication of JPH10270483A publication Critical patent/JPH10270483A/en
Application granted granted Critical
Publication of JP3494550B2 publication Critical patent/JP3494550B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置、特
に、ノイズ対策技術に関し、例えば、マイクロ波帯域の
高周波数領域で使用される半導体集積回路装置（以下、
ＩＣという。）に利用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a noise countermeasure technique, for example, a semiconductor integrated circuit device (hereinafter referred to as a semiconductor integrated circuit device) used in a high frequency region of a microwave band.
It is called IC. ) Related to effective technology.

【０００２】[0002]

【従来の技術】最近、携帯電話、自動車電話等の移動体
無線機器が広く普及して来ており、これら移動体無線機
器には高性能のＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉ
ｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）が組み込まれている。この種の移動体無線機器は約
１０ＧＨｚ前後のマイクロ波帯域の高周波数領域で動作
するため、これに使用されるＭＭＩＣにおいては低ノイ
ズであること等の理由によりＧａＡｓ半導体ペレット
（以下、ＧａＡｓペレットという。）が使用されてい
る。また、充分な高周波特性を得るために、ＧａＡｓペ
レットは配線基板にフリップ・チップ接続されている。2. Description of the Related Art Recently, mobile wireless devices such as mobile phones and car phones have become widespread, and high-performance MMIC (Monolithic Mi) is used for these mobile wireless devices.
crowave Integrated Circuit
t) is incorporated. Since this type of mobile radio device operates in a high frequency region of a microwave band of about 10 GHz, the MMIC used for this has low noise and the like, so that GaAs semiconductor pellets (hereinafter referred to as GaAs pellets) are used. .) Is used. Also, in order to obtain sufficient high frequency characteristics, the GaAs pellets are flip-chip connected to the wiring board.

【０００３】ところで、特開平７−１４８８２号公報に
は次のような半導体チップ搭載構造体が提案されてい
る。すなわち、半導体チップ搭載構造体は半導体チップ
（以下、半導体ペレットという。）とプリント配線板
（以下、配線基板という。）とを備えており、配線基板
に半導体ペレットがアクティブエリア側を配線基板側に
向けられて機械的かつ電気的に接続されており、前記半
導体ペレットのアクティブエリアと反対側の主面に全面
導体が全体的に被着されているとともに、この全面導体
が前記配線基板に形成されたグランド導体に電気的に接
続されている。By the way, Japanese Patent Laid-Open No. 7-14882 proposes the following semiconductor chip mounting structure. That is, the semiconductor chip mounting structure includes a semiconductor chip (hereinafter referred to as a semiconductor pellet) and a printed wiring board (hereinafter referred to as a wiring board), and the semiconductor pellet on the wiring board has the active area side on the wiring board side. Is directed and mechanically and electrically connected, and a whole surface conductor is entirely attached to the main surface of the semiconductor pellet opposite to the active area, and this whole surface conductor is formed on the wiring board. Electrically connected to the ground conductor.

【０００４】この半導体チップ搭載構造体によれば、例
えば、電磁波のような外部到来形のノイズに対する抵抗
性を高めることができ、外部からのノイズに基づく装置
全体の誤動作の生起が確実に防止することができるとと
もに、装置の設計の自由度を改善することができる。According to this semiconductor chip mounting structure, it is possible to enhance the resistance to externally-arriving noises such as electromagnetic waves, and reliably prevent the malfunction of the entire device due to external noises. In addition, the degree of freedom in designing the device can be improved.

【０００５】[0005]

【発明が解決しようとする課題】しかしながら、前記し
た半導体チップ搭載構造を約１０ＧＨｚ前後の高周波数
領域のＭＭＩＣとして適用した場合においては、約１０
ＧＨｚ前後における入出力間アイソレーション特性が低
下するという問題点があることが、本発明者によって明
らかにされた。However, when the above-described semiconductor chip mounting structure is applied as an MMIC in a high frequency region of about 10 GHz, about 10
The present inventor has clarified that there is a problem that the isolation characteristic between the input and output in the vicinity of GHz is deteriorated.

【０００６】本発明の目的は、高周波数領域における入
出力間アイソレーション特性を高めることができる半導
体装置を提供することにある。An object of the present invention is to provide a semiconductor device which can improve the isolation characteristic between input and output in the high frequency region.

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【０００８】[0008]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The typical ones of the inventions disclosed in the present application will be outlined below.

【０００９】すなわち、第一導体が形成された基板と、
回路が形成された半導体ペレットとを有する半導体装置
であって、前記半導体ペレットは、前記回路が形成され
ている第一主面を前記基板側にして、前記基板の上に配
置され、前記第一主面とは反対側の第二主面の上には第
二導体が形成され、前記第一導体と前記第二導体とは電
気的に接続され、１０ＧＨｚ以上の入出力信号を扱うこ
とができるように構成されていることを特徴とする。ま
た、配線基板の一主面に半導体ペレットがアクティブエ
リア側を前記配線基板側に向けて機械的かつ電気的に接
続されており、前記配線基板の一主面における前記半導
体ペレットの一方の対辺の両側領域に入力信号線と出力
信号線とがそれぞれ敷設され、前記配線基板の一主面に
おける前記半導体ペレットの他方の対辺の両側領域に電
源導体が敷設されている半導体装置であって、前記半導
体ペレットの前記アクティブエリアと反対側の主面に導
体が被着されており、前記導体は、前記配線基板におけ
る入力信号線敷設領域に敷設されたグランド導体、およ
び、前記配線基板における両電源導体敷設領域のそれぞ
れに敷設された各グランド導体、に電気的に接続されて
いることを特徴とする。That is, a substrate on which the first conductor is formed,
Semiconductor device having a semiconductor pellet on which a circuit is formed
In the semiconductor pellet, the circuit is formed.
Is placed on the substrate with the first main surface facing the substrate.
Is placed on the second main surface opposite to the first main surface.
Two conductors are formed, and the first conductor and the second conductor are electrically conductive.
Be connected electrically and handle input / output signals of 10 GHz or more
It is characterized in that it is configured so that Well
And the semiconductor pellet on one main surface of the wiring substrate are mechanically and electrically connected towards the active area side to the wiring board side, of one of opposite sides of the semiconductor pellet in one main surface of the wiring substrate an input signal line and output signal line is laid on both sides regions, the power conductors on both sides regions of the other of opposite sides of the semiconductor pellet in one main surface of the wiring board is a semiconductor device which is laid set, wherein said active area opposite major surface guide <br/> of the semiconductor pellet are deposited, said conductor, laid down by the ground conductor to the input signal line laying region of the wiring board, Oyo
Beauty, characterized in that each ground conductor laid in each of the two power conductors laid area in the wiring board, the are electrically connected.

【００１０】ここで、約１０ＧＨｚ前後の高周波数領域
における入出力間アイソレーション特性はペレットの全
面導体を配線基板のグランド導体に接続する位置に強く
依存することが、本発明者の実験によって究明された。
そして、半導体ペレットのアクティブエリアと反対側の
主面に全体的に被着された全面導体が、配線基板におけ
る入力信号線敷設領域に敷設されたグランド導体と、前
記配線基板における両電源導体敷設領域のそれぞれに敷
設された各グランド導体との３方向において電気的に接
続されていると、入出力間アイソレーション特性が最も
良好になることが実験によって実証された。It has been clarified by experiments by the present inventor that the isolation characteristic between input and output in a high frequency region of about 10 GHz strongly depends on the position where the whole surface conductor of the pellet is connected to the ground conductor of the wiring board. It was
Then, a full conductor, which is wholly deposited on the main surface of the semiconductor pellet on the side opposite to the active area, is a ground conductor laid in the input signal line laying region of the wiring board and both power supply conductor laying areas of the wiring board. It has been proved by an experiment that the isolation characteristics between the input and the output become the best when electrically connected in three directions to the ground conductors laid on each of the.

【００１１】[0011]

【発明の実施の形態】図１は本発明の一実施形態である
ＭＭＩＣの主要部を示しており、（ａ）は平面図、
（ｂ）は（ａ）のｂ−ｂ線に沿う断面図である。図２
（ａ）は全体を示す正面断面図であり、図２（ｂ）は効
果を示す線図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a main part of an MMIC which is an embodiment of the present invention, (a) is a plan view,
(B) is sectional drawing which follows the bb line | wire of (a). Figure 2
2A is a front sectional view showing the whole, and FIG. 2B is a diagram showing the effect.

【００１２】本実施形態において、本発明に係る半導体
装置は、ＭＭＩＣ（以下、ＩＣという。）１０として構
成されている。ＩＣ１０は機能的には移動体無線機器に
使用される約１０ＧＨｚの高周波数領域用の増幅器とし
て構成されており、構造的には気密封止パッケージ（以
下、パッケージという。）に構成されている。すなわ
ち、ＩＣ１０はアクティブエリアに高周波数領域用の増
幅器（図示せず）が作り込まれた半導体ペレット（以
下、ペレットという。）１１と、このペレット１１を封
止したパッケージ２０とを備えている。In this embodiment, the semiconductor device according to the present invention is configured as an MMIC (hereinafter referred to as IC) 10. The IC 10 is functionally configured as an amplifier for a high frequency region of about 10 GHz used in mobile radio equipment, and is structurally configured in a hermetically sealed package (hereinafter referred to as a package). That is, the IC 10 includes a semiconductor pellet (hereinafter, referred to as a pellet) 11 in which an amplifier (not shown) for a high frequency region is formed in an active area, and a package 20 in which the pellet 11 is sealed.

【００１３】ペレット１１はＧａＡｓ半導体基板（ウエ
ハ）が使用されて、略正方形の小さい平板形状に形成さ
れている。ペレット１１における増幅器が作り込まれた
アクティブエリアと反対側の主面である上面には、全面
導体１２が全体的に被着されている。全面導体１２はタ
ングステンやニッケル、金、銅およびクロム等の導電性
材料を蒸着法やめっき法等により形成されており、その
表面には後述するワイヤボンディングを可能にするため
の表面処理が適宜に実施されている。ペレット１１にお
けるアクティブエリア側の主面の周辺部には電極パッド
１３が複数個、環状に配置されて形成されている。各電
極パッド１３は後記する各ボンディングパッドとの間に
各バンプ電極１４をそれぞれ形成されることにより機械
的かつ電気的に接続されるようになっている。The pellet 11 is made of a GaAs semiconductor substrate (wafer) and is formed in a small flat plate having a substantially square shape. A full-face conductor 12 is wholly deposited on the upper surface, which is the main surface of the pellet 11 opposite to the active area in which the amplifier is formed. The full-face conductor 12 is formed of a conductive material such as tungsten, nickel, gold, copper, and chromium by a vapor deposition method, a plating method, or the like, and the surface thereof is appropriately subjected to a surface treatment to enable wire bonding described later. It has been implemented. A plurality of electrode pads 13 are annularly arranged and formed on the periphery of the main surface of the pellet 11 on the active area side. Each electrode pad 13 is mechanically and electrically connected by forming a bump electrode 14 between each electrode pad 13 and each bonding pad described later.

【００１４】パッケージ２０は複数本のアウタリード
（外部リード）２１と封止体２２とを備えており、封止
体２２は配線基板の本体であるベース２３とキャップ２
４とによって構築されている。配線基板の本体であるベ
ース２３はアルミナやムライトおよび窒化アルミニウム
等の絶縁性を有するセラミック材料が使用されて略正方
形の平盤形状に形成されている。キャップ２４は側壁部
材２５と天井部材２６とを備えており、側壁部材２５は
ベース２３と同一の材料を使用されて外径がベース２３
よりも若干大きめの略正方形の枠形状に形成されてお
り、ベース２３の上に同心的に配されて一体的に焼成さ
れている。キャップ２４の天井部材２６は金めっき被膜
を被着された４２アロイ等の金属板によって側壁部材２
５の外径と略等しい略正方形の板形状に形成されてお
り、ペレット１１がベース２３の上に実装された後に側
壁部材２５の上面に被せられて、ろう材層（図示せず）
によって固着されるようになっている。The package 20 includes a plurality of outer leads (external leads) 21 and a sealing body 22, and the sealing body 22 is a base 23 which is a main body of a wiring board and a cap 2.
It is built by 4 and. The base 23, which is the main body of the wiring board, is made of a ceramic material having an insulating property, such as alumina, mullite, or aluminum nitride, and is formed into a substantially square flat plate shape. The cap 24 includes a side wall member 25 and a ceiling member 26. The side wall member 25 is made of the same material as the base 23 and has an outer diameter of the base 23.
It is formed in a substantially square frame shape slightly larger than that, is concentrically arranged on the base 23, and is integrally fired. The ceiling member 26 of the cap 24 is made of a metal plate such as a 42 alloy coated with a gold plating film.
5 is formed in a substantially square plate shape substantially equal to the outer diameter of 5, and the pellet 11 is mounted on the base 23 and then covered on the upper surface of the side wall member 25 to form a brazing material layer (not shown).
It is fixed by.

【００１５】側壁部材２５のベース２３との合わせ面で
ある下面にはアウタリード２１が複数本、四辺において
互いに間隔を置かれて各辺に直交するように配されて固
着されている。アウタリード２１は４２アロイやコバー
ル等の導電性材料を使用されて矩形の板形状に形成され
ている。A plurality of outer leads 21 are arranged on the lower surface of the side wall member 25, which is a mating surface with the base 23, and are arranged so as to be orthogonal to each side at intervals on the four sides. The outer lead 21 is formed in a rectangular plate shape by using a conductive material such as 42 alloy or Kovar.

【００１６】封止体２２のベース２３は配線基板３０の
本体３１を実質的に構築している。すなわち、ベース２
３によって構築された配線基板３０の本体（以下、本体
という。）３１の下面（上下および前後左右は図１を基
準とする。）には、電源導体の一方であるグランド導体
を構成するグランド端子３２が、タングステンやニッケ
ル、金、銅およびクロム等の導電性材料を蒸着法やめっ
き法等により略全面にわたって被着されて形成されてい
る。グランド端子３２はこのＩＣ１０が実装される実装
ボード（図示せず）におけるランド等に接合されて、安
定したグランド電位を維持するように設定されている。The base 23 of the encapsulant 22 substantially constructs the main body 31 of the wiring board 30. That is, base 2
The lower surface (upper, lower, front, back, left, and right are based on FIG. 1) of the main body (hereinafter referred to as the main body) 31 of the wiring board 30 constructed by 3 is a ground terminal that constitutes one of the power conductors. 32 is formed by depositing a conductive material such as tungsten, nickel, gold, copper and chromium over substantially the entire surface by a vapor deposition method, a plating method or the like. The ground terminal 32 is bonded to a land or the like on a mounting board (not shown) on which the IC 10 is mounted, and is set so as to maintain a stable ground potential.

【００１７】本体３１のグランド端子３２と反対側の主
面である上面の中央部には、ペレット１１を実装するた
めの実装部３３が、ペレット１１の外形に対応する略正
方形形状に設定されており、実装部３３の周辺部にはバ
ンプ電極１４を機械的かつ電気的に接続するためのボン
ディングパッド３４が複数個、互いに間隔を置いた状態
で環状に配置されて形成されている。A mounting portion 33 for mounting the pellet 11 is set in a central portion of an upper surface, which is a main surface on the side opposite to the ground terminal 32 of the main body 31, and has a substantially square shape corresponding to the outer shape of the pellet 11. In addition, a plurality of bonding pads 34 for mechanically and electrically connecting the bump electrodes 14 are formed in a peripheral portion of the mounting portion 33 in an annular shape in a state of being spaced from each other.

【００１８】本体３１の上面における前半側の中央部に
はペレット１１に入力信号を送信するための入力信号線
３５が２本、左右対称形の放射状にそれぞれ配線されて
おり、本体３１の上面における後半側の中央部にはペレ
ット１１から出力信号を取り出すための出力信号線３６
が２本、左右対称形の放射状にそれぞれ配線されてい
る。かつまた、両入力信号線３５、３５と両出力信号線
３６、３６とは互いに前後対称形になるようにそれぞれ
配線されている。入力信号線３５および出力信号線３６
はいずれも、通常のＩＣの取り扱う周波数に比べれて高
周波数領域であるマイクロ波帯域の信号を伝送するもの
として構成されている。入力信号線３５および出力信号
線３６の各内側端部には各ボンディングパッド３４がそ
れぞれ一体的に形成されており、入力信号線３５および
出力信号線３６の各外側端部には各アウタリード２１が
それぞれ電気的に接続されている。Two input signal lines 35 for transmitting an input signal to the pellet 11 are laid out in a symmetrical pattern radially at the center of the upper half of the upper surface of the main body 31. An output signal line 36 for extracting an output signal from the pellet 11 is provided at the center of the second half.
Are wired in a bilaterally symmetrical and radial pattern. Moreover, the both input signal lines 35, 35 and the both output signal lines 36, 36 are wired so as to be symmetrical with respect to each other. Input signal line 35 and output signal line 36
Each of them is configured to transmit a signal in the microwave band, which is a high frequency region compared to the frequency handled by a normal IC. Bonding pads 34 are integrally formed on the inner end portions of the input signal line 35 and the output signal line 36, respectively, and the outer leads 21 are formed on the outer end portions of the input signal line 35 and the output signal line 36, respectively. Each is electrically connected.

【００１９】両入力信号線３５、３５の両脇には入力側
コプレーナ配線３７が複数本、それぞれ放射状に配線さ
れており、両出力信号線３６、３６の両脇には出力側コ
プレーナ配線３８が複数本、それぞれ放射状に配線され
ている。入力側コプレーナ配線３７および出力側コプレ
ーナ配線３８はいずれも、スルーホール導体３９によっ
てグランド端子３２に電気的に接続されている。A plurality of input side coplanar wirings 37 are radially arranged on both sides of both input signal lines 35, 35, and an output side coplanar wiring 38 is arranged on both sides of both output signal lines 36, 36. A plurality of wires are laid out radially. Both the input side coplanar wiring 37 and the output side coplanar wiring 38 are electrically connected to the ground terminal 32 by the through-hole conductor 39.

【００２０】本体３１の上面における左側部分および右
側部分には電源導体の他方である駆動電源導体（以下、
電源導体という。）４０が複数本宛（図示例では２本
宛）、左右対称形の放射状にそれぞれ配線されている。
各電源導体４０の内側端部には各ボンディングパッド３
４がそれぞれ一体的に形成されており、各電源導体４０
の外側端部には各アウタリード２１がそれぞれ電気的に
接続されている。ちなみに、各電源導体４０において各
アウタリード２１は複数本宛が配置されている。On the left side and the right side of the upper surface of the main body 31, there are drive power source conductors (hereinafter,
It is called a power conductor. ) 40 are wired in a plurality of lines (two lines in the illustrated example) and are laid out radially symmetrically.
Each bonding pad 3 is provided on the inner end of each power conductor 40.
4 are integrally formed, and each power conductor 40
Each outer lead 21 is electrically connected to the outer end portion of the. Incidentally, in each power supply conductor 40, a plurality of outer leads 21 are arranged.

【００２１】各電源導体４０における実装部３３の近傍
には、長方形に形成された絶縁部４１が半径方向である
左右方向に長く延在するようにそれぞれ開設されてお
り、各絶縁部４１の内部には小さめに相似するグランド
導体４２がそれぞれ相似形に配線されている。各グラン
ド導体４２はグランド端子３２に本体３１の内部に形成
されたスルーホール導体４３によってそれぞれ電気的に
接続されている。In the vicinity of the mounting portion 33 of each power supply conductor 40, a rectangular insulating portion 41 is provided so as to extend long in the left-right direction, which is the radial direction, and inside each insulating portion 41. The ground conductors 42 that are similar to each other are wired in a similar shape. Each ground conductor 42 is electrically connected to the ground terminal 32 by a through-hole conductor 43 formed inside the main body 31.

【００２２】ちなみに、ボンディングパッド３４、入力
信号線３５、出力信号線３６、入力側コプレーナ配線３
７、出力側コプレーナ配線３８、電源導体４０およびグ
ランド導体４２は、銅やタングステン等の導電性材料が
スクリーン印刷法やめっき法および蒸着法等の被着手段
によって被着かつパターニングされて形成されている。
ボンディングパッド３４の表面には後記するバンプ電極
の結合等の必要に応じるために、めっき処理等の表面処
理が適宜に実施されている。Incidentally, the bonding pad 34, the input signal line 35, the output signal line 36, and the input side coplanar wiring 3
7. The output-side coplanar wiring 38, the power supply conductor 40, and the ground conductor 42 are formed by depositing and patterning a conductive material such as copper or tungsten by a depositing means such as a screen printing method, a plating method, or a vapor deposition method. There is.
A surface treatment such as a plating treatment is appropriately performed on the surface of the bonding pad 34 in order to meet the needs such as bonding of bump electrodes described later.

【００２３】ペレット１１は本体３１の実装部３３にア
クティブエリア側を下向き（所謂フエイス・ダウン）に
配置された状態で対向されて、アクティブエリア側の主
面における周辺部に環状に配置された各電極パッド１３
と各ボンディングパッド３４との間に各バンプ電極１４
をそれぞれ形成されることにより機械的かつ電気的に接
続されている。各バンプ電極１４は各電極パッド１３と
各ボンディングパッド３４とを電気的に接続した状態に
なるため、ペレット１１の増幅器は各電源導体４０、入
力信号線３５および出力信号線３６にそれぞれ電気的に
接続された状態になっている。したがって、ペレット１
１の増幅器は電源導体４０、入力信号線３５および出力
信号線３６を介して各アウタリード２１にそれぞれ電気
的に引き出されるようになっている。The pellets 11 are opposed to the mounting portion 33 of the main body 31 with the active area side facing downward (so-called face down), and are arranged annularly on the periphery of the main surface on the active area side. Electrode pad 13
And the bump electrode 14 between the bonding pad 34 and the bonding pad 34.
Are formed respectively to be mechanically and electrically connected. Since each bump electrode 14 is in a state in which each electrode pad 13 and each bonding pad 34 are electrically connected, the amplifier of the pellet 11 is electrically connected to each power supply conductor 40, input signal line 35 and output signal line 36. It is connected. Therefore, pellet 1
The first amplifier is electrically drawn to each outer lead 21 via the power supply conductor 40, the input signal line 35, and the output signal line 36.

【００２４】本実施形態において、左右のグランド導体
４２、４２とペレット１１の全面導体１２との間にはワ
イヤ４４が複数本宛（図示例では３本宛）、それぞれワ
イヤボンディングによって橋絡されている。各グランド
導体４２において複数本のワイヤ４４のボンディング部
群は、左右方向に細長く形成されたグランド導体４２の
長手方向に一列に整列されている。また、３本の入力側
コプレーナ配線３７とペレット１１の全面導体１２との
間にもワイヤ４４が複数本宛（図示例では３本宛）、そ
れぞれワイヤボンディングによって橋絡されている。各
入力側コプレーナ配線３７において複数本のワイヤ４４
のボンディング部群は、ペレット１１の可及的に最寄り
の位置に配置されて径方向と平行方向である左右方向に
一列に整列されている。In the present embodiment, a plurality of wires 44 (three in the illustrated example) are provided between the left and right ground conductors 42, 42 and the entire surface conductor 12 of the pellet 11 and are bridged by wire bonding. There is. In each ground conductor 42, the bonding portion group of the plurality of wires 44 is arranged in a line in the longitudinal direction of the ground conductor 42 which is elongated in the left-right direction. Further, a plurality of wires 44 (three in the illustrated example) are also bridged between the three input-side coplanar wirings 37 and the entire surface conductor 12 of the pellet 11 by wire bonding. Each input side coplanar wiring 37 has a plurality of wires 44.
The bonding portion group is disposed at a position as close to the pellet 11 as possible and aligned in a row in the left-right direction which is a direction parallel to the radial direction.

【００２５】ペレット１１の全面導体１２はワイヤ４４
群、グランド導体４２群およびスルーホール導体４３群
によってグランド端子３２と電気的に接続した状態にな
るため、ペレット１１の増幅器はグランド端子３２によ
ってグランドされた状態になっている。したがって、ペ
レット１１の増幅器は電源導体４０、入力信号線３５お
よび出力信号線３６を介して接続された各アウタリード
２１と、グランド端子３２との間に電気的に介設された
状態になっている。The entire surface conductor 12 of the pellet 11 is the wire 44.
Since the group, the ground conductors 42, and the through-hole conductors 43 are electrically connected to the ground terminal 32, the amplifier of the pellet 11 is grounded by the ground terminal 32. Therefore, the amplifier of the pellet 11 is electrically interposed between the ground terminal 32 and each outer lead 21 connected via the power supply conductor 40, the input signal line 35, and the output signal line 36. .

【００２６】次に作用を説明する。アウタリード２１に
よって入力信号線３５に入力された信号は、ボンディン
グパッド３４からペレット１１にバンプ電極１４および
電極パッド１３を通じて入力される。この際、例えば、
配線基板３０の左側部分に配設された入力のための電源
導体４０およびグランド導体４２によって電力がペレッ
ト１１の入力処理用領域に安定的かつ専用的に供給され
る。Next, the operation will be described. The signal input to the input signal line 35 by the outer lead 21 is input from the bonding pad 34 to the pellet 11 through the bump electrode 14 and the electrode pad 13. At this time, for example,
Electric power is stably and exclusively supplied to the input processing region of the pellet 11 by the power supply conductor 40 and the ground conductor 42 for input disposed on the left side portion of the wiring board 30.

【００２７】入力信号に対応するペレット１１からの出
力信号は出力信号線３６に、電極パッド１３からバンプ
電極１４およびボンディングパッド３４を通じて出力さ
れ、出力信号線３６によってアウタリード２１に伝送さ
れる。この際、配線基板３０の右側部分に配設された出
力のための電源導体４０およびグランド導体４２によっ
て電力がペレット１１の出力処理用領域に安定的かつ専
用的に供給される。The output signal from the pellet 11 corresponding to the input signal is output to the output signal line 36 from the electrode pad 13 through the bump electrode 14 and the bonding pad 34, and is transmitted to the outer lead 21 by the output signal line 36. At this time, electric power is stably and exclusively supplied to the output processing region of the pellet 11 by the power supply conductor 40 and the ground conductor 42 for output disposed on the right side portion of the wiring board 30.

【００２８】ところで、高周波数領域用の増幅器におい
ては、入出力間アイソレーション特性にノイズ（ピー
ク）が発生する。図２（ｂ）は本実施形態に係るＩＣ１
０における入出力間アイソレーション特性を示す線図で
ある。図２（ｂ）によれば、本実施形態に係るＩＣ１０
においては、１０〜１２ＧＨｚに特性上支障の無い緩や
かなピークが発生するもののそれ以外にはピークが発生
しないことが理解される。By the way, in the amplifier for the high frequency region, noise (peak) occurs in the isolation characteristic between the input and the output. FIG. 2B shows the IC1 according to this embodiment.
FIG. 6 is a diagram showing an isolation characteristic between input and output at 0. According to FIG. 2B, the IC 10 according to the present embodiment
In Fig. 1, it is understood that although a gentle peak that does not affect the characteristics is generated at 10 to 12 GHz, no other peak is generated.

【００２９】図３〜図６は本実施形態に係るＩＣ１０の
効果を明らかにするための比較例であり、各線図は図２
（ｂ）の線図と同一の条件下において実験によって求め
た特性である。3 to 6 are comparative examples for clarifying the effect of the IC 10 according to the present embodiment, and each diagram is shown in FIG.
The characteristics are obtained by experiments under the same conditions as the diagram (b).

【００３０】図３は入力側コプレーナ配線３７および出
力側コプレーナ配線３８とペレット１１の全面導体１２
との間にワイヤ４４が橋絡された場合を示しており、こ
の場合には、８ＧＨｚ付近および１１ＧＨｚ付近に特性
上支障になる鋭いピークが見られる。FIG. 3 shows the input side coplanar wiring 37, the output side coplanar wiring 38 and the entire surface conductor 12 of the pellet 11.
2 shows a case where the wire 44 is bridged between the two lines, and in this case, sharp peaks that hinder the characteristics are seen near 8 GHz and around 11 GHz.

【００３１】図４は入力側コプレーナ配線３７とペレッ
ト１１の全面導体１２との間にワイヤ４４が橋絡された
場合を示しており、この場合には、８ＧＨｚ付近にピー
クが見られないものの１１ＧＨｚ付近に特性上支障にな
る鋭いピークが見られる。FIG. 4 shows a case where the wire 44 is bridged between the input side coplanar wiring 37 and the entire surface conductor 12 of the pellet 11. In this case, a peak is not seen near 8 GHz, but 11 GHz. There are sharp peaks in the vicinity that hinder the characteristics.

【００３２】図５は左右のグランド導体４２、４２とペ
レット１１の全面導体１２との間にワイヤ４４が橋絡さ
れた場合を示しており、この場合には、８ＧＨｚ付近に
ピークが見られないものの１１ＧＨｚ付近に特性上支障
になる鋭いピークが見られる。FIG. 5 shows a case in which the wire 44 is bridged between the left and right ground conductors 42, 42 and the entire surface conductor 12 of the pellet 11. In this case, no peak is seen near 8 GHz. However, there is a sharp peak around 11 GHz that hinders the characteristics.

【００３３】図６は左右のグランド導体４２、４２およ
び出力側コプレーナ配線３８とペレット１１の全面導体
１２との間にワイヤ４４が橋絡された場合を示してお
り、この場合には、８ＧＨｚ付近にピークが見られない
ものの１１ＧＨｚ付近に特性上支障になる鋭いピークが
見られる。FIG. 6 shows a case where a wire 44 is bridged between the left and right ground conductors 42, 42 and the output side coplanar wiring 38 and the entire surface conductor 12 of the pellet 11, and in this case, around 8 GHz. Although a peak is not seen at 1, a sharp peak near 11 GHz is found which hinders the characteristics.

【００３４】前記実施形態によれば次の効果が得られ
る。 （１） 入力側コプレーナ配線３７および左右のグラン
ド導体４２、４２とペレット１１の全面導体１２との間
にワイヤ４４を橋絡することにより、入出力間アイソレ
ーション特性のピークの発生を防止することができるた
め、マイクロ波帯域の高周波数領域における入出力間ア
イソレーション特性を高めることができる。According to the above embodiment, the following effects can be obtained. (1) By preventing the peak of the input-output isolation characteristic from occurring by bridging the wire 44 between the input side coplanar wiring 37 and the left and right ground conductors 42, 42 and the entire surface conductor 12 of the pellet 11. Therefore, the isolation characteristic between the input and the output in the high frequency region of the microwave band can be improved.

【００３５】（２） 左右の電源導体４０、４０の内部
に左右のグランド導体４２、４２を配設することによ
り、全面導体１２との間に橋絡するワイヤ４４の長さを
短くすることができるため、寄生インダクタンスの増加
を抑制することができる。(2) By arranging the left and right ground conductors 42, 42 inside the left and right power supply conductors 40, 40, it is possible to shorten the length of the wire 44 bridging with the entire surface conductor 12. Therefore, the increase in parasitic inductance can be suppressed.

【００３６】（３） 隣合う入力信号線３５、３５およ
び隣合う出力信号線３６、３６の各両脇に入力側コプレ
ーナ配線３７および出力側コプレーナ配線３８をそれぞ
れ敷設することにより、隣合う高周波伝送線である入力
信号線３５、３５および出力信号線３６、３６間の電磁
的結合によって生じるクロストーク・ノイズを抑止ない
し抑制することができるため、ＩＣ１０の伝送特性を高
めることができる。(3) By arranging the input side coplanar wiring 37 and the output side coplanar wiring 38 on both sides of the adjacent input signal lines 35, 35 and the adjacent output signal lines 36, 36, respectively, the adjacent high frequency transmission is performed. Since crosstalk noise caused by electromagnetic coupling between the input signal lines 35 and 35 and the output signal lines 36 and 36, which are lines, can be suppressed or suppressed, the transmission characteristics of the IC 10 can be improved.

【００３７】図７（ａ）は本発明の実施形態２であるＭ
ＭＩＣの主要部を示す平面図であり、（ｂ）は効果を示
す線図である。図８はその比較例を示しており、（ａ）
は平面図であり、（ｂ）は線図である。FIG. 7A shows the second embodiment of the present invention M
It is a top view which shows the principal part of MIC, (b) is a diagram which shows an effect. FIG. 8 shows a comparative example, (a)
Is a plan view and (b) is a diagram.

【００３８】本実施形態２が前記実施形態１と異なる点
は、ペレット１１の全面導体１２と各出力側コプレーナ
配線３８との間にもワイヤ４４が橋絡されている点にあ
る。本実施形態２においても、図７（ｂ）に示されてい
るように、１０〜１２ＧＨｚに特性上支障の無い緩やか
なピークが発生するもののそれ以外にはピークが発生し
ないことが理解される。つまり、本実施形態２において
も、前記実施形態１と同様の効果が得られる。The second embodiment is different from the first embodiment in that the wire 44 is also bridged between the whole surface conductor 12 of the pellet 11 and each output side coplanar wiring 38. In the second embodiment as well, as shown in FIG. 7B, it is understood that a gentle peak that does not affect the characteristics is generated at 10 to 12 GHz, but no other peak is generated. That is, also in the second embodiment, the same effect as in the first embodiment can be obtained.

【００３９】図８は前後方向（ペレット１１の辺と平行
方向）に長いグランド導体４２Ａに複数本のワイヤ４４
が互いに平行に並べられてペレット１１の全面導体１２
との間に橋絡された場合を示しており、この場合には、
８ＧＨｚ付近にピークが見られないものの１１ＧＨｚ付
近に特性上支障になる鋭いピークが見られる。したがっ
て、左右の電源導体４０、４０側にそれぞれ配置するグ
ランド導体は、左右方向に長く敷設することが望まし
い。In FIG. 8, a plurality of wires 44 are attached to a ground conductor 42A which is long in the front-rear direction (parallel to the sides of the pellet 11).
Are arranged in parallel with each other, and the whole surface conductor 12 of the pellet 11 is
It shows the case of being bridged between and, in this case,
Although a peak is not seen near 8 GHz, a sharp peak that hinders the characteristics is seen near 11 GHz. Therefore, it is desirable that the ground conductors arranged on the left and right power supply conductors 40, 40 are laid long in the left-right direction.

【００４０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【００４１】ペレットの全面導体に接続される電源導体
側のグランド導体は、電源導体の内部に敷設するに限ら
ず、電源導体の脇に敷設してもよい。The ground conductor on the side of the power supply conductor, which is connected to the entire surface conductor of the pellet, is not limited to being laid inside the power supply conductor, but may be laid on the side of the power supply conductor.

【００４２】ペレットの全面導体に接続される入力信号
線および出力信号線側のグランド導体は、コプレーナ配
線に設定するに限らず、グランド端子に接続されたグラ
ンド導体に設定してもよい。The ground conductors on the input signal line and output signal line sides connected to the entire conductor of the pellet are not limited to the coplanar wirings, but may be the ground conductors connected to the ground terminals.

【００４３】ペレットの全面導体との接続に使用するワ
イヤの本数は、３本宛に限られないことは云うまでもな
い。Needless to say, the number of wires used to connect the pellets to the entire conductor is not limited to three.

【００４４】ペレットはＧａＡｓ半導体によって構成す
るに限らず、その他の化合物半導体およびシリコン等の
半導体によって構成してもよい。The pellet is not limited to be made of a GaAs semiconductor, but may be made of other compound semiconductors and semiconductors such as silicon.

【００４５】パッケージの構造は前記実施形態に限定さ
れないし、気密封止パッケージに限らず、樹脂封止パッ
ケージに構成してもよい。The structure of the package is not limited to the above-described embodiment, and the package is not limited to the hermetically sealed package but may be a resin sealed package.

【００４６】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である高周波
領域で使用される増幅器に適用した場合について説明し
たが、それに限定されるものではなく、通信機器や光通
信に使用される高周波数信号処理用ＩＣや、スーパーコ
ンピュータ等に使用される超高速処理用のＩＣに適用す
ることができる。In the above description, the case where the invention made by the present inventor is mainly applied to the amplifier used in the high frequency region which is the background field of application has been described, but the invention is not limited to this. It can be applied to high frequency signal processing ICs used in devices and optical communications, and ultra high speed processing ICs used in supercomputers and the like.

【００４７】[0047]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【００４８】すなわち、本願の発明の構成によれば、入
出力間アイソレーション特性のピークの発生を防止する
ことができるため、マイクロ波帯域の高周波数領域にお
ける入出力間アイソレーション特性を高めることができ
る。 That is, according to the configuration of the invention of the present application, it is possible to prevent the peak of the isolation characteristic between the input and the output, so that the isolation characteristic between the input and the output in the high frequency region of the microwave band can be improved. it can.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施形態であるＭＭＩＣの主要部を
示しており、（ａ）は平面図、（ｂ）は（ａ）のｂ−ｂ
線に沿う断面図である。FIG. 1 shows a main part of an MMIC which is an embodiment of the present invention, in which (a) is a plan view and (b) is bb of (a).
It is sectional drawing which follows the line.

【図２】（ａ）は全体を示す正面断面図であり、（ｂ）
は効果を示す線図である。FIG. 2A is a front sectional view showing the whole, and FIG.
Is a diagram showing the effect.

【図３】効果を明らかにするための比較例１を示してお
り、（ａ）は平面図、（ｂ）は線図である。3A and 3B show Comparative Example 1 for clarifying the effect, where FIG. 3A is a plan view and FIG. 3B is a diagram.

【図４】効果を明らかにするための比較例２を示してお
り、（ａ）は平面図、（ｂ）は線図である。4A and 4B show Comparative Example 2 for clarifying the effect, where FIG. 4A is a plan view and FIG. 4B is a diagram.

【図５】効果を明らかにするための比較例３を示してお
り、（ａ）は平面図、（ｂ）は線図である。5A and 5B show Comparative Example 3 for clarifying the effect, where FIG. 5A is a plan view and FIG. 5B is a diagram.

【図６】効果を明らかにするための比較例４を示してお
り、（ａ）は平面図、（ｂ）は線図である。6A and 6B show Comparative Example 4 for clarifying the effect, where FIG. 6A is a plan view and FIG. 6B is a diagram.

【図７】（ａ）は本発明の実施形態２であるＭＭＩＣの
主要部を示す平面図、（ｂ）は効果を示す線図である。FIG. 7A is a plan view showing a main part of an MMIC which is Embodiment 2 of the present invention, and FIG. 7B is a diagram showing the effect.

【図８】効果を明らかにするための比較例を示してお
り、（ａ）は平面図、（ｂ）は線図である。FIG. 8 shows a comparative example for clarifying the effect, where (a) is a plan view and (b) is a diagram.

【符号の説明】[Explanation of symbols]

１０…ＭＭＩＣ（半導体装置）、１１…ペレット（半導
体ペレット）、１２…全面導体、１３…電極パッド、１
４…バンプ電極、２０…気密封止パッケージ、２１…ア
ウタリード、２２…封止体、２３…ベース（配線基板の
本体）、２４…キャップ、２５…側壁部材、２６…天井
部材、３０…配線基板、３１…配線基板の本体、３２…
グランド端子、３３…実装部、３４…ボンディングパッ
ド、３５…入力信号線、３６…出力信号線、３７…入力
側コプレーナ配線、３８…出力側コプレーナ配線、３９
…スルーホール導体、４０…駆動電源導体（電源導
体）、４１…絶縁部、４２…グランド導体、４３…スル
ーホール導体、４４…ワイヤ。10 ... MMIC (semiconductor device), 11 ... Pellet (semiconductor pellet), 12 ... Whole conductor, 13 ... Electrode pad, 1
4 ... Bump electrodes, 20 ... Hermetically sealed package, 21 ... Outer leads, 22 ... Sealing body, 23 ... Base (main body of wiring board), 24 ... Cap, 25 ... Side wall member, 26 ... Ceiling member, 30 ... Wiring board , 31 ... Wiring board main body, 32 ...
Ground terminal, 33 ... Mounting portion, 34 ... Bonding pad, 35 ... Input signal line, 36 ... Output signal line, 37 ... Input side coplanar wiring, 38 ... Output side coplanar wiring, 39
... through-hole conductor, 40 ... drive power supply conductor (power supply conductor), 41 ... insulating part, 42 ... ground conductor, 43 ... through-hole conductor, 44 ... wire.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−120302（ＪＰ，Ａ) 特開 平２−114551（ＪＰ，Ａ) 特開 平２−288252（ＪＰ，Ａ) 実開 平５−25734（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 21/60 311 H01L 23/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-120302 (JP, A) JP-A-2-114551 (JP, A) JP-A-2-288252 (JP, A) Actual Kaihei 5- 25734 (JP, U) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/60 301 H01L 21/60 311 H01L 23/12

Claims (9)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 配線基板の一主面に半導体ペレットがア
クティブエリア側を前記配線基板側に向けて機械的かつ
電気的に接続されており、前記配線基板の一主面におけ
る前記半導体ペレットの一方の対辺の両側領域に入力信
号線と出力信号線とがそれぞれ敷設され、前記配線基板
の一主面における前記半導体ペレットの他方の対辺の両
側領域に電源導体が敷設されている半導体装置であっ
て、 前記半導体ペレットの前記アクティブエリアと反対側の
主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
に敷設されたグランド導体、および、前記配線基板にお
ける両電源導体敷設領域のそれぞれに敷設された各グラ
ンド導体に電気的に接続されており、 前記入力信号線敷設領域に敷設されたグランド導体は、
前記入力信号線の脇に敷設された入力側コプレーナ配線
である ことを特徴とする半導体装置。1. A semiconductor pellet is mechanically and electrically connected to one main surface of a wiring board with the active area side facing the wiring board side, and one of the semiconductor pellets on the one main surface of the wiring board. A semiconductor device in which an input signal line and an output signal line are respectively laid in both side regions of the opposite side, and a power supply conductor is laid in both side regions of the other opposite side of the semiconductor pellet on the one main surface of the wiring board. A conductor is deposited on the main surface of the semiconductor pellet opposite to the active area, the conductor being a ground conductor laid in the input signal line laying region of the wiring board, and both of the wiring board. power conductors laid are electrically connected to each ground conductor laid in each region, the ground conductor laid in said input signal line laying area,
Input side coplanar wiring laid next to the input signal line
Wherein a is. 【請求項２】 配線基板の一主面に半導体ペレットがア
クティブエリア側を前記配線基板側に向けて機械的かつ
電気的に接続されており、前記配線基板の一主面におけ
る前記半導体ペレットの一方の対辺の両側領域に入力信
号線と出力信号線とがそれぞれ敷設され、前記配線基板
の一主面における前記半導体ペレットの他方の対辺の両
側領域に電源導体が敷設されている半導体装置であっ
て、 前記半導体ペレットの前記アクティブエリアと反対側の
主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
に敷設されたグランド導体、および、前記配線基板にお
ける両電源導体敷設領域のそれぞれに敷設された各グラ
ンド導体に電気的に接続されており、 前記電源導体敷設領域に敷設されたグランド導体は、前
記電源導体の内部に形成された絶縁部に敷設されている
ことを特徴とする半導体装置。2. A semiconductor pellet is provided on one main surface of a wiring board.
Mechanically with the active area side facing the wiring board side
It is electrically connected to the main surface of the wiring board.
Input signal to both sides of the opposite side of the semiconductor pellet.
The signal line and the output signal line are laid respectively, and the wiring board
Both opposite sides of the other side of the semiconductor pellet on one main surface of
It is a semiconductor device in which the power supply conductor is laid in the side area.
On the opposite side of the semiconductor pellet from the active area.
A conductor is attached to the main surface, and the conductor is an input signal line laying region in the wiring board.
On the ground conductor and the wiring board.
Each power conductor laying area
The ground conductor that is electrically connected to the ground conductor and is laid in the power conductor laying area.
A semiconductor device characterized by being laid on an insulating portion formed inside a power supply conductor . 【請求項３】 請求項１記載の半導体装置において、 前記電源導体敷設領域に敷設されたグランド導体は、前
記電源導体の内部に形成された絶縁部に敷設されている
ことを特徴とする半導体装置。The semiconductor device 3. A process according to claim 1 Symbol placement, ground conductor laid in said power supply conductor laying region, a semiconductor, characterized in that it is laid on the insulating portion formed in the interior of the power supply conductor apparatus. 【請求項４】 請求項２または３記載の半導体装置にお
いて、 前記絶縁部のグランド導体は、前記半導体ペレットの前
記電源導体に対向する辺と直交する方向に長くなるよう
に敷設されていることを特徴とする半導体装置。4. The semiconductor device according to claim 2 , wherein the ground conductor of the insulating portion is laid so as to be long in a direction orthogonal to a side of the semiconductor pellet facing the power conductor. Characteristic semiconductor device. 【請求項５】 請求項１乃至４のいずれか一に記載の半
導体装置において、 前記導体は、前記配線基板の出力信号線敷設領域に敷設
されたグランド導体に電気的に接続されていることを特
徴とする半導体装置。5. The semiconductor device according to claim 1, wherein the conductor is electrically connected to a ground conductor laid in an output signal line laying region of the wiring board. Characteristic semiconductor device. 【請求項６】 配線基板の一主面に半導体ペレットがア
クティブエリア側を前記配線基板側に向けて機械的かつ
電気的に接続されており、前記配線基板の一主面におけ
る前記半導体ペレットの一方の対辺の両側領域に入力信
号線と出力信号線とがそれぞれ敷設され、前記配線基板
の一主面における前記半導体ペレットの他方の対辺の両
側領域に電源導体が敷設されている半導体装置であっ
て、 前記半導体ペレットの前記アクティブエリアと反対側の
主面に導体が被着されており、 前記導体は、前記配線基板における入力信号線敷設領域
に敷設されたグランド導体、および、前記配線基板にお
ける両電源導体敷設領域のそれぞれに敷設された各グラ
ンド導体に電気的に接続されており、 前記導体は、前記配線基板の出力信号線敷設領域に敷設
されたグランド導体に電気的に接続されており、 前記出力信号線敷設領域に敷設されたグランド導体は、
前記出力信号線の脇に敷設された出力側コプレーナ配線
であることを特徴とする半導体装置。6. A semiconductor pellet is provided on one main surface of a wiring board.
Mechanically with the active area side facing the wiring board side
It is electrically connected to the main surface of the wiring board.
Input signal to both sides of the opposite side of the semiconductor pellet.
The signal line and the output signal line are laid respectively, and the wiring board
Both opposite sides of the other side of the semiconductor pellet on one main surface of
It is a semiconductor device in which the power supply conductor is laid in the side area.
On the opposite side of the semiconductor pellet from the active area.
A conductor is attached to the main surface, and the conductor is an input signal line laying region in the wiring board.
On the ground conductor and the wiring board.
Each power conductor laying area
Is electrically connected to the conductor and is laid in the output signal line laying area of the wiring board.
Is electrically connected to the ground conductor, the ground conductor laid in the output signal line laying region,
A semiconductor device, which is an output-side coplanar wiring laid next to the output signal line. 【請求項７】 請求項５記載の半導体装置において、前記出力信号線敷設領域に敷設されたグランド導体は、
前記出力信号線の脇に敷設された出力側コプレーナ配線
である ことを特徴とする半導体装置。7. The semiconductor device according to claim 5 , wherein the ground conductor laid in the output signal line laying region is:
Output side coplanar wiring laid next to the output signal line
Wherein a is. 【請求項８】 請求項１乃至７のいずれか一に記載の半
導体装置において、 前記導体は、各グランド導体に複数本のワイヤによって
電気的に接続 されていることを特徴とする半導体装置。8. The half according to any one of claims 1 to 7.
In the conductor device, the conductor is composed of a plurality of wires for each ground conductor.
A semiconductor device characterized by being electrically connected . 【請求項９】 請求項１乃至８のいずれか一に記載の半
導体装置において、１０ＧＨｚ以上の入出力信号を扱う
ことができるように構成されていることを特徴とする半
導体装置。9. The half according to any one of claims 1 to 8.
Handles input / output signals of 10 GHz or higher in conductor devices
A semiconductor device, which is configured so as to be capable .
JP08995997A 1997-03-26 1997-03-26 Semiconductor device Expired - Fee Related JP3494550B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08995997A JP3494550B2 (en) 1997-03-26 1997-03-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08995997A JP3494550B2 (en) 1997-03-26 1997-03-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH10270483A JPH10270483A (en) 1998-10-09
JP3494550B2 true JP3494550B2 (en) 2004-02-09

Family

ID=13985236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08995997A Expired - Fee Related JP3494550B2 (en) 1997-03-26 1997-03-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3494550B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753725B2 (en) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 Multilayer semiconductor device

Also Published As

Publication number Publication date
JPH10270483A (en) 1998-10-09

Similar Documents

Publication Publication Date Title
US5726489A (en) Film carrier semiconductor device
US7508054B2 (en) Semiconductor device and a method of manufacturing the same
US7239222B2 (en) High frequency circuit module
US6856007B2 (en) High-frequency chip packages
US5349317A (en) High frequency signal transmission tape
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
US20040238857A1 (en) High frequency chip packages with connecting elements
US20050035448A1 (en) Chip package structure
JP3674780B2 (en) High frequency semiconductor device
EP1085573B1 (en) Method of decreasing the mutual inductance between bond wires in a high frequency amplifying circuit
JP3494550B2 (en) Semiconductor device
JP3492594B2 (en) Semiconductor module
JP2002009193A (en) Semiconductor device
JP3744828B2 (en) Semiconductor device
JPH09275145A (en) Semiconductor device
JP6952913B2 (en) Semiconductor device and antenna device
US6876084B2 (en) Chip package structure
JPH09148373A (en) Radio communication module
JP2538072B2 (en) Semiconductor device
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
JPH09232470A (en) Semiconductor device
JP2882396B2 (en) Semiconductor device
JPH09213868A (en) Lead frame for microwave semiconductor integrated circuit
WO1996012296A1 (en) Semiconductor device and its manufacture
JP3568534B6 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees