JP2002297198A - オーディオ復号装置 - Google Patents
オーディオ復号装置Info
- Publication number
- JP2002297198A JP2002297198A JP2001101630A JP2001101630A JP2002297198A JP 2002297198 A JP2002297198 A JP 2002297198A JP 2001101630 A JP2001101630 A JP 2001101630A JP 2001101630 A JP2001101630 A JP 2001101630A JP 2002297198 A JP2002297198 A JP 2002297198A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- hardware
- software
- data
- audio decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 コストの上昇を抑えつつオーディオデータの
復号化を実時間処理することのできるオーディオ復号装
置を実現する。 【解決手段】 順次入力されるデータについて処理単位
毎にソフトウェアによる処理を行った後でハードウェア
による処理を行うことによりオーディオデータを復号す
る復号装置において、ＣＰＵ１１により、専用ハードウ
ェア１３による処理と並行して次の処理単位のデータに
ついてソフトウェアによる処理を行う。ハードウェアと
ソフトウェアとの間のデータの受渡しは、内蔵メモリ１
２を介して行う。そして、規則的な演算処理は専用ハー
ドウェア、不規則な処理はソフトウェアによって行い、
両者を並列に動作させて復号化することにより、両者の
並列制御が容易になる。また、応用特殊信号処理プロセ
ッサやＤＳＰを利用したデコードに比較して、複雑なプ
ログラムを作成する必要がなく、開発期間を短縮し、開
発コストを削減できる。
復号化を実時間処理することのできるオーディオ復号装
置を実現する。 【解決手段】 順次入力されるデータについて処理単位
毎にソフトウェアによる処理を行った後でハードウェア
による処理を行うことによりオーディオデータを復号す
る復号装置において、ＣＰＵ１１により、専用ハードウ
ェア１３による処理と並行して次の処理単位のデータに
ついてソフトウェアによる処理を行う。ハードウェアと
ソフトウェアとの間のデータの受渡しは、内蔵メモリ１
２を介して行う。そして、規則的な演算処理は専用ハー
ドウェア、不規則な処理はソフトウェアによって行い、
両者を並列に動作させて復号化することにより、両者の
並列制御が容易になる。また、応用特殊信号処理プロセ
ッサやＤＳＰを利用したデコードに比較して、複雑なプ
ログラムを作成する必要がなく、開発期間を短縮し、開
発コストを削減できる。
Description
【０００１】
【発明の属する技術分野】本発明はオーディオ復号装置
に関し、特にＭＰＥＧ規格に従って圧縮されたオーディ
オデータを復号するオーディオ復号装置に関する。
に関し、特にＭＰＥＧ規格に従って圧縮されたオーディ
オデータを復号するオーディオ復号装置に関する。
【０００２】
【従来の技術】一般に、ソフトウェアのみでオーディオ
復号装置を構成する場合には、演算負荷が重いので、実
時間処理実現のためには高性能ＣＰＵが必要になる。そ
のようなＣＰＵは、高価であり、消費電力も大きい。そ
こで、周知のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）を用い、このＤＳＰとＣＰＵとを
並列に処理するという構成も考えられる。しかしながら
その場合には、ソフトウェアとＤＳＰとの協調が必要に
なるので、複雑なマルチプロセッサ制御が必要になる。
さらに、ＤＳＰはプログラミングが必要であり、そのプ
ログラミング（コーディング）テクニックが必要にな
る。
復号装置を構成する場合には、演算負荷が重いので、実
時間処理実現のためには高性能ＣＰＵが必要になる。そ
のようなＣＰＵは、高価であり、消費電力も大きい。そ
こで、周知のＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）を用い、このＤＳＰとＣＰＵとを
並列に処理するという構成も考えられる。しかしながら
その場合には、ソフトウェアとＤＳＰとの協調が必要に
なるので、複雑なマルチプロセッサ制御が必要になる。
さらに、ＤＳＰはプログラミングが必要であり、そのプ
ログラミング（コーディング）テクニックが必要にな
る。
【０００３】ここで、ＭＰＥＧ規格に従ってオーディオ
データを符号化するオーディオ符号化装置が特開平１１
−８５５９号公報に記載されている。同公報に記載され
ているオーディオ符号化装置では、単一の応用特殊信号
処理プロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉ
ｆｉｃ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｏｒ）を利用して不規則な演算を行っている。そし
て、その他の規則反復的な演算であるＦＦＴ、分析フィ
ルタリング等の演算については、ハードワイヤードロジ
ックを採用した専用のプロセッサで具現し、各処理ブロ
ック間のデータ入出力関係を考慮したパイプライン構造
を採用している。このような構造を採用することによ
り、ＭＰＥＧ規格に従ってオーディオデータを符号化す
る際、実時間処理を実現することができる。
データを符号化するオーディオ符号化装置が特開平１１
−８５５９号公報に記載されている。同公報に記載され
ているオーディオ符号化装置では、単一の応用特殊信号
処理プロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉ
ｆｉｃ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓ
ｓｏｒ）を利用して不規則な演算を行っている。そし
て、その他の規則反復的な演算であるＦＦＴ、分析フィ
ルタリング等の演算については、ハードワイヤードロジ
ックを採用した専用のプロセッサで具現し、各処理ブロ
ック間のデータ入出力関係を考慮したパイプライン構造
を採用している。このような構造を採用することによ
り、ＭＰＥＧ規格に従ってオーディオデータを符号化す
る際、実時間処理を実現することができる。
【０００４】
【発明が解決しようとする課題】上述した公報に記載さ
れている技術においては、上記の応用特殊信号処理プロ
セッサを新規に開発する必要があり、多くの開発工数が
必要になり、開発期間が長くなるという欠点がある。ま
た、上述した公報に記載されている技術は、オーディオ
データの符号化に関するものであり、その技術をそのま
ま復号化装置に用いることはできない。
れている技術においては、上記の応用特殊信号処理プロ
セッサを新規に開発する必要があり、多くの開発工数が
必要になり、開発期間が長くなるという欠点がある。ま
た、上述した公報に記載されている技術は、オーディオ
データの符号化に関するものであり、その技術をそのま
ま復号化装置に用いることはできない。
【０００５】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はコストの上昇
を抑えつつオーディオデータの復号化を実時間処理する
ことのできるオーディオ復号装置を提供することであ
る。
るためになされたものであり、その目的はコストの上昇
を抑えつつオーディオデータの復号化を実時間処理する
ことのできるオーディオ復号装置を提供することであ
る。
【０００６】
【課題を解決するための手段】本発明の請求項１による
オーディオ復号装置は、順次入力されるデータについて
処理単位毎にソフトウェアによる処理を行った後でハー
ドウェアによる処理を行うことによりオーディオデータ
を復号するオーディオ復号装置であって、前記ハードウ
ェアによる処理と並行して次の処理単位のデータについ
てソフトウェアによる処理を行うプロセッサと、前記ハ
ードウェアとソフトウェアとのデータの受渡しを行うた
めのメモリとを含むことを特徴とする。メモリを介して
データの受渡しを行い、ソフトウェアとハードウェアと
を並列に動作させて復号化することにより、両者の並列
制御が容易になる。また、応用特殊信号処理プロセッサ
を用いないので、開発期間が長くならない（複雑な新規
回路を設計する期間とプログラムを作成する期間とが必
要ない）。
オーディオ復号装置は、順次入力されるデータについて
処理単位毎にソフトウェアによる処理を行った後でハー
ドウェアによる処理を行うことによりオーディオデータ
を復号するオーディオ復号装置であって、前記ハードウ
ェアによる処理と並行して次の処理単位のデータについ
てソフトウェアによる処理を行うプロセッサと、前記ハ
ードウェアとソフトウェアとのデータの受渡しを行うた
めのメモリとを含むことを特徴とする。メモリを介して
データの受渡しを行い、ソフトウェアとハードウェアと
を並列に動作させて復号化することにより、両者の並列
制御が容易になる。また、応用特殊信号処理プロセッサ
を用いないので、開発期間が長くならない（複雑な新規
回路を設計する期間とプログラムを作成する期間とが必
要ない）。
【０００７】本発明の請求項２によるオーディオ復号装
置は、請求項１において、前記ハードウェアによる処理
は規則的な演算処理であり、前記ソフトウェアによる処
理は不規則な処理であることを特徴とする。規則的な演
算処理をハードウェアに担当させ、分岐命令を含む処理
等の不規則な処理はソフトウェアに担当させることによ
って、全体の処理時間を短縮でき、安価なＣＰＵを用い
ても実時間処理（リアルタイム処理）が可能になる。
置は、請求項１において、前記ハードウェアによる処理
は規則的な演算処理であり、前記ソフトウェアによる処
理は不規則な処理であることを特徴とする。規則的な演
算処理をハードウェアに担当させ、分岐命令を含む処理
等の不規則な処理はソフトウェアに担当させることによ
って、全体の処理時間を短縮でき、安価なＣＰＵを用い
ても実時間処理（リアルタイム処理）が可能になる。
【０００８】本発明の請求項３によるオーディオ復号装
置は、請求項２において、前記ハードウェアによる処理
は、サブバンド合成処理及び窓かけ処理並びに周期加算
処理を含むことを特徴とする。本発明の請求項４による
オーディオ復号装置は、請求項３において、前記サブバ
ンド合成処理及び前記窓かけ処理並びに前記周期加算処
理の合計の処理時間は、外部メモリから入力バッファへ
の書込み処理の処理時間より短いことを特徴とする。こ
のような時間大小関係を保つことにより、ハードウェア
の制御が容易になる。
置は、請求項２において、前記ハードウェアによる処理
は、サブバンド合成処理及び窓かけ処理並びに周期加算
処理を含むことを特徴とする。本発明の請求項４による
オーディオ復号装置は、請求項３において、前記サブバ
ンド合成処理及び前記窓かけ処理並びに前記周期加算処
理の合計の処理時間は、外部メモリから入力バッファへ
の書込み処理の処理時間より短いことを特徴とする。こ
のような時間大小関係を保つことにより、ハードウェア
の制御が容易になる。
【０００９】本発明の請求項５によるオーディオ復号装
置は、請求項２において、前記ハードウェアによる処理
は、バタフライ演算処理及び逆ＭＤＣＴ処理並びに窓関
数処理更には加算処理を含むことを特徴とする。本発明
の請求項６によるオーディオ復号装置は、請求項５にお
いて、前記バタフライ演算処理及び前記逆ＭＤＣＴ処理
並びに前記窓関数処理更には前記加算処理の合計の処理
時間は、出力バッファから外部メモリへの書込み処理の
処理時間より短いことを特徴とする。このような時間大
小関係を保つことにより、ハードウェアの制御が容易に
なる。
置は、請求項２において、前記ハードウェアによる処理
は、バタフライ演算処理及び逆ＭＤＣＴ処理並びに窓関
数処理更には加算処理を含むことを特徴とする。本発明
の請求項６によるオーディオ復号装置は、請求項５にお
いて、前記バタフライ演算処理及び前記逆ＭＤＣＴ処理
並びに前記窓関数処理更には前記加算処理の合計の処理
時間は、出力バッファから外部メモリへの書込み処理の
処理時間より短いことを特徴とする。このような時間大
小関係を保つことにより、ハードウェアの制御が容易に
なる。
【００１０】本発明の請求項７によるオーディオ復号装
置は、請求項１〜６のいずれかにおいて、前記ハードウ
ェアによる処理終了後に該ハードウェアが前記ソフトウ
ェアに割込みを行う手段を更に含むことを特徴とする。
このようにすれば、上記のような時間大小関係を問わ
ず、ハードウェアの制御が容易になる。本発明の請求項
８によるオーディオ復号装置は、請求項１〜６のいずれ
かにおいて、前記ハードウェアによる処理が終了したか
否かを、前記ソフトウェアから該ハードウェアに問い合
わせる手段を更に含むことを特徴とする。このようにす
れば、上記のような時間大小関係を問わず、ハードウェ
アの制御が容易になる。
置は、請求項１〜６のいずれかにおいて、前記ハードウ
ェアによる処理終了後に該ハードウェアが前記ソフトウ
ェアに割込みを行う手段を更に含むことを特徴とする。
このようにすれば、上記のような時間大小関係を問わ
ず、ハードウェアの制御が容易になる。本発明の請求項
８によるオーディオ復号装置は、請求項１〜６のいずれ
かにおいて、前記ハードウェアによる処理が終了したか
否かを、前記ソフトウェアから該ハードウェアに問い合
わせる手段を更に含むことを特徴とする。このようにす
れば、上記のような時間大小関係を問わず、ハードウェ
アの制御が容易になる。
【００１１】要するに本装置では、規則的な処理はハー
ドウェアによって行い、分岐命令等が含まれる不規則な
処理はソフトウェアによって行い、両者のデータ受渡し
はメモリを介して行うことにより、ハードウェアとソフ
トウェアとの役割分担を適切にし、全体の処理時間を短
縮している。
ドウェアによって行い、分岐命令等が含まれる不規則な
処理はソフトウェアによって行い、両者のデータ受渡し
はメモリを介して行うことにより、ハードウェアとソフ
トウェアとの役割分担を適切にし、全体の処理時間を短
縮している。
【００１２】
【発明の実施の形態】次に、図面を参照して本発明の実
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるオーディオ復号装
置の実施の一形態を示すブロック図である。同図に示さ
れているように、本実施形態によるオーディオ復号装置
は、ＣＰＵコア内蔵ＬＳＩ１と、その外部に設けられた
外部メモリ２とを含んで構成されている。これらＣＰＵ
コア内蔵ＬＳＩ１と外部メモリ２とは、バス３によって
接続されており、このバス３を介して相互にデータを授
受できるようになっている。
施の形態について説明する。なお、以下の説明において
参照する各図では、他の図と同等部分は同一符号によっ
て示されている。図１は本発明によるオーディオ復号装
置の実施の一形態を示すブロック図である。同図に示さ
れているように、本実施形態によるオーディオ復号装置
は、ＣＰＵコア内蔵ＬＳＩ１と、その外部に設けられた
外部メモリ２とを含んで構成されている。これらＣＰＵ
コア内蔵ＬＳＩ１と外部メモリ２とは、バス３によって
接続されており、このバス３を介して相互にデータを授
受できるようになっている。
【００１３】ＣＰＵコア内蔵ＬＳＩ１の内部には、ＣＰ
Ｕ１１と、内蔵メモリ１２と、専用ハードウェア１３と
が設けられている。ＣＰＵ１１は、予め与えられたプロ
グラム（ソフトウェア）に従って後述する処理を行う。
内蔵メモリ１２には、以下のバッファ機能が割当てられ
る。すなわち内蔵メモリ１２は、ソフトウェアが使用す
る入力バッファ１２１、ソフトウェアが書込んでハード
ウェアが読出すことによりソフトウェアとハードウェア
とのインタフェースをなすバッファであるＳＷ／ＨＷ
ＩＦバッファ１２２、オーバーラップバッファ１２３、
逆ＭＤＣＴ（Ｍｏｄｉｆｉｅｄ Ｄｉｓｃｒｅｔｅ Ｃ
ｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）モジュールとサブバ
ンド合成モジュールとの間でデータを並べ替えるための
並べ替えバッファ１２４、サブバンド合成バッファ１２
５、及び出力バッファ１２６としての機能を有してい
る。
Ｕ１１と、内蔵メモリ１２と、専用ハードウェア１３と
が設けられている。ＣＰＵ１１は、予め与えられたプロ
グラム（ソフトウェア）に従って後述する処理を行う。
内蔵メモリ１２には、以下のバッファ機能が割当てられ
る。すなわち内蔵メモリ１２は、ソフトウェアが使用す
る入力バッファ１２１、ソフトウェアが書込んでハード
ウェアが読出すことによりソフトウェアとハードウェア
とのインタフェースをなすバッファであるＳＷ／ＨＷ
ＩＦバッファ１２２、オーバーラップバッファ１２３、
逆ＭＤＣＴ（Ｍｏｄｉｆｉｅｄ Ｄｉｓｃｒｅｔｅ Ｃ
ｏｓｉｎｅ Ｔｒａｎｓｆｏｒｍ）モジュールとサブバ
ンド合成モジュールとの間でデータを並べ替えるための
並べ替えバッファ１２４、サブバンド合成バッファ１２
５、及び出力バッファ１２６としての機能を有してい
る。
【００１４】専用ハードウェア１３には、規則的な処理
が割当てられる。この専用ハードウェアによって逆ＭＤ
ＣＴ演算処理やサブバンド合成処理等、後述する処理を
行う。このため、専用ハードウェア１３は、図２に示さ
れているように、バタフライ演算モジュール１３−１、
逆ＭＤＣＴモジュール１３−２、サブバンド合成モジュ
ール１３−３、窓関数処理モジュール１３−４、加算処
理モジュール１３−５、及び周期加算処理モジュール１
３−６を有している。
が割当てられる。この専用ハードウェアによって逆ＭＤ
ＣＴ演算処理やサブバンド合成処理等、後述する処理を
行う。このため、専用ハードウェア１３は、図２に示さ
れているように、バタフライ演算モジュール１３−１、
逆ＭＤＣＴモジュール１３−２、サブバンド合成モジュ
ール１３−３、窓関数処理モジュール１３−４、加算処
理モジュール１３−５、及び周期加算処理モジュール１
３−６を有している。
【００１５】逆ＭＤＣＴモジュール１３−２は、内蔵メ
モリ１２によって実現されるオーバーラップバッファ１
２３に、窓関数を乗じた結果を順次書込む。また、サブ
バンド合成モジュール１３−３は、内蔵メモリ１２によ
って実現されるサブバンド合成バッファ１２５に、サブ
バンド合成処理結果を順次書込む。内蔵メモリ１２によ
って実現される並べ替えバッファ１２４は、逆ＭＤＣＴ
モジュール１３−２とサブバンド合成モジュール１３−
３との間でデータを並べ替えるためのバッファである。
なお、サブバンド合成処理とは、複数周波数帯域に分割
されている帯域毎の信号を合成する処理である。
モリ１２によって実現されるオーバーラップバッファ１
２３に、窓関数を乗じた結果を順次書込む。また、サブ
バンド合成モジュール１３−３は、内蔵メモリ１２によ
って実現されるサブバンド合成バッファ１２５に、サブ
バンド合成処理結果を順次書込む。内蔵メモリ１２によ
って実現される並べ替えバッファ１２４は、逆ＭＤＣＴ
モジュール１３−２とサブバンド合成モジュール１３−
３との間でデータを並べ替えるためのバッファである。
なお、サブバンド合成処理とは、複数周波数帯域に分割
されている帯域毎の信号を合成する処理である。
【００１６】窓関数処理モジュール１３−４は、窓関数
を乗じる処理を行う。加算処理モジュール１３−５は、
加算処理を行う。周期加算処理モジュール１３−６は、
窓かけ処理、周期加算処理を行う。図１に戻り、同図中
のＣＰＵ１１によって実行されるソフトウェア（プログ
ラム）には以下の機能が必要である。すなわち、処理単
位毎に外部メモリから入力バッファへ転送する機能、ビ
ットストリーム解析及び分析機能、ハフマン復号化機
能、逆量子化機能、ステレオ復号化機能が必要である。
更に、専用ハードウェア１３によって処理されたデータ
について、出力バッファから外部メモリへ転送する機能
が必要である。
を乗じる処理を行う。加算処理モジュール１３−５は、
加算処理を行う。周期加算処理モジュール１３−６は、
窓かけ処理、周期加算処理を行う。図１に戻り、同図中
のＣＰＵ１１によって実行されるソフトウェア（プログ
ラム）には以下の機能が必要である。すなわち、処理単
位毎に外部メモリから入力バッファへ転送する機能、ビ
ットストリーム解析及び分析機能、ハフマン復号化機
能、逆量子化機能、ステレオ復号化機能が必要である。
更に、専用ハードウェア１３によって処理されたデータ
について、出力バッファから外部メモリへ転送する機能
が必要である。
【００１７】ここで、同図中の符号で示されている処
理は、以下の処理である。すなわち、外部メモリ２に書
込まれている、復号化処理対象のビットストリームを、
外部メモリ２からＣＰＵコア内蔵ＬＳＩ１内の入力バッ
ファへ転送する。そして、この転送したビットストリー
ムについての解析及び分析処理を行う。また、ハフマン
復号化、逆量子化、ステレオ復号化を順に行う。以上の
処理結果は、内蔵メモリ１２に書込まれる。この内蔵メ
モリ１２の内容を専用ハードウェア１３が読出すことに
より、処理途中の中間データを専用ハードウェア１３に
転送することができる。つまり、内蔵メモリ１２はソフ
トウェアとハードウェアとの間のデータの受渡しにも利
用されていることになる。
理は、以下の処理である。すなわち、外部メモリ２に書
込まれている、復号化処理対象のビットストリームを、
外部メモリ２からＣＰＵコア内蔵ＬＳＩ１内の入力バッ
ファへ転送する。そして、この転送したビットストリー
ムについての解析及び分析処理を行う。また、ハフマン
復号化、逆量子化、ステレオ復号化を順に行う。以上の
処理結果は、内蔵メモリ１２に書込まれる。この内蔵メ
モリ１２の内容を専用ハードウェア１３が読出すことに
より、処理途中の中間データを専用ハードウェア１３に
転送することができる。つまり、内蔵メモリ１２はソフ
トウェアとハードウェアとの間のデータの受渡しにも利
用されていることになる。
【００１８】同図中の符号で示されている処理は、以
下の処理である。すなわち、デコードした結果であるＰ
ＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）
データをＣＰＵコア内蔵ＬＳＩの内蔵メモリから外部メ
モリに転送する。図３は、図１中の外部メモリ２と内蔵
メモリ１２との間のデータの受渡し、及び本装置におけ
るソフトウェアとハードウェアとの役割分担を示す概念
図である。同図中の「ＳＷ」はソフトウェアを示し、
「ＨＷ」はハードウェアを示している。同図において、
外部メモリ２にはＭＰＥＧ規格に従って圧縮されたオー
ディオデータが書込まれている。この外部メモリ２に書
込まれているデータが本装置による処理の対象となる。
下の処理である。すなわち、デコードした結果であるＰ
ＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）
データをＣＰＵコア内蔵ＬＳＩの内蔵メモリから外部メ
モリに転送する。図３は、図１中の外部メモリ２と内蔵
メモリ１２との間のデータの受渡し、及び本装置におけ
るソフトウェアとハードウェアとの役割分担を示す概念
図である。同図中の「ＳＷ」はソフトウェアを示し、
「ＨＷ」はハードウェアを示している。同図において、
外部メモリ２にはＭＰＥＧ規格に従って圧縮されたオー
ディオデータが書込まれている。この外部メモリ２に書
込まれているデータが本装置による処理の対象となる。
【００１９】この外部メモリ２に書込まれているデータ
はソフトウェアによって読出され、内蔵メモリ１２によ
って実現される入力バッファ１２１に書込まれる。この
入力バッファ１２１に書込まれたデータについては、Ｃ
ＰＵがプログラム（ソフトウェア）を実行することによ
って、以下の処理が行われる。すなわち、ソフトウェア
が入力バッファ１２１内のデータを読出し、ビットスト
リーム解析及び分析、ハフマン復号化、逆量子化、ステ
レオ復号化、の各処理を実行する。そして、このソフト
ウェア処理結果のデータをハードウェアに転送する。
はソフトウェアによって読出され、内蔵メモリ１２によ
って実現される入力バッファ１２１に書込まれる。この
入力バッファ１２１に書込まれたデータについては、Ｃ
ＰＵがプログラム（ソフトウェア）を実行することによ
って、以下の処理が行われる。すなわち、ソフトウェア
が入力バッファ１２１内のデータを読出し、ビットスト
リーム解析及び分析、ハフマン復号化、逆量子化、ステ
レオ復号化、の各処理を実行する。そして、このソフト
ウェア処理結果のデータをハードウェアに転送する。
【００２０】ソフトウェア処理結果のデータをハードウ
ェアに転送する場合、ソフトウェアとハードウェアとの
間のインタフェース（Ｉｎｔｅｒｆａｃｅ；以下、「Ｉ
Ｆ」と略す）をなすＳＷ／ＨＷ ＩＦバッファ１２２を
介して行われる。すなわち、このＩＦバッファ１２２に
書込まれたデータがハードウェアによって読出され、そ
の読出されたデータについてバタフライ演算、逆ＭＤＣ
Ｔ処理、窓関数処理が行われ、これらの処理結果のデー
タがオーバーラップバッファ１２３に書込まれる。
ェアに転送する場合、ソフトウェアとハードウェアとの
間のインタフェース（Ｉｎｔｅｒｆａｃｅ；以下、「Ｉ
Ｆ」と略す）をなすＳＷ／ＨＷ ＩＦバッファ１２２を
介して行われる。すなわち、このＩＦバッファ１２２に
書込まれたデータがハードウェアによって読出され、そ
の読出されたデータについてバタフライ演算、逆ＭＤＣ
Ｔ処理、窓関数処理が行われ、これらの処理結果のデー
タがオーバーラップバッファ１２３に書込まれる。
【００２１】逆ＭＤＣＴ処理においてはブロック単位で
処理が行われるので、ブロックの不連続によって歪み
（ブロック歪み）が生じる。この歪みを軽減するため
に、窓関数を乗じた後、連続するブロックの前段の後半
部分と後段の前半部分とを足し合わせる処理が行われ
る。この窓関数処理と加算処理の後、データの並べ替え
処理がなされ、並べ替えられたデータが並べ替えバッフ
ァ１２４に書込まれる。
処理が行われるので、ブロックの不連続によって歪み
（ブロック歪み）が生じる。この歪みを軽減するため
に、窓関数を乗じた後、連続するブロックの前段の後半
部分と後段の前半部分とを足し合わせる処理が行われ
る。この窓関数処理と加算処理の後、データの並べ替え
処理がなされ、並べ替えられたデータが並べ替えバッフ
ァ１２４に書込まれる。
【００２２】この並べ替えバッファ１２４に書込まれた
データについて更にサブバンド合成処理が行われ、サブ
バンド合成処理結果がサブバンド合成バッファ１２５に
書込まれる。このサブバンド合成バッファ１２５に書込
まれたデータは読出され、窓かけ処理、周期加算処理実
行後、出力バッファ１２６に書込まれる。出力バッファ
１２６に書込まれたデータは、ソフトウェアによって読
出され、外部メモリ２に書込まれる。
データについて更にサブバンド合成処理が行われ、サブ
バンド合成処理結果がサブバンド合成バッファ１２５に
書込まれる。このサブバンド合成バッファ１２５に書込
まれたデータは読出され、窓かけ処理、周期加算処理実
行後、出力バッファ１２６に書込まれる。出力バッファ
１２６に書込まれたデータは、ソフトウェアによって読
出され、外部メモリ２に書込まれる。
【００２３】以上の動作について、更に図４を参照して
説明する。同図は本装置におけるハードウェア及びソフ
トウェアの処理を示すタイミングチャートである。同図
において、ソフトウェアは上述したの処理を行う。こ
のの処理に応答してソフトウェアによる処理後のデー
タがＳＷ／ＨＷ ＩＦバッファ１２２に書込まれる。こ
の書込み後に、ハードウェアが起動される。すると、ハ
ードウェアは、ＳＷ／ＨＷ ＩＦバッファ１２２に書込
まれているデータを読出し、この読出したデータについ
てバタフライ演算、逆ＭＤＣＴ処理、窓関数処理、及び
加算処理からなる前半の処理と、サブバンド合成処理、
窓かけ処理、及び周期加算処理からなる後半の処理とを
順に行う。
説明する。同図は本装置におけるハードウェア及びソフ
トウェアの処理を示すタイミングチャートである。同図
において、ソフトウェアは上述したの処理を行う。こ
のの処理に応答してソフトウェアによる処理後のデー
タがＳＷ／ＨＷ ＩＦバッファ１２２に書込まれる。こ
の書込み後に、ハードウェアが起動される。すると、ハ
ードウェアは、ＳＷ／ＨＷ ＩＦバッファ１２２に書込
まれているデータを読出し、この読出したデータについ
てバタフライ演算、逆ＭＤＣＴ処理、窓関数処理、及び
加算処理からなる前半の処理と、サブバンド合成処理、
窓かけ処理、及び周期加算処理からなる後半の処理とを
順に行う。
【００２４】ハードウェアの処理が終了すると、その処
理後のデータが再びソフトウェア側に渡される。この場
合、サブバンド合成処理後のデータが出力バッファに書
込まれ、この出力バッファの内容をソフトウェア側が読
出すことによって、データの受渡しが行われる。ソフト
ウェアは、出力バッファから読出したデータをさらに外
部メモリ２に書込む。この外部メモリ２への書込みは、
バス３を介して行われる。
理後のデータが再びソフトウェア側に渡される。この場
合、サブバンド合成処理後のデータが出力バッファに書
込まれ、この出力バッファの内容をソフトウェア側が読
出すことによって、データの受渡しが行われる。ソフト
ウェアは、出力バッファから読出したデータをさらに外
部メモリ２に書込む。この外部メモリ２への書込みは、
バス３を介して行われる。
【００２５】ところで、専用ハードウェア１３が上述し
たサブバンド合成処理を行っている間に、ソフトウェア
側は次の処理単位（１グラニュル＝５７６サンプル）に
ついて上述したの処理を行う。また、専用ハードウェ
ア１３が上述した逆ＭＤＣＴ処理を行っている間に、ソ
フトウェアは、デコードした結果であるＰＣＭデータに
ついて上述したの処理を行う。このように、専用ハー
ドウェア１３とソフトウェアとが協調して処理を行うこ
とにより、全体の処理時間を短くすることができる。そ
して、この協調して処理を行う場合には、以下の条件が
成立する必要がある。すなわち、 条件（１）：上記のの処理の実行時間＞後半の処理時
間 条件（２）：上記のの処理の実行時間＞前半の処理時
間 が成立している必要がある。ここで、前半の処理５１
は、バタフライ演算、逆ＭＤＣＴ処理、窓関数処理、及
び加算処理によって構成されている。また、後半の処理
５２は、サブバンド合成処理、窓かけ処理、及び周期加
算処理によって構成されている。
たサブバンド合成処理を行っている間に、ソフトウェア
側は次の処理単位（１グラニュル＝５７６サンプル）に
ついて上述したの処理を行う。また、専用ハードウェ
ア１３が上述した逆ＭＤＣＴ処理を行っている間に、ソ
フトウェアは、デコードした結果であるＰＣＭデータに
ついて上述したの処理を行う。このように、専用ハー
ドウェア１３とソフトウェアとが協調して処理を行うこ
とにより、全体の処理時間を短くすることができる。そ
して、この協調して処理を行う場合には、以下の条件が
成立する必要がある。すなわち、 条件（１）：上記のの処理の実行時間＞後半の処理時
間 条件（２）：上記のの処理の実行時間＞前半の処理時
間 が成立している必要がある。ここで、前半の処理５１
は、バタフライ演算、逆ＭＤＣＴ処理、窓関数処理、及
び加算処理によって構成されている。また、後半の処理
５２は、サブバンド合成処理、窓かけ処理、及び周期加
算処理によって構成されている。
【００２６】上記の条件（１）及び（２）が成立するよ
うに構成すれば、ハードウェアの制御が容易になる。も
っとも、上記条件（１）及び（２）が成立しなくても、
ハードウェア側の状態を割込み信号によりソフトウェア
へ通知する機能を有していれば、ハードウェアの制御が
容易になる。この場合、専用ハードウェアによる処理終
了後に専用ハードウェアがソフトウェアに割込みを通知
する機能を専用ハードウェアに追加すれば良い。すなわ
ち、図５に示されているように、後半の処理時間よりも
上記のの処理の実行時間が短く、また前半の処理時間
よりも上記のの処理の実行時間が短く、上記条件
（１）及び（２）が成立しない場合でも、前半の処理５
１が終了した時点と後半の処理５２が終了した時点で専
用ハードウェアがソフトウェアに割込み５０を行えば、
良い。
うに構成すれば、ハードウェアの制御が容易になる。も
っとも、上記条件（１）及び（２）が成立しなくても、
ハードウェア側の状態を割込み信号によりソフトウェア
へ通知する機能を有していれば、ハードウェアの制御が
容易になる。この場合、専用ハードウェアによる処理終
了後に専用ハードウェアがソフトウェアに割込みを通知
する機能を専用ハードウェアに追加すれば良い。すなわ
ち、図５に示されているように、後半の処理時間よりも
上記のの処理の実行時間が短く、また前半の処理時間
よりも上記のの処理の実行時間が短く、上記条件
（１）及び（２）が成立しない場合でも、前半の処理５
１が終了した時点と後半の処理５２が終了した時点で専
用ハードウェアがソフトウェアに割込み５０を行えば、
良い。
【００２７】また、上記条件（１）及び（２）が成立し
なくても、ソフトウェア側からポーリングを行ってハー
ドウェアの状態（ステータス）を確認する機能を有して
いれば、ハードウェアの制御が容易になる。この場合、
専用ハードウェアによる処理が終了したか否かを、ソフ
トウェア側から専用ハードウェア側に問い合わせる機能
をソフトウェア（つまり、プログラム）に追加すれば良
い。
なくても、ソフトウェア側からポーリングを行ってハー
ドウェアの状態（ステータス）を確認する機能を有して
いれば、ハードウェアの制御が容易になる。この場合、
専用ハードウェアによる処理が終了したか否かを、ソフ
トウェア側から専用ハードウェア側に問い合わせる機能
をソフトウェア（つまり、プログラム）に追加すれば良
い。
【００２８】
【発明の効果】以上説明したように本発明は、メモリを
介してデータの受渡しを行い、ソフトウェアとハードウ
ェアとを並列に動作させて復号化することにより、両者
の並列制御が容易になるという効果がある。これによ
り、安価なＣＰＵを用いても実時間処理（リアルタイム
処理）が可能になるという効果がある。
介してデータの受渡しを行い、ソフトウェアとハードウ
ェアとを並列に動作させて復号化することにより、両者
の並列制御が容易になるという効果がある。これによ
り、安価なＣＰＵを用いても実時間処理（リアルタイム
処理）が可能になるという効果がある。
【００２９】また、本発明によれば、不規則な処理をソ
フトウェアに割当て、規則的な処理をハードウェアに割
当て、しかも最初にソフトウェア処理、次にハードウェ
アというように、ソフトウェアとハードウェアとの処理
が入り組むこともないため、全体の制御を容易にできる
という効果がある。そして、本発明によれば、ソフトウ
ェアとハードウェアとを並行に実行できるため、安価な
（性能の低い）ＣＰＵと小規模な回路でリアルタイム処
理が実現できるという効果がある。
フトウェアに割当て、規則的な処理をハードウェアに割
当て、しかも最初にソフトウェア処理、次にハードウェ
アというように、ソフトウェアとハードウェアとの処理
が入り組むこともないため、全体の制御を容易にできる
という効果がある。そして、本発明によれば、ソフトウ
ェアとハードウェアとを並行に実行できるため、安価な
（性能の低い）ＣＰＵと小規模な回路でリアルタイム処
理が実現できるという効果がある。
【００３０】さらに、応用特殊信号処理プロセッサやＤ
ＳＰを利用したデコードに比較して、複雑なプログラム
を作成する必要がないので、開発期間を短くすることが
でき、開発コストを削減できるという効果がある。
ＳＰを利用したデコードに比較して、複雑なプログラム
を作成する必要がないので、開発期間を短くすることが
でき、開発コストを削減できるという効果がある。
【図１】本発明によるオーディオ復号装置の実施の一形
態を示すブロック図である。
態を示すブロック図である。
【図２】図１中の内蔵メモリと専用ハードウェアの内部
構成を示すブロック図である。
構成を示すブロック図である。
【図３】図１中の外部メモリと内蔵メモリとの間のデー
タの受渡し、及びソフトウェアとハードウェアとの役割
分担を示す概念図である。
タの受渡し、及びソフトウェアとハードウェアとの役割
分担を示す概念図である。
【図４】図１のオーディオ復号装置におけるハードウェ
ア及びソフトウェアの処理を示すタイミングチャートで
ある。
ア及びソフトウェアの処理を示すタイミングチャートで
ある。
【図５】図１のオーディオ復号装置に、ハードウェアが
ソフトウェアに割込みを通知する機能を専用ハードウェ
アに追加した場合における、ハードウェア及びソフトウ
ェアの処理を示すタイミングチャートである。
ソフトウェアに割込みを通知する機能を専用ハードウェ
アに追加した場合における、ハードウェア及びソフトウ
ェアの処理を示すタイミングチャートである。
１ ＣＰＵコア内蔵ＬＳＩ ２ 外部メモリ ３ バス １１ ＣＰＵ １２ 内蔵メモリ １２１ 入力バッファ １２２ ＳＷ／ＨＷ ＩＦバッファ １２３ オーバーラップバッファ １２４ 並べ替えバッファ １２５ サブバンド合成バッファ １２６ 出力バッファ １３ 専用ハードウェア １３−１ バタフライ演算モジュール １３−２ 逆ＭＤＣＴモジュール １３−３ サブバンド合成モジュール １３−４ 窓関数処理モジュール １３−５ 加算処理モジュール １３−６ 周期加算処理モジュール
Claims (8)
- 【請求項１】 順次入力されるデータについて処理単位
毎にソフトウェアによる処理を行った後でハードウェア
による処理を行うことによりオーディオデータを復号す
るオーディオ復号装置であって、前記ハードウェアによ
る処理と並行して次の処理単位のデータについてソフト
ウェアによる処理を行うプロセッサと、前記ハードウェ
アとソフトウェアとのデータの受渡しを行うためのメモ
リとを含むことを特徴とするオーディオ復号装置。 - 【請求項２】 前記ハードウェアによる処理は規則的な
演算処理であり、前記ソフトウェアによる処理は不規則
な処理であることを特徴とする請求項１記載のオーディ
オ復号装置。 - 【請求項３】 前記ハードウェアによる処理は、サブバ
ンド合成処理及び窓かけ処理並びに周期加算処理を含む
ことを特徴とする請求項２記載のオーディオ復号装置。 - 【請求項４】 前記サブバンド合成処理及び前記窓かけ
処理並びに前記周期加算処理の合計の処理時間は、外部
メモリから入力バッファへの書込み処理の処理時間より
短いことを特徴とする請求項３記載のオーディオ復号装
置。 - 【請求項５】 前記ハードウェアによる処理は、バタフ
ライ演算処理及び逆ＭＤＣＴ処理並びに窓関数処理更に
は加算処理を含むことを特徴とする請求項２記載のオー
ディオ復号装置。 - 【請求項６】 前記バタフライ演算処理及び前記逆ＭＤ
ＣＴ処理並びに前記窓関数処理更には前記加算処理の合
計の処理時間は、出力バッファから外部メモリへの書込
み処理の処理時間より短いことを特徴とする請求項５記
載のオーディオ復号装置。 - 【請求項７】 前記ハードウェアによる処理終了後に該
ハードウェアが前記ソフトウェアに割込みを行う手段を
更に含むことを特徴とする請求項１〜６のいずれかに記
載のオーディオ復号装置。 - 【請求項８】 前記ハードウェアによる処理が終了した
か否かを、前記ソフトウェアから該ハードウェアに問い
合わせる手段を更に含むことを特徴とする請求項１〜６
のいずれかに記載のオーディオ復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101630A JP2002297198A (ja) | 2001-03-30 | 2001-03-30 | オーディオ復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001101630A JP2002297198A (ja) | 2001-03-30 | 2001-03-30 | オーディオ復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002297198A true JP2002297198A (ja) | 2002-10-11 |
Family
ID=18954916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001101630A Withdrawn JP2002297198A (ja) | 2001-03-30 | 2001-03-30 | オーディオ復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002297198A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009175560A (ja) * | 2008-01-28 | 2009-08-06 | Yamaha Corp | 音源装置 |
| US7728851B2 (en) | 2005-01-04 | 2010-06-01 | Kabushiki Kaisha Toshiba | Reproducing apparatus capable of reproducing picture data |
| US7936360B2 (en) | 2005-01-04 | 2011-05-03 | Kabushiki Kaisha Toshiba | Reproducing apparatus capable of reproducing picture data |
| US8385726B2 (en) | 2006-03-22 | 2013-02-26 | Kabushiki Kaisha Toshiba | Playback apparatus and playback method using the playback apparatus |
-
2001
- 2001-03-30 JP JP2001101630A patent/JP2002297198A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728851B2 (en) | 2005-01-04 | 2010-06-01 | Kabushiki Kaisha Toshiba | Reproducing apparatus capable of reproducing picture data |
| US7936360B2 (en) | 2005-01-04 | 2011-05-03 | Kabushiki Kaisha Toshiba | Reproducing apparatus capable of reproducing picture data |
| US7973806B2 (en) | 2005-01-04 | 2011-07-05 | Kabushiki Kaisha Toshiba | Reproducing apparatus capable of reproducing picture data |
| US8385726B2 (en) | 2006-03-22 | 2013-02-26 | Kabushiki Kaisha Toshiba | Playback apparatus and playback method using the playback apparatus |
| JP2009175560A (ja) * | 2008-01-28 | 2009-08-06 | Yamaha Corp | 音源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6253293B1 (en) | Methods for processing audio information in a multiple processor audio decoder | |
| JP4445486B2 (ja) | データ処理システム | |
| US5835793A (en) | Device and method for extracting a bit field from a stream of data | |
| US20040186933A1 (en) | Data transmit method and data transmit apparatus | |
| CN110943744B (zh) | 数据压缩、解压缩以及基于数据压缩和解压缩的处理方法及装置 | |
| TW201344562A (zh) | 緊縮資料運算遮罩比較處理器、方法、系統及指令 | |
| US5860060A (en) | Method for left/right channel self-alignment | |
| US6009389A (en) | Dual processor audio decoder and methods with sustained data pipelining during error conditions | |
| TWI546735B (zh) | 用以提供在遮罩暫存器與通用暫存器或記憶體間的轉換之指令及邏輯 | |
| JP4031909B2 (ja) | 時間領域エイリアシングを効率的に除去する装置及び方法 | |
| JPH0728761A (ja) | 非対称ベクトルマルチプロセッサ | |
| JPH0984004A (ja) | 画像処理装置 | |
| JP4279317B2 (ja) | データ処理方法及びデータ処理装置 | |
| US8055882B2 (en) | Multiplexing commands from processors to tightly coupled coprocessor upon state based arbitration for coprocessor resources | |
| US5960401A (en) | Method for exponent processing in an audio decoding system | |
| JP2002297198A (ja) | オーディオ復号装置 | |
| US20060253288A1 (en) | Audio coding and decoding apparatus, computer device incorporating the same, and method thereof | |
| JP3818965B2 (ja) | ソフトウェアおよびハードウェアのループ圧縮を有するｆｉｆｏ書込み／ｌｉｆｏ読取り追跡バッファ | |
| JP2002182693A (ja) | オーディオ符号化、復号装置及びその方法並びにその制御プログラム記録媒体 | |
| JP2002278596A (ja) | オーディオ復号装置 | |
| JPH09171462A (ja) | 演算装置 | |
| JP2002287798A (ja) | オーディオ復号装置、及びオーディオ復号方法 | |
| JP3014356B2 (ja) | Ｍｐｅｇ−ｉｉオーディオ符号化装置 | |
| JPH1091439A (ja) | プロセッサ | |
| JP3063433B2 (ja) | マイクロプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |