JP2002280230A - Planar coil and planar transformer - Google Patents

Planar coil and planar transformer

Info

Publication number
JP2002280230A
JP2002280230A JP2001075651A JP2001075651A JP2002280230A JP 2002280230 A JP2002280230 A JP 2002280230A JP 2001075651 A JP2001075651 A JP 2001075651A JP 2001075651 A JP2001075651 A JP 2001075651A JP 2002280230 A JP2002280230 A JP 2002280230A
Authority
JP
Japan
Prior art keywords
conductor pattern
conductor
winding
layer
planar coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001075651A
Other languages
Japanese (ja)
Other versions
JP3488869B2 (en
Inventor
Masahiro Gamo
正浩 蒲生
Satoshi Horigami
智 堀上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001075651A priority Critical patent/JP3488869B2/en
Priority to CNB02801524XA priority patent/CN1240087C/en
Priority to PCT/JP2002/001842 priority patent/WO2002071422A1/en
Priority to US10/297,801 priority patent/US6847284B2/en
Publication of JP2002280230A publication Critical patent/JP2002280230A/en
Application granted granted Critical
Publication of JP3488869B2 publication Critical patent/JP3488869B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a planar coil, capable of reducing in thickness and having a winding of odd turns and high flexibility in designing the number of conductor layers and a small loss and a planar transformer. SOLUTION: The planar coil comprises an insulation layer 10, a first conductor layer 11, having a first conductor pattern 11a formed by disposing a flat plate-like conductor in a spiral state, and a second conductor pattern, formed by disposing a flat plate-like conductor in a spiral state. The coil further comprises a second conductor layer, superposed on the first conductor layer via the insulation layer 10. A first pattern 11a and a second pattern each has a winding part of N (N is an integer of 1 or larger)+1 turns. In the pattern 11a and the second pattern, the width of the winding part at the innermost side is a substantially half the width of another winding part. The innermost winding parts are connected in parallel, and the winding of (2N+1) turns is constituted of the first pattern 11a and the second pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、平板状の導体が渦
巻き状に配置されて形成された導体パターンよりなる巻
線を有する平面コイルおよび平面トランスに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planar coil and a planar transformer having a winding composed of a conductor pattern formed by spirally arranging flat conductors.

【0002】[0002]

【従来の技術】平面コイルや平面トランスは、スイッチ
ング電源等におけるチョークコイルやトランスとして使
われている。平面コイルや平面トランスは、平板状の導
体が渦巻き状に配置されて形成された導体パターンより
なる巻線を有している。平面トランスや複数の導体パタ
ーンを有する平面コイルでは、複数の導体パターンが絶
縁層を介して厚さ方向に積み重ねられている。
2. Description of the Related Art A planar coil or a transformer is used as a choke coil or a transformer in a switching power supply or the like. A planar coil or a planar transformer has a winding composed of a conductor pattern formed by spirally arranging flat conductors. In a planar coil having a planar transformer and a plurality of conductor patterns, a plurality of conductor patterns are stacked in the thickness direction via an insulating layer.

【0003】平面コイルや平面トランスのうち、出力電
流が比較的小さなものは、例えば、スパッタ法等の薄膜
形成技術によって、渦巻き状の導体パターン、絶縁層お
よび磁性層を積み上げて形成される。また、平面コイル
や平面トランスのうち、出力電流が中程度のものは、例
えば、各面における導体層をエッチングして各面に渦巻
き状の導体パターンを形成した両面プリント基板を、絶
縁層を介して積層してなるプリントコイルや、導体板を
打ち抜いて形成した渦巻き状の導体パターンを絶縁層を
介して積層してなるコイルが用いられる。これらのコイ
ルには、渦巻き状の導体パターンの中心部分において厚
さ方向に貫通する孔が形成され、この孔に、EE型フェ
ライトコア等の磁性体が挿入される。
[0003] Of the planar coils and transformers, those having a relatively small output current are formed by stacking spiral conductive patterns, insulating layers and magnetic layers by a thin film forming technique such as sputtering. Among the plane coils and plane transformers, those having a medium output current can be formed, for example, by etching a conductor layer on each surface to form a spiral conductor pattern on each surface, and interposing an insulating layer on the double-sided printed circuit board. Printed coils that are formed by laminating them, and coils that are formed by laminating spiral conductive patterns formed by punching a conductive plate via an insulating layer are used. In these coils, a hole penetrating in the thickness direction is formed at the center of the spiral conductor pattern, and a magnetic material such as an EE type ferrite core is inserted into this hole.

【0004】上述のような平面コイルや平面トランス
は、薄型化が可能であるため、特に小型、薄型のスイッ
チング電源等に使われている。
[0004] The above-mentioned planar coils and planar transformers can be made thinner, and thus are used particularly for small and thin switching power supplies.

【0005】[0005]

【発明が解決しようとする課題】近年、IC(集積回
路)の集積度の増大に伴うICの動作電圧の低下、大電
流化等により、スイッチング電源には小型化と共に大電
流化が求められている。チョークコイルやトランスにお
ける導体の抵抗による損失、いわゆる銅損は、電流値の
二乗に比例して大きくなる。そのため、チョークコイル
やトランスとして用いられる平面コイルや平面トランス
では、導体の抵抗値の低減が重要な課題となっている。
In recent years, switching power supplies have been required to have a large size and a large current due to a decrease in the operating voltage of the ICs and an increase in currents due to an increase in the degree of integration of the ICs (integrated circuits). I have. The loss due to the resistance of the conductor in the choke coil or the transformer, so-called copper loss, increases in proportion to the square of the current value. Therefore, in a planar coil or a planar transformer used as a choke coil or a transformer, reducing the resistance of the conductor is an important issue.

【0006】ところで、チョークコイルやトランスにお
ける巻線のターン数(巻数)は、スイッチング電源に要
求されるリップル電圧や入出力電圧比、更には電源駆動
周波数やコアの形状、物性等で決定されるが、奇数のタ
ーン数が要求されることも多い。プリントコイルは、ワ
イヤーを使ったコイルよりも巻線の設計の自由度が高
い。例えば、プリントコイルでは、導体パターンの幅を
変えることによって、決められた巻枠(導体パターンの
配置領域)内に任意のターン数の巻線を形成することが
できる。また、プリントコイルでは、同じパターンの複
数の導体パターンを積層し、これらをスルーホール等を
用いて並列に接続することで、許容電流容量を調整する
こともできる。
The number of turns (number of turns) of a winding in a choke coil or a transformer is determined by a ripple voltage and an input / output voltage ratio required for a switching power supply, as well as a power supply driving frequency, a core shape, physical properties, and the like. However, odd numbers of turns are often required. A printed coil has a higher degree of freedom in designing a winding than a coil using a wire. For example, in a printed coil, by changing the width of a conductor pattern, a winding having an arbitrary number of turns can be formed in a predetermined winding frame (a region where the conductor pattern is arranged). In a printed coil, a plurality of conductor patterns having the same pattern are stacked and connected in parallel using through holes or the like, so that the allowable current capacity can be adjusted.

【0007】従来、平面コイルや平面トランスにおい
て、3ターン以上の奇数のターン数の巻線を形成する方
法としては、主に以下の4つの方法が用いられていた。
第1の方法は、要求される奇数ターンの巻線を、奇数タ
ーンの導体パターンを有する1層の導体層で形成する方
法である。第2の方法は、例えば特開平4−11360
5号公報に示されるように、1ターンの導体パターンを
有する導体層を奇数層だけ直列に接続する方法である。
第3の方法は、偶数ターンの導体パターンを有する導体
層と奇数ターンの導体パターンを有する導体層とを直列
に接続する方法である。第4の方法は、例えば特開平1
0−163039号公報の図6ないし図9に示されるよ
うに、〔偶数+α〕ターン(αは0より大きく、1より
小さい)の導体パターンを有する導体層と〔偶数+(1
−α)〕ターンの導体パターンを有する導体層とを直列
に接続する方法である。
Conventionally, the following four methods have been mainly used as a method of forming a winding having an odd number of turns of three or more in a planar coil or a planar transformer.
The first method is a method in which a required winding of odd turns is formed by a single conductor layer having a conductor pattern of odd turns. The second method is described in, for example,
As disclosed in Japanese Patent Application Laid-Open No. 5 (1999) -2005, this is a method in which odd-numbered conductor layers having one-turn conductor patterns are connected in series.
A third method is to connect a conductor layer having an even-numbered turn conductor pattern and a conductor layer having an odd-numbered turn conductor pattern in series. The fourth method is described in, for example,
As shown in FIGS. 6 to 9 of Japanese Patent Publication No. 0-163039, a conductor layer having a conductor pattern of [even number + α] turns (α is larger than 0 and smaller than 1) and [even number + (1
-Α)] is a method of connecting in series a conductor layer having a conductor pattern of turns.

【0008】しかしながら、上記のいずれの方法でも、
以下のような問題点があった。第1の方法では、巻線の
一方の端子を導体パターンの内周縁付近から導出する必
要がある。そのため、第1の方法では、通常、平面コイ
ルに使用されているようなコア、すなわち、巻線を貫通
するように配置される部分(いわゆる中足)と巻線の外
周側に配置される部分(いわゆる外足)との接続部分が
巻線のほとんどを覆うように幅が広くなっているコアを
使用することができない。第1の方法を用いる場合に
は、コアとしては、上記接続部分が、導体パターンの内
周縁付近から導出される巻線の端子にぶつからないよう
に、上記接続部分の幅の狭いコアを用いる必要がある。
この場合、磁束が飽和しないようなコアの断面積を確保
するためには、コアの厚さを大きくする必要がある。従
って、第1の方法では、平面コイルまたは平面トランス
の薄型化が難しくなるという問題がある。
However, in any of the above methods,
There were the following problems. In the first method, it is necessary to lead one terminal of the winding from near the inner peripheral edge of the conductor pattern. Therefore, in the first method, a core usually used for a planar coil, that is, a portion arranged to penetrate the winding (so-called middle foot) and a portion arranged on the outer peripheral side of the winding It is not possible to use a core that is wide so that the connection with the (so-called outer leg) covers most of the winding. In the case of using the first method, it is necessary to use a core having a narrow width of the connection portion as a core so that the connection portion does not hit a terminal of a winding derived from near the inner peripheral edge of the conductor pattern. There is.
In this case, it is necessary to increase the thickness of the core in order to secure a cross-sectional area of the core that does not saturate the magnetic flux. Therefore, the first method has a problem that it is difficult to reduce the thickness of the planar coil or the planar transformer.

【0009】第2の方法では、要求されるターン数と同
じ数だけの導体層を積層するため、平面コイルまたは平
面トランスが厚くなるという問題点がある。また、第2
の方法では、要求されるターン数が多くなるほど、奇数
層の導体層を直列に接続するための接続部が多く必要に
なる。例えば、5ターンの巻線を形成する場合には、端
子以外の接続部が4箇所必要となる。そのため、平面コ
イルまたは平面トランスにおいて、接続部を配置するた
めの領域を広く確保する必要が生じるという問題点があ
る。また、第2の方法では、導体層の層数が巻線のター
ン数と一致するため、導体層の層数の設計の自由度が小
さいという問題点がある。例えば、5ターンの巻線を形
成する場合には、導体層の数は5層単位となる。すなわ
ち、この場合には、例えば電流容量を増やすために導体
層の数を増やすには、導体層の層数を5の倍数にするし
かなく、所望の電流容量を得るために例えば8層や12
層とすることは不可能である。
In the second method, since the same number of conductor layers as the required number of turns are laminated, there is a problem that the planar coil or the planar transformer becomes thick. Also, the second
In the method of (1), as the number of turns required increases, the number of connection parts for connecting odd-numbered conductor layers in series is required. For example, when a 5-turn winding is formed, four connection parts other than terminals are required. Therefore, there is a problem that it is necessary to secure a wide area for arranging the connection part in the planar coil or the planar transformer. Further, in the second method, since the number of layers of the conductor layer matches the number of turns of the winding, there is a problem that the degree of freedom in designing the number of layers of the conductor layer is small. For example, when a five-turn winding is formed, the number of conductor layers is in units of five layers. That is, in this case, for example, to increase the number of conductor layers in order to increase the current capacity, the number of conductor layers must be a multiple of five.
Layering is not possible.

【0010】第3の方法および第4の方法では、2つの
導体層で導体パターンの巻き方向を逆にし、2つの導体
パターンの内側の端部同士を電気的に接続することによ
り、巻線の2つの端子を2つの導体パターンの外側の端
部より導出することが可能になる。従って、第3の方法
および第4の方法では、巻線の両端子をコアの外側に配
置することができるため、中足と外足との接続部分の幅
の広い、薄型のコアを使用することができる。また、第
3の方法および第4の方法では、導体層の層数の設計を
2層単位で行うことができ、導体層の層数の設計の自由
度は大きい。
In the third method and the fourth method, the winding directions of the conductor patterns are reversed in the two conductor layers, and the inner ends of the two conductor patterns are electrically connected to each other, whereby the windings of the windings are formed. The two terminals can be led out from the outer ends of the two conductor patterns. Therefore, in the third method and the fourth method, since both terminals of the winding can be arranged outside the core, a thin core having a wide connecting portion between the middle foot and the outer foot is used. be able to. In the third method and the fourth method, the number of conductor layers can be designed in units of two layers, and the degree of freedom in designing the number of conductor layers is large.

【0011】しかしながら、第3の方法および第4の方
法では、巻線全体の中で、導体パターンの幅が大きく異
なる所が生じるため、巻線の部分によって電流密度が変
化する。そのため、第3の方法および第4の方法では、
損失を小さくするという観点では、導体パターンの最適
な設計はできない。
However, in the third method and the fourth method, a portion where the width of the conductor pattern greatly differs occurs in the entire winding, and thus the current density changes depending on the winding portion. Therefore, in the third method and the fourth method,
From the viewpoint of reducing the loss, the optimum design of the conductor pattern cannot be made.

【0012】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、奇数ターンの巻線を備えた平面コイ
ルおよび平面トランスであって、薄型化が可能で、導体
層の層数の設計の自由度が大きく、損失の小さな平面コ
イルおよび平面トランスを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a planar coil and a planar transformer having odd-numbered turns of windings, which can be made thinner and have a reduced number of conductor layers. An object of the present invention is to provide a planar coil and a planar transformer having a large degree of freedom in design and low loss.

【0013】[0013]

【課題を解決するための手段】本発明の平面コイルは、
平板状の導体によって形成された奇数ターンの巻線を有
するものであって、絶縁層と、平板状の導体が渦巻き状
に配置されて形成された第1の導体パターンを有する第
1の導体層と、平板状の導体が渦巻き状に配置されて形
成された第2の導体パターンを有し、絶縁層を介して第
1の導体層に重ね合わされた第2の導体層とを備え、第
1の導体パターンと第2の導体パターンは、それぞれN
(Nは1以上の整数)+1ターンの巻線部分を含み、第
1の導体パターンおよび第2の導体パターンの最も内側
の巻線部分同士が並列に接続されることにより、第1の
導体パターンおよび第2の導体パターンによって2N+
1ターンの巻線が構成されているものである。
The planar coil according to the present invention comprises:
A first conductor layer having an odd number of turns of winding formed by a flat conductor, having an insulating layer and a first conductor pattern formed by spirally disposing the flat conductor. A second conductor layer having a second conductor pattern formed by spirally arranging plate-shaped conductors, and a second conductor layer superposed on the first conductor layer via an insulating layer; And the second conductor pattern are respectively N
(N is an integer equal to or greater than 1) including a winding portion of +1 turn, and the innermost winding portions of the first conductor pattern and the second conductor pattern are connected in parallel to form the first conductor pattern. And 2N +
A one-turn winding is configured.

【0014】本発明の平面コイルでは、第1の導体パタ
ーンおよび第2の導体パターンの最も内側の巻線部分同
士が並列に接続され、これらによって巻線における1タ
ーン分の導電路が構成される。また、第1の導体パター
ンおよび第2の導体パターンにおける他の巻線部分によ
って2Nターン分の導電路が構成される。本発明では、
第1の導体パターンと第2の導体パターンとを、それら
の幅に関して同様のパターンにすることが可能である。
また、本発明では、第1の導体パターンおよび第2の導
体パターンの最も内側の巻線部分によって構成される1
ターン分の導電路の厚さは他の導電路の厚さの2倍とな
るが、その幅を調整することで、2N+1ターンの巻線
全体の抵抗値を小さくして、巻線全体における損失を小
さくすることが可能である。なお、本発明は、第1の導
体層と第2の導体層が絶縁層のみを介して重ね合わされ
ている場合に限らず、絶縁層に加え、他の層も介して第
1の導体層と第2の導体層が重ね合わされている場合も
含む。
In the planar coil of the present invention, the innermost winding portions of the first conductor pattern and the second conductor pattern are connected in parallel, and these constitute a one-turn conductive path in the winding. . Further, a conductive path for 2N turns is formed by the other winding portions in the first conductor pattern and the second conductor pattern. In the present invention,
The first conductor pattern and the second conductor pattern can have similar patterns with respect to their width.
Also, in the present invention, the first conductor pattern and the innermost winding portion of the second conductor pattern may be configured as one conductor pattern.
The thickness of the conductive path for the turn is twice the thickness of the other conductive paths. By adjusting the width, the resistance value of the entire winding of 2N + 1 turns is reduced, and the loss in the entire winding is reduced. Can be reduced. Note that the present invention is not limited to the case where the first conductor layer and the second conductor layer are overlapped only with the insulating layer interposed therebetween. This includes the case where the second conductor layers are overlapped.

【0015】本発明の平面コイルでは、第1の導体パタ
ーンおよび第2の導体パターンにおいて、最も内側の巻
線部分の幅は実質的に他の巻線部分の幅の半分であって
もよい。この場合には、第1の導体パターンおよび第2
の導体パターンの最も内側の巻線部分によって構成され
る1ターン分の導電路の厚さは他の導電路の厚さの2倍
となるが、その幅は実質的に他の導電路の幅の半分とな
るので、その断面積は実質的に他の導電路の断面積と等
しくなる。従って、2N+1ターンの巻線の各部におけ
る電流密度は均一化され、巻線における損失が低減され
る。
In the planar coil of the present invention, in the first conductor pattern and the second conductor pattern, the width of the innermost winding portion may be substantially half the width of the other winding portions. In this case, the first conductor pattern and the second conductor pattern
The thickness of one turn of the conductive path formed by the innermost winding portion of the conductive pattern of the second conductive pattern is twice the thickness of the other conductive path, but its width is substantially the width of the other conductive path. , The cross-sectional area is substantially equal to the cross-sectional area of the other conductive paths. Therefore, the current density in each part of the winding of 2N + 1 turns is equalized, and the loss in the winding is reduced.

【0016】なお、本出願において、巻線部分とは、導
体パターンのうちの1ターン分の部分を言う。また、本
出願において、「実質的に半分」というのは、正確に半
分の値と、それに対して設計上での丸め誤差や製造上の
誤差等の許容範囲の誤差を含めた値とを含むという意味
である。
In the present application, the winding portion refers to a portion corresponding to one turn in the conductor pattern. Further, in the present application, “substantially half” includes exactly half a value and a value including an allowable range error such as a rounding error in design or a manufacturing error. Meaning.

【0017】また、本発明の平面コイルでは、第1の導
体パターンおよび第2の導体パターンにおいて、内側か
らnターン(nは1以上、N+1以下の整数)目の巻線
部分の内周部の半径をri(n)、外周部の半径をro(n)と
し、最も内側の巻線部分の内周部の半径rmin、最も外
側の巻線部分の外周部の半径と最も内側の巻線部分の内
周部の半径との差Wtotal、および隣接するターン間に
おける巻線部分間の距離Dが与えられたときに、以下の
式(1)で表されるAの値が最小となるようにri(n)お
よびro(n)が定められていてもよい。ただし、K(1)=
0.5、n≧2のときK(n)=2、ri(1)=rmin、ri
(n+1)−ro(n)=D、ro(N+1)−ri(1)=Wtotalであ
る。
Further, in the planar coil of the present invention, in the first conductor pattern and the second conductor pattern, the inner peripheral portion of the winding portion of the n-th turn (n is an integer of 1 or more and N + 1 or less) from the inside is obtained. The radius is r i (n), the radius of the outer circumference is r o (n), the radius r min of the inner circumference of the innermost winding portion, the radius of the outer circumference of the outermost winding portion and the innermost radius are Given the difference W total from the radius of the inner peripheral part of the winding part and the distance D between the winding parts between adjacent turns, the value of A represented by the following equation (1) is minimum. R i (n) and r o (n) may be determined so that Where K (1) =
0.5, when n ≧ 2, K (n) = 2, r i (1) = r min , r i
(n + 1) -r o ( n) = D, r o (N + 1) -r i (1) is a = W total.

【0018】[0018]

【数3】 (Equation 3)

【0019】このように、式(1)で表されるAの値が
最小となるようにri(n)およびro(n)を設定することに
より、2N+1ターンの巻線全体の抵抗値が最小にな
り、その結果、巻線全体における損失が最小になる。
As described above, by setting r i (n) and r o (n) such that the value of A represented by the equation (1) is minimized, the resistance value of the entire winding of 2N + 1 turns is obtained. Is minimized, and consequently the losses in the entire winding are minimized.

【0020】また、本発明の平面コイルにおいて、複数
組の絶縁層、第1の導体層および第2の導体層が厚さ方
向に積層され、各組毎の巻線が並列に接続されていても
よい。
In the planar coil of the present invention, a plurality of sets of insulating layers, a first conductive layer and a second conductive layer are laminated in the thickness direction, and the windings of each set are connected in parallel. Is also good.

【0021】本発明の平面トランスは、それぞれ平面的
に配置された導体によって形成された一次巻線と二次巻
線とを有するものであって、一次巻線と二次巻線の少な
くとも一方は、平板状の導体が渦巻き状に配置されて形
成された第1の導体パターンを有する第1の導体層と、
平板状の導体が渦巻き状に配置されて形成された第2の
導体パターンを有し、絶縁層を介して第1の導体層に重
ね合わされた第2の導体層とを備え、第1の導体パター
ンと第2の導体パターンは、それぞれN(Nは1以上の
整数)+1ターンの巻線部分を含み、第1の導体パター
ンおよび第2の導体パターンの最も内側の巻線部分同士
が並列に接続されることにより、第1の導体パターンお
よび第2の導体パターンによって2N+1ターンの巻線
が構成されているものである。
A planar transformer according to the present invention has a primary winding and a secondary winding formed by conductors arranged in a plane, and at least one of the primary winding and the secondary winding is A first conductor layer having a first conductor pattern formed by spirally arranging plate-shaped conductors;
A second conductor layer having a second conductor pattern formed by spirally arranging flat conductors, and a second conductor layer superimposed on the first conductor layer via an insulating layer; The pattern and the second conductor pattern each include a winding portion of N (N is an integer of 1 or more) +1 turns, and the innermost winding portions of the first conductor pattern and the second conductor pattern are arranged in parallel. By being connected, a winding of 2N + 1 turns is constituted by the first conductor pattern and the second conductor pattern.

【0022】本発明の平面トランスでは、第1の導体パ
ターンおよび第2の導体パターンの最も内側の巻線部分
同士が並列に接続され、これらによって巻線における1
ターン分の導電路が構成される。また、第1の導体パタ
ーンおよび第2の導体パターンにおける他の巻線部分に
よって2Nターン分の導電路が構成される。本発明で
は、第1の導体パターンと第2の導体パターンとを、そ
れらの幅に関して同様のパターンにすることが可能であ
る。また、本発明では、第1の導体パターンおよび第2
の導体パターンの最も内側の巻線部分によって構成され
る1ターン分の導電路の厚さは他の導電路の厚さの2倍
となるが、その幅を調整することで、2N+1ターンの
巻線全体の抵抗値を小さくして、巻線全体における損失
を小さくすることが可能である。なお、本発明は、第1
の導体層と第2の導体層が絶縁層のみを介して重ね合わ
されている場合に限らず、絶縁層に加え、他の層も介し
て第1の導体層と第2の導体層が重ね合わされている場
合も含む。
In the planar transformer of the present invention, the innermost winding portions of the first conductor pattern and the second conductor pattern are connected in parallel to each other, whereby the first conductor pattern and the second conductor pattern are connected in parallel.
A conductive path for the turn is formed. Further, a conductive path for 2N turns is formed by the other winding portions in the first conductor pattern and the second conductor pattern. According to the present invention, the first conductor pattern and the second conductor pattern can have the same pattern with respect to their width. In the present invention, the first conductor pattern and the second
The thickness of the conductive path for one turn constituted by the innermost winding portion of the conductor pattern of the above is twice the thickness of the other conductive paths, but by adjusting the width thereof, 2N + 1 turns of the conductive path can be obtained. By reducing the resistance value of the entire wire, it is possible to reduce the loss in the entire winding. Note that the present invention
This is not limited to the case where the first conductor layer and the second conductor layer are overlapped only via the insulating layer, and the first conductor layer and the second conductor layer are overlapped via other layers in addition to the insulating layer. Includes cases where

【0023】本発明の平面トランスでは、第1の導体パ
ターンおよび第2の導体パターンにおいて、最も内側の
巻線部分の幅は実質的に他の巻線部分の幅の半分であっ
てもよい。この場合には、第1の導体パターンおよび第
2の導体パターンの最も内側の巻線部分によって構成さ
れる1ターン分の導電路の厚さは他の導電路の厚さの2
倍となるが、その幅は実質的に他の導電路の幅の半分と
なるので、その断面積は実質的に他の導電路の断面積と
等しくなる。従って、2N+1ターンの巻線の各部にお
ける電流密度は均一化され、巻線における損失が低減さ
れる。
In the planar transformer of the present invention, in the first conductor pattern and the second conductor pattern, the width of the innermost winding portion may be substantially half the width of the other winding portions. In this case, the thickness of one turn of the conductive path formed by the innermost winding portions of the first conductive pattern and the second conductive pattern is two times the thickness of the other conductive paths.
Although doubled, its width is substantially half the width of the other conductive path, so that its cross-sectional area is substantially equal to the cross-sectional area of the other conductive path. Therefore, the current density in each part of the winding of 2N + 1 turns is equalized, and the loss in the winding is reduced.

【0024】また、本発明の平面トランスでは、第1の
導体パターンおよび第2の導体パターンにおいて、内側
からnターン(nは1以上、N+1以下の整数)目の巻
線部分の内周部の半径をri(n)、外周部の半径をro(n)
とし、最も内側の巻線部分の内周部の半径rmin、最も
外側の巻線部分の外周部の半径と最も内側の巻線部分の
内周部の半径との差Wtotal、および隣接するターン間
における巻線部分間の距離Dが与えられたときに、以下
の式(1)で表されるAの値が最小となるようにri(n)
およびro(n)が定められていてもよい。ただし、K(1)
=0.5、n≧2のときK(n)=2、ri(1)=rmin
i(n+1)−ro(n)=D、ro(N+1)−ri(1)=Wtotal
ある。
Further, in the planar transformer according to the present invention, in the first conductor pattern and the second conductor pattern, the inner circumferential portion of the winding portion of the nth turn (n is an integer of 1 or more and N + 1 or less) from the inside is obtained. The radius is r i (n) and the radius of the outer periphery is r o (n)
The radius r min of the inner periphery of the innermost winding portion, the difference W total between the radius of the outer periphery of the outermost winding portion and the radius of the inner periphery of the innermost winding portion, and adjacent Given a distance D between winding portions between turns, r i (n) is such that the value of A represented by the following equation (1) is minimized.
And r o (n) may be defined. However, K (1)
= 0.5, when n ≧ 2, K (n) = 2, r i (1) = r min ,
r i (n + 1) -r o (n) = D, is a r o (N + 1) -r i (1) = W total.

【0025】[0025]

【数4】 (Equation 4)

【0026】このように、式(1)で表されるAの値が
最小となるようにri(n)およびro(n)を設定することに
より、2N+1ターンの巻線全体の抵抗値が最小にな
り、その結果、巻線全体における損失が最小になる。
As described above, by setting r i (n) and r o (n) such that the value of A expressed by the equation (1) is minimized, the resistance value of the entire winding of 2N + 1 turns is obtained. Is minimized, and consequently the losses in the entire winding are minimized.

【0027】[0027]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。 [第1の実施の形態]まず、図1ないし図4を参照し
て、本発明の第1の実施の形態に係る平面コイルの構成
について説明する。図1は本実施の形態に係る平面コイ
ルにおける第1の導体層とその下の絶縁層とを示す平面
図、図2は本実施の形態に係る平面コイルにおける絶縁
層を示す平面図、図3は本実施の形態に係る平面コイル
における第2の導体層を示す平面図、図4は図1におけ
るA−A線で示す断面を拡大して表した断面図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. [First Embodiment] First, the configuration of a planar coil according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a plan view showing a first conductor layer and an insulating layer thereunder in the planar coil according to the present embodiment. FIG. 2 is a plan view showing an insulating layer in the planar coil according to the present embodiment. FIG. 4 is a plan view showing a second conductor layer in the planar coil according to the present embodiment, and FIG. 4 is a cross-sectional view showing an enlarged cross section taken along line AA in FIG.

【0028】本実施の形態に係る平面コイルは、矩形の
板状の絶縁層10と、この絶縁層10の一方の面(上
面)に形成された第1の導体層11と、絶縁層10の他
方の面(下面)に形成された第2の導体層12とを備え
ている。このように、第1の導体層11と第2の導体層
12は、絶縁層10を介して重ね合わされている。
The planar coil according to the present embodiment has a rectangular plate-shaped insulating layer 10, a first conductor layer 11 formed on one surface (upper surface) of the insulating layer 10, And a second conductor layer 12 formed on the other surface (lower surface). As described above, the first conductor layer 11 and the second conductor layer 12 are overlapped with the insulating layer 10 interposed therebetween.

【0029】絶縁層10の一側部の近傍には、巻線の端
子が配置される端子領域10bが設けられている。絶縁
層10のうちの端子領域10bを除いた部分の中心部分
には円形の孔10aが形成されている。孔10aにはコ
ア(磁芯)を挿入できるようになっている。
In the vicinity of one side of the insulating layer 10, there is provided a terminal region 10b in which terminals of the winding are arranged. A circular hole 10a is formed in a central portion of a portion of the insulating layer 10 excluding the terminal region 10b. A core (magnetic core) can be inserted into the hole 10a.

【0030】図1に示したように、第1の導体層11
は、箔状を含む平板状の導体が渦巻き状に配置されて形
成された第1の導体パターン11aを有している。導体
としては例えば銅が用いられる。同様に、図3に示した
ように、第2の導体層12は、箔状を含む平板状の導体
が渦巻き状に配置されて形成された第2の導体パターン
12aを有している。第1の導体パターン11aと第2
の導体パターン12aは、孔10aの外周部と絶縁層1
0の外周部との間の領域に配置されている。
As shown in FIG. 1, the first conductor layer 11
Has a first conductor pattern 11a formed by spirally arranging flat conductors including a foil shape. For example, copper is used as the conductor. Similarly, as shown in FIG. 3, the second conductor layer 12 has a second conductor pattern 12a formed by spirally arranging flat conductors including a foil shape. The first conductor pattern 11a and the second
The conductor pattern 12a is formed between the outer peripheral portion of the hole 10a and the insulating layer 1.
0 is arranged in a region between the outer peripheral portion of the first portion and the outer peripheral portion.

【0031】本実施の形態に係る平面コイルは、例え
ば、絶縁基板の両面に導体層が形成された両面プリント
基板における各導体層をエッチングすることによって製
造してもよいし、導体板を打ち抜いて製造してもよい。
また、スパッタ法等の薄膜形成技術によって製造しても
よい。
The planar coil according to the present embodiment may be manufactured, for example, by etching each conductor layer on a double-sided printed circuit board having conductor layers formed on both sides of an insulating substrate, or by punching a conductor plate. It may be manufactured.
Further, it may be manufactured by a thin film forming technique such as a sputtering method.

【0032】第1の導体パターン11aと第2の導体パ
ターン12aは、それぞれN(Nは1以上の整数)+1
ターンの巻線部分を含んでいる。本実施の形態では、特
に、N=1としている。すなわち、第1の導体パターン
11aと第2の導体パターン12aは、それぞれ2ター
ンの巻線部分を含んでいる。
The first conductor pattern 11a and the second conductor pattern 12a are respectively N (N is an integer of 1 or more) +1
Includes turn windings. In the present embodiment, in particular, N = 1. That is, the first conductor pattern 11a and the second conductor pattern 12a each include a two-turn winding portion.

【0033】第1の導体パターン11aと第2の導体パ
ターン12aとでは導体の巻き方向が逆になっている。
すなわち、図1に示したように、第1の導体パターン1
1aでは、導体は内側から外側にかけて時計回り方向に
巻回され、図3に示したように、第2の導体パターン1
2aでは、導体は内側から外側にかけて反時計回り方向
に巻回されている。
The first conductor pattern 11a and the second conductor pattern 12a have opposite conductor winding directions.
That is, as shown in FIG.
1a, the conductor is wound clockwise from the inside to the outside, and as shown in FIG.
In 2a, the conductor is wound in a counterclockwise direction from the inside to the outside.

【0034】図1に示したように、第1の導体パターン
11aの外側の端部は、絶縁層10の端子領域10bに
おいて右側の位置に配置されている。絶縁層10の一方
の面(上面)には、端子領域10bにおける左側の位置
に、端子として用いられる端子層13が設けられてい
る。
As shown in FIG. 1, the outer end of the first conductor pattern 11a is located on the right side in the terminal region 10b of the insulating layer 10. On one surface (upper surface) of the insulating layer 10, a terminal layer 13 used as a terminal is provided at a position on the left side in the terminal region 10b.

【0035】図3に示したように、第2の導体パターン
12aの外側の端部は、絶縁層10の端子領域10bに
おいて左側の位置に配置されている。絶縁層10の他方
の面(下面)には、端子領域10bにおける右側の位置
に、端子として用いられる端子層14が設けられてい
る。
As shown in FIG. 3, the outer end of the second conductor pattern 12a is located at the left side in the terminal region 10b of the insulating layer 10. On the other surface (lower surface) of the insulating layer 10, a terminal layer 14 used as a terminal is provided at a position on the right side in the terminal region 10b.

【0036】端子領域10bにおける左側の位置には、
端子層13、絶縁層10、および第2の導体パターン1
2aの外側の端部を貫通するスルーホール15が形成さ
れている。このスルーホール15を介して、端子層13
と第2の導体パターン12aの外側の端部とが電気的に
接続されている。
At the left position in the terminal region 10b,
Terminal layer 13, insulating layer 10, and second conductor pattern 1
A through hole 15 penetrating the outer end of 2a is formed. Through this through hole 15, the terminal layer 13 is formed.
And the outer end of the second conductor pattern 12a are electrically connected.

【0037】端子領域10bにおける右側の位置には、
第1の導体パターン11aの外側の端部、絶縁層10お
よび端子層14を貫通するスルーホール16が形成され
ている。このスルーホール16を介して、第1の導体パ
ターン11aの外側の端部と端子層14とが電気的に接
続されている。
At the right side position in the terminal area 10b,
A through hole 16 penetrating the outer end of the first conductor pattern 11a, the insulating layer 10, and the terminal layer 14 is formed. Through the through hole 16, the outer end of the first conductor pattern 11a and the terminal layer 14 are electrically connected.

【0038】図1および図3に示したように、第1の導
体パターン11aおよび第2の導体パターン12aの最
も内側の巻線部分同士は、導体パターン11a,12a
および絶縁層10を貫通するスルーホール17,18に
よって並列に接続されている。これらによって巻線にお
ける1ターン分の導電路が構成される。なお、スルーホ
ール17,18は、各導体パターン11a,12aの最
も内側の巻線部分における両端部の位置に設けられてい
る。また、第1の導体パターン11aおよび第2の導体
パターン12aにおける他の巻線部分によって2N=2
ターン分の導電路が構成される。このようにして、第1
の導体パターン11aおよび第2の導体パターン12a
によって2N+1=3ターンの巻線が構成されている。
As shown in FIGS. 1 and 3, the innermost winding portions of the first conductor pattern 11a and the second conductor pattern 12a are connected to the conductor patterns 11a, 12a.
And through holes 17, 18 penetrating through the insulating layer 10. These form a one-turn conductive path in the winding. The through holes 17 and 18 are provided at both ends of the innermost winding portion of each of the conductor patterns 11a and 12a. Further, 2N = 2 due to other winding portions in the first conductor pattern 11a and the second conductor pattern 12a.
A conductive path for the turn is formed. Thus, the first
Conductor pattern 11a and second conductor pattern 12a
Thus, a winding of 2N + 1 = 3 turns is formed.

【0039】本実施の形態では、図1および図3に示し
たように、第1の導体パターン11aと第2の導体パタ
ーン12aとを、それらの幅に関して同様のパターンに
することが可能である。従って、本実施の形態によれ
ば、最も内側の巻線部分と他の巻線部分との間の関係を
除いて、導体パターンの幅が大きく異なる所が生じるこ
とを防止することができる。本実施の形態では、第1の
導体パターン11aおよび第2の導体パターン12aの
最も内側の巻線部分によって構成される1ターン分の導
電路の厚さは他の導電路の厚さの2倍となるが、その幅
を調整することで、巻線全体の抵抗値を小さくして、巻
線全体における損失を小さくすることが可能である。
In the present embodiment, as shown in FIGS. 1 and 3, the first conductor pattern 11a and the second conductor pattern 12a can have the same pattern with respect to their width. . Therefore, according to the present embodiment, it is possible to prevent a location where the width of the conductor pattern is greatly different from occurring, except for the relationship between the innermost winding part and the other winding parts. In the present embodiment, the thickness of one turn of the conductive path formed by the innermost winding portions of the first conductive pattern 11a and the second conductive pattern 12a is twice the thickness of the other conductive paths. However, by adjusting the width, the resistance value of the entire winding can be reduced, and the loss in the entire winding can be reduced.

【0040】本実施の形態では、特に、図1および図3
に示したように、第1の導体パターン11aおよび第2
の導体パターン12aにおいて、最も内側の巻線部分の
幅は実質的に他の巻線部分の幅の半分になっている。な
お、他の巻線部分の幅は一定になっている。第1の導体
パターン11aおよび第2の導体パターン12aの最も
内側の巻線部分によって構成される1ターン分の導電路
の厚さは他の導電路の厚さの2倍となるが、その幅は実
質的に他の導電路の幅の半分となるので、その断面積は
実質的に他の導電路の断面積と等しくなる。従って、本
実施の形態に係る平面コイルによれば、3ターンの巻線
の各部における電流密度は均一化され、巻線における損
失が低減される。
In this embodiment, in particular, FIGS.
As shown in the figure, the first conductor pattern 11a and the second
In the conductor pattern 12a, the width of the innermost winding portion is substantially half the width of the other winding portions. The width of the other windings is constant. The thickness of one turn of the conductive path formed by the innermost winding portions of the first conductive pattern 11a and the second conductive pattern 12a is twice the thickness of the other conductive paths, but the width thereof is Is substantially half the width of the other conductive path, so that its cross-sectional area is substantially equal to the cross-sectional area of the other conductive path. Therefore, according to the planar coil according to the present embodiment, the current density in each part of the three-turn winding is made uniform, and the loss in the winding is reduced.

【0041】また、本実施の形態によれば、2層の導体
層11,12によって3ターンの巻線を構成できる。ま
た、本実施の形態によれば、巻線の2つの端子を2つの
導体パターン11a,12aの外側の端部より導出する
ことができる。従って、巻線の両端子を、幅広なコアの
外側に配置することができるため、中足と外足との接続
部分の幅の広い、薄型のコアを使用することができる。
これらのことから、本実施の形態によれば、平面コイル
の薄型化が可能になる。
According to the present embodiment, a three-turn winding can be constituted by the two conductor layers 11 and 12. Further, according to the present embodiment, the two terminals of the winding can be led out from the outer ends of the two conductor patterns 11a and 12a. Therefore, since both terminals of the winding can be arranged outside the wide core, a thin core having a wide connecting portion between the middle foot and the outer foot can be used.
For these reasons, according to the present embodiment, it is possible to reduce the thickness of the planar coil.

【0042】また、本実施の形態によれば、導体層1
1,12の層数の設計を2層単位で行うことができ、導
体層11,12の層数の設計の自由度が大きくなる。
According to the present embodiment, the conductor layer 1
The number of layers 1 and 12 can be designed in units of two layers, and the degree of freedom in designing the number of layers of the conductor layers 11 and 12 increases.

【0043】[第2の実施の形態]次に、図5および図
6を参照して、本発明の第2の実施の形態に係る平面コ
イルの構成について説明する。図5は本実施の形態に係
る平面コイルにおける第1の導体層とその下の絶縁層と
を示す平面図、図6は本実施の形態に係る平面コイルに
おける第2の導体層を示す平面図である。
[Second Embodiment] Next, a configuration of a planar coil according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a plan view showing a first conductor layer and an insulating layer thereunder in the planar coil according to the present embodiment, and FIG. 6 is a plan view showing a second conductor layer in the planar coil according to the present embodiment. It is.

【0044】本実施の形態に係る平面コイルの構成は、
導体パターン11a,12aの形状が異なることを除い
て、第1の実施の形態に係る平面コイルと同様である。
The configuration of the planar coil according to this embodiment is as follows.
This is the same as the planar coil according to the first embodiment except that the shapes of the conductor patterns 11a and 12a are different.

【0045】本実施の形態に係る平面コイルでは、第1
の導体パターン11aおよび第2の導体パターン12a
において、内側からnターン(nは1以上、N+1以下
の整数)目の巻線部分の内周部の半径をri(n)、外周部
の半径をro(n)とし、最も内側の巻線部分の内周部の半
径rmin、最も外側の巻線部分の外周部の半径と最も内
側の巻線部分の内周部の半径との差Wtotal、および隣
接するターン間における巻線部分間の距離Dが与えられ
たときに、以下の式(1)で表されるAの値が最小とな
るようにri(n)およびro(n)が定められている。ただ
し、K(1)=0.5、n≧2のときK(n)=2、ri(1)
=rmin、ri(n+1)−ro(n)=D、ro(N+1)−ri(1)=
totalである。また、logxはxの自然対数である。
In the planar coil according to the present embodiment, the first
Conductor pattern 11a and second conductor pattern 12a
, The radius of the inner peripheral portion of the winding portion of the n-th turn (n is an integer of 1 or more and N + 1 or less) from the inner side is r i (n), the radius of the outer peripheral portion is r o (n), The radius r min of the inner circumference of the winding portion, the difference W total between the radius of the outer circumference of the outermost winding portion and the radius of the inner circumference of the innermost winding portion, and the winding between adjacent turns R i (n) and r o (n) are determined so that the value of A represented by the following equation (1) is minimized when the distance D between the parts is given. However, when K (1) = 0.5 and n ≧ 2, K (n) = 2 and r i (1)
= R min , r i (n + 1)-r o (n) = D, r o (N + 1)-r i (1) =
W total . Logx is the natural logarithm of x.

【0046】[0046]

【数5】 (Equation 5)

【0047】本実施の形態では、式(1)で表されるA
の値が最小となるようにri(n)およびro(n)を設定する
ことにより、2N+1ターンの巻線全体の抵抗値が最小
になり、その結果、巻線全体における損失が最小にな
る。以下、このことを詳しく説明する。
In the present embodiment, A represented by the equation (1)
By setting r i (n) and r o (n) to minimize the value of, the resistance of the entire winding of 2N + 1 turns is minimized, and as a result, the loss in the entire winding is minimized. Become. Hereinafter, this will be described in detail.

【0048】まず、厚さt、内半径r、外半径r+dr
のリング状の導体パターンを考える。この導体パターン
の抵抗値は、幅drが充分微小であるならば、(2πr
×ρ)/(t×dr)で表してよい。ここで、ρは導体
の体積抵抗率である。従って、導体パターンのコンダク
タンス、つまり抵抗値の逆数は、(t×dr)/(2π
r×ρ)となる。
First, thickness t, inner radius r, outer radius r + dr
Consider a ring-shaped conductor pattern of FIG. If the width dr is sufficiently small, the resistance value of this conductor pattern is (2πr
× ρ) / (t × dr). Here, ρ is the volume resistivity of the conductor. Therefore, the conductance of the conductor pattern, that is, the reciprocal of the resistance value is (t × dr) / (2π
r × ρ).

【0049】内半径ri、外半径roのリング状の導体パ
ターンは、上述のような微小な幅drを持つリング状の
導体パターンが並列に接続しているものと等価であると
考えられる。従って、厚さt、内半径ri、外半径ro
リング状の導体パターンのコンダクタンスは、以下の式
(2)のように、(t×dr)/(2πr×ρ)をr i
〜roの範囲で積分することによって求めることができ
る。
Inner radius ri, Outer radius roRing-shaped conductor
The turn has a ring shape with a small width dr as described above.
When the conductor patterns are equivalent to those connected in parallel
Conceivable. Therefore, thickness t, inner radius ri, Outer radius roof
The conductance of the ring-shaped conductor pattern is calculated by the following equation.
As in (2), (t × dr) / (2πr × ρ) is represented by r i
~ RoBy integrating over the range
You.

【0050】[0050]

【数6】 (Equation 6)

【0051】厚さt、内半径ri、外半径roのリング状
の導体パターンの抵抗値Rは、この導体パターンのコン
ダクタンスの逆数であるから、以下の式(3)で表され
る。
The thickness t, an inner radius r i, the resistance value R of the ring-shaped conductor pattern of the outer radius r o, since the reciprocal of the conductance of the conductor pattern, represented by the following formula (3).

【0052】[0052]

【数7】 (Equation 7)

【0053】ここで、2πρ/t=Bとする。第1の導
体パターン11aおよび第2の導体パターン12aの最
も内側の巻線部分によって構成される1ターン分の導電
路の抵抗値Rは、以下の式(4)で表される。
Here, it is assumed that 2πρ / t = B. The resistance value R of the conductive path for one turn formed by the innermost winding portions of the first conductor pattern 11a and the second conductor pattern 12a is represented by the following equation (4).

【0054】[0054]

【数8】 (Equation 8)

【0055】一方、第1の導体パターン11aの他の巻
線部分の1ターン当たりの抵抗値と第2の導体パターン
12aの他の巻線部分の1ターン当たりの抵抗値との和
Rは、以下の式(5)で表される。
On the other hand, the sum R of the resistance per turn of the other winding part of the first conductor pattern 11a and the resistance per turn of the other winding part of the second conductor pattern 12a is: It is represented by the following equation (5).

【0056】[0056]

【数9】 (Equation 9)

【0057】従って、2N+1ターンの巻線全体の抵抗
値Rtotalは、以下の式(6)で表される。
Therefore, the resistance value R total of the entire winding of 2N + 1 turns is expressed by the following equation (6).

【0058】[0058]

【数10】 (Equation 10)

【0059】従って、第1の導体パターン11aおよび
第2の導体パターン12aにおいて、最も内側の巻線部
分の内半径rmin、最も外側の巻線部分の外半径と最も
内側の巻線部分の内半径との差Wtotal、および隣接す
るターン間における巻線部分間の距離Dが与えられたと
きに、2N+1ターンの巻線全体の抵抗値を最小にする
には、前記の式(1)で表されるAの値が最小となるよ
うにri(n)およびro(n)を設定すればよい。
Accordingly, in the first conductor pattern 11a and the second conductor pattern 12a, the inner radius r min of the innermost winding portion, the outer radius of the outermost winding portion, and the inner radius rmin of the innermost winding portion. Given the difference W total from the radius and the distance D between the winding portions between adjacent turns, to minimize the resistance of the entire winding of 2N + 1 turns, the above equation (1) is used. It is sufficient to set r i (n) and r o (n) such that the value of A represented is minimized.

【0060】Aの値が最小となるri(n)およびro(n)の
値は、解析的に求めるのは難しいが、コンピュータを利
用した数値計算によって求めることができる。
The values of r i (n) and r o (n) that minimize the value of A are difficult to obtain analytically, but can be obtained by numerical calculation using a computer.

【0061】本実施の形態では、特に、N=1とし、第
1の導体パターン11aと第2の導体パターン12aと
で3ターンの巻線を構成している。
In the present embodiment, in particular, N = 1, and the first conductor pattern 11a and the second conductor pattern 12a constitute a three-turn winding.

【0062】本実施の形態に係る平面コイルによれば、
式(1)で表されるAの値が最小となるようにri(n)お
よびro(n)を設定したので、巻線全体の抵抗値を最小に
することができる。従って、本実施の形態によれば、限
られた空間の中で損失が最小になるように巻線を配置す
ることができ、その結果、導体の抵抗による損失を低減
することができる。
According to the planar coil of this embodiment,
Since r i (n) and r o (n) are set so that the value of A represented by the equation (1) is minimized, the resistance value of the entire winding can be minimized. Therefore, according to the present embodiment, the windings can be arranged such that the loss is minimized in the limited space, and as a result, the loss due to the resistance of the conductor can be reduced.

【0063】本実施の形態におけるその他の構成、作用
および効果は、第1の実施の形態と同様である。
Other configurations, operations and effects of the present embodiment are the same as those of the first embodiment.

【0064】次に、第1の実施の形態に係る平面コイル
の実施例(以下、第1の実施例と言う。)と第2の実施
の形態に係る平面コイルの実施例(以下、第2の実施例
と言う。)について説明すると共に、各実施例の平面コ
イルと2つの比較例の平面コイルとで、計算で求めた抵
抗値を比較した結果について説明する。
Next, an example of the planar coil according to the first embodiment (hereinafter referred to as a first example) and an example of the planar coil according to the second embodiment (hereinafter referred to as a second example) will be described. ), And the results of comparing the calculated resistance values of the planar coil of each embodiment and the planar coils of the two comparative examples.

【0065】図7は第1の比較例の平面コイルにおける
第1の導体層とその下の絶縁層とを示す平面図、図8は
第1の比較例の平面コイルにおける第2の導体層を示す
平面図である。第1の比較例の平面コイルは、絶縁層1
10と、この絶縁層110の各面に形成された第1の導
体層111および第2の導体層112を備えている。第
1の導体層111は第1の導体パターン111aを有
し、第2の導体層112は第2の導体パターン112a
を有している。第1の導体パターン111aは2ターン
の巻線部分を有し、第2の導体パターン112aは1タ
ーンの巻線部分を有している。第1の導体パターン11
1aと第2の導体パターン112aとでは導体の巻き方
向が逆になっている。導体パターン111a,112a
の内側の端部同士は、スルーホール117を介して電気
的に接続されている。このようにして、導体パターン1
11a,112aによって3ターンの巻線が構成されて
いる。
FIG. 7 is a plan view showing the first conductor layer and the insulating layer thereunder in the planar coil of the first comparative example. FIG. 8 is a plan view showing the second conductor layer of the planar coil of the first comparative example. FIG. The planar coil of the first comparative example has an insulating layer 1
10 and a first conductor layer 111 and a second conductor layer 112 formed on each surface of the insulating layer 110. The first conductor layer 111 has a first conductor pattern 111a, and the second conductor layer 112 has a second conductor pattern 112a.
have. The first conductor pattern 111a has a two-turn winding portion, and the second conductor pattern 112a has a one-turn winding portion. First conductor pattern 11
The winding direction of the conductor is reversed between 1a and the second conductor pattern 112a. Conductor patterns 111a, 112a
Are electrically connected to each other through a through hole 117. Thus, the conductor pattern 1
A three-turn winding is constituted by 11a and 112a.

【0066】図9は第2の比較例の平面コイルにおける
第1の導体層とその下の絶縁層とを示す平面図、図10
は第2の比較例の平面コイルにおける第2の導体層を示
す平面図である。第2の比較例の平面コイルは、絶縁層
120と、この絶縁層120の各面に形成された第1の
導体層121および第2の導体層122を備えている。
第1の導体層121は第1の導体パターン121aを有
し、第2の導体層122は第2の導体パターン122a
を有している。第1の導体パターン121aは1.5タ
ーンの巻線部分を有し、第2の導体パターン122aも
1.5ターンの巻線部分を有している。第1の導体パタ
ーン121aと第2の導体パターン122aとでは導体
の巻き方向が逆になっている。導体パターン121a,
122aの内側の端部同士は、スルーホール127を介
して電気的に接続されている。このようにして、導体パ
ターン121a,122aによって3ターンの巻線が構
成されている。
FIG. 9 is a plan view showing the first conductor layer and the insulating layer thereunder in the planar coil of the second comparative example.
FIG. 9 is a plan view showing a second conductor layer in the planar coil of the second comparative example. The planar coil of the second comparative example includes an insulating layer 120, and a first conductor layer 121 and a second conductor layer 122 formed on each surface of the insulating layer 120.
The first conductor layer 121 has a first conductor pattern 121a, and the second conductor layer 122 has a second conductor pattern 122a.
have. The first conductor pattern 121a has a 1.5-turn winding portion, and the second conductor pattern 122a also has a 1.5-turn winding portion. The first conductor pattern 121a and the second conductor pattern 122a have opposite conductor winding directions. The conductor patterns 121a,
Ends on the inner side of 122a are electrically connected to each other through through holes 127. Thus, a three-turn winding is constituted by the conductor patterns 121a and 122a.

【0067】第1の実施例、第2の実施例、第1の比較
例および第2の比較例のそれぞれの平面コイルでは、巻
線を構成する導体として銅を用い、導体の厚さtを0.
06mm、最も内側の巻線部分の内半径rminを6.4
mm、最も外側の巻線部分の外半径と最も内側の巻線部
分の内半径との差Wtotalを5.1mm、隣接するター
ン間における巻線部分間の距離Dを0.2mmとした。
この条件の下で、各平面コイルについて、各ターン毎の
巻線部分の内半径ri(n)および外半径ro(n)を求めると
共に、巻線全体の抵抗値Rtotalを求めた。なお、銅の
体積抵抗率は1.72×10-8(Ωm)とした。また、
以下、各ターン毎の巻線部分の幅ro(n)−ri(n)をW
(n)で表す。
In each of the planar coils of the first embodiment, the second embodiment, the first comparative example, and the second comparative example, copper is used as a conductor constituting a winding, and the thickness t of the conductor is adjusted. 0.
06 mm, the inner radius r min of the innermost winding portion is 6.4.
mm, the difference W total between the outer radius of the outermost winding portion and the inner radius of the innermost winding portion was 5.1 mm, and the distance D between the winding portions between adjacent turns was 0.2 mm.
Under these conditions, for each planar coil, the inner radius r i (n) and the outer radius r o (n) of the winding portion for each turn were determined, and the resistance value R total of the entire winding was determined. The volume resistivity of copper was 1.72 × 10 −8 (Ωm). Also,
Below, the width r o a (n) -r i (n) W of the winding portions of each turn
(n).

【0068】第1の実施例、第2の実施例および第1の
比較例のそれぞれの平面コイルにおける各ターン毎の巻
線部分の幅W(n)と巻線全体の抵抗値Rtotalは、下記の
表に示したようになる。なお、表では、第1の導体層を
A層と記し、第2の導体層をB層と記す。第2の比較例
の平面コイルでは、Wtotalの中で、2ターン分の導電
路を構成している部分の幅と1ターン分の導電路を構成
している部分の幅の比が、第1の比較例と同じであるた
め、抵抗値は原理的に第1の比較例と同等である。
The width W (n) of the winding portion for each turn and the resistance value R total of the entire winding in each of the planar coils of the first embodiment, the second embodiment, and the first comparative example are as follows. It is as shown in the table below. In the table, the first conductor layer is described as layer A, and the second conductor layer is described as layer B. In the planar coil of the second comparative example, in W total , the ratio of the width of the part forming the conductive path for two turns to the width of the part forming the conductive path for one turn is the second. The resistance value is the same as that of the first comparative example because it is the same as that of the first comparative example.

【0069】[0069]

【表1】 [Table 1]

【0070】上記の表から分かるように、第1の実施例
の平面コイルでは、巻線全体の抵抗値Rtotalを、第1
の比較例の平面コイルに比べて8.71%低減できる。
また、第2の実施例の平面コイルでは、巻線全体の抵抗
値Rtotalを、第1の比較例の平面コイルに比べて1
0.45%低減できる。
As can be seen from the above table, in the planar coil of the first embodiment, the resistance R total of the entire winding
8.71% reduction compared to the planar coil of the comparative example.
Further, in the planar coil of the second embodiment, the resistance value R total of the entire winding is set to be 1 compared with the planar coil of the first comparative example.
It can be reduced by 0.45%.

【0071】ところで、第1の実施例では、内側の巻線
部分の幅W(1)は、外側の巻線部分の幅W(2)の0.5倍
になっている。また、第2の実施例では、各ターン毎の
巻線部分の幅W(n)は、式(1)で表されるAの値が最
小となるように決められるが、上記の例では、内側の巻
線部分の幅W(1)は、外側の巻線部分の幅W(2)の0.3
7倍になっている。しかし、外側の巻線部分の幅W(2)
に対する内側の巻線部分の幅W(1)の比、W(1)/W(2)
が0.5や0.37ではなくとも、巻線全体の抵抗値R
totalを第1の比較例の平面コイルに比べて低減するこ
とが可能である。このことを、図11および図12を参
照して説明する。
Incidentally, in the first embodiment, the width W (1) of the inner winding portion is 0.5 times the width W (2) of the outer winding portion. Further, in the second embodiment, the width W (n) of the winding portion for each turn is determined so that the value of A represented by Expression (1) is minimized. The width W (1) of the inner winding portion is 0.3 times the width W (2) of the outer winding portion.
7 times. However, the width W (2) of the outer winding portion
Ratio of the width W (1) of the inner winding part to W (1) / W (2)
Is not 0.5 or 0.37, the resistance R of the entire winding is
It is possible to reduce the total as compared with the planar coil of the first comparative example. This will be described with reference to FIGS.

【0072】図11は、各ターン毎の巻線部分の幅W
(1),W(2)以外の条件を第1の実施例、第2の実施例お
よび第1の比較例と同様とし、W(1)/W(2)を変化させ
たときの巻線全体の抵抗値Rtotalの、第1の比較例に
おける巻線全体の抵抗値Rtotalに対する比をグラフに
して表したものである。図11から、上記の条件の下で
は、W(1)/W(2)が0.18から0.75という広い範
囲で、上記抵抗値の比が1以下となることが分かる。従
って、この場合には、W(1)/W(2)が0.18より大き
く、0.75より小さい範囲で、第1の比較例よりも巻
線全体の抵抗値Rto talを低減することができる。
FIG. 11 shows the width W of the winding portion for each turn.
Conditions other than (1) and W (2) are the same as those of the first embodiment, the second embodiment, and the first comparative example, and the winding when W (1) / W (2) is changed. the overall resistance value R total, is a representation in a ratio in the graph to the resistance value R total of the whole winding in the first comparative example. From FIG. 11, it can be seen that under the above conditions, the ratio of the resistance values is 1 or less in a wide range of W (1) / W (2) from 0.18 to 0.75. Therefore, in this case, W (1) / W ( 2) is greater than 0.18, with less than 0.75 range, to reduce the resistance value R-to tal of the entire winding than in the first comparative example be able to.

【0073】上記抵抗値の比が1以下となるW(1)/W
(2)の範囲は、rmin、WtotalおよびDの値によって変
化する。例えば、rminを3mmとし、その他の条件は
図11のグラフを求めたときと同様とした場合を考え
る。また、この場合における比較例として、rminを3
mmとする他は第1の比較例と同様のものを考える。こ
の場合、W(1)/W(2)を変化させたときの巻線全体の抵
抗値Rtotalの、比較例における巻線全体の抵抗値R
totalに対する比をグラフにして表すと、図12に示し
たようになる。この場合には、図12から、W(1)/W
(2)が0.13から0.68という広い範囲で、上記抵
抗値の比が1以下となることが分かる。従って、この場
合には、W(1)/W(2)が0.13より大きく、0.68
より小さい範囲で、比較例よりも巻線全体の抵抗値R
totalを低減することができる。
W (1) / W at which the ratio of the resistance values becomes 1 or less
The range of (2) varies depending on the values of r min , W total and D. For example, consider a case where r min is 3 mm and other conditions are the same as when the graph of FIG. 11 was obtained. Further, as a comparative example in this case, r min was set to 3
Except for mm, the same thing as in the first comparative example is considered. In this case, the resistance value Rtotal of the entire winding in the comparative example of the resistance value Rtotal of the entire winding when W (1) / W (2) is changed.
FIG. 12 shows a graph of the ratio to the total . In this case, from FIG. 12, W (1) / W
It can be seen that in the case of (2) in a wide range from 0.13 to 0.68, the ratio of the resistance values becomes 1 or less. Therefore, in this case, W (1) / W (2) is larger than 0.13 and 0.68
Within a smaller range, the resistance R of the entire winding is smaller than that of the comparative example.
total can be reduced.

【0074】このように、本発明では、第1の導体パタ
ーンおよび第2の導体パターンの幅に関して、最も内側
の巻線部分の幅が実質的に他の巻線部分の幅の半分にな
っている場合や、式(1)で表されるAの値が最小とな
るようにri(n)およびro(n)が定められている場合に限
らず、例えば図11および図12に示したような広い範
囲で、巻線全体の抵抗値Rtotalを低減できることがで
きる。
As described above, in the present invention, the width of the innermost winding portion is substantially half the width of the other winding portions with respect to the width of the first conductor pattern and the second conductor pattern. 11 and FIG. 12 are not limited to the case where r i (n) and r o (n) are determined so that the value of A represented by the equation (1) is minimized. In such a wide range, the resistance value R total of the entire winding can be reduced.

【0075】[第3の実施の形態]次に、図13ないし
図16を参照して、本発明の第3の実施の形態に係る平
面コイルの構成について説明する。図13は本実施の形
態に係る平面コイルにおける第1の導体層とその下の絶
縁層とを示す平面図、図14は本実施の形態に係る平面
コイルにおける絶縁層を示す平面図、図15は本実施の
形態に係る平面コイルにおける第2の導体層を示す平面
図、図16は図13におけるB−B線で示す断面を拡大
して表した断面図である。
[Third Embodiment] Next, a configuration of a planar coil according to a third embodiment of the present invention will be described with reference to FIGS. FIG. 13 is a plan view showing a first conductor layer and an insulating layer thereunder in the planar coil according to the present embodiment. FIG. 14 is a plan view showing an insulating layer in the planar coil according to the present embodiment. FIG. 16 is a plan view showing a second conductor layer in the planar coil according to the present embodiment, and FIG. 16 is a cross-sectional view showing an enlarged cross section taken along line BB in FIG.

【0076】本実施の形態に係る平面コイルでは、N=
2としている。すなわち、第1の導体パターン11aと
第2の導体パターン12aは、それぞれ3ターンの巻線
部分を含んでいる。そして、第1の導体パターン11a
および第2の導体パターン12aによって2N+1=5
ターンの巻線が構成されている。第1の導体パターン1
1aおよび第2の導体パターン12aにおいて、最も内
側の巻線部分の幅は実質的に他の巻線部分の幅の半分に
なっている。なお、他の巻線部分の幅は一定になってい
る。本実施の形態におけるその他の構成、作用および効
果は、第1の実施の形態と同様である。
In the planar coil according to the present embodiment, N =
It is 2. That is, the first conductor pattern 11a and the second conductor pattern 12a each include a three-turn winding portion. Then, the first conductor pattern 11a
And 2N + 1 = 5 by the second conductor pattern 12a.
A turn winding is configured. First conductor pattern 1
In 1a and the second conductor pattern 12a, the width of the innermost winding portion is substantially half the width of the other winding portions. The width of the other windings is constant. Other configurations, operations, and effects of the present embodiment are the same as those of the first embodiment.

【0077】[第4の実施の形態]次に、図17および
図18を参照して、本発明の第4の実施の形態に係る平
面コイルの構成について説明する。図17は本実施の形
態に係る平面コイルにおける第1の導体層とその下の絶
縁層とを示す平面図、図18は本実施の形態に係る平面
コイルにおける第2の導体層を示す平面図である。
[Fourth Embodiment] Next, the configuration of a planar coil according to a fourth embodiment of the present invention will be described with reference to FIGS. FIG. 17 is a plan view showing a first conductor layer and an insulating layer thereunder in the planar coil according to the present embodiment, and FIG. 18 is a plan view showing a second conductor layer in the planar coil according to the present embodiment. It is.

【0078】本実施の形態に係る平面コイルの構成は、
導体パターン11a,12aの形状が異なることを除い
て、第3の実施の形態に係る平面コイルと同様である。
The configuration of the planar coil according to this embodiment is as follows.
This is the same as the planar coil according to the third embodiment except that the shapes of the conductor patterns 11a and 12a are different.

【0079】本実施の形態に係る平面コイルでは、第2
の実施の形態と同様に、第1の導体パターン11aおよ
び第2の導体パターン12aにおいて、内側からnター
ン(nは1以上、N+1以下の整数)目の巻線部分の内
周部の半径をri(n)、外周部の半径をro(n)とし、最も
内側の巻線部分の内周部の半径rmin、最も外側の巻線
部分の外周部の半径と最も内側の巻線部分の内周部の半
径との差Wtotal、および隣接するターン間における巻
線部分間の距離Dが与えられたときに、式(1)で表さ
れるAの値が最小となるようにri(n)およびro(n)が定
められている。
In the planar coil according to this embodiment, the second
In the first conductor pattern 11a and the second conductor pattern 12a, the radius of the inner peripheral portion of the n-th turn (n is an integer of 1 or more and N + 1 or less) from the inside in the first conductor pattern 11a and the second conductor pattern 12a is r i (n), the radius of the outer circumference is r o (n), the radius r min of the inner circumference of the innermost winding, the radius of the outer circumference of the outermost winding, and the innermost winding Given the difference W total from the radius of the inner periphery of the portion and the distance D between the winding portions between adjacent turns, the value of A represented by equation (1) is minimized. r i (n) and r o (n) are defined.

【0080】本実施の形態におけるその他の構成、作用
および効果は、第2または第3の実施の形態と同様であ
る。
The other structures, operations and effects of the present embodiment are the same as those of the second or third embodiment.

【0081】次に、第3の実施の形態に係る平面コイル
の実施例(以下、第3の実施例と言う。)と第4の実施
の形態に係る平面コイルの実施例(以下、第4の実施例
と言う。)について説明すると共に、各実施例の平面コ
イルと第3の比較例の平面コイルとで、計算で求めた抵
抗値を比較した結果について説明する。
Next, an example of the planar coil according to the third embodiment (hereinafter, referred to as a third example) and an example of the planar coil according to the fourth embodiment (hereinafter, referred to as a fourth example). ), And the result of comparing the resistance values obtained by calculation between the planar coil of each embodiment and the planar coil of the third comparative example.

【0082】図19は第3の比較例の平面コイルにおけ
る第1の導体層とその下の絶縁層とを示す平面図、図2
0は第3の比較例の平面コイルにおける第2の導体層を
示す平面図である。第3の比較例の平面コイルは、絶縁
層110と、この絶縁層110の各面に形成された第1
の導体層111および第2の導体層112を備えてい
る。第1の導体層111は第1の導体パターン111a
を有し、第2の導体層112は第2の導体パターン11
2aを有している。第1の導体パターン111aは3タ
ーンの巻線部分を有し、第2の導体パターン112aは
2ターンの巻線部分を有している。第1の導体パターン
111aと第2の導体パターン112aとでは導体の巻
き方向が逆になっている。導体パターン111a,11
2aの内側の端部同士は、スルーホール117を介して
電気的に接続されている。このようにして、導体パター
ン111a,112aによって5ターンの巻線が構成さ
れている。
FIG. 19 is a plan view showing the first conductor layer and the insulating layer thereunder in the planar coil of the third comparative example.
0 is a plan view showing a second conductor layer in the planar coil of the third comparative example. The planar coil of the third comparative example includes an insulating layer 110 and first insulating layers 110 formed on each surface of the insulating layer 110.
, And a second conductor layer 112. The first conductor layer 111 has a first conductor pattern 111a.
And the second conductor layer 112 has the second conductor pattern 11
2a. The first conductor pattern 111a has a three-turn winding portion, and the second conductor pattern 112a has a two-turn winding portion. The conductor winding directions of the first conductor pattern 111a and the second conductor pattern 112a are opposite. Conductive patterns 111a, 11
The inner ends of 2a are electrically connected via a through hole 117. In this way, a five-turn winding is constituted by the conductor patterns 111a and 112a.

【0083】第3の実施例、第4の実施例および第3の
比較例のそれぞれの平面コイルでは、巻線を構成する導
体として銅を用い、導体の厚さtを0.06mm、最も
内側の巻線部分の内半径rminを6.4mm、最も外側
の巻線部分の外半径と最も内側の巻線部分の内半径との
差Wtotalを5.1mm、隣接するターン間における巻
線部分間の距離Dを0.2mmとした。この条件の下
で、各平面コイルについて、各ターン毎の巻線部分の内
半径ri(n)および外半径ro(n)を求めると共に、巻線全
体の抵抗値Rtotalを求めた。なお、銅の体積抵抗率は
1.72×10-8(Ωm)とした。また、以下、各ター
ン毎の巻線部分の幅ro(n)−ri(n)をW(n)で表す。
In each of the planar coils of the third embodiment, the fourth embodiment, and the third comparative example, copper is used as a conductor constituting the winding, the thickness t of the conductor is 0.06 mm, and The inner radius r min of the winding portion is 6.4 mm, the difference W total between the outer radius of the outermost winding portion and the inner radius of the innermost winding portion is 5.1 mm, and the winding between adjacent turns is The distance D between the portions was 0.2 mm. Under these conditions, for each planar coil, the inner radius r i (n) and the outer radius r o (n) of the winding portion for each turn were determined, and the resistance value R total of the entire winding was determined. The volume resistivity of copper was 1.72 × 10 −8 (Ωm). In addition, the following represents the width r o of the winding portion of each turn a (n) -r i (n) with W (n).

【0084】第3の実施例、第4の実施例および第3の
比較例のそれぞれの平面コイルにおける各ターン毎の巻
線部分の幅W(n)と巻線全体の抵抗値Rtotalは、下記の
表に示したようになる。なお、表では、第1の導体層を
A層と記し、第2の導体層をB層と記す。
The width W (n) of the winding portion for each turn and the resistance value R total of the entire winding in each of the planar coils of the third embodiment, the fourth embodiment, and the third comparative example are as follows. It is as shown in the table below. In the table, the first conductor layer is described as layer A, and the second conductor layer is described as layer B.

【0085】[0085]

【表2】 [Table 2]

【0086】上記の表から分かるように、第3の実施例
の平面コイルでは、巻線全体の抵抗値Rtotalを、第3
の比較例の平面コイルに比べて2.12%低減できる。
また、第4の実施例の平面コイルでは、巻線全体の抵抗
値Rtotalを、第3の比較例の平面コイルに比べて4.
35%低減できる。なお、第1の導体パターンと第2の
導体パターンがそれぞれ2.5ターンの巻線部分を有
し、これらによって5ターンの巻線を構成した平面コイ
ルにおける巻線全体の抵抗値は第3の比較例と同等であ
る。
As can be seen from the above table, in the planar coil of the third embodiment, the resistance R total of the entire winding
2.12% reduction compared to the planar coil of the comparative example.
Further, in the planar coil of the fourth embodiment, the resistance value R total of the entire winding is set to 4.about .
It can be reduced by 35%. The first conductor pattern and the second conductor pattern each have a winding portion of 2.5 turns, and the resistance value of the entire winding in the planar coil forming the winding of 5 turns by these is the third winding. This is equivalent to the comparative example.

【0087】[第5の実施の形態]次に、図21ないし
図25を参照して、本発明の第5の実施の形態に係る平
面コイルの構成について説明する。図21は本実施の形
態に係る平面コイルの平面図、図22は図21に示した
平面コイルの右側面図、図23は図21におけるC−C
線で示す断面を拡大して表した断面図である。また、図
24は本実施の形態に係る平面コイルにおけるコアを示
す平面図、図25はこのコアの側面図である。
[Fifth Embodiment] Next, the configuration of a planar coil according to a fifth embodiment of the present invention will be described with reference to FIGS. 21 is a plan view of the planar coil according to the present embodiment, FIG. 22 is a right side view of the planar coil shown in FIG. 21, and FIG.
It is sectional drawing which expanded and represented the cross section shown by the line. FIG. 24 is a plan view showing a core of the planar coil according to the present embodiment, and FIG. 25 is a side view of this core.

【0088】本実施の形態に係る平面コイルでは、第1
または第2の実施の形態における絶縁層10、第1の導
体層11および第2の導体層12を1組とし、これを厚
さ方向に3組積層し、各組毎の巻線を並列に接続してい
る。本実施の形態に係る平面コイルは、積層された3組
の絶縁層10、第1の導体層11および第2の導体層1
2よりなる積層体20と、この積層体20に装着された
E型のコア21A,21Bとを備えている。
In the planar coil according to this embodiment, the first
Alternatively, the insulating layer 10, the first conductor layer 11, and the second conductor layer 12 in the second embodiment are set as one set, and three sets are stacked in the thickness direction, and the windings of each set are connected in parallel. Connected. The planar coil according to the present embodiment has three stacked insulating layers 10, a first conductive layer 11, and a second conductive layer 1.
2 and a plurality of E-shaped cores 21A and 21B mounted on the laminated body 20.

【0089】図21および図22に示したように、端子
領域10bはコア21A,21Bの外側に配置されてい
る。積層体20中の各組毎の巻線は、スルーホール1
5,16を介して並列に接続されている。図22に示し
たように、スルーホール15,16には、例えば、端子
22が挿入されるようになっている。
As shown in FIGS. 21 and 22, the terminal region 10b is located outside the cores 21A and 21B. The windings of each set in the laminate 20 have the through holes 1
5 and 16 are connected in parallel. As shown in FIG. 22, for example, a terminal 22 is inserted into the through holes 15 and 16.

【0090】また、図23に示したように、E型のコア
21A,21Bは、中央の凸部同士が絶縁層10の孔1
0aを通って突き合わされるように配置されている。
As shown in FIG. 23, the E-shaped cores 21A and 21B are formed such that the central projections are formed in the holes 1 of the insulating layer 10.
0a.

【0091】本実施の形態におけるその他の構成、作用
および効果は、第1または第2の実施の形態と同様であ
る。
The other configurations, operations and effects of this embodiment are the same as those of the first or second embodiment.

【0092】[第6の実施の形態]次に、図26を参照
して、本発明の第6の実施の形態に係る平面コイルの構
成について説明する。図26は本実施の形態に係る平面
コイルの断面図である。本実施の形態に係る平面コイル
では、第5の実施の形態における積層体20の代わり
に、以下のような積層体20を設けている。すなわち、
本実施の形態では、第3または第4の実施の形態におけ
る絶縁層10、第1の導体層11および第2の導体層1
2を1組とし、これを厚さ方向に3組積層し、各組毎の
巻線を並列に接続して積層体20を構成している。
[Sixth Embodiment] Next, the configuration of a planar coil according to a sixth embodiment of the present invention will be described with reference to FIG. FIG. 26 is a sectional view of the planar coil according to the present embodiment. In the planar coil according to the present embodiment, the following laminated body 20 is provided instead of the laminated body 20 in the fifth embodiment. That is,
In the present embodiment, the insulating layer 10, the first conductor layer 11, and the second conductor layer 1 in the third or fourth embodiment are described.
2 is one set, and three sets are stacked in the thickness direction, and the windings of each set are connected in parallel to form a stacked body 20.

【0093】本実施の形態に係る平面コイルの実施例
(以下、第5の実施例と言う。)として、第3の実施例
の平面コイルを3組積層し、各組毎の巻線を並列に接続
して積層体20を構成したものを試作した。この試作し
た第5の実施例の平面コイルにおける巻線全体の抵抗値
を測定したところ、15.05mΩであった。
As an example (hereinafter, referred to as a fifth example) of the planar coil according to the present embodiment, three sets of the planar coils of the third example are stacked, and the windings of each set are arranged in parallel. And a laminated body 20 was manufactured as a prototype. When the resistance value of the entire winding in the planar coil of the fifth example produced as a trial was measured, it was 15.05 mΩ.

【0094】また、第5の実施例に対する比較例(以
下、第4の比較例と言う。)として、第3の比較例の平
面コイルを3組積層し、各組毎の巻線を並列に接続して
積層体220を構成したものを試作した。図27は、こ
の第4の比較例の平面コイルの断面図である。第4の比
較例の平面コイルにおいて、積層体220以外の構成は
第5の実施例と同様である。第4の比較例の平面コイル
における巻線全体の抵抗値を測定したところ、15.3
8mΩであった。
As a comparative example (hereinafter, referred to as a fourth comparative example) with respect to the fifth embodiment, three sets of planar coils of the third comparative example are stacked, and the windings of each set are arranged in parallel. A prototype in which the laminate 220 was connected to each other was manufactured. FIG. 27 is a cross-sectional view of the planar coil of the fourth comparative example. In the planar coil of the fourth comparative example, the configuration other than the laminated body 220 is the same as that of the fifth embodiment. When the resistance value of the entire winding in the planar coil of the fourth comparative example was measured, it was 15.3.
It was 8 mΩ.

【0095】従って、第4の比較例の平面コイルに対す
る第5の実施例の平面コイルの抵抗値の低減率は2.1
5%であり、これは、第3の比較例の平面コイルに対す
る第3の実施例の平面コイルの抵抗値の低減率と同等で
ある。
Therefore, the reduction ratio of the resistance value of the planar coil of the fifth embodiment to the planar coil of the fourth comparative example is 2.1.
5%, which is equivalent to the reduction rate of the resistance value of the planar coil of the third embodiment with respect to the planar coil of the third comparative example.

【0096】本実施の形態におけるその他の構成、作用
および効果は、第3、第4または第5の実施の形態と同
様である。
Other configurations, operations and effects of the present embodiment are the same as those of the third, fourth or fifth embodiment.

【0097】[第7の実施の形態]次に、本発明の第7
の実施の形態に係る平面トランスの構成について説明す
る。図28は本実施の形態に係る平面トランスの平面
図、図29は図28に示した平面トランスの右側面図、
図30は図28におけるD−D線で示す断面を拡大して
表した断面図である。本実施の形態に係る平面トランス
は、それぞれ平面的に配置された導体によって形成され
た一次巻線と二次巻線とを有するものである。図28な
いし図30に示したように、本実施の形態に係る平面ト
ランスは、複数の導体層と複数の絶縁層が交互に積層さ
れて構成された積層体30と、この積層体30に装着さ
れたE型のコア21A,21Bとを備えている。
[Seventh Embodiment] Next, a seventh embodiment of the present invention will be described.
The configuration of the planar transformer according to the embodiment will be described. FIG. 28 is a plan view of the plane transformer according to the present embodiment, FIG. 29 is a right side view of the plane transformer shown in FIG.
FIG. 30 is an enlarged cross-sectional view of a cross-section indicated by line DD in FIG. The planar transformer according to the present embodiment has a primary winding and a secondary winding formed by conductors arranged in a plane. As shown in FIGS. 28 to 30, the planar transformer according to the present embodiment includes a laminate 30 in which a plurality of conductor layers and a plurality of insulating layers are alternately laminated, and which is mounted on the laminate 30. E-shaped cores 21A and 21B.

【0098】図28および図29に示したように、積層
体30は端子領域31,32を有している。端子領域3
1,32は、互いに反対側の位置に配置され、且つコア
21A,21Bの外側に配置されている。端子領域31
にはスルーホール33,34が設けられ、端子領域32
にはスルーホール35,36が設けられている。図29
に示したように、例えば、スルーホール33,34には
端子37が挿入され、スルーホール35,36には端子
38が挿入されるようになっている。
As shown in FIGS. 28 and 29, the laminate 30 has terminal regions 31 and 32. Terminal area 3
The reference numerals 1 and 32 are arranged at positions opposite to each other and outside the cores 21A and 21B. Terminal area 31
Are provided with through holes 33 and 34, and the terminal region 32
Are provided with through holes 35 and 36. FIG.
As shown in (1), for example, a terminal 37 is inserted into the through holes 33 and 34, and a terminal 38 is inserted into the through holes 35 and 36.

【0099】また、図30に示したように、E型のコア
21A,21Bは、中央の凸部同士が後述する絶縁層4
0の孔40aを通って突き合わされるように配置されて
いる。
Further, as shown in FIG. 30, the E-shaped cores 21A and 21B are formed such that the central convex portions have insulating layers 4 to be described later.
It is arranged so that it may butt through the 0 hole 40a.

【0100】積層体30は、PA層、PB層、SA層、
SB層の4種類の導体層と、絶縁層40とを有してい
る。4種類の導体層は、それぞれ箔状を含む平板状の導
体が渦巻き状に配置されて形成された導体パターンを有
している。PA層とPB層は5ターンの一次巻線を構成
し、SA層とSB層は2ターンの二次巻線を構成する。
従って、本実施の形態に係る平面トランスの巻線比は
5:2となる。
The laminate 30 includes a PA layer, a PB layer, a SA layer,
It has four types of conductor layers, ie, SB layers, and an insulating layer 40. Each of the four types of conductor layers has a conductor pattern formed by spirally arranging flat conductors including a foil shape. The PA layer and the PB layer constitute a 5-turn primary winding, and the SA layer and the SB layer constitute a 2-turn secondary winding.
Therefore, the winding ratio of the planar transformer according to the present embodiment is 5: 2.

【0101】図31はPA層とその下の絶縁層40とを
示す平面図、図32はPB層とその下の絶縁層40とを
示す平面図、図33はSA層とその下の絶縁層40とを
示す平面図、図34はSB層とその下の絶縁層40とを
示す平面図、図35は絶縁層40の平面図である。
FIG. 31 is a plan view showing a PA layer and an insulating layer 40 thereunder, FIG. 32 is a plan view showing a PB layer and an insulating layer 40 therebelow, and FIG. 33 is an SA layer and an insulating layer thereunder. FIG. 34 is a plan view showing the SB layer and the insulating layer 40 thereunder, and FIG. 35 is a plan view of the insulating layer 40.

【0102】図31に示したように、PA層は、第3ま
たは第4の実施の形態と同様の第1の導体パターン11
aを有している。図32に示したように、PB層は、第
3または第4の実施の形態と同様の第2の導体パターン
12aを有している。すなわち、第1の導体パターン1
1aと第2の導体パターン12aは、それぞれ3ターン
の巻線部分を含んでいる。第1の導体パターン11aと
第2の導体パターン12aとでは導体の巻き方向が逆に
なっている。また、第1の導体パターン11aおよび第
2の導体パターン12aの最も内側の巻線部分同士は、
導体パターン11a,12aおよび絶縁層40を貫通す
るスルーホール17,18によって並列に接続される。
従って、第1の導体パターン11aおよび第2の導体パ
ターン12aによって5ターンの一次巻線が構成され
る。
As shown in FIG. 31, the PA layer has a first conductive pattern 11 similar to that of the third or fourth embodiment.
a. As shown in FIG. 32, the PB layer has a second conductor pattern 12a similar to that of the third or fourth embodiment. That is, the first conductor pattern 1
1a and the second conductor pattern 12a each include a three-turn winding portion. The winding directions of the conductors of the first conductor pattern 11a and the second conductor pattern 12a are reversed. Also, the innermost winding portions of the first conductor pattern 11a and the second conductor pattern 12a are:
They are connected in parallel by through holes 17 and 18 penetrating the conductor patterns 11a and 12a and the insulating layer 40.
Therefore, the first conductor pattern 11a and the second conductor pattern 12a form a five-turn primary winding.

【0103】図31に示したように、第1の導体パター
ン11aの外側の端部はスルーホール34に接続されて
いる。第1の導体パターン11aが設けられた絶縁層4
0の面上には、それぞれスルーホール33,35,36
に接続された端子層13,45,46が設けられてい
る。
As shown in FIG. 31, the outer end of the first conductor pattern 11a is connected to the through hole. Insulating layer 4 provided with first conductor pattern 11a
0, the through holes 33, 35, 36 respectively
Are provided.

【0104】図32に示したように、第2の導体パター
ン12aの外側の端部はスルーホール33に接続されて
いる。第2の導体パターン12aが設けられた絶縁層4
0の面上には、それぞれスルーホール34,35,36
に接続された端子層14,45,46が設けられてい
る。
As shown in FIG. 32, the outer end of the second conductor pattern 12a is connected to the through hole 33. Insulating layer 4 provided with second conductor pattern 12a
0, the through holes 34, 35, 36 respectively
Are provided.

【0105】図33、図34に示したように、SA層、
SB層は、それぞれ導体パターン51a,52aを有し
ている。導体パターン51a,52aは、それぞれ1タ
ーンの巻線部分を有している。導体パターン51a,5
2aでは導体の巻き方向が逆になっている。導体パター
ン51aの一方の端部はスルーホール35に接続されて
いる。導体パターン51aが設けられた絶縁層40の面
上には、それぞれスルーホール33,34,36に接続
された端子層13,14,46が設けられている。導体
パターン52aの一方の端部はスルーホール36に接続
されている。導体パターン52aが設けられた絶縁層4
0の面上には、それぞれスルーホール33,34,35
に接続された端子層13,14,45が設けられてい
る。導体パターン51a,52aの他方の端部同士は、
導体パターン51a,52aおよび絶縁層40を貫通す
るスルーホール53を介して電気的に接続されている。
このようにして、導体パターン51a,52aによって
2ターンの二次巻線が構成されている。
As shown in FIGS. 33 and 34, the SA layer
The SB layer has conductor patterns 51a and 52a, respectively. Each of the conductor patterns 51a and 52a has a one-turn winding portion. Conductive patterns 51a, 5
In 2a, the winding direction of the conductor is reversed. One end of the conductor pattern 51a is connected to the through hole 35. On the surface of the insulating layer 40 provided with the conductor pattern 51a, terminal layers 13, 14, 46 connected to the through holes 33, 34, 36, respectively, are provided. One end of the conductor pattern 52a is connected to the through hole 36. Insulating layer 4 provided with conductor pattern 52a
0, through holes 33, 34, 35, respectively.
Are provided with terminal layers 13, 14, 45 connected to. The other ends of the conductor patterns 51a and 52a are
They are electrically connected via through holes 53 penetrating through the conductor patterns 51a and 52a and the insulating layer 40.
In this way, a two-turn secondary winding is formed by the conductor patterns 51a and 52a.

【0106】図35に示したように、絶縁層40の中心
部分には円形の孔40aが形成されている。各導体パタ
ーンは、孔40aの外周部と絶縁層40の外周部との間
の領域に配置されている。また、絶縁層40には、前述
のスルーホール17,18,33〜36,53が形成さ
れている。
As shown in FIG. 35, a circular hole 40a is formed in the center of the insulating layer 40. Each conductor pattern is arranged in a region between the outer peripheral portion of the hole 40a and the outer peripheral portion of the insulating layer 40. In the insulating layer 40, the above-described through holes 17, 18, 33 to 36, and 53 are formed.

【0107】PA層、PB層、SA層およびSB層の積
層の順番は、下からSA層−PA層−SB層−PB層−
SA層−PA層−SB層−SA層−PB層−SB層−P
A層−SA層−PB層-SB層の順番となっている。
The order of lamination of the PA layer, the PB layer, the SA layer, and the SB layer is, from the bottom, SA layer-PA layer-SB layer-PB layer-
SA layer-PA layer-SB layer-SA layer-PB layer-SB layer-P
The order is A layer-SA layer-PB layer-SB layer.

【0108】本実施の形態に係る平面トランスの実施例
(以下、第6の実施例と言う。)として、PA層、PB
層に、それぞれ、第3の実施例における第1の導体パタ
ーン11a、第2の導体パターン12aを有するものを
用い、絶縁層40の厚さを0.1mmとし、フェライト
製のコア21A,21Bを用いたものを試作した。この
試作した第6の実施例の平面トランスについて、200
kHzにおける一次側から見た巻線抵抗を測定したとこ
ろ、36.82mΩであった。
Examples of the planar transformer according to the present embodiment (hereinafter, referred to as a sixth example) include a PA layer and a PB.
The layers each having the first conductor pattern 11a and the second conductor pattern 12a in the third embodiment are used, the thickness of the insulating layer 40 is set to 0.1 mm, and the cores 21A and 21B made of ferrite are used. A prototype was used. About the prototyped planar transformer of the sixth embodiment, 200
When the winding resistance as viewed from the primary side at kHz was measured, it was 36.82 mΩ.

【0109】また、第6の実施例に対する比較例(以
下、第5の比較例と言う。)として、PA層、PB層
に、それぞれ、第3の比較例における第1の導体パター
ン111a、第2の導体パターン112aを有するもの
を用い、絶縁層40の厚さを0.1mmとして積層体2
30を構成すると共に、フェライト製のコア21A,2
1Bを用いたものを試作した。図36は、この第5の比
較例の平面トランスの断面図である。この試作した第5
の比較例の平面トランスについて、200kHzにおけ
る一次側から見た巻線抵抗を測定したところ、37.8
1mΩであった。
As a comparative example (hereinafter, referred to as a fifth comparative example) with respect to the sixth embodiment, the first conductor pattern 111a and the third conductor pattern in the third comparative example are respectively provided on the PA layer and the PB layer. 2 having a conductor pattern 112a, and the insulating layer 40 having a thickness of 0.1 mm.
30 and a ferrite core 21A, 2A.
A prototype using 1B was produced. FIG. 36 is a sectional view of the planar transformer of the fifth comparative example. This prototype 5
The winding resistance as viewed from the primary side at 200 kHz was measured for the planar transformer of the comparative example of 37.8.
It was 1 mΩ.

【0110】従って、第6の実施例の平面トランスで
は、第5の比較例の平面トランスに対して、200kH
zにおける高周波抵抗を2.6%削減できた。
Therefore, the plane transformer of the sixth embodiment is 200 kHz higher than the plane transformer of the fifth comparative example.
The high frequency resistance at z was reduced by 2.6%.

【0111】なお、本実施の形態では、一次巻線を奇数
ターン(5ターン)とし、二次巻線を偶数ターン(2タ
ーン)としたが、逆に、一次巻線を偶数ターンとし、二
次巻線を奇数ターンとしてもよい。あるいは、一次巻線
と二次巻線の双方を奇数ターンとしてもよい。
In the present embodiment, the primary winding is odd-numbered turns (5 turns), and the secondary winding is even-numbered turns (2 turns). The next winding may have an odd number of turns. Alternatively, both the primary winding and the secondary winding may have odd-numbered turns.

【0112】本実施の形態におけるその他の構成、作用
および効果は、第3または第4の実施の形態と同様であ
る。
Other structures, operations and effects of the present embodiment are the same as those of the third or fourth embodiment.

【0113】なお、本発明は上記各実施の形態に限定さ
れず、種々の変更が可能である。例えば、巻線や導体パ
ターンのターン数や、導体層の数は、実施の形態に示さ
れたものに限定されず、任意に設定可能である。
The present invention is not limited to the above embodiments, and various changes can be made. For example, the number of turns of a winding or a conductor pattern and the number of conductor layers are not limited to those described in the embodiment, and can be set arbitrarily.

【0114】また、本発明は、一次巻線と二次巻線の一
方が、平板状以外の導体、例えば丸線の導体によって構
成された平面トランスにも適用することができる。
The present invention can also be applied to a planar transformer in which one of the primary winding and the secondary winding is formed of a conductor other than a flat plate, for example, a round conductor.

【0115】[0115]

【発明の効果】以上説明したように請求項1ないし4記
載のいずれかに記載の平面コイルもしくは請求項5ない
し7のいずれかに記載の平面トランスでは、それぞれN
+1ターンの巻線部分を含む第1の導体パターンおよび
第2の導体パターンにおいて、第1の導体パターンおよ
び第2の導体パターンの最も内側の巻線部分同士を並列
に接続することにより2N+1ターンの巻線を構成して
いる。従って、本発明では、第1の導体パターンと第2
の導体パターンとを、それらの幅に関して同様のパター
ンにすることが可能である。また、本発明では、第1の
導体パターンおよび第2の導体パターンの最も内側の巻
線部分によって構成される1ターン分の導電路の厚さは
他の導電路の厚さの2倍となるが、その幅を調整するこ
とで、2N+1ターンの巻線全体の抵抗値を小さくし
て、巻線全体における損失を小さくすることが可能であ
る。以上のことから、本発明によれば、平面コイルまた
は平面トランスの薄型化が可能で、導体層の層数の設計
の自由度を大きくすることができ、更に、損失を低減す
ることができるという効果を奏する。
As described above, in the planar coil according to any one of claims 1 to 4 or the planar transformer according to any one of claims 5 to 7,
In the first conductor pattern and the second conductor pattern including the +1 turn winding part, the innermost winding parts of the first conductor pattern and the second conductor pattern are connected in parallel to each other, so that the 2N + 1 turn It constitutes a winding. Therefore, in the present invention, the first conductive pattern and the second conductive pattern
Can be made similar patterns with respect to their width. Further, in the present invention, the thickness of one turn of the conductive path formed by the innermost winding portions of the first conductive pattern and the second conductive pattern is twice the thickness of the other conductive paths. However, by adjusting the width, it is possible to reduce the resistance value of the entire winding of 2N + 1 turns, thereby reducing the loss of the entire winding. From the above, according to the present invention, it is possible to reduce the thickness of a planar coil or a planar transformer, increase the degree of freedom in designing the number of conductor layers, and further reduce the loss. It works.

【0116】また、請求項2記載の平面コイルまたは請
求項6記載の平面トランスでは、第1の導体パターンお
よび第2の導体パターンにおいて、最も内側の巻線部分
の幅を実質的に他の巻線部分の幅の半分としている。従
って、本発明によれば、2N+1ターンの巻線の各部に
おける電流密度を均一化でき、その結果、巻線における
損失をより低減することができるという効果を奏する。
Further, in the planar coil according to the second aspect or the planar transformer according to the sixth aspect, in the first conductor pattern and the second conductor pattern, the width of the innermost winding portion is substantially changed to other windings. It is half the width of the line. Therefore, according to the present invention, the current density in each part of the 2N + 1 turn winding can be made uniform, and as a result, there is an effect that the loss in the winding can be further reduced.

【0117】また、請求項3記載の平面コイルまたは請
求項7記載の平面トランスでは、第1の導体パターンお
よび第2の導体パターンにおいて、式(1)で表される
Aの値が最小となるようにri(n)およびro(n)を設定し
ている。従って、本発明によれば、2N+1ターンの巻
線全体の抵抗値を最小にすることができ、その結果、巻
線全体における損失が最小にすることができるという効
果を奏する。
Further, in the planar coil according to the third aspect or the planar transformer according to the seventh aspect, in the first conductor pattern and the second conductor pattern, the value of A represented by the equation (1) is minimized. R i (n) and r o (n) are set as follows. Therefore, according to the present invention, it is possible to minimize the resistance value of the entire winding of 2N + 1 turns, and as a result, it is possible to minimize the loss in the entire winding.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係る平面コイルに
おける第1の導体層とその下の絶縁層とを示す平面図で
ある。
FIG. 1 is a plan view showing a first conductor layer and an insulating layer thereunder in a planar coil according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る平面コイルに
おける絶縁層を示す平面図である。
FIG. 2 is a plan view showing an insulating layer in the planar coil according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る平面コイルに
おける第2の導体層を示す平面図である。
FIG. 3 is a plan view showing a second conductor layer in the planar coil according to the first embodiment of the present invention.

【図4】図1におけるA−A線で示す断面を拡大して表
した断面図である。
FIG. 4 is an enlarged cross-sectional view of a cross-section indicated by line AA in FIG. 1;

【図5】本発明の第2の実施の形態に係る平面コイルに
おける第1の導体層とその下の絶縁層とを示す平面図で
ある。
FIG. 5 is a plan view showing a first conductor layer and an insulating layer therebelow in a planar coil according to a second embodiment of the present invention.

【図6】本発明の第2の実施の形態に係る平面コイルに
おける第2の導体層を示す平面図である。
FIG. 6 is a plan view showing a second conductor layer in the planar coil according to the second embodiment of the present invention.

【図7】第1の比較例の平面コイルにおける第1の導体
層とその下の絶縁層とを示す平面図である。
FIG. 7 is a plan view showing a first conductor layer and an insulating layer thereunder in a planar coil of a first comparative example.

【図8】第1の比較例の平面コイルにおける第2の導体
層を示す平面図である。
FIG. 8 is a plan view showing a second conductor layer in the planar coil of the first comparative example.

【図9】第2の比較例の平面コイルにおける第1の導体
層とその下の絶縁層とを示す平面図である。
FIG. 9 is a plan view showing a first conductor layer and an insulating layer therebelow in a planar coil of a second comparative example.

【図10】第2の比較例の平面コイルにおける第2の導
体層を示す平面図である。
FIG. 10 is a plan view showing a second conductor layer in the planar coil of the second comparative example.

【図11】本発明において各ターン毎の巻線部分の幅を
変えたときの、本発明における巻線全体の抵抗値と比較
例における巻線全体の抵抗値との比の変化の一例を示す
特性図である。
FIG. 11 shows an example of a change in the ratio between the resistance value of the entire winding in the present invention and the resistance value of the entire winding in the comparative example when the width of the winding portion for each turn is changed in the present invention. It is a characteristic diagram.

【図12】本発明において各ターン毎の巻線部分の幅を
変えたときの、本発明における巻線全体の抵抗値と比較
例における巻線全体の抵抗値との比の変化の他の例を示
す特性図である。
FIG. 12 shows another example of a change in the ratio between the resistance value of the entire winding in the present invention and the resistance value of the entire winding in the comparative example when the width of the winding portion for each turn is changed in the present invention. FIG.

【図13】本発明の第3の実施の形態に係る平面コイル
における第1の導体層とその下の絶縁層とを示す平面図
である。
FIG. 13 is a plan view showing a first conductor layer and an insulating layer therebelow in a planar coil according to a third embodiment of the present invention.

【図14】本発明の第3の実施の形態に係る平面コイル
における絶縁層を示す平面図である。
FIG. 14 is a plan view showing an insulating layer in a planar coil according to a third embodiment of the present invention.

【図15】本発明の第3の実施の形態に係る平面コイル
における第2の導体層を示す平面図である。
FIG. 15 is a plan view showing a second conductor layer in the planar coil according to the third embodiment of the present invention.

【図16】図13におけるB−B線で示す断面を拡大し
て表した断面図である。
FIG. 16 is an enlarged cross-sectional view illustrating a cross section indicated by line BB in FIG. 13;

【図17】本発明の第4の実施の形態に係る平面コイル
における第1の導体層とその下の絶縁層とを示す平面図
である。
FIG. 17 is a plan view showing a first conductor layer and an insulating layer therebelow in a planar coil according to a fourth embodiment of the present invention.

【図18】本発明の第4の実施の形態に係る平面コイル
における第2の導体層を示す平面図である。
FIG. 18 is a plan view showing a second conductor layer in the planar coil according to the fourth embodiment of the present invention.

【図19】第3の比較例の平面コイルにおける第1の導
体層とその下の絶縁層とを示す平面図である。
FIG. 19 is a plan view showing a first conductor layer and an insulating layer thereunder in a planar coil of a third comparative example.

【図20】第3の比較例の平面コイルにおける第2の導
体層を示す平面図である。
FIG. 20 is a plan view showing a second conductor layer in the planar coil of the third comparative example.

【図21】本発明の第5の実施の形態に係る平面コイル
の平面図である。
FIG. 21 is a plan view of a planar coil according to a fifth embodiment of the present invention.

【図22】図21に示した平面コイルの右側面図であ
る。
FIG. 22 is a right side view of the planar coil shown in FIG. 21.

【図23】図21におけるC−C線で示す断面を拡大し
て表した断面図である。
FIG. 23 is an enlarged cross-sectional view of a cross-section indicated by line CC in FIG. 21;

【図24】本発明の第5の実施の形態に係る平面コイル
におけるコアを示す平面図である。
FIG. 24 is a plan view showing a core in a planar coil according to a fifth embodiment of the present invention.

【図25】本発明の第5の実施の形態に係る平面コイル
におけるコアの側面図である。
FIG. 25 is a side view of a core in a planar coil according to a fifth embodiment of the present invention.

【図26】本発明の第6の実施の形態に係る平面コイル
の断面図である。
FIG. 26 is a sectional view of a planar coil according to a sixth embodiment of the present invention.

【図27】第4の比較例の平面コイルの断面図である。FIG. 27 is a sectional view of a planar coil of a fourth comparative example.

【図28】本発明の第7の実施の形態に係る平面トラン
スの平面図である。
FIG. 28 is a plan view of a planar transformer according to a seventh embodiment of the present invention.

【図29】図28に示した平面トランスの右側面図であ
る。
FIG. 29 is a right side view of the planar transformer shown in FIG. 28.

【図30】図28におけるD−D線で示す断面を拡大し
て表した断面図である。
FIG. 30 is an enlarged cross-sectional view of a cross-section indicated by line DD in FIG. 28;

【図31】本発明の第7の実施の形態に係る平面トラン
スにおけるPA層とその下の絶縁層とを示す平面図であ
る。
FIG. 31 is a plan view showing a PA layer and an insulating layer thereunder in a planar transformer according to a seventh embodiment of the present invention.

【図32】本発明の第7の実施の形態に係る平面トラン
スにおけるPB層とその下の絶縁層とを示す平面図であ
る。
FIG. 32 is a plan view showing a PB layer and an insulating layer thereunder in a planar transformer according to a seventh embodiment of the present invention.

【図33】本発明の第7の実施の形態に係る平面トラン
スにおけるSA層とその下の絶縁層とを示す平面図であ
る。
FIG. 33 is a plan view showing an SA layer and an insulating layer thereunder in a planar transformer according to a seventh embodiment of the present invention.

【図34】本発明の第7の実施の形態に係る平面トラン
スにおけるSB層とその下の絶縁層とを示す平面図であ
る。
FIG. 34 is a plan view showing an SB layer and an insulating layer thereunder in a planar transformer according to a seventh embodiment of the present invention.

【図35】本発明の第7の実施の形態に係る平面トラン
スにおける絶縁層の平面図である。
FIG. 35 is a plan view of an insulating layer in a planar transformer according to a seventh embodiment of the present invention.

【図36】第5の比較例の平面トランスの断面図であ
る。
FIG. 36 is a sectional view of a planar transformer according to a fifth comparative example.

【符号の説明】[Explanation of symbols]

10…絶縁層、11…第1の導体層、11a…第1の導
体パターン、12…第2の導体層、12a…第2の導体
パターン、13,14…端子層、15〜18…スルーホ
ール。
DESCRIPTION OF SYMBOLS 10 ... Insulating layer, 11 ... 1st conductor layer, 11a ... 1st conductor pattern, 12 ... 2nd conductor layer, 12a ... 2nd conductor pattern, 13, 14 ... Terminal layer, 15-18 ... Through hole .

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 平板状の導体によって形成された奇数タ
ーンの巻線を有する平面コイルであって、 絶縁層と、平板状の導体が渦巻き状に配置されて形成さ
れた第1の導体パターンを有する第1の導体層と、平板
状の導体が渦巻き状に配置されて形成された第2の導体
パターンを有し、前記絶縁層を介して前記第1の導体層
に重ね合わされた第2の導体層とを備え、 前記第1の導体パターンと第2の導体パターンは、それ
ぞれN(Nは1以上の整数)+1ターンの巻線部分を含
み、 前記第1の導体パターンおよび第2の導体パターンの最
も内側の巻線部分同士が並列に接続されることにより、
前記第1の導体パターンおよび第2の導体パターンによ
って2N+1ターンの巻線が構成されていることを特徴
とする平面コイル。
1. A planar coil having an odd number of turns formed by a flat conductor, comprising: an insulating layer; and a first conductor pattern formed by spirally disposing the flat conductor. A first conductor layer having a second conductor pattern formed by spirally arranging plate-shaped conductors, and a second conductor pattern superimposed on the first conductor layer via the insulating layer. A conductor layer, wherein the first conductor pattern and the second conductor pattern each include a winding portion of N (N is an integer of 1 or more) +1 turns, and the first conductor pattern and the second conductor By connecting the innermost windings of the pattern in parallel,
A planar coil, wherein a winding of 2N + 1 turns is constituted by the first conductor pattern and the second conductor pattern.
【請求項2】 前記第1の導体パターンおよび第2の導
体パターンにおいて、最も内側の巻線部分の幅は実質的
に他の巻線部分の幅の半分であることを特徴とする請求
項1記載の平面コイル。
2. The first conductor pattern and the second conductor pattern, wherein a width of an innermost winding portion is substantially half of a width of another winding portion. The planar coil as described.
【請求項3】 前記第1の導体パターンおよび第2の導
体パターンにおいて、内側からnターン(nは1以上、
N+1以下の整数)目の巻線部分の内周部の半径をr
i(n)、外周部の半径をro(n)とし、最も内側の巻線部分
の内周部の半径rmin、最も外側の巻線部分の外周部の
半径と最も内側の巻線部分の内周部の半径との差W
total、および隣接するターン間における巻線部分間の
距離Dが与えられたときに、式(1)で表されるAの値
が最小となるようにri(n)およびro(n)が定められてい
ることを特徴とする請求項1記載の平面コイル。 【数1】 (ただし、K(1)=0.5、n≧2のときK(n)=2、
i(1)=rmin、ri(n+1)−ro(n)=D、ro(N+1)−ri
(1)=Wtotal
3. In the first conductor pattern and the second conductor pattern, n turns (n is 1 or more,
The radius of the inner periphery of the winding portion of the (n + 1) th or less winding is r
i (n), the radius of the outer circumference is r o (n), the radius r min of the inner circumference of the innermost winding portion, the radius of the outer circumference of the outermost winding portion, and the innermost winding portion Difference W from the radius of the inner circumference of
Given the total and the distance D between the winding portions between adjacent turns, r i (n) and r o (n) are such that the value of A represented by equation (1) is minimized. The planar coil according to claim 1, wherein is defined. (Equation 1) (However, when K (1) = 0.5 and n ≧ 2, K (n) = 2,
r i (1) = r min , r i (n + 1) −r o (n) = D, r o (N + 1) −r i
(1) = W total )
【請求項4】 複数組の絶縁層、第1の導体層および第
2の導体層が厚さ方向に積層され、各組毎の巻線が並列
に接続されていることを特徴とする請求項1ないし3の
いずれかに記載の平面コイル。
4. A plurality of sets of insulating layers, a first conductive layer and a second conductive layer are stacked in a thickness direction, and windings of each set are connected in parallel. 4. The planar coil according to any one of 1 to 3.
【請求項5】 それぞれ平面的に配置された導体によっ
て形成された一次巻線と二次巻線とを有する平面トラン
スであって、 前記一次巻線と二次巻線の少なくとも一方は、平板状の
導体が渦巻き状に配置されて形成された第1の導体パタ
ーンを有する第1の導体層と、平板状の導体が渦巻き状
に配置されて形成された第2の導体パターンを有し、絶
縁層を介して前記第1の導体層に重ね合わされた第2の
導体層とを備え、 前記第1の導体パターンと第2の導体パターンは、それ
ぞれN(Nは1以上の整数)+1ターンの巻線部分を含
み、 前記第1の導体パターンおよび第2の導体パターンの最
も内側の巻線部分同士が並列に接続されることにより、
前記第1の導体パターンおよび第2の導体パターンによ
って2N+1ターンの巻線が構成されていることを特徴
とする平面トランス。
5. A planar transformer having a primary winding and a secondary winding formed by conductors arranged in a plane, respectively, wherein at least one of the primary winding and the secondary winding has a flat plate shape. A first conductor layer having a first conductor pattern formed by spirally arranging conductors, and a second conductor pattern formed by spirally arranging flat conductors. A second conductor layer superposed on the first conductor layer via a layer, wherein the first conductor pattern and the second conductor pattern each have N (N is an integer of 1 or more) +1 turns A winding portion, wherein innermost winding portions of the first conductor pattern and the second conductor pattern are connected in parallel,
A planar transformer, wherein a winding of 2N + 1 turns is constituted by the first conductor pattern and the second conductor pattern.
【請求項6】 前記第1の導体パターンおよび第2の導
体パターンにおいて、最も内側の巻線部分の幅は実質的
に他の巻線部分の幅の半分であることを特徴とする請求
項5記載の平面トランス。
6. The first conductor pattern and the second conductor pattern, wherein the width of the innermost winding portion is substantially half the width of the other winding portion. The described planar transformer.
【請求項7】 前記第1の導体パターンおよび第2の導
体パターンにおいて、内側からnターン(nは1以上、
N+1以下の整数)目の巻線部分の内周部の半径をr
i(n)、外周部の半径をro(n)とし、最も内側の巻線部分
の内周部の半径rmin、最も外側の巻線部分の外周部の
半径と最も内側の巻線部分の内周部の半径との差W
total、および隣接するターン間における巻線部分間の
距離Dが与えられたときに、式(1)で表されるAの値
が最小となるようにri(n)およびro(n)が定められてい
ることを特徴とする請求項5記載の平面トランス。 【数2】 (ただし、K(1)=0.5、n≧2のときK(n)=2、
i(1)=rmin、ri(n+1)−ro(n)=D、ro(N+1)−ri
(1)=Wtotal
7. In the first conductor pattern and the second conductor pattern, n turns (n is 1 or more,
The radius of the inner periphery of the winding portion of the (n + 1) th or less winding is r
i (n), the radius of the outer circumference is r o (n), the radius r min of the inner circumference of the innermost winding portion, the radius of the outer circumference of the outermost winding portion, and the innermost winding portion Difference W from the radius of the inner circumference of
Given the total and the distance D between the winding portions between adjacent turns, r i (n) and r o (n) are such that the value of A represented by equation (1) is minimized. The planar transformer according to claim 5, wherein is defined. (Equation 2) (However, when K (1) = 0.5 and n ≧ 2, K (n) = 2,
r i (1) = r min , r i (n + 1) −r o (n) = D, r o (N + 1) −r i
(1) = W total )
JP2001075651A 2001-03-05 2001-03-16 Planar coils and transformers Expired - Fee Related JP3488869B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001075651A JP3488869B2 (en) 2001-03-16 2001-03-16 Planar coils and transformers
CNB02801524XA CN1240087C (en) 2001-03-05 2002-02-28 Planar coil and planar tranformer
PCT/JP2002/001842 WO2002071422A1 (en) 2001-03-05 2002-02-28 Planar coil and planar transformer
US10/297,801 US6847284B2 (en) 2001-03-05 2002-02-28 Planar coil and planar transformer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001075651A JP3488869B2 (en) 2001-03-16 2001-03-16 Planar coils and transformers

Publications (2)

Publication Number Publication Date
JP2002280230A true JP2002280230A (en) 2002-09-27
JP3488869B2 JP3488869B2 (en) 2004-01-19

Family

ID=18932694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001075651A Expired - Fee Related JP3488869B2 (en) 2001-03-05 2001-03-16 Planar coils and transformers

Country Status (1)

Country Link
JP (1) JP3488869B2 (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458226A2 (en) * 2003-03-11 2004-09-15 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
JP2006287196A (en) * 2005-01-20 2006-10-19 Avx Corp High-quality q factor planer inductor and ipd application
EP1995740A1 (en) * 2007-05-23 2008-11-26 St Microelectronics S.A. Flat inductive structure
WO2009142053A1 (en) * 2008-05-22 2009-11-26 三菱電機株式会社 Electronic device and method for connecting electronic circuit board
JP2010045127A (en) * 2008-08-11 2010-02-25 Tdk Corp Coil, transformation element and switching power supply device
JP2011077157A (en) * 2009-09-29 2011-04-14 Murata Mfg Co Ltd Multilayered coil device
JP2014143411A (en) * 2012-12-27 2014-08-07 Tdk Corp Winding component
JP2014207406A (en) * 2013-04-16 2014-10-30 オムロンオートモーティブエレクトロニクス株式会社 Magnetic device
WO2015029976A1 (en) * 2013-09-02 2015-03-05 株式会社村田製作所 Electronic component, and common mode choke coil
JP2017130552A (en) * 2016-01-20 2017-07-27 株式会社村田製作所 Coil component
JP2019016745A (en) * 2017-07-10 2019-01-31 Tdk株式会社 Coil component
JP2019075458A (en) * 2017-10-16 2019-05-16 Tdk株式会社 Coil component
JP2019079997A (en) * 2017-10-26 2019-05-23 Tdk株式会社 Coil component
JP2019091879A (en) * 2017-11-13 2019-06-13 Tdk株式会社 Coil component
JP2020017772A (en) * 2019-11-05 2020-01-30 株式会社村田製作所 Coil component
CN111430126A (en) * 2019-01-09 2020-07-17 三星电机株式会社 Coil component
JP2021108311A (en) * 2019-12-27 2021-07-29 日産自動車株式会社 Coil structure of coil unit and transformer
JP2022104547A (en) * 2020-12-28 2022-07-08 天津大学 Manufacturing method of flat transformer with odd number of turns
US11600429B1 (en) * 2020-01-24 2023-03-07 Rockwell Collins, Inc. Geometrically configurable planar wafers
WO2023203926A1 (en) * 2022-04-20 2023-10-26 パナソニックIpマネジメント株式会社 Inductor, coil substrate, and method for manufacturing inductor
WO2024070406A1 (en) * 2022-09-30 2024-04-04 Tdk株式会社 Coil component
WO2024157660A1 (en) * 2023-01-26 2024-08-02 アルプスアルパイン株式会社 Coil component and electronic/electric apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2560918C2 (en) * 2012-12-03 2015-08-20 Корпорация "САМСУНГ ЭЛЕКТРОНИКС Ко., Лтд." Q-factor increase method for flat pancake coil
KR102004814B1 (en) 2018-04-25 2019-10-01 삼성전기주식회사 Coil component

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458226A2 (en) * 2003-03-11 2004-09-15 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
US7061361B2 (en) 2003-03-11 2006-06-13 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
EP1458226A3 (en) * 2003-03-11 2006-06-28 Fujitsu Hitachi Plasma Display Limited Circuit board assembly and flat coil
CN1327747C (en) * 2003-03-11 2007-07-18 富士通日立等离子显示器股份有限公司 Circuit board assembly and disc coil
JP2006287196A (en) * 2005-01-20 2006-10-19 Avx Corp High-quality q factor planer inductor and ipd application
US8203416B2 (en) 2007-05-23 2012-06-19 Stmicroelectronics S.A. Planar inductive structure
FR2916570A1 (en) * 2007-05-23 2008-11-28 St Microelectronics Sa INDUCTIVE PLANE STRUCTURE
EP1995740A1 (en) * 2007-05-23 2008-11-26 St Microelectronics S.A. Flat inductive structure
WO2009142053A1 (en) * 2008-05-22 2009-11-26 三菱電機株式会社 Electronic device and method for connecting electronic circuit board
JP2009284657A (en) * 2008-05-22 2009-12-03 Mitsubishi Electric Corp Electronic device, and method of connecting electronic circuit board
JP4698702B2 (en) * 2008-05-22 2011-06-08 三菱電機株式会社 Electronics
US8643219B2 (en) 2008-05-22 2014-02-04 Mitsubishi Electric Corporation Electronic equipment and method for connecting electronic circuit substrate
JP2010045127A (en) * 2008-08-11 2010-02-25 Tdk Corp Coil, transformation element and switching power supply device
JP2011077157A (en) * 2009-09-29 2011-04-14 Murata Mfg Co Ltd Multilayered coil device
JP2014143411A (en) * 2012-12-27 2014-08-07 Tdk Corp Winding component
JP2014207406A (en) * 2013-04-16 2014-10-30 オムロンオートモーティブエレクトロニクス株式会社 Magnetic device
WO2015029976A1 (en) * 2013-09-02 2015-03-05 株式会社村田製作所 Electronic component, and common mode choke coil
JPWO2015029976A1 (en) * 2013-09-02 2017-03-02 株式会社村田製作所 Electronic components and common mode choke coils
JP2017130552A (en) * 2016-01-20 2017-07-27 株式会社村田製作所 Coil component
US10325711B2 (en) 2016-01-20 2019-06-18 Murata Manufacturing Co., Ltd. Coil component
JP2019016745A (en) * 2017-07-10 2019-01-31 Tdk株式会社 Coil component
JP7062914B2 (en) 2017-10-16 2022-05-09 Tdk株式会社 Coil parts
JP2019075458A (en) * 2017-10-16 2019-05-16 Tdk株式会社 Coil component
JP2019079997A (en) * 2017-10-26 2019-05-23 Tdk株式会社 Coil component
JP7187143B2 (en) 2017-10-26 2022-12-12 Tdk株式会社 coil parts
JP2019091879A (en) * 2017-11-13 2019-06-13 Tdk株式会社 Coil component
JP7176264B2 (en) 2017-11-13 2022-11-22 Tdk株式会社 coil parts
US11600437B2 (en) 2019-01-09 2023-03-07 Samsung Electro-Mechanics Co., Ltd. Coil component
CN111430126A (en) * 2019-01-09 2020-07-17 三星电机株式会社 Coil component
US12020860B2 (en) 2019-01-09 2024-06-25 Samsung Electro-Mechanics Co., Ltd. Coil component
JP2020017772A (en) * 2019-11-05 2020-01-30 株式会社村田製作所 Coil component
JP2021108311A (en) * 2019-12-27 2021-07-29 日産自動車株式会社 Coil structure of coil unit and transformer
JP7441647B2 (en) 2019-12-27 2024-03-01 日産自動車株式会社 Coil structure and transformer of coil unit
US11600429B1 (en) * 2020-01-24 2023-03-07 Rockwell Collins, Inc. Geometrically configurable planar wafers
JP2022104547A (en) * 2020-12-28 2022-07-08 天津大学 Manufacturing method of flat transformer with odd number of turns
WO2023203926A1 (en) * 2022-04-20 2023-10-26 パナソニックIpマネジメント株式会社 Inductor, coil substrate, and method for manufacturing inductor
WO2024070406A1 (en) * 2022-09-30 2024-04-04 Tdk株式会社 Coil component
WO2024157660A1 (en) * 2023-01-26 2024-08-02 アルプスアルパイン株式会社 Coil component and electronic/electric apparatus

Also Published As

Publication number Publication date
JP3488869B2 (en) 2004-01-19

Similar Documents

Publication Publication Date Title
JP3488869B2 (en) Planar coils and transformers
US6847284B2 (en) Planar coil and planar transformer
US6867678B2 (en) Transformer structure
JP5339398B2 (en) Multilayer inductor
KR101838225B1 (en) Double core planar transformer
JP3488868B2 (en) Planar coils and transformers
US20030132825A1 (en) Planar coil and planar transformer
JP2017220515A (en) Transformer
JPH0296312A (en) Integrated power capacitor and inductor/transformer using insulated amorphous metal ribbon
JP2770750B2 (en) Inductance element
JPH11307367A (en) Thin transformer
KR101838227B1 (en) Common winding wire planar transformer
KR20200072606A (en) Planar transformer
JP2004047731A (en) Coil component and its manufacturing method, and power supply device
JP2012182286A (en) Coil component
WO2016005526A1 (en) Centre-tapped transformer
JP2006086460A (en) Coupling coil
JP2004080023A (en) Multilayer inductor
JP2003217935A (en) Layered inductor array
KR20130019195A (en) Multilayer power inductor
JP2003197439A (en) Electromagnetic device
JP4827087B2 (en) Multilayer inductor
JP2012182285A (en) Coil component
JPH06215962A (en) Transformer
JP2013207151A (en) Transformer

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

R150 Certificate of patent or registration of utility model

Ref document number: 3488869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees