JP2002279417A - Image processing control device - Google Patents
Image processing control deviceInfo
- Publication number
- JP2002279417A JP2002279417A JP2001077501A JP2001077501A JP2002279417A JP 2002279417 A JP2002279417 A JP 2002279417A JP 2001077501 A JP2001077501 A JP 2001077501A JP 2001077501 A JP2001077501 A JP 2001077501A JP 2002279417 A JP2002279417 A JP 2002279417A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- resource
- image
- dsp
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、外部システムに
接続されたディジタルシグナルプロセッサを利用したシ
ステムの画像処理制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing control device for a system using a digital signal processor connected to an external system.
【0002】[0002]
【従来の技術】例えば共通通信バスを介して外部システ
ムに接続されたディジタルシグナルプロセッサ(以下、
DSPプロセッサという。)を利用したシステムのリソ
ース管理については、例えば特表平10−505925
号公報に示されているように、3個のDSPプロセッサ
が共通通信バスを介して外部メモリ等に共用ソースに対
してアクセスを選択的に要求し、制御ユニットはDSP
プロセッサへのバスの割当てを制御して、バスはデフォ
ルトでDSPプロセッサよりも制御ユニットに割り当て
るようにしている。2. Description of the Related Art For example, a digital signal processor (hereinafter, referred to as a digital signal processor) connected to an external system via a common communication bus.
It is called a DSP processor. ), The resource management of the system is described in, for example, Japanese Patent Application Laid-Open No. H10-505925.
As shown in the publication, three DSP processors selectively request access to a shared source to an external memory or the like via a common communication bus, and the control unit
The assignment of the bus to the processor is controlled so that the bus is assigned by default to the control unit rather than the DSP processor.
【0003】[0003]
【発明が解決しようとする課題】しかしながら実際のシ
ステム構成では、共同通信バスを形成するのはコストが
かかり、必要最低限の資源構成ができにくいことがあ
る。However, in an actual system configuration, it is costly to form a shared communication bus, and it may be difficult to form a minimum necessary resource configuration.
【0004】この発明は係る短所を改善し、システム構
成上のコストパフォーマンスと自由度の高い制御の両立
を達成することができる画像処理制御装置を提供するこ
とを目的とするものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide an image processing control apparatus which can improve the disadvantages and achieve both the cost performance of the system configuration and the control with a high degree of freedom.
【0005】[0005]
【課題を解決するための手段】この発明に係る画像処理
制御装置は、ディジタル画像をディジタルシグナルプロ
セッサ(DSP)等のプログラムデバイスにより画像処
理を行う画像処理装置において、1つあるいは複数のプ
ログラムデバイスの制御管理をレジスタリソースにて管
理することを特徴とする。An image processing control apparatus according to the present invention is an image processing apparatus for processing a digital image using a program device such as a digital signal processor (DSP). Control management is managed by register resources.
【0006】この発明に係る第2の画像処理制御装置
は、ディジタル画像をディジタルシグナルプロセッサ
(DSP)等のプログラムデバイスにより画像処理を行
う画像処理装置において、1つあるいは複数のプログラ
ムデバイスの制御管理をメモリリソースにて管理するこ
とを特徴とする。A second image processing control device according to the present invention is an image processing device for performing image processing of a digital image by a program device such as a digital signal processor (DSP), and controls and manages one or a plurality of program devices. It is characterized by being managed by memory resources.
【0007】この発明に係る第3の画像処理制御装置
は、ディジタル画像をディジタルシグナルプロセッサ
(DSP)等のプログラムデバイスにより画像処理を行
う画像処理装置において、1つあるいは複数のプログラ
ムデバイスの制御管理を固有ハードリソースにて管理す
ることを特徴とする。A third image processing control apparatus according to the present invention is an image processing apparatus for performing image processing on a digital image by a program device such as a digital signal processor (DSP), and controls and manages one or a plurality of program devices. It is characterized in that it is managed using unique hardware resources.
【0008】[0008]
【発明の実施の形態】図1はこの発明の画像処理制御装
置の構成を示すブロック図である。図に示すように、画
像処理制御装置は、画像入力手段1と制御装置2と画像
出力装置3を有する。制御装置2は第1DSP処理手段
4と第2DSP処理手段5と第3DSP処理手段6及び
レジスタリソース管理部7を有し、画像バスの構造とし
ては2入力1出力である。FIG. 1 is a block diagram showing the configuration of an image processing control device according to the present invention. As shown in the figure, the image processing control device has an image input unit 1, a control device 2, and an image output device 3. The control device 2 has a first DSP processing unit 4, a second DSP processing unit 5, a third DSP processing unit 6, and a register resource management unit 7, and the image bus has two inputs and one output.
【0009】画像入力手段1はディジタル画像を入力
し、制御装置2は入力した画像を、画像処理要求にした
がって第1DSP処理手段4と第2DSP処理手段5と
第3DSP処理手段6で最適配分された画像処理を行
う。その際、第1DSP処理手段4と第2DSP処理手
段5と第3DSP処理手段6への画像処理配分をレジス
タリソース管理部7がレジスタリソース単位で行うこと
により、対応システムの構成に適したリソース管理を行
う。そのため第1DSP処理手段4と第2DSP処理手
段5と第3DSP処理手段6の各レジスタ機能の特徴を
管理し、順次、リソース取得とパラメータの設定を行い
画像処理可能な状態にする。The image input means 1 inputs a digital image, and the control device 2 optimally distributes the input image by the first DSP processing means 4, the second DSP processing means 5, and the third DSP processing means 6 according to the image processing request. Perform image processing. At that time, the register resource management unit 7 distributes the image processing to the first DSP processing unit 4, the second DSP processing unit 5, and the third DSP processing unit in units of register resources, so that resource management suitable for the configuration of the corresponding system is performed. Do. Therefore, the features of each register function of the first DSP processing unit 4, the second DSP processing unit 5, and the third DSP processing unit 6 are managed, and resource acquisition and parameter setting are sequentially performed so that image processing can be performed.
【0010】レジスタリソース管理部7で管理するレジ
スタリソースは、図2に示すように、タイプ1リソース
8とタイプ2リソース9の2タイプである。タイプ1リ
ソースは1入力1出力のバッファレジスタを持ち、タイ
プ2リソースは2入力1出力のバッファレジスタを持
つ。タイプ1リソース8は、レジスタ種別として入力バ
ッファ付きレジスタと出力バッファ付きレジスタとFI
FO付きレジスタ及びテンポラリレジスタを有し、リソ
ース数は、入力バッファ付きレジスタが「1」、出力バ
ッファ付きレジスタが「1」、FIFO付きレジスタが
「8」、テンポラリレジスタが「3」となっている。ま
た、タイプ2リソース9も、レジスタ種別として入力バ
ッファ付きレジスタと出力バッファ付きレジスタとFI
FO付きレジスタ及びテンポラリレジスタを有し、リソ
ース数は、入力バッファ付きレジスタが「2」、出力バ
ッファ付きレジスタが「1」、FIFO付きレジスタが
「7」、テンポラリレジスタが「5」となっている。第1
DSP処理手段4と第2DSP処理手段5にはタイプ1
リソース8のバッファレジスタを有し、第3DSP処理
手段6にはタイプ2リソース9を有する。As shown in FIG. 2, the register resources managed by the register resource management unit 7 are of two types, a type 1 resource 8 and a type 2 resource 9. The type 1 resource has a buffer register of one input and one output, and the type 2 resource has a buffer register of two inputs and one output. Type 1 resource 8 includes registers with input buffers, registers with output buffers, and FIs as register types.
It has a register with FO and a temporary register, and the number of resources is “1” for the register with the input buffer, “1” for the register with the output buffer, “8” for the register with FIFO, and “3” for the temporary register. . The type 2 resource 9 also includes registers with input buffers, registers with output buffers, and FIs as register types.
It has a register with FO and a temporary register, and the number of resources is "2" for the register with the input buffer, "1" for the register with the output buffer, "7" for the register with FIFO, and "5" for the temporary register. . First
The DSP processing means 4 and the second DSP processing means 5 have type 1
The third DSP processing means 6 has a type 2 resource 9.
【0011】そして画像入力手段1から入力した画像
を、第1DSP処理手段4と第2DSP処理手段5で別
の画像処理を実行後、第3DSP処理手段で合成して画
像出力手段3に出力する。この処理のタイミングチャー
トを図3に示す。図3に示すように、画像処理を実行す
る前に、まず、リソース取得シーケンスでタイプ1リソ
ース8とタイプ2リソース9のレジスタリソースが取得
できた場合に、画像処理要求をレディとして画像入力を
許可する。画像入力が許可されると、画像処理シーケン
スに入り、画像を入力し、入力した画像を処理して出力
する。その後、リソース開放シーケンスに入り、タイプ
1リソース8とタイプ1リソース9を開放して処理を終
了する。Then, the image input from the image input means 1 is subjected to another image processing by the first DSP processing means 4 and the second DSP processing means 5, and then synthesized by the third DSP processing means and output to the image output means 3. FIG. 3 shows a timing chart of this processing. As shown in FIG. 3, before executing the image processing, if the register resources of the type 1 resource 8 and the type 2 resource 9 can be obtained in the resource obtaining sequence, the image processing request is set to ready and the image input is permitted. I do. When the image input is permitted, an image processing sequence is entered, the image is input, and the input image is processed and output. Thereafter, a resource release sequence is entered, the type 1 resource 8 and the type 1 resource 9 are released, and the process is terminated.
【0012】このようにタイプ1リソース8とタイプ1
リソース9のレジスタリソースを管理することにより、
最適な画像処理機能割り当てを行うことができる。例え
ばタイプ2リソース9のFIFOレジスタが7個使って
いる場合、前段のタイプ1リソース8のFIFOレジス
タを利用するように割り当てることができる。特に、外
部システムから要求された画像処理により、必要なレジ
スタリソースが大きく影響を受ける場合に有効である。Thus, the type 1 resource 8 and the type 1
By managing the register resources of resource 9,
Optimal image processing function assignment can be performed. For example, when seven FIFO registers of the type 2 resource 9 are used, allocation can be performed so as to use the FIFO register of the type 1 resource 8 in the preceding stage. This is particularly effective when necessary register resources are greatly affected by image processing requested from an external system.
【0013】次に、この発明の第2の画像処理制御装置
の構成を図4のブロック図に示す。第2の画像処理制御
装置は、画像入力手段1と制御装置2と画像出力装置3
を有する。制御装置2は第1DSP処理手段4と第2D
SP処理手段5と第3DSP処理手段6及びメモリリソ
ース管理部10を有する。第1DSP処理手段4と第2
DSP処理手段5と第3DSP処理手段6は直列に接続
され、画像バスの構造としては1入力1出力である。そ
して画像入力手段1から入力したディジタル画像を、画
像処理要求にしたがって最適配分された画像処理を行
う。その際、第1DSP処理手段4と第2DSP処理手
段5と第3DSP処理手段6への画像処理配分をメモリ
リソース管理部10でメモリリソース単位で行い、対応
システムの構成に適したリソース管理を行う。そのた
め、メモリリソース管理部10は第1DSP処理手段4
と第2DSP処理手段5と第3DSP処理手段6のメモ
リ領域の特徴を管理し、順次、リソース取得とパラメー
タの設定を行い、画像処理可能状態にする。Next, the configuration of a second image processing control device according to the present invention is shown in the block diagram of FIG. The second image processing control device includes an image input unit 1, a control device 2, and an image output device 3.
Having. The control device 2 includes a first DSP processing unit 4 and a second DSP
It includes an SP processing unit 5, a third DSP processing unit 6, and a memory resource management unit 10. First DSP processing means 4 and second DSP processing means
The DSP processing means 5 and the third DSP processing means 6 are connected in series, and the structure of the image bus has one input and one output. Then, the digital image input from the image input means 1 is subjected to image processing optimally allocated according to the image processing request. At this time, the image processing distribution to the first DSP processing means 4, the second DSP processing means 5, and the third DSP processing means 6 is performed by the memory resource management unit 10 in units of memory resources, and resource management suitable for the configuration of the corresponding system is performed. Therefore, the memory resource management unit 10
And the features of the memory areas of the second DSP processing means 5 and the third DSP processing means 6 are managed, and resource acquisition and parameter setting are sequentially performed to enable image processing.
【0014】メモリリソース管理部10で管理するメモ
リリソースは、図5に示すように、タイプ1リソース1
1とタイプ2リソース12の2タイプである。タイプ1
リソース11は小容量,低コストのメモリ領域を持ち、
タイプ2リソース12は大容量,高コストのメモリ領域
を持つ。タイプ1リソース11とタイプ1リソース12
は、それぞれメモリ種別としてメイン制御プログラムメ
モリとメイン制御データメモリと画像処理機能プログラ
ムメモリと画像処理機能データメモリを有し、リソース
領域として、タイプ1リソース11は、メイン制御プロ
グラムメモリが50バイトと、メイン制御データメモリ
が20バイト、画像処理機能プログラムメモリが200
バイト、画像処理機能データメモリが200バイト有
し、タイプ2リソース12は、メイン制御プログラムメ
モリが100バイトと、メイン制御データメモリが50
バイト、画像処理機能プログラムメモリが1000バイ
ト、画像処理機能データメモリが1000バイト有す
る。第1DSP処理手段4と第3DSP処理手段6には
タイプ1リソース11を有し、小容量のメモリで可能な
画像処理を実行し、第2DSP処理手段5にはタイプ2
リソース12を有し、大容量のメモリが必要な画像処理
を選択的に処理する。As shown in FIG. 5, the memory resource managed by the memory resource management unit 10 is a type 1 resource 1
1 and type 2 resources 12. Type 1
The resource 11 has a small capacity, low cost memory area,
The type 2 resource 12 has a large capacity and high cost memory area. Type 1 resource 11 and type 1 resource 12
Has a main control program memory, a main control data memory, an image processing function program memory, and an image processing function data memory as memory types, respectively. As a resource area, the type 1 resource 11 has a main control program memory of 50 bytes, Main control data memory is 20 bytes, image processing function program memory is 200 bytes
And the image processing function data memory have 200 bytes. The type 2 resource 12 has a main control program memory of 100 bytes and a main control data memory of 50 bytes.
Bytes, the image processing function program memory has 1000 bytes, and the image processing function data memory has 1000 bytes. The first DSP processing means 4 and the third DSP processing means 6 have a type 1 resource 11 and execute image processing that can be performed with a small-capacity memory, and the second DSP processing means 5 has a type 2 resource.
It has resources 12 and selectively processes image processing that requires a large-capacity memory.
【0015】この制御装置2で画像入力手段1から画像
を入力して処理する時の動作を図6のタイムチャートを
参照して説明する。図6に示すように、画像処理を実行
する前に、まず、リソース取得シーケンスでタイプ1リ
ソース11とタイプ2リソース12のメモリリソースが
取得できた場合に、画像処理要求をレディとして画像入
力を許可する。画像入力が許可されると、画像処理シー
ケンスに入り、画像を入力し、入力した画像を処理して
出力する。その後、リソース開放シーケンスに入り、タ
イプ1リソース11とタイプ2リソース12を開放して
処理を終了する。The operation of the control device 2 for inputting and processing an image from the image input means 1 will be described with reference to a time chart of FIG. As shown in FIG. 6, before executing the image processing, first, when the memory resources of the type 1 resource 11 and the type 2 resource 12 can be obtained in the resource obtaining sequence, the image processing request is ready and the image input is permitted. I do. When the image input is permitted, an image processing sequence is entered, the image is input, and the input image is processed and output. Thereafter, a resource release sequence is entered, the type 1 resource 11 and the type 2 resource 12 are released, and the process is terminated.
【0016】このように、メモリリソースを管理するこ
とにより、最適な画像処理機能割り当てを行うことがで
きる。例えばタイプ1リソースのメモリ領域に入りきら
ない画像処理をタイプ2リソース12に配置し、小容量
で十分な画像処理をタイプ1リソース11のメモリ領域
に割り当てることができる。特に、外部システムから要
求された画像処理により、必要なメモリリソースが大き
く影響を受ける場合に有効である。As described above, by managing the memory resources, an optimal image processing function can be allocated. For example, image processing that cannot be accommodated in the memory area of the type 1 resource can be arranged in the type 2 resource 12, and small and sufficient image processing can be allocated to the memory area of the type 1 resource 11. This is particularly effective when required memory resources are greatly affected by image processing requested from an external system.
【0017】次に、この発明の第3の画像処理制御装置
の構成を図7のブロック図に示す。第3の画像処理制御
装置は、画像入力手段1と制御装置2と画像出力装置3
を有する。制御装置2は第1DSP処理手段4と第2D
SP処理手段5と第3DSP処理手段6及び固有ハード
リソース管理部13を有する。そして画像入力手段1か
ら入力したディジタル画像を、画像処理要求にしたがっ
て最適配分された画像処理を行う。その際、第1DSP
処理手段4と第2DSP処理手段5と第3DSP処理手
段6への画像処理配分を固有ハードリソース管理部13
で固有ハードリソース単位で行うことにより、対応シス
テムの構成に適したリソース管理を行う。Next, the configuration of a third image processing control device according to the present invention is shown in the block diagram of FIG. The third image processing control device includes an image input unit 1, a control device 2, and an image output device 3.
Having. The control device 2 includes a first DSP processing unit 4 and a second DSP
It includes an SP processing unit 5, a third DSP processing unit 6, and a unique hardware resource management unit 13. Then, the digital image input from the image input means 1 is subjected to image processing optimally allocated according to the image processing request. At that time, the first DSP
The image processing distribution to the processing unit 4, the second DSP processing unit 5, and the third DSP processing unit 6 is assigned to the specific hardware resource management unit 13.
, Resource management suitable for the configuration of the corresponding system is performed by performing the processing in units of unique hardware resources.
【0018】固有ハードリソース管理部13で管理する
固有ハードリソースは、図8に示すように、タイプ1リ
ソース14とタイプ2リソース15の2タイプである。
タイプ1リソース14は通常の画像処理機能の固有ハー
ドを持ち、固有ハード種別として、フィルタ処理ハード
と変倍処理ハードとディザ処理ハードとマスク処理ハー
ドを有し、タイプ2リソース15はデータ印字機能の固
有ハードを持ち、メモリ種別として、スタンプ印字ハー
ドと日付印字ハードとページ印字ハードとロゴハードを
有する。タイプ1リソース14はリソース数として、フ
ィルタ処理ハードを「2」、変倍処理ハードを「2」、
ディザ処理ハードを「1」、マスク処理ハードを「3」
有し、タイプ2リソース15はリソース領域として、ス
タンプ印字ハードを「5」、日付印字ハードを「1」、
ページ印字ハードを「1」、ロゴハードを「2」有す
る。The unique hardware resources managed by the unique hardware resource management unit 13 are of two types, a type 1 resource 14 and a type 2 resource 15, as shown in FIG.
The type 1 resource 14 has a specific hardware of a normal image processing function, and has, as specific hardware types, a filter processing hardware, a scaling processing hardware, a dither processing hardware, and a mask processing hardware, and the type 2 resource 15 has a data printing function. It has unique hardware, and has stamp printing hardware, date printing hardware, page printing hardware, and logo hardware as memory types. For the type 1 resource 14, as the number of resources, the filter processing hardware is “2”, the scaling processing hardware is “2”,
"1" for dither processing hardware, "3" for mask processing hardware
The type 2 resource 15 has a stamp printing hardware of “5”, a date printing hardware of “1”,
The page printing hardware has “1” and the logo hardware has “2”.
【0019】第1DSP処理手段4と第3DSP処理手
段6にはタイプ1リソース14を有し、第2DSP処理
手段5にはタイプ2リソース15を有し、固有ハードリ
ソース管理部13は第1DSP処理手段4と第3DSP
処理手段6に通常の画像処理機能を割り当て、第2DS
P処理手段5でデータ印字を実行する。The first DSP processing means 4 and the third DSP processing means 6 have a type 1 resource 14, the second DSP processing means 5 has a type 2 resource 15, and the unique hardware resource management unit 13 has a first DSP processing means. 4th and 3rd DSP
A normal image processing function is assigned to the processing means 6, and the second DS
The data printing is executed by the P processing means 5.
【0020】この制御装置2で画像入力手段1から画像
を入力して処理する時の動作を図9のタイムチャートを
参照して説明する。図9に示すように、画像処理を実行
する前に、まず、リソース取得シーケンスでタイプ1リ
ソース14とタイプ2リソース15の固有ハードリソー
スが取得できた場合に、画像処理要求をレディとして画
像入力を許可する。画像入力が許可されると、画像処理
シーケンスに入り、画像を入力し、入力した画像を処理
して出力する。その後、リソース開放シーケンスに入
り、タイプ1リソース14とタイプ2リソース15を開
放して処理を終了する。The operation of the controller 2 for inputting and processing an image from the image input means 1 will be described with reference to a time chart of FIG. As shown in FIG. 9, before executing the image processing, first, when the unique hardware resources of the type 1 resource 14 and the type 2 resource 15 can be acquired in the resource acquisition sequence, the image input is made ready with the image processing request as ready. To give permission. When the image input is permitted, an image processing sequence is entered, the image is input, and the input image is processed and output. Thereafter, a resource release sequence is entered, the type 1 resource 14 and the type 2 resource 15 are released, and the process is terminated.
【0021】このように固有ハードリソースを管理する
ことにより、最適な画像処理機能割り当てを行うことが
できる。例えば外部システムから通常の画像処理が要求
された場合、タイプ1リソース14のみで動作し、デー
タ印字が要求された場合のみタイプ2リソース15を利
用するように割り当てることができる。特に、外部シス
テムから要求された画像処理により、必要な固有ハード
リソースが大きく影響を受ける場合に有効である。By managing the unique hardware resources in this manner, an optimal image processing function can be assigned. For example, when normal image processing is requested from an external system, operation can be performed using only the type 1 resource 14, and allocation can be performed so as to use the type 2 resource 15 only when data printing is requested. This is particularly effective when the required unique hardware resources are greatly affected by the image processing requested from the external system.
【0022】[0022]
【発明の効果】この発明は以上説明したように、ディジ
タル画像をディジタルシグナルプロセッサ(DSP)等
のプログラムデバイスにより画像処理を行うときに、プ
ログラムデバイスの制御管理をレジスタリソースにて管
理することにより、プログラムデバイスのレジスタを動
的に選択して最適な画像処理機能割り当てを行うことが
できる。また、この構成では同程度のメモリ量で同程度
の固有ハードを利用するが、レジスタの利用において多
種多様な利用方法をするシステムを構築できる。As described above, according to the present invention, when a digital image is processed by a program device such as a digital signal processor (DSP), the control management of the program device is managed by the register resource. Optimal image processing function assignment can be performed by dynamically selecting registers of the program device. In this configuration, the same amount of memory and the same amount of unique hardware are used, but a system can be constructed that uses registers in a variety of ways.
【0023】また、プログラムデバイスの制御管理をメ
モリリソースにて管理することにより、プログラムデバ
イスのメモリを動的に選択して最適な画像処理機能割り
当てを行うことができる。また、この構成では、同程度
のレジスタ量で同程度の固有ハードを利用するが、メモ
リの利用において多種多様な利用方法をするシステムを
構築できる。In addition, by managing the control of the program device using the memory resources, it is possible to dynamically select the memory of the program device and to perform optimal image processing function assignment. Further, in this configuration, the same amount of inherent hardware is used with the same amount of registers, but a system can be constructed that uses a variety of methods of using the memory.
【0024】さらに、プログラムデバイスの制御管理を
固有ハードリソースにて管理することにより、プログラ
ムデバイスの居有ハードを動的に選択して最適な画像処
理機能割り当てを行うことができる。また、この構成で
は、同程度のレジスタ量で同程度のメモリ量を利用する
が、固有ハードの利用において多種多様な利用方法をす
るシステムを構築できる。Further, by managing the control of the program device using the unique hardware resources, it is possible to dynamically select the possessed hardware of the program device and to perform optimal image processing function assignment. Further, in this configuration, although the same amount of memory is used with the same amount of registers, it is possible to construct a system that uses a variety of methods in using the specific hardware.
【図1】この発明の画像処理制御装置の構成を示すブロ
ック図である。FIG. 1 is a block diagram illustrating a configuration of an image processing control device according to the present invention.
【図2】レジスタリソースの構成図である。FIG. 2 is a configuration diagram of a register resource.
【図3】上記画像処理制御装置の処理を示すタイムチャ
ートである。FIG. 3 is a time chart showing processing of the image processing control device.
【図4】第2の画像処理制御装置の構成を示すブロック
図である。FIG. 4 is a block diagram illustrating a configuration of a second image processing control device.
【図5】メモリリソースの構成図である。FIG. 5 is a configuration diagram of a memory resource.
【図6】第2の画像処理制御装置の処理を示すタイムチ
ャートである。FIG. 6 is a time chart illustrating processing of a second image processing control device.
【図7】第3の画像処理制御装置の構成を示すブロック
図である。FIG. 7 is a block diagram illustrating a configuration of a third image processing control device.
【図8】固有ハードリソースの構成図である。FIG. 8 is a configuration diagram of a unique hardware resource.
【図9】第3の画像処理制御装置の処理を示すタイムチ
ャートである。FIG. 9 is a time chart illustrating processing of a third image processing control device.
1;画像入力手段、2;制御装置、3;画像出力装置、
4;第1DSP処理手段、5;第2DSP処理手段、
6;第3DSP処理手段、7;レジスタリソース管理
部、10;メモリリソース管理手段、13;固有ハード
リソース管理手段。1; image input means, 2; control device, 3; image output device,
4; first DSP processing means, 5; second DSP processing means,
6: third DSP processing means, 7; register resource management unit, 10; memory resource management means, 13; unique hardware resource management means.
Claims (3)
ロセッサ(DSP)等のプログラムデバイスにより画像
処理を行う画像処理装置において、 1つあるいは複数のプログラムデバイスの制御管理をレ
ジスタリソースにて管理することを特徴とする画像処理
制御装置。1. An image processing apparatus for performing image processing on a digital image by a program device such as a digital signal processor (DSP), wherein control management of one or more program devices is managed by register resources. Image processing control device.
ロセッサ(DSP)等のプログラムデバイスにより画像
処理を行う画像処理装置において、 1つあるいは複数のプログラムデバイスの制御管理をメ
モリリソースにて管理することを特徴とする画像処理制
御装置。2. An image processing apparatus for performing image processing on a digital image by a program device such as a digital signal processor (DSP), wherein control of one or more program devices is managed by a memory resource. Image processing control device.
プロセッサ(DSP)等のプログラムデバイスにより画
像処理を行う画像処理装置において、 1つあるいは複数のプログラムデバイスの制御管理を固
有ハードリソースにて管理することを特徴とする画像処
理制御装置。3. An image processing apparatus for processing a digital image by a program device such as a digital signal processor (DSP), wherein control management of one or a plurality of program devices is managed by a unique hardware resource. Image processing control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077501A JP2002279417A (en) | 2001-03-19 | 2001-03-19 | Image processing control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077501A JP2002279417A (en) | 2001-03-19 | 2001-03-19 | Image processing control device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002279417A true JP2002279417A (en) | 2002-09-27 |
Family
ID=18934246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001077501A Pending JP2002279417A (en) | 2001-03-19 | 2001-03-19 | Image processing control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002279417A (en) |
-
2001
- 2001-03-19 JP JP2001077501A patent/JP2002279417A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7724984B2 (en) | Image processing apparatus | |
US20080117931A1 (en) | Dynamic load-based credit distribution | |
EP0876026A2 (en) | Programmable crypto processing system and method | |
JPH08171526A (en) | Input/output interface device and its control method | |
CN100369024C (en) | Direct memory access control device and image processing system and transmission method | |
JP2007207026A (en) | Dma transfer device | |
JP5040050B2 (en) | Multi-channel DMA controller and processor system | |
US7007138B2 (en) | Apparatus, method, and computer program for resource request arbitration | |
JPWO2009005089A1 (en) | Data encryption / decryption processing method and data processing apparatus | |
JP4409568B2 (en) | Band control program and multiprocessor system | |
US20060136228A1 (en) | Method and system for prefetching sound data in a sound processing system | |
JP2002279417A (en) | Image processing control device | |
US20090031119A1 (en) | Method for the operation of a multiprocessor system in conjunction with a medical imaging system | |
JP2000148999A (en) | Data processing system | |
JP2004362425A (en) | Resource contention control system, control method, and program | |
JP4184034B2 (en) | How to execute processing functions | |
JP2007026184A (en) | Function-processing electronic circuit and its control method | |
KR100367084B1 (en) | DMA controller for the high speed image processor at real time | |
JP3450549B2 (en) | Image processing method and apparatus | |
JP2001005721A (en) | Method for filter processing by securing memory for ring buffer by dsp and its filter processing system | |
JP2002032233A (en) | Data i/o processing method in multi-thread system | |
JP2009129288A (en) | Data buffering device | |
JP2003167842A (en) | Pci bus bridge circuit and transaction control method | |
JP2002175265A (en) | Signal group exchange device and method between a plurality of components in digital signal processor having direct memory access controller | |
JP2005293435A (en) | Data transfer device and its setting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090714 |