JP2002270970A - Nitride semiconductor light emitting element - Google Patents

Nitride semiconductor light emitting element

Info

Publication number
JP2002270970A
JP2002270970A JP2001065805A JP2001065805A JP2002270970A JP 2002270970 A JP2002270970 A JP 2002270970A JP 2001065805 A JP2001065805 A JP 2001065805A JP 2001065805 A JP2001065805 A JP 2001065805A JP 2002270970 A JP2002270970 A JP 2002270970A
Authority
JP
Japan
Prior art keywords
layer
groove
land
nitride semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001065805A
Other languages
Japanese (ja)
Inventor
Yoshihiro Ueda
吉裕 上田
Takayuki Yuasa
貴之 湯浅
Teruyoshi Takakura
輝芳 高倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001065805A priority Critical patent/JP2002270970A/en
Publication of JP2002270970A publication Critical patent/JP2002270970A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase yield by suppressing cracking. SOLUTION: In a nitride semiconductor light emitting element 1, a periodic land/groove structure is formed between an InGaN multiple quantum well active layer 107 and a (0001) face GaN substrate 101. An n-type AlGaN clad layer 105 is regrown on the land/groove structure through a low temperature buffer layer 104 and an element structure of the InGaN multiple quantum well active layer 107 is formed such that a ridge stripe is arranged directly above a groove part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高輝度の窒化物半
導体発光素子に関する。
The present invention relates to a high-luminance nitride semiconductor light emitting device.

【0002】[0002]

【従来の技術】従来、窒化物半導体は、発光素子やハイ
パワーデバイスとして研究開発されており、例えば発光
素子の場合、素子構造を構成する各層の組成を用途に応
じて組成などを調節することにより、青色から橙色まで
の幅の広い発光を得ることができ、その特性を利用して
青色発光ダイオードや緑色発光ダイオードを実用化して
いる。さらには、青紫色半導体レーザの開発が進められ
ている。
2. Description of the Related Art Conventionally, nitride semiconductors have been researched and developed as light-emitting devices and high-power devices. For example, in the case of a light-emitting device, the composition of each layer constituting the device structure is adjusted according to the intended use. As a result, a wide range of light emission from blue to orange can be obtained, and a blue light emitting diode or a green light emitting diode has been put to practical use by utilizing its characteristics. Further, the development of a blue-violet semiconductor laser is underway.

【0003】このような発光素子を作製する場合に、G
aNまたはサファイア、SiC,ZnO,CaO,Mn
O等を基板として用いたホモエピタキシャル成長または
ヘテロエピタキシャル成長によって窒化物半導体結晶を
成長させ、薄膜を複数層積層する素子構造が作製されて
いる。
When manufacturing such a light emitting device, G
aN or sapphire, SiC, ZnO, CaO, Mn
An element structure in which a nitride semiconductor crystal is grown by homoepitaxial growth or heteroepitaxial growth using O or the like as a substrate and a plurality of thin films are stacked has been manufactured.

【0004】しかし、ヘテロエピタキシャル成長である
が故に、基板とエピタキシャル成長膜の間に存在する格
子不整合や熱膨張係数差によって、基板とエピタキシャ
ル成長層との界面から転位等の欠陥が発生し、その欠陥
が成長方向へ伝搬し、例えば、サファイアC面基板上の
素子の場合、活性層を貫通して表面に現れる転位の密度
は1010cm-3に達する。高密度に存在する転位は、こ
れに電流を注入したとき非発光中心となり、発光に寄与
しない無効な電流を増加させる原因となる。また、発熱
により転位の運動,増殖が起こり素子寿命を低下させ
る。
However, because of heteroepitaxial growth, defects such as dislocations are generated from the interface between the substrate and the epitaxially grown layer due to lattice mismatch or difference in thermal expansion coefficient existing between the substrate and the epitaxially grown film. In the case of an element propagating in the growth direction and, for example, on a sapphire C-plane substrate, the density of dislocations that penetrates the active layer and appears on the surface reaches 10 10 cm −3 . Dislocations existing at a high density become non-emission centers when current is injected into the dislocations, causing an increase in ineffective currents that do not contribute to light emission. In addition, dislocation movement and proliferation occur due to heat generation, and the life of the element is shortened.

【0005】基板とエピタキシャル成長膜の界面から発
生する転位の伝搬を防止するために、例えば特開200
0−124500号公報「窒化ガリウム系半導体装置」
では、少なくとも活性層とサファイア基板の間に、周期
的な凸部を有する界面を再成長により形成し、その凸部
側壁からの横方向成長を利用することにより、転位伝搬
の解決を試みている。即ち、特開2000−12450
0号公報「窒化ガリウム系半導体装置」においては、基
板とエピタキシャル成長層の界面から発生した欠陥を横
方向に伝搬させ、活性層を貫通して素子上方にまで達す
る欠陥の密度を低減させるという手法が開示されてい
る。
In order to prevent the propagation of dislocation generated from the interface between the substrate and the epitaxially grown film, for example, Japanese Patent Application Laid-Open
0-124500, “Gallium nitride based semiconductor device”
Attempts to solve dislocation propagation at least between the active layer and the sapphire substrate by forming an interface having periodic projections by regrowth and utilizing lateral growth from the sidewalls of the projections. . That is, JP-A-2000-12450
In the gallium nitride-based semiconductor device disclosed in Japanese Patent Publication No. 0, a method is known in which defects generated from the interface between the substrate and the epitaxial growth layer are propagated in the lateral direction, and the density of defects penetrating the active layer and reaching above the element is reduced. It has been disclosed.

【0006】[0006]

【発明が解決しようとする課題】上記従来の構成では、
欠陥による素子特性の悪化に対しては、周期的な凸部を
有する界面と再成長によりある程度防止することが可能
であるが、欠陥の伝搬方向を制御する技術では、基板と
の格子不整合や、熱膨張係数差に起因する応力によるク
ラックを防止することができない。
In the above-mentioned conventional configuration,
Deterioration of device characteristics due to defects can be prevented to some extent by regrowth with an interface having periodic protrusions. However, in the technology for controlling the direction of propagation of defects, lattice mismatch with the substrate or In addition, it is not possible to prevent cracks due to stress caused by a difference in thermal expansion coefficient.

【0007】また、窒化物半導体レーザ素子の光閉じ込
め層は通常Alを含んでおり、光閉じ込め層とそれ以外
の層で比較的大きな格子不整合が存在し、基板との界面
同様にクラックの発生原因となる。クラックが発生する
と、素子構造積層後の、フォトリソグラフィ、エッチン
グ等の素子化工程において歩留まりを大きく低下させる
という問題がある。
In addition, the light confinement layer of the nitride semiconductor laser device usually contains Al, and there is a relatively large lattice mismatch between the light confinement layer and the other layers, and cracks occur similarly to the interface with the substrate. Cause. When cracks occur, there is a problem that the yield is greatly reduced in an element forming step such as photolithography or etching after the element structure is laminated.

【0008】量産を考慮した場合、例えばレーザ素子で
は、光共振器長を500μm以下、電流注入領域幅を2
μm以下としたとき、500μm×2μmの面積中に存
在するクラックは一本以下でなければならない。即ち1
5cm-2より低いクラック密度でなければ生産におけ
る歩留まりが低下してしまう。
In consideration of mass production, for example, in a laser device, the optical cavity length is 500 μm or less and the current injection region width is 2 μm.
When the thickness is not more than μm, the number of cracks existing in an area of 500 μm × 2 μm must be one or less. That is, 1
Unless the crack density is lower than 0 5 cm -2, the yield in production decreases.

【0009】本発明は、上記事情に鑑みて為されたもの
で、クラックの発生を抑制して歩留まりを向上させるこ
とができる窒化物半導体発光素子を提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to provide a nitride semiconductor light emitting device capable of suppressing the occurrence of cracks and improving the yield.

【0010】[0010]

【課題を解決するための手段】本発明の装置は、窒化物
半導体結晶をエピタキシャル成長可能な基板上に一般式
InxGayAl1-(x+y)N(0≦x≦1,0≦x+y≦
1)で表される窒化物半導体を複数層積層した構造を有
する窒化物半導体発光素子であって、少なくとも素子の
活性層と基板との間に周期的なランド/グルーブが設け
られ、かつ、該ランド/グルーブ上に低温バッファ層を
介して素子構造が設けられるものであり、そのことによ
り上記目的が達成される。
Apparatus of the present invention According to an aspect of generally a nitride semiconductor crystal can be epitaxially grown on the substrate type In x Ga y Al 1- (x + y) N (0 ≦ x ≦ 1,0 ≦ x + y ≦
A nitride semiconductor light emitting device having a structure in which a plurality of nitride semiconductors represented by 1) are stacked, wherein a periodic land / groove is provided at least between an active layer of the device and a substrate; An element structure is provided on a land / groove via a low-temperature buffer layer, whereby the object is achieved.

【0011】また、好ましくは、本発明の窒化物半導体
発光素子におけるランド/グルーブの方向が<11−2
0>方向である。
Preferably, in the nitride semiconductor light emitting device of the present invention, the land / groove direction is <11-2.
0> direction.

【0012】さらに、好ましくは、本発明の窒化物半導
体発光素子におけるランド/グルーブの方向が<1−1
00>方向である。
Preferably, in the nitride semiconductor light emitting device of the present invention, the land / groove direction is <1-1.
00> direction.

【0013】さらに、好ましくは、本発明の窒化物半導
体発光素子におけるグルーブ部の断面形状が矩形、順メ
サ、逆メサおよび三角形のうちの何れかの形状である。
Still preferably, in a nitride semiconductor light emitting device according to the present invention, a cross-sectional shape of the groove portion is any one of a rectangular shape, a forward mesa, an inverted mesa, and a triangle.

【0014】さらに、好ましくは、本発明の窒化物半導
体発光素子における低温バッファ層の成長温度が摂氏4
50度以上摂氏700度以下である。
Preferably, the growth temperature of the low-temperature buffer layer in the nitride semiconductor light emitting device of the present invention is 4 degrees Celsius.
It is 50 degrees or more and 700 degrees C or less.

【0015】さらに、好ましくは、本発明の窒化物半導
体発光素子において、低温バッファ層の厚さが30nm
以上1μm以下である。
Still preferably, in a nitride semiconductor light emitting device according to the present invention, the low temperature buffer layer has a thickness of 30 nm.
It is not less than 1 μm.

【0016】さらに、好ましくは、本発明の窒化物半導
体発光素子において、ランド部の幅が2μm以上10μ
m以下である。
Further, preferably, in the nitride semiconductor light emitting device of the present invention, the width of the land portion is not less than 2 μm and not more than 10 μm.
m or less.

【0017】さらに、好ましくは、本発明の窒化物半導
体発光素子において、グルーブ部の幅が2μm以上20
μm以下である。
Further, preferably, in the nitride semiconductor light emitting device of the present invention, the width of the groove portion is not less than 2 μm and not more than 20 μm.
μm or less.

【0018】さらに、好ましくは、本発明の窒化物半導
体発光素子において、グルーブ部の深さが0.5μm以
上5μm以下である。
Further, preferably, in the nitride semiconductor light emitting device of the present invention, the depth of the groove portion is 0.5 μm or more and 5 μm or less.

【0019】さらに、好ましくは、本発明の窒化物半導
体発光素子において、グルーブ部直上にリッジストライ
プおよび電極ストライプの何れかの一部が存在する。
Further, preferably, in the nitride semiconductor light emitting device of the present invention, any one of the ridge stripe and the electrode stripe is present immediately above the groove portion.

【0020】さらに、好ましくは、本発明の窒化物半導
体発光素子において、グルーブを完全に平坦化せず、そ
の上に活性層を含む素子構造を積層する。
Further, preferably, in the nitride semiconductor light emitting device of the present invention, an element structure including an active layer is laminated thereon without completely flattening the groove.

【0021】ここで、上記構成による作用について説明
する。請求項1によれば、基板との界面またはAlを含
む層から新たに発生する転位を減少させ、さらに層内部
の応力を緩和させることによってクラックの発生を防止
し、発光素子の製造における歩留まりを向上させること
が可能となる。以下、詳細に説明する。
Here, the operation of the above configuration will be described. According to the first aspect, dislocations newly generated from the interface with the substrate or from the layer containing Al are reduced, and the stress in the layer is alleviated to prevent the occurrence of cracks, thereby reducing the yield in the manufacture of the light emitting device. It can be improved. The details will be described below.

【0022】本発明では、基板上にホモエピタキシャル
成長またはヘテロエピタキシャル成長によって素子構造
を順次積層することを特徴としている。
The present invention is characterized in that an element structure is sequentially stacked on a substrate by homoepitaxial growth or heteroepitaxial growth.

【0023】また、ホモエピタキシャル成長のための基
板として例えばGaNなど、一般的にInxAlyGa
1-(x+y)N(x≦1,x+y≦1)で表される窒化物半
導体バルク結晶を、ヘテロエピタキシャル成長のための
基板として、サファイアまたはSiCなどの通常窒化物
半導体の結晶成長に用いられる結晶を使用することを特
徴としている。
Further, a substrate for homoepitaxial growth, such as GaN, is generally In x Al y Ga
A nitride semiconductor bulk crystal represented by 1- (x + y) N (x ≦ 1, x + y ≦ 1) is used as a substrate for heteroepitaxial growth for crystal growth of a normal nitride semiconductor such as sapphire or SiC. It is characterized in that a crystal obtained is used.

【0024】さらに、窒化物半導体バルク結晶を用いる
場合には、一般的なフォトリソグラフィとエッチングに
より、エピタキシャル成長膜表面に直接周期的にランド
/グルーブ構造を形成するか、または、基板上に予め窒
化物半導体膜を複数層積層し、その後、<11−20>
方向または<1−100>方向に平行に周期的にランド
/グルーブ構造を形成して、活性層を含む素子構造を再
成長させることを特徴としている。
Further, when a nitride semiconductor bulk crystal is used, a land / groove structure is directly and periodically formed on the surface of the epitaxially grown film by general photolithography and etching, or the nitride is previously formed on the substrate. A plurality of semiconductor films are stacked, and then <11-20>
A land / groove structure is formed periodically in parallel to the <1-100> direction or the <1-100> direction, and the element structure including the active layer is regrown.

【0025】ヘテロエピタキシャル成長の場合には、サ
ファイアまたはSiCなどの基板上に通常のヘテロエピ
タキシャル成長技術により低温バッファ層を堆積し、そ
の後、昇温して水素中雰囲気中にて摂氏1000度以上
の高温でサーマルクリーニングを行い、摂氏1050度
程度で窒化物半導体をエピタキシャル成長させた後、一
旦、結晶成長装置から取り出し、<11−20>方向ま
たは<1−100>方向に平行に周期的にランド/グル
ーブ構造を形成し、活性層を含む素子構造を再成長させ
ることを特徴としている。
In the case of heteroepitaxial growth, a low-temperature buffer layer is deposited on a substrate such as sapphire or SiC by a normal heteroepitaxial growth technique, and then heated to a high temperature of 1000 ° C. or more in an atmosphere of hydrogen. After performing thermal cleaning and epitaxially growing a nitride semiconductor at about 1050 degrees Celsius, the nitride semiconductor is once taken out of the crystal growth apparatus, and periodically land / groove structure is parallel to the <11-20> direction or the <1-100> direction. Is formed, and the element structure including the active layer is regrown.

【0026】全ての場合に、ランド部の幅は2μm以上
10μm以下、グルーブ部の幅は2μm以上20μm以
下、グルーブ部の深さは0.5μm以上5μm以下であ
ることを特徴としている。
In all cases, the width of the land is 2 μm to 10 μm, the width of the groove is 2 μm to 20 μm, and the depth of the groove is 0.5 μm to 5 μm.

【0027】活性層を含む素子構造を再成長する際に、
まず、応力を吸収するために一般式InxGayAl
1-(x+y)N(0≦x≦1,0≦x+y≦1)で表される
低温バッファ層を形成することを特徴としている。
When the device structure including the active layer is regrown,
First, the general formula for absorbing stress In x Ga y Al
A low-temperature buffer layer represented by 1- (x + y) N (0 ≦ x ≦ 1, 0 ≦ x + y ≦ 1) is formed.

【0028】ここで、低温とは摂氏450度以上摂氏7
00度以下の温度を意味する。摂氏450度以上摂氏7
00度以下の温度範囲では窒化物半導体InxGayAl
1-(x +y)Nがアモルファスまたは多結晶状であるため、
応力吸収効果が高い。
Here, the low temperature is 450 degrees Celsius or more and 7 degrees Celsius.
Means temperatures below 00 degrees. Above 450 degrees Celsius 7
Nitride is 00 degrees or less temperature ranges semiconductor In x Ga y Al
Since 1- (x + y) N is amorphous or polycrystalline,
High stress absorption effect.

【0029】本発明の効果を示すために、例えばGaN
(0001)基板を用いて、基板面積の半分の領域にフ
ォトリソグラフィとエッチングを経てランド/グルーブ
それぞれの幅が5μm/10μmで、グルーブ部深さが
3μmのランド/グルーブ構造を形成し、その上に摂氏
1050度にてGaN膜を直接成長させた試料および、
ランド/グルーブ構造上に低温バッファ層を介して、摂
氏1050度にてGaN膜を成長させた試料の表面を光
学顕微鏡にて観察し、それを模式的に図3に示してい
る。低温バッファ層としてGaNを用い、その厚さは5
0nmである。図3(a)は低温バッファ層を介さずに
直接GaNを成長したもの、図3(b)は低温バッファ
層を介してGaNを成長したものである。また、図3
(a)および図3(b)において、各試料の左半分の面
積は基板加工を施さず平面のまま膜成長させており、右
半分の面積に前記ランド/グルーブ構造を形成してい
る。図3中、Cで示した細線は試料中に発生したクラッ
クを模写したものである。図3(a)の左側半分の領
域、即ち、低温バッファ層が無く、かつ、ランド/グル
ーブ構造も無い場合には試料全面に角度60度に交差す
るクラックが多数発生しているが、ランド/グルーブ構
造を導入した図3(a)の右側半分の領域では、クラッ
ク数が1/3程度に減少している。また、低温バッファ
層を介した場合でも、ランド/グルーブ構造がない図3
(b)の左側半分の領域でクラックが生じている。とこ
ろが、ランド/グルーブ構造を有し、さらに低温バッフ
ァ層を介して成長させた図3(b)の右側半分の領域
(本発明の請求項1に対応)ではクラックが全く発生し
ていない。クラックを防止するためには、成長層中の応
力を低下させる必要があり、応力を完全に無くすことが
理想である。
In order to show the effect of the present invention, for example, GaN
Using a (0001) substrate, a land / groove structure having a land / groove width of 5 μm / 10 μm and a groove depth of 3 μm is formed in a half area of the substrate area through photolithography and etching. A sample in which a GaN film was directly grown at 1050 degrees Celsius, and
The surface of a sample in which a GaN film was grown at 1050 degrees Celsius on the land / groove structure via a low-temperature buffer layer was observed with an optical microscope, and is schematically shown in FIG. GaN is used as the low-temperature buffer layer, and its thickness is 5
0 nm. FIG. 3A shows a case where GaN is directly grown without a low-temperature buffer layer, and FIG. 3B shows a case where GaN is grown via a low-temperature buffer layer. FIG.
In FIG. 3A and FIG. 3B, the left half area of each sample is grown on a flat surface without processing the substrate, and the land / groove structure is formed in the right half area. In FIG. 3, the thin line indicated by C is a copy of a crack generated in the sample. In the area on the left half of FIG. 3A, that is, when there is no low-temperature buffer layer and there is no land / groove structure, many cracks intersecting at an angle of 60 degrees occur on the entire surface of the sample. In the right half region of FIG. 3A where the groove structure is introduced, the number of cracks is reduced to about 1/3. Further, even when a low-temperature buffer layer is interposed, there is no land / groove structure in FIG.
Cracks occur in the left half area of (b). However, no crack is generated in the right half region of FIG. 3B (corresponding to claim 1 of the present invention) having a land / groove structure and further grown via a low-temperature buffer layer. In order to prevent cracks, it is necessary to reduce the stress in the growth layer, and it is ideal to completely eliminate the stress.

【0030】本発明者らの詳細な調査、検討によれば、
ランド/グルーブを形成することにより、二つの効果を
生じる。即ち、初期において、応力が開放されたランド
部側壁からの情報を受け継いで成長が開始することによ
り、応力が緩和した成長を実現する効果と、高速横方向
成長により、グルーブ部底面が応力が緩和された成長層
で被いつくされた後、厚さ方向に一様に平坦な膜が成長
する効果とである。
According to detailed investigations and studies by the present inventors,
The formation of the land / groove has two effects. That is, in the initial stage, the growth is started by inheriting the information from the land portion side wall where the stress is released, and the effect of realizing the growth in which the stress is relaxed, and the stress is reduced in the groove bottom surface by the high-speed lateral growth. The effect of this is that after being covered with the grown growth layer, a flat film grows uniformly in the thickness direction.

【0031】さらに、ランド/グルーブ構造上に低温バ
ッファ層を形成することにより二つの効果を生じる。即
ち、基板と成長層の間に低温バッファ層が存在すること
により、グルーブ部底面の応力が緩和されていない結晶
格子の情報が伝達されることを防止し、グルーブ側面の
情報のみ受け継いだ結晶成長を生じる効果と、横方向成
長によりグルーブ底面が被いつくされた後の厚さ方向へ
の成長過程において、アモルファスまたは多結晶である
低温バッファ層自体が単結晶に比べて自由に変形するこ
とによる更なる応力緩和効果である。
Further, by forming the low-temperature buffer layer on the land / groove structure, two effects are produced. That is, the presence of the low-temperature buffer layer between the substrate and the growth layer prevents the transmission of the information of the crystal lattice in which the stress at the bottom of the groove is not relaxed, and the crystal growth inherited only the information on the side of the groove. And the low-temperature buffer layer itself, which is amorphous or polycrystalline, deforms more freely than a single crystal in the growth process in the thickness direction after the bottom of the groove is covered by the lateral growth. This is a stress relaxation effect.

【0032】本発明においては、これら4種類の効果が
同時に発揮されることによってクラックの低減を実現し
ている。周期的に形成したランド/グルーブ構造上に低
温バッファ層を形成して活性層を含む素子構造を再成長
させる際に、ランド/グルーブ構造を完全に埋め込んで
平坦化してもよく、再成長層の少なくとも一部分に凹部
を残してもよい。
In the present invention, the reduction of cracks is realized by simultaneously exhibiting these four types of effects. When the low-temperature buffer layer is formed on the periodically formed land / groove structure and the element structure including the active layer is regrown, the land / groove structure may be completely buried and flattened. A recess may be left at least in part.

【0033】素子構造の成長方法としては、有機金属気
相成長法(MOCVD)、分子線エピタキシー法(MB
E)およびハイドライド気相成長法(HVPE)など、
一般的に窒化物半導体結晶成長に用いられる各種方法を
適宜用いることができるが、生産性を考慮すると、他の
方法に比べ低コストかつ大面積基板を使用可能な有機金
属気相成長法(MOCVD)が最も適している。
As a method of growing the device structure, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MB)
E) and hydride vapor phase epitaxy (HVPE)
In general, various methods used for nitride semiconductor crystal growth can be appropriately used. However, in consideration of productivity, metal organic chemical vapor deposition (MOCVD) can be used at a lower cost and a larger substrate can be used as compared with other methods. ) Is most suitable.

【0034】基板はGaN以外にサファイア、SiC、
GaAs、スピネル(MgA124)など、一般に窒化
物半導体結晶を成長可能な材料を用いることができる。
p型電極を設けるリッジ構造を電極ストライプ構造に置
き換えた場合でも本発明の効果はなんら問題なく発揮さ
れる。
The substrate is sapphire, SiC,
GaAs, spinel (MgA1 2 0 4), such as, in general it is possible to use viable materials nitride semiconductor crystal.
Even when the ridge structure provided with the p-type electrode is replaced with an electrode stripe structure, the effect of the present invention can be exhibited without any problem.

【0035】本発明によって、<11−20>方向また
は<1−100>方向に平行に周期的に形成されたラン
ド/グルーブ構造上に形成した低温バッファ層が、低温
バッファ層より下の層と再成長層の間で自由に変形する
ことによって再成長層の応力を緩和し、クラックの発生
を防止する。それによって105cm-2より低いクラッ
ク密度を実現し、生産における歩留まりを向上させるこ
とができるのである。
According to the present invention, the low-temperature buffer layer formed on the land / groove structure periodically formed in parallel with the <11-20> direction or the <1-100> direction can be combined with a layer below the low-temperature buffer layer. By freely deforming between the regrown layers, the stress of the regrown layer is relieved, and the occurrence of cracks is prevented. Thereby, a crack density lower than 10 5 cm -2 can be realized, and the yield in production can be improved.

【0036】[0036]

【発明の実施の形態】以下、本発明の窒化物半導体発光
素子の各実施形態1〜12を、図面を参照しながら説明
する。なお、一般的に、窒化物半導体の結晶成長では、
サファイア、SiC、GaN、GaAs、スピネルなど
が基板として用いられている。結晶成長は、MOCV
D、MBE、HVPEなどによって行われるが、窒化物
半導体の成長速度やコスト、生産性を考慮すると、基板
としては、サファイアまたはGaNを使用し、結晶品質
や薄膜の制御性から、素子構造の作製には、一般的に、
MOCVD法を用いるのが好ましい。以下、各実施形態
1〜12では、基板としてGaNまたはサファイアを用
い、素子構造の作製にはMOCVD法を用いたが、その
他、一般に窒化物半導体を成長可能である材料を基板と
して用いても何ら差し支えないことは言うまでもないこ
とである。以下、本発明を適用した際の、再成長の様子
を示し、その後、窒化物半導体多層膜からなるレーザ素
子の作製成長手順と効果を説明する。 (実施形態1)本実施形態1は、ランド/グルーブ構造
上に低温バッファ層を設けた本発明を適用してGaN基
板上にレーザ素子を作製した場合であって、リッジスト
ライプがグルーブ部直上に配置されるように素子化した
場合である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments 1 to 12 of the nitride semiconductor light emitting device of the present invention will be described with reference to the drawings. Generally, in crystal growth of a nitride semiconductor,
Sapphire, SiC, GaN, GaAs, spinel and the like are used as substrates. MOCV for crystal growth
D, MBE, HVPE, etc. In consideration of the growth rate, cost, and productivity of nitride semiconductors, sapphire or GaN is used as the substrate, and the fabrication of the device structure is performed based on the crystal quality and controllability of the thin film. In general,
It is preferable to use the MOCVD method. Hereinafter, in each of Embodiments 1 to 12, GaN or sapphire was used as the substrate, and the MOCVD method was used to fabricate the element structure. However, any other material that can grow a nitride semiconductor is generally used as the substrate. It goes without saying that there is no problem. Hereinafter, the state of regrowth when the present invention is applied will be described, and then, the manufacturing procedure and effects of a laser device including a nitride semiconductor multilayer film will be described. (Embodiment 1) Embodiment 1 is a case in which a laser element is manufactured on a GaN substrate by applying the present invention in which a low-temperature buffer layer is provided on a land / groove structure, and a ridge stripe is formed immediately above a groove portion. This is a case where the elements are arranged so as to be arranged.

【0037】図1は、本発明の窒化物半導体発光素子の
実施形態1としてGaN基板上に作製したレーザ素子の
一構成例を示す断面図である。図1において、窒化物半
導体発光素子1は、(0001)面GaN基板101上
に、5μmの厚さのn型GaN膜102が設けられ、n
型GaN膜102に周期的にランド部103aおよびグ
ルーブ部103bが形成されたランド/グルーブ構造上
に、低温バッファ層104と、5μmの再成長層のn型
Al0.1Ga0.9Nクラッド層105と、n型GaN光ガ
イド層106と、素子の活性層としてのInGaN多重
量子井戸活性層107と、AlGaNブロック層108
と、p型GaN光ガイド層109と、p型Al0.1Ga
0.9Nクラッド層110と、p型GaN層111と、p
型GaNコンタクト層112と、絶縁膜113と、p型
電極114とがこの順に設けられ、(0001)面Ga
N基板101の裏面側にn型電極115が設けられてレ
ーザ素子を構成している。このように、窒化物半導体発
光素子1は、InGaN多重量子井戸活性層107と
(0001)面GaN基板101との間に周期的なラン
ド/グルーブ構造が形成され、かつ、このランド/グル
ーブ構造上に低温バッファ層104を介して、n型Al
0.1Ga0.9Nクラッド層105から再成長させ、リッジ
ストライプがグルーブ部直上に配置されるようにInG
aN多重量子井戸活性層107などからなる素子構造が
形成されている。
FIG. 1 is a sectional view showing an example of the configuration of a laser device fabricated on a GaN substrate as a first embodiment of the nitride semiconductor light emitting device of the present invention. In FIG. 1, a nitride semiconductor light emitting device 1 has an n-type GaN film 102 having a thickness of 5 μm provided on a (0001) plane GaN substrate 101.
A low-temperature buffer layer 104 and a 5 μm regrown n-type Al 0.1 Ga 0.9 N cladding layer 105 on a land / groove structure in which a land portion 103 a and a groove portion 103 b are periodically formed on the type GaN film 102. n-type GaN optical guide layer 106, InGaN multiple quantum well active layer 107 as an active layer of the device, and AlGaN block layer 108
, P-type GaN optical guide layer 109, and p-type Al 0.1 Ga
0.9 N cladding layer 110, p-type GaN layer 111,
Type GaN contact layer 112, insulating film 113, and p-type electrode 114 are provided in this order, and the (0001) plane Ga
An n-type electrode 115 is provided on the back side of the N substrate 101 to constitute a laser device. As described above, in the nitride semiconductor light emitting device 1, a periodic land / groove structure is formed between the InGaN multiple quantum well active layer 107 and the (0001) plane GaN substrate 101, and the land / groove structure is N-type Al through the low-temperature buffer layer 104
Regrown from the 0.1 Ga 0.9 N cladding layer 105, and the InG is grown so that the ridge stripe is disposed immediately above the groove portion.
An element structure including the aN multiple quantum well active layer 107 and the like is formed.

【0038】この窒化物半導体発光素子1の製造方法に
ついて説明する。素子を構成する各層はMOCVD法に
より成長される。素子構造は、n型GaN基板101上
に、まず、n型GaN層102を5μm(図3では3μ
m)膜成長させ、その後、周期的にランド部103aと
グルーブ部103bよりなるランド/グルーブ構造をフ
ォトリソグラフィとエッチングにより形成する。このラ
ンド/グルーブ構造上には順に低温バッファ層104、
InGaN多重量子井戸活性層107からの光を閉じ込
めるためのn型Al0.1Ga0.9Nクラッド層105、活
性層近傍に光を分布させるためのn型GaN光ガイド層
106、InGaN多重量子井戸活性層107、素子構
造作製過程で活性層の昇華防止および、p型層からの不
純物拡散を防止するためのAlGaNブロック層10
8、p型GaN光ガイド層109、p型Al0.1Ga0.9
Nクラド層110、p型GaN層111、p型GaNコ
ンタクト層112の順で順次積層する。さらに、最表面
のp型GaNコンタクト層112は横方向への光閉じ込
めのためリッジ状に加工し、絶縁膜113を通常のフォ
トリソグラフィにより所定形状に形成し、その上にp型
電極114を付ける。また、n型電極115は基板10
1の裏面に形成する。
A method for manufacturing the nitride semiconductor light emitting device 1 will be described. Each layer constituting the element is grown by MOCVD. The element structure is such that an n-type GaN layer 102 is first formed on an n-type GaN substrate 101 by 5 μm (3 μm in FIG.
m) A film is grown, and then a land / groove structure composed of the land 103a and the groove 103b is periodically formed by photolithography and etching. On this land / groove structure, a low-temperature buffer layer 104
N-type Al 0.1 Ga 0.9 N cladding layer 105 for confining light from InGaN multiple quantum well active layer 107, n-type GaN light guide layer 106 for distributing light near the active layer, InGaN multiple quantum well active layer 107 An AlGaN block layer 10 for preventing sublimation of an active layer and preventing diffusion of impurities from a p-type layer in a device structure manufacturing process.
8, p-type GaN optical guide layer 109, p-type Al 0.1 Ga 0.9
An N clad layer 110, a p-type GaN layer 111, and a p-type GaN contact layer 112 are sequentially stacked. Further, the p-type GaN contact layer 112 on the outermost surface is processed into a ridge shape for confining light in the lateral direction, an insulating film 113 is formed in a predetermined shape by ordinary photolithography, and a p-type electrode 114 is attached thereon. . Further, the n-type electrode 115 is
1 is formed on the back surface.

【0039】ここで、n型Al0.1Ga0.9Nクラッド層
105の再成長の様子(図2)と、成長膜内部の残留応
力(図4,図5)とについて、図面を参照しつつ具体的
に説明する。なお、本発明の効果であるクラック低減原
理については、本発明の作用で前述した図3の説明の通
りである。
Here, the state of regrowth of the n-type Al 0.1 Ga 0.9 N cladding layer 105 (FIG. 2) and the residual stress inside the grown film (FIGS. 4 and 5) will be specifically described with reference to the drawings. Will be described. Note that the principle of crack reduction, which is an effect of the present invention, is as described in FIG.

【0040】まず、周期的なランド/グルーブ構造を形
成する具体的な工程例について説明する。
First, a specific example of a process for forming a periodic land / groove structure will be described.

【0041】図2(a)および図2(b)は周期的なラ
ンド/グルーブ構造を形成する手順を示す図、図2
(c)〜図2(e)は各種グルーブ断面形状を示す図、
図2(f)は再成長後の断面構造を示す図である。図2
(a)〜図2(f)では、(0001)面GaN基板1
01の具体例として(0001)面GaN基板201、
n型GaN膜102の具体例としてn型GaNクラッド
層202、低温バッファ層104の具体例として低温バ
ッファ層204、n型Al0.1Ga0.9Nクラッド層10
5の具体例としてn型Al0.1Ga0.9N層205を示し
ている。
FIGS. 2A and 2B show a procedure for forming a periodic land / groove structure.
(C) to FIG. 2 (e) show various groove cross-sectional shapes.
FIG. 2F is a diagram showing a cross-sectional structure after regrowth. FIG.
2A to 2F, the (0001) plane GaN substrate 1
01, a (0001) plane GaN substrate 201,
An n-type GaN cladding layer 202 as a specific example of the n-type GaN film 102, a low-temperature buffer layer 204 as a specific example of the low-temperature buffer layer 104, and the n-type Al 0.1 Ga 0.9 N cladding layer 10
As a specific example of No. 5, an n-type Al 0.1 Ga 0.9 N layer 205 is shown.

【0042】図2(a)に示すように、厚さ400μm
で2インチ径の(0001)面GaN基板201を通常
の方法で洗浄し、MOCVD装置にセットする。この基
板201をアンモニア雰囲気中で加熱し摂氏1050度
で安定化させる。その後、TMGを約50μmo1/m
inとSiH4ガスを約10nmol/minで供給し
てn型GaNクラッド層202を5μm成長させる。こ
こで、n型GaNクラッド層202が形成された基板2
01を一旦、MOCVD装置より取り出し、通常のフォ
トリソグラフィにてマスクパターン203を形成し、エ
ッチングによりランド/グルーブ構造を形成し、マスク
パターンを完全に剥離する。その際、エッチングの手法
として、RIE,RIBEなどのドライエッチングまた
は、溶融KOHまたはKOH水溶液などのウエットエッ
チングを用いることができる。その際、ランド/グルー
ブを形成する方向を<11−20>方向とすることによ
り、エッチングの際、グルーブ側壁にファセットが発生
せず、シャープなエッチングが可能になる。ランド/グ
ルーブを形成する方向は<1−100>方向に平行でも
良いが、再成長によりグルーブを完全に埋め込む場合に
は、横方向成長し易い<11−20>方向がより好まし
い。
As shown in FIG. 2A, the thickness is 400 μm.
Then, the (0001) plane GaN substrate 201 having a diameter of 2 inches is cleaned by an ordinary method and set in a MOCVD apparatus. The substrate 201 is heated in an ammonia atmosphere and stabilized at 1050 degrees Celsius. After that, TMG is reduced to about 50 μmo1 / m
In and SiH 4 gas are supplied at about 10 nmol / min to grow the n-type GaN cladding layer 202 to 5 μm. Here, the substrate 2 on which the n-type GaN clad layer 202 is formed
01 is once taken out of the MOCVD apparatus, a mask pattern 203 is formed by ordinary photolithography, a land / groove structure is formed by etching, and the mask pattern is completely removed. At this time, as an etching method, dry etching such as RIE or RIBE or wet etching such as molten KOH or an aqueous solution of KOH can be used. At this time, by setting the direction in which the land / groove is formed to be the <11-20> direction, a facet does not occur on the groove side wall at the time of etching, and sharp etching can be performed. The direction in which the land / groove is formed may be parallel to the <1-100> direction. However, when the groove is completely buried by regrowth, the <11-20> direction in which the lateral growth is easy is more preferable.

【0043】グルーブ部の断面形状は、エッチング条件
を調整することにより矩形(図2(b))、順メサ(図
2(c))、逆メサ(図2(d))、三角形(図2
(e))にそれぞれ制御することができる。ランド/グ
ルーブ構造は、例えば図2(b)では、ランド部の幅
L、グルーブ部の幅Gおよびグルーブ部の深さdとなっ
ている。
By adjusting the etching conditions, the cross-sectional shape of the groove portion is rectangular (FIG. 2B), forward mesa (FIG. 2C), reverse mesa (FIG. 2D), and triangular (FIG. 2D).
(E)). The land / groove structure has a land portion width L, a groove portion width G, and a groove portion depth d in FIG. 2B, for example.

【0044】このランド/グルーブ構造の形成後、再
度、MOCVD装置に基板をセットし、アンモニア雰囲
気中で摂氏500度まで昇温させ、TMGを約5μmo
1/min、アンモニアを0.1mol/min供給し
て、応力吸収効果を持つように、アモルファスまたは多
結晶である図2(f)に示す低温バッファ層204を5
0nm膜形成させる。
After the formation of the land / groove structure, the substrate was set again in the MOCVD apparatus, and the temperature was raised to 500 ° C. in an ammonia atmosphere to reduce TMG to about 5 μm.
1 / min, and 0.1 mol / min of ammonia to supply the low-temperature buffer layer 204 shown in FIG.
A 0 nm film is formed.

【0045】本実施形態1では、低温バッファ層204
としてGaNを選択したが、アモルファスまたは多結晶
状態となり得る一般式InxGayAl1-(x+y)N(0≦
x≦1,0≦x+y≦1)で表される窒化物半導体であ
れば、応力吸収のための低温バッファ層として差し支え
ない。
In the first embodiment, the low-temperature buffer layer 204
As was chosen GaN, formula can be a amorphous or polycrystalline state In x Ga y Al 1- (x + y) N (0 ≦
If it is a nitride semiconductor represented by x ≦ 1, 0 ≦ x + y ≦ 1), it may be used as a low-temperature buffer layer for absorbing stress.

【0046】低温バッファ層204の形成後、TMGを
停止して摂氏1050度まで昇温させ、再度TMGを約
50μmol/minとTMAを5.6μmo1および
SiH4ガスを約10nmo1/min供給して5μm
の厚さに、図2(f)に示すn型Al0.1Ga0.9N層2
05を再成長させる。
After the formation of the low-temperature buffer layer 204, the TMG was stopped and the temperature was raised to 1050 degrees Celsius, and again TMG was supplied at about 50 μmol / min, TMA was supplied at 5.6 μmol, and SiH 4 gas was supplied at about 10 nmol / min to 5 μm.
The n-type Al 0.1 Ga 0.9 N layer 2 shown in FIG.
Regrow 05.

【0047】次に、グルーブ内部のn型Al0.1Ga0.9
Nクラッド層105の横方向再成長の様子について具体
的に説明する。
Next, n-type Al 0.1 Ga 0.9 inside the groove
The state of the lateral regrowth of the N cladding layer 105 will be specifically described.

【0048】図4(a)〜図4(d)は低温バッファ層
を介した再成長におけるグルーブ内部の横方向成長を示
す図、図4(e)は成長時のグルーブ内部の原料濃度勾
配を表す図である。
FIGS. 4A to 4D show lateral growth inside the groove during regrowth via the low-temperature buffer layer, and FIG. 4E shows the material concentration gradient inside the groove during growth. FIG.

【0049】上記n型Al0.1Ga0.9N層205の再成
長の途中で何回か試料を取り出して成長の進行を確認し
たところ、図4(a)〜図4(d)に示すように、グル
ーブ底側面の角部分からn型Al0.1Ga0.9Nクラッド
層205となる再成長膜205aが成長を開始(図4
(a))し、その再成長膜205aが、グルーブ中心部
に向かってが会合するように横方向に膜成長が進行(図
4(b))し、グルーブ中央で再成長膜205aが会合
した後(図4(c))、縦方向に成長が進み、ランド/
グルーブ構造が完全に埋め込まれて平坦化(図4
(d))されてn型Al 0.1Ga0.9Nクラッド層205
となることが判った。
The above n-type Al0.1Ga0.9Reconstruction of N layer 205
Take the sample several times during the run to check the growth
Then, as shown in FIGS. 4 (a) to 4 (d),
N-type Al from corner of bottom side0.1Ga0.9N clad
The regrown film 205a to be the layer 205 starts growing (FIG. 4)
(A)) and the regrown film 205a is
Film growth progresses in the lateral direction so that
4 (b)), and the regrown film 205a associates at the center of the groove.
(FIG. 4C), the growth proceeds in the vertical direction, and the land /
The groove structure is completely buried and flattened (FIG. 4)
(D)) n-type Al 0.1Ga0.9N cladding layer 205
It turned out that.

【0050】図4(a)〜図4(d)に示すような再成
長膜205aの再成長の進行はグルーブ断面形状によら
ず同じであった。これは、成長時の原料供給が試料表面
の濃度勾配に支配されていることを示すものである。即
ち、図4(e)に模式的に示すように、III族原料の
等濃度線Xはグルーブ底側面の角部近傍で密集した状態
にあり、原料拡散の駆動力となる濃度勾配が大きいた
め、グルーブ中央部やランド部に比べて優先的にIII
族原料が拡散し、グルーブ角側面から中央部に向かって
膜成長が進行する。グルーブ断面形状により等濃度線X
の詳細な形状は変化するものの、どのような断面形状で
あってもグルーブ底面角部の濃度勾配が大きくなるた
め、膜成長の進行は変わらない。このように横方向に膜
成長が優勢である場合、成長層は、応力が緩和されたエ
ッチング側面の情報を引き継いで横に伸びるため、新た
に応力を生じない。本発明において、ランド/グルーブ
構造を周期的に形成する理由は、再成長層に横方向成長
を促し、成長中の新たな応力発生を押えるためである。
The progress of the regrowth of the regrown film 205a as shown in FIGS. 4A to 4D was the same irrespective of the groove sectional shape. This indicates that the supply of the raw material during growth is governed by the concentration gradient on the sample surface. That is, as schematically shown in FIG. 4E, the isoconcentration lines X of the group III raw material are close to each other near the corner of the bottom surface of the groove, and the concentration gradient serving as a driving force for the diffusion of the raw material is large. , Preferentially compared to groove center and land
The group material is diffused, and the film growth proceeds from the groove corner side to the center. Isoconcentration line X depending on groove cross-sectional shape
Although the detailed shape of the film changes, the progress of film growth does not change regardless of the cross-sectional shape, because the concentration gradient at the corner of the groove bottom surface becomes large. In the case where the film growth is dominant in the lateral direction as described above, the growth layer takes over the information on the etching side surface where the stress has been alleviated and extends laterally, so that no new stress is generated. In the present invention, the reason why the land / groove structure is periodically formed is to promote the lateral growth of the regrown layer and suppress the generation of new stress during the growth.

【0051】次に、光弾性測定装置により観察した各種
試料の応力分布について説明する。
Next, the stress distribution of various samples observed by the photoelasticity measuring device will be described.

【0052】図5は、各種試料の断面に対する応力分布
図であって、(a)はランド/グルーブ構造上に低温バ
ッファ層204を介してn型Al0.1Ga0.9N層205
を再成長させた本発明適用の試料、(b)は比較のため
にランド/グルーブ構造上に低温バッファ層204を介
さずにn型Al0.1Ga0.9N層505Aを再成長させた
試料、(c)はランド/グルーブ構造を形成せずに平面
状のn型GaN層502上に低温バッファ層504のみ
を介してn型Al0.1Ga0.9N層505Bを再成長させ
た試料、(d)は比較のためにランド/グルーブ構造お
よび低温バッファ層204を適用せずに通常の手法で作
成した試料を示す図である。
FIGS. 5A and 5B are stress distribution diagrams with respect to cross sections of various samples. FIG. 5A shows an n-type Al 0.1 Ga 0.9 N layer 205 on a land / groove structure via a low-temperature buffer layer 204.
(B) is a sample in which the n-type Al 0.1 Ga 0.9 N layer 505A is regrown on the land / groove structure without the low-temperature buffer layer 204 for comparison, c) is a sample in which an n-type Al 0.1 Ga 0.9 N layer 505B is regrown on a planar n-type GaN layer 502 via only a low-temperature buffer layer 504 without forming a land / groove structure, and (d) is a sample. FIG. 10 is a diagram showing a sample prepared by a normal method without applying the land / groove structure and the low-temperature buffer layer 204 for comparison.

【0053】図5(a)から、本発明を適用することに
より、Al0.1Ga0.9N層205の再成長層内部の等応
力線Yaにおける密度が減少しており、残留応力が緩和
された状態であることが判る。本発明を適用した場合に
は、n型GaN層202からの等応力線YaがGaN低
温バッファ層204中で吸収、遮断され、Al0.1Ga
0.9N層205の再成長層に伝搬していないことが特徴
的である。これは、低温でアモルファス状または多結晶
状に形成される低温バッファ層204が単結晶に比べて
自由に変形することで応力を吸収し、再成長層を緩和す
る作用を持っていることを示すものである。残留応力が
小さいため、再成長層のクラック密度は105cm-2
下まわる値を示した。
FIG. 5A shows that the density of the Al 0.1 Ga 0.9 N layer 205 at the isostress line Ya inside the regrown layer is reduced by applying the present invention, and the residual stress is relaxed. It turns out that it is. When the present invention is applied, the iso-stress line Ya from the n-type GaN layer 202 is absorbed and cut off in the GaN low-temperature buffer layer 204, and Al 0.1 Ga
It is characteristic that it does not propagate to the regrown layer of the 0.9 N layer 205. This indicates that the low-temperature buffer layer 204 formed in an amorphous state or a polycrystalline state at a low temperature has a function of absorbing a stress by freely deforming as compared with a single crystal and relaxing a regrown layer. Things. Since the residual stress was small, the crack density of the regrown layer was less than 10 5 cm −2 .

【0054】一方、図5(b)のようにランド/グルー
ブ構造上に低温バッファ層204を介さずにn型Al
0.1Ga0.9N層505Aを直接再成長させた場合、図5
(c)のようにランド/グルーブ構造を形成せず低温バ
ッファ層204のみ適用してn型Al0.1Ga0.9N層5
05Bを再成長させた場合、図5(d)のようにランド
/グルーブ構造および低温バッファ層204を適用せ
ず、平面上にn型Al0.1Ga0.9N層505Cを直接再
成長した場合の全てで、n型Al0.1Ga0.9N層505
A,504B,505Cの各再成長層中に上記等応力線
Yaに比べて密度の高い応力(等応力線Yb,Yc,Y
d)が発生している。特に図5(d)の等応力線Ydが
最も密度が高いことが判る。この結果は、再成長層中の
応力を緩和し、クラックの発生を効果的に防止する上
で、ランド/グルーブ構造の形成と、応力吸収のための
低温バッファ層204を同時に適用することが重要であ
ることを示すものである。即ち、主として再成長初期に
エッチングにより応力が緩和されたグルーブ側面の情報
を受け継いで高速に横方向成長を促進する効果を持つラ
ンド/グルーブ構造とグルーブ底面と再成長層との間で
自由に変形し応力を吸収する効果を持つ低温バッファ層
204を同時に適用して初めて大幅なクラック密度の低
減を実現することができる。
On the other hand, as shown in FIG. 5B, the n-type Al is formed on the land / groove structure without interposing the low-temperature buffer layer 204.
When the 0.1 Ga 0.9 N layer 505A is directly regrown, FIG.
The n-type Al 0.1 Ga 0.9 N layer 5 is formed by applying only the low-temperature buffer layer 204 without forming the land / groove structure as shown in FIG.
5B, the land / groove structure and the low-temperature buffer layer 204 are not applied as shown in FIG. 5D, and the n-type Al 0.1 Ga 0.9 N layer 505C is directly regrown on a plane. And an n-type Al 0.1 Ga 0.9 N layer 505
In each of the regrown layers A, 504B, and 505C, a stress having a higher density (isostress lines Yb, Yc, Y
d) has occurred. In particular, it can be seen that the isostress line Yd in FIG. 5D has the highest density. This result indicates that it is important to simultaneously form the land / groove structure and apply the low-temperature buffer layer 204 for stress absorption to alleviate the stress in the regrown layer and effectively prevent the occurrence of cracks. It is shown that it is. That is, a land / groove structure having an effect of promoting lateral growth at a high speed by inheriting information on a groove side whose stress has been alleviated by etching in an early stage of regrowth, and freely deforming between the groove bottom and the regrown layer. Only when the low-temperature buffer layer 204 having the effect of absorbing stress is applied at the same time, a significant reduction in crack density can be realized.

【0055】低温バッファ層204によって応力を吸収
させるために、当該バッファ層204はアモルファス状
態または多結晶状態で形成する必要があり、その形成温
度は摂氏450度以上摂氏700度以下でなければなら
ない。摂氏450度より低温では、III族原料が分解
されないため、低温バッファ層204が成長しない。逆
に、摂氏700度より高温では、単結晶となるため、応
力を吸収させることが不可能となる。また、低温バッフ
ァ層204の厚さが30nmより薄い場合には、十分に
応力を吸収することが不可能となる。このため、n型A
0.1Ga0.9N層205の再成長層にクラックを生じ、
1μmより厚くなると、エピタキシャル成長に不可欠な
基板の格子情報が遮断されるため、再成長層の結晶品質
が悪化する。したがって、低温バッファ層204の厚さ
は30nm以上1μm以下でなければならない。成長温
度および層厚の条件を満たせば、低温バッファ層204
の組成は任意に選択することができる。
In order to absorb the stress by the low-temperature buffer layer 204, the buffer layer 204 needs to be formed in an amorphous state or a polycrystalline state, and its forming temperature must be 450 ° C. or more and 700 ° C. or less. At a temperature lower than 450 degrees Celsius, the low-temperature buffer layer 204 does not grow because the group III raw material is not decomposed. Conversely, if the temperature is higher than 700 degrees Celsius, it becomes a single crystal, so that it becomes impossible to absorb stress. When the thickness of the low-temperature buffer layer 204 is smaller than 30 nm, it is impossible to sufficiently absorb the stress. Therefore, n-type A
cracks occur in the regrown layer of the l 0.1 Ga 0.9 N layer 205,
If the thickness is more than 1 μm, lattice information of the substrate, which is indispensable for epitaxial growth, is cut off, so that the crystal quality of the regrown layer deteriorates. Therefore, the thickness of the low-temperature buffer layer 204 must be 30 nm or more and 1 μm or less. If the conditions of the growth temperature and the layer thickness are satisfied, the low-temperature buffer layer 204
Can be arbitrarily selected.

【0056】本発明を適用し、ランド幅L、グルーブ幅
Gおよび深さdを様々に変えて再成長後のAl0.1Ga
0.9N層205の表面のクラック密度を評価したとこ
ろ、ランド幅Lが2μm以上10μm以下、グルーブ幅
Gが2μm以上10μm以下、グルーブ深さdが0.5
μm〜5μm以下の場合に顕著にクラック密度が減少し
た。ランド/グルーブ構造のサイズが前記範囲にあると
き、クラック密度は105cm-2より低い値であった。
一方、比較のために、ランド/グルーブ構造を省略して
再成長させた場合のクラック密度は5×106cm-2
10倍以上高く、本発明の手法がクラック密度減少に対
して顕著な効果を示すことが判る。
By applying the present invention, the land width L, the groove width G and the depth d are variously changed, and the Al 0.1 Ga after regrowth is formed.
When the crack density on the surface of the 0.9 N layer 205 was evaluated, the land width L was 2 μm or more and 10 μm or less, the groove width G was 2 μm or more and 10 μm or less, and the groove depth d was 0.5 μm or less.
The crack density was remarkably reduced when the thickness was from 5 μm to 5 μm. When the size of the land / groove structure was in the above range, the crack density was a value lower than 10 5 cm −2 .
On the other hand, for comparison, the crack density in the case of regrowth without the land / groove structure was 5 × 10 6 cm −2, which is 10 times or more, and the method of the present invention is remarkable against the decrease in crack density. It turns out that it shows an effect.

【0057】ランド幅Lおよびグルーブ幅Gが2μmよ
り狭い領域では、ランド部103a中央およびグルーブ
部103b中央で、再成長初期に原料が到達し難いた
め、ボイドが発生する傾向が顕著となり、ボイド直上に
貫通転位が密集した領域が生じるため、発光素子を作成
する上で不適当である。逆に、ランド幅Lおよびグルー
ブ幅Gが10μmを超えて広くなると、上記再成長層2
05aの横方向成長による会合が起こる前に縦方向の成
長厚さがグルーブ深さdを超えるため、やはりグルーブ
部103b、ランド部103aの中央部でボイドが発生
し易くなり好ましくない。また、グルーブ深さdが0.
5μmより浅い場合には、グルーブ部103bの底面角
部の原料濃度勾配Xが下がり、グルーブ内部での横方向
成長が不足するため、グルーブ部103b中央で微少な
ボイドを生じやすい。5μmより深いグルーブ部103
bでは、グルーブ部103bを埋め込むために必要な再
成長層の厚さが5μmを超え、再成長層中に新たな応力
を生じるため、クラックが発生し易くなる。したがっ
て、グルーブ部103bの深さdは0.5μm以上5μ
m以下とすることが好ましい。 (実施形態2)本実施形態2では、ランド/グルーブ構
造上に低温バッファ層を設けた本発明を適用してGaN
基板上にレーザ素子を作製した場合であって、リッジス
トライプがランド部直上に配置されるように素子化した
場合である。
In a region where the land width L and the groove width G are smaller than 2 μm, the raw material does not easily reach the center of the land portion 103a and the center of the groove portion 103b in the early stage of regrowth, so that the tendency to generate voids becomes remarkable. Therefore, a region where threading dislocations are densely formed occurs, which is not suitable for manufacturing a light emitting element. Conversely, when the land width L and the groove width G are increased beyond 10 μm, the regrown layer 2
Since the vertical growth thickness exceeds the groove depth d before the association by the lateral growth of 05a occurs, voids are likely to occur at the center of the groove portion 103b and the land portion 103a, which is not preferable. When the groove depth d is 0.
If the depth is smaller than 5 μm, the raw material concentration gradient X at the corner of the bottom surface of the groove portion 103b decreases, and the lateral growth inside the groove becomes insufficient, so that a minute void is easily generated at the center of the groove portion 103b. Groove portion 103 deeper than 5 μm
In the case of b, the thickness of the regrown layer necessary for embedding the groove portion 103b exceeds 5 μm, and a new stress is generated in the regrown layer, so that cracks are easily generated. Therefore, the depth d of the groove portion 103b is 0.5 μm or more and 5 μm or more.
m or less. (Embodiment 2) In Embodiment 2, GaN is applied by applying the present invention in which a low-temperature buffer layer is provided on a land / groove structure.
This is a case where a laser device is manufactured on a substrate, and is a case where the device is formed such that a ridge stripe is arranged immediately above a land portion.

【0058】図6は本発明の窒化物半導体発光素子の実
施形態2としてGaN基板上に作製したレーザ素子の一
構成例を示す断面図である。図6において、窒化物半導
体発光素子2は、(0001)面n型GaN基板601
上にn型GaN層602が設けられ、n型GaN層60
2上に周期的にランド部603aおよびグルーブ部60
3bが形成されたランド/グルーブ構造上に、低温バッ
ファ層604と、n型Al0.1Ga0.9Nクラッド層60
5と、n型GaN光ガイド層606と、素子の活性層と
しのInGaN多重量子井戸活性層607と、AlGa
Nブロック層608と、p型GaN光ガイド層609
と、p型Al0.1Ga0.9Nクラッド層610と、p型G
aN層611と、p型GaNコンタクト層612と、絶
縁膜613と、p型電極614とがこの順に設けられ、
(0001)面n型GaN基板601の裏面側にn型電
極615が設けられてレーザ素子を構成している。この
ように、窒化物半導体発光素子2は、InGaN多重量
子井戸活性層607と(0001)面GaN基板601
との間に周期的なランド/グルーブ構造が形成され、か
つ、このランド/グルーブ構造上に低温バッファ層60
4を介して、n型AlGaNクラッド層605から再成
長させ、リッジストライプがランド部直上に配置される
ようにInGaN多重量子井戸活性層607などからな
る素子構造が形成されている。なお、素子を構成する各
層はMOCVD法により成長されたものである。
FIG. 6 is a sectional view showing an example of the configuration of a laser device fabricated on a GaN substrate as a second embodiment of the nitride semiconductor light emitting device of the present invention. In FIG. 6, a nitride semiconductor light emitting element 2 has a (0001) plane n-type GaN substrate 601.
An n-type GaN layer 602 is provided on the
2 and the land portion 603a and the groove portion 60
A low-temperature buffer layer 604 and an n-type Al 0.1 Ga 0.9 N cladding layer 60 are formed on the land / groove structure on which the 3b is formed.
5, an n-type GaN light guide layer 606, an InGaN multiple quantum well active layer 607 as an active layer of the device,
N block layer 608 and p-type GaN light guide layer 609
A p-type Al 0.1 Ga 0.9 N cladding layer 610;
an aN layer 611, a p-type GaN contact layer 612, an insulating film 613, and a p-type electrode 614 are provided in this order;
An n-type electrode 615 is provided on the back side of the (0001) plane n-type GaN substrate 601 to constitute a laser device. As described above, the nitride semiconductor light emitting device 2 includes the InGaN multiple quantum well active layer 607 and the (0001) plane GaN substrate 601.
And a periodic land / groove structure is formed, and the low-temperature buffer layer 60 is formed on the land / groove structure.
4, an n-type AlGaN cladding layer 605 is regrown, and an element structure including an InGaN multiple quantum well active layer 607 and the like is formed such that the ridge stripe is disposed immediately above the land. Note that each layer constituting the element is grown by MOCVD.

【0059】ここで、以下、リッジストライプがグルー
ブ部直上に配置された実施形態1と、リッジストライプ
がランド部直上に配置された実施形態2とを比較して説
明するために、上記実施形態1の製造方法から再度説明
する。
The first embodiment in which the ridge stripe is disposed immediately above the groove portion and the second embodiment in which the ridge stripe is disposed immediately above the land portion will be described below in comparison with the first embodiment. The manufacturing method will be described again.

【0060】上記実施形態1の窒化物半導体発光素子1
の素子構造を製造する際に、n型GaN基板101上
に、n型GaN層(102)を5μm(または3μm)
膜成長させ、その後に周期的にランド部103aとグル
ーブ部103bからなるランド/グルーブ構造を<11
−20>方向に平行になるようにフォトリソグラフィと
エッチングにより形成している。具体的にランド幅Lは
5μm、グルーブ幅Gは15μm、グルーブ深さdは3
μmである。ランド/グルーブを形成する方向を<11
−20>方向とすることにより、エッチングの際、グル
ーブ側壁にファセットが発生せず、シャープなエッチン
グが可能になる。ランド/グルーブを形成する方向は<
1−100>に平行でも良いが、再成長によりグルーブ
を完全に埋め込む場合には、横方向成長し易い<11−
20>方向がより好ましい。
The nitride semiconductor light emitting device 1 of the first embodiment
When manufacturing the element structure described above, the n-type GaN layer (102) is formed on the n-type GaN substrate 101 by 5 μm (or 3 μm).
After the film is grown, a land / groove structure including the land portion 103a and the groove portion 103b is periodically changed to <11.
It is formed by photolithography and etching so as to be parallel to the -20> direction. Specifically, the land width L is 5 μm, the groove width G is 15 μm, and the groove depth d is 3
μm. Land / groove formation direction is <11
By setting the -20> direction, a facet does not occur on the groove side wall at the time of etching, and sharp etching can be performed. The direction for forming the land / groove is <
Although it may be parallel to <1-100>, when the groove is completely buried by regrowth, it is easy to grow laterally.
20> direction is more preferable.

【0061】ランド/グルーブ構造上には順に、応力を
吸収させるために、アモルファスまたは多結晶状GaN
からなる低温バッファ層104、InGaN多重量子井
戸活性層107からの光を閉じ込めるためのn型AlG
aNクラッド層105、活性層近傍に光を分布させるた
めのn型GaN光ガイド層106、InGaN多重量子
井戸活性層107、素子構造作製過程で活性層の昇華防
止および、p型層からの不純物拡散を防止するためのA
lGaNブロック層108、p型GaN光ガイド層10
9、p型AlGaNクラッド層110、P型GaN層1
11、P型GaNコンタクト層112の順で積層する。
An amorphous or polycrystalline GaN is sequentially formed on the land / groove structure to absorb stress.
-Type AlG for confining light from the low-temperature buffer layer 104 made of InGaN and the InGaN multiple quantum well active layer 107
aN cladding layer 105, n-type GaN light guiding layer 106 for distributing light near the active layer, InGaN multiple quantum well active layer 107, sublimation prevention of the active layer during the device structure manufacturing process, and impurity diffusion from the p-type layer A to prevent
lGaN block layer 108, p-type GaN light guide layer 10
9, p-type AlGaN cladding layer 110, P-type GaN layer 1
11. P-type GaN contact layer 112 is laminated in this order.

【0062】低温バッファ層104は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならないため、摂氏450度以上摂氏700度以下の温
度で30nm以上1μmに膜厚を成長させる必要があ
る。上記実施形態1では摂氏500度にて50nmに膜
厚を成長させた。最表面のp型GaN層112は横方向
への光閉じ込めのためにリッジ状に加工し、絶縁膜11
3を通常のフォトリソグラフィにより形成し、p型電極
114を付ける。リッジ部およびP型電極114はグル
ーブ部103bの直上に位置している。n型電極115
は基板101の裏面に形成されている。素子構造を成長
させた直後に最表面を観察したところクラック密度は1
5cm-2を下まわっており、応力の緩和が顕著である
ことが判る。素子化工程を経て、分割した素子をステム
にマウントし、レーザ発振させたところ、電圧4V,発
振閾値電流密度500A/cm2で動作した。
The low-temperature buffer layer 104 must be amorphous or polycrystalline to absorb stress, and must be thick enough to transmit lattice information of the lower layer and sufficiently absorb stress. It is necessary to grow the film thickness to 30 nm or more and 1 μm at a temperature of not more than 30 degrees. In the first embodiment, the film thickness is grown to 50 nm at 500 degrees Celsius. The outermost p-type GaN layer 112 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 11 is formed.
3 is formed by ordinary photolithography, and a p-type electrode 114 is attached. The ridge and the P-type electrode 114 are located immediately above the groove 103b. n-type electrode 115
Is formed on the back surface of the substrate 101. Observation of the outermost surface immediately after growing the element structure revealed that the crack density was 1
0 5 cm -2 and drops below, it is understood that relaxation of the stress is remarkable. After the device forming process, the divided devices were mounted on a stem and laser-oscillated. The device was operated at a voltage of 4 V and an oscillation threshold current density of 500 A / cm 2 .

【0063】これと比較するために、本実施形態2とし
て、図6に示す層構造でリッジの位置をランド部603
aの直上に配置したレーザ素子を作成した。本実施形態
2の窒化物半導体発光素子2の素子構造を製造する際
に、n型GaN基板601上に、まず、n型GaN層6
02を3μm成長させ、その後に周期的にランド部60
3aとグルーブ部603bからなるランド/グルーブ構
造をフォトリソグラフィとエッチングにより形成してい
る。ランド/グルーブ構造上には順に低温バッファ層6
04、InGaN多重量子井戸活性層607からの光を
閉じ込めるためのn型AlGaNクラッド層605、活
性層近傍に光を分布させるためのn型GaN光ガイド層
606、InGaN多重量子井戸活性層607、素子構
造作製過程で活性層の昇華防止および、p型層からの不
純物拡散を防止するためのAlGaNブロック層60
8、p型GaN光ガイド層609、p型AlGaNクラ
ッド層610、p型GaN層611、p型GaNコンタ
クト層612の順で積層する。最表面のp型GaN層6
12は横方向への光閉込めのためリッジ状に加工し、絶
縁膜613を通常のフォトリソグラフィにより形成し、
その上にp型電極614を付ける。リッジ部およびp型
電極614はランド部603aの直上に位置する。n型
電極615は基板601の裏面に形成する。
For comparison with this, in the second embodiment, the position of the ridge in the layer structure shown in FIG.
A laser element arranged immediately above a was prepared. When manufacturing the element structure of the nitride semiconductor light emitting element 2 of Embodiment 2, first, the n-type GaN layer 6 is formed on the n-type GaN substrate 601.
02 is grown to 3 μm, and then the land portions 60 are periodically formed.
A land / groove structure composed of 3a and a groove portion 603b is formed by photolithography and etching. On the land / groove structure, a low-temperature buffer layer 6
04, an n-type AlGaN cladding layer 605 for confining light from the InGaN multiple quantum well active layer 607, an n-type GaN light guide layer 606 for distributing light near the active layer, an InGaN multiple quantum well active layer 607, element AlGaN block layer 60 for preventing sublimation of the active layer and preventing diffusion of impurities from the p-type layer in the structure manufacturing process
8, a p-type GaN optical guide layer 609, a p-type AlGaN cladding layer 610, a p-type GaN layer 611, and a p-type GaN contact layer 612 are stacked in this order. Outermost p-type GaN layer 6
12 is processed into a ridge for light confinement in the lateral direction, and an insulating film 613 is formed by ordinary photolithography.
A p-type electrode 614 is attached thereon. The ridge and the p-type electrode 614 are located immediately above the land 603a. The n-type electrode 615 is formed on the back surface of the substrate 601.

【0064】この場合、素子表面のクラック密度は10
5cm-2を下まわり、十分に応力緩和されていることが
確認できた。素子化工程を経て、分割した素子をステム
にマウントし、レーザ発振させたところ、電圧4V、発
振閾値電流密度1.8kA/cm2で動作した。
In this case, the crack density on the element surface is 10
Below 5 cm -2 , it was confirmed that the stress was sufficiently relaxed. After the device forming step, the divided devices were mounted on a stem and laser-oscillated. The device was operated at a voltage of 4 V and an oscillation threshold current density of 1.8 kA / cm 2 .

【0065】リッジがグルーブ部の直上に位置する実施
形態1の場合に比べて、閾値電流密度が高くなったた
め、素子の断面を透過電子顕微鏡により観察したとこ
ろ、図1のレーザ素子(実施形態1)では、リッジ下の
電流注入領域に存在する転位の密度が104cm-2であ
るのに対して、図6のレーザ素子(実施形態2)では、
電流注入領域の転位密度が105cm-2と10倍高くな
っていた。これは、グルーブ部の再成長層で応力緩和効
果が高いのに対して、ランド部では残留応力が大きく、
クラック密度が105cm-2を超えるまでには至ってい
ないが、転位密度が増加しているためである。さらに、
溶融KOHにより素子表面のエッチピットを観察したと
ころ、転位密度を反映して、グルーブ部603bで10
4cm-2、ランド部603aで9.5×104cm-2と明
瞭な差が確認できた。
Since the threshold current density was higher than that of the first embodiment where the ridge was located immediately above the groove portion, the cross section of the device was observed with a transmission electron microscope. 6), the density of dislocations existing in the current injection region under the ridge is 10 4 cm −2 , whereas in the laser device of FIG.
The dislocation density in the current injection region was 10 5 cm -2, which was ten times higher. This is because while the regrown layer in the groove part has a high stress relaxation effect, the land part has a large residual stress,
This is because the dislocation density has increased although the crack density has not yet reached 10 5 cm −2 . further,
Observation of the etch pits on the element surface with the molten KOH revealed that the dislocation density was reflected in the groove 603b.
4 cm -2, clear difference between 9.5 × 10 4 cm -2 in the land portion 603a was confirmed.

【0066】また、グルーブ断面の形状を順メサ、逆メ
サまたは三角形に変えた場合でも、再成長層の応力緩和
効果が顕著であり、素子表面のクラック密度は105
-2を下まわる値であった。さらに、p型電極を設ける
リッジ構造を電極ストライプ構造に置き換えた場合でも
本発明のクラック低減効果は何ら問題なく発揮される。 (実施形態3)本実施形態3では、ランド/グルーブ構
造上に低温バッファ層を設けた本発明を適用してサファ
イア基板上にレーザ素子を作製した場合である。
Further, even when the shape of the groove cross section is changed to a forward mesa, an inverted mesa or a triangle, the effect of relieving the stress of the regrown layer is remarkable, and the crack density on the element surface is 10 5 c.
The value was below m -2 . Furthermore, even when the ridge structure provided with the p-type electrode is replaced with an electrode stripe structure, the effect of reducing cracks of the present invention is exhibited without any problem. (Embodiment 3) In Embodiment 3, a laser device is fabricated on a sapphire substrate by applying the present invention in which a low-temperature buffer layer is provided on a land / groove structure.

【0067】図7は本発明の窒化物半導体発光素子の実
施形態3としてサファイア基板上に作製したレーザ素子
の構成を示す断面図である。図7において、窒化物半導
体発光素子3は、(0001)面サファイア基板701
上に、GaNバッファ層702さらにn型GaN層70
3が設けられ、このn型GaN層703の一部上に周期
的にランド部704aおよびグルーブ部704bからな
るランド/グルーブ構造が形成されており、その上に、
低温バッファ層705と、n型Al0.1Ga0.9Nクラッ
ド層706と、n型GaN光ガイド層707と、素子の
活性層としてのInGaN多重量子井戸活性層708
と、AlGaNブロック層709と、p型GaN光ガイ
ド層710と、p型Al0.1Ga0.9Nクラッド層711
と、p型GaN層712と、p型GaNコンタクト層7
13と、絶縁膜714と、p型電極715とがこの順に
設けられ、n型GaN層703の残部上にはn型電極7
16が設けられてレーザ素子を構成している。このよう
に、窒化物半導体発光素子3は、InGaN多重量子井
戸活性層708と(0001)面サファイア基板701
との間に周期的なランド/グルーブ構造が形成され、か
つ、このランド/グルーブ構造上に低温バッファ層70
5を介して、n型Al0.1Ga0.9Nクラッド層706か
ら再成長させ、リッジストライプがグルーブ部704b
の直上に配置されるようにInGaN多重量子井戸活性
層708などからなる素子構造が形成されている。な
お、図7の本実施形態3では、リッジストライプがグル
ーブ部704bの直上に配置されるように素子化した例
であるが、これに限らず、図8のようにリッジストライ
プがランド部704aの直上に配置されるように素子化
してもよい。
FIG. 7 is a sectional view showing the structure of a laser device fabricated on a sapphire substrate as a third embodiment of the nitride semiconductor light emitting device of the present invention. In FIG. 7, a nitride semiconductor light emitting device 3 has a (0001) plane sapphire substrate 701.
A GaN buffer layer 702 and an n-type GaN layer 70
3 is provided, and a land / groove structure composed of a land portion 704a and a groove portion 704b is periodically formed on a part of the n-type GaN layer 703.
A low-temperature buffer layer 705, an n-type Al 0.1 Ga 0.9 N cladding layer 706, an n-type GaN light guide layer 707, and an InGaN multiple quantum well active layer 708 as an active layer of the device
, An AlGaN block layer 709, a p-type GaN light guide layer 710, and a p-type Al 0.1 Ga 0.9 N cladding layer 711
, P-type GaN layer 712 and p-type GaN contact layer 7
13, an insulating film 714, and a p-type electrode 715 are provided in this order, and the n-type electrode 7 is formed on the remaining portion of the n-type GaN layer 703.
A laser element 16 is provided. As described above, the nitride semiconductor light emitting device 3 includes the InGaN multiple quantum well active layer 708 and the (0001) plane sapphire substrate 701.
And a periodic land / groove structure is formed between the low-temperature buffer layer 70 and the land / groove structure.
5, the ridge stripe is regrown from the n-type Al 0.1 Ga 0.9 N cladding layer 706, and the ridge stripe is formed in the groove portion 704b.
An element structure including an InGaN multiple quantum well active layer 708 and the like is formed just above the active layer. In the third embodiment shown in FIG. 7, an example is shown in which the ridge stripe is disposed immediately above the groove portion 704b. However, the present invention is not limited to this, and the ridge stripe is formed in the land portion 704a as shown in FIG. The element may be formed so as to be disposed directly above.

【0068】上記構成の窒化物半導体発光素子3を製造
する際に、一般的な成長手法(MOCVD法)によっ
て、サファイアC面基板701上に、まず、GaN低温
バッファ層702を形成し、続いてn型GaN層703
を3μm膜成長させる。
When manufacturing the nitride semiconductor light emitting device 3 having the above configuration, first, a GaN low-temperature buffer layer 702 is formed on a sapphire C-plane substrate 701 by a general growth technique (MOCVD method). n-type GaN layer 703
Is grown to a thickness of 3 μm.

【0069】その後、周期的にランド部704aとグル
ーブ部704bよりなるランド/グルーブ構造をフォト
リソグラフィとエッチングによりn型GaN層703に
形成する。ランド幅は5μm、グルーブ幅は15μm、
グルーブ深さは3μmである。ランド/グルーブ構造の
方向を<11−20>方向とすることにより、エッチン
グの際に、グルーブ側壁にファセットが発生せず、シャ
ープなエッチングが可能になる。ランド/グルーブ構造
を形成する方向は<1−100>方向に平行な方向でも
良いが、n型Al0.1Ga0.9Nクラッド層706の再成
長によりグルーブ部704bを完全に埋め込む場合に
は、n型Al0.1Ga0.9Nクラッド層706が横方向に
成長し易い<11−20>方向がより好ましい。
Thereafter, a land / groove structure composed of a land portion 704a and a groove portion 704b is periodically formed on the n-type GaN layer 703 by photolithography and etching. The land width is 5 μm, the groove width is 15 μm,
The groove depth is 3 μm. By setting the direction of the land / groove structure to be the <11-20> direction, a facet does not occur on the groove side wall at the time of etching, and sharp etching can be performed. The direction in which the land / groove structure is formed may be parallel to the <1-100> direction. However, when the groove portion 704b is completely buried by the regrowth of the n-type Al 0.1 Ga 0.9 N cladding layer 706, the n-type The <11-20> direction in which the Al 0.1 Ga 0.9 N clad layer 706 is easy to grow in the lateral direction is more preferable.

【0070】さらに、MOCVD法によって、ランド/
グルーブ構造上には、応力を吸収させるためにアモルフ
ァスまたは多結晶状GaNからなる低温バッファ層70
5を形成し、その上に、InGaN多重量子井戸活性層
708からの光を閉じ込めるためのn型AlGaNクラ
ッド層706、活性層近傍に光を分布させるためのn型
GaN光ガイド層707、InGaN多重量子井戸活性
層708、素子構造作製過程で活性層の昇華防止およ
び、p型層からの不純物拡散を防止するためのAlGa
Nブロック層709、p型GaN光ガイド層710、p
型AlGaNクラッド層711、p型GaN層712お
よびp型GaNコンタクト層713をこの順で積層す
る。
Further, the land /
On the groove structure, a low-temperature buffer layer 70 made of amorphous or polycrystalline GaN for absorbing stress is formed.
5, an n-type AlGaN cladding layer 706 for confining light from the InGaN multiple quantum well active layer 708, an n-type GaN light guide layer 707 for distributing light near the active layer, and an InGaN multiplex Quantum well active layer 708, AlGa for preventing sublimation of the active layer during the device structure manufacturing process and for preventing impurity diffusion from the p-type layer
N block layer 709, p-type GaN optical guide layer 710, p
An AlGaN cladding layer 711, a p-type GaN layer 712, and a p-type GaN contact layer 713 are stacked in this order.

【0071】低温バッファ層705は、応力を吸収させ
るために、アモルファスまたは多結晶であって、下層の
格子情報を伝え十分に応力吸収する範囲の厚さでなけれ
ばならない。このため、摂氏450度以上摂氏700度
以下の温度で30nm以上1μmに膜成長させる必要が
ある。
The low-temperature buffer layer 705 must be amorphous or polycrystalline in order to absorb stress, and must have a thickness in a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0072】本実施形態3では、摂氏500度にて50
nm膜成長させた。最表面のp型GaN層713は横方
向への光閉じ込めのためリッジ状に加工し、その上に絶
縁膜714を図7に示すように通常のフォトリソグラフ
ィにより所定形状に形成し、その上にp型電極715を
付ける。リッジ部およびP型電極715はグルーブ部7
04bの直上に位置する。
In the third embodiment, 50 degrees Celsius
A nm film was grown. The outermost p-type GaN layer 713 is processed into a ridge shape to confine light in the lateral direction, and an insulating film 714 is formed thereon in a predetermined shape by ordinary photolithography as shown in FIG. A p-type electrode 715 is attached. The ridge and the P-type electrode 715 are
04b.

【0073】一方、n型電極716は、リッジ部を避け
て、n型GaN層703が露出するまでエッチングを施
した後に、n型GaN層703の表面上に形成してい
る。
On the other hand, the n-type electrode 716 is formed on the surface of the n-type GaN layer 703 after etching until the n-type GaN layer 703 is exposed, avoiding the ridge.

【0074】素子構造を成長させた直後に最表面を観察
したところ、GaN基板601を用いた実施形態2と同
様に、クラック密度は105cm-2を下まわる値であ
り、格子不整合が大きいヘテロエピタキシャル成長であ
っても、本発明による応力の緩和が顕著であることが解
る。
When the outermost surface was observed immediately after the device structure was grown, the crack density was less than 10 5 cm -2 , as in Embodiment 2 using the GaN substrate 601, and lattice mismatch was observed. It can be seen that even in the case of large heteroepitaxial growth, the stress relaxation according to the present invention is remarkable.

【0075】素子化工程を経て、分割した素子をステム
にマウントし、レーザ発振させたところ、電圧4V、発
振閾値電流密度2.0kA/cm2で動作した。
After the device-forming step, the divided devices were mounted on a stem and laser-oscillated. The device was operated at a voltage of 4 V and an oscillation threshold current density of 2.0 kA / cm 2 .

【0076】比較のために、前記層構造でリッジの位置
をランド部804aの直上に配置した図8に示すような
レーザ素子を作成した。
For comparison, a laser device as shown in FIG. 8 was prepared in which the ridge position was arranged immediately above the land portion 804a in the layer structure.

【0077】この素子構造は、サファイアC面基板80
1上に、一般的な成長手法(MOCVD法)によって、
まず、GaN低温バッファ層802を形成し、続いてn
型GaN層803を3μm膜成長させる。
This element structure is a sapphire C-plane substrate 80
1 on a general growth method (MOCVD method)
First, a GaN low temperature buffer layer 802 is formed, followed by n
The type GaN layer 803 is grown to a thickness of 3 μm.

【0078】その後、周期的にランド部804aとグル
ーブ部804bからなるランド/グルーブ構造をフォト
リソグラフィとエッチングによりn型AlGaNクラッ
ド層806に形成する。ランド幅は5μm、グルーブ幅
は15μm、グルーブ深さは3μmである。
Thereafter, a land / groove structure including a land portion 804a and a groove portion 804b is periodically formed on the n-type AlGaN cladding layer 806 by photolithography and etching. The land width is 5 μm, the groove width is 15 μm, and the groove depth is 3 μm.

【0079】このランド/グルーブ構造上には、MOC
VD法によって、低温バッファ層805、InGaN多
重量子井戸活性層808からの光を閉じ込めるためのn
型AlGaNクラッド層806、活性層近傍に光を分布
させるためのn型GaN光ガイド層807、InGaN
多重量子井戸活性層808、素子構造作製過程で活性層
の昇華防止および、p型層からの不純物拡散を防止する
ためのAlGaNブロック層809、p型GaN光ガイ
ド層810、p型AlGaNクラッド層811、p型G
aN層812、p型GaNコンタクト層813をこの順
で積層する。
On this land / groove structure, the MOC
N for confining light from the low-temperature buffer layer 805 and the InGaN multiple quantum well active layer 808 by the VD method.
-Type AlGaN cladding layer 806, n-type GaN light guide layer 807 for distributing light near the active layer, InGaN
Multiple quantum well active layer 808, AlGaN block layer 809 for preventing sublimation of the active layer during the device structure manufacturing process and diffusion of impurities from the p-type layer, p-type GaN light guide layer 810, p-type AlGaN cladding layer 811 , P-type G
The aN layer 812 and the p-type GaN contact layer 813 are stacked in this order.

【0080】最表面のp型GaN層813は横方向への
光閉じ込めのためリッジ状に加工し、その上に絶縁膜8
14を通常のフォトリソグラフィにより所定形状に形成
し、さらにその上にP型電極815を付ける。リッジ部
およびp型電極815はランド部804aの直上に位置
する。
The outermost p-type GaN layer 813 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 8
14 is formed into a predetermined shape by ordinary photolithography, and a P-type electrode 815 is further provided thereon. The ridge and the p-type electrode 815 are located immediately above the land 804a.

【0081】一方、n型電極816は、リッジ部を避け
て、n型GaN層803の一部が露出するまでエッチン
グを施した後、n型GaN層803の表面上に形成す
る。
On the other hand, the n-type electrode 816 is formed on the surface of the n-type GaN layer 803 after etching until a part of the n-type GaN layer 803 is exposed, avoiding the ridge.

【0082】素子表面のクラック密度は105cm-2
下まわっており、十分に応力緩和されていることが確認
できた。
The crack density on the element surface was less than 10 5 cm −2 , confirming that the stress was sufficiently relaxed.

【0083】素子化工程を経て、分割した素子をステム
にマウントし、レーザ発振させたところ、電圧4V,発
振閾値電流密度2.1kA/cm2で動作した。
After the device-forming step, the divided devices were mounted on a stem and laser-oscillated. The device was operated at a voltage of 4 V and an oscillation threshold current density of 2.1 kA / cm 2 .

【0084】リッジがグルーブ部704bの直上に位置
する場合に比べて、閾値電流密度が高くなったため、素
子の断面を透過電子顕微鏡により観察したところ、図7
の素子では、リッジ下の電流注入領域に存在する転位の
密度が6×104cm-2であるのに対して、図8のレー
ザ素子では、電流注入領域の転位密度が4×105cm
-2と7倍程度高くなっていた。これは、グルーブ部の再
成長層で応力緩和効果が高いのに対して、ランド部では
残留応力が大きく、クラック密度が105cm- 2を超え
るまでには至っていないが、転位密度が増加しているた
めである。さらに、溶融KOHにより素子表面のエッチ
ピットを観察したところ、転位密度を反映して、グルー
ブ部で3×104cm-2、ランド部で3.5×104cm
-2と明瞭な差が確認できた。
Since the threshold current density was higher than in the case where the ridge was located immediately above the groove portion 704b, the cross section of the element was observed with a transmission electron microscope.
In the device of FIG. 8, the dislocation density existing in the current injection region below the ridge is 6 × 10 4 cm −2 , whereas in the laser device of FIG. 8, the dislocation density of the current injection region is 4 × 10 5 cm 2.
It was about 7 times higher than -2 . This is because the stress relaxation effect is high in the regrown layer of the groove portion, the land portion large residual stress, crack density is 10 5 cm - but have yet to over 2, dislocation density is increased Because it is. Further, when the etch pits on the element surface were observed using molten KOH, the dislocation density was reflected, and the groove portions were 3 × 10 4 cm −2 and the land portions were 3.5 × 10 4 cm.
-2 and a clear difference could be confirmed.

【0085】また、グルーブ断面の形状を順メサ、逆メ
サおよび三角形の何れかに変えた場合でも、再成長層の
応力緩和効果が顕著であり、素子表面のクラック密度は
10 5cm-2を下まわった。p型電極815を設けるリ
ッジ構造を電極ストライプ構造に置き換えた場合でも本
発明の効果は何ら問題なく発揮される。
Further, the shape of the groove cross section is changed to a normal mesa and a reverse mesa.
Even if it is changed to either
The stress relaxation effect is remarkable, and the crack density on the element surface is
10 Fivecm-2Below. Providing a p-type electrode 815
Even when the bridge structure is replaced with an electrode stripe structure,
The effect of the invention is exhibited without any problem.

【0086】なお、本実施形態3で示したクラック低減
効果は、サファイア基板(サファイアC面基板701,
801)以外に、スピネル、ZnO、MgOなど、窒化
物半導体をヘテロエピタキシャル成長可能な他の基板で
あっても有効である。 (実施形態4)本実施形態4では、低温バッファ層とn
型AlGaNクラッド層の間にn型GaN層を挿入した
場合である。
The crack reducing effect shown in the third embodiment is based on the sapphire substrate (the sapphire C-plane substrate 701,
In addition to 801), other substrates, such as spinel, ZnO, and MgO, on which a nitride semiconductor can be heteroepitaxially grown are also effective. (Embodiment 4) In Embodiment 4, the low-temperature buffer layer and n
In this case, an n-type GaN layer is inserted between the AlGaN cladding layers.

【0087】図9は本発明の窒化物半導体発光素子の実
施形態4としてGaN基板上に作製したレーザ素子の一
構成例を示す断面図である。図9において、窒化物半導
体発光素子4は、(0001)面n型GaN基板901
上に、最初にn型GaN層902が設けられ、n型Ga
N層902にランド/グルーブ構造を形成した後、ラン
ド/グルーブ構造上に、低温バッファ層904、n型G
aN層905、n型Al0.1Ga0.9Nクラッド層90
6、n型GaN光ガイド層907、InGaN多重量子
井戸活性層908、AlGaNブロック層909、p型
GaN光ガイド層910、p型Al0.1Ga0.9Nクラッ
ド層911、p型GaN層912、p型GaNコンタク
ト層913、絶縁膜914、p型電極915がこの順に
設けられ、(0001)面n型GaN基板901の裏面
側にn型電極916が設けられてレーザ素子が構成され
ている。
FIG. 9 is a sectional view showing a configuration example of a laser device fabricated on a GaN substrate as a nitride semiconductor light emitting device according to a fourth embodiment of the present invention. In FIG. 9, a nitride semiconductor light emitting device 4 is a (0001) plane n-type GaN substrate 901.
First, an n-type GaN layer 902 is provided, and n-type Ga
After forming a land / groove structure on the N layer 902, the low-temperature buffer layer 904 and the n-type G
aN layer 905, n-type Al 0.1 Ga 0.9 N cladding layer 90
6, n-type GaN optical guide layer 907, InGaN multiple quantum well active layer 908, AlGaN block layer 909, p-type GaN optical guide layer 910, p-type Al 0.1 Ga 0.9 N cladding layer 911, p-type GaN layer 912, p-type A GaN contact layer 913, an insulating film 914, and a p-type electrode 915 are provided in this order, and an n-type electrode 916 is provided on the back surface side of the (0001) plane n-type GaN substrate 901 to constitute a laser device.

【0088】窒化物半導体発光素子4を製造する方法に
ついて説明する。このレーザ素子を作製する際に、MO
CVD法によって、n型GaN基板901上に、まず、
n型GaN層902を3μm膜成長させ、その後、周期
的にランド部903aとグルーブ部903bからなるラ
ンド/グルーブ構造をフォトリソグラフィとエッチング
によりn型GaN層902に形成している。ランド幅は
3μm,グルーブ幅は10μm,グルーブ深さは2μm
である。
A method for manufacturing the nitride semiconductor light emitting device 4 will be described. When fabricating this laser device, the MO
First, on the n-type GaN substrate 901 by the CVD method,
An n-type GaN layer 902 is grown to a thickness of 3 μm, and thereafter, a land / groove structure including a land portion 903a and a groove portion 903b is periodically formed on the n-type GaN layer 902 by photolithography and etching. Land width 3 μm, groove width 10 μm, groove depth 2 μm
It is.

【0089】ランド/グルーブ構造上にはMOCVD法
によって、応力を吸収させるために、アモルファスまた
は多結晶状GaNからなる低温バツフア層904、n型
GaN層905、InGaN多重量子井戸活性層908
からの光を閉じ込めるためのn型AlGaNクラッド層
906、活性層近傍に光を分布させるためのn型GaN
光ガイド層907、InGaN多重量子井戸活性層90
8、素子構造作製過程で活性層の昇華防止および、p型
層からの不純物拡散を防止するためのAlGaNブロッ
ク層909、p型GaN光ガイド層910、p型AlG
aNクラッド層911、p型GaN層912、p型Ga
Nコンタクト層913の順で積層する。
On the land / groove structure, a low-temperature buffer layer 904 made of amorphous or polycrystalline GaN, an n-type GaN layer 905, and an InGaN multiple quantum well active layer 908 are formed by MOCVD to absorb stress.
-Type AlGaN cladding layer 906 for confining light from the substrate, n-type GaN for distributing light near the active layer
Light guide layer 907, InGaN multiple quantum well active layer 90
8. AlGaN block layer 909, p-type GaN light guide layer 910, p-type AlG for preventing sublimation of the active layer and diffusion of impurities from the p-type layer in the process of fabricating the element structure.
aN cladding layer 911, p-type GaN layer 912, p-type Ga
The N contact layers 913 are stacked in this order.

【0090】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline in order to absorb stress, and have a thickness within a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0091】本実施形態4では、摂氏500度にて50
nm膜成長させた。最表面のp型GaN層913は横方
向への光閉じ込めのためリッジ状に加工し、絶縁膜91
4を通常のフォトリソグラフィにより形成し、その上に
p型電極915を付ける。リッジ部およびp型電極はグ
ルーブ部903bの直上に位置する。
In the fourth embodiment, 50 degrees at 500 degrees Celsius
A nm film was grown. The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 91 is formed.
4 is formed by ordinary photolithography, and a p-type electrode 915 is attached thereon. The ridge and the p-type electrode are located immediately above the groove 903b.

【0092】n型電極916は基板901の裏面に形成
する。
The n-type electrode 916 is formed on the back surface of the substrate 901.

【0093】素子構造を成長した直後に、最表面を観察
したところ、クラック密度は105cm-2を下まわって
おり、応力の緩和が顕著であることが判った。
When the outermost surface was observed immediately after the device structure was grown, the crack density was less than 10 5 cm -2, and it was found that the stress was remarkably relaxed.

【0094】素子化工程を経て、分割した素子をステム
にマウントし、レーザ発振させたところ、電圧4V、発
振閾値電流密度1.6kA/cm2で動作した。
After the device-forming step, the divided devices were mounted on a stem and laser-oscillated. The device was operated at a voltage of 4 V and an oscillation threshold current density of 1.6 kA / cm 2 .

【0095】上記実施形態2に示したレーザ素子に比べ
て閾値電流密度が低下した理由は、再成長により素子構
造を作成する際、n型AlGaNクラッド層906の下
層にn型GaN層905を挿入したことにより、グルー
ブ部903bの有効屈折率がランド部903aに比べて
高くなり、横方向の光閉じ込め効率が向上したためであ
る。
The reason why the threshold current density is lower than that of the laser device shown in the second embodiment is that the n-type GaN layer 905 is inserted under the n-type AlGaN cladding layer 906 when the device structure is formed by regrowth. This is because the effective refractive index of the groove portion 903b is higher than that of the land portion 903a, and the light confinement efficiency in the lateral direction is improved.

【0096】p型電極915を設けるリッジ構造を電極
ストライプ構造に置き換えた場合でも本発明の効果は何
ら問題なく発揮される。グルーブ部903bの断面形状
を矩形状から順メサ、逆メサおよび三角形状の何れかに
代えた場合でも、再成長層の応力緩和効果が顕著であ
り、素子表面のクラック密度は105cm-2を下まわる
値であった。また、n型AlGaNクラッド層906の
下部にn型GaN層905を挿入することによる横方向
の光閉じ込め効率についても、断面形状の違いによらず
向上することを確認した。 (実施形態5)本実施形態5では、(0001)面Ga
N基板上に窒化物半導体発光素子5としてのレーザ素子
を作製する際に、まず、GaN基板表面に直接ランド/
グルーブ構造を形成した後、低温バッファ層を介して、
量子井戸活性層を含む素子構造のうち、n型GaN層か
ら再成長させ、リッジストライプがグルーブ部直上に配
置されるように素子化した一例について図10を参照し
ながら説明する。この場合も、上記実施形態4と同様
に、低温バッファ層とn型AlGaNクラッド層の間に
n型GaN層が挿入されている。
Even when the ridge structure provided with the p-type electrode 915 is replaced with an electrode stripe structure, the effect of the present invention can be exhibited without any problem. Even when the cross-sectional shape of the groove portion 903b is changed from a rectangular shape to any one of a forward mesa, an inverted mesa, and a triangle, the stress relaxation effect of the regrown layer is remarkable, and the crack density on the element surface is 10 5 cm −2. Was below the value. It was also confirmed that the lateral light confinement efficiency by inserting the n-type GaN layer 905 under the n-type AlGaN cladding layer 906 was improved regardless of the cross-sectional shape. (Embodiment 5) In Embodiment 5, the (0001) plane Ga
When manufacturing a laser device as a nitride semiconductor light emitting device 5 on an N substrate, first, a land /
After forming the groove structure, through the low-temperature buffer layer,
An example of an element structure including a quantum well active layer, which is regrown from an n-type GaN layer and formed into an element such that a ridge stripe is disposed immediately above a groove portion, will be described with reference to FIG. Also in this case, an n-type GaN layer is inserted between the low-temperature buffer layer and the n-type AlGaN cladding layer as in the fourth embodiment.

【0097】窒化物半導体発光素子5を構成する各層は
MOCVD法により膜成長される。素子構造は、図10
に示すように、n型GaN基板1001上に、まず、ラ
ンド部1002aとグルーブ部1002bからなるラン
ド/グルーブ構造をフォトリソグラフィとエッチングに
より形成する。ランド幅は3μm、グルーブ幅は10μ
m、グルーブ深さは2μmである。
Each layer constituting the nitride semiconductor light emitting device 5 is grown by MOCVD. The element structure is shown in FIG.
As shown in FIG. 7, first, a land / groove structure including a land portion 1002a and a groove portion 1002b is formed on an n-type GaN substrate 1001 by photolithography and etching. Land width is 3μm, groove width is 10μ
m, the groove depth is 2 μm.

【0098】このランド/グルーブ構造上には、MOC
VD法によって、応力を吸収させるために、アモルファ
スまたは多結晶状GaNからなる低温バッファ層100
3、n型GaN層1004、InGaN多重量子井戸活
性層1007からの光を閉じ込めるためのn型AlGa
Nクラッド層1005、活性層近傍に光を分布させるた
めのn型GaN光ガイド層1006、InGaN多重量
子井戸活性層1007、素子構造作製過程で活性層の昇
華防止および、p型層からの不純物拡散を防止するため
AlGaNブロック層1008、p型GaN光ガイド層
1009、p型AlGaNクラヅド層1010、p型G
aN層1011、p型GaNコンタクト層1012の順
で積層する。
On this land / groove structure, the MOC
In order to absorb stress by the VD method, a low-temperature buffer layer 100 made of amorphous or polycrystalline GaN is used.
3. n-type GaN layer 1004, n-type AlGa for confining light from InGaN multiple quantum well active layer 1007
N-cladding layer 1005, n-type GaN light guide layer 1006 for distributing light near the active layer, InGaN multiple quantum well active layer 1007, prevention of sublimation of the active layer during the device structure manufacturing process, and impurity diffusion from the p-type layer AlGaN block layer 1008, p-type GaN light guide layer 1009, p-type AlGaN cladding layer 1010, p-type G
The aN layer 1011 and the p-type GaN contact layer 1012 are stacked in this order.

【0099】低温バッファ層1003は、応力を吸収さ
せるため、アモルファスまたは多結晶であって、下層の
格子情報を伝え十分に応力吸収する範囲の厚さでなけれ
ばならない。このため、摂氏450度以上摂氏700度
以下の温度で30nm以上1μmに膜成長させる必要が
ある。
The low-temperature buffer layer 1003 must be amorphous or polycrystalline in order to absorb stress, and have a thickness within a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0100】本実施形態5では、摂氏500度にて50
nm膜成長させた。最表面のp型GaN層1012は横
方向への光閉じ込めのためにリッジ状に加工し、絶縁膜
1013を通常のフォトリソグラフィにより形成し、p
型電極1014を付ける。
In the fifth embodiment, 50 degrees Celsius
A nm film was grown. The outermost p-type GaN layer 1012 is processed into a ridge shape to confine light in the lateral direction, and an insulating film 1013 is formed by ordinary photolithography.
The mold electrode 1014 is attached.

【0101】リッジ部およびp型電極1014はグルー
ブ部1002bの直上に位置する。n型電極1015は
基板1001の裏面に形成する。
The ridge and the p-type electrode 1014 are located immediately above the groove 1002b. The n-type electrode 1015 is formed on the back surface of the substrate 1001.

【0102】素子構造を成長させた直後に最表面を観察
したところ、クラック密度は105cm-2を下まわって
おり、応力の緩和が顕著であることが判った。素子化工
程を経て、分割した素子をステムにマウントし、レーザ
発振させたところ、電圧4V、発振閾値電流密度1.6
kA/cm2で動作した。
Observation of the outermost surface immediately after the growth of the element structure revealed that the crack density was lower than 10 5 cm −2 , and that the stress was remarkably relaxed. After the element formation process, the divided elements were mounted on a stem and laser-oscillated. The voltage was 4 V, and the oscillation threshold current density was 1.6.
It operated at kA / cm 2 .

【0103】上記実施形態2に示した素子に比べて閾値
電流密度が低下した理由は、再成長により素子構造を作
成する際、n型AlGaNクラッド層1005の下層に
n型GaN層1004を挿入したことにより、グルーブ
部1002bの有効屈折率がランド部1002aに比べ
て高くなり、横方向の光閉じ込め効率が向上したためで
ある。
The reason why the threshold current density was lower than that of the device shown in the second embodiment is that the n-type GaN layer 1004 was inserted under the n-type AlGaN cladding layer 1005 when the device structure was formed by regrowth. This is because the effective refractive index of the groove portion 1002b is higher than that of the land portion 1002a, and the light confinement efficiency in the lateral direction is improved.

【0104】p型電極1014を設けるリッジ構造を電
極ストライプ構造に置き換えた場合でも本発明のクラッ
ク低減効果は何ら問題なく発揮されるものである。
Even when the ridge structure provided with the p-type electrode 1014 is replaced with an electrode stripe structure, the effect of reducing cracks of the present invention can be exhibited without any problem.

【0105】また、グルーブ断面形状を矩形状から順メ
サ、逆メサおよび三角形状の何れかに代えた場合でも、
再成長層の応力緩和効果が顕著であり、素子表面のクラ
ック密度は105cm-2を下まわる値であった。また、
n型AlGaNクラッド層下部にn型GaNを挿入する
ことによる横方向の光閉じ込め効率についても、断面形
状の違いによらず向上することを確認した。 (実施形態6)本実施形態6では、(0001)面Ga
N基板上に窒化物半導体発光素子6としてのレーザ素子
を作製する際、最初にn型GaN層を成長させ、その上
にランド/グルーブ構造を形成した後、厚さを固定し、
所定の膜成長温度(摂氏450度以上摂氏700度以
下)にて形成した低温バッファ層を介して量子井戸活性
層を含む素子構造のうち、n型GaN層から再成長さ
せ、リッジストライプがグルーブ部直上に配置されるよ
うに素子化した一例について図9および図11を参照し
ながら説明する。
Further, even when the groove cross section is changed from a rectangular shape to any one of a forward mesa, an inverted mesa and a triangle,
The stress relaxation effect of the regrown layer was remarkable, and the crack density on the element surface was less than 10 5 cm −2 . Also,
It was also confirmed that the light confinement efficiency in the lateral direction by inserting n-type GaN under the n-type AlGaN cladding layer was improved irrespective of the difference in cross-sectional shape. (Embodiment 6) In this embodiment 6, the (0001) plane Ga
When manufacturing a laser device as a nitride semiconductor light emitting device 6 on an N substrate, first, an n-type GaN layer is grown, a land / groove structure is formed thereon, and the thickness is fixed.
The element structure including the quantum well active layer is re-grown from the n-type GaN layer via the low-temperature buffer layer formed at a predetermined film growth temperature (450 ° C. or more and 700 ° C. or less), and the ridge stripe is formed in the groove portion. An example in which elements are arranged directly above will be described with reference to FIGS. 9 and 11. FIG.

【0106】窒化物半導体発光素子6を構成する各層は
MOCVD法により膜成長される。素子構造としては、
図9に示すように、n型GaN基板901上に、まず、
n型GaN層902を3μm成長させ、その後、周期的
にランド/グルーブ構造をフォトリソグラフィとエッチ
ングによりn型GaN層902に形成する。ランド幅は
3μm、グルーブ幅は10μm、グルーブ深さは2μm
である。
Each layer constituting the nitride semiconductor light emitting element 6 is grown by MOCVD. As the element structure,
As shown in FIG. 9, first, on an n-type GaN substrate 901,
An n-type GaN layer 902 is grown to 3 μm, and then a land / groove structure is periodically formed on the n-type GaN layer 902 by photolithography and etching. Land width 3 μm, groove width 10 μm, groove depth 2 μm
It is.

【0107】ランド/グルーブ構造上には、MOCVD
法によって、応力を吸収させるために、アモルファスま
たは多結晶状GaNからなる低温バッファ層904、n
型GaN層905、InGaN多重量子井戸活性層90
8からの光を閉じ込めるためのn型AlGaNクラッド
層906、活性層近傍に光を分布させるためのn型Ga
N光ガイド層907、InGaN多重量子井戸活性層9
08、素子構造作製過程で活性層の昇華防止および、p
型層からの不純物拡鞍を防止するためのAlGaNブロ
ック層909、p型GaN光ガイド層910、p型Al
GaNクラッド層911、p型GaN層912、p型G
aNコンタクト層913の順で積層する。
On the land / groove structure, MOCVD
Low-temperature buffer layer 904 of amorphous or polycrystalline GaN to absorb stress
-Type GaN layer 905, InGaN multiple quantum well active layer 90
N-type AlGaN cladding layer 906 for confining light from the substrate 8 and n-type Ga for distributing light near the active layer.
N light guide layer 907, InGaN multiple quantum well active layer 9
08, prevention of sublimation of the active layer in the process of fabricating the element structure, and p
AlGaN block layer 909, p-type GaN light guide layer 910, and p-type Al
GaN cladding layer 911, p-type GaN layer 912, p-type G
The aN contact layers 913 are stacked in this order.

【0108】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline in order to absorb stress, and must have such a thickness that the lattice information of the lower layer is transmitted and the stress is sufficiently absorbed. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0109】最表面のp型GaN層913は横方向への
光閉じ込めのためリッジ状に加工し、絶縁膜914を通
常のフォトリソグラフィにより形成し、その上にp型電
極915を付ける。リッジ部およびp型電極915はグ
ルーブ部903b直上に位置する。n型電極916は基
板901の裏面上に形成する。
The outermost p-type GaN layer 913 is processed into a ridge to confine light in the lateral direction, an insulating film 914 is formed by ordinary photolithography, and a p-type electrode 915 is attached thereon. The ridge and the p-type electrode 915 are located immediately above the groove 903b. The n-type electrode 916 is formed on the back surface of the substrate 901.

【0110】ここで、低温バッファ層904の成長温度
に対する素子表面のクラック密度と閾値電流密度の関係
を調べるために、低温バッファ層904の成長温度を摂
氏400度〜摂氏800度まで変化させてレーザ素子を
作成した。
Here, in order to examine the relationship between the crack density on the element surface and the threshold current density with respect to the growth temperature of the low-temperature buffer layer 904, the growth temperature of the low-temperature buffer layer 904 was changed from 400 ° C. to 800 ° C. A device was created.

【0111】低温バッファ層904の厚さは温度によら
ず50nmとなるように膜成長時間を固定した。
The film growth time was fixed so that the thickness of the low-temperature buffer layer 904 was 50 nm regardless of the temperature.

【0112】低温バッファ層904の膜成長温度に対し
て素子表面のクラック密度と閾値電流密度をプロットし
た結果を図11に示す。図11において、●印はクラッ
ク密度、△印は閾値電流密度を示している。また、クラ
ック密度の許容限界(105cm-2)を一点鎖線で示し
た。クラック密度は摂氏500度〜摂氏700度の範囲
でほぼ一定で変化せず、摂氏450度〜摂氏500度の
範囲で温度の上昇と共に徐々に減少する傾向にある。ま
た、摂氏450度より低い温度および摂氏700度より
高い温度においては、クラック密度の急激な増加が見ら
れる。
FIG. 11 shows the result of plotting the crack density on the element surface and the threshold current density with respect to the film growth temperature of the low-temperature buffer layer 904. In FIG. 11, the symbol ● indicates the crack density, and the symbol Δ indicates the threshold current density. The allowable limit of the crack density (10 5 cm -2 ) is indicated by a dashed line. The crack density is almost constant in the range of 500 to 700 degrees Celsius and does not change, and tends to gradually decrease with increasing temperature in the range of 450 to 500 degrees Celsius. At a temperature lower than 450 degrees Celsius and a temperature higher than 700 degrees Celsius, a sharp increase in crack density is observed.

【0113】摂氏450度より低い温度で低温バッファ
層904を成長させた試料の断面を透過電子顕微鏡によ
り観察したところ、低温バッファ層904がほとんど付
いていないか、または離散的な島状になっていることが
判った。これは、膜成長温度が低いため、III族原料
が十分に分解せず、均一な層状の低温バッファ層904
が得られていないことを示している。
When a cross section of a sample in which the low-temperature buffer layer 904 was grown at a temperature lower than 450 degrees Celsius was observed with a transmission electron microscope, the low-temperature buffer layer 904 hardly adhered or formed discrete islands. I found out. This is because, because the film growth temperature is low, the group III raw material is not sufficiently decomposed, and the uniform low temperature buffer layer 904 having a layered structure is formed.
Is not obtained.

【0114】逆に、摂氏700度より高い温度では、低
温バッファ層904が形成されるものの、2結晶X線回
折による測定から、単結晶化していることが判った。摂
氏700度より高い温度では、低温バッファ層904は
単結晶化し、応力を緩和することが不可能になるため、
クラック密度が増加するものと考えられる。
Conversely, at a temperature higher than 700 degrees Celsius, although a low-temperature buffer layer 904 is formed, it was found from measurement by two-crystal X-ray diffraction that it was single-crystallized. At a temperature higher than 700 degrees Celsius, the low-temperature buffer layer 904 becomes single crystal, and it becomes impossible to relieve stress.
It is considered that the crack density increases.

【0115】閾値電流密度の変化もクラック密度と同様
であり、素子特性からも、低温バッファ層904の成長
温度は摂氏450度以上摂氏700度以下が好ましいこ
とがわかる。なお、グルーブ部903bの断面形状を矩
形状から順メサ、逆メサおよび三角形状の何れかに代え
た場合でも、低温バッファ層904の膜成長温度に対す
るクラック密度の傾向は同じであった。また、サファイ
ア基板などを用いたヘテロエピタキシャル成長であって
も同じ傾向を示した。p型電極を設けるリッジ構造を電
極ストライプ構造に置き換えた場合でも本発明のクラッ
ク低減効果は何ら問題なく発揮される。 (実施形態7)本実施形態7では、(0001)面Ga
N基板上に窒化物半導体発光素子7としてのレーザ素子
を作製する際、最初にn型GaN層を成長し、ランド/
グルーブ構造を形成した後、温度を固定し、所定の層厚
(30nm以上1μm以下)にした低温バッファ層を介
して、量子井戸活性層を含む素子構造のうち、n型Ga
N層から再成長させ、リッジストライプがグルーブ部直
上に配置されるように素子化した一例について図9およ
び図12を参照しながら説明する。
The change in the threshold current density is similar to the crack density, and it can be seen from the device characteristics that the growth temperature of the low-temperature buffer layer 904 is preferably 450 ° C. or more and 700 ° C. or less. Even when the cross-sectional shape of the groove portion 903b was changed from a rectangular shape to a forward mesa, an inverted mesa, or a triangle, the tendency of the crack density with respect to the film growth temperature of the low-temperature buffer layer 904 was the same. Also, the same tendency was shown in heteroepitaxial growth using a sapphire substrate or the like. Even when the ridge structure in which the p-type electrode is provided is replaced with an electrode stripe structure, the crack reducing effect of the present invention can be exhibited without any problem. (Embodiment 7) In Embodiment 7, the (0001) plane Ga
When fabricating a laser device as a nitride semiconductor light emitting device 7 on an N substrate, first, an n-type GaN layer is grown,
After forming the groove structure, the temperature is fixed, and through a low-temperature buffer layer having a predetermined layer thickness (30 nm or more and 1 μm or less), n-type Ga of the element structure including the quantum well active layer is interposed.
An example in which the element is regrown from the N layer and the ridge stripe is arranged immediately above the groove portion will be described with reference to FIGS. 9 and 12. FIG.

【0116】窒化物半導体発光素子7を構成する各層は
MOCVD法により膜成長される。素子構造は、図9に
示すように、MOCVD法によって、n型GaN基板9
01上に、まず、n型GaN層902を3μm成長さ
せ、その後、周期的にランド/グルーブ構造をフォトリ
ソグラフィとエッチングによりn型GaN層902に形
成する。ランド幅は4μm、グルーブ幅は10μm、グ
ルーブ深さは2μmである。
Each of the layers constituting the nitride semiconductor light emitting device 7 is grown by MOCVD. As shown in FIG. 9, the device structure is an n-type GaN substrate 9 by MOCVD.
First, an n-type GaN layer 902 is grown to a thickness of 3 μm on the substrate 01, and then a land / groove structure is periodically formed on the n-type GaN layer 902 by photolithography and etching. The land width is 4 μm, the groove width is 10 μm, and the groove depth is 2 μm.

【0117】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層904、n型GaN層905、In
GaN多重量子井戸活性層908からの光を閉じ込める
ためのn型AlGaNクラッド層906、活性層近傍に
光を分布させるためのn型GaN光ガイド層907、I
nGaN多重量子井戸活性層908、素子構造作製過程
で活性層の昇華防止および、p型層からの不純物拡散を
防止するためのAlGaNブロック層909,p型Ga
N光ガイド層910,p型AlGaNクラッド層91
1、p型GaN層912、p型GaNコンタクト層91
3の順で積層する。
On the land / groove structure, a low-temperature buffer layer 904 made of amorphous or polycrystalline GaN, an n-type GaN layer 905,
N-type AlGaN cladding layer 906 for confining light from GaN multiple quantum well active layer 908, n-type GaN optical guide layer 907 for distributing light near the active layer, I
An nGaN multiple quantum well active layer 908, an AlGaN block layer 909 for preventing sublimation of the active layer and preventing diffusion of impurities from the p-type layer during the device structure fabrication process, and a p-type Ga
N light guide layer 910, p-type AlGaN cladding layer 91
1, p-type GaN layer 912, p-type GaN contact layer 91
The layers are stacked in the order of 3.

【0118】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline in order to absorb stress, and have a thickness within a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0119】最表面のp型GaN層913は横方向への
光閉じ込めのためリッジ状に加工し、絶縁膜914を通
常のフォトリソグラフィにより形成し、p型電極915
を付ける。リッジ部およびp型電極915はグルーブ部
903bの直上に位置する。n型電極916は基板90
1の裏面に形成する。
The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, an insulating film 914 is formed by ordinary photolithography, and a p-type electrode 915 is formed.
Attached. The ridge and the p-type electrode 915 are located immediately above the groove 903b. The n-type electrode 916 is
1 is formed on the back surface.

【0120】ここで、低温バッファ層904の厚さに対
する素子表面のクラック密度と閾値電流密度の関係を調
べるために、低温バッファ層904の厚さを10nmか
ら1.5μmまで変化させてレーザ素子を作成した。低
温バッファ層904の膜成長温度は、厚さによらず摂氏
500度に固定した。
Here, in order to investigate the relationship between the crack density on the element surface and the threshold current density with respect to the thickness of the low-temperature buffer layer 904, the thickness of the low-temperature buffer layer 904 was changed from 10 nm to 1.5 μm to change the laser element. Created. The film growth temperature of the low-temperature buffer layer 904 was fixed at 500 degrees Celsius regardless of the thickness.

【0121】低温バッファ層904の膜厚に対して素子
表面のクラック密度と閾値電流密度をプロットした結果
を図12に示す。図12において、●印はクラック密
度、△印は閾値電流密度を示している。また、クラック
密度(cm-2)の許容限界(105cm-2以下)を一点
鎖線で示した。クラック密度は、低温バッファ層904
が30nm〜1.5μmの層厚範囲でほぼ一定で、30
nmより薄い層厚領域で増加するする傾向にある。
FIG. 12 shows the result of plotting the crack density on the element surface and the threshold current density with respect to the thickness of the low-temperature buffer layer 904. In FIG. 12, the symbol ● indicates the crack density, and the symbol Δ indicates the threshold current density. The allowable limit of the crack density (cm −2 ) (10 5 cm −2 or less) is indicated by a dashed line. The crack density is determined by the low-temperature buffer layer 904.
Is almost constant in a layer thickness range of 30 nm to 1.5 μm,
It tends to increase in a layer thickness region smaller than nm.

【0122】一方、閾値電流密度(kA/cm2)は、
30nmより薄い層厚領域と1μmより厚い層厚領域で
増加することから、30nmより薄い層厚領域では応力
を吸収するのに十分な厚さでないために、再成長した素
子中にクラックが増加し、1μmより厚い層厚領域で
は、応力を吸収するものの、再成長層の結晶品質が悪化
していることが予想される。
On the other hand, the threshold current density (kA / cm 2 )
The cracks increase in the regrown device because the thickness is less than 30 nm and the thickness is greater than 1 μm. In a layer thickness region larger than 1 μm, although the stress is absorbed, it is expected that the crystal quality of the regrown layer is degraded.

【0123】サファイア上のヘテロエピタキシャル成長
から類推して、低温バッファ層904が1μmを超えて
厚い層厚の場合には、サファイア基板の格子配列情報が
遮断されることにより、再成長層の結晶品質が低下する
ものと考えられる。
By analogy with the heteroepitaxial growth on sapphire, when the low-temperature buffer layer 904 has a large thickness exceeding 1 μm, the crystal quality of the regrown layer is reduced by cutting off the lattice arrangement information of the sapphire substrate. It is thought to decrease.

【0124】クラック密度および素子特性から、再成長
する際の低温バッファ層904の層厚は30nm以上1
μm以下が好ましいことが解る。グルーブ断面の形状を
矩形状から順メサ、逆メサおよび三角形状の何れかに代
えた場合でも、低温バッファ層904の層厚に対する傾
向は同じであった。また、サファイア基板などを用いた
ヘテロエピタキシャル成長であっても同じ傾向を示し
た。p型電極915を設けるリッジ構造を電極ストライ
プ構造に置き換えた場合でも本発明のクラック低減効果
は何ら問題なく発揮される。 (実施形態8)本実施形態8では、(0001)面Ga
N基板上に窒化物半導体発光素子8としてのレーザ素子
を作製する際、最初にn型GaN層を成長させ、ランド
/グルーブ構造を形成した後、層厚および温度を固定
し、所定の組成(Al組成0.8未満)にして形成した
低温バッファ層を介して量子井戸活性層を含む素子構造
のうち、n型GaN層から再成長させ、リッジストライ
プがグルーブ部直上に配置されるように素子化した一例
について図9、図13および図14を参照しながら説明
する。
From the crack density and device characteristics, the thickness of the low-temperature buffer layer 904 at the time of regrowth is 30 nm or more and 1
It is understood that the thickness is preferably not more than μm. The tendency with respect to the thickness of the low-temperature buffer layer 904 was the same even when the shape of the groove cross section was changed from a rectangular shape to a forward mesa, an inverted mesa, or a triangle. Also, the same tendency was shown in heteroepitaxial growth using a sapphire substrate or the like. Even when the ridge structure provided with the p-type electrode 915 is replaced with an electrode stripe structure, the effect of reducing cracks of the present invention is exhibited without any problem. (Embodiment 8) In Embodiment 8, the (0001) plane Ga
When manufacturing a laser device as the nitride semiconductor light emitting device 8 on an N substrate, first, an n-type GaN layer is grown, a land / groove structure is formed, the layer thickness and the temperature are fixed, and a predetermined composition ( Of the device structure including a quantum well active layer via a low-temperature buffer layer formed with an Al composition of less than 0.8), the device is regrown from an n-type GaN layer so that the ridge stripe is disposed immediately above the groove portion. One example of the conversion will be described with reference to FIGS. 9, 13 and 14. FIG.

【0125】窒化物半導体発光素子8を構成する各層は
MOCVD法により膜成長される。まず、窒化物半導体
発光素子8の素子構造は、図9に示すように、MOCV
D法によって、n型GaN基板901上に、n型GaN
層902を3μm成長させ、その後、周期的にランド/
グルーブ構造をフォトリソグラフィとエッチングにより
n型GaN層902に形成する。ランド幅は3μm、グ
ルーブ幅は10μm、グルーブ深さは2μmである。
Each layer constituting the nitride semiconductor light emitting element 8 is grown by MOCVD. First, the element structure of the nitride semiconductor light emitting element 8 is, as shown in FIG.
According to the D method, an n-type GaN
A layer 902 is grown 3 μm and then periodically land /
A groove structure is formed in the n-type GaN layer 902 by photolithography and etching. The land width is 3 μm, the groove width is 10 μm, and the groove depth is 2 μm.

【0126】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状InxGay
Al1-(x+y)N(0≦x≦1,0≦x+y≦1)からな
る低温バッファ層904、n型GaN層905、InG
aN多重量子井戸活性層908からの光を閉じ込めるた
めのn型AlGaNクラッド層906、活性層近傍に光
を分布させるためのn型GaN光ガイド層907、In
GaN多重量子井戸活性層908、素子構造作製過程で
活性層の昇華防止および、p型層からの不純物拡散を防
止するためのAlGaNブロック層909、p型GaN
光ガイド層910、p型AlGaNクラッド層911、
p型GaN層912、p型GaNコンタクト層913の
順で積層する。
On the land / groove structure, in order to absorb stress, amorphous or polycrystalline In x Ga y
Low-temperature buffer layer 904 composed of Al 1- (x + y) N (0 ≦ x ≦ 1, 0 ≦ x + y ≦ 1), n-type GaN layer 905, InG
n-type AlGaN cladding layer 906 for confining light from aN multiple quantum well active layer 908, n-type GaN optical guide layer 907 for distributing light near the active layer, In
GaN multiple quantum well active layer 908, AlGaN block layer 909 for preventing sublimation of the active layer and preventing diffusion of impurities from the p-type layer in the device structure fabrication process, p-type GaN
A light guide layer 910, a p-type AlGaN cladding layer 911,
A p-type GaN layer 912 and a p-type GaN contact layer 913 are stacked in this order.

【0127】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline so as to absorb stress, and must have such a thickness as to transmit lattice information of the lower layer and sufficiently absorb stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0128】最表面のp型GaN層913は横方向への
光閉じ込めのためリッジ状に加工し、絶縁膜914を通
常のフォトリソグラフィにより形成し、その上にp型電
極915を付ける。リッジ部およびp型電極はグルーブ
部903bの直上に位置する。n型電極916は基板9
01の裏面に形成する。
The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, an insulating film 914 is formed by ordinary photolithography, and a p-type electrode 915 is provided thereon. The ridge and the p-type electrode are located immediately above the groove 903b. The n-type electrode 916 is
01 is formed on the back surface.

【0129】ここで、低温バッファ層904の組成に対
する素子表面のクラック密度と閾値電流密度の関係を調
べるために、低温バッファ層904をInxGa1-x
(x≦1)およびAlxGa1-xN(x≦1)とし、In
またはAlの組成を変化させてレーザ素子を作成した。
組成によらず低温バッファ層904の層厚を50nm、
膜成長温度を550℃に固定した。
Here, in order to investigate the relationship between the crack density on the element surface and the threshold current density with respect to the composition of the low-temperature buffer layer 904, the low-temperature buffer layer 904 is formed of In x Ga 1 -xN.
(X ≦ 1) and Al x Ga 1-x N (x ≦ 1), and In
Alternatively, a laser element was prepared by changing the composition of Al.
Regardless of the composition, the thickness of the low-temperature buffer layer 904 is 50 nm,
The film growth temperature was fixed at 550 ° C.

【0130】低温バッファ層904のIn組成に対して
素子表面のクラック密度と閾値電流密度をプロットした
結果を図13に示すと共に、低温バッファ層904のA
1組成に対して素子表面のクラック密度と閾値電流密度
をプロットした結果を図14(窒化物半導体発光素子
8)に示す。図13および図14において、●印はクラ
ック密度、△印は閾値電流密度である。また、クラック
密度の許容限界を一点鎖線で示した。図13および図1
4から、InxGa1-xNからなる低温バッファ層904
では、そのIn組成によらずクラック密度が許容限界
(105cm-2)以下でほとんど変化しないが、Alx
1-xN低温バッファ層904の場合には、そのAl組
成が0.8以上の領域でクラック密度が105cm-2
超えて上昇していることがわかる。また、Al組成0.
8以上の領域では高クラック密度の影響で、素子の歩留
まりが悪く、閾値電流密度を満足に測定することが不可
能であった。0.8以上のAl組成では、低温バッファ
層904中に、局所的にAlが凝集し、島上に分布する
高Al組成領域が低温バッファ層904による応力緩和
効果を阻害し、素子中にクラックを発生させると考えら
れる。
FIG. 13 shows the result of plotting the crack density on the element surface and the threshold current density with respect to the In composition of the low-temperature buffer layer 904.
FIG. 14 (nitride semiconductor light emitting element 8) shows the result of plotting the crack density and the threshold current density on the element surface for one composition. In FIGS. 13 and 14, the symbol ● indicates the crack density and the symbol Δ indicates the threshold current density. Further, the allowable limit of the crack density is indicated by a dashed line. FIG. 13 and FIG.
4, the low-temperature buffer layer 904 made of In x Ga 1 -xN
Although the crack density hardly changes below the allowable limit (10 5 cm −2 ) regardless of its In composition, Al x G
In the case of the a 1-x N low temperature buffer layer 904, it can be seen that the crack density has increased to more than 10 5 cm −2 in the region where the Al composition is 0.8 or more. In addition, the Al composition is 0.1.
In the region of 8 or more, the yield of the device was poor due to the effect of the high crack density, and it was impossible to measure the threshold current density satisfactorily. When the Al composition is 0.8 or more, Al is locally aggregated in the low-temperature buffer layer 904, and the high-Al composition region distributed on the island inhibits the stress relaxation effect of the low-temperature buffer layer 904, and cracks occur in the device. It is thought to cause.

【0131】即ち、組成としてAlを含む窒化物混晶半
導体を低温バッファ層904として用いる際には、低温
バッファ層904の巨視的なAl組成を0.8未満に制
御することにより、低温ッファ層904中での高Al組
成クラスタ生成を抑制する効果を生じる。
That is, when a nitride mixed crystal semiconductor containing Al as a composition is used as the low-temperature buffer layer 904, the macroscopic Al composition of the low-temperature buffer layer 904 is controlled to be less than 0.8, so that the low-temperature buffer layer 904 is formed. The effect of suppressing the formation of clusters having a high Al composition in 904 is obtained.

【0132】本実施形態8の結果と、上記実施形態6,
7から、応力を吸収するための低温バッファ層904
は、アモルファスまたは多結晶状かつ、十分に応力を吸
収しつつ下層の格子情報を伝え得る範囲の厚さに規定す
ることが重要であり、低温バッファ層904の組成とし
てAlを含まない場合には、形成温度と厚さを満足して
いれば、その組成によらずクラック低減効果を発揮する
ことが解る。
The result of the eighth embodiment and the results of the sixth and sixth embodiments are described.
7, the low-temperature buffer layer 904 for absorbing stress
It is important that the thickness of the low-temperature buffer layer 904 is amorphous or polycrystalline, and the thickness of the low-temperature buffer layer 904 does not include Al, so that the thickness of the low-temperature buffer layer 904 can be transmitted while sufficiently absorbing stress. It can be seen that if the formation temperature and thickness are satisfied, the effect of reducing cracks is exhibited regardless of the composition.

【0133】ところが、Alを組成として含む低温バッ
ファ層904の場合には、巨視的なAl組成が0.8未
満となるように組成を調整する必要がある。
However, in the case of the low-temperature buffer layer 904 containing Al as a composition, it is necessary to adjust the composition so that the macroscopic Al composition is less than 0.8.

【0134】グルーブ断面の形状を矩形状から順メサ、
逆メサおよび三角形状の何れかに代えた場合でも、低温
バッファ層904の膜成長温度に対する傾向(クラック
低減効果)は同じであった。また、サファイア基板など
を用いたヘテロエピタキシャル成長であっても同じ傾向
(クラック低減効果)を示した。p型電極を設けるリッ
ジ構造を電極ストライプ構造に置き換えた場合でも本発
明のクラック低減効果には何ら問題なく発揮される。 (実施形態9)本実施形態9では、(0001)面Ga
N基板上に窒化物半導体発光素子9としてのレーザ素子
を作製する際、最初にn型GaN層を成長させ、所定の
ランド幅(2μm以上10μm以下)としたランド/グ
ルーブ構造を形成した後、低温バッファ層を介して量子
井戸活性層を含む素子構造のうち、n型GaN層から再
成長させ、リッジストライプがグルーブ直上に配置され
るように素子化した一例について図9および図15を参
照しながら説明する。
The cross-sectional shape of the groove is changed from a rectangular shape to a regular mesa,
The tendency (crack reduction effect) of the low-temperature buffer layer 904 with respect to the film growth temperature was the same even when the shape was changed to either the inverted mesa or the triangular shape. The same tendency (crack reduction effect) was exhibited even in heteroepitaxial growth using a sapphire substrate or the like. Even if the ridge structure in which the p-type electrode is provided is replaced with an electrode stripe structure, the crack reducing effect of the present invention is exhibited without any problem. (Embodiment 9) In Embodiment 9, the (0001) plane Ga
When manufacturing a laser device as the nitride semiconductor light emitting device 9 on an N substrate, first, an n-type GaN layer is grown to form a land / groove structure having a predetermined land width (2 μm or more and 10 μm or less). An example of an element structure including a quantum well active layer via a low-temperature buffer layer and regrown from an n-type GaN layer to form an element such that a ridge stripe is disposed immediately above a groove will be described with reference to FIGS. I will explain it.

【0135】窒化物半導体発光素子9を構成する各層は
MOCVD法により膜成長される。素子構造は、図9に
示すように、MOCVD法によって、n型GaN基板9
01上に、まず、n型GaN層902を3.5μm膜成
長させ、その後、周期的にランド/グルーブ構造をフォ
トリソグラフィとエッチングによりn型GaN層902
に形成する。ランド幅は1μm〜15μmまで変化さ
せ、グルーブ幅は15μm、グルーブ深さは3μmとす
る。
Each layer constituting the nitride semiconductor light emitting element 9 is grown by MOCVD. As shown in FIG. 9, the device structure is an n-type GaN substrate 9 by MOCVD.
First, an n-type GaN layer 902 is grown to a thickness of 3.5 μm on the surface of the n-type GaN layer 902 by photolithography and etching.
Formed. The land width is changed from 1 μm to 15 μm, the groove width is 15 μm, and the groove depth is 3 μm.

【0136】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層904、n型GaN層905、In
GaN多重量子井戸活性層908からの光を閉じ込める
ためのn型AlGaNクラッド層906、活性層近傍に
光を分布させるためのn型GaN光ガイド層907、I
nGaN多重量子井戸活性層908、素子構造作製過程
で活性層の昇華防止および、p型層からの不純物拡散を
防止するためのAlGaNブロック層909、p型Ga
N光ガイド層910、p型AlGaNクラッド層91
1、p型GaN層912、p型GaNコンタクト層91
3の順で積層する。
On the land / groove structure, a low-temperature buffer layer 904 made of amorphous or polycrystalline GaN, an n-type GaN layer 905,
N-type AlGaN cladding layer 906 for confining light from GaN multiple quantum well active layer 908, n-type GaN optical guide layer 907 for distributing light near the active layer, I
nGaN multiple quantum well active layer 908, AlGaN block layer 909 for preventing sublimation of the active layer and diffusion of impurities from the p-type layer in the process of fabricating the device structure, p-type Ga
N light guide layer 910, p-type AlGaN cladding layer 91
1, p-type GaN layer 912, p-type GaN contact layer 91
The layers are stacked in the order of 3.

【0137】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline so as to absorb stress, and must have such a thickness as to transmit lattice information of the lower layer and sufficiently absorb stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0138】本実施形態9では、摂氏500度にて50
nm膜成長させた。最表面のp型GaN層913は横方
向への光閉じ込めのためリッジ状に加工し、絶縁膜91
4を通常のフォトリソグラフィにより形成し、その上に
p型電極915を付ける。リッジ部およびP型電極91
5はグルーブ部903bの直上に位置する。
In the ninth embodiment, at 500 degrees Celsius, 50
A nm film was grown. The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 91 is formed.
4 is formed by ordinary photolithography, and a p-type electrode 915 is attached thereon. Ridge part and P-type electrode 91
5 is located directly above the groove portion 903b.

【0139】n型電極916は基板901の裏面上に形
成する。
The n-type electrode 916 is formed on the back surface of the substrate 901.

【0140】ランド幅に対して素子表面のクラック密度
と閾値電流密度をプロットした結果を図15に示す。図
15において、●印はクラック密度、△印は閾値電流密
度を示している。クラック密度は全てのランド幅でほぼ
一定であるが、閾値電流密度は、2μmより狭い領域お
よび10μmより広い領域で増加する傾向にある。
FIG. 15 shows the result of plotting the crack density on the element surface and the threshold current density with respect to the land width. In FIG. 15, the symbol ● indicates the crack density, and the symbol Δ indicates the threshold current density. The crack density is almost constant for all land widths, but the threshold current density tends to increase in the area smaller than 2 μm and the area larger than 10 μm.

【0141】ランド幅が2μmより狭い素子および10
μmより広い素子の断面を観察したところ、ランド部中
央近傍でボイドが発生していることが判った。また、こ
れらの素子を透過電子顕微鏡により観察したところ、ラ
ンド中央近傍に発生したボイド上部から転位が多数発生
し、横方向成長とともにその一部が、グルーブ部に侵入
していることがわかった。ランド幅によらずクラック防
止効果が得られるものの、ランド幅が2μmより狭い領
域および10μmより広い領域では、グルーブ部への転
位の侵入により発振閾値電流が増大するため、素子特性
を考慮すると、好ましいランド幅は2μm以上10μm
以下である。
A device having a land width smaller than 2 μm and 10
Observation of a cross section of the element wider than μm revealed that voids were generated near the center of the land. Observation of these devices with a transmission electron microscope revealed that a large number of dislocations were generated from the upper portion of the void generated near the center of the land, and a part of the dislocation penetrated into the groove along with the lateral growth. Although the effect of preventing cracks can be obtained irrespective of the land width, in a region where the land width is smaller than 2 μm and a region larger than 10 μm, the oscillation threshold current increases due to the intrusion of dislocations into the groove portion. Land width is 2μm or more and 10μm
It is as follows.

【0142】また、グルーブ断面形状を矩形状から順メ
サ、逆メサおよび三角形状の何れかに代えた場合でも、
低温バッファ層904の層厚に対する傾向(クラック低
減効果)は同じであった。また、サファイア基板などを
用いたヘテロエピタキシャル成長であっても同じ傾向
(クラック低減効果)を示した。p型電極を設けるリッ
ジ構造を電極ストライプ構造に置き換えた場合でも本発
明のクラック低減効果は何ら問題なく発揮される。 (実施形態10)本実施形態10では、(0001)面
GaN基板上に窒化物半導体発光素子10としてのレー
ザ素子を作製する際、最初にn型GaN層を成長させ、
所定のグルーブ幅(2μm以上20μm以下)としてラ
ンド/グルーブ構造を形成した後、低温バッファ層を介
して量子井戸活性層を含む素子構造のうち、n型GaN
層から再成長させた一例について図9および図16を参
照しながら説明する。
Further, even when the cross-sectional shape of the groove is changed from a rectangular shape to one of a forward mesa, an inverted mesa, and a triangle,
The tendency (crack reduction effect) with respect to the thickness of the low-temperature buffer layer 904 was the same. The same tendency (crack reduction effect) was exhibited even in heteroepitaxial growth using a sapphire substrate or the like. Even when the ridge structure in which the p-type electrode is provided is replaced with an electrode stripe structure, the crack reducing effect of the present invention can be exhibited without any problem. Embodiment 10 In Embodiment 10, when fabricating a laser device as the nitride semiconductor light emitting device 10 on a (0001) plane GaN substrate, first, an n-type GaN layer is grown,
After forming a land / groove structure with a predetermined groove width (2 μm or more and 20 μm or less), n-type GaN among the element structures including a quantum well active layer via a low-temperature buffer layer is used.
An example of regrowth from a layer will be described with reference to FIGS.

【0143】窒化物半導体発光素子10を構成する各層
はMOCVD法により膜成長される。素子構造は、図9
に示すように、MOCVD法によって、n型GaN基板
901上に、まず、n型GaN層902を3μm成長さ
せ、その後、周期的にランド/グルーブ構造をフォトリ
ソグラフィとエッチングによりn型GaN層902に形
成する。ランド幅を5μmに固定し、グルーブ幅を1μ
m〜25μmまで変化させた。グルーブ深さは2μmと
した。
Each layer constituting the nitride semiconductor light emitting device 10 is grown by MOCVD. The element structure is shown in FIG.
As shown in (1), an n-type GaN layer 902 is first grown on the n-type GaN substrate 901 by 3 μm by MOCVD, and then a land / groove structure is periodically formed on the n-type GaN layer 902 by photolithography and etching. Form. Land width is fixed at 5 μm, groove width is 1 μm
m to 25 μm. The groove depth was 2 μm.

【0144】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層904、n型GaN層905、In
GaN多重量子井戸活性層908からの光を閉じ込める
ためのn型AlGaNクラッド層906、活性層近傍に
光を分布させるためのn型GaN光ガイド層907、I
nGaN多重量子井戸活性層908、素子構造作製過程
で活性層の昇華防止および、p型層からの不純物拡散を
防止するためのAlGaNブロック層909、p型Ga
N光ガイド層910、p型AlGaNクラッド層91
1、p型GaN層912、p型GaNコンタクト層91
3の順で積層する。
On the land / groove structure, a low-temperature buffer layer 904 made of amorphous or polycrystalline GaN, an n-type GaN layer 905,
N-type AlGaN cladding layer 906 for confining light from GaN multiple quantum well active layer 908, n-type GaN optical guide layer 907 for distributing light near the active layer, I
nGaN multiple quantum well active layer 908, AlGaN block layer 909 for preventing sublimation of the active layer and diffusion of impurities from the p-type layer in the process of fabricating the device structure, p-type Ga
N light guide layer 910, p-type AlGaN cladding layer 91
1, p-type GaN layer 912, p-type GaN contact layer 91
The layers are stacked in the order of 3.

【0145】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline so as to absorb stress, and must have such a thickness as to transmit lattice information of the lower layer and sufficiently absorb stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0146】本実施形態10では、摂氏500度にて5
0nm成長した。最表面のp型GaN層913は横方向
への光閉じ込めのためリッジ状に加工し、絶縁膜914
を通常のフォトリソグラフィにより形成し、その上にp
型電極915を付ける。
In the tenth embodiment, 5 degrees at 500 degrees Celsius.
It grew to 0 nm. The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 914 is formed.
Is formed by ordinary photolithography, and p
The mold electrode 915 is attached.

【0147】リッジ部およびp型電極915はグルーブ
部903bの直上に位置する。
The ridge and the p-type electrode 915 are located immediately above the groove 903b.

【0148】n型電極916は基板901の裏面上に形
成する。
The n-type electrode 916 is formed on the back surface of the substrate 901.

【0149】グルーブ幅に対して素子表面のクラック密
度と閾値電流密度をプロットした結果を図16に示す。
図16において、●印はクラック密度、△印は閾値電流
密度を示している。クラック密度は全てのグルーブ幅で
ほぼ一定であるが、閾値電流密度は、グルーブ幅が2μ
mより狭い領域およびグルーブ幅が20μmより広い領
域で増加する傾向にある。グルーブ幅が2μmより狭い
素子およびグルーブ幅が20μmより広い素子の断面を
観察したところ、グルーブ部903bの中央近傍でボイ
ドが発生していることが判った。また、これら素子を透
過電子顕微鏡により観察したところ、グルーブ部903
bの中央近傍に発生したボイド上部から転位が多数発生
し、横方向成長とともにその一部が、グルーブ部903
bに広がっていることが判った。グルーブ幅によらずク
ラック防止効果が得られるものの、グルーブ幅が2μm
より狭い領域およびグルーブ幅が20μmより広い領域
では、転位の増大により発振閾値電流が増大するため、
素子特性を考慮すると、好ましいグルーブ幅は2μm以
上20μm以下である。
FIG. 16 shows the result of plotting the crack density on the element surface and the threshold current density with respect to the groove width.
In FIG. 16, the symbol ● indicates the crack density, and the symbol Δ indicates the threshold current density. The crack density is almost constant for all groove widths, but the threshold current density is 2 μm for the groove width.
It tends to increase in a region smaller than m and in a region where the groove width is larger than 20 μm. Observation of the cross sections of the element having a groove width smaller than 2 μm and the element having a groove width larger than 20 μm revealed that voids were generated near the center of the groove portion 903b. When these devices were observed with a transmission electron microscope, it was found that
A large number of dislocations are generated from the upper part of the voids generated near the center of b, and part of the dislocations grows along with the lateral growth.
b. Although a crack preventing effect can be obtained regardless of the groove width, the groove width is 2 μm.
In a narrower region and a region having a groove width larger than 20 μm, the oscillation threshold current increases due to an increase in dislocation.
In consideration of device characteristics, a preferable groove width is 2 μm or more and 20 μm or less.

【0150】また、グルーブ部903bの断面形状を矩
形状から順メサ、逆メサおよび三角形状の何れかに代え
た場合でも、低温バッファ層904の層厚に対する傾向
(クラック低減効果)は同じであった。また、サファイ
ア基板などを用いたヘテロエピタキシャル成長であって
も同じ傾向(クラック低減効果)を示した。p型電極9
15を設けるリッジ構造を電極ストライプ構造に置き換
えた場合でも本発明のクラック低減効果は何ら問題なく
発揮される。 (実施形態11)本実施形態11では、(0001)面
GaN基板上に窒化物半導体発光素子11としてのレー
ザ素子を作製する際、最初にn型GaN層を成長させ、
所定のグルーブ深さ(0.5μm以上5μm以下)にし
てランド/グルーブ構造を形成した後、低温バッファ層
を介して量子井戸活性層を含む素子構造のうち、n型G
aN層から再成長させ、リッジストライプがグルーブ部
直上に配置されるように素子化した一例について図9、
図17および図18を参照しながら説明する。
Further, even when the cross-sectional shape of the groove portion 903b is changed from a rectangular shape to one of a forward mesa, an inverted mesa, and a triangle, the tendency (crack reduction effect) with respect to the layer thickness of the low-temperature buffer layer 904 is the same. Was. The same tendency (crack reduction effect) was exhibited even in heteroepitaxial growth using a sapphire substrate or the like. p-type electrode 9
Even if the ridge structure provided with 15 is replaced with an electrode stripe structure, the crack reducing effect of the present invention can be exhibited without any problem. (Embodiment 11) In Embodiment 11, when fabricating a laser device as a nitride semiconductor light emitting device 11 on a (0001) plane GaN substrate, an n-type GaN layer is first grown,
After forming a land / groove structure with a predetermined groove depth (0.5 μm or more and 5 μm or less), among the element structures including a quantum well active layer via a low-temperature buffer layer, n-type G
FIG. 9 shows an example in which the ridge stripe is regrown from the aN layer, and the ridge stripe is arranged immediately above the groove portion.
This will be described with reference to FIGS.

【0151】窒化物半導体発光素子11を構成する各層
はMOCVD法により膜成長される。素子構造は、図9
に示すように、MOCVD法によって、n型GaN基板
901上に、まず、n型GaN層902を6.5μm成
長させ、その後、周期的にランド/グルーブ構造をフォ
トリソグラフィとエッチングによりn型GaN層902
に形成する。ランド幅を3μmに、グルーブ幅を15μ
mに固定し、グルーブ深さを0.1μm〜6μmまで変
化させた。
Each layer constituting the nitride semiconductor light emitting device 11 is grown by MOCVD. The element structure is shown in FIG.
As shown in the figure, an n-type GaN layer 902 is first grown on the n-type GaN substrate 901 by 6.5 μm by MOCVD, and then a land / groove structure is periodically formed by photolithography and etching. 902
Formed. Land width 3μm, groove width 15μ
m, and the groove depth was changed from 0.1 μm to 6 μm.

【0152】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層904、n型GaN層905、In
GaN多重量子井戸活性層908からの光を閉じ込める
ためのn型AlGaNクラッド層906、活性層近傍に
光を分布させるためのn型GaN光ガイド層907、I
nGaN多重量子井戸活性層908、素子構造作製過程
で活性層の昇華防止および、p型層からの不純物拡散を
防止するためのAlGaNブロック層909、p型Ga
N光ガイド層910、p型AlGaNクラッド層91
1、p型GaN層912、p型GaNコンタクト層91
3の順で順次積層する。
On the land / groove structure, a low-temperature buffer layer 904 made of amorphous or polycrystalline GaN, an n-type GaN layer 905,
N-type AlGaN cladding layer 906 for confining light from GaN multiple quantum well active layer 908, n-type GaN optical guide layer 907 for distributing light near the active layer, I
nGaN multiple quantum well active layer 908, AlGaN block layer 909 for preventing sublimation of the active layer and diffusion of impurities from the p-type layer in the process of fabricating the device structure, p-type Ga
N light guide layer 910, p-type AlGaN cladding layer 91
1, p-type GaN layer 912, p-type GaN contact layer 91
3 are sequentially laminated.

【0153】低温バッファ層904は、応力を吸収させ
るため、アモルファスまたは多結晶であって、下層の格
子情報を伝え十分に応力吸収する範囲の厚さでなければ
ならない。このため、摂氏450度以上摂氏700度以
下の温度で30nm以上1μmに膜成長させる必要があ
る。
The low-temperature buffer layer 904 must be amorphous or polycrystalline so as to absorb stress, and must have a thickness in a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0154】本実施形態11では、摂氏500度にて5
0nm膜成長させた。最表面のp型GaN層913は横
方向への光閉じ込めのためリッジ状に加工し、絶縁膜9
14を通常のフォトリソグラフィにより形成し、その上
にp型電極915を付ける。リッジ部およびp型電極9
15はグルーブ部903bの直上に位置する。
In the eleventh embodiment, 5 degrees at 500 degrees Celsius
A 0 nm film was grown. The outermost p-type GaN layer 913 is processed into a ridge shape to confine light in the lateral direction, and the insulating film 9 is formed.
14 is formed by ordinary photolithography, and a p-type electrode 915 is attached thereon. Ridge part and p-type electrode 9
Reference numeral 15 is located immediately above the groove portion 903b.

【0155】n型電極916は基板901の面に形成す
る。
The n-type electrode 916 is formed on the surface of the substrate 901.

【0156】グルーブ深さに対して素子表面を平坦化す
るために必要な再成長n型GaN層の厚さを図17に示
す。全てのグルーブ深さについて、素子表面を平坦化す
るために必要なn型GaN層の厚さはグルーブ深さと同
等程度以上必要であり、グルーブ深さが5μmを超える
と必要なn型GaN層の厚さがグルーブ深さ以上になる
ことが解る。
FIG. 17 shows the thickness of the regrown n-type GaN layer required to flatten the device surface with respect to the groove depth. For all groove depths, the thickness of the n-type GaN layer required to planarize the element surface is required to be equal to or greater than the groove depth, and when the groove depth exceeds 5 μm, the necessary n-type GaN layer It can be seen that the thickness is greater than the groove depth.

【0157】また、グルーブ深さと素子表面のクラック
密度および閾値電流密度をプロットした結果を図18に
示す。図18において、●印はクラック密度、△印は閾
値電流密度を示している。また、クラック密度(c
-2)の許容限界(105cm-2)を一点鎖線で示して
いる。クラック密度は5μmを超えるグルーブ深さを除
いてほぼ一定であるが、閾値電流密度は、0.5μmよ
り狭い領域および5μmより広い領域で増加する傾向に
ある。グルーブ深さが0.5μmより浅い素子の断面を
観察したところ、グルーブ部903bの中央近傍で微少
なボイドが発生していることが判った。また、透過電子
顕微鏡により観察したところ、グルーブ部903bの中
央近傍に発生したボイド上部から転位が多数発生し、横
方向成長とともにその一部がグルーブ部903bに広が
っていることが判った。5μmより深いグルーブ部90
3b上に作製した素子を光弾性測定したところ、平坦化
させるために必要な再成長n型GaN層が厚いために、
n型AlGaNクラッド層近傍で残留応力が増大し、ク
ラックが生じていることが判った。クラック密度および
素子特性を考慮すると、好ましいグルーブ深さは0.5
μm以上5μm以下である。
FIG. 18 shows the results of plotting the groove depth, the crack density on the element surface, and the threshold current density. In FIG. 18, the mark ● indicates the crack density, and the mark Δ indicates the threshold current density. The crack density (c
The permissible limit (10 5 cm −2 ) of m −2 ) is indicated by a dashed line. The crack density is almost constant except for the groove depth exceeding 5 μm, but the threshold current density tends to increase in the area smaller than 0.5 μm and the area larger than 5 μm. Observation of a cross section of the element having a groove depth of less than 0.5 μm revealed that minute voids were generated near the center of the groove portion 903b. Observation with a transmission electron microscope revealed that a large number of dislocations were generated from the upper portion of the voids generated near the center of the groove portion 903b, and a part of the dislocation spread to the groove portion 903b with lateral growth. Groove portion 90 deeper than 5 μm
When the device fabricated on 3b was subjected to photoelastic measurement, the regrown n-type GaN layer required for planarization was thick,
It was found that the residual stress increased near the n-type AlGaN cladding layer and cracks were generated. Considering the crack density and device characteristics, a preferable groove depth is 0.5
It is not less than μm and not more than 5 μm.

【0158】また、グルーブ部903bの断面形状を矩
形状から順メサ、逆メサおよび三角形状の何れかに代え
た場合でも、低温バッファ層904の層厚に対する傾向
(クラック低減効果)は同じであった。また、サファイ
ア基板などを用いたヘテロエピタキシャル成長であって
も同じ傾向(クラック低減効果)を示した。p型電極を
設けるリッジ構造を電極ストライプ構造に置き換えた場
合でも本発明のクラック低減効果は何ら問題なく発揮さ
れる。 (実施形態12)本実施形態12では、(0001)面
GaN基板上に窒化物半導体発光素子12a,12bと
してのレーザ素子を作製する際、最初にn型GaN層を
成長させ、ランド/グルーブ構造を形成した後、低温バ
ッファ層を介して、グルーブ部の少なくとも一部がボイ
ドを生じることなく凹断面となるように量子井戸活性層
を含む素子構造のうち、n型GaN層から再成長させ、
リッジストライプの配置がグルーブ幅内で異なるように
素子化した二つの例について図19および図20を参照
しながら説明する。
Further, even when the cross-sectional shape of the groove portion 903b is changed from a rectangular shape to one of a forward mesa, an inverted mesa, and a triangle, the tendency (crack reduction effect) with respect to the thickness of the low-temperature buffer layer 904 is the same. Was. The same tendency (crack reduction effect) was exhibited even in heteroepitaxial growth using a sapphire substrate or the like. Even when the ridge structure in which the p-type electrode is provided is replaced with an electrode stripe structure, the crack reducing effect of the present invention can be exhibited without any problem. (Twelfth Embodiment) In a twelfth embodiment, when fabricating laser devices as nitride semiconductor light emitting devices 12a and 12b on a (0001) plane GaN substrate, first, an n-type GaN layer is grown and a land / groove structure is formed. Is formed, through the low-temperature buffer layer, from the n-type GaN layer in the element structure including the quantum well active layer so that at least a part of the groove portion has a concave cross section without generating a void,
Two examples in which elements are arranged so that the arrangement of the ridge stripes is different within the groove width will be described with reference to FIGS.

【0159】窒化物半導体発光素子12a,12bを構
成する各層はMOCVD法により膜成長される。まず、
窒化物半導体発光素子12aの素子構造は、図19に示
すように、MOCVD法によって、n型GaN基板19
01上に、n型GaN層1902を3μm成長させ、そ
の後、周期的にランド部1903aとグルーブ部190
3bからなるランド/グルーブ構造をフォトリソグラフ
ィとエッチングによりn型GaN層1902に形成す
る。ランド幅は3μm、グルーブ幅は10μm、グルー
ブ深さは2μmである。
Each layer constituting the nitride semiconductor light emitting elements 12a and 12b is grown by MOCVD. First,
As shown in FIG. 19, the element structure of the nitride semiconductor light emitting element 12a is an n-type GaN substrate 19 formed by MOCVD.
An n-type GaN layer 1902 is grown to a thickness of 3 .mu.m on the first
A land / groove structure made of 3b is formed on the n-type GaN layer 1902 by photolithography and etching. The land width is 3 μm, the groove width is 10 μm, and the groove depth is 2 μm.

【0160】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層1904、n型GaN層1905、
InGaN多重量子井戸活性層1908からの光を閉じ
込めるためのn型AlGaNクラッド層1806、活性
層近傍に光を分布させるためのn型GaN光ガイド層1
907、InGaN多重量子井戸活性層1908、素子
構造作製過程で活性層の昇華防止および、p型層からの
不純物拡散を防止するためのAlGaNブロック層19
09、p型GaN光ガイド層1910、p型AlGaN
クラッド層1911、p型GaN層1912、p型Ga
Nコンタクト層1913の順で積層する。
On the land / groove structure, a low-temperature buffer layer 1904 made of amorphous or polycrystalline GaN, an n-type GaN layer 1905,
N-type AlGaN cladding layer 1806 for confining light from InGaN multiple quantum well active layer 1908, n-type GaN light guide layer 1 for distributing light near the active layer
907, an InGaN multiple quantum well active layer 1908, an AlGaN block layer 19 for preventing sublimation of the active layer and preventing diffusion of impurities from the p-type layer during the device structure manufacturing process.
09, p-type GaN optical guide layer 1910, p-type AlGaN
Clad layer 1911, p-type GaN layer 1912, p-type Ga
The N contact layers 1913 are stacked in this order.

【0161】低温バッファ層1904は、応力を吸収さ
せるため、アモルファスまたは多結晶であって、下層の
格子情報を伝え十分に応力吸収する範囲の厚さでなけれ
ばならない。このため、摂氏450度以上摂氏700度
以下の温度で30nm以上1μmに膜成長させる必要が
ある。
The low-temperature buffer layer 1904 must be amorphous or polycrystalline in order to absorb stress, and have a thickness within a range that transmits lattice information of the lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0162】本実施形態12では、摂氏500度にて5
0nm膜成長させた。最表面のp型GaN層1913は
横方向への光閉じ込めのためリッジ状に加工し、絶縁膜
1914を通常のフォトリソグラフィにより形成し、そ
の上に1915を付ける。リッジ部およびp型電極19
15はグルーブ部1903b上であり、断面横方向は、
意図的に凹断面の状態に埋め残した側壁に近い部分に位
置している。
In the twelfth embodiment, 5 degrees at 500 degrees Celsius
A 0 nm film was grown. The outermost p-type GaN layer 1913 is processed into a ridge shape to confine light in the lateral direction, an insulating film 1914 is formed by ordinary photolithography, and 1915 is provided thereon. Ridge part and p-type electrode 19
Reference numeral 15 denotes a groove portion 1903b.
It is located at a portion close to the side wall intentionally left buried in a concave section.

【0163】n型電極1916は基板1901の裏面上
に形成する。
The n-type electrode 1916 is formed on the back surface of the substrate 1901.

【0164】素子構造を成長させた直後に、最表面を観
察したところ、クラック密度は10 5cm-2を下まわっ
ており、応力の緩和が顕著であることが判った。素子化
工程を経て、分割した素子をステムにマウントし、レー
ザ発振させたところ、電圧4V、発振閾値電流密度1.
5kA/cm2で動作した。上記実施例4に示した素子
に対してさらに閾値電流密度が低下していることが解
る。
Immediately after growing the element structure, the top surface was observed.
It was found that the crack density was 10 Fivecm-2Below
It was found that stress relaxation was remarkable. Device
After the process, the divided elements are mounted on the stem and
When the oscillation was performed, the voltage was 4 V, the oscillation threshold current density was 1.
5kA / cmTwoWorked with. Element shown in Example 4 above
It is clear that the threshold current density is
You.

【0165】これと比較のために、リッジの形成位置
を、ランド部2003aに近い位置とした図20に示す
窒化物半導体発光素子12bとしてのレーザ素子を作製
して評価した。
For comparison, a laser device as a nitride semiconductor light emitting device 12b shown in FIG. 20 was prepared and evaluated, with the ridge formation position being closer to the land portion 2003a.

【0166】この窒化物半導体発光素子12bの素子構
造は、図20に示すように、MOCVD法によって、n
型GaN基板2001上に、まず、n型GaN層200
2を3μm膜成長させ、その後、周期的にランド部20
03aとグルーブ部2003bからなるランド/グルー
ブ構造をフォトリソグラフィとエッチングによりn型G
aN層2002に形成する。ランド幅は3μm、グルー
ブ幅は10μm、グルーブ深さは2μmである。
As shown in FIG. 20, the device structure of this nitride semiconductor light emitting device 12b is obtained by MOCVD method.
First, an n-type GaN layer 200 is formed on the n-type GaN substrate 2001.
2 is grown to a thickness of 3 μm.
The land / groove structure composed of the groove portion 2003a and the groove portion 2003b is n-type G by photolithography and etching.
An aN layer 2002 is formed. The land width is 3 μm, the groove width is 10 μm, and the groove depth is 2 μm.

【0167】ランド/グルーブ構造上には、応力を吸収
させるために、アモルファスまたは多結晶状GaNから
なる低温バッファ層2004、n型GaN層2005、
InGaN多重量子井戸活性層2008からの光を閉じ
込めるためのn型AlGaNクラッド層2006、活性
層近傍に光を分布させるためのn型GaN光ガイド層2
007、InGaN多重量子井戸活性層2008、素子
構造作製過程で活性層の昇華防止および、p型層からの
不純物拡散を防止するためのAlGaNブロック層20
09、p型GaN光ガイド層2010、p型AlGaN
クラッド層2011、p型GaN層2012、p型Ga
Nコンタクト層2013の順で順次積層する。
On the land / groove structure, a low-temperature buffer layer 2004 made of amorphous or polycrystalline GaN, an n-type GaN layer 2005,
An n-type AlGaN cladding layer 2006 for confining light from the InGaN multiple quantum well active layer 2008 and an n-type GaN light guiding layer 2 for distributing light near the active layer
007, an InGaN multiple quantum well active layer 2008, an AlGaN block layer 20 for preventing sublimation of the active layer and preventing diffusion of impurities from the p-type layer in the device structure manufacturing process.
09, p-type GaN optical guide layer 2010, p-type AlGaN
Clad layer 2011, p-type GaN layer 2012, p-type Ga
The N contact layers 2013 are sequentially stacked.

【0168】低温バッファ層2004は、応力を吸収さ
せるため、アモルファスまたは多結晶であって、下層の
格子情報を伝え十分に応力吸収する範囲の厚さでなけれ
ばならない。このため、摂氏450度以上摂氏700度
以下の温度で30nm以上1μmに膜成長させる必要が
ある。
The low-temperature buffer layer 2004 must be amorphous or polycrystalline in order to absorb stress, and have a thickness within a range that transmits lattice information of a lower layer and sufficiently absorbs stress. Therefore, it is necessary to grow the film to a thickness of 30 nm or more and 1 μm at a temperature of 450 ° C. or more and 700 ° C. or less.

【0169】本実施形態12では、摂氏500度にて5
0nm膜成長させた。最表面のp型GaN層2013は
横方向への光閉じ込めのためリッジ状に加工し、絶縁膜
2014を通常のフォトリソグラフィにより形成し、そ
の上にp電極2015を付ける。
In the twelfth embodiment, 5 degrees at 500 degrees Celsius
A 0 nm film was grown. The outermost p-type GaN layer 2013 is processed into a ridge shape to confine light in the lateral direction, an insulating film 2014 is formed by ordinary photolithography, and a p-electrode 2015 is attached thereon.

【0170】n型電極2016は基板2001の裏面に
形成する。
An n-type electrode 2016 is formed on the back surface of the substrate 2001.

【0171】このレーザ素子に通電し、発振させたとこ
ろ、電圧4V、発振閾値電流密度1.7kA/cm2
動作した。グルーブ幅内でリッジ位置の違う2素子の比
較から、図19に示す、凹断面の状態に埋め残した側壁
に近い部分にリッジを形成した素子では、側壁側に近い
領域で応力緩和がさらに顕著となり閾値電流が低下した
と考えられる。
When the laser device was energized and oscillated, the device was operated at a voltage of 4 V and an oscillation threshold current density of 1.7 kA / cm 2 . From a comparison of the two elements having different ridge positions within the groove width, as shown in FIG. 19, in the element in which the ridge is formed in a portion close to the side wall that is left buried in a concave cross-sectional state, stress relaxation is more remarkable in a region near the side wall side. It is considered that the threshold current has decreased.

【0172】また、グルーブ部1903b,2003b
の断面形状を矩形状から順メサ、逆メサおよび三角形状
の何れかに代えた場合でも、再成長層の応力緩和効果が
顕著であり、素子表面のクラック密度は105cm-2
下まわる値であった。また、n型AlGaNクラッド層
下部にn型GaNを挿入することによる横方向の光閉じ
込め効率についても、断面形状の違いによらず向上する
ことを確認した。p型電極を設けるリッジ構造を電極ス
トライプ構造に置き換えた場合でも本発明のクラック削
減効果は何ら問題なく発揮される。
Also, the groove portions 1903b, 2003b
Even when the cross-sectional shape is changed from a rectangular shape to a forward mesa, an inverted mesa, or a triangle, the stress relaxation effect of the regrown layer is remarkable, and the crack density on the element surface is less than 10 5 cm −2. Value. In addition, it was confirmed that the light confinement efficiency in the lateral direction by inserting n-type GaN under the n-type AlGaN cladding layer was improved irrespective of the difference in cross-sectional shape. Even when the ridge structure in which the p-type electrode is provided is replaced with an electrode stripe structure, the effect of reducing cracks of the present invention is exhibited without any problem.

【0173】以上により、上記実施形態1〜12によれ
ば、窒化物半導体基板またはサファイアなどの窒化物半
導体がヘテロエピタキシャル成長可能な異種基板上に作
製するレーザ素子において、まず、基板上に窒化物半導
体層を成長させ、その表面に周期的にランド/グルーブ
構造を形成し、低温バッファ層を介して再成長により素
子構造を積層することにより、基板と窒化物半導体の格
子不整合や熱膨張係数差によって素子構造中に残留する
応力を、ランド/グルーブ構造による横方向の成長と、
その上の低温バッファ層による応力吸収効果を利用して
緩和して、発生するクラックを効果的に防止し、素子化
工程での歩留りの向上を実現することができる。
As described above, according to the first to twelfth embodiments, in a laser device manufactured on a heterogeneous substrate on which a nitride semiconductor such as a nitride semiconductor substrate or sapphire can be heteroepitaxially grown, first, the nitride semiconductor is formed on the substrate. By growing a layer, periodically forming a land / groove structure on its surface, and stacking the element structure by regrowth via a low-temperature buffer layer, lattice mismatch between the substrate and the nitride semiconductor and a difference in thermal expansion coefficient The stress remaining in the device structure by the lateral growth by the land / groove structure;
Cracking can be effectively prevented by using the stress absorbing effect of the low-temperature buffer layer thereon to effectively prevent cracks from occurring, and an improvement in the yield in the element forming process can be realized.

【0174】なお、上記実施形態1〜11では、グルー
ブ部を完全に埋め込んで平坦化するように再成長した場
合について説明したが、本実施形態12で説明したよう
に、グルーブ部全体に渡って埋め込むことなく、一部に
凹部を残し、その上に活性層を含む素子構造を積層した
場合であっても、上記本発明のクラック低減効果を十分
に奏するものである。
In the first to eleventh embodiments, the case where the regrowth is performed so that the groove portion is completely buried and flattened has been described. However, as described in the twelfth embodiment, the regrowth is performed over the entire groove portion. Even in the case where a concave portion is partially left without being buried and an element structure including an active layer is laminated thereon, the above-described crack reducing effect of the present invention is sufficiently exhibited.

【0175】[0175]

【発明の効果】以上述べたように、本発明によれば、ラ
ンド/グルーブ構造上の再成長による横方向成長の効果
に、低温バッファ層による応力吸収効果を加えることに
よって、クラック密度を低減することができ、素子化工
程での歩留りの向上を図ることができる。さらに、より
効果的にクラック密度を低減するべく、ランド/グルー
ブ構造のサイズや、低温バッファ層の成長条件およびそ
の層厚を規定することができる。
As described above, according to the present invention, the crack density is reduced by adding the stress absorption effect of the low-temperature buffer layer to the lateral growth effect by regrowth on the land / groove structure. Therefore, the yield in the element forming process can be improved. Further, in order to more effectively reduce the crack density, the size of the land / groove structure, the growth condition of the low-temperature buffer layer, and the thickness thereof can be specified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の窒化物半導体発光素子の実施形態1と
してGaN基板上に作製したレーザ素子の一構成例を示
す断面図である。
FIG. 1 is a cross-sectional view showing a configuration example of a laser device manufactured on a GaN substrate as a nitride semiconductor light emitting device according to a first embodiment of the present invention.

【図2】(a)および(b)は周期的なランド/グルー
ブ構造を形成する手順を示す図、(c)〜(e)はグル
ーブ断面形状を示す図、(f)は再成長後の断面構造を
示す図である。
FIGS. 2A and 2B are diagrams showing a procedure for forming a periodic land / groove structure, FIGS. 2C to 2E are diagrams showing groove cross-sectional shapes, and FIG. 2F is a diagram after regrowth; It is a figure showing a section structure.

【図3】(a)および(b)は条件を異ならせてクラッ
クの発生状態を示した模式図である。
3 (a) and 3 (b) are schematic diagrams showing cracks generated under different conditions. FIG.

【図4】(a)〜(d)は低温バッファ層を介した再成
長におけるグルーブ内部の横方向成長を示す図、(e)
は成長時のグルーブ内部の原料濃度勾配を表す図であ
る。
FIGS. 4A to 4D are diagrams showing lateral growth inside a groove during regrowth via a low-temperature buffer layer, and FIGS.
FIG. 4 is a diagram showing a material concentration gradient inside a groove during growth.

【図5】各種試料の断面に対する応力分布図であって、
(a)はランド/グルーブ構造上に低温バッファ層を介
してAl0.1Ga0.9N層を再成長させた試料、(b)は
ランド/グルーブ構造上に低温バッファ層を介さずにn
型Al0.1Ga0.9N層を再成長させた試料、(c)はラ
ンド/グルーブ構造を形成せずに平面状のn型GaN層
上に低温バッファ層のみを介してn型Al0.1Ga0.9
層を再成長させた試料、(d)はランド/グルーブ構造
および低温バッファ層を適用せずに通常の手法で作成し
た試料の場合を示す図である。
FIG. 5 is a stress distribution diagram for a cross section of various samples,
(A) is a sample in which an Al 0.1 Ga 0.9 N layer is regrown on a land / groove structure via a low-temperature buffer layer, and (b) is n on a land / groove structure without a low-temperature buffer layer.
Type the Al 0.1 Ga 0.9 N layer, a re-grown sample, (c) it is only through the low-temperature buffer layer in a planar shape of the n-type GaN layer without forming a land / groove structure n-type Al 0.1 Ga 0.9 N
FIG. 4D is a diagram showing a sample in which a layer is regrown, and FIG. 4D shows a case of a sample prepared by an ordinary method without applying a land / groove structure and a low-temperature buffer layer.

【図6】本発明の窒化物半導体発光素子の実施形態2と
してGaN基板上に作製したレーザ素子の構成を示す断
面図である。
FIG. 6 is a cross-sectional view showing a configuration of a laser device fabricated on a GaN substrate as a second embodiment of the nitride semiconductor light emitting device of the present invention.

【図7】本発明の窒化物半導体発光素子の実施形態3と
してサファイア基板上に作製したレーザ素子の一構成例
を示す断面図である。
FIG. 7 is a cross-sectional view showing one configuration example of a laser device fabricated on a sapphire substrate as a third embodiment of the nitride semiconductor light emitting device of the present invention.

【図8】本発明の窒化物半導体発光素子における実施形
態3の変形例としてサファイア基板上に作製したレーザ
素子の他の構成例を示す断面図である。
FIG. 8 is a cross-sectional view showing another configuration example of a laser device formed on a sapphire substrate as a modification of the third embodiment in the nitride semiconductor light emitting device of the present invention.

【図9】本発明の窒化物半導体発光素子の実施形態4,
6〜11としてGaN基板上に作製したレーザ素子の一
構成例を示す断面図である。
FIG. 9 is a fourth embodiment of the nitride semiconductor light emitting device of the present invention.
It is sectional drawing which shows one structural example of the laser element produced on the GaN substrate as 6-11.

【図10】本発明の窒化物半導体発光素子の実施形態5
としてGaN基板上に作製したレーザ素子の一構成例を
示す断面図である。
FIG. 10 shows a nitride semiconductor light emitting device according to a fifth embodiment of the present invention.
FIG. 3 is a cross-sectional view showing one configuration example of a laser device fabricated on a GaN substrate.

【図11】本発明の実施形態6の窒化物半導体発光素子
における再成長時の低温バッファ層成長温度とクラック
密度および閾値電流密度との関係を示す図である。
FIG. 11 is a diagram showing a relationship between a low-temperature buffer layer growth temperature, a crack density, and a threshold current density during regrowth in the nitride semiconductor light emitting device according to the sixth embodiment of the present invention.

【図12】本発明の実施形態7の窒化物半導体発光素子
における再成長時の低温バッファ層の層厚とクラック密
度および閾値電流密度との関係を示す図である。
FIG. 12 is a diagram showing a relationship between a layer thickness of a low-temperature buffer layer, a crack density, and a threshold current density during regrowth in a nitride semiconductor light emitting device according to a seventh embodiment of the present invention.

【図13】本発明の実施形態8の窒化物半導体発光素子
における再成長時の低温バッファ層のIn組成とクラッ
ク密度および閾値電流密度との関係を示す図である。
FIG. 13 is a diagram showing the relationship between the In composition of the low-temperature buffer layer, the crack density, and the threshold current density during regrowth in the nitride semiconductor light emitting device according to the eighth embodiment of the present invention.

【図14】本発明の実施形態8の窒化物半導体発光素子
における再成長時の低温バッファ層のAl組成とクラッ
ク密度および閾値電流密度との関係を示す図である。
FIG. 14 is a diagram showing the relationship between the Al composition of the low-temperature buffer layer, the crack density, and the threshold current density during regrowth in the nitride semiconductor light emitting device according to the eighth embodiment of the present invention.

【図15】本発明の実施形態9の窒化物半導体発光素子
におけるランド幅とクラック密度および閾値電流密度と
の関係を示す図である。
FIG. 15 is a diagram showing a relationship between a land width, a crack density, and a threshold current density in a nitride semiconductor light emitting device according to a ninth embodiment of the present invention.

【図16】本発明の実施形態10の窒化物半導体発光素
子におけるグルーブ幅とクラック密度および閾値電流密
度との関係を示す図である。
FIG. 16 is a diagram showing a relationship between a groove width, a crack density, and a threshold current density in the nitride semiconductor light emitting device according to the tenth embodiment of the present invention.

【図17】本発明の実施形態11の窒化物半導体発光素
子におけるグルーブ深さと、グルーブを平坦化するに必
要な再成長層の層厚との関係を示す図である。
FIG. 17 is a diagram illustrating a relationship between a groove depth and a layer thickness of a regrown layer necessary for planarizing the groove in the nitride semiconductor light emitting device according to the eleventh embodiment of the present invention.

【図18】本発明の実施形態11の窒化物半導体発光素
子におけるグルーブ深さとクラック密度および閾値電流
密度との関係を示す図である。
FIG. 18 is a diagram showing a relationship between a groove depth, a crack density, and a threshold current density in the nitride semiconductor light emitting device according to Embodiment 11 of the present invention.

【図19】本発明の窒化物半導体発光素子の実施形態1
2としてGaN基板上に作製したレーザ素子の一構成例
を示す断面図である。
FIG. 19 is a diagram illustrating a nitride semiconductor light emitting device according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a configuration example of a laser device manufactured on a GaN substrate as No. 2.

【図20】本発明の窒化物半導体発光素子における実施
形態12の変形例としてGaN基板上に作製したレーザ
素子の他の構成例を示す断面図である。
FIG. 20 is a cross-sectional view showing another configuration example of a laser device fabricated on a GaN substrate as a modification of Embodiment 12 in the nitride semiconductor light-emitting device of the present invention.

【符号の説明】[Explanation of symbols]

1〜11,12a,12b 窒化物半導体発光素子 101,201,601,901,1001,190
1,2001 (0001)面n型GaN基板 102,202,602,703,803,902
n型GaN層 103a,603a,704a,804a,903a,
1002a ランド部 103b,603b,704b,804b,903b,
1002b グルーブ部 104,204,604,705,805,904,1
003 低温バッファ層 105,205,605,706,806,905,1
005 n型Al0. 1Ga0.9Nクラッド層 107,607,708,808,908,1007
InGaN多重量子井戸活性層 701,801 (0001)面サファイア基板 C クラック X ,Ya 等濃度線
1 to 11, 12a, 12b Nitride semiconductor light emitting device 101, 201, 601, 901, 1001, 190
1,2001 (0001) plane n-type GaN substrate 102,202,602,703,803,902
n-type GaN layers 103a, 603a, 704a, 804a, 903a,
1002a Land portions 103b, 603b, 704b, 804b, 903b,
1002b Groove section 104, 204, 604, 705, 805, 904, 1
003 Low-temperature buffer layer 105, 205, 605, 706, 806, 905, 1
005 n-type Al 0. 1 Ga 0.9 N cladding layer 107,607,708,808,908,1007
InGaN multiple quantum well active layer 701,801 (0001) plane sapphire substrate C crack X, Ya Isoconcentration line

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高倉 輝芳 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 5F045 AA04 AB14 AB18 AD08 AD09 AD10 AF02 AF09 AF13 BB13 CA12 DA53 DA55 5F073 AA11 AA13 AA74 CA07 CA17 CB02 CB05 DA05 DA23 DA24 EA23 EA29  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Teruyoshi Takakura 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka F-term (reference) 5F045 AA04 AB14 AB18 AD08 AD09 AD10 AF02 AF09 AF13 BB13 CA12 DA53 DA55 5F073 AA11 AA13 AA74 CA07 CA17 CB02 CB05 DA05 DA23 DA24 EA23 EA29

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体結晶をエピタキシャル成長
可能な基板上に一般式InxGayAl1-(x+y)N(0≦
x≦1,0≦x+y≦1)で表される窒化物半導体を複
数層積層した構造を有する窒化物半導体発光素子であっ
て、少なくとも素子の活性層と基板との間に周期的なラ
ンド/グルーブが設けられ、かつ、該ランド/グルーブ
上に低温バッファ層を介して素子構造が設けられた窒化
物半導体発光素子。
1. A general formula nitride semiconductor crystal can be epitaxially grown on the substrate In x Ga y Al 1- (x + y) N (0 ≦
a nitride semiconductor light emitting device having a structure in which a plurality of nitride semiconductors represented by x ≦ 1, 0 ≦ x + y ≦ 1) are stacked, wherein at least a periodic land / land is formed between the active layer of the device and the substrate. A nitride semiconductor light-emitting device in which a groove is provided and an element structure is provided on the land / groove via a low-temperature buffer layer.
【請求項2】 前記ランド/グルーブの方向が<11−
20>方向である請求項1記載の窒化物半導体発光素
子。
2. The land / groove direction is <11−
20. The nitride semiconductor light emitting device according to claim 1, wherein the direction is 20>.
【請求項3】 前記ランド/グルーブの方向が<1−1
00>方向である請求項1記載の窒化物半導体発光素
子。
3. The direction of the land / groove is <1-1.
2. The nitride semiconductor light-emitting device according to claim 1, wherein the direction is the direction of the nitride semiconductor light-emitting device.
【請求項4】 前記グルーブ部の断面形状が矩形、順メ
サ、逆メサおよび三角形のうちの何れかの形状である請
求項1記載の窒化物半導体発光素子。
4. The nitride semiconductor light emitting device according to claim 1, wherein a cross-sectional shape of said groove portion is any one of a rectangular shape, a normal mesa, an inverted mesa, and a triangle.
【請求項5】 前記低温バッファ層の成長温度が摂氏4
50度以上摂氏700度以下である請求項1記載の窒化
物半導体発光素子。
5. The growth temperature of the low-temperature buffer layer is 4 degrees Celsius.
2. The nitride semiconductor light emitting device according to claim 1, wherein the temperature is not less than 50 degrees and not more than 700 degrees Celsius.
【請求項6】 前記低温バッファ層の厚さが30nm以
上1μm以下である請求項1記載の窒化物半導体発光素
子。
6. The nitride semiconductor light emitting device according to claim 1, wherein said low temperature buffer layer has a thickness of 30 nm or more and 1 μm or less.
【請求項7】 前記ランド部の幅が2μm以上10μm
以下である請求項1記載の窒化物半導体発光素子。
7. The width of the land portion is 2 μm or more and 10 μm.
The nitride semiconductor light emitting device according to claim 1, wherein
【請求項8】 前記グルーブ部の幅が2μm以上20μ
m以下である請求項1記載の窒化物半導体発光素子。
8. The width of the groove portion is 2 μm or more and 20 μm.
2. The nitride semiconductor light emitting device according to claim 1, wherein m is equal to or less than m.
【請求項9】 前記グルーブ部の深さが0.5μm以上
5μm以下である請求項1記載の窒化物半導体発光素
子。
9. The nitride semiconductor light emitting device according to claim 1, wherein a depth of said groove portion is 0.5 μm or more and 5 μm or less.
【請求項10】 前記グルーブ部直上にリッジストライ
プおよび電極ストライプの何れかの一部が存在する構造
である請求項1記載の窒化物半導体発光素子。
10. The nitride semiconductor light emitting device according to claim 1, wherein said nitride semiconductor light emitting device has a structure in which any one of a ridge stripe and an electrode stripe exists right above said groove portion.
【請求項11】 前記グルーブ部を完全に平坦化せず、
その上に活性層を含む素子構造を積層した請求項1記載
の窒化物半導体発光素子。
11. The groove portion is not completely flattened,
2. The nitride semiconductor light emitting device according to claim 1, wherein an element structure including an active layer is laminated thereon.
JP2001065805A 2001-03-08 2001-03-08 Nitride semiconductor light emitting element Pending JP2002270970A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001065805A JP2002270970A (en) 2001-03-08 2001-03-08 Nitride semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001065805A JP2002270970A (en) 2001-03-08 2001-03-08 Nitride semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2002270970A true JP2002270970A (en) 2002-09-20

Family

ID=18924403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065805A Pending JP2002270970A (en) 2001-03-08 2001-03-08 Nitride semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2002270970A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032304A1 (en) * 2001-10-01 2003-04-17 Sharp Kabushiki Kaisha Optical information processor, semiconductor light-emitting device, and its manufacturing method
JP2005197347A (en) * 2004-01-05 2005-07-21 Sharp Corp Nitride semiconductor laser element and its manufacturing method
WO2006095566A1 (en) * 2005-03-09 2006-09-14 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
KR100874077B1 (en) 2003-07-11 2008-12-12 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor laser device and method of manufacturing the same
WO2022172680A1 (en) * 2021-02-10 2022-08-18 パナソニックホールディングス株式会社 Semiconductor laser element
WO2022172679A1 (en) * 2021-02-10 2022-08-18 パナソニックホールディングス株式会社 Semiconductor laser element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264901A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Epitaxial wafer, semiconductor laser element using it, and manufacture of laser element
JPH09307193A (en) * 1996-05-20 1997-11-28 Nichia Chem Ind Ltd Nitride semiconductor laser element and its manufacture
JP2000021772A (en) * 1998-06-26 2000-01-21 Sony Corp Semiconductor device and its manufacture
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2001044570A (en) * 1999-07-27 2001-02-16 Nichia Chem Ind Ltd Nitride semiconductor laser element
JP2002016321A (en) * 2000-06-30 2002-01-18 Univ Meijo Semiconductor laser and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264901A (en) * 1995-03-27 1996-10-11 Sumitomo Electric Ind Ltd Epitaxial wafer, semiconductor laser element using it, and manufacture of laser element
JPH09307193A (en) * 1996-05-20 1997-11-28 Nichia Chem Ind Ltd Nitride semiconductor laser element and its manufacture
JP2000021772A (en) * 1998-06-26 2000-01-21 Sony Corp Semiconductor device and its manufacture
JP2000106455A (en) * 1998-07-31 2000-04-11 Sharp Corp Nitride semiconductor structure, fabrication thereof and light emitting element
JP2000124500A (en) * 1998-10-15 2000-04-28 Toshiba Corp Gallium nitride semiconductor device
JP2001044570A (en) * 1999-07-27 2001-02-16 Nichia Chem Ind Ltd Nitride semiconductor laser element
JP2002016321A (en) * 2000-06-30 2002-01-18 Univ Meijo Semiconductor laser and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003032304A1 (en) * 2001-10-01 2003-04-17 Sharp Kabushiki Kaisha Optical information processor, semiconductor light-emitting device, and its manufacturing method
KR100874077B1 (en) 2003-07-11 2008-12-12 니치아 카가쿠 고교 가부시키가이샤 Nitride semiconductor laser device and method of manufacturing the same
JP2005197347A (en) * 2004-01-05 2005-07-21 Sharp Corp Nitride semiconductor laser element and its manufacturing method
JP4540347B2 (en) * 2004-01-05 2010-09-08 シャープ株式会社 Nitride semiconductor laser device and manufacturing method thereof
WO2006095566A1 (en) * 2005-03-09 2006-09-14 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
US7803648B2 (en) 2005-03-09 2010-09-28 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
DE112006000562B4 (en) * 2005-03-09 2021-02-18 Toyoda Gosei Co., Ltd. Nitride semiconductor lighting component and method for its production
WO2022172680A1 (en) * 2021-02-10 2022-08-18 パナソニックホールディングス株式会社 Semiconductor laser element
WO2022172679A1 (en) * 2021-02-10 2022-08-18 パナソニックホールディングス株式会社 Semiconductor laser element

Similar Documents

Publication Publication Date Title
JP3988018B2 (en) Crystal film, crystal substrate and semiconductor device
JP3785970B2 (en) Method for manufacturing group III nitride semiconductor device
JP3592553B2 (en) Gallium nitride based semiconductor device
JP3594826B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
US6335546B1 (en) Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
JP4288743B2 (en) Nitride semiconductor growth method
JP4005275B2 (en) Nitride semiconductor device
JP3550070B2 (en) GaN-based compound semiconductor crystal, growth method thereof and semiconductor substrate
AU2327200A (en) Nitride semiconductor device and manufacturing method thereof
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP2001313259A (en) Method for producing iii nitride based compound semiconductor substrate and semiconductor element
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP3613197B2 (en) Nitride semiconductor substrate growth method
JP2007036174A (en) Gallium nitride-based light emitting diode
JP4581478B2 (en) Manufacturing method of nitride semiconductor
JP4529215B2 (en) Nitride semiconductor growth method
JP4625998B2 (en) Nitride semiconductor laser device
JP2003124576A (en) Nitride semiconductor substrate and its growing method
JP2002270970A (en) Nitride semiconductor light emitting element
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP3642001B2 (en) Nitride semiconductor element, method for producing nitride semiconductor crystal, and nitride semiconductor substrate
JP2007134741A (en) Nitride semiconductor structure, method of producing the same, and light emitting device
JP3562478B2 (en) Method for growing nitride semiconductor and device using the same
JP3438675B2 (en) Method for growing nitride semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110127