JP2002266082A - 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法 - Google Patents

無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法

Info

Publication number
JP2002266082A
JP2002266082A JP2001062785A JP2001062785A JP2002266082A JP 2002266082 A JP2002266082 A JP 2002266082A JP 2001062785 A JP2001062785 A JP 2001062785A JP 2001062785 A JP2001062785 A JP 2001062785A JP 2002266082 A JP2002266082 A JP 2002266082A
Authority
JP
Japan
Prior art keywords
thin film
composite thin
bst
dielectric constant
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001062785A
Other languages
English (en)
Inventor
Akira Mizuno
彰 水野
Kazuo Hattori
和雄 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya Industrial Science Research Institute
Original Assignee
Nagoya Industrial Science Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya Industrial Science Research Institute filed Critical Nagoya Industrial Science Research Institute
Priority to JP2001062785A priority Critical patent/JP2002266082A/ja
Publication of JP2002266082A publication Critical patent/JP2002266082A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 無機高誘電率材料と有機材料とからなる複合
薄膜を提供すること、及びその複合薄膜を製造する方法
を提供すること。 【解決手段】 Ba1-xSrXTiO3(BST)ペレットを粉砕し、
その粉末を前処理したＳｉ基板上に付着させる。BST層
を水蒸気にあてた後に乾燥させ、その層上にポリフッ化
ビニリデン(PVDF)の粉末を付着させる。PVDF層を溶解さ
せてBST層に一体化させて複合薄膜とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無機高誘電率材料
と有機材料とからなる複合薄膜、及びその複合薄膜の製
造方法に関するものである。
【０００２】
【従来の技術】本発明者らは、従来より薄膜の製造方法
について研究開発を続けている。例えば、特開平８−３
０９２６６号には、有機薄膜、無機薄膜、及び有機物と
無機物との両方からなる複合材料の積層薄膜の製造方法
を開示している。この製造方法は、従来から知られてい
る薄膜の製造方法（抵抗加熱による真空蒸着法、電子ビ
ーム蒸着法、スパッタリング法、回転塗布法（スピンコ
ーティング法）、浸漬法（ディップコーティング法）、
電界重合法）の欠点を補って、良好な性質の薄膜を製造
する方法である。
【０００３】
【発明が解決しようとする課題】上記の公開公報中に
は、チタン酸バリウム系酸化物（BaTixOy）の薄膜の製
造方法が開示されている。このチタンとバリウムとの化
合物のうちの特定のものは、は、高誘電率材料として知
られており、例えばDRAM(dynamic random access memor
y)や超音波振動子といった電子機器材料への応用研究が
行われている。このような電子機器としてDRAMの高集積
化・大容量化のためには、より一層の薄膜化が望まれて
いるが、これまでの薄膜の製造方法によってチタン酸バ
リウム系化合物と有機物とからなる薄膜を製造すると、
積層構造とせざるを得なかったため、箔層化の点で更な
る改良の余地があった。
【０００４】本発明は、上記した事情に鑑みてなされた
ものであり、その目的は、無機高誘電率材料と有機材料
とからなる複合薄膜を提供すること、及びその複合薄膜
を製造する方法を提供することである。
【０００５】
【課題を解決するための手段】上記の課題を解決するた
めに第１の発明は、無機高誘電率材料と有機材料とから
なる複合薄膜の製造方法であって、(a)結晶化された無
機高誘電率材料を粉砕して粉体化する粉砕工程、(b)そ
の粉体を気体中に散布した状態で気体放電によって、所
定の基板上に積層させて無機層を形成する無機層形成工
程、(c)有機材料を気体中に散布した状態で気体放電に
よって、その有機材料を前記無機層上に付着させて有機
層を形成する有機層形成工程、(d)前記有機層を溶解
し、前記無機層と一体化させて複合薄膜とする複合薄膜
化工程、を経ることを特徴とする。
【０００６】第１の発明において、(b)無機層形成工程
の後、(c)有機層形成工程の前に、(e)前記無機層を水蒸
気で湿らせた後に乾燥させる加湿乾燥工程を設けること
が好ましい。この加湿乾燥工程を設けることにより、無
機層と基板との間の密着性、及び無機層を形成する粉体
間の密着性が向上する。また、(d)複合薄膜化工程の後
に、(f)前記有機層を乾燥させる乾燥工程を設けること
が好ましい。また、(d)複合薄膜化工程において、有機
層を「溶解」するとは、有機材料を液体化させて無機層
中に一体化させるために行われる処理を意味し、用いら
れる有機材料の種類によって様々な処理方法があるが、
例えば加熱処理または有機溶媒処理等が挙げられる。
【０００７】また、第２の発明は、無機高誘電率材料と
有機材料とからなる複合薄膜である。本願発明におい
て、無機高誘電率材料としては、例えば、チタン酸スト
ロンチウム・チタン酸バリウム・チタン酸バリウムスト
ロンチウム・チタン酸鉛・チタン酸ランタン・ジルコン
酸ストロンチウム・ジルコン酸バリウム・ジルコン酸バ
リウムストロンチウム・ジルコン酸鉛・ジルコン酸ラン
タン等のチタン・ジルコン系材料、ストロンチウム−ビ
スマス−タンタル(SBT）系材料、タングステンブロンズ
系材料、(La1-xSrx)MnO3、Pb(Zr1-xTix)O3(PZT) 、PbxL
a1-x(Zr1-yTiy)O3(PLZT)等の材料が含まれるが、これら
の材料に限るものではない。また、無機高誘電率材料と
して、チタン酸バリウムストロンチウム（Ba1-xSrXTiO3
(BST)）を選択した場合には、アルミナ（Al2O3）を添加
することが好ましい。なお、アルミナの添加量として
は、１モルのBSTに対して、好ましくは0.0005モル〜0.0
02モル、更に好ましくは0.0008モル〜0.0015モルがよ
い。また、有機材料としては、無機高誘電率材料からな
る無機層と一体化してバインダーとして働くものであれ
ば良く、例えば、ポリエチレン、ポリプロピレン、ポリ
スチレン、ポリ塩化ビニル、ポリイミド、ポリアミド、
フッ化樹脂、メタクリル樹脂、ポリカーボネート、ポリ
アセタール等の材料が含まれるが、これらの材料に限る
ものではない。また、有機材料として、高誘電特性を備
えているもの（例えば、ポリフッ化ビニリデン（PVD
F））を使用することにより、複合薄膜の誘電特性を向
上させることができる。また、有機材料として、高融点
を備えているもの（例えば、ポリイミドやポリアミド）
を使用することにより、複合薄膜の使用温度域を広げる
ことができる。
【０００８】
【発明の作用、および発明の効果】本願発明の製造方法
によれば、無機高誘電率材料と有機材料とが一体化され
た複合薄膜が提供される。このため、無機材料と有機材
料とが互いに積層された積層膜の場合に比べると、膜厚
を薄層化することが可能となる。また、有機材料が無機
高誘電率材料のバインダーとして働くので、強度的にも
向上した複合薄膜となる。他方、バインダーを溶解する
ことにより、複合薄膜を容易にエッチングすることがで
きるので、その成形性が向上する。
【０００９】
【発明の実施の形態】高集積化、大容量化によるDRAM(d
ynamic random access memory)の発展は、メモリセルの
微細化によって達成されてきた（加藤芳健など：応用物
理67,11(1998)1239-1248。圃尾武光など：応用物理65,1
1(1996)1106-1113）。しかしながら、DRAMの安定動作の
ためには、各素子のキヤパシター容量値は、寸法の縮小
のように低減することができない。キヤパシター容量値
は、C＝εoεsA／dで表される。ここで、εo＝8.854×1
0-14F／cm、Aは蓄積電極面積、εsとdはそれぞれ容量膜
の比誘電率と摸厚である。このキヤパシター容量値を保
持するために、従来の容量膜であるSi02やSi3N4は、そ
の膜厚を薄膜化させていったが、すでに物理的な膜厚限
界に達している。次にパラメータAの増大を図るために
容量電極構造を三次元化してきた。トレンチキヤパシタ
ーやスタックトキヤパシターなどの構造が開発された
が、従来のSiON系の容量絶縁膜とこれら三次元構造の組
み合わせでも必要とされるキヤパシター容量値を得るこ
とが困耕となった。したがって、残されたバラメータで
ある比誘電率εsを大きくすることが必要不可欠とな
る。より大きな比誘電率をもつ高誘電率材料の1つとし
て、Bal−XSrxTiO3（BST）がある。BSTは、BaTi03の高
誘電率とSrTiO3の構造上の安定性を同時に持つと予想さ
れた材料であり、BSTのバルクの比誘電率は、1500以上
（R.J.Cava et al. : Appl. Phys. Lett. 67,25(1995)3
813-3815）とも言われている。BSTは、多元系の混晶で
あるため、その組成により誘電特性は変化した。そこで
本研究では、誘電特性のより優れたBST材料の模索とし
て、BaとSrの混合地が1：1であるBa0．5Sr0． 5Ti03に、
ビスマイト（Bi2O3）あるいはアルミナ（Al2O3）を添加
したBSTペレットを作製し、その誘電特性を調べた。
【００１０】また、このような高誘電率材料をＳｉ基板
上に成膜して、MIS（metal-insulator-semiconductor)
構造を形成する場合、熱処理を用いた成膜方法では、Si
と絶縁膜の間にSi酸化膜が発生し、誘電特性の低下や界
面特性の低下の原因（Ju Cheol Shin et al. : J. App
l. Phys. 86,1(1999)506-513）となる。そこで本研究で
は、熱処理を行わずに成膜できるコロナ放電を用いた独
自の薄膜作製方法により、PVDF-BST複合薄膜をp-Si（10
0）基板上に作製した。この複合薄膜は、コロナ放電の
集塵作用を利用してＳｉ基板上にBST層を形成し、圧電
性ポリマーであるポリフッ化ビニリデン（PVDF）で、そ
のBST層を固定させたものである。この薄膜作製方法で
は、コロナ放電によって生じた電界によって、散布され
た粉末が非常に効率よく基板表面に収集され、基板面に
入る電界の均一性に基づいて粉末が均一に基板面に付着
した。この粉末の付着の均一性が最終的な薄膜の平坦性
をほとんど決定付けている。したがって、針状電極と基
板間の電界分布が基板表面近くで均一になるように、針
状電極と基板との空間的配置を一度設定しさえすれば良
い。この設定は、それほど困難ではなく、基板上に粉末
を付着させるプロセスとしては、制御しやすいプロセス
といえる。また、PVDFのような成膜時にフッ素や水素が
脱離しやすい材料でも、この方法では組成のずれのない
薄膜が得られる。作製した試料の特性評価として、C-V
特性、G-V特性、比誘電率、損失係数、Terman法により
求めた界面準位密度について調べた。
【００１１】次に、本発明の好適な実施例について、図
面および表を参照しつつ説明するが、本発明の技術的範
囲は、これらの実施例によって限定されるものではな
く、要旨を変更することなく種々に変更して実施するこ
とができる。その他、本発明の技術的範囲は、均等の範
囲にまで及ぶものである。
【００１２】＜実施例１：BSTペレットの作製プロセス
＞誘電特性のより優れたBST材料を模索するために、三
種類のBSTペレット（すなわち、無添加のBSTペレット、
ビスマイト（Bi2O3）を添加したBSTペレット、及びアル
ミナ（Al2O3）を添加したBSTペレットである。なお、そ
れぞれの形状は、直径10mm〜13mm、厚さ0．7mm〜1．3mm
である。）をそれぞれ製造した。各BSTペレットの作製
におけるプロセスについて、以下に詳述する。BSTペレ
ットの作製プロセスのフローチャートを図１に示した。
【００１３】＜実施例１−１：秤量＞Bal−XSrxTiO3（B
ST）は、炭酸バリウム（BaCO3）、炭酸ストロンチウム
（SrCO3）、酸化チタン（TiO2）の粉末を十分に固相反
応させることで生成した。その反応式は、「（１−Ｘ）
BaCO3＋XSrCO3+TiO2 → Bal−XSrxTiO3+CO2↑」であ
る。また、この反応は、Ba2+、Sr2+の一方拡散により進
行する（岩崎弘通など：セラミック合成入門、アグネ技
術センター（1992））ため、TiO2の粒子が微細なほう
が、反応が進行しやすい。このため、TiO2粉末は、秤量
前にボールミルを用いて粉砕しておいた。
【００１４】まず、BSTペレットの基準データとして、
無添加のBSTペレットを作製した。BaとSrの混合比は、
1：1（Ｘ＝0.5）とした。この混合比を選均した理由
は、本発明者らの研究結果において、添加物を加えてい
ないBSTペレットの中で損失係数が最も小さい値を示し
たからである。次に、ビスマイト（Bi2O3）あるいはア
ルミナ（Al2O3）を添加したBSTペレットを作製した。こ
れらの添加物を選択した理由は、チタン酸ストロンチウ
ム（SrTiO3）にBi2O3あるいはAl2O3を添加したものは、
比誘電率が少し低くなるものの、損失係数が著しく小さ
いという実用例（曽我直弘：新版初級セラミックス学、
アグネ承風社（1992）。中島紀華：修士学位論文（199
7））があり、BSTにもこの傾向が現れるのではないかと
考えたためである。Bi2O3の添加量としては、BSTの1mol
に対して、Bi2O3を0.001mol〜0.005molとした。また、A
l2O3の添加量としては、BSTの1molに対して、Al2O3を
0．000568mol〜0.00284molとした。ただし、Al2O3の出
発材料は、硝酸アルミニウム水和物Al（NO3）3・9H2Oを
用いた。各材料の分子量、純度および製造元を表１に示
した。
【００１５】
【表１】
【００１６】＜実施例１−２：プレス成型＞プレス成型
に用いた治具の構成を図２に示した。治具には、上下に
貫通する円形状の穴２を設けた型枠１と、スペーサー３
と、上下一対のステンレス板４、５とが設けられてい
る。また、下端部には土台６が配置されており、この土
台６と上端のパンチ７との間で加圧を行う。なお、パン
チ７の下面側および、下部ステンレス板５の上面側に
は、薬包紙８を設けておく。まず、これらの治具を次の
手順で洗浄した。耐水ペーパー等で研磨した。特にBS
Tペレット材料に壊する面は鏡面仕上げをして凹凸を無
くし、トリクロロエタンで超音波洗浄し、メタノー
ルで超音波洗浄し、更にアセトンで超音波洗浄した後
に、スピナーで乾燥させた。
【００１７】次にドラフターの中でメノー製乳鉢を用い
て秤量した各材料をよく混合した。これらの粉末を以下
の手順でペレット状にプレス成型した。型枠１の穴２
の中に粉末を均一に詰め、その粉末をパンチ７でゆっ
くり回しながら押さえ込み、へこんだ部分に再び粉末を
詰めた。更に、人力で粉末がへこまなくなるまで、
の工程を繰り返した。次に、加圧器（図示せず）で60
kgf／cm2の圧力を加え、型枠１と下部ステンレス板５
との間にスペーサー３を挿入し、加圧器でゆっくり圧力
を加え、試料を型枠１から押し出した。次に、押し出
した試料を上下のステンレス板４、５ではさみ、加圧器
で300kgf/cm2の圧力まで上げた。このとき、加圧は、小
刻みにゆっくり行い、300kgf／cm2の圧力に達したら、
粒子間の空気抜きを行うために、その圧力を保ちつつ20
〜30秒待った。次に、試料内部の上下で粉末の密度差
を軽減するために、試料を裏返しにして、上記を行っ
た。最後に、洗浄された筆で、加圧されていない部分
の粉末を取り除き、ペレットの形を整えた。
【００１８】＜実施例１−３：焼成＞試料を酸素雰囲気
中で熱処理することにより、固相反応させて、BSTを生
成した。以下には、熱処理の手順を示した。また、熱処
理装置を図3に示した。電気炉１０の内部には、石英管
１４が設けられており、その石英管１４の内部空間に
は、石英ボード１１と石英ガラス板１２とが設けられて
いる。試料１３は、石英ガラス板１２の上面に載置する
ようになっている。石英管１４の両端には、一対のフラ
ンジ１６が設けられており、各フランジ１６には管１
７、１８が通されている。このうち、図示右側の管１７
の一端部には、酸素ボンベ１５が設けられており、石英
管１４の内部に酸素が給気されるようになっている。ま
た、図示左側の管１８は、排気管である。さらに、管１
８が設けられているフランジ１６には、熱電対１９が備
えられ、石英管１４内部の温度が測定可能となってい
る。
【００１９】まず、石英ボート１１の上に石英ガラス
板１２を置き、その上に試料１３を乗せた。この石英ガ
ラス板１２は、熱処理による試料１３の反りを軽減させ
るためのものである。次に、試料１３を乗せた石英ボ
ード１１を石英管１４中央に置き、石英管１４両端をフ
ランジ１６で塞いだ。このとき、石英管１４とフランジ
１６をきっちり垂直に設置し、酸素の漏れがないように
注意した。次に、石英管１４内に10分間、酸素を通
し、石英管１４内を酸素で十分に置換した。更に、電
気炉１０によって、石英管１４内部を酸素雰囲気中で、
室温から1100℃まで20℃／minの温度変化で温度を上昇
させた。試料周囲温度は、熱電対（クロメルアルメル）
１９により測定した。次に、温度を1100℃のまま一定
に保ちながら、酸素雰囲気中で10時間熱処理を行った。
最後に、酸素奉囲気中で、1100℃から室温まで10℃／
minの温度変化で温度を下降させた。なお、石英管１
４、石英ボート１１等は、石英管洗浄液（フッ化水素
酸：硝酸：純水＝1：1：20）でつけおき洗浄を行った。
【００２０】＜実施例１−４：再プレス成型・再焼成＞
一度焼成した試料を粉砕・混合・プレス成型して、再び
焼成することで、試料内部にまだ残っている未反応粒子
の分布が均一になり、固相反応が促進されることが知ら
れている（岩崎弘通など：セラミック合成入門、アグネ
技術センター（1992））。このため、再プレス成型した
試料を純酸素雰囲気中で1100℃、のべ30時間の熱処理を
行い、十分に固相反応させた。
【００２１】＜実施例１−５：研磨＞試料表面と電極と
の密着性を良くするため及び、正確な比誘電率を求める
ためにも、試料表面に鏡面仕上げを施した。研磨方法と
しては、ラッピングシート（表２）を純水で湿らせ、試
料を滑らせるように丁寧に研磨した。砥粒の粒度を徐々
に小さくしていき、試料表面を鏡面仕上げにした。研磨
後、試料表面を表面活性剤（市販の洗剤）を用いて洗浄
し、純水でよくすすぎ、最後に、純窒素雰囲気中で十分
に乾燥させた。
【００２２】
【表２】
【００２３】＜実施例１−６：電極形成＞作製したBST
ペレットの誘電特性を測定するために、ペレットの両面
に電極として、アルミニウム（Al）を蒸着した。これ
は、アルミニウムが真空蒸着で伝導性の良い膜を形成で
きるからである。蒸着装置は、小型高真空蒸着装置：Ｖ
ＰＣー260S（真空機工株式会社製）を使用した。前準備
として、アルミニウムおよび蒸着用マスクを洗浄した。
濃度6％に薄めた塩酸とアセトンでそれぞれ、5分間、超
音波洗浄した。タングステン製のボートにAl（20mｇ）
を乗せ、ボートから試料までの高さを5cｍとした。真空
度が3×10-6Torr以下になったところで、電流を110A、6
0秒間流し、蒸着した。ペレットの一面側には、直径8mm
のAl電極を形成し、他面側には、直径1mmのAl電極を形
成した。なお、実験で使用したビーカー等は、ビーカー
洗浄液（過酸化水素水：アンモニア水：純水＝1：1：1
0）でつけおき洗浄した。
【００２４】＜実施例１−７：X線回折解析＞Ｘ繰回折
装置（理学電機：RINT2500VHF型）を使用して、今回作
製した無添加のBSTペレットの結晶構造を調べた。X線回
折のピークサーチ結果を表３に示した。また、X線回折
パターンを図4に示した。結晶構造の同定には、X繰回折
装置の二次検察と参考文献（N. Ichinose, T. Ogiwara
: Jpn. J. Appl. Phys. 34,1-9B(1995)5198-5201。T.
Hayashi, T. Tanaka : Jpn. J. Appl. Phys. 34,1-9B(1
995)5100-5104。N. Sugii, K. Takagi : Thin Solid Fi
lms 323(1998)63-67）のデータとを用いた。これより、
今回作製したBSTペレットは、Ba1-xSrxTiO3（Ｘ＝0.5）
であることが確認された。
【００２５】
【表３】
【００２６】＜実施例２：BSTペレットの誘電特性＞作
製したBSTペレットの比誘電率（εs）と損失係数（D）
を測定し、添加物によるBSTペレットの誘電特性の変化
を調べた。
【００２７】＜実施例２−１：測定方法＞測定用プレー
トにBSTペレットの直径8mmのAl電極を下にして銀ペース
トで固定させた。次に、直径1mmのAl電極上に測定端子
の銅線を銀ペーストで固定させた。銀ペーストを十分に
乾燥させた後、真鍮のチヤンバーの中に設置した。測定
装置をウォーミングアップさせた後、ロータリーポンプ
で真鍮のチヤンバー内を荒引きしながら、シールドルー
ム（室温）で測定を行った。測定は、０バイアスにおい
て、信号周波数が100Hzから1MHzに対する容量とコンダ
クタンスを測定した。それぞれ５回の平均をとって、平
均容量・C、平均コンダクタンス・Gとした。測定装置
は、YHP4274A MULTI-FREQUENCY LCR METER（100Hz・100
kHz）及び、KEITHLEY 590CV ANALYZER（1MHz）を用い
た。また、マイクロメータ（Mitutoyo製）で各試料の厚
さ・dを測定した。
【００２８】そして、BSTペレットの比誘電率・εsと損
失係数・Dとを次の式から求めた。比誘電率を求める式
は、εs＝dC/（εo・S）である。なお、式中 dはBSTペ
レットの厚さ[m]、εoは真空の誘電率（＝8.854×10-12
[F/m]）、Cは平均容量[F]、Sは電極（直径1mm）の面積
（＝7．854×10-7[m2]）である。また、損失係数を求め
る式は、D= G/(2πfC)である。なお式中Gは平均コンダ
クタンス[S]、Cは平均容量[F]、fは周波数[Hz]である。
【００２９】＜実施例２−２：測定結果と考察＞まず、
無添加のBa0.5Sr0.5TiO3ペレットの比誘電率・εsと損
失係数・Dとを表４及び図5に示した。
【００３０】
【表４】
【００３１】100Hzのときに、εsは、2405.2、Dは、0.0
301であり、1MHzのときに、εsは、2294.3、Dは、0.004
32であった。εsもDも、測定範囲内においては、周波数
の増加とともに減少する傾向が見られた。次に、ビスマ
イト（Bi2O3）添加によるBSTペレットの比誘電率と損失
係数の周波数特性を表５、図６及び図７に示した。
【００３２】
【表５】
【００３３】Bi2O3の増加により、BSTペレットの比誘電
率は単調に低下した。同様に損失係数の変化も、Bi2O3
の増加により、単調に大きくなった。したがって、Bi2O
3の添加では、BSTペレットの誘電特性の改善が見られ
ず、期待した効果は得られなかった。次に、アルマイト
（Al2O3）添加のBSTペレットの比誘電率と損失係数の周
波数特性を表６，図８及び図９に示した。Al2O3の添加
により、比誘電率は増加し、さらに添加量を増やすと、
比誘電率は低下した。損失係数も同様に、Al2O3の添加
により小さくなり、更に添加量を増やすと、損失係数は
大きくなった。以上の結果により、BSTの1molに対し
て、Al2O3を約0.001mol添加したときに、比誘電率は最
も増加し、損失係数は最も小さくなることが判明した。
このことから、適切な量のAl2O3を添加することで、BST
ペレットの誘電特性が改善されることがわかった。
【００３４】
【表６】
【００３５】以上の結果より、Ba0.5Sr0.5Ti03（BST）
ペレットに適切な量のAl2O3を添加することにより、無
添加のBSTペレットに比べ、比誘電率は高くなり、損失
係数は小さくなることがわかった。BSTは多結晶構造な
ので、結晶粒界に起因する誘電損失が存在する。そこ
で、A12O3を添加して焼成すると、A12O3がその粒界を埋
め、損失を抑える働きをすると考えられた。また、A12O
3が粒界を埋めることで、結晶性も良くなるため、比誘
電率も増加し、損失係数も小さくなったと考えられた。
しかし、A12O3を添加しすぎると、粒界の乱れや粒界に
歪が生じるため、結晶性も悪くなり、誘電特性は、低下
すると考えた。
【００３６】また、Bi2O3添加では、A12O3添加のような
BSTペレットの誘電特性の改善が見られなかった。その
理由としては、SrTi03にBi2O3を添加した場合には、比
誘電率がやや低下するものの、損失係数が著しく小さく
なるという例（曽我直弘：新版初級セラミックス学、ア
グネ承風社（1992））があることから、単純にBi2O3とB
STとの物性的な相性が悪いということが、考えられる。
一方、上記で述べたように、添加したA12O3やBi2O3がBS
Tの粒界に入り込むことを考えると、結晶中のイオンの
大きさが、A13+よりもBi3+の方が大きいことが起因して
いると考えられる。なぜなら、粒界に大きいイオンが入
り込むと、歪が生じやすくなると考えるからである。
【００３７】＜実施例３：PVDF-BST複合薄膜を絶縁層と
したSi-MIS構造の作製＞アルミナを添加したBST材料を
用いた薄膜の特性評価を行うために、PVDF-BSTの複合薄
膜を絶縁層としたSi-MIS構造の試料を作製した。次に、
Al/PVDF-BST/SiMIS構造の作製における各プロセスにつ
いて説明する。MIS構造の作製プロセスのフローチャー
トを図１０に示した。
【００３８】＜実施例３−１：BSTペレットの粉砕＞ま
ず、作製したBSTペレットをメノー製の乳鉢を用いて、
ある程度の大きさまで砕き、粉末とした。そして、遊星
式ボールミル（Planetary Micro Mill : FRITSCH製）
を用いて、BST粉末を粒径1μm以下まで粉砕した。この
装置は、ボールが乳鉢の内壁にぶつかるときの衝撃で粉
末を粉砕するものである。また、この装置は、ボールを
回転させると同時に、乳鉢をボールに対して逆方向に回
転させることで、粉末の粉砕効率を高めている。メノー
製の容器（容積：25ｍl）の中にメノー製のボール（直
径10mm）を7個入れ、これらのボールの上にBST粉末を入
れた。容器にふたをして、ボールミルに設置し、回転さ
せた。ボールミルの回転数を300rpmとして、１時間運転
させ、その後、３０分間停止させる行程を繰り返した。
粉末の粒径が1μm以下になるには、ボールミルの運転時
間がのペ600時間以上かかった．なお、ある軽度回転さ
せると、粉末が容器の側壁に押しつぶされて付着するの
で、側壁に囲まった粉末を定期的に崩す操作を行った。
【００３９】＜実施例３−２：Ｓｉ基板の前処理＞Ｓｉ
基板の前処理行程を以下にようにして行った。すなわ
ち、Siウェハをガラス切りで約1cm角に切り出し、
1，1，1−トリクロロエタン、アセトン、メタノールの
順で、それぞれ５分間の超音波洗浄をした（有機洗浄工
程）。その後、超純水（１８ＭΩｃｍ以上）でオーバー
フローした。次に、フッ化水素酸：硝酸：超純水＝
3：5：20の割合で混合したエッチング液で2分間の超音
波洗浄をした（エッチング工程）。その後、超純水でオ
ーバーフローし、スピナーで乾燥させた。次に、Ｓｉ
基板の裏面に、オーミック電極（直径８mm）として、Al
を蒸着（＜実施例１−６：電極形成＞と同様にして行っ
た）した。その後、オーミックコンタクトをとるため
に、アニーリング処理を施す。図３に示す熱処理装置を
用いて、窒素雰囲気中で、350℃、30分間の熱処理を行
った。温度の昇降変化は、どちらも20℃／minとした。
最後に、Ｓｉ基板の表面だけを再びエッチングした。表
７には、Siウエハの仕様を示した。
【００４０】
【表７】
【００４１】＜実施例３−３：コロナ放電を利用したBS
T粉末の基板上への付着＞以下にコロナ放電を利用し
て、Ｓｉ基板上にBST粉末を付着させる手順を示した。
なお、粉末付着装置を図１１に示した。この装置は、下
部に錐面が形成された円筒状の装置本体２０を有し、こ
の装置本体２０内に、針状電極２１、Ｓｉ基板２２、マ
スク２３が固定されており、装置本体２０内は、大気圧
の清浄気雰囲気としてある。針状電極２１としては真ち
ゅう棒の先端を針状にしたものを用い、Ｓｉ基板２２と
してはガラス平板、マスク２３として直径約１ｃｍの孔
２４をくり抜いた塩化ビニルの平板を用いている（な
お、図中装置本体２０の右側に示したマスク２３は、装
置本体２０内のマスク２３を平面側から見たものであ
り、装置本体２０内のものと同一である。）。Ｓｉ基板
２２は、マスク２３の孔２４を裏面から塞ぐように取り
付けられている。
【００４２】原料粉末２５は、装置本体２０の最下部に
形成された収容部２６に入れられており、収容部２６に
通じる通路上のゴム球２７を圧縮することにより、窒素
ガスと共に収容部２６を介して装置本体２０内に送り込
むことができる。
【００４３】操作方法について説明すると、次のようで
ある。まず、Ｓｉ基板２２をマイナスの平板電極３０
上にセットして、その上に絶縁性のマスク２３（直径約
8mmの穴２４がくりぬいてある。）をかぶせて固定し
た。次に、容器２０内に水分があると粉末が均一に付
着しないため、容器２０内をアセトンで拭いて水分をと
り、その後、容器２０内に窒素を通して十分に乾燥させ
た。次に、ミリポア製のメンブレンフィルター（孔径
1μm）をビニールチューブ（図示せず）の先端に貼りつ
けた。このフィルターによって、容器２０内に粒径が1
μmより小さい粉末だけが散布されるようにした。次
に、図１１に示すようにして、BST粉末２５を５ｍｇ
入れた。次に、ゴム球２７を圧縮して、窒素ガスを装
置内に送り込んだ。送り込まれた窒素ガスと粉末２５
は、フィルター２８を通って、針状電極２１とＳｉ基板
２２との間に散布される。次に、直流電源２９によっ
て、針状電極２１とＳｉ基板２２との間に平均電界：２
〜５kV/cmを印加して、コロナ放電を生じさせ、散布さ
れた粉末２５をＳｉ基板２２に収集し、付着させた。上
記〜の操作を２〜３回繰り返すことにより、Ｓｉ基
板２２上にBST粉末２５を直径８ｍｍの円の形に均一に
付着させることができた。BST粉末２５の付着状態は、
そのつど、顕微鏡で確認した。
【００４４】＜実施例３−４：水蒸気によるBST層の形
成＞水蒸気によるBST層の形成方法を図１２に示した。
上端に開口を備えた装置本体３２の上部にはシリコン製
の蓋体３７が組み付けられることにより、密封状態とで
きるようになっている。装置本体３２の内部には純水３
３（約１０ｍｌ）が入れられている。粉末を付着させた
基板２２は、純水３３に直接に接触しないように、装置
本体３２において中空位置となるように、試料台３１に
載置することができる。また、装置本体３２の下面側に
は、電熱器３４が設けられており、純水１３を加熱する
ことができる。この装置により、ＢＳＴ粉末２５の表面
に水蒸気を約１分間、当てた。また、図１２（２）で
は、装置本体３２の純水３３を取り除き、下敷き用Ｓｉ
基板３８の上面に基板２２（水蒸気で湿らせたもの）を
載置した状態で装置本体３２内に入れた。蓋体３７に
は、給気用の管路３５と排気用の管路３６とが設けられ
ている。管路３６を開放した状態で給気管路３５から窒
素ガスを供給することにより、ＢＳＴ粉末２５を乾燥さ
せた。この処理は、Ｓｉ基板２２とBST粉末２５、更に
は粉末間の密着性を良くするために行った。
【００４５】＜実施例３−５：PVDF粉末のBSＴ層上への
付着＞BST粉末の基板上への付着（上記＜実施例３−
３：コロナ放電を利用したBST粉末の基板上への付着＞
を参照）と同様にして、コロナ放電を利用して、PVDF粉
末をBST層に付着させた。
【００４６】＜実施例３−６：N、N−ジメチルホルムア
ミド蒸気反応＞溶媒であるN，N−ジメチルホルムアミド
蒸気を用いて、BST層上のPVDF粉末を反応させ、PVDFをB
ST層中に溶かし込んで、BST膜をＳｉ基板上に固定させ
た。溶媒蒸気でPVDF粉末を反応させる方法は、図１２
（＜実施例３−４：水蒸気によるBST層の形成＞を参
照）と同じであり、純水をN，N−ジメチルホルムアミド
に変更しただけである。溶媒蒸気中で約5分間反応させ
て、その後、窒素雰囲気中で基板全体を乾燥させた。PV
DFの反応状態を顕微鏡で確認し、成膜できるまで溶媒蒸
気反応を繰り返した。こうして、PVDF-BST複合薄膜の作
製が完了する。なお、PVDFは、蒸着法などで成膜する
と、フッ素や水素が分解しやすい材料であることが知ら
れている。しかしながら、このコロナ放電を利用した製
膜方法で作製したPVDF薄膜の赤外線吸収スペクトルは、
PVDFの標準スペクトルと一致することから、得られたPV
DF膜は、原料粉末と組成が同じであると言える。
【００４７】＜実施例３−７：ゲート電極の形成＞PVDF
-BST複合薄膜表面にゲート電極（直怪1mm）として、Al
を蒸着（＜実施例１−６：電極形成＞を参照）した。以
上のプロセスによってAl/PVDF-BST/p-SiのMIS構造が完
成した。図１３には、完成したMIS構造の模式図を示し
た。p-Si基板４０の上面側には、PVDF-BST複合薄膜４１
が形成されており、その複合薄膜４１の上面にはAl電極
４２（ゲート電極）が設けられている。また、p-Si基板
４０の下面側には、Ａｌ電極４３（オーミック電極）が
設けられている。今回作製したPVDF-BST複合薄膜４１の
膜厚は、針触段差計により測定したところ、250±10nm
であった。また、今回の実験で作製した試料は、実際に
は図１４に示すようにPVDF―BST複合薄膜４１の上に、A
lゲート電極４２が複数個のったものである。
【００４８】＜実施例４：PVDF-BST複合薄膜を絶縁層と
したSi−MIS溝造の電気的特性＞作製したAl/PVDF-BST/p
-SiのMIS樺造の電気的特性（S.M.Sze,"Physics of Semi
conductor Devices", John Wily & Sons(1981)。河東田
隆：半導体評価技術、産業図書（1989））を評価する
パラメータとして、100Hz〜1MHzにおけるＣ-V特性、G-V
特性を測定し、絶縁層の比誘電率、損失係数を求めた。
また、絶縁層と半導体界面との特性として、Terman法に
より界面準位密度を求めた。
【００４９】＜実施例４−１：1MHzにおけるMIS構造のC
-V特性、G-V特性＞銀ペーストを用いて、試料のオーミ
ック電極を下にして、測定用プレートに固定させた。次
に、ゲート電極上に測定端子の銅線を銀ペーストで固定
させた。ここで、電圧の基準は、半導体側とした。銀ペ
ーストを十分に乾燥させた後、測定用プレートを真鍮の
チヤンバーの中に設置した。測定装置をウォーミングア
ップさせた後、ロータリーポンプで真鍮のチヤンバー内
を荒引きしながら、シールドルーム（室温）内で測定を
行った。測定は、信号周波数が1MHzにおいて、バイアス
を変化させて、容量・Cとコンダクタンス・Ｇを測定し
た。バイアスのかけ方は、0Vから＋2V、＋2Vから−4Vま
でかけ、ヒステリシスを測定するために−4Ｖから＋2V
まで戻し、再び＋2Vから0Vに戻す手順とした。この測定
に用いた測定装置とその設定を表８に示した。
【００５０】
【表８】
【００５１】測定により得られた1MHzにおけるMIS構造
のC-V特性、G-V特性を表９，図１５及び図１６に示し
た。
【００５２】
【表９】
【００５３】図１５のC-V曲線によれば、本実施形態のM
IS構造は、反転領域において容量が小さく、蓄積領域に
おいて大きな容量が現れた後、飽和した。これは、高周
波におけるMIS構造特有の性質である。得られたC-V曲線
より、絶縁膜容量は3.341nFであった。ここで、絶縁膜
容量は、＋４Ｖのときの容量値とした。また、ヒステリ
シスは、0.1Ｖ以下と小さい値を示し、イオンドリフト
型であった。したがって、作製されたMIS構造の絶縁層
の容量の値は、電圧の変化に対して良い再現性を持つこ
とがわかった。また、C-V曲線の立ち上がりが急峻なこ
とから、界面準位も良好であると考えられた。空乏層領
域が−側にシフトしているのは、Na+イオン等の可動イ
オンによるものと考えられた。また、図１６のG-V曲線
によれば、空乏層領域において、大きなピーク点が現れ
ないことから、信号周波数１MHzでは、界面準位がほと
んど応答しないことが考えられた。
【００５４】＜実施例４−２：100Hz〜1kHzにおけるMIS
構造のC-V特性、G-V特性＞測定は、試料を測定用プレー
トに設置（＜実施例４−１：1MHzにおけるMIS構造のC-V
特性、G-V特性＞を参照）し、信号周波数が100Hz〜100k
Hzにおいて、バイアスを変化させて、容量・Cとコンダ
クタンス・Gを測定した。バイアスのかけ方は、＋1Vか
ら−4Vとした。この測定に用いた測定装置とその設定を
表１０に示した。
【００５５】
【表１０】
【００５６】測定で得られた100Hｚ〜100kHzにおけるMI
S構造のC-V特性、G-V特性を表１１〜表１３、図１７及
び図１８に示した。
【００５７】
【表１１】
【００５８】
【表１２】
【００５９】
【表１３】
【００６０】図１７に示すC-V特性から、全ての周波数
において、蓄積領域から反転領域にかけて典型的なp型
Ｓｉ基板を用いたMIS構造の特性を示した。つまり、周
波数が高くなるにつれて、反転電荷が交流電圧に追従で
きなくなり、反転領域での容量が減少した。また、蓄積
領域では、著しい周波数分散が生じていた。周波数分散
を次式、つまり「周波数分散＝（１−Ｃmin／Ｃmax）ｘ
１００」により求めた。式中、Cminは、1MＨｚにおける
絶縁膜容量（＝3.341nF）であり、Cmaxは、100Hzにおけ
る絶縁膜容量（＝5.217ｎF）である。これより、周波数
分散は、約36％となった。また、図１８のG-V特性よ
り、MIS構造では、各周波数において、−0．9V付近でコ
ンダクタンスのピークが現れた。これは、−０．９V付
近でのバイアス領域において、応答する界面準位が多い
ためと考えられた。また、周波数が1kHz以下になると、
−0．1V付近でもコンダクタンスのピークが現れた。こ
れは、周波数が低くなることにより、−0．1V付近のバ
イアス領域において、応答する界面準位が多いためと考
えられた。
【００６１】図１６に示す1MHzのG-V特性グラフでは、1
00Hz〜100kHzで現れるようなピークが現れないが、これ
は、100Hz〜100kHzでは応答していた界面準位が1MHzで
は、応答しないためであると考えられた。また、各周波
数において、−0．5V付近でＧが極小値を示した後、再
びコンダクタンスが増加しているが、これは、直径1mm
のゲート電極の真下にあるSiの表面近傍での横方向から
のキャリアの流れ込みによるものと考えられた。
【００６２】＜実施例４−３：PVDF-BST複合薄膜の誘電
特性＞100Hz〜1MHzにおけるPVDF-BST複合薄膜の誘電特
性データ（容量、コンダクタンス、比誘電率及び損失係
数）を表１４に、また、周波数と比誘電率・εsのグラ
フ、及び周波数と損失係数・Dのグラフを図１９に示し
た。
【００６３】
【表１４】
【００６４】比誘電率と損失係数は、次のようにして求
めた。なお、絶縁容量・Cとコンダクタンス・Gは、各周
波数のC-V特性とG-V特性の−4Vの値を用いた。比誘電率
は、εs＝dC/(εo・Ｓ)に従って求めた。なお、式中dは
絶縁層の膜厚（= 250[nm]）、εoは真空の誘電率（＝8.
854×10-12[F/m]）、Ｃは絶縁膜容量[F]、Sは電極（直
径1mm）の面積（＝7.854×10-7[m2]）である。また、損
失係数は、Ｄ=Ｇ／（2πｆＣ）に従って求めた。なお、
式中Ｇはコンダクタンス[S]、Ｃは絶縁膜容量[F]、fは
周波数[Hz]である。
【００６５】図１９に示すように、PVDF-BST複合薄膜の
比誘電率は、εs＝120（1MHz）〜188（100Hz）であり、
周波数が高くなるに従い減少した。また、複合薄膜の損
失係数は、D＝0.0082（20kHz）〜0.0564（1MHz）であっ
た。損失係数の周波数依存特性は、比誘電率の場合とは
異なった。すなわち、周波数が100Hzから20kHzにかけて
は、周波数の増加に従い損失係数は減少した。その後、
緩やかなピークが現れて、最小値を示した後に、再び増
加し、周波数が1MHzにおいて最大値を示した。
【００６６】比較データとして、rf magnetron-sputter
ing 法により作製したBa0.5Sr0.5TiO3薄膜の誘電特性を
表１５に示した。表中、データAは、今回作製したPVDF-
BST複合薄膜の特性を示し、データBは、rf magnetron-s
puttering 法で作製した薄膜の特性（T.S.Kim, C.H.Kim
: J.Appl. Phys. 75,12(1994)7998-8003）を示してい
る。
【００６７】
【表１５】
【００６８】PVDF-BST複合薄膜の比誘電率（εs）は、r
f magnetron-sputtering 法により製造した薄膜の比誘
電率に比べると、全体的に若干低い値を示しているもの
の、1MHzのときは、逆に複合薄膜の比誘電率のほうが高
い値を示した。一方、損失係数（D）は、全ての周波数
において、複合薄膜の方が、rf magnetron-sputtering
法により製造した薄膜に比べて、約1／10の小さい値で
あった。
【００６９】ところで、chemical vapor deposition（C
VD）法で作製された薄膜については、100kHzにおいて、
比誘電率が300で、損失係数が0.02であると報告されて
いる（Won-Jae Lee et al.: Thin Solid Films 323(199
8)285-290）。また、Sol-gel法で作製された薄膜では、
10kHzにおいて、比誘電率が160で、損失係数が0.02であ
ると報告されている（Di Wu et al.: Thin Solid Films
336(1998)172-175）。基板や電極を全く同じ条件とし
た報告例がないために、厳密な比較は行えないものの、
今回作製した複合薄膜では、比誘電率が若干低いものの
損失係数がかなり小さいことが分かった。
【００７０】＜実施例４−４：界面準位密度＞絶縁層と
半導体の界面の特性を評価するために、1MHzにおけるC-
V曲線にTerman法（L.M. Terman : Solid State Electro
nics 5(1962)285-299）を適用して、界面準位密度を求
めた。MIS構造においては、半導体の一番上端のバンド
ギャップ中に、界面準位が存在する。これは、シリコン
の周期的な結晶構造が表面の存在により途切れることに
よって生じる早い準位と、半導体と絶縁層の界面に存在
するSi＋などの固定電荷とからなる。これらの準位は、
半導体の伝導帯や荷電子帯と容易にキャリアの交換を行
うことができ、MIS構造の電気的特性に影響を与える。
【００７１】Terman法は、全ての界面準位が高周波信号
には応答しないことを前提としている。このため、測定
により得られた容量・Cと表面電位・ψsとの関係は、理
論に従うが、界面準位の電荷が存在するため、ゲート電
圧・Vと表面電位・ψsとの関係は、理論とは異なってく
る。このことを利用して、界面準位密度・Nssを求める
のがTerman法である。
【００７２】まず、高周波理論C-V曲線（J.R.Brews :
J.Appl. Phys. 45,3(1974)1276-1279）を絶縁膜容量、
キャリア濃度、ゲート電極面積、測定温度により求め
る。ここで、絶縁膜容量は、3.341nF、ゲート電極面積
は7.854×10-3cm2、キャリア濃度は3．3×1015cm-3、測
定温度は295Kである。これより得られた理論C-V曲線と
測定により得られたC-V曲線に関するデータを表１６
に、グラフを図２０に示した。
【００７３】
【表１６】
【００７４】なお、理想的なMIS構造のC-V特性について
は、以下の計算方法に従った。図２２には、p型半導体
の表面付近のエネルギーバンド図を示した。半導体の内
部では、ポテンシャル・ψ=0である。その基準を半導体
のミッドギャップ・Emにとる。半導体表面では、ψ=ψs
で、ψsを表面電位（ポテンシャル）と呼ぶ。電子と正
孔の濃度は、ψの関数として、np = np0exp(qψ/kT)…
(1)、pp = pp0exp(-qψ/kT)…(2)で与えられる。エネル
ギーバンドが下向きに曲がっているとき、ψ＞0であ
る。np0およびpp0は、熱平衡状態における半導体中の電
子および正孔濃度である。
【００７５】半導体表面においては、ns = np0exp(qψs
/kT)…(3)、ps = pp0exp(-qψs/kT)…(4)で与えられ
る。また、ポテンシャルψは、一次元のポアッソン方程
式、d2ψ/dx2 = −ρ(x)/(εoεs)…(5)の解として与え
られる。εsは、半導体の誘電率であり、ρ(x)は、ρ
(x) = q(ND +−NA -+pp−np)…(6)で与えられる全電荷量
である。
【００７６】いま、半導体の十分に内部で、電気的中性
の条件が満足されているところでは、ρ(x)=0すなわ
ち、ψ=0である。したがって、ND +−NA -＝np0−pp0…
(7)となる。一方、上記の式(1),(2)から、任意のψに対
して、pp−np = pp0exp(-qψ/kT)−np0exp(qψ/kT)…
(8)であるから、ポアッソンの方程式(5)は、d2ψ/dx2 =
−q/(εoεs)[pp0{exp(-qψ/kT)-1}−np0{exp(qψ/kT)
-1}]…(9)となり、式(9)の積分を半導体内部から表面ま
で行うと、∫0 dψ/dx(dψ/dx)d(dψ/dx) = −q/(εoε
s) ∫0 ψ[pp0{exp(-qψ/kT)-1}−np0{exp(qψ/kT)-1}]d
ψ…(10)となる。
【００７７】電界 E = −dψ/dxとψとの関係は、E2=(2
kT/q)2(q2pp0/(2kTεoεs))[{exp(-qψ/kT)+qψ/kT−1}
+np0/pp0{exp(qψ/kT)−qψ/kT−1}]…(11)となる。こ
こで、LD=(2kTεoεs/q2pp0)1/2…(12)、F(qψ/kT, np0
/pp0)=[{exp(-qψ/kT)+qψ/kT−1}+np0/pp0{exp(qψ/k
T)−qψ/kT−1}] 1/2…(13)とおくと、半導体表面付近
の電界Eは、E=±2kT/qLD・F(qψ/kT, np0/pp0)…(14)で
与えられる。正の符号は、ψ＞0に、負の符号は、ψ＜0
に対応する。ψ=ψsとおくと、半導体の表面における電
界Esは次のようになる。Qs=εoεsEs=±2εoεskT/q LD
・F(qψ/kT, np0/p p0)…(15)。ψsが負の領域では、Qsは
正で、式(13)の第１項により、Qs=2εoεskT/q LD・exp
(q|ψs|/2kT)…(16)で与えられる。この領域では、正孔
が半導体表面に蓄積される。
【００７８】ψB＞ψs＞０の領域では、正孔が排斥され
る。そのとき関数Fは、式(13)の第２項で与えられ、Qs=
−2εoεs/LD・(kTψs/q)1/2…(17)となる。ψs＞＞ψB
の領域では、強い反転が起こり、半導体表面に電子が誘
起されている。そのとき関数Fは、式(13)の第４項で与
えられる。すなわち、Qs=−2εoεskT/q LD・(np0/pp0)
1/2exp(qψs/2kT)…(18)となる。強い反転は表面電位ψ
sが、ψs(inv)が2ψB、すなわちkT/q・ln(NA/ni)…(19)
よりも大きくなる範囲で起こる。
【００７９】半導体表面の空間電荷領域での微分容量
は、次の式(20)で与えられる。CD=dQs/dψs=εoεs/d・
[1-exp(-qψs/kT)+np0/pp0{exp(qψ/kT)−1}]/ F(qψs/
kT, np0/pp0)…(20)。フラットバンド（flat band）、
すなわちψs=0では、CD(flat-band)=21/2εoεs/LD…(2
1)となる。電気的中性条件から、QM=Qn+qNAW=Qs…(22)
が成り立っている。ここにQMは金属板上に誘起された単
位面積あたりの電荷、Qnは反転層に誘起された電子の単
位面積あたりの数、qNAWは空間電荷の広がりWの中にあ
るアクセプタの単位面積あたりの数である。
【００８０】理想的な場合で、金属と半導体との間で仕
事関数の差がない場合を考えているのであるから、外部
から印加した電圧Vaは絶縁膜にVi、半導体表面にψsと
分担される。すなわち、Va=Vi+ψs…(23)となる。ここ
に、Viは、Vi=Qsdi/εoεi=Qs/Ci…(24)である。理想的
なMISダイオードの全容量Cは、絶縁膜の容量Ciと半導体
の空間電荷による容量CDの直列接続として、C=CiCD/(Ci
+CD)…(25)である。絶縁膜の膜厚dが与えられると、Ci
は一定の値として求められ、それが容量Cの最大値Cmax
を与える。半導体の表面の容量CDは、外部印加電圧によ
って変化する。式(20),(23),(24),(25)から理想的なMIS
構造のC-V特性を計算できる。
【００８１】図２０において、測定値および理論値の二
つのC-V曲線は、ある1つの表面電位・ψsに対する容量
値は等しいが、各々の測定値電圧・Vexpと理論値電圧・
Vthとは異なる。これを利用して、VexpとVthとの差（△
V）を各ψsに対して求め、ψs−△V曲線を描く。そし
て、このψs-△V曲線の各点において、その接線の傾
き、d（△V）／dψsを図式微分で求め、次式「Nss＝
（Ｃox／（q・Ｓ））・d（△V）／dψs｜V [eV-1c
m-2]」により単位エネルギー当たりの界面準位密度・Ns
sを求めた。但し、式中Coxは絶縁膜容量[F]、qは電荷素
量（＝1.062×10-19C）、Sはゲート電極面積（＝7.854
×10-3cm2）である。
【００８２】このようにして、Terman法によって求めら
れた界面準位密度Nssの分布を表１７及び図２１に示し
た。界面準位密度分布は、荷電子帯上端・Evからのエネ
ルギー位置が、0.47eVから0.7eVの範囲で、10の11乗台
を示し、Siのミッドギャップ・Em付近のエネルギー位置
（0.52eV）で最小値7.41×1011eV-1cm-2を示した。界面
準位密度の値は、SrTiO3薄膜の文献（P.C.Joshi, S.B.K
rupanidhi : J.Appl.Phys. 73,11(1993)7627-7634）に
おいて、1.38×1012eV-1cm-2であると報告されているこ
とから、従来のSiO2を用いたMISデバイスにおいては、
この値と同程度の値をもって良好な界面状態であると評
価されている。今回作製したMIS構造では、上記の値と
同じオーダーにあることから、今回作製した試料のSiと
PVDF-BST複合薄膜との界面特性は良好であると評価し
た。
【００８３】
【表１７】
【００８４】このようにPVDF-BST複合薄膜については、
比較的良い特性が得られた。しかしながら、BST薄膜の
今後の課題の一つとして、BST薄膜の比誘電率をバルク
特性に近づけることが挙げられる。今回の実験結果では
残念ながら、PVDF-BST複合薄膜の比誘電率は、BSTペレ
ットの比誘電率の約7％まで低下した。これは、結晶性
の低下に起因したものと考えられる。ペレットの場合
は、十分に固相反応させていることから、グレインサイ
ズが大きく、結晶性も良くなる。一方、複合薄膜の場合
は、成膜前にペレットを微粉末に粉砕するため、微小な
多結晶の集合体となり、各微小結晶の結晶性も悪くな
る。また、個々のグレインサイズが小さくなると、結晶
粒界の割合も増加し、電界によって誘起される分極も小
さくなると考えられる。また、ボールミルによる機械的
衝撃によって、各微粒子内にも、点欠陥や転位などが生
じやすいと考えられる。そこで、粉砕した粉末を基板に
付着させる前に、粉末同士が反応しない程度の低温で、
粉末をアニーリング処理することによって、PVDF-BST複
合薄膜の誘電特性を改善できると考えられる。また、こ
の複合薄膜は、PVDFがバインダーとなっているため、16
0℃以下での使用制限（宮田清蔵など：強誘電ポリマ
ー、共立出版（1988））があり、この複合薄膜をSiを用
いたDRAMに応用する際には、他のプロセスとの兼ね合い
を考慮しなければならない。しかしながら、PVDFの替わ
りに耐熱性ポリマーであるポリイミドやポリアミドを使
用（吉村進：導電性ポリマー、共立出版（1987））する
ことにより、使用制限温度を400℃程度にまで上昇する
ことが可能であり、PVDFの欠点をカバーすることができ
ると考えられる。
【００８５】コロナ放電を用いた独自の薄膜作製方法
は、現在主流である成膜方法に比べ、成膜方法として遜
色のない結果が得られる上に、作製装置を小型化でき、
低コストで成膜できるという利点がある。また、BSTとP
VDFとの組合せに限らず、様々な無機化合物と有機化合
物との複合薄膜の作製に有用である。さらに、溶媒液に
浸すことで、複合薄膜を容易に基板から離脱することが
でき、加工性に富んだ複合薄膜を得ることができる。
【図面の簡単な説明】
【図１】 BSTペレットの作製プロセスを示すフローチ
ャート
【図２】 プレス成型に用いる治具の概要を示す斜視図
【図３】 熱処理装置の概要を示す側面図
【図４】 BSTペレットのＸ線回折パターンを示すグラ
フ
【図５】 無添加のBSTペレットの誘電特性測定データ
を示すグラフ
【図６】 ビスマイトを添加したBSTペレットの比誘電
率の変化を示すグラフ
【図７】 ビスマイトを添加したBSTペレットの損失係
数の変化を示すグラフ
【図８】 アルマイトを添加したBSTペレットの比誘電
率の変化を示すグラフ
【図９】 アルマイトを添加したBSTペレットの損失係
数の変化を示すグラフ
【図１０】 Al/PVDF-BST/Si MIS構造作製プロセスの
フローチャート
【図１１】 コロナ放電を利用して基板上に粉末を付着
させる装置の概要を示す図
【図１２】 水蒸気を使用したBST層の形成方法を示す
図(1)水蒸気加湿工程を示す図(2)乾燥工程を示す図
【図１３】 Al/PVDF-BST/p−Si MIS構造の模式図（側
面図）
【図１４】 Al/PVDF-BST/p−Si MIS構造の模式図（平
面図）
【図１５】 １MHzにおけるMIS構造のC-V特性を示すグ
ラフ
【図１６】 １MHzにおけるMIS構造のG-V特性を示すグ
ラフ
【図１７】 100Hz〜100kHzにおけるMIS構造のC-V特性
を示すグラフ
【図１８】 100Hz〜100kHzにおけるMIS構造のG-V特性
を示すグラフ
【図１９】 100Hz〜１MHzにおけるPVDF-BST複合薄膜の
比誘電率と損失係数との変化を示すグラフ
【図２０】 理論C-V曲線と測定により得られたC-V曲線
とを示すグラフ
【図２１】 界面準位密度分布を示すグラフ
【図２２】 p型半導体の表面付近のエネルギーバンド
図
【符号の説明】
４０…p-Si基板 ４１…複合薄膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｃ０４Ｂ 35/495 Ｃ２３Ｃ 14/08 Ｋ Ｃ２３Ｃ 14/08 Ｃ０４Ｂ 35/00 Ｊ Ｆターム(参考） 4D075 AE16 BB24Y BB24Z BB29Z BB49X BB49Y BB79Y BB91X BB91Y CA13 DA06 DB14 DC22 EA02 EB01 EB11 EB31 EB60 EC02 EC54 EC60 4F100 AA19A AA34A AK01B AK04B AK07B AK12B AK15B AK17B AK19B AK25B AK46B AK49B AT00C BA03 BA07 BA10B BA10C EJ62 GB41 JG05 JG05A 4G030 AA09 AA10 AA13 AA16 AA17 AA21 AA25 AA36 AA40 AA43 BA09 CA03 CA08 GA19 GA23 GA32 4K029 AA06 BA50 CA00 FA04 GA03 4K044 BA12 BA13 BA21 BB03 CA34

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 無機高誘電率材料と有機材料とからなる
    複合薄膜の製造方法であって、 (a)結晶化された無機高誘電率材料を粉砕して粉体化す
    る粉砕工程、 (b)その粉体を気体中に散布した状態で気体放電によっ
    て、所定の基板上に積層させて無機層を形成する無機層
    形成工程、 (c)有機材料を気体中に散布した状態で気体放電によっ
    て、その有機材料を前記無機層上に付着させて有機層を
    形成する有機層形成工程、 (d)前記有機層を溶解し、前記無機層と一体化させて複
    合薄膜とする複合薄膜化工程、を経ることを特徴とする
    複合薄膜の製造方法。
  2. 【請求項２】 請求項１に記載の複合薄膜の製造方法で
    あって、(b)無機層形成工程の後、(c)有機層形成工程の
    前に、(e)前記無機層を水蒸気で湿らせた後に乾燥させ
    る加湿乾燥工程を設けることを特徴とする複合薄膜の製
    造方法。
  3. 【請求項３】 請求項１または請求項２のいずれかに記
    載の複合薄膜の製造方法であって、(d)複合薄膜化工程
    の後に、(f)前記有機層を乾燥させる乾燥工程を設ける
    ことを特徴とする複合薄膜の製造方法。
  4. 【請求項４】 前記無機高誘電率材料が、チタン酸スト
    ロンチウム・チタン酸バリウム・チタン酸バリウムスト
    ロンチウム・チタン酸鉛・チタン酸ランタン・ジルコン
    酸ストロンチウム・ジルコン酸バリウム・ジルコン酸バ
    リウムストロンチウム・ジルコン酸鉛・ジルコン酸ラン
    タン等のチタン・ジルコン系材料、ストロンチウム−ビ
    スマス−タンタル(SBT）系材料、タングステンブロンズ
    系材料、(La1-xSrx)MnO3、Pb(Zr1-xTix)O3(PZT)、PbxLa
    1-x(Zr1-yTiy)O3(PLZT)からなるグループのうちから選
    択されることを特徴とする請求項１〜請求項３のいずれ
    かに記載の複合薄膜の製造方法。
  5. 【請求項５】 前記無機高誘電率材料が、チタン酸バリ
    ウムストロンチウムであることを特徴とする請求項４に
    記載の複合薄膜の製造方法。
  6. 【請求項６】 前記チタン酸バリウムストロンチウムに
    は、アルミナが添加されていることを特徴とする請求項
    ５に記載の複合薄膜の製造方法。
  7. 【請求項７】 前記アルミナは、前記チタン酸バリウム
    ストロンチウムの１モルに対して0.0005モル〜0.002モ
    ルの割合で添加されていることを特徴とする請求項６に
    記載の複合薄膜の製造方法。
  8. 【請求項８】 前記アルミナは、前記チタン酸バリウム
    ストロンチウムの１モルに対して0.0008モル〜0.0015モ
    ルの割合で添加されていることを特徴とする請求項６に
    記載の複合薄膜の製造方法。
  9. 【請求項９】 前記有機材料が、ポリエチレン、ポリプ
    ロピレン、ポリスチレン、ポリ塩化ビニル、ポリイミ
    ド、ポリアミド、フッ化樹脂、メタクリル樹脂、ポリカ
    ーボネート、ポリアセタール、ポリフッ化ビニリデンか
    らなるグループのうちから選択されることを特徴とする
    請求項１〜請求項８のいずれかに記載の複合薄膜の製造
    方法。
  10. 【請求項１０】 前記有機材料が、ポリフッ化ビニリデ
    ンであることを特徴とする請求項９に記載の複合薄膜の
    製造方法。
  11. 【請求項１１】 無機高誘電率材料と有機材料とからな
    る複合薄膜。
  12. 【請求項１２】 前記無機高誘電率材料が、チタン酸ス
    トロンチウム・チタン酸バリウム・チタン酸バリウムス
    トロンチウム・チタン酸鉛・チタン酸ランタン・ジルコ
    ン酸ストロンチウム・ジルコン酸バリウム・ジルコン酸
    バリウムストロンチウム・ジルコン酸鉛・ジルコン酸ラ
    ンタン等のチタン・ジルコン系材料、ストロンチウム−
    ビスマス−タンタル(SBT）系材料、タングステンブロン
    ズ系材料、(La1-xSrx)MnO3、Pb(Zr1-xTix)O3(PZT) 、Pb
    xLa1-x(Zr1-yTiy)O3(PLZT)からなるグループのうちから
    選択されることを特徴とする請求項１１に記載の複合薄
    膜。
  13. 【請求項１３】 前記無機高誘電率材料が、チタン酸バ
    リウムストロンチウムであることを特徴とする請求項１
    ２に記載の複合薄膜。
  14. 【請求項１４】 前記チタン酸バリウムストロンチウム
    には、アルミナが添加されていることを特徴とする請求
    項１３に記載の複合薄膜。
  15. 【請求項１５】 前記アルミナは、前記チタン酸バリウ
    ムストロンチウムの１モルに対して0.0005モル〜0.002
    モルの割合で添加されていることを特徴とする請求項１
    ４に記載の複合薄膜。
  16. 【請求項１６】 前記アルミナは、前記チタン酸バリウ
    ムストロンチウムの１モルに対して0.0008モル〜0.0015
    モルの割合で添加されていることを特徴とする請求項１
    ４に記載の複合薄膜。
  17. 【請求項１７】 前記有機材料が、ポリエチレン、ポリ
    プロピレン、ポリスチレン、ポリ塩化ビニル、ポリイミ
    ド、ポリアミド、フッ化樹脂、メタクリル樹脂、ポリカ
    ーボネート、ポリアセタール、ポリフッ化ビニリデンか
    らなるグループのうちから選択されることを特徴とする
    請求項１１〜請求項１６のいずれかに記載の複合薄膜。
  18. 【請求項１８】 前記有機材料が、ポリフッ化ビニリデ
    ンであることを特徴とする請求項１７に記載の複合薄
    膜。
JP2001062785A 2001-03-07 2001-03-07 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法 Pending JP2002266082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001062785A JP2002266082A (ja) 2001-03-07 2001-03-07 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001062785A JP2002266082A (ja) 2001-03-07 2001-03-07 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法

Publications (1)

Publication Number Publication Date
JP2002266082A true JP2002266082A (ja) 2002-09-18

Family

ID=18921873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001062785A Pending JP2002266082A (ja) 2001-03-07 2001-03-07 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法

Country Status (1)

Country Link
JP (1) JP2002266082A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005120130A1 (ja) * 2004-06-03 2005-12-15 Olympus Corporation 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ
JP2008156704A (ja) * 2006-12-25 2008-07-10 Hitachi Zosen Corp 成膜方法および成膜装置
CN103879083A (zh) * 2014-02-25 2014-06-25 电子科技大学 基于梯度预晶化热处理的多层bst薄膜制备方法
CN113201195A (zh) * 2021-06-15 2021-08-03 西北工业大学 一种钛酸锶钡多孔陶瓷/聚偏氟乙烯复合材料及制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005120130A1 (ja) * 2004-06-03 2005-12-15 Olympus Corporation 静電容量型超音波振動子とその製造方法、静電容量型超音波プローブ
US8398551B2 (en) 2004-06-03 2013-03-19 Olympus Corporation Capacitive ultrasonic transducer, production method thereof, and capacitive ultrasonic probe
JP2008156704A (ja) * 2006-12-25 2008-07-10 Hitachi Zosen Corp 成膜方法および成膜装置
CN103879083A (zh) * 2014-02-25 2014-06-25 电子科技大学 基于梯度预晶化热处理的多层bst薄膜制备方法
CN113201195A (zh) * 2021-06-15 2021-08-03 西北工业大学 一种钛酸锶钡多孔陶瓷/聚偏氟乙烯复合材料及制备方法

Similar Documents

Publication Publication Date Title
Tantigate et al. Processing and properties of Pb (Mg1/3Nb2/3) O3–PbTiO3 thin films by pulsed laser deposition
Lu et al. Enhancement of the electrocaloric effect over a wide temperature range in PLZT ceramics by doping with Gd3+ and Sn4+ ions
JP2006523153A (ja) 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造
Yang et al. High energy-storage density of lead-free (Sr 1− 1.5 x Bi x) Ti 0.99 Mn 0.01 O 3 thin films induced by Bi 3+–V Sr dipolar defects
KR19990083104A (ko) 반도체 메모리 소자 및 그 제조 방법
Yoon et al. (Ba0, 5, Sr0. 5) TiO3 thin film preparation by rf magnetron sputtering and its electric properties
Kupke et al. Reliability of $\hbox {SrRuO} _ {3}\hbox {/SrTiO} _ {3}\hbox {/SrRuO} _ {3} $ Stacks for DRAM Applications
Mascot et al. Very high tunability of BaSnxTi1-xO3 ferroelectric thin films deposited by sol-gel
Pontes et al. Preparation of Pb (Zr, Ti) O3 thin films by soft chemical route
JP2002266082A (ja) 無機高誘電率材料と有機材料とからなる複合薄膜、及びその複合薄膜の製造方法
Kim et al. High dielectric constant (Ba 0.65 Sr 0.35)(Ti 0.41 Zr 0.59) O 3 capacitors for Gbit-scale dynamic random access memory devices
Vélu et al. Deposition of ferroelectric BST thin films by sol gel route in view of electronic applications
Ma et al. Effect of thickness and crystalline morphology on electrical properties of rf-magnetron sputtering deposited Bi4Ti3O12 thin films
Debnath et al. Fabrication and characterization of metal-ferroelectric-semiconductor non-volatile memory using BaTiO 3 film prepared through sol–gel process
Debnath et al. Sol–gel derived BST (Ba x Sr 1− x TiO 3) thin film ferroelectrics for non-volatile memory application with metal–ferroelectric–semiconductor (MFS) structure
Carru et al. Electrical characterizations of lead free Sr and Sn doped BaTiO3 ferroelectric films deposited by sol-gel
CN101857434A (zh) 低温烧结大功率压电陶瓷
Chung et al. Preparation of BST thin films on Pt electrode on Si wafer with down-flow LSMCVD reactor
Noda et al. A new SrBi 4 Ti 4 O 15/CaBi 4 Ti 4 O 15 thin-film capacitor for excellent electric stability
Diao et al. Structure, dielectric properties and energy storage performance of barium strontium titanate thin films prepared by spin-coating technique
Upadhyay et al. Structural and electrical properties of Ba0. 6 Sr0. 4 TiO3 thin film on LNO/Pt bottom electrode
Desu et al. Enhanced dielectric properties of modified Ta 2 O 5 thin films
Saif et al. Effect of the chemical composition at the memory behavior of Al/BST/SiO 2/Si-gate-FET structure
Simões et al. Effect of the microwave oven on structural, morphological and electrical properties of SrBi4Ti4O15 thin films grown on Pt/Ti/SiO2/Si substrates by a soft chemical method
Yu et al. Structural and ferroelectric properties of europium doped lead zirconate titanate thin films by a sol–gel method