JP2002251322A - 記憶装置制御システム - Google Patents
記憶装置制御システムInfo
- Publication number
- JP2002251322A JP2002251322A JP2001046258A JP2001046258A JP2002251322A JP 2002251322 A JP2002251322 A JP 2002251322A JP 2001046258 A JP2001046258 A JP 2001046258A JP 2001046258 A JP2001046258 A JP 2001046258A JP 2002251322 A JP2002251322 A JP 2002251322A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- access
- segment size
- cache
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 上位装置からのＩ／Ｏ処理における様々なア
クセス単位に対して、最適なセグメントサイズを決定で
きるようにすること。 【解決手段】 キャッシュメモリ制御システムは、異な
るセグメントサイズが割り当てられた複数個のキャッシ
ュメモリ及び、上位装置からのＩ／Ｏ処理におけるアク
セス単位を検出し、当該アクセス単位に最適なセグメン
トサイズを選択する制御部を備えている。さらに、制御
部は、複数個のキャッシュメモリ１０４のセグメントサ
イズを変更できる。
クセス単位に対して、最適なセグメントサイズを決定で
きるようにすること。 【解決手段】 キャッシュメモリ制御システムは、異な
るセグメントサイズが割り当てられた複数個のキャッシ
ュメモリ及び、上位装置からのＩ／Ｏ処理におけるアク
セス単位を検出し、当該アクセス単位に最適なセグメン
トサイズを選択する制御部を備えている。さらに、制御
部は、複数個のキャッシュメモリ１０４のセグメントサ
イズを変更できる。
Description
【０００１】
【発明の属する技術分野】本発明は、計算機システムに
おける外部記憶装置におけるキャッシュメモリ制御に関
する。
おける外部記憶装置におけるキャッシュメモリ制御に関
する。
【０００２】
【従来の技術】従来、外部記憶装置には、キャッシュメ
モリが搭載されている。これにより、上位装置がアクセ
スしたいデータがキャッシュメモリにあれば、キャッシ
ュメモリから読み出しを実行し、Ｉ／Ｏ性能を向上させ
ている。このキャッシュメモリの制御方法としては、た
とえば、特開平１０−３０１８４７号公報に示されてい
るように、上位装置からのアクセス種別に基づいて所定
のセグメントサイズを割り当てるものが知られている。
モリが搭載されている。これにより、上位装置がアクセ
スしたいデータがキャッシュメモリにあれば、キャッシ
ュメモリから読み出しを実行し、Ｉ／Ｏ性能を向上させ
ている。このキャッシュメモリの制御方法としては、た
とえば、特開平１０−３０１８４７号公報に示されてい
るように、上位装置からのアクセス種別に基づいて所定
のセグメントサイズを割り当てるものが知られている。
【０００３】
【発明が解決しようとする課題】しかし、このような制
御システムでは上位装置、すなわちオペレーティングシ
ステムからのＩ／Ｏ処理におけるアクセス単位によって
は、必ずしも最適な性能を得られない場合がある。例え
ば、シーケンシャルリード及びシーケンシャルライト等
のアクセス種別においても、オペレーティングシステム
はアクセス単位を大きいサイズで設定する場合と小さい
サイズで設定する場合があり、これらに適したセグメン
トサイズを決定しないと、Ｉ／Ｏ性能が劣化する恐れが
ある。
御システムでは上位装置、すなわちオペレーティングシ
ステムからのＩ／Ｏ処理におけるアクセス単位によって
は、必ずしも最適な性能を得られない場合がある。例え
ば、シーケンシャルリード及びシーケンシャルライト等
のアクセス種別においても、オペレーティングシステム
はアクセス単位を大きいサイズで設定する場合と小さい
サイズで設定する場合があり、これらに適したセグメン
トサイズを決定しないと、Ｉ／Ｏ性能が劣化する恐れが
ある。
【０００４】本発明の目的は、オペレーティングシステ
ムが設定するアクセス単位に基づいて、最適なセグメン
トサイズを決定することができるキャッシュメモリ制御
システムを提供することにある。
ムが設定するアクセス単位に基づいて、最適なセグメン
トサイズを決定することができるキャッシュメモリ制御
システムを提供することにある。
【０００５】さらに、本発明は、キャッシュメモリを複
数個搭載させることによって、極めて容易に異なる値の
セグメントサイズの選択が可能なキャッシュメモリ制御
システムを提供することにある。
数個搭載させることによって、極めて容易に異なる値の
セグメントサイズの選択が可能なキャッシュメモリ制御
システムを提供することにある。
【０００６】
【課題を解決するための手段】キャッシュメモリとその
制御部を備えたキャッシュメモリ制御システムにおい
て、前記キャッシュメモリは異なるセグメントサイズを
割り当てた複数個のキャッシュメモリを搭載するととも
に、上位装置のオペレーティングシステムがＩ／Ｏ処理
において設定したアクセス単位およびアクセス種別を検
出してアクセスに対応する最適セグメントサイズを決定
する制御システムを設ける。
制御部を備えたキャッシュメモリ制御システムにおい
て、前記キャッシュメモリは異なるセグメントサイズを
割り当てた複数個のキャッシュメモリを搭載するととも
に、上位装置のオペレーティングシステムがＩ／Ｏ処理
において設定したアクセス単位およびアクセス種別を検
出してアクセスに対応する最適セグメントサイズを決定
する制御システムを設ける。
【０００７】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて説明する。図１は本実施例の概略を示すブロック図
である。図１に示すように、キャッシュメモリ制御シス
テム１０２は、上位装置１０１からのアクセスに対して
アクセス単位およびアクセス種別を検出し、さらに当該
アクセス単位に最適なセグメントサイズを選択できる制
御部１０３と、異なるセグメント単位が割り当てられて
いる複数個のキャッシュメモリ１０４を備える。
いて説明する。図１は本実施例の概略を示すブロック図
である。図１に示すように、キャッシュメモリ制御シス
テム１０２は、上位装置１０１からのアクセスに対して
アクセス単位およびアクセス種別を検出し、さらに当該
アクセス単位に最適なセグメントサイズを選択できる制
御部１０３と、異なるセグメント単位が割り当てられて
いる複数個のキャッシュメモリ１０４を備える。
【０００８】図２は、図１における制御部１０３の各機
能を示したものである。上位装置からのアクセスに応じ
て、アクセスすべきデータサイズをアクセス単位検出機
能２０１で判別する。このデータサイズと各々のキャッ
シュ毎のセグメントサイズが格納されているキャッシュ
メモリ別セグメントサイズ情報２０５の情報と合わせ
て、最適セグメントサイズ決定機能２０２によりアクセ
スに応じた最適なセグメントサイズを決定する。次い
で、上位装置からのアクセスの種別、すなわち書き込み
要求か読み出し要求か、をアクセス種別検出機能２０３
で判別する。上記データサイズおよびアクセスの種別に
対応して、使用キャッシュメモリ選択機能２０４によっ
て、当該アクセスに最適なキャッシュメモリを選択す
る。この際、当然のことながら、キャッシュメモリデー
タ管理情報２０６が保持している各キャッシュメモリ内
のデータに関する情報および上述したキャッシュメモリ
別セグメントサイズ情報２０５が保持しているキャッシ
ュ毎のセグメントサイズに関する情報とが参照される。
さらに、後述するように、本発明によって、キャッシュ
のセグメントサイズが変更されたときは、この情報が、
２０５、２０６に反映される。
能を示したものである。上位装置からのアクセスに応じ
て、アクセスすべきデータサイズをアクセス単位検出機
能２０１で判別する。このデータサイズと各々のキャッ
シュ毎のセグメントサイズが格納されているキャッシュ
メモリ別セグメントサイズ情報２０５の情報と合わせ
て、最適セグメントサイズ決定機能２０２によりアクセ
スに応じた最適なセグメントサイズを決定する。次い
で、上位装置からのアクセスの種別、すなわち書き込み
要求か読み出し要求か、をアクセス種別検出機能２０３
で判別する。上記データサイズおよびアクセスの種別に
対応して、使用キャッシュメモリ選択機能２０４によっ
て、当該アクセスに最適なキャッシュメモリを選択す
る。この際、当然のことながら、キャッシュメモリデー
タ管理情報２０６が保持している各キャッシュメモリ内
のデータに関する情報および上述したキャッシュメモリ
別セグメントサイズ情報２０５が保持しているキャッシ
ュ毎のセグメントサイズに関する情報とが参照される。
さらに、後述するように、本発明によって、キャッシュ
のセグメントサイズが変更されたときは、この情報が、
２０５、２０６に反映される。
【０００９】図３は、上位装置からのアクセスに対応し
た処理の流れを示すフローチャートである。
た処理の流れを示すフローチャートである。
【００１０】まず、上位装置から記憶媒体へのアクセス
要求が来たとき（ステップ３０１）、アクセス単位を検
出し（ステップ３０２）、最適セグメントサイズを決定
する（ステップ３０３）。この最適セグメントサイズの
決定の処理フローは図５で説明する。次いで、その後、
上位装置から記憶媒体へのアクセス要求が書き込み要求
であるか読み出し要求であるかを検出する（ステップ３
０４）。ここでは書き込み要求であるか、という形で表
現しているので、書き込み要求であればＹＥＳ、読み出
し要求であればＮＯとなる。読み出し要求であってＮＯ
となったときの処理はＡに移行するが、これは図４を参
照して説明する。書き込み要求であってＹＥＳとなると
最適セグメントサイズのキャッシュメモリに空きがある
か否かの判定をする（ステップ３０５）。空きがあれば
書き込み処理を行い（ステップ３０６）、どのキャッシ
ュメモリに書き込み処理を行ったかをキャッシュメモリ
データ管理情報２０６に報告して（ステップ３０６）当
該アクセスの処理を完了する。
要求が来たとき（ステップ３０１）、アクセス単位を検
出し（ステップ３０２）、最適セグメントサイズを決定
する（ステップ３０３）。この最適セグメントサイズの
決定の処理フローは図５で説明する。次いで、その後、
上位装置から記憶媒体へのアクセス要求が書き込み要求
であるか読み出し要求であるかを検出する（ステップ３
０４）。ここでは書き込み要求であるか、という形で表
現しているので、書き込み要求であればＹＥＳ、読み出
し要求であればＮＯとなる。読み出し要求であってＮＯ
となったときの処理はＡに移行するが、これは図４を参
照して説明する。書き込み要求であってＹＥＳとなると
最適セグメントサイズのキャッシュメモリに空きがある
か否かの判定をする（ステップ３０５）。空きがあれば
書き込み処理を行い（ステップ３０６）、どのキャッシ
ュメモリに書き込み処理を行ったかをキャッシュメモリ
データ管理情報２０６に報告して（ステップ３０６）当
該アクセスの処理を完了する。
【００１１】ステップ３０５で空きが無くＮＯであれ
ば、当該アクセスで要求されているアクセス単位に対応
するのに必要なキャッシュの空きがあるか否かを判定す
る（ステップ３０８）。このときの判定はキャッシュの
セグメントサイズに関係なくキャッシュのセグメントに
記憶された情報が無く、連続したメモリ領域として使用
可能な空きのあるキャッシュの有無を判定するものであ
る。ステップ３０８でＹＥＳと判定されたときは、この
キャッシュのセグメントサイズを最適セグメントサイズ
に変更し（ステップ３０９）、書き込み処理を行う（ス
テップ３１０）。そして、どのキャッシュメモリのセグ
メントサイズを変更して書き込み処理を行ったかをキャ
ッシュメモリデータ管理情報２０６に報告して（ステッ
プ３１１）当該アクセスの処理を完了する。一方、ステ
ップ３０８でＮＯと判定されたときは、最適セグメント
サイズのキャッシュに対して、たとえば、Least Recent
ly Used(ＬＲＵ)システムとして知られているキャッシ
ュの内容管理システムに従った書き込み処理を行う（ス
テップ３１２）。そして、どのキャッシュメモリがＬＲ
Ｕシステムによって更新されたかをキャッシュメモリデ
ータ管理情報２０６に報告して（ステップ３１３）当該
アクセスの処理を完了する。ここで、ステップ３０８に
よる判定をキャッシュのセグメントサイズに関係なくキ
ャッシュのセグメントに記憶された情報が無く、連続し
たメモリ領域として使用可能な空きのあるキャッシュ、
すなわち、空きキャッシュの有無を判定するものとした
のは、すでに、一部のセグメントが使用されていると、
そのキャッシュに関する情報がキャッシュメモリデータ
管理情報２0６に報告されているから、途中で変更する
と混乱が起こるからである。
ば、当該アクセスで要求されているアクセス単位に対応
するのに必要なキャッシュの空きがあるか否かを判定す
る（ステップ３０８）。このときの判定はキャッシュの
セグメントサイズに関係なくキャッシュのセグメントに
記憶された情報が無く、連続したメモリ領域として使用
可能な空きのあるキャッシュの有無を判定するものであ
る。ステップ３０８でＹＥＳと判定されたときは、この
キャッシュのセグメントサイズを最適セグメントサイズ
に変更し（ステップ３０９）、書き込み処理を行う（ス
テップ３１０）。そして、どのキャッシュメモリのセグ
メントサイズを変更して書き込み処理を行ったかをキャ
ッシュメモリデータ管理情報２０６に報告して（ステッ
プ３１１）当該アクセスの処理を完了する。一方、ステ
ップ３０８でＮＯと判定されたときは、最適セグメント
サイズのキャッシュに対して、たとえば、Least Recent
ly Used(ＬＲＵ)システムとして知られているキャッシ
ュの内容管理システムに従った書き込み処理を行う（ス
テップ３１２）。そして、どのキャッシュメモリがＬＲ
Ｕシステムによって更新されたかをキャッシュメモリデ
ータ管理情報２０６に報告して（ステップ３１３）当該
アクセスの処理を完了する。ここで、ステップ３０８に
よる判定をキャッシュのセグメントサイズに関係なくキ
ャッシュのセグメントに記憶された情報が無く、連続し
たメモリ領域として使用可能な空きのあるキャッシュ、
すなわち、空きキャッシュの有無を判定するものとした
のは、すでに、一部のセグメントが使用されていると、
そのキャッシュに関する情報がキャッシュメモリデータ
管理情報２0６に報告されているから、途中で変更する
と混乱が起こるからである。
【００１２】図４は、読み出し要求に対応した処理を説
明する図である。読み出し要求に対応して最適セグメン
トサイズのキャッシュをチェックする（ステップ４０
１）。これは、先の書き込みの説明から分かるように、
アクセスサイズに対応する最適セグメントサイズのキャ
ッシュにデータが書き込まれているはずであるから、こ
のサイズのキャッシュをチェックするのである。次い
で、アクセス対応のデータがあるか否かの判定を行い
（ステップ４０２）、ＹＥＳであれば読み出し処理を行
い（ステップ４０３）、ＮＯであれば、ディスクにアク
セス（ステップ４０４）して処理を終了する。
明する図である。読み出し要求に対応して最適セグメン
トサイズのキャッシュをチェックする（ステップ４０
１）。これは、先の書き込みの説明から分かるように、
アクセスサイズに対応する最適セグメントサイズのキャ
ッシュにデータが書き込まれているはずであるから、こ
のサイズのキャッシュをチェックするのである。次い
で、アクセス対応のデータがあるか否かの判定を行い
（ステップ４０２）、ＹＥＳであれば読み出し処理を行
い（ステップ４０３）、ＮＯであれば、ディスクにアク
セス（ステップ４０４）して処理を終了する。
【００１３】図５は、上述した、最適セグメントサイズ
の決定処理（ステップ３０３）の一例を示す処理フロー
である。ここでは、セグメントサイズの異なるキャッシ
ュメモリを３個搭載している場合について説明する。
の決定処理（ステップ３０３）の一例を示す処理フロー
である。ここでは、セグメントサイズの異なるキャッシ
ュメモリを３個搭載している場合について説明する。
【００１４】メモリＡ、Ｂ、Ｃは、ブロック５０１に示
すように、それぞれ、各セグメントサイズＸi，Ｘj，Ｘ
kが初期値として設定されているものとする。ここで、
Ｘi，Ｘj，ＸkはＸi＜Ｘj＜Ｘkであるものとする。この
情報は、図２で説明したキャッシュメモリ別サイズ情報
２０５に保持されているものである。このときのアクセ
ス単位をＮとすると、まず、アクセス単位のサイズＮが
最小のセグメントサイズＸi以下であるか否かが判定さ
れる（ステップ５０２）。ＹＥＳであれば、キャッシュ
メモリＡが選択される（ステップ５０３）。ＮＯであれ
ば、アクセス単位のサイズＮが次に大きいセグメントサ
イズＸj以下であるか否かが判定される（ステップ５０
４）。ＹＥＳであれば、キャッシュメモリＢが選択され
る（ステップ５０５）。ＮがＸiより大きく以下である
とき、キャッシュメモリＢが選択される。ＮＯであれ
ば、すなわち、アクセス単位のサイズＮがＸjより大き
いとき、キャッシュメモリＣが選択される（ステップ５
０６）。
すように、それぞれ、各セグメントサイズＸi，Ｘj，Ｘ
kが初期値として設定されているものとする。ここで、
Ｘi，Ｘj，ＸkはＸi＜Ｘj＜Ｘkであるものとする。この
情報は、図２で説明したキャッシュメモリ別サイズ情報
２０５に保持されているものである。このときのアクセ
ス単位をＮとすると、まず、アクセス単位のサイズＮが
最小のセグメントサイズＸi以下であるか否かが判定さ
れる（ステップ５０２）。ＹＥＳであれば、キャッシュ
メモリＡが選択される（ステップ５０３）。ＮＯであれ
ば、アクセス単位のサイズＮが次に大きいセグメントサ
イズＸj以下であるか否かが判定される（ステップ５０
４）。ＹＥＳであれば、キャッシュメモリＢが選択され
る（ステップ５０５）。ＮがＸiより大きく以下である
とき、キャッシュメモリＢが選択される。ＮＯであれ
ば、すなわち、アクセス単位のサイズＮがＸjより大き
いとき、キャッシュメモリＣが選択される（ステップ５
０６）。
【００１５】上位装置からの書き込みアクセスのデータ
サイズとキャッシュメモリのセグメントサイズとの関係
の一例を図６を用いて説明する。図６に示すようにキャ
ッシュメモリ６１０と６１１の２個があり、それぞれの
セグメントサイズが６４ＫＢと１６ＫＢであるとする。
この場合、上位装置から次々と転送されてくるデータサ
イズが１６ＫＢ以下、すなわち、参照符号６０２および
６０５で示すデータは、セグメントサイズが１６ＫＢの
キャッシュメモリ６１１に格納し、１６ＫＢより大き
い、参照符号６０１、６０３、６０４および６０６で示
すデータは、セグメントサイズが６４ＫＢセグメントの
キャッシュメモリ６１１に格納する。この例では、アク
セスされた全てのデータが二つのキャッシュメモリに格
納できたから、セグメントサイズの変更は必要ではなか
った。
サイズとキャッシュメモリのセグメントサイズとの関係
の一例を図６を用いて説明する。図６に示すようにキャ
ッシュメモリ６１０と６１１の２個があり、それぞれの
セグメントサイズが６４ＫＢと１６ＫＢであるとする。
この場合、上位装置から次々と転送されてくるデータサ
イズが１６ＫＢ以下、すなわち、参照符号６０２および
６０５で示すデータは、セグメントサイズが１６ＫＢの
キャッシュメモリ６１１に格納し、１６ＫＢより大き
い、参照符号６０１、６０３、６０４および６０６で示
すデータは、セグメントサイズが６４ＫＢセグメントの
キャッシュメモリ６１１に格納する。この例では、アク
セスされた全てのデータが二つのキャッシュメモリに格
納できたから、セグメントサイズの変更は必要ではなか
った。
【００１６】これに対して、上位装置からの書き込みア
クセスに応じてセグメントサイズを変更することが必要
となる例を図７を用いて説明する。図７に示す２個のキ
ャッシュメモリ７１０、７１１は、もともと、図６で説
明したキャッシュメモリ６１０と６１１と同じであった
ものが、本発明により、キャッシュメモリ６１１のセグ
メントサイズが１６ＫＢから６４ＫＢ相当のものに変更
された例を示すものである。上位装置から次々と転送さ
れてくるデータ７０１から７０６のデータサイズが１６
ＫＢより大きいデータが続き、セグメントサイズが６４
ＫＢのキャッシュメモリ７１０にデータ７０１から７０
５までのデータが格納される。その結果、セグメントサ
イズが６４ＫＢのキャッシュメモリ７１０全領域使用さ
れてしまう。次に、データ７０６の書き込みアクセスが
あったところで、図３のステップ３０５はＮＯの判定を
することになる。次いで、残っているセグメントサイズ
が１６ＫＢのキャッシュメモリ７１１が空きであること
を確認し（ステップ３０８）、このキャッシュメモリ７
１１のセグメントサイズを６４ＫＢに変更して（ステッ
プ３０９）、データを格納する（ステップ３１０）。
クセスに応じてセグメントサイズを変更することが必要
となる例を図７を用いて説明する。図７に示す２個のキ
ャッシュメモリ７１０、７１１は、もともと、図６で説
明したキャッシュメモリ６１０と６１１と同じであった
ものが、本発明により、キャッシュメモリ６１１のセグ
メントサイズが１６ＫＢから６４ＫＢ相当のものに変更
された例を示すものである。上位装置から次々と転送さ
れてくるデータ７０１から７０６のデータサイズが１６
ＫＢより大きいデータが続き、セグメントサイズが６４
ＫＢのキャッシュメモリ７１０にデータ７０１から７０
５までのデータが格納される。その結果、セグメントサ
イズが６４ＫＢのキャッシュメモリ７１０全領域使用さ
れてしまう。次に、データ７０６の書き込みアクセスが
あったところで、図３のステップ３０５はＮＯの判定を
することになる。次いで、残っているセグメントサイズ
が１６ＫＢのキャッシュメモリ７１１が空きであること
を確認し（ステップ３０８）、このキャッシュメモリ７
１１のセグメントサイズを６４ＫＢに変更して（ステッ
プ３０９）、データを格納する（ステップ３１０）。
【００１７】図８は、図６で説明した状況で、データ６
０２に続くデータが、１６ＫＢより大きいデータであっ
た場合の対応を説明する図である。図8では、データ８
０２がデータサイズが８ＫＢであるほかは、他のデータ
が全て、１６ＫＢより大きいデータである。図６で説明
したと同様、データ８０１から８０６まではそれぞれの
データが対応するセグメントサイズのキャッシュメモリ
８１０，８１１に格納されるが、図７と異なり、データ
８０７のデータサイズが１６KBより大きく、しかも、キ
ャッシュメモリ８１１にはデータ８０２が格納されてい
るので、このセグメントサイズを変更することは不適当
である。この場合には、前述したＬＲＵシステムとして
知られているキャッシュの内容管理システムに従って、
たとえば、データ８０７の書き込みアクセスがあるまで
に、最もアクセスが少なかったデータ８０６の内容がデ
ィスクに移されてこの後にデータ８０７が格納されるも
のとする例である。
０２に続くデータが、１６ＫＢより大きいデータであっ
た場合の対応を説明する図である。図8では、データ８
０２がデータサイズが８ＫＢであるほかは、他のデータ
が全て、１６ＫＢより大きいデータである。図６で説明
したと同様、データ８０１から８０６まではそれぞれの
データが対応するセグメントサイズのキャッシュメモリ
８１０，８１１に格納されるが、図７と異なり、データ
８０７のデータサイズが１６KBより大きく、しかも、キ
ャッシュメモリ８１１にはデータ８０２が格納されてい
るので、このセグメントサイズを変更することは不適当
である。この場合には、前述したＬＲＵシステムとして
知られているキャッシュの内容管理システムに従って、
たとえば、データ８０７の書き込みアクセスがあるまで
に、最もアクセスが少なかったデータ８０６の内容がデ
ィスクに移されてこの後にデータ８０７が格納されるも
のとする例である。
【００１８】
【発明の効果】以上説明したように、本発明のキャッシ
ュ制御システムは、上位装置からのＩ／Ｏ処理における
アクセス単位にかかわらず、効率よくキャッシュメモリ
を活用でき、データの書き込み／読み出し回数を減少で
きる。従って、効率的かつ高性能な外部記憶装置を提供
できるという効果がある。
ュ制御システムは、上位装置からのＩ／Ｏ処理における
アクセス単位にかかわらず、効率よくキャッシュメモリ
を活用でき、データの書き込み／読み出し回数を減少で
きる。従って、効率的かつ高性能な外部記憶装置を提供
できるという効果がある。
【図１】本発明の実施の形態の概略を示すブロック図。
【図２】図１における制御部１０３の各機能を示すブロ
ック図。
ック図。
【図３】上位装置からのアクセスがあったときの処理の
流れを示すフローチャート。
流れを示すフローチャート。
【図４】読み出し要求に対応した処理を説明する図。
【図５】図３における最適セグメントサイズの決定処理
の一例を示す処理フロー。
の一例を示す処理フロー。
【図６】上位装置からの書き込みアクセスのデータサイ
ズとキャッシュメモリのセグメントサイズとの関係の一
例を示す図。
ズとキャッシュメモリのセグメントサイズとの関係の一
例を示す図。
【図７】上位装置からの書き込みアクセスに応じてセグ
メントサイズを変更することが必要となる例を示す図。
メントサイズを変更することが必要となる例を示す図。
【図８】図６で説明した状況に対して、大きいデータが
継続する場合の対応を説明する図である。
継続する場合の対応を説明する図である。
１０１：上位装置、１０２：キャッシュメモリ制御シス
テム、１０３：制御部、１０４：キャッシュメモリ、１
０５：記憶媒体、２０１：アクセス単位検出機能、２０
２：最適セグメントサイズ決定機能、２０３：アクセス
種別検出機能、２０４：使用キャッシュメモリ選択機
能、２０５：キャッシュメモリ別セグメントサイズ情
報、２０６：キャッシュメモリデータ管理情報。
テム、１０３：制御部、１０４：キャッシュメモリ、１
０５：記憶媒体、２０１：アクセス単位検出機能、２０
２：最適セグメントサイズ決定機能、２０３：アクセス
種別検出機能、２０４：使用キャッシュメモリ選択機
能、２０５：キャッシュメモリ別セグメントサイズ情
報、２０６：キャッシュメモリデータ管理情報。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邉 久起 愛知県尾張旭市晴丘町池上１番地 株式会 社日立旭エレクトロニクス内 (72)発明者 保土 裕之 神奈川県海老名市下今泉810番地 株式会 社日立製作所インターネットプラットホー ム事業部内 Ｆターム(参考） 5B005 JJ13 MM12 NN12 UU44
Claims (2)
- 【請求項１】キャッシュメモリとその制御部を備えたキ
ャッシュメモリ制御システムにおいて、前記キャッシュ
メモリは異なるセグメントサイズを割り当てた複数個の
キャッシュメモリを搭載するとともに、上位装置のオペ
レーティングシステムがＩ／Ｏ処理において設定したア
クセス単位およびアクセス種別を検出してアクセスに対
応する最適セグメントサイズを決定する制御システムを
設けたことを特徴とするキャッシュメモリ制御システ
ム。 - 【請求項２】アクセスされたデータに対応する最適なセ
グメントサイズのキャッシュメモリに空きが無いとき、
全てのセグメントが空きであるキャッシュメモリのセグ
メントサイズを、前記アクセスされたデータに対応する
セグメントサイズに変更する請求項１記載のキャッシュ
メモリ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046258A JP2002251322A (ja) | 2001-02-22 | 2001-02-22 | 記憶装置制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001046258A JP2002251322A (ja) | 2001-02-22 | 2001-02-22 | 記憶装置制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002251322A true JP2002251322A (ja) | 2002-09-06 |
Family
ID=18907917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001046258A Pending JP2002251322A (ja) | 2001-02-22 | 2001-02-22 | 記憶装置制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002251322A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006227688A (ja) * | 2005-02-15 | 2006-08-31 | Hitachi Ltd | ストレージシステム |
| JP2006309581A (ja) * | 2005-04-28 | 2006-11-09 | Aisin Aw Co Ltd | ナビゲーションシステム、キャッシュメモリ及びキャッシュ管理方法 |
| US7493445B2 (en) | 2004-09-13 | 2009-02-17 | International Business Machines Corporation | Cache memory system and control method of the cache memory system |
| WO2010089795A1 (en) * | 2009-02-03 | 2010-08-12 | Hitachi, Ltd. | Storage control device, and control method for cache memory |
-
2001
- 2001-02-22 JP JP2001046258A patent/JP2002251322A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7493445B2 (en) | 2004-09-13 | 2009-02-17 | International Business Machines Corporation | Cache memory system and control method of the cache memory system |
| JP2006227688A (ja) * | 2005-02-15 | 2006-08-31 | Hitachi Ltd | ストレージシステム |
| US8612716B2 (en) | 2005-02-15 | 2013-12-17 | Hitachi, Ltd. | Storage system having partition size set in accordance with drive type |
| US8832380B2 (en) | 2005-02-15 | 2014-09-09 | Hitachi, Ltd. | Storage system having cache partition size set based on drive type |
| JP2006309581A (ja) * | 2005-04-28 | 2006-11-09 | Aisin Aw Co Ltd | ナビゲーションシステム、キャッシュメモリ及びキャッシュ管理方法 |
| JP4725181B2 (ja) * | 2005-04-28 | 2011-07-13 | アイシン・エィ・ダブリュ株式会社 | ナビゲーションシステム及びキャッシュ管理方法 |
| WO2010089795A1 (en) * | 2009-02-03 | 2010-08-12 | Hitachi, Ltd. | Storage control device, and control method for cache memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7669033B2 (en) | Pretranslating input/output buffers in environments with multiple page sizes | |
| US6948033B2 (en) | Control method of the cache hierarchy | |
| US6041366A (en) | System and method for dynamic specification of input/output attributes | |
| US6542960B1 (en) | System and method for parity caching based on stripe locking in raid data storage | |
| US7613870B2 (en) | Efficient memory usage in systems including volatile and high-density memories | |
| US20100312955A1 (en) | Memory system and method of managing the same | |
| US20070005904A1 (en) | Read ahead method for data retrieval and computer system | |
| JP2010102715A (ja) | ディスクベースのファイルシステムのための大きなブロック割当て | |
| JP2006221627A (ja) | 複数のマッピング技法を採用した適応型フラッシュメモリ制御装置及びそれを含むフラッシュメモリシステム | |
| JP2003150447A (ja) | キャッシュ・バッファ制御方法及び制御装置 | |
| JP3872968B2 (ja) | コンピュータ・システムにおいてメモリを動的に再割当てするシステムおよび方法 | |
| US9703593B2 (en) | Apparatus and method for memory overlay | |
| JP2001060169A (ja) | キャッシュコントローラ及びコンピュータシステム | |
| US20040039875A1 (en) | Disk array device and virtual volume management method in disk array device | |
| JP2005196793A (ja) | メモリを予約するための方法、システム、および製品 | |
| US8478956B2 (en) | Computing system and method controlling memory of computing system | |
| JP2002251322A (ja) | 記憶装置制御システム | |
| US5918243A (en) | Computer mechanism for reducing DASD arm contention during parallel processing | |
| JPH076088A (ja) | 情報記憶装置 | |
| JP3111912B2 (ja) | ディスクキャッシュ制御方式 | |
| JPH1185411A (ja) | ディスクアレイ装置、ディスクアレイ装置のデータ再配置方法、及びディスクアレイ装置のデータ再配置方法のプログラム情報を格納した記憶媒体 | |
| JP2000148587A (ja) | 記憶装置および記憶領域の決定方法 | |
| KR100460142B1 (ko) | 캐쉬 메모리 참조의 최적화 방법 | |
| TWI802689B (zh) | 資料處理系統、資料處理方法、及程式 | |
| JPH0644139A (ja) | ディスクキャッシュシステムおよびそのページ置き換え制御方法 |