JP2002237839A

JP2002237839A - スケジューリング方法及びその装置

Info

Publication number: JP2002237839A
Application number: JP2001034339A
Authority: JP
Inventors: Naoki Matsuoka; 直樹松岡; Hiroshi Tomonaga; 博朝永; Kenichi Kawarai; 健一瓦井; Masakatsu Nagata; 将克永田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-02-09
Filing date: 2001-02-09
Publication date: 2002-08-23
Also published as: US20020110129A1

Abstract

(57)【要約】【課題】本発明は、スケジューリング処理時間の短縮
化と、公平なスケジューリング処理の両方を実現するス
ケジューリング方法及びその装置を提供することを目的
とする。【解決手段】複数の入力回線間でスケジューリング対
象の異なる複数の処理順序を有し、最優先入力回線の最
優先出力回線が第１優先で処理される処理順序に従って
全入力回線のスケジューリング処理を並列に処理し、ス
ケジューリングサイクル毎に最優先入力回線および各入
力回線の最優先出力回線を更新することにより、各入力
回線が最優先回線になったとき、自入力回線内の最優先
出力回線を必ず確定することができ、単一の入力回線に
着目して見れば、その入力回線内の出力回線が均等に選
択されるため、入力回線間の順序が固定的であっても、
公平なスケジューリングを行うことが可能となり、また
同時に、並列処理により処理時間の短縮が図れ、高速な
スケジューリングが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スケジューリング
方法及びその装置に関し、特に、入力バッファ型スイッ
チにおいて効率の良いパケット読み出しを実現するスケ
ジューリング方法及びその装置に関する。

【０００２】

【従来の技術】近年、インターネットトラヒックの増加
に伴い、インターネットバックボーンネットワークの大
容量化が求められている。これに伴って、バックボーン
ネットワークに設置されるネットワークノードは、テラ
ビットを超えるスイッチング容量が必要とされている。

【０００３】現在、大容量ノードを実現する手段とし
て、メモリアクセス時間の短縮が可能な入力バッファ型
スイッチが有望視されている。入力バッファ型スイッチ
構成は、パケットバッファを各入力回線に配備している
ため、パケットバッファを実現するメモリアクセス速度
が低速であり、ハードウェアの実現が容易であるメリッ
トを持つ。

【０００４】しかし、スイッチ部にパケットバッファを
配備していないため、異なる入力回線が同一時刻に同一
出力回線宛てにパケットを送出しないようにスケジュー
リングを行う必要がある。このため、スケジューリング
処理により各バッファで待ち合わせが必要となり、効率
の良いスケジューリングが実現できなければスループッ
トの低下を招く恐れがある。入力バッファ型スイッチに
おけるスケジューリング処理に関して、これまでに様々
なアルゴリズムが提案されている。

【０００５】図１は、従来のスケジューリング方法の一
例の説明図を示す。図中、丸印が付いているものが要求
ありを示し、スケジューリングが確定した状態を梨地の
丸印で示している。

【０００６】図１（Ａ）に示す入力回線＃０〜＃３のう
ち、任意の入力回線からスケジューリングを開始し、入
力回線毎に順次未確定の出力回線をラウンドロビン方式
で選択するスケジューリングを行い、また公平なスケジ
ューリングを実現するためにスケジューリングサイクル
毎に処理順序を固定的に巡回させている。例えば、第１
スケジューリングサイクルでは、図１（Ｂ）に示すよう
に入力回線＃２，入力回線＃３，入力回線＃０，入力回
線＃１の順にスケジューリングを行い、次の第２スケジ
ューリングサイクルでは、図１（Ｃ）に示すように入力
回線＃３，入力回線＃０，入力回線＃１，入力回線＃２
の順にスケジューリングを行う。

【０００７】図２は、従来のスケジューリング方法の他
の一例の説明図を示す。この方法は、処理時間の短縮を
図るために、入力回線間のスケジューリング対象が異な
る処理順序に従いＮ個の入力回線の処理を並列に実行
し、また公平なスケジューリングを実現するためにスケ
ジューリングサイクル毎に処理順序を固定的に巡回させ
ている。

【０００８】第１スケジューリングサイクルでは、図２
（Ａ）に示すように、入力回線＃０は出力回線＃０，＃
１，＃２，＃３の優先順にスケジューリングを行い、こ
れと並列に入力回線＃１は出力回線＃１，＃２，＃３，
＃０の優先順にスケジューリングを行い、入力回線＃２
は出力回線＃２，＃３，＃０，＃１の優先順にスケジュ
ーリングを行い、入力回線＃３は出力回線＃３，＃０，
＃１，＃２の優先順にスケジューリングを行う。この優
先順のパターンを等価的に図２（Ｂ）のように表す。

【０００９】また、次の第２スケジューリングサイクル
では、各入力回線＃０〜３＃それぞれについて、出力回
線＃０〜＃３の優先順序を固定的に巡回させ、図２
（Ｃ）に示すようにする。

【００１０】

【発明が解決しようとする課題】図１に示す従来方法
は、スケジューリングサイクル毎に入力回線の処理順序
が巡回し、更に出力回線の選択がラウンドロビン制御で
あるため、各入力回線および出力回線を公平に処理で
き、加えて入力回線毎の順次処理であるため効率の良い
スケジューリングが可能である。しかし、スケジューリ
ング処理が順次処理であるため、スケジューリング処理
に要する時間が回線数Ｎに比例して大きくなり、その結
果、回線数Ｎが大きな領域では単位時間内で処理が終わ
らず、複数の処理を並列処理するパイプライン処理の適
用が必要であった。

【００１１】このように、図１の方法は、効率の面では
有効な手段であるが、Ｎが大きな領域でスケジューリン
グ処理時間が大きい、非常に多くのパイプライン処理が
必要となりハードウェアの増加を招く等の問題があっ
た。

【００１２】一方、図２の従来方法は、Ｎ個の入力回線
の処理を並列に実行するため、スケジューリング処理時
間が従来方式１の約１／Ｎの処理時間で済む特徴を持つ
が、スケジューリング処理の順序制御として、各入力回
線の処理順序が固定的に巡回するだけであるため、異な
る入力回線の間で特定の出力回線への処理が公平になら
ない。例えば、入力回線＃０，＃１から出力回線＃１を
選択する場合、図２（Ｃ）に示すシーケンスでは入力回
線＃０が選択されるものの、図２（Ｂ）に示すシーケン
ス及び図示しない２つのシーケンスではでは入力回線＃
１が選択され、公平なスケジューリングが実現できない
という問題があった。

【００１３】このように、図２の方法は、処理時間の観
点では有効な手段であるが、公平性が欠けておりスルー
プットの劣化を招く問題があった。

【００１４】本発明は、上記の点に鑑みなされたもので
あり、スケジューリング処理時間の短縮化と、公平なス
ケジューリング処理の両方を実現するスケジューリング
方法及びその装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、複数の入力回線間でスケジューリング対象の異なる
複数の処理順序を有し、最優先入力回線の最優先出力回
線が第１優先で処理される処理順序に従って全入力回線
のスケジューリング処理を並列に処理し、スケジューリ
ングサイクル毎に最優先入力回線および各入力回線の最
優先出力回線を更新することにより、各入力回線が最優
先回線になったとき、自入力回線内の最優先出力回線を
必ず確定することができ、単一の入力回線に着目して見
れば、その入力回線内の出力回線が均等に選択されるた
め、入力回線間の順序が固定的であっても、公平なスケ
ジューリングを行うことが可能となり、また同時に、並
列処理により処理時間の短縮が図れ、高速なスケジュー
リングが可能となる。

【００１６】請求項２に記載の発明は、請求項１記載の
スケジューリング方法において、前記最優先入力回線お
よび各入力回線の最優先出力回線を更新する際に、パケ
ットの存在する回線を優先的に選択することにより、リ
クエストの無い無駄な回線を選択しないので、入力回線
間のパスの数が異なる不均等パス条件下においても、ト
ラヒックの存在する回線だけが最優先回線として選択さ
れ、さまざまな条件下で公平なスケジューリングを行う
ことが可能となる。

【００１７】請求項３に記載の発明は、複数の入力回線
間でスケジューリング対象の異なる複数の処理順序を有
し、最優先入力回線の最優先出力回線が第１優先で処理
される処理順序に従って全入力回線のスケジューリング
を並列に処理するスケジューリング処理手段と、スケジ
ューリングサイクル毎に最優先入力回線および各入力回
線の最優先出力回線を更新する優先回線更新手段とを有
することにより、各入力回線が最優先回線になったと
き、自入力回線内の最優先出力回線を必ず確定すること
ができ、単一の入力回線に着目して見れば、その入力回
線内の出力回線が均等に選択されるため、入力回線間の
順序が固定的であっても、公平なスケジューリングを行
うことが可能となり、また同時に、並列処理により処理
時間の短縮が図れ、高速なスケジューリングが可能とな
る。

【００１８】請求項４に記載の発明は、請求項３記載の
スケジューリング装置において、前記優先回線更新手段
は、最優先入力回線および各入力回線の最優先出力回線
を更新する際に、パケットの存在する回線を優先的に選
択することにより、リクエストの無い無駄な回線を選択
しないので、入力回線間のパスの数が異なる不均等パス
条件下においても、トラヒックの存在する回線だけが最
優先回線として選択され、さまざまな条件下で公平なス
ケジューリングを行うことが可能となる。

【００１９】請求項５に記載の発明は、請求項４記載の
スケジューリング装置において、前記優先回線更新手段
は、前記最優先出力回線がスケジューリングできない場
合には、前記各入力回線の最優先出力回線を更新する際
に、当該最優先出力回線を更新しないことにより、今回
のスケジューリングサイクルで最優先出力回線以外の回
線を選択したとしても、次回以降においてまた当該最優
先出力回線を優先的に選択することができる。

【００２０】付記６に記載の発明は、請求項４記載のス
ケジューリング装置において、前記優先回線更新手段
は、前記各入力回線の最優先出力回線を更新する際に、
出力回線の中の優先回線を非優先回線に優先して選択し
更新することにより、例えば、負荷の高い回線、キュー
長の大きな回線、同じ出力回線でも品質要求の厳しいＱ
ｏＳなどにより優先的にスケジューリングしたい回線を
優先的に選択することができ、同一入力回線内の出力回
線間でトラヒックが不均等な場合でも公平なスケジュー
リングが可能となり、また、優先したい回線をＱｏＳで
選択する場合には、ベストエフォートトラヒックの影響
を受けることなく、優先するＱｏＳの回線の遅延及び帯
域を保証することが可能となる。

【００２１】付記７に記載の発明は、付記６記載のスケ
ジューリング装置において、前記スケジューリング処理
手段は、前記優先回線と非優先回線とで別々に最優先出
力回線を管理することにより、優先回線と非優先回線の
スケジューリング処理を独立に行うことが可能となる。

【００２２】付記８に記載の発明は、付記６記載のスケ
ジューリング装置において、前記スケジューリング処理
手段は、前記優先回線と非優先回線とで一括して最優先
出力回線を管理することにより、最優先回線を更新する
ときに優先回線を優先的に選択して優先回線を優先して
スケジューリングしながら、スケジューリング処理の短
縮を図ることが可能となる。

【００２３】付記９に記載の発明は、付記６記載のスケ
ジューリング装置において、前記スケジューリング処理
手段は、スケジューリングサイクルの前半で優先回線を
対象としたスケジューリングを行った後、非優先回線を
対象としたスケジューリングを行うことにより、全回線
にわたって完全に優先回線を優先して処理でき、なおか
つ、未確定の空き帯域を非優先回線に割り当てることに
より効率の良いスケジューリングが可能となる。

【００２４】付記１０に記載の発明は、付記６記載のス
ケジューリング装置において、前記スケジューリング処
理手段は、優先回線と非優先回線のスケジューリングを
並列に実行し、両スケジューリング結果で競合が発生し
たとき優先回線のスケジューリング結果を優先すること
により、優先回線を優先しながら処理時間の短縮を図る
ことが可能となる。

【００２５】付記１１に記載の発明は、請求項４記載の
スケジューリング装置において、前記優先回線更新手段
は、前記各入力回線の最優先出力回線を更新する際に、
出力回線の中の高優先グループを低優先グループに優先
して選択し更新することにより、例えば、負荷の高い回
線、キュー長の大きな回線、同じ出力回線でも品質要求
の厳しいＱｏＳなどにより優先的にスケジューリングし
たい回線を優先的に選択することができ、同一入力回線
内の出力回線間でトラヒックが不均等な場合でも公平な
スケジューリングが可能となり、また、優先したい回線
をＱｏＳで選択する場合には、ベストエフォートトラヒ
ックの影響を受けることなく、優先するＱｏＳの回線の
遅延及び帯域を保証することが可能となる。

【００２６】付記１２に記載の発明は、付記６記載のス
ケジューリング装置において、前記スケジューリング処
理手段は、前記高優先グループと低優先グループとで別
々に最優先出力回線を管理することにより、高優先グル
ープと低優先グループのスケジューリング処理を独立に
行うことが可能となる。

【００２７】付記１３に記載の発明は、付記６記載のス
ケジューリング装置において、前記スケジューリング処
理手段は、前記高優先グループと低優先グループとで一
括して最優先出力回線を管理することにより、最優先回
線を更新するときに高優先グループを優先的に選択して
優先回線を優先してスケジューリングしながら、スケジ
ューリング処理の短縮を図ることが可能となる。

【００２８】付記１４に記載の発明は、複数の出力回線
間でスケジューリング対象の異なる複数の処理順序を有
し、最優先出力回線の最優先入力回線が第１優先で処理
される処理順序に従って全出力回線のスケジューリング
を並列に処理するスケジューリング処理手段と、スケジ
ューリングサイクル毎に最優先出力回線および各出力回
線の最優先入力回線を更新する優先回線更新手段とを有
することにより、各出力回線が最優先回線になったと
き、自出力回線内の最優先入力回線を必ず確定すること
ができ、単一の出力回線に着目して見れば、その出力回
線内の入力回線が均等に選択されるため、出力回線間の
順序が固定的であっても、公平なスケジューリングを行
うことが可能となり、また同時に、並列処理により処理
時間の短縮が図れ、高速なスケジューリングが可能とな
る。

【発明の実施の形態】図３は、本発明の入力バッファ型
スイッチの第１実施例の構成図を示す。同図中、入力回
線１０_１〜１０_Ｎの回線数だけの入力バッファ部１２_１
〜１２_Ｎが設けられており、各入力バッファ部１２_１〜
１２_Ｎには出力回線に対応した論理出力キュー（ＶＯ
Ｑ：Ｖｉｒｔｕａ１ＯｕｔｐｕｔＱｕｅｕｅ）１３
_１〜１３ _Ｍが設けられている。各入力バッファ部１２_１
〜１２_Ｎにおいて、入力されたパケットは出力回線に対
応した論理出力キュー１３_１〜１３_Ｍにバッファリング
され、各論理出力キュー１３_１〜１３_Ｍは上記のバッフ
ァリングと共に、スケジューリング要求のリクエスト情
報をスケジューラ（即ちスケジューリング装置）１４に
対して送信する。また、各入力バッファ部１２_１〜１２
_Ｎはスケジューラ１４の指示（スケジューリング結果）
に従って論理出力キュー１３_１〜１３_Ｍのいずれかから
パケットをパケットスイッチ１６に送出する。

【００２９】パケットスイッチ１６は、バッファレスの
クロスバースイッチであり、入力パケットのヘッダに書
かれている宛先に応じた出力回線１８_１〜１８_Ｍにパケ
ットをスイッチングする。

【００３０】スケジューラ１４は、Ｉ／Ｏ部２０、リク
エスト管理部２２、ポインタ制御部２４、順序制御指示
部２６、スケジューリング処理部２８から構成され、パ
ケットスイッチ１６において競合が発生しないようにス
ケジューリングを行う。Ｉ／Ｏ部２０は、入力バッファ
部１２_１〜１２_Ｎからのリクエスト情報を受信すると共
に、その情報をリクエスト管理部２２に通知する。ま
た、スケジューリング処理部２８によるスケジューリン
グ結果を各入力バッファ部１２_１〜１２_Ｎに通知する。

【００３１】リクエスト管理部２２は、各入力バッファ
部１２_１〜１２_Ｎから送信されるスケジューリング要求
の数を各入力バッファのＶＯＱ毎に管理し、スケジュー
リング要求の有無を判定する。ポインタ制御部２４は、
全入力回線のなかの最優先入力回線と、各入力回線毎の
最優先出力回線とを管理する。順序制御指示部２６は、
ポインタ制御部２４から通知される最優先入力回線の最
優先出力回線（最優先入力回線として指示された入力回
線に該当する最優先出力回線で指示された出力回線）を
第１優先でスケジューリングでき、なおかつ、各入力回
線のスケジューリング対象が重ならないようなスケジュ
ーリング順序を生成してスケジューリング処理部２８に
対して通知を行う。

【００３２】スケジューリング処理部２８は、リクエス
ト管理部２２から通知されるリクエスト有無情報と自処
理部内で管理している確定済み回線の情報を用いて、順
序制御処理部２６から通知されるスケジューリング順序
に従い、Ｎ個の入力回線のスケジューリング処理を並列
処理するものである。本構成において、ポインタ制御部
２４が指示する最優先入力回線の最優先出力回線を第１
優先で処理する処理順序に従って全入力回線のスケジュ
ーリング処理を並列に行い、最優先入力回線および各入
力回線の最優先出力回線をスケジューリングサイクル毎
に更新することにより、スケジューリング処理時間の短
縮化および公平なスケジューリングを実現する。

【００３３】図４、図５は、本発明方法の第１実施例を
説明するための図を示す。ここでは、説明を簡略にする
ため入力回線数Ｎ＝４，出力回線数Ｍ＝４とし、４×４
スイッチを用いて説明を行う。

【００３４】図４は、スケジューラの順序制御指示部２
６が生成するスケジューリングの処理順序の一実施例を
示す。パターン１からパターン４の各マトリクスは、第
１行が入力回線＃０のスケジューリング対象を表し、第
２行が入力回線＃１のスケジューリング対象を表し、第
３行が入力回線＃２のスケジューリング対象を表し、第
４行が入力回線＃３のスケジューリング対象を表してい
る。また、第１カラムが処理順序の第１優先を表し、第
２カラムが処理順序の第２優先を表し、第３カラムが処
理順序の第３優先を表し、第４カラムが処理順序の第４
優先を表している。各行の各欄に示す数字は出力回線番
号を表している。

【００３５】つまり、例えばパターン１では、、入力回
線＃０が第１優先で出力回線＃０をスケジューリング対
象とし、入力回線＃１が第１優先で出力回線＃１をスケ
ジューリング対象とし、入力回線＃２が第１優先で出力
回線＃２をスケジューリング対象とし、入力回線＃３が
第１優先で出力回線＃３をスケジューリング対象として
いる。また、入力回線＃０に着目してみると、スケジュ
ーリング順序は、出力回線＃０，＃１，＃２，＃３の順
となっている。

【００３６】スケジューリング処理は、４つの入力回線
が同時に、第１優先から順に第Ｎ優先まで順次スケジュ
ーリング対象の出力回線に対して判定処理を行うことに
より実現する。なお、入力回線間で同一処理時間（同一
優先順位）のスケジューリング対象が異なっているた
め、同一処理時刻に他回線のスケジューリング結果を意
識する必要がなく、高速にスケジューリング処理を行う
ことが可能である。この例では４×４スイッチを想定し
ているため、スケジューリング順序のパターンとして、
各出力回線が均等に第一処理となるような４つの順序パ
ターンが存在する。

【００３７】一般にＮ！通りの順序パターンを生成する
ことにより完全に均等な順序となるが、入力回線数Ｎが
大きな領域では膨大なパターン数となり実現が難しくな
る。しかし、この例のように各出力回線が均等に第１優
先となるようなＮ通りの順序パターンであれば、比較的
実現が容易であり、またスケジューリング順序を生成す
る論理も非常に簡単かつ容易である。この実施例では、
パターン内の処理順序に関して、第ｍ優先度のスケジュ
ーリング対象を、第ｍ−１優先度の出力回線番号＋１
ＭＯＤＮ（出力回線番号＋１をＮで割った剰余）によ
り求める。また、複数の順序パターンの生成に関して
は、第ｍパターンは、第ｍ−１パターンの出力回線番号
＋１ＭＯＤＮにより求め、簡易な制御で優先順序を
導くことが可能である。さらに、前回の優先順位あるい
は前回のパターンの出力回線番号＋１ＭＯＤＮによ
りスケジューリング対象あるいは順序パターンを導くの
に限らず、どのような方法でスケジューリング対象ある
いは順序パターンを導いても良い。

【００３８】次に、図５を用いて、スケジューリング処
理の際に使用するスケジューリング順序の決定方法につ
いて説明する。スケジューラのポインタ制御部２４は、
全入力回線中の最優先入力回線番号と、各入力回線の最
優先出力回線番号を管理している。

【００３９】スケジューリングサイクル１では、これら
の値の初期値として、最優先入力回線が２で、入力回線
＃０の最優先出力回線が＃２で、入力回線＃１の最優先
出力回線が＃３で、入力回線＃２の最優先出力回線が＃
０で、入力回線＃３の最優先出力回線が＃１となってい
る。そして、スケジューリング順序は、最優先入力回線
の最優先出力回線が第１優先で処理される順序パターン
を使用する。即ち、本例では入力回線＃２，出力回線＃
０を第１優先で処理することのできるスケジューリング
の処理順序パターン３に従ってスケジューリングを行
う。なお、最優先入力回線，最優先出力回線はスケジュ
ーリングサイクル毎に更新される。

【００４０】同ように、スケジューリングサイクル２で
は、スケジューリングサイクル１において更新された各
ポインタ値に基づき、入力回線＃０，出力回線＃０が第
１優先で処理されるパターン１を用いて処理を行う。こ
のように、スケジューリングサイクル毎に最優先入力回
線を巡回させ、その入力回線内の最優先出力回線が第１
優先で処理される順序に従って全回線のスケジューリン
グを行うことにより、公平なスケジューリングを実現す
る。

【００４１】図６は、スケジューリング処理の第１実施
例のフローチャートを示す。なお、Ｎは全入力回線数、
ＩＮは入力回線番号、Ｏ，ＯＵＴ，Ｉそれぞれは中間変
数、要求（ＩＮ，Ｏ）は入力回線＃ＩＮのＶＯＱ（論理
出力キュー）＃Ｏの要求数を示す。

【００４２】同図中、ステップＳ１０では、最優先入力
回線の最優先出力回線が第１優先で処理されるパターン
を選択する。次に、ステップＳ１２で選択したパターン
の処理順序に従ってスケジューリング処理を実施する。
次に、ステップＳ１４〜Ｓ３０を入力回線毎に実施す
る。

【００４３】ステップＳ１４では現在の入力回線ＩＮの
最優先出力回線をＯに格納する。次に、ステップＳ１６
で要求（ＩＮ，Ｏ）＞０で、かつ、確定回線がＯである
か、または、要求（ＩＮ，Ｏ）＝０であるかを判別し、
この条件を満足すればステップＳ１８に進み、要求（Ｉ
Ｎ，Ｏ）＞０で、かつ、確定回線がＯでなければステッ
プＳ３０に進む。

【００４４】ステップＳ１８では確定回線の要求数を１
だけ減算し、ステップＳ２０で入力回線＃ＩＮの確定回
線をＯＵＴに格納した後、ステップＳ２２でＯＵＴ＋１
ＭＯＤＮを演算してＯＵＴに格納する。そして、ス
テップＳ２４で全出力回線について検証済みか否かを判
別し、検証済みでなければステップＳ２６で入力回線＃
ＯのＶＯＱ＃ＯＵＴに要求があるか否かを判別する。

【００４５】ここで、要求がなければステップＳ２２に
進み、要求があればステップＳ２８でＯＵＴに格納され
ている回線番号をＯに格納されている回線番号の最優先
出力回線に新たに設定してステップＳ３２に進む。ま
た、ステップＳ２４で検証済みであればステップＳ３２
に進む。一方、ステップＳ１６で要求（ＩＮ，Ｏ）＞０
で、かつ、確定回線がＯでない場合にはステップＳ３０
で確定回線の要求数を１だけ減算してステップＳ３２に
進む。

【００４６】ステップＳ３２では現在の最優先入力回線
をＩに格納する。次に、ステップＳ３４でＩ＋１ＭＯ
ＤＮを演算してＩに格納する。そして、ステップＳ３
６で全入力回線について検証済みか否かを判別し、検証
済みでなければステップＳ３８で入力回線＃Ｉのいずれ
かのＶＯＱに要求があるか否かを判別する。ここで、要
求がなければステップＳ３４に進み、要求があればステ
ップＳ４０でＩに格納されている回線番号を最優先入力
回線に新たに設定して処理を終了する。また、ステップ
Ｓ３６で検証済みであれば処理を終了する。

【００４７】ここで、第１実施例のスケジューリング処
理に基づき、スケジューリング判定処理および最優先入
力回線／最優先出力回線の更新について説明する。ここ
でも４×４スイッチを用いており、従って、順序パター
ンは図４に示す４つのパターンである。図７〜図１０に
スケジューリングサイクル毎のポインタ初期値、使用処
理パターン、スケジューリング要求の有無、スケジュー
リング結果、ポインタ更新後のポインタ値を示す。スケ
ジューリング要求有無は、リクエスト管理部２２によっ
て管理されており、リクエスト数が１以上のものをリク
エストありと判断している。なお、図中、丸印が付いて
いるものがリクエストありを意味し、例えば、図７の第
１優先では入力回線＃１から出力回線＃１のリクエスト
と、入力回線＃２から出力回線＃２のリクエストが存在
し、入力回線＃０と＃３についてはリクエストが無いこ
とを表している。なお、スケジューリング要求数は、入
力バッファからのリクエスト受信時にインクリメント
し、スケジューリング完了時にデクリメントすることに
よって管理される。ここでは、簡略化のため、現在リク
エストのある回線に２個以上のリクエストが存在するこ
ととし、スケジューリング前とスケジューリング後でリ
クエスト有無状態が変わらない例を用いている。

【００４８】はじめにスケジューリング処理の動作概要
について説明する。図７のスケジューリングサイクル＃
１におけるスケジューリング順序パターンは、最優先入
力回線が＃２で、入力回線＃２の最優先出力回線が＃２
であることから、入力回線＃２，出力回線＃２が第１優
先で処理される順序パターン＃１を使用する。スケジュ
ーリング処理は、上記順序パターンの第１優先から第Ｎ
優先まで順次Ｎ並列で、スケジューリングの可否を判定
して行く。

【００４９】ここで、スケジューリングの可否は、自入
力回線が未確定、かつスケジューリング対象の出力回線
が未確定、かつリクエスト情報有りのときスケジューリ
ング可能と判定し、これらの条件が一致しなければ不可
と判定する。スケジューリング可能と判定された場合に
は、自入力回線番号と当該出力回線番号とを確定済みの
状態として、スケジューリング結果を保持する。例えば
第１優先処理では、全ての入力回線が未確定であり、ま
た全ての出力回線が未確定である。従って、スケジュー
リング要求のある入力回線＃１と入力回線＃２は条件を
全て満たしているため、これらはスケジューリング可能
と判定される。図中では、スケジューリングが確定した
状態を梨地の丸印で示している。

【００５０】次に、第２優先処理では、入力回線＃０が
出力回線＃１のリクエストを持っているが、既に入力回
線＃１によって出力回線＃１は確定済みであるため判定
条件に一致せず、確定することができない。また、入力
回線＃２は出力回線＃３のリクエストを持っているが既
に自入力回線が確定済みであるため判定条件に一致しな
い。従って、この第２優先処理ではどの回線も確定を行
うことができない。また、第３優先処理も同ように全て
の回線で条件一致しない。そして、第４優先処理におい
て、入力回線＃０の出力回線＃３が条件一致となり確定
となる。

【００５１】この結果、スケジューリングサイクル＃１
のスケジューリングの結果として以下の結果が得られ
る。入力回線＃０を出力回線＃３に接続、入力回線＃１
を出力回線＃１に接続、入力回線＃２を出力回線＃２に
接続、入力回線＃３は無し（読み出し不可）とする。次
に、最優先入力回線の更新処理について説明する。最優
先入力回線の更新は、スケジューリング完了後のリクエ
スト有無情報に基づき、スケジューリング要求を持つ入
力回線を優先的に選択するようにする。ここでは、現在
の最優先入力回線＋１ＭＯＤＮから検索を開始し
て、最初に検出されたリクエストを持つ入力回線を次回
の最優先入力回線としている。図７のスケジューリング
サイクル＃１では、現最優先入力回線が＃２であり、２
＋１の入力回線＃３から検索を開始し、最初にリクエ
ストが存在する回線として検出された入力回線＃３を次
回の最優先入力回線としている。図中、ポインタ更新の
有無を明確にするため、更新を行った部分に下線を付し
ている。

【００５２】なお、全入力回線にスケジューリング要求
が無い場合には、現ポインタ値＋１ＭＯＤＮを次回の
最優先入力回線としても良いし、現最優先入力回線を保
持しても良い。図７では、次回の最優先入力回線を現ポ
インタ値＋１ＭＯＤＮにより決定しているが、スケ
ジューリング要求を持つ回線が優先的に選択されれぱど
のような方法で最優先入力回線を決定しても良い。ま
た、リクエストの有無によって最優先入力回線を決定す
るのではなく、単純にラウンドロビン制御で各回線を均
等に選択しても良い。

【００５３】次に、各入力回線の最優先出力回線の更新
処理について説明する。入力回線内の複数の出力回線を
公平にスケジューリングするため、各入力回線のスケジ
ューリング結果とスケジューリング要求有無に基づき、
入力回線毎に独立に最優先出力回線の更新を行う。更新
処理には大きく分けて以下の２通りの更新論理がある。

【００５４】第一の更新論理は、スケジューリング時に
現最優先出力回線にリクエストがあり、かつ、その出力
回線が確定できなかった場合に、確定回線番号に拘わら
ず現最優先出力回線番号を保持する。

【００５５】第２の更新論理は、スケジューリング時に
現最優先出力回線にリクエストがあり、かつ、その最優
先出力回線を確定した場合、あるいはスケジューリング
時に現優先出力回線にリクエストが無く、かつ、いずれ
かの出力回線が確定できた場合のいずれかに該当する場
合は、確定した出力回線番号＋１ＭＯＤＮから検索
を開始して、スケジューリング要求を持つ出力回線の中
で最初に検出された出力回線を次回の最優先出力回線と
する。

【００５６】なお、上記検索の結果、全出力回線のリク
エストが無い場合には、現最優先出力回線を保持しても
良いし、現量優先出力回線＋１ＭＯＤＮの出力回線
としても良い。

【００５７】図７にて上記の更新処理を説明すると、ま
ず入力回線＃０は現最優先出力回線＃２にリクエストが
無く出力回線＃３が確定されたため、確定回線（＃３）
＋１ＭＯＤＮ（＝０）で得られる出力回線＃０から
検索を開始して、最初に検出されたリクエストを有する
出力回線＃１を次回の最優先出力回線とする。入力回線
＃１および入力回線＃３は現最優先出力回線（入力回線
＃１は出力回線＃３，入力回線＃３は出力回線＃１）に
リクエストがあり、その回線が確定できなかったため、
現最優先出力回線を保持する。このため、入力回線＃１
と＃３の最優先出力回線は更新されていない。また、入
力回線＃２は、現最優先出力回線＃２にリクエストがあ
り、かつ、その回線を確定したため、確定回線（＃２）
＋１ＭＯＤＮから検索を開始して最初に検出されたリ
クエストを有する出力回線＃３を次回の最優先出力回線
とする。

【００５８】なお、上記実施例では、確定回線＋１Ｍ
ＯＤＮにより次回の最優先出力回線を決定している
が、リクエストを有する出力回線を優先的に選択すれぱ
どのような方法で決定しても良い。また、リクエストの
無い回線をスキップするような処理ではなく、単純なラ
ウンドロビン制御によって各出力回線を選択するように
しても良い。

【００５９】図８に示すスケジューリングサイクル＃２
では、スケジューリングサイクル＃１の最優先回線更新
の結果を受けて、入力回線＃３，出力回線＃１が第１優
先で処理されるパターン＃３に従い同様の手順でスケジ
ューリングを行う。また、図９に示すスケジューリング
サイクル＃３では、スケジューリングサイクル＃２の最
優先回線更新の結果を受けて、入力回線＃０，出力回線
＃１が第１優先で処理されるパターン＃２に従い同様の
手順でスケジューリングを行う。さらに、図１０に示す
スケジューリングサイクル＃４では、スケジューリング
サイクル＃３の最優先回線更新の結果を受けて、入力回
線＃１，出力回線＃１が第１優先で処理されるパターン
＃１に従い同様の手順でスケジューリングを行う。

【００６０】上記実施例では、スケジューリング前とス
ケジューリング後でスケジューリング要求有無状態が変
わらず（リクエストが２個以上存在する）、なおかつ、
全ての入力回線がリクエストを持っているケースについ
て説明を行ったが、図１１に示すようなスケジューリン
グ前とスケジューリング後とでスケジューリング要求有
無状態が異なり、更にある入力回線のリクエストがゼロ
になる場合の最優先入力回線の更新処理について説明す
る。

【００６１】図１１の左側半分は、あるスケジューリン
グサイクルにおけるスケジューリング処理前のスケジュ
ーリング要求有無の状態を示しており、右側半分がスケ
ジューリング後のリクエスト有無状態を表している。こ
の例では、今回のスケジューリング処理で、入力回線＃
１，出力回線＃１と、入力回線＃２，出力回線＃０が確
定され、それぞれのリクエスト数がデクリメントされた
結果、これらの回線のリクエスト数がゼロになったこと
を表している。

【００６２】最優先入力回線の更新処理は、上記実施例
で説明したように現最優先入力回線＋１ＭＯＤＮか
ら検索を開始して、最初に検出されるリクエスト情報を
もつ入力回線を選択する。すなわち、入力回線＃０＋１
ＭＯＤＮ（＝１）で得られる入力回線＃１から検索
を開始して、最初に見つかるリクエストを有する入力回
線＃３が次回の最優先入力回線となる。なお、スケジュ
ーリング後にリクエストがゼロになった入力回線＃１と
＃２の最優先出力回線の更新処理では、確定回線＋１を
次回の最優先出力回線としている。

【００６３】このように、スケジューリングサイクル毎
に、最優先入力回線の最優先出力回線が第１優先で処理
される順序に従ってスケジューリングを行うことによ
り、他の入力回線が最優先回線のときは、自入力回線内
で本来最優先で処理したい回線とは異なる回線をスケジ
ューリングすることがあるが、自入力回線が最優先回線
となったときには、必ず自回線内の最優先出力回線をス
ケジューリングすることができる。このため、従来方式
では特定の入力回線間でいずれか一方の回線が常に優先
されてしまう問題があったが、上記の処理により、各入
力回線内の出力回線を公平にスケジューリングすること
ができ、効率の良いスケジューリングが可能となる。

【００６４】次に、優先回線を優先的にスケジューリン
グする第２実施例について説明する。同一入力回線から
異なる出力回線へのトラヒックの割合が大きく異なる場
合に、第１実施例のように各出力回線を均等に選択する
方式を用いると、高負荷の出力回線のスループットが劣
化する問題がある。これを回避する方法として、各出力
回線の負荷に応じて出力回線を選択する方法があるが、
動的に変化する負荷に追従して高速に選択論理を切り替
えることが難しい。これに対して、簡易的な実現手段と
して一定周期毎に滞留パケット数を監視し、滞留パケッ
トが存在するＶＯＱ（負荷の高い回線）を優先回線とし
て判定し、スケジューリングの際に優先回線を優先的に
選択することにより、各出力回線の負荷に応じて公平に
スケジューリングすることができる図１２は、第２実施
例の概要を示す。ここでは、ある入力回線におけるパケ
ット到着及びパケット送出の流れを示している。前の一
定周期（前周期）にシーケンス番号０〜５のパケットが
到着し、このうちシーケンス番号（ＳＮ）０，１のパケ
ットだけが前周期内で送出されている。また、現周期で
はシーケンス番号６〜９のパケットが到着している。な
お、上記の優先回線・非優先回線の判定は、一定周期の
最後の時刻で行われる。判定処理ではパケットが滞留し
ている出力回線を優先回線、パケットの滞留していない
回線を非優先回線とする。

【００６５】また、優先／非優先を判定するとともに滞
留パケット数を保持する。ここでは、前周期の最後の時
刻において、ＶＯＱ＃０に３パケット、ＶＯＱ＃１に１
パケットの滞留パケットが存在するため、これらの値が
保持される。なお、上記の値は、次周期において本滞留
パケットが送出されたときに減算され、ゼロになった時
点でその出力回線が非優先回線と見なされる（非優先回
線は次周期の間は常時非優先回線のままである）。図
中、網掛け表示のパケットは前周期到着パケットであ
り、網掛け表示されてないパケットは現周期到着パケッ
トである。ちなみに、時点Ｔｎｏｗにおけるバッファの
滞留状態は図に示すような状態となっている。

【００６６】スケジューリング処理の際は、上記優先出
力回線を優先的にスケジューリングを行う。即ち、現周
期では優先回線であるＶＯＱ＃０とＶＯＱ＃１を他のＶ
ＯＱよりも優先的に選択する。このため、現周期では、
まず優先回線であるＶＯＱ＃０のシーケンス番号２のパ
ケットが送出される。次に、非優先回線であるＶＯＱ＃
Ｎ−１のシーケンス番号６のパケットが送出されている
が、これはＶＯＱ＃０とＶＯＱ＃１を優先的に選択しよ
うとしたが、既に他の入力回線によってスケジューリン
グされていたために選択することができず、その代わり
に非優先回線のＶＯＱ＃Ｎ−１が選択されたためであ
る。以降も同ように優先回線が優先的に選択され、上記
に続いてＶＯＱ＃０（シーケンス番号４），ＶＯＱ＃１
（シーケンス番号３）のパケットが送出される。なお、
シーケンス番号３のパケットが送出された時点でＶＯＱ
＃１の前周期に到着したパケットが全て読み出されたた
め、ＶＯＱ＃１を非優先回線とし、以降はＶＯＱ＃０だ
けが優先回線となる。

【００６７】同ように処理を繰り返してゆき、ＶＯＱ＃
０の最後の前周期到着パケット（シーケンス番号５）が
送出された時点で、全ての出力回線が非優先回線とな
る。このように、一定周期毎に滞留パケットを有する出
力回線を判定して、前周期到着の滞留パケットが無くな
るまでその回線を優先的に選択することによって、結果
として負荷の高い出力回線を優先的に選択することとな
り、不均等なトラヒックでも負荷に応じたスケジューリ
ングが可能となる。

【００６８】次に上記の優先回線を優先的にスケジュー
リングする処理方式について説明する。スケジューリン
グの実現方法として、３つの実現方法がある。

【００６９】第１の実現方法は、スケジューリング処理
の際は優先回線、非優先回線を意識せずに一括してリク
エストのある回線を対象としてスケジューリングし、最
優先出力回線を更新する際に優先回線を優先的に次回の
最優先出力回線とする方法である。第２の実現方法は、
常時、優先回線を優先的に処理する方法である。第３の
実現方法は、優先回線と非優先回線の処理を並列に処理
する方法である。

【００７０】図１３，図１４は優先スケジューリング一
括処理の一実施例のフローチャートを示す。ここで、要
求Ａは前周期到着パケットがある場合に出され、要求Ｂ
は現期到着パケットがある場合に出され、要求Ａ（Ｉ
Ｎ，Ｏ）は入力回線＃ＩＮについてのＶＯＱ＃Ｏの前周
期到着要求数を表し、要求Ｂ（ＩＮ，Ｏ）は入力回線＃
ＩＮについてのＶＯＱ＃Ｏの現周期到着要求数を表す。

【００７１】図１３において、ステップＳ５０では、最
優先入力回線の最優先出力回線が第１優先で処理される
パターンを選択する。次に、ステップＳ５２で選択した
パターンの処理順序に従ってスケジューリング処理を実
施する。次に、ステップＳ５４〜Ｓ７０を入力回線毎に
実施する。

【００７２】ステップＳ５４では現在の入力回線ＩＮの
最優先出力回線をＯに格納する。次に、ステップＳ５６
で要求Ａ（ＩＮ，Ｏ）＞０で、かつ、確定回線がＯであ
るか、または、要求Ａ（ＩＮ，Ｏ）＝０であるかを判別
し、この条件を満足すればステップＳ５８に進み、この
条件を満足しなければステップＳ７０に進む。

【００７３】ステップＳ５８では優先回線についてのみ
確定回線の要求数を１だけ減算し、ステップＳ６０で入
力回線＃ＩＮの確定回線をＯＵＴに格納した後、ステッ
プＳ６２でＯＵＴ＋１ＭＯＤＮを演算してＯＵＴに
格納する。そして、ステップＳ６４で全出力回線につい
て検証済みか否かを判別し、検証済みでなければステッ
プＳ６６で入力回線＃ＯのＶＯＱ＃ＯＵＴに要求Ａがあ
るか否かを判別する。

【００７４】ここで、要求ＡがなければステップＳ６２
に進み、要求ＡがあればステップＳ６８でＯＵＴに格納
されている回線番号をＯに格納されている回線番号の最
優先出力回線に新たに設定して図１４のステップＳ７４
に進む。また、ステップＳ６４で検証済みであればステ
ップＳ７４に進む。一方、ステップＳ５６で条件を満足
しなければステップＳ７０で優先回線についてのみ確定
回線の要求数を１だけ減算してステップＳ７４に進む。

【００７５】図１４ではステップＳ７４〜Ｓ９０を入力
回線毎に実施する。ステップＳ７４では現在の入力回線
ＩＮの最優先出力回線をＯに格納する。次に、ステップ
Ｓ７６で要求Ｂ（ＩＮ，Ｏ）＞０で、かつ、確定回線が
Ｏであるか、または、要求Ｂ（ＩＮ，Ｏ）＝０であるか
を判別し、この条件を満足すればステップＳ７８に進
み、この条件を満足しなければステップＳ９０に進む。

【００７６】ステップＳ７８では非優先回線についての
み確定回線の要求数を１だけ減算し、ステップＳ８０で
入力回線＃ＩＮの確定回線をＯＵＴに格納した後、ステ
ップＳ８２でＯＵＴ＋１ＭＯＤＮを演算してＯＵＴ
に格納する。そして、ステップＳ８４で全出力回線につ
いて検証済みか否かを判別し、検証済みでなければステ
ップＳ８６で入力回線＃ＯのＶＯＱ＃ＯＵＴに要求Ｂが
あるか否かを判別する。

【００７７】ここで、要求ＢがなければステップＳ８２
に進み、要求ＢがあればステップＳ８８でＯＵＴに格納
されている回線番号をＯに格納されている回線番号の最
優先出力回線に新たに設定してステップＳ９２に進む。
また、ステップＳ８４で検証済みであればステップＳ９
２に進む。一方、ステップＳ７６で要求（ＩＮ，Ｏ）＞
０で、かつ、確定回線がＯである場合にはステップＳ９
０で非優先回線についてのみ確定回線の要求数を１だけ
減算してステップＳ９２に進む。ステップＳ９２では現
在の最優先入力回線を更新して処理を終了する。

【００７８】図１５を用いて動作例を説明する。図中、
丸印は前周期到着パケット（リクエスト）が有ることを
示し、四角印は現周期到着パケットが有ることを示して
おり、両方の印がある部分は両方のパケットが存在する
ことを示し、星印は最優先入力回線を示している。言い
換えれば、丸印（丸印と四角印の両方を含む）のついて
いる出力回線が優先出力回線を示す。但し、スケジュー
リング処理ではこれらを一切気にせず、丸印あるいは四
角印の付いているリクエストが存在する回線をスケジュ
ーリング対象とする。

【００７９】例えば、第１優先処理では、入力回線＃
０，＃１，＃２にリクエストが存在し、なおかつ、それ
らが未確定であるために確定となる。図中、確定済みを
梨地で示す。スケジューリング処理では優先／非優先を
意識しない反面、最優先出力回線を更新する際に優先回
線を優先的に選択する。例えば、入力回線＃０の現最優
先出力回線は＃２であり、またこの回線が今回確定でき
たため、確定回線（＃２）＋１ＭＯＤＮ（＝３）か
ら検索を開始し、最初に検出された優先回線（優先回線
は必ずパケットが存在するためパケット有無は判定しな
くても良い）を次回の最優先出力回線とする。

【００８０】このため、次回の最優先出力回線は、非優
先回線のＶＯＱ＃３ではなく、ＶＯＱ＃１が選択され
る。同ように、入力回線＃２についても、確定回線が＃
０であり、確定回線（＃０）＋１ＭＯＤＮ（＝１）
から検索を開始して、最初に検出される回線（ＶＯＱ＃
０）を次回の最優先出力回線としている。入力回線＃２
は、最優先回線がＶＯＱ＃０だけのため、次回の最優先
回線もＶＯＱ＃０となっている。

【００８１】ここで、入力回線＃１のスケジューリング
結果に着目してみると、入力回線＃１内には優先回線
（ＶＯＱ＃１，ＶＯＱ＃２）があるにも拘わらず、非優
先回線のＶＯＱ＃３が選択されている。しかし、最優先
回線の更新手順によって優先回線が優先的に選択される
ため、入力回線＃１が最優先で処理されるサイクルでは
必ず優先回線が優先的に処理される（図中のＮｅｘｔ
Ｓｃｈｅｄｕｌｉｎｇｃｙｃ１ｅ）。ちなみに、入力回
線削の最優先出力回線が更新されない理由は、第１実施
例で示したように現最優先出力回線にリクエストがあ
り、その回線が確定できなかったためである。

【００８２】このように本処理方法は、常に優先回線が
優先されるのではなく、自入力回線が最優先で処理され
るときには、少なくとも優先回線を優先的に選択するよ
うにすることで、処理時間の短縮と比較的ラフな優先処
理の両方を実現することができる。

【００８３】次に、常時、優先回線を優先的に処理する
第２の実現方法について説明する。図１６は、優先スケ
ジューリング順次処理の第１実施例のフローチャートを
示す。この実施例は最優先出力回線のポインタが優先回
線／非優先回線で共通の場合である。同図中、ステップ
Ｓ１００では、最優先入力回線の最優先出力回線が第１
優先で処理されるパターンを選択する。次に、ステップ
Ｓ１０２で選択したパターンの処理順序に従ってスケジ
ューリング処理を実施する。このときのスケジューリン
グ対象のＶＯＱは前周期到着パケットを有するＶＯＱの
みである。

【００８４】次に、ステップＳ１０４で選択したパター
ンの処理順序に従ってスケジューリング処理を実施す
る。このときのスケジューリング対象のＶＯＱは全ＶＯ
Ｑである。次のステップＳ１０６では、図１３のステッ
プＳ５４〜Ｓ７０と同ようにして入力回線＃ＩＮについ
てのＶＯＱ＃Ｏの要求数（＝要求Ａ＋要求Ｂ）である要
求Ｔ（ＩＮ，Ｏ）で判定して最優先出力回線を更新す
る。さらに、次のステップＳ１０８で、図１３のステッ
プＳ７４〜Ｓ９０と同ようにして最優先入力回線を更新
して処理を終了する。

【００８５】図１７は、優先スケジューリング順次処理
の第２実施例のフローチャートを示す。この実施例は最
優先出力回線のポインタが優先回線／非優先回線で独立
の場合である。同図中、ステップＳ１１０では、最優先
入力回線の最優先出力回線が第１優先で処理されるパタ
ーンを選択する。次に、ステップＳ１１２で選択したパ
ターンの処理順序に従ってスケジューリング処理を実施
する。このときのスケジューリング対象のＶＯＱは前周
期到着パケットを有するＶＯＱのみである。

【００８６】次に、ステップＳ１１４で選択したパター
ンの処理順序に従ってスケジューリング処理を実施す
る。このときのスケジューリング対象のＶＯＱは全ＶＯ
Ｑである。次のステップＳ１１６で、図１３のステップ
Ｓ５４〜Ｓ７０と同ようにして入力回線＃ＩＮについて
のＶＯＱ＃Ｏの前周期到着要求数である要求Ａ（ＩＮ，
Ｏ）で判定して最優先出力回線を更新し、ステップＳ１
１８で、図１３のステップＳ５４〜Ｓ７０と同ようにし
て入力回線＃ＩＮについてのＶＯＱ＃Ｏの現周期到着要
求数である要求Ｂ（ＩＮ，Ｏ）で判定して最優先出力回
線を更新する。さらに、次のステップＳ１２０で、図１
３のステップＳ７４〜Ｓ９０と同ようにして最優先入力
回線を更新して処理を終了する。

【００８７】図１８を用いて優先スケジューリング順次
処理の第１実施例の動作例を説明する。図中、スケジュ
ーリング処理の前半（第１〜第４優先）で、まず優先回
線だけを対象としてスケジューリングを行い、後半（第
５〜第７優先）の処理で、優先回線の処理において未確
定の回線について、非優先回線を対象としてスケジュー
リングを行う。このため、非優先回線のリクエストの有
無に拘わらず、常に優先回線を優先的にスケジューリン
グすることができる。但し、処理時間は、上記一括処理
方式の２倍の処理時間が必要となる。例えば、入力回線
＃０に着目して見ると、優先回線が出力回線＃２，＃３
で、非優先回線が出力回線＃１である。一括処理であれ
ば、処理順序から非優先回線が選択されてしまうが、優
先回線／非優先回線の処理を順次処理にしているため優
先回線の出力回線＃２が選択できる。

【００８８】一方、入力回線＃２に着目してみると、優
先回線が出力回線＃０で、非優先回線が出力回線＃２，
＃３である。これもまた、優先回線が優先的に選択され
るが、出力回線＃０を処理する際には、既に入力回線＃
３によって出力回線＃０が確定されているため確定でき
ず、その結果、非優先回線である出力回線＃３が確定と
なっている。

【００８９】このように、全入力回線にわたって、優先
回線の処理を行った後で、非優先回線の処理を行うた
め、完全に優先回線を優先的にスケジューリングでき、
なおかつ、優先回線の処理で生きの回線を非優先回線が
一利用することにより、効率の良いスケジューリングが
可能である。第１実施例では、優先回線と非優先回線の
処理順序が同一である（すなわち優先回線の処理と非優
先回線の処理で、共通の最優先入力回線、最優先出力回
線を使用している）が、第２実施例では、二つの処理で
別々に最優先回線を管理し、前半の処理では優先回線の
最優先入力回線一最優先出力回線が第１優先で処理され
る順序パターンを使用し、後半の処理では、非優先回線
の最優先入力回線，最優先出力回線が第１優先で処理さ
れるパターンを使用する。

【００９０】次に、優先回線と非優先回線の処理を並列
に処理する第３の実現方法について説明する。図１９
は、優先スケジューリング並列処理の第１実施例のフロ
ーチャートを示す。同図中、ステップＳ１３０では、最
優先入力回線の最優先出力回線が第１優先で処理される
パターンを選択する。次に、ステップＳ１３２で選択し
たパターンの処理順序に従ってスケジューリング処理を
実施する。このときのスケジューリング対象のＶＯＱは
前周期到着パケットを有するＶＯＱのみである。このス
テップＳ１３２と並列にステップＳ１３４を実行し選択
したパターンの処理順序に従ってスケジューリング処理
を実施する。このときのスケジューリング対象のＶＯＱ
は全ＶＯＱである。

【００９１】次のステップＳ１３６では、ステップＳ１
３２のスケジューリング結果とステップＳ１３４のスケ
ジューリング結果との競合判定を行い、競合が発生した
場合には優先回線側（ステップＳ１３２のスケジューリ
ング結果）を選択する。この後、ステップＳ１３８で、
図１３のステップＳ５４〜Ｓ７０と同ようにして入力回
線＃ＩＮについてのＶＯＱ＃Ｏの前周期到着要求数であ
る要求Ａ（ＩＮ，Ｏ）で判定して最優先出力回線を更新
すると共に、入力回線＃ＩＮについてのＶＯＱ＃Ｏの現
周期到着要求数である要求Ｂ（ＩＮ，Ｏ）で判定して最
優先出力回線を更新し、さらに、図１３のステップＳ７
４〜Ｓ９０と同ようにして最優先入力回線を更新して処
理を終了する。なお、ステップＳ１３８では優先回線と
非優先回線を一括処理しても良い。

【００９２】図２０を用いて優先スケジューリング並列
処理の第１実施例の動作例を説明する。優先回線と非優
先回線のスケジューリングを並列に行い、図２０に示す
２つの一時的なスケジューリング結果が導かれる。次
に、両方のスケジューリング結果が競合していないかを
判定する。この例では、優先回線側の入力回線＃１と、
非優先回線側の入力回線＃１が同じＶＯＱ＃１を選択し
ており、また、優先回線側の入力回線＃０と非優先回線
側の入力回線＃２が同じＶＯＱ＃２を選択しており、更
に優先回線側の入力回線＃３はＶＯＱ＃０を選択し、非
優先回線側の入力回線＃３はＶＯＱ＃３を選択している
ように、同一入力回線が異なるＶＯＱを選択している。

【００９３】このように、優先回線と非優先回線間で異
なる入力回線が同一出力回線を選択したり、同じ入力回
線でも異なるＶＯＱを選択したり、また両方とも同じＶ
ＯＱを選択した場合には、すべて優先回線側の結果を採
用して、競合のあった非優先回線側の確定状態を無効と
する。図中では無効状態を×印で示す。このように、優
先回線と非優先回線とのスケジューリングを並列処理す
ることにより、スケジューリング処理時間の短縮が図
れ、なおかつ、競合時には非優先回線側の結果を無効化
することにより、競合を回避して優先回線を優先的にス
ケジューリングすることが可能である。

【００９４】なお、本実施例もまた、優先回線と非優先
回線の処理順序が同一であるが、２つの処理で別々に最
優先回線を管理し、それぞれ独立した処理順序でスケジ
ューリングしても良い。また、競合判定をスケジューリ
ング後に一括して行っているが、優先処理毎に行っても
良い。また、本実施例では優先回線／非優先の２つの処
理としているが優先度は複数あっても構わない。

【００９５】上記の第２実施例では同一入力回線の中で
優先回線を優先的に選択する方法について説明を行った
が、異なる入力回線間で優先的に優先回線を選択する第
３実施例について説明する。

【００９６】このようなケースとして、ひとつの出力回
線（ＶＯＱ）の中に複数のＱｏＳ（Ｑｕａｌｉｔｙｏ
ｆＳｅｒｖｉｃｅ）を有するスイッチにおいて、高優
先クラスのパケットを持つ入力回線を優先的にスケジュ
ーリングする場合などがある。例えば、図２１に示すよ
うに、入力回線＃０は出力回線＃０宛ての高優先グルー
プＳＧＲＰ＃０のパケットを持ち、入力回線＃Ｎ−１は
出力回線＃０宛ての低優先グループＳＧＲＰ＃１のパケ
ットを持っている場合、高優先グループＳＧＲＰ＃０の
パケットを持つ入力回線＃０を優先的にスケジューリン
グする。

【００９７】図２２は、優先スケジューリング順次処理
の第３実施例のフローチャートを示す。この実施例は最
優先出力回線のポインタが優先グループ／低優先グルー
プで共通の場合である。同図中、ステップＳ１４０で
は、最優先入力回線の最優先出力回線が第１優先で処理
されるパターンを選択する。次に、ステップＳ１４２で
選択したパターンの処理順序に従ってスケジューリング
処理を実施する。このときのスケジューリング対象のＶ
ＯＱは高優先グループＳＧＲＰのパケットを有するＶＯ
Ｑのみである。

【００９８】次に、ステップＳ１４４で選択したパター
ンの処理順序に従ってスケジューリング処理を実施す
る。このときのスケジューリング対象のＶＯＱは全ＶＯ
Ｑである。次のステップＳ１４６では、図１３のステッ
プＳ５４〜Ｓ７０と同ようにして入力回線＃ＩＮについ
てのＶＯＱ＃Ｏの要求数（＝要求ＱＡ＋要求ＱＢ）であ
る要求ＱＴ（ＩＮ，Ｏ）で判定して最優先出力回線を更
新する。なお、要求ＱＡ（ＩＮ，Ｏ）は、入力回線＃Ｉ
ＮについてのＶＯＱ＃Ｏの高優先グループの要求数であ
り、要求ＱＢ（ＩＮ，Ｏ）は、入力回線＃ＩＮについて
のＶＯＱ＃Ｏの低優先グループの要求数である。さら
に、次のステップＳ１４８で、図１３のステップＳ７４
〜Ｓ９０と同ようにして最優先入力回線を更新して処理
を終了する。

【００９９】図２３は、優先スケジューリング順次処理
の第４実施例のフローチャートを示す。この実施例は最
優先出力回線のポインタが優先グループ／低優先グルー
プで独立の場合である。同図中、ステップＳ１５０で
は、最優先入力回線の最優先出力回線が第１優先で処理
されるパターンを選択する。次に、ステップＳ１５２で
選択したパターンの処理順序に従ってスケジューリング
処理を実施する。このときのスケジューリング対象のＶ
ＯＱは高優先グループのパケットを有するＶＯＱのみで
ある。

【０１００】次に、ステップＳ１５４で選択したパター
ンの処理順序に従ってスケジューリング処理を実施す
る。このときのスケジューリング対象のＶＯＱは全ＶＯ
Ｑである。次のステップＳ１５６で、図１３のステップ
Ｓ５４〜Ｓ７０と同ようにして入力回線＃ＩＮについて
のＶＯＱ＃Ｏの高優先グループの要求数である要求ＱＡ
（ＩＮ，Ｏ）で判定して最優先出力回線を更新し、ステ
ップＳ１５８で、図１３のステップＳ５４〜Ｓ７０と同
ようにして入力回線＃ＩＮについてのＶＯＱ＃Ｏの低優
先グループの要求数である要求ＱＢ（ＩＮ，Ｏ）で判定
して最優先出力回線を更新する。さらに、次のステップ
Ｓ１６０で、図１３のステップＳ７４〜Ｓ９０と同よう
にして最優先入力回線を更新して処理を終了する。

【０１０１】図２４を用いて優先スケジューリング順次
処理の第３実施例の動作例を説明する。図中、スケジュ
ーリング処理の前半（第１〜第４優先）で、高優先回線
である高優先グループの要求を持つ回線だけを対象とし
てスケジューリングを実行し、後半（第５〜第８優先）
で未確定の回線について低優先グループの要求を持つ回
線を対象としてスケジューリングを行う。これにより、
高優先グループを完全に優先してスケジューリングで
き、なおかつ、空き帯域を有効に使用して低優先グルー
プのパケットを送出することができる。

【０１０２】図２５は、優先スケジューリング並列処理
の第２実施例のフローチャートを示す。同図中、ステッ
プＳ１７０では、最優先入力回線の最優先出力回線が第
１優先で処理されるパターンを選択する。次に、ステッ
プＳ１７２で選択したパターンの処理順序に従ってスケ
ジューリング処理を実施する。このときのスケジューリ
ング対象のＶＯＱは高優先グループのパケットを有する
ＶＯＱのみである。このステップＳ１７２と並列にステ
ップＳ１７４を実行し選択したパターンの処理順序に従
ってスケジューリング処理を実施する。このときのスケ
ジューリング対象のＶＯＱは全ＶＯＱである。

【０１０３】次のステップＳ１７６では、ステップＳ１
７２のスケジューリング結果とステップＳ１７４のスケ
ジューリング結果との競合判定を行い、競合が発生した
場合には高優先グループ側（ステップＳ１７２のスケジ
ューリング結果）を選択する。この後、ステップＳ１７
８で、図１３のステップＳ５４〜Ｓ７０と同ようにして
入力回線＃ＩＮについてのＶＯＱ＃Ｏの高優先グループ
の要求数である要求ＱＡ（ＩＮ，Ｏ）で判定して最優先
出力回線を更新すると共に、入力回線＃ＩＮについての
ＶＯＱ＃Ｏの低優先グループの要求数である要求ＱＢ
（ＩＮ，Ｏ）で判定して最優先出力回線を更新し、さら
に、図１３のステップＳ７４〜Ｓ９０と同ようにして最
優先入力回線を更新して処理を終了する。なお、ステッ
プＳ１７８では優先回線と非優先回線を一括処理しても
良い。

【０１０４】図２６を用いて優先スケジューリング並列
処理の第２実施例の動作例を説明する。高優先グループ
と低優先グループのスケジューリングを並列に行い、図
２０に示す２つの一時的なスケジューリング結果が導か
れる。次に、両方のスケジューリング結果が競合してい
ないかを判定する。この例では、高優先グループ側の入
力回線＃１と、低優先グループ側の入力回線＃１が同じ
ＶＯＱ＃１を選択しており、また、高優先グループ側の
入力回線＃０と低優先グループ側の入力回線＃２が同じ
ＶＯＱ＃２を選択しており、更に高優先グループ側の入
力回線＃３はＶＯＱ＃０を選択し、低優先グループ側の
入力回線＃３はＶＯＱ＃３を選択しているように、同一
入力回線が異なるＶＯＱを選択している。

【０１０５】上記の図２２（または図２３）と図２５の
２つの処理方式を用いれば、全回線に渡って高優先グル
ープのパケットを優先的に読み出すことができ、例え
ば、低優先グループにベストエフォートトラヒックが割
り当てられた場合、無秩序なベストエフォートトラヒッ
クによる影響を受けることなく、高優先グループのパケ
ットを送出することが可能である。

【０１０６】なお、高優先グループと低優先グループと
で処理順序を変えても良い。また、高優先グループと低
優先グループの処理を一括して行い、最優先出力回線の
更新の際に高優先グループのリクエストを有する回線を
優先的に次回の最優先出力回線とするようにしても良
い。しかし、この場合は完全に高優先グループを優先し
てスケジューリングする事ができず、高優先グループが
低優先グループの影響を受けてしまう可能性がある。

【０１０７】さらに、第２実施例の優先回線スケジュー
リングと、第３実施例の優先グループスケジューリング
を組み合わせても良い。例えば、一括処理方式では、優
先グループ処理を順次処理、優先回線処理を一括処理に
する方法や、順次処理では、（高優先グループ，優先回
線）、（高優先グループ，非優先回線）、（低優先グル
ープ，優先回線）、（低優先グループ，非優先回線）の
順に処理する方法がある。また、並列処理では、上記順
次処理の４種類を並列処理しても良い。また、これらの
組み合わせ以外の如何なる組み合わせも良いし、優先グ
ループ／優先回線はいくつあっても良い。

【０１０８】次に、上記第１実施例〜第３実施例の入力
回線と出力回線との対応を入れ替えたスケジューリング
処理の第４実施例について説明する。

【０１０９】図２７及び図２８は、図４及び図５におけ
る入力回線と出力回線との対応を入れ替えた場合の順序
パターンを示す。マトリクス内の数値は入力回線番号と
なり、最上位行が出力回線＃０、最下位行が出力回線＃
３の処理順序となる。また、スケジューリング処理にお
ける処理順序の選択は、最優先出力回線の最優先入力回
線が第１優先で処理される順序パターンを使用する。ス
ケジューリング処理では、４つの出力回線が並列で、各
優先順位のスケジューリング対象入力回線が確定可能で
あるかを第１〜第Ｎまで順次判定してゆく。

【０１１０】図２９及び図３０にスケジューリングサイ
クル毎のポインタ初期値、使用処理パターン、スケジュ
ーリング要求の有無、スケジューリング結果、ポインタ
更新後のポインタ値を示す。なお、図中、丸印が付いて
いるものがリクエストありを意味し、例えば、図２９の
第１優先では出力回線＃１から入力回線＃１のリクエス
トと、出力回線＃２から入力回線＃２のリクエストが存
在し、出力回線＃０と＃３についてはリクエストが無い
ことを表している。なお、スケジューリング要求数は、
入力バッファからのリクエスト受信時にインクリメント
し、スケジューリング完了時にデクリメントすることに
よって管理される。ここでは、簡略化のため、現在リク
エストのある回線に２個以上のリクエストが存在するこ
ととし、スケジューリング前とスケジューリング後でリ
クエスト有無状態が変わらない例を用いている。

【０１１１】図２９のスケジューリングサイクル＃１に
おけるスケジューリング順序パターンは、最優先出力回
線が＃２で、出力回線＃２の最優先入力回線が＃２であ
ることから、出力回線＃２，入力回線＃２が第１優先で
処理される順序パターン＃１を使用する。スケジューリ
ング処理は、上記順序パターンの第１優先から第Ｎ優先
まで順次Ｎ並列で、スケジューリングの可否を判定して
行く。

【０１１２】ここで、スケジューリングの可否は、自出
力回線が未確定、かつスケジューリング対象の入力回線
が未確定、かつリクエスト情報有りのときスケジューリ
ング可能と判定し、これらの条件が一致しなければ不可
と判定する。スケジューリング可能と判定された場合に
は、自出力回線番号と当該入力回線番号とを確定済みの
状態として、スケジューリング結果を保持する。例えば
第１優先処理では、全ての出力回線が未確定であり、ま
た全ての入力回線が未確定である。従って、スケジュー
リング要求のある出力回線＃１と出力回線＃２は条件を
全て満たしているため、これらはスケジューリング可能
と判定される。図中では、スケジューリングが確定した
状態を梨地の丸印で示している。

【０１１３】次に、第２優先処理では、出力回線＃０が
入力回線＃１のリクエストを持っているが、既に出力回
線＃１によって入力回線＃１は確定済みであるため判定
条件に一致せず、確定することができない。また、出力
回線＃２は入力回線＃３のリクエストを持っているが既
に自出力回線が確定済みであるため判定条件に一致しな
い。従って、この第２優先処理ではどの回線も確定を行
うことができない。また、第３優先処理も同ように全て
の回線で条件一致しない。そして、第４優先処理におい
て、出力回線＃０の入力回線＃３が条件一致となり確定
となる。

【０１１４】この結果、スケジューリングサイクル＃１
のスケジューリングの結果として以下の結果が得られ
る。出力回線＃０を入力回線＃３に接続、出力回線＃１
を入力回線＃１に接続、出力回線＃２を入力回線＃２に
接続、出力回線＃３は無し（読み出し不可）とする。次
に、最優先出力回線の更新は、スケジューリング完了後
のリクエスト有無情報に基づき、スケジューリング要求
を持つ出力回線を優先的に選択するようにする。ここで
は、現在の最優先出力回線＋１ＭＯＤＮから検索
を開始して、最初に検出されたリクエストを持つ出力回
線を次回の最優先出力回線としている。図２９のスケジ
ューリングサイクル＃１では、現最優先出力回線が＃２
であり、２＋１の出力回線＃３から検索を開始し、最
初にリクエストが存在する回線として検出された出力回
線＃３を次回の最優先出力回線としている。図中、ポイ
ンタ更新の有無を明確にするため、更新を行った部分に
下線を付している。

【０１１５】次に、各出力回線の最優先入力回線の更新
処理については、出力回線内の複数の入力回線を公平に
スケジューリングするため、各出力回線のスケジューリ
ング結果とスケジューリング要求有無に基づき、出力回
線毎に独立に最優先入力回線の更新を行う。

【０１１６】図２９で更新処理を説明すると、まず出力
回線＃０は現最優先入力回線＃２にリクエストが無く入
力回線＃３が確定されたため、確定回線（＃３）＋１
ＭＯＤＮ（＝０）で得られる入力回線＃０から検索
を開始して、最初に検出されたリクエストを有する入力
回線＃１を次回の最優先入力回線とする。出力回線＃１
および出力回線＃３は現最優先入力回線（出力回線＃１
は入力回線＃３，出力回線＃３は入力回線＃１）にリク
エストがあり、その回線が確定できなかったため、現最
優先入力回線を保持する。このため、出力回線＃１と＃
３の最優先入力回線は更新されていない。また、出力回
線＃２は、現最優先入力回線＃２にリクエストがあり、
かつ、その回線を確定したため、確定回線（＃２）＋１
ＭＯＤＮから検索を開始して最初に検出されたリクエ
ストを有する入力回線＃３を次回の最優先入力回線とす
る。

【０１１７】図３０に示すスケジューリングサイクル＃
２では、スケジューリングサイクル＃１の最優先回線更
新の結果を受けて、出力回線＃３，入力回線＃１が第１
優先で処理されるパターン＃３に従い同様の手順でスケ
ジューリングを行う。また、第２実施例や第３実施例と
同様の手段により、優先回線の選択やＱｏＳ制御を行う
ことが可能である。

【０１１８】図３１は、本発明の入力バッファ型スイッ
チの第２実施例の構成図を示す。同図中、図３と同一部
分には同一符号を付す。Ｎ回線のスケジューリング処理
が１パケット時間内で終わらないような大規模なスイッ
チでは図示のように、システム全体でα個のスケジュー
ラ１４_１〜１４_αを備え、第１実施例〜第４実施例のス
ケジューリング処理に従い、α個のスケジューラ１４_１
〜１４_αが並列処理を行うことによりスループットを確
保する。なお、１パケット時間とは、伝送路上で１パケ
ットが伝送される時間であり、伝送路が２４Ｇｂｐｓで
パケット長が６４バイトのときは、２０５．７６×１０
^−９となる。

【０１１９】αの値はＮ回線のスケジューリング処理に
要する時間と等しく、例えばＮ回線のスケジューリング
処理に４パケット時間かかる場合、４つのスケジューリ
ング装置を備える。そして、入力バッファ１２_１〜１２
_Ｎのいずれかにパケットが到着したとき、スケジューリ
ング要求を４つのスケジューラ１４_１〜１４_αのいずれ
かに通知する。

【０１２０】４つのスケジューラ１４_１〜１４_αは互い
に独立にスケジューリングを行い、スケジューリング結
果を入力バッファ１２_１〜１２_Ｎに通知する。入力バッ
ファ１２_１〜１２_Ｎでは、どのスケジューラ１４_１〜１
４_αからのスケジューリング結果であるかを意識するこ
となく、指示された回線の先頭パケットを読み出すこと
により、パケットの順序が逆転することなくパケットを
転送することが可能である。

【０１２１】図３２に４つのスケジューラ＃０〜＃３の
処理イメージとパケット送出の関係を示す。ここではα
＝４として、図示のように各スケジューラ＃０〜＃３は
４単位時間（＝１パケット時間）ＴＳ＃０〜ＴＳ＃３で
スケジューリングを行い、単位時間ＴＳ毎に任意のスケ
ジューラが各入力バッファ１２_１〜１２_Ｎに対してスケ
ジューリング結果を通知することにより、スループット
を確保する。

【０１２２】これによれば、超高速デバイスを用いなく
ても一般的なデバイスを用いて大規模スイッチを実現す
ることが可能となる。また、本発明のスケジューリング
方法であれば、α台の並列でスケジューリング処理を行
うため、比較的短い時間でスケジューリングが可能であ
り、大規模スイッチのスケジューリング処理を少数のス
ケジューラで実現することが可能である。

【０１２３】本発明によれば、例えば入力回線毎に最優
先で処理したい出力回線を管理し、なおかつ、最優先入
力回線の最優先出力回線に従って全回線の処理を並列処
理することにより、公平なスケジューリングが可能で、
更にスケジューリング処理時間の短縮を図ることができ
る。このため、低遅延かつ高スループットのスケジュー
リングを実現することが可能となる。

【０１２４】また、負荷の高い回線や、高優先ＱｏＳの
パケットを有する回線を優先的にスケジューリングする
ことで、様々なトラヒック条件下で良好なスループット
を得ることができ、なおかつ、優先クラスに対してＱｏ
Ｓ保証を行うことが可能となる。

【０１２５】なお、ステップＳ１０〜Ｓ１２，Ｓ５０〜
Ｓ５２，Ｓ１００〜Ｓ１０４，Ｓ１１０〜Ｓ１１４，Ｓ
１３０〜Ｓ１３６，Ｓ１４０〜Ｓ１４４，Ｓ１５０〜Ｓ
１５４，Ｓ１７０〜Ｓ１７６が請求項または付記記載の
スケジューリング処理手段に対応し、ステップＳ１４〜
４０，Ｓ５４〜Ｓ９２，Ｓ１０６〜１０８，Ｓ１１６〜
１２０，Ｓ１３８，Ｓ１４６〜１４８，Ｓ１５６〜１６
０，Ｓ１７８が優先回線更新手段に対応する。

【０１２６】（付記１）複数の入力回線間でスケジュ
ーリング対象の異なる複数の処理順序を有し、最優先入
力回線の最優先出力回線が第１優先で処理される処理順
序に従って全入力回線のスケジューリング処理を並列に
処理し、スケジューリングサイクル毎に最優先入力回線
および各入力回線の最優先出力回線を更新することを特
徴とするスケジューリング方法。

【０１２７】（付記２）付記１記載のスケジューリン
グ方法において、前記最優先入力回線および各入力回線
の最優先出力回線を更新する際に、パケットの存在する
回線を優先的に選択することを特徴とするスケジューリ
ング方法。

【０１２８】（付記３）複数の入力回線間でスケジュ
ーリング対象の異なる複数の処理順序を有し、最優先入
力回線の最優先出力回線が第１優先で処理される処理順
序に従って全入力回線のスケジューリングを並列に処理
するスケジューリング処理手段と、スケジューリングサ
イクル毎に最優先入力回線および各入力回線の最優先出
力回線を更新する優先回線更新手段とを有することを特
徴とするスケジューリング装置。

【０１２９】（付記４）付記３記載のスケジューリン
グ装置において、前記優先回線更新手段は、最優先入力
回線および各入力回線の最優先出力回線を更新する際
に、パケットの存在する回線を優先的に選択することを
特徴とするスケジューリング装置。

【０１３０】（付記５）付記４記載のスケジューリン
グ装置において、前記優先回線更新手段は、前記最優先
出力回線がスケジューリングできない場合には、前記各
入力回線の最優先出力回線を更新する際に、当該最優先
出力回線を更新しないことを特徴とするスケジューリン
グ装置。

【０１３１】（付記６）付記４記載のスケジューリン
グ装置において、前記優先回線更新手段は、前記各入力
回線の最優先出力回線を更新する際に、出力回線の中の
優先回線を非優先回線に優先して選択し更新することを
特徴とするスケジューリング装置。

【０１３２】（付記７）付記６記載のスケジューリン
グ装置において、前記スケジューリング処理手段は、前
記優先回線と非優先回線とで別々に最優先出力回線を管
理することを特徴とするスケジューリング装置。

【０１３３】（付記８）付記６記載のスケジューリン
グ装置において、前記スケジューリング処理手段は、前
記優先回線と非優先回線とで一括して最優先出力回線を
管理することを特徴とするスケジューリング装置。

【０１３４】（付記９）付記６記載のスケジューリン
グ装置において、前記スケジューリング処理手段は、ス
ケジューリングサイクルの前半で優先回線を対象とした
スケジューリングを行った後、非優先回線を対象とした
スケジューリングを行うことを特徴とするスケジューリ
ング装置。

【０１３５】（付記１０）付記６記載のスケジューリ
ング装置において、前記スケジューリング処理手段は、
優先回線と非優先回線のスケジューリングを並列に実行
し、両スケジューリング結果で競合が発生したとき優先
回線のスケジューリング結果を優先することを特徴とす
るスケジューリング装置。

【０１３６】（付記１１）付記４記載のスケジューリ
ング装置において、前記優先回線更新手段は、前記各入
力回線の最優先出力回線を更新する際に、出力回線の中
の高優先グループを低優先グループに優先して選択し更
新することを特徴とするスケジューリング装置。

【０１３７】（付記１２）付記６記載のスケジューリ
ング装置において、前記スケジューリング処理手段は、
前記高優先グループと低優先グループとで別々に最優先
出力回線を管理することを特徴とするスケジューリング
装置。

【０１３８】（付記１３）付記６記載のスケジューリ
ング装置において、前記スケジューリング処理手段は、
前記高優先グループと低優先グループとで一括して最優
先出力回線を管理することを特徴とするスケジューリン
グ装置。

【０１３９】（付記１４）複数の出力回線間でスケジ
ューリング対象の異なる複数の処理順序を有し、最優先
出力回線の最優先入力回線が第１優先で処理される処理
順序に従って全出力回線のスケジューリングを並列に処
理するスケジューリング処理手段と、スケジューリング
サイクル毎に最優先出力回線および各出力回線の最優先
入力回線を更新する優先回線更新手段とを有することを
特徴とするスケジューリング装置。

【０１４０】

【発明の効果】上述の如く、請求項１に記載の発明は、
複数の入力回線間でスケジューリング対象の異なる複数
の処理順序を有し、最優先入力回線の最優先出力回線が
第１優先で処理される処理順序に従って全入力回線のス
ケジューリング処理を並列に処理し、スケジューリング
サイクル毎に最優先入力回線および各入力回線の最優先
出力回線を更新することにより、各入力回線が最優先回
線になったとき、自入力回線内の最優先出力回線を必ず
確定することができ、単一の入力回線に着目して見れ
ば、その入力回線内の出力回線が均等に選択されるた
め、入力回線間の順序が固定的であっても、公平なスケ
ジューリングを行うことが可能となり、また同時に、並
列処理により処理時間の短縮が図れ、高速なスケジュー
リングが可能となる。

【０１４１】請求項２に記載の発明は、最優先入力回線
および各入力回線の最優先出力回線を更新する際に、パ
ケットの存在する回線を優先的に選択することにより、
リクエストの無い無駄な回線を選択しないので、入力回
線間のパスの数が異なる不均等パス条件下においても、
トラヒックの存在する回線だけが最優先回線として選択
され、さまざまな条件下で公平なスケジューリングを行
うことが可能となる。

【０１４２】請求項３に記載の発明は、複数の入力回線
間でスケジューリング対象の異なる複数の処理順序を有
し、最優先入力回線の最優先出力回線が第１優先で処理
される処理順序に従って全入力回線のスケジューリング
を並列に処理するスケジューリング処理手段と、スケジ
ューリングサイクル毎に最優先入力回線および各入力回
線の最優先出力回線を更新する優先回線更新手段とを有
することにより、各入力回線が最優先回線になったと
き、自入力回線内の最優先出力回線を必ず確定すること
ができ、単一の入力回線に着目して見れば、その入力回
線内の出力回線が均等に選択されるため、入力回線間の
順序が固定的であっても、公平なスケジューリングを行
うことが可能となり、また同時に、並列処理により処理
時間の短縮が図れ、高速なスケジューリングが可能とな
る。

【０１４３】請求項４に記載の発明では、優先回線更新
手段は、最優先入力回線および各入力回線の最優先出力
回線を更新する際に、パケットの存在する回線を優先的
に選択することにより、リクエストの無い無駄な回線を
選択しないので、入力回線間のパスの数が異なる不均等
パス条件下においても、トラヒックの存在する回線だけ
が最優先回線として選択され、さまざまな条件下で公平
なスケジューリングを行うことが可能となる。

【０１４４】請求項５に記載の発明では、優先回線更新
手段は、前記最優先出力回線がスケジューリングできな
い場合には、前記各入力回線の最優先出力回線を更新す
る際に、当該最優先出力回線を更新しないことにより、
今回のスケジューリングサイクルで最優先出力回線以外
の回線を選択したとしても、次回以降においてまた当該
最優先出力回線を優先的に選択することができる。

【０１４５】付記６に記載の発明では、優先回線更新手
段は、前記各入力回線の最優先出力回線を更新する際
に、出力回線の中の優先回線を非優先回線に優先して選
択し更新することにより、例えば、負荷の高い回線、キ
ュー長の大きな回線、同じ出力回線でも品質要求の厳し
いＱｏＳなどにより優先的にスケジューリングしたい回
線を優先的に選択することができ、同一入力回線内の出
力回線間でトラヒックが不均等な場合でも公平なスケジ
ューリングが可能となり、また、優先したい回線をＱｏ
Ｓで選択する場合には、ベストエフォートトラヒックの
影響を受けることなく、優先するＱｏＳの回線の遅延及
び帯域を保証することが可能となる。

【０１４６】付記７に記載の発明では、スケジューリン
グ処理手段は、前記優先回線と非優先回線とで別々に最
優先出力回線を管理することにより、優先回線と非優先
回線のスケジューリング処理を独立に行うことが可能と
なる。

【０１４７】付記８に記載の発明では、スケジューリン
グ処理手段は、前記優先回線と非優先回線とで一括して
最優先出力回線を管理することにより、最優先回線を更
新するときに優先回線を優先的に選択して優先回線を優
先してスケジューリングしながら、スケジューリング処
理の短縮を図ることが可能となる。

【０１４８】付記９に記載の発明では、スケジューリン
グ処理手段は、スケジューリングサイクルの前半で優先
回線を対象としたスケジューリングを行った後、非優先
回線を対象としたスケジューリングを行うことにより、
全回線にわたって完全に優先回線を優先して処理でき、
なおかつ、未確定の空き帯域を非優先回線に割り当てる
ことにより効率の良いスケジューリングが可能となる。

【０１４９】付記１０に記載の発明では、スケジューリ
ング処理手段は、優先回線と非優先回線のスケジューリ
ングを並列に実行し、両スケジューリング結果で競合が
発生したとき優先回線のスケジューリング結果を優先す
ることにより、優先回線を優先しながら処理時間の短縮
を図ることが可能となる。

【０１５０】付記１１に記載の発明では、優先回線更新
手段は、前記各入力回線の最優先出力回線を更新する際
に、出力回線の中の高優先グループを低優先グループに
優先して選択し更新することにより、例えば、負荷の高
い回線、キュー長の大きな回線、同じ出力回線でも品質
要求の厳しいＱｏＳなどにより優先的にスケジューリン
グしたい回線を優先的に選択することができ、同一入力
回線内の出力回線間でトラヒックが不均等な場合でも公
平なスケジューリングが可能となり、また、優先したい
回線をＱｏＳで選択する場合には、ベストエフォートト
ラヒックの影響を受けることなく、優先するＱｏＳの回
線の遅延及び帯域を保証することが可能となる。

【０１５１】付記１２に記載の発明は、スケジューリン
グ処理手段は、前記高優先グループと低優先グループと
で別々に最優先出力回線を管理することにより、高優先
グループと低優先グループのスケジューリング処理を独
立に行うことが可能となる。

【０１５２】付記１３に記載の発明では、スケジューリ
ング処理手段は、前記高優先グループと低優先グループ
とで一括して最優先出力回線を管理することにより、最
優先回線を更新するときに高優先グループを優先的に選
択して優先回線を優先してスケジューリングしながら、
スケジューリング処理の短縮を図ることが可能となる。

【０１５３】付記１４に記載の発明は、複数の出力回線
間でスケジューリング対象の異なる複数の処理順序を有
し、最優先出力回線の最優先入力回線が第１優先で処理
される処理順序に従って全出力回線のスケジューリング
を並列に処理するスケジューリング処理手段と、スケジ
ューリングサイクル毎に最優先出力回線および各出力回
線の最優先入力回線を更新する優先回線更新手段とを有
することにより、各出力回線が最優先回線になったと
き、自出力回線内の最優先入力回線を必ず確定すること
ができ、単一の出力回線に着目して見れば、その出力回
線内の入力回線が均等に選択されるため、出力回線間の
順序が固定的であっても、公平なスケジューリングを行
うことが可能となり、また同時に、並列処理により処理
時間の短縮が図れ、高速なスケジューリングが可能とな
る。

【図面の簡単な説明】

【図１】従来のスケジューリング方法の一例の説明図で
ある。

【図２】従来のスケジューリング方法の他の一例の説明
図である。

【図３】本発明の入力バッファ型スイッチの第１実施例
の構成図である。

【図４】本発明方法の第１実施例を説明するための図で
ある。

【図５】本発明方法の第１実施例を説明するための図で
ある。

【図６】スケジューリング処理の第１実施例のフローチ
ャートである。

【図７】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図８】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図９】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図１０】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図１１】スケジューリング前とスケジューリング後と
でスケジューリング要求有無状態が異なる場合の最優先
入力回線の更新処理を説明するための図である。

【図１２】本発明の第２実施例の概要を示す図である。

【図１３】優先スケジューリング一括処理の一実施例の
フローチャートである。

【図１４】優先スケジューリング一括処理の一実施例の
フローチャートである。

【図１５】優先スケジューリング一括処理の動作例を説
明するための図である。

【図１６】優先スケジューリング順次処理の第１実施例
のフローチャートである。

【図１７】優先スケジューリング順次処理の第２実施例
のフローチャートである。

【図１８】優先スケジューリング順次処理の第１実施例
の動作例を説明するための図である。

【図１９】優先スケジューリング並列処理の第１実施例
のフローチャートである。

【図２０】優先スケジューリング並列処理の第１実施例
の動作例を説明するための図である。

【図２１】異なる入力回線間で優先的に優先回線を選択
する第３実施例を説明するための図である。

【図２２】優先スケジューリング順次処理の第３実施例
のフローチャートである。

【図２３】優先スケジューリング順次処理の第４実施例
のフローチャートである。

【図２４】優先スケジューリング順次処理の第３実施例
の動作例を説明するための図である。

【図２５】優先スケジューリング並列処理の第２実施例
のフローチャートである。

【図２６】優先スケジューリング並列処理の第２実施例
の動作例を説明するための図である。

【図２７】本発明方法の第４実施例を説明するための図
である。

【図２８】本発明方法の第４実施例を説明するための図
である。

【図２９】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図３０】スケジューリングサイクル毎のポインタ初期
値、使用処理パターン、スケジューリング要求の有無、
スケジューリング結果、ポインタ更新後のポインタ値を
示す図である。

【図３１】本発明の入力バッファ型スイッチの第２実施
例の構成図である。

【図３２】４つのスケジューラの処理イメージとパケッ
ト送出の関係を示す図である。

【符号の説明】

１０_１〜１０_Ｎ入力回線１３_１〜１３_Ｍ論理出力キュー（ＶＯＱ）１４スケジューラ１６パケットスイッチ１８_１〜１８_Ｍ出力回線２０Ｉ／Ｏ部２２リクエスト管理部２４ポインタ制御部２６順序制御指示部２８スケジューリング処理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者瓦井健一神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者永田将克神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5K030 GA03 HA08 KA03 LA03 LC02 LE05

Claims

【特許請求の範囲】

【請求項１】複数の入力回線間でスケジューリング対
象の異なる複数の処理順序を有し、最優先入力回線の最
優先出力回線が第１優先で処理される処理順序に従って
全入力回線のスケジューリング処理を並列に処理し、ス
ケジューリングサイクル毎に最優先入力回線および各入
力回線の最優先出力回線を更新することを特徴とするス
ケジューリング方法。
【請求項２】請求項１記載のスケジューリング方法に
おいて、前記最優先入力回線および各入力回線の最優先出力回線
を更新する際に、パケットの存在する回線を優先的に選
択することを特徴とするスケジューリング方法。
【請求項３】複数の入力回線間でスケジューリング対
象の異なる複数の処理順序を有し、最優先入力回線の最
優先出力回線が第１優先で処理される処理順序に従って
全入力回線のスケジューリングを並列に処理するスケジ
ューリング処理手段と、スケジューリングサイクル毎に最優先入力回線および各
入力回線の最優先出力回線を更新する優先回線更新手段
とを有することを特徴とするスケジューリング装置。
【請求項４】請求項３記載のスケジューリング装置に
おいて、前記優先回線更新手段は、最優先入力回線および各入力
回線の最優先出力回線を更新する際に、パケットの存在
する回線を優先的に選択することを特徴とするスケジュ
ーリング装置。
【請求項５】請求項４記載のスケジューリング装置に
おいて、前記優先回線更新手段は、前記最優先出力回線がスケジ
ューリングできない場合には、前記各入力回線の最優先
出力回線を更新する際に、当該最優先出力回線を更新し
ないことを特徴とするスケジューリング装置。