JP2002232673A

JP2002232673A - 通信システム及び画像形成装置

Info

Publication number: JP2002232673A
Application number: JP2001030810A
Authority: JP
Inventors: Tomohito Ogata; 智史小片; Hiroyuki Maruyama; 宏之丸山; Mitsuo Azumai; 満男東井; Masakazu Abe; 正和阿部; Mutsumi Takagi; 睦高木
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2001-02-07
Filing date: 2001-02-07
Publication date: 2002-08-16

Abstract

(57)【要約】【課題】従来、装置内の電子回路基板間又は装置間で
データをシリアルに送信する場合、ノイズの影響を受け
易く、不確実な送信になる場合があるという問題があ
り、この問題を解決する。【解決手段】シリアル送信信号を構成する各ビット又
は各キャラクタを周波数変調する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は装置内の電子回路基
板間や装置間でのデータのシリアル通信制御に関する。

【０００２】

【従来の技術】一般に画像形成装置などでは、その装置
内に複数の電子回路基板があり、これら電子回路基板の
間を相互にシリアル信号でデータや制御信号を送受して
いる。従って、これら電子回路基板はシリアル送受信手
段としての電子回路基板である。図１に従来の通信シス
テムの１例を示すように電子回路基板１ａから電子回路
基板１ｂに出力データ伝送路ＯＤａによって送信データ
が送られ、該データの確認や制御信号などがコントロー
ル伝送路ＣＬａによって電子回路基板１ｂから電子回路
基板１ａに送られる。同様に、電子回路基板１ｂから電
子回路基板１ａに出力データ伝送路ＯＤｂによって送信
データが送られ、該データの確認や制御信号などがコン
トロール伝送路ＣＬｂによって電子回路基板１ａから電
子回路基板１ｂに送られる。

【０００３】これらのデータの伝送には、水晶発振器な
どで構成される基準クロック発生回路２で基準クロック
（パルス）Ｆを発生し、基準クロックＦに基づいて通信
基準クロック発生回路３で通信基準クロックＧを発生さ
せて、前記電子回路を駆動し、通信基準クロックＧに同
期した送信データがシリアルに送られる。以上２個の電
子回路基板１ａ、１ｂを例に説明したが、実際には複数
の電子回路基板間で同様にデータの送受が行われる。

【０００４】図２はこのシリアルデータが８ビット信号
からなる場合を例に示したものである。図の横軸は時間
をとり、縦軸は一定のパルス電圧をとってある。通信基
準クロックＧに準拠したスタートビットＳＢに続き第１
ビットＢ１から第８ビットＢ８まで、例えば１１１００
１０１の１バイトを１キャラクタの第１データとしてシ
リアルに送信し、続いて同様に第２データ、例えば１０
０１１０１１が送られる。こうして電子回路基板間の通
信が行われている。

【０００５】このようなシリアル通信におけるノイズ対
策として、通信基準クロックを周波数変調することが行
われている。

【０００６】図３は通信基準クロックのスペトルを示す
もので、横軸に周波数、縦軸に強度をとってある。通信
基準クロックＧはその周波数ｆｃ（例えばｆｃ＝３ＭＨ
ｚ）を中心に鋭い立ち上がりスペクトルＸを示してい
る。このようなスペクトルＸを持つ信号はノイズの影響
を受け易いために、通信基準クロックを周波数変調する
ことによりノイズの影響を受け難くすることが行われ
る。即ち、通信基準クロックの周波数を±２％（６０ｋ
Ｈｚ）程度の範囲でブロードなスペクトルＹとするもの
である。この方法には専用のＳＳＣＧ（Ｓｐｒｅａｄ
ＳｐｅｃｔｒｕｍＣｌｏｃｋＧｅｎｅｒａｔｏｒ）Ｉ
Ｃが市販され利用されている。

【０００７】

【発明が解決しようとする課題】前記のような対策でノ
イズをかなりの程度低減することはできるが、例えば、
電子写真画像形成装置内の通信のように、各種の電子回
路が高密度で組み込まれている場合には、十分ではな
い。即ち、各種の電子回路基板或いは装置などの間を接
続する伝送路としての配線はかなり長くなるものもあ
り、この長い配線は通信基準クロックの高調波成分ノイ
ズの発生源になり易く、且つ、ノイズの影響を受け易く
なって送信が不確実になるなどの問題点がある。このた
めに従来はフェライトコアなどによるノイズ抑制部材
や、シールド線を使用するなどによりノイズ対策を行っ
ているが、これらの部材の使用によってコスト高になる
などの問題点があるまた、通信基準クロックＧを周波数
変調する方法は、当然受信回路の動作周波数も変調され
るので、変調範囲が狭くなって通信線のノイズ拡散効果
が減少してしまって、あまり効果が得られないという問
題がある。

【０００８】本発明の目的は、装置内部での或いは装置
間での通信における従来のノイズ対策における前記のよ
うな問題を解決し、低コストでノイズの発生及びノイズ
の影響を十分に抑制した通信システム及びかかる通信シ
ステムを具備した画像形成装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】本発明の目的は、以下に
示す発明によって達成される。

【００１０】１．基準クロックを発生する基準クロック
発生手段、該基準クロックに基づいて通信基準クロック
を発生する通信基準クロック発生手段及び該通信基準ク
ロックにシリアルデータを担持させて送信する送信手段
を有する通信システムにおいて、前記送信手段の出力信
号を変調して送信信号を発生する変調手段を設けたこと
を特徴とする通信システム。

【００１１】２．前記送信手段は、信号を受信する送受
信手段からなることを特徴とする前記１に記載の通信シ
ステム。

【００１２】３．前記変調手段が用いる変調クロックを
発生する変調クロック発生手段を有することを特徴とす
る前記１又は前記２に記載の通信システム。

【００１３】４．前記基準クロック発生手段が前記変調
クロック発生手段を構成することを特徴とする前記３に
記載の通信システム。

【００１４】５．前記変調手段を制御するフラクタルデ
ータを発生するフラクタル演算回路を有することを特徴
とする前記１〜４のいずれか１項に記載の通信システ
ム。

【００１５】６．前記変調手段は、シリアルデータの各
ビット又は各キャラクタの周波数を変調することを特徴
とする前記１〜５のいずれか１項に記載の通信システ
ム。

【００１６】７．シリアルデータを送信する第１回路
部、該第１回路部からシリアルデータを受信する第２回
路部を有する画像形成装置において、前記第１回路部の
出力信号を変調して送信信号を発生する変調手段を設け
たことを特徴とする画像形成装置。

【００１７】

【発明の実施の形態】本発明の実施の形態に係る通信シ
ステムの構成について説明する。図４は本発明の実施の
形態の一例であるシリアル通信システムの構成を示すブ
ロック図である。

【００１８】図４に於いて、２は基準クロック発生手段
としての水晶などを使用した基準クロック発生回路であ
り、基準クロックＦの周波数は例えば５０ＭＨｚ程度で
ある。３は基準クロックＦを分周して得られる通信基準
クロックＧを発生する通信基準クロック発生手段として
の通信基準クロック発生回路で通信基準クロックＧとし
ては、例えば、周波数５ＭＨｚ程度のものが使用され
る。１は通信基準クロックＧにシリアルデータを担持さ
せて送信し、また、シリアルデータを受信する送信手段
であり送受信手段としての電子回路基板である。４は送
信信号の変調手段としての変調回路であり、変調回路４
には通信基準クロックの１０倍以上の周波数の変調パル
スＺが入力され、電子回路基板１の出力信号を周波数変
調する。変調パルスＺの周波数が、例えば、通信基準ク
ロックＧの周波数の１０倍の周波数であるとすると、変
調パルスＺの幅は０．０２μｓである。

【００１９】図５は本発明の実施の形態における周波数
変調を受けた送信信号Ｍを従来の送信信号Ｎと対比して
示した図である。図２と同様に横軸は時間、縦軸はパル
ス電圧である。電子回路基板１は５ＭＨｚの通信基準ク
ロックＧに送信データを担持させて送信信号を出力す
る。１バイトの送信データはスタートビットＳＢに続き
第１ビットＢ１から第８ビットＢ８でキャラクタが構成
され、各ビットのパルス幅が全て０．２μｓの送信信号
Ｎが出力されて変調回路４に入力される。即ち、変調回
路４には、従来の送信信号Ｎが入力される。そして、図
４に示すように変調回路４は外部回路５から入力された
変調パルスＺによって、０．２μｓの各ビットのパルス
幅を変更する周波数変調を行う。即ち、変調回路４はそ
の入力信号Ｎの１ビットに対して充分な高速で動作し、
送信信号Ｍではその各ビット又は各キャラクタ毎に異な
ったパルス幅になるように変調パルスＺの１パルス
（０．０２μｓ）を加えるか、又は減ずる制御によって
周波数変調する。変調回路４は、指令手段６からの予め
設定されたプログラムに従った指令信号ＨＬにより制御
され、前記の周波数変調を行う。

【００２０】以上のような周波数変調によって、送信信
号Ｍが変調回路４から出力され送信される。

【００２１】通信基準クロックＧの周波数の１０倍以
上、数十倍の高周波数の変調パルスＺを使用することに
よって、変調パルスＺの数パルスをその数を変えて送信
信号に加減することによって更にノイズに対する有効な
防止効果を得ることができる。

【００２２】以上の変調は伝送系には影響を与えること
がないので、送信信号のスペクトル、即ち、図３のスペ
クトルＹを十分に広くとることが可能になり、ノイズに
影響され難いシリアル通信が可能になる。

【００２３】前記の例では、変調クロック発生手段とし
ての外部回路５から変調パルスＺを導入しているが、点
線ＬＮで示すように、基準クロック発生回路２を変調ク
ロック発生手段として用い、基準クロック発生回路２か
らの基準クロックＦを変調パルスＺに代えて使用しても
同様の効果を奏することができる。

【００２４】次に、更にノイズの影響を受け難く確実な
送信を可能にするフラクタル演算回路を用いた変調制御
について説明する。以下に説明する例は図６、７に示す
フラクタル演算回路を指令手段６として用いたものであ
る。

【００２５】図６はゆらぎ信号を作成するためのフラク
タル変換出力の作成を説明する図であり、図６（ａ）は
フラクタル変換出力発生回路を、図６（ｂ）はフラクタ
ル変換出力発生回路の各部におけるデータを示す。

【００２６】図６（ａ）において、ランダムカウンタ部
１１は、デジタル回路により構成され、ランダムな数値
を繰り返し発生し、次段にランダム性を与える。

【００２７】次に、演算部１２は、入力信号をランダム
カウンタより発生するランダムな数値及び後段の記憶部
１４からフィードバックされた信号をミックスして演算
を行う。この演算結果をフラクタル変換部１３によって
フラクタル変換する。このフラクタル変換の結果は、次
々と記憶部１４に記憶する。この記憶部１４ではデータ
が次々と記憶されるとともに順次読み出され、演算部１
２へとフィードバックされる。このようにして、次々と
演算が行われ、フラクタル変換部１３でフラクタル変換
された結果の信号をフラクタル変換出力として取り出
す。

【００２８】図６（ｂ）に、フラクタル変換部１３の原
理を示す。フラクタル変換は、入力データｎと入力デー
タｎに対してビット演算を行ったデータの各ビットを排
他的論理和演算した関数Ｆ（ｎ）を出力することによっ
て実現される。このビット演算には、ビットシフトする
場合及びビットローテートする場合が存在し、ビットシ
フト及びビットローテートには、ビットシフト又はビッ
トローテートを右方向へ行う場合と左方向へ行う場合と
が存在する。また、ビットシフト及びビットローテート
を何ビット分行うかによってさまざまな場合が存在す
る。

【００２９】図６（ｂ）のうち、（ア）は、２ビット右
へビットシフトした場合、（イ）は、２ビット左にシフ
トした場合を示す。また、（ウ）は、２ビット右へロー
テートした場合であり、（エ）は、２ビット左へローテ
ートした場合である。（ア）〜（エ）までのデータは
フラクタル変換部の入力信号であり、すべて入力信号は
「１１０１１００１ｂ」とする。これに対してデータ
は、データに対してビット演算を行ったものである。
データは、本フラクタル変換部の出力信号となるもの
であり、入力信号たるデータとビット演算後のデータ
との排他的論理和をとったものである。これらいずれ
のビット演算の方法によってもフラクタル変換が得ら
れ、また、図示しない他のビット演算、例えば、１ビッ
トのビットシフトやビットローテート等の場合でも同様
にフラクタル変換が可能である。

【００３０】（ア）の場合、入力信号の「１１０１１
００１ｂ」を２ビット右へビットシフトすることにより
ビット演算したデータは、「００１１０１１０ｂ」と
なる。これらとの各ビットの排他的論理和をとると
「１１１０１１１１ｂ」となる。

【００３１】次に、（イ）の場合、入力信号の「１１
０１１００１ｂ」を２ビット左へビットシフトすること
によりビット演算したデータは、「０１１００１００
ｂ」となる。これらとの各ビットの排他的論理和を
とると「１０１１１１０１ｂ」となる。尚、これらの場
合、ビットシフトする際に空いたビットには「０」を埋
めているが、「１」を埋めても構わない。

【００３２】また、（ウ）の場合、入力信号の「１１
０１１００１ｂ」を２ビット右へビットローテートする
ことによりビット演算したデータは、「０１１１０１
１０ｂ」となる。これらとの各ビットの排他的論理
和をとると「１０１０１１１１ｂ」となる。そして、
（エ）の場合、入力信号の「１１０１１００１ｂ」を
２ビット左へビットローテートすることによりビット演
算したデータは、「０１１００１１１ｂ」となる。こ
れらとの各ビットの排他的論理和をとると「１０１
１１１１０ｂ」となる。

【００３３】かかる構成で排他的論理和をとった後の出
力データをとることにより、フラクタル変換部１３
は、簡単なハードウエアによって、フラクタル変換出力
を取り出すことが可能となる。すなわち、必要ビット
数のシフトレジスタに入力信号ををセットし、これに
クロックを入力することにより、シフト（ローテート）
を行うことによりビット演算データを得ることができ
る。これを原入力信号との間に排他的論理和（Ｅｘｃ
ｌｕｓｉｖｅ−ＯＲ）ゲートを挿入することにより、フ
ラクタル変換出力を得ることができ、かつ、数クロッ
クという短時間で達成することができる。

【００３４】以上のような図６（ａ），（ｂ）の構成を
とることにより、ゆらぎ発生回路で得られたフラクタル
変換出力は、入力信号の数値列に対して、１／ｆゆらぎ
の周波数成分が重畳され、この結果、入力信号に応じた
１／ｆゆらぎ信号を出力信号に擬似的に取り出すことが
できる。

【００３５】また、アナログ回路でない簡単なハードウ
エアで、高速にかつ安価に１／ｆゆらぎ信号が重畳され
た信号を得ることができる。

【００３６】次に、図６において作製したフラクタル変
換出力を用いて図４における指令信号ＨＬを発生する回
路を図７により説明する。

【００３７】図７において、図６のフラクタル変換部１
３からの出力は、ロードカウンタとしてのダウンカウン
タ２２のロード値として入力される。ロードカウンタ
は、本実施の形態にあっては、ロード値（ＬＤ）に応じ
て、ロード値（ＬＤ）から１まで繰り返しカウントする
ダウンカウンタ２２に構成される。ロードカウンタは、
ロード値（ＬＤ）から１までを繰り返しカウントする。

【００３８】ダウンカウンタ２２のカウント値出力は、
比較回路からなる判定回路２３へ入力される。判定回路
２３は、ダウンカウンタ２２の出力値が「１」であるか
どうかを判定する組み合わせ回路からなり、出力値が
「１」であれば、ロジックＨを、それ以外の値の場合
は、ロジックＬを出力する。この判定回路２３の出力
は、ロード許可信号としてダウンカウンタ２２へ入力さ
れるとともにトグル基準信号として２４のトグル回路へ
入力される。

【００３９】トグル回路２４では、トグル基準信号が入
力されるたびに反転するトグル信号（パルス）を発生
し、出力し、このトグル信号は、指令信号ＨＬとして図
４の変調回路４に入力される。

【００４０】指令信号ＨＬは、パルス幅にゆらぎをもっ
た信号であり、この指令信号で変調回路４を制御するこ
とにより、電子回路基板１を出力信号の各ビット又は各
キャラクタは不規則な周波数変調を受ける。その結果、
ノイズの発生が極めて少なく、且つ、ノイズに影響され
ない通信が行われる。

【００４１】以上説明した通信システムは、例えば、電
子写真方式により画像を形成する画像形成装置の機内通
信又は装置間の通信に用いられる。

【００４２】電子写真装置内には、装置全体を制御する
制御部が形成された制御基板、表示操作部の制御及び駆
動部が形成された操作制御基板、モータ等の各種の駆動
源の制御及び駆動回路が形成された駆動基板、画像デー
タの処理を行う画像処理基板等の各種基板が装備されて
おり、これらの基板間を通信線で接続し、信号やデータ
の送受信が行われる。

【００４３】本発明によれば、これらの回路基板に形成
されている回路部間の通信を前記の変調手段を用いた通
信システムで行うことにより、ノイズを発生せず、ま
た、ノイズに強い機内通信を行うことが可能になる。そ
して、このような通信システムは画像形成装置本体と、
画像形成装置を構成する、自動原稿搬送装置、後処理装
置、給紙装置等の付属装置との間の通信にも、更に、複
数の画像形成装置を接続したタンデム画像形成システム
の通信にも使用することができる。

【００４４】

【発明の効果】請求項１、２、３、４又は６の発明によ
り、ノイズの発生が極めて少なく、且つ、ノイズに影響
されないというノイズに強い低コストの通信システムが
実現される。

【００４５】請求項５の発明により、更にノイズに強い
通信システムが実現される。請求項７の発明により、ノ
イズの影響で誤作動や画像不良を発生することがなく、
安定して作動する画像形成装置が実現される。

【図面の簡単な説明】

【図１】従来の通信システムの構成を示すブロック図で
ある。

【図２】従来の送信データの構成の一例を示す図であ
る。

【図３】通信基準クロックのスペクトルを示す図であ
る。

【図４】本発明の実施の形態に係る通信システムの構成
を示すブロック図である。

【図５】本発明の実施の形態における周波数変調を受け
た送信信号を従来の送信信号と対比して示す図である。

【図６】フラクタル変換出力の作成を説明する図であ
る。

【図７】指令信号を発生する回路のブロック図である。

【符号の説明】

１電子回路基板２基準クロック発生回路３通信基準クロック発生回路４変調回路５外部回路６指令手段Ｆ基準クロックＧ通信基準クロックＮ送信信号Ｍ送信信号Ｚ変調パルス

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考） // Ｇ０６Ｆ 1/04 Ｇ０３Ｇ 21/00 ３７２ (72)発明者阿部正和東京都八王子市石川町2970番地コニカ株式会社内 (72)発明者高木睦東京都八王子市石川町2970番地コニカ株式会社内Ｆターム(参考） 2C061 AQ06 HN15 2H027 EE01 EE10 JA20 ZA07 5C075 FF02 FF04 5K004 AA04 EA09 ED06 5K014 HA01

Claims

【特許請求の範囲】

【請求項１】基準クロックを発生する基準クロック発
生手段、該基準クロックに基づいて通信基準クロックを
発生する通信基準クロック発生手段及び該通信基準クロ
ックにシリアルデータを担持させて送信する送信手段を
有する通信システムにおいて、前記送信手段の出力信号を変調して送信信号を発生する
変調手段を設けたことを特徴とする通信システム。
【請求項２】前記送信手段は、信号を受信する送受信
手段からなることを特徴とする請求項１に記載の通信シ
ステム。
【請求項３】前記変調手段が用いる変調クロックを発
生する変調クロック発生手段を有することを特徴とする
請求項１又は請求項２に記載の通信システム。
【請求項４】前記基準クロック発生手段が前記変調ク
ロック発生手段を構成することを特徴とする請求項３に
記載の通信システム。
【請求項５】前記変調手段を制御するフラクタルデー
タを発生するフラクタル演算回路を有することを特徴と
する請求項１〜４のいずれか１項に記載の通信システ
ム。
【請求項６】前記変調手段は、シリアルデータの各ビ
ット又は各キャラクタの周波数を変調することを特徴と
する請求項１〜５のいずれか１項に記載の通信システ
ム。
【請求項７】シリアルデータを送信する第１回路部、
該第１回路部からシリアルデータを受信する第２回路部
を有する画像形成装置において、前記第１回路部の出力信号を変調して送信信号を発生す
る変調手段を設けたことを特徴とする画像形成装置。