JP2002229934A - 情報転送装置および情報転送方法 - Google Patents

Abstract

(57)【要約】 【課題】 情報転送の効率を向上させることができる情
報転送装置および情報転送方法を提供する。 【解決手段】 情報転送装置は、複数で構成され、送信
時に情報を転送し、受信時に情報を受け取るＤＭＡＣ部
３と、複数で構成され、送信時に情報を記憶し、受信時
に情報を記憶するＦＩＦＯ部２と、複数のＤＭＡＣ部３
に対する転送動作の調停を、ＤＭＡＣ優先順位演算部５
により転送状況に応じて優先順位を最適化するように制
御する新ＤＭＡアービタ部６とを備え、ＤＭＡＣ優先順
位演算部５が自動的に現在の転送状況に応じて各々のＤ
ＭＡＣ部３の優先順位を変化させて、実行が必要なＤＭ
ＡＣ部３がアービトレーションに勝つまで他のＤＭＡＣ
部３の実行待ち時間を短縮して、転送実行の平均時間を
短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、ＤＭＡ
（Ｄｉｌｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送を
用いて情報を転送する情報転送装置および情報転送方法
に関するものである。

【０００２】

【従来の技術】マルチメディア・データ転送のためのイ
ンターフェースを目的とするものとして、高速データ転
送およびリアルタイム転送をサポートしたインターフェ
ース規格としてＩＥＥＥ１３９４ハイ・パフォーマンス
・シリアル・バス規格（以下、ＩＥＥＥ１３９４規格と
いう）が知られている。

【０００３】このＩＥＥＥ１３９４規格では、１００Ｍ
ｂｐｓ（９８．３０４Ｍｂｐｓ）、２００Ｍｂｐｓ（１
９６．６０８Ｍｂｐｓ）、４００Ｍｂｐｓ（３９３．２
１６Ｍｂｐｓ）でのデータ転送速度が定義されており、
上位転送速度を持つ１３９４ポートは、その下位転送速
度との互換性を保持するように規定されている。これに
より、１００Ｍｂｐｓ、２０Ｍｂｐｓ、４００Ｍｂｐｓ
のデータ転送速度が同一ネットワーク上で混在可能にな
っている。

【０００４】また、図１２に示すように、転送データが
図１２Ａに示すデータ信号ＤＡとその信号を補う図１２
Ｂに示すストローブ信号ＳＴの２信号に変換されてお
り、この２信号の排他的論理和をとることにより図１２
Ｃに示すクロック信号ＣＬを生成することができるよう
にしたＤＳ−Ｌｉｎｋ（Ｄａｔａ／Ｓｔｒｏｂｅ Ｌｉ
ｎｋ）符号化方式の転送フォーマットが採用されてい
る。

【０００５】さらに、図１３の断面図にケーブル構造を
示してあるように、第１のシールド層１０１によりシー
ルドされた２組のツイストペア線（信号線）１０２と電
源線１０３を束ねたケーブル全体を、さらに第２のシー
ルド層１０４によりシールドした構造のケーブル１００
が規定されている。

【０００６】また、ＩＥＥＥ１３９４規格における接続
方式は、デイジチェーンとノード分岐の２種類の方式が
使用できる。デイジチェーン方式では、最大１６ノード
（１３９４ポートを持つ機器）が接続でき、そのノード
間の最長距離が４．５ｍとなっている。図１４に示すよ
うに、ノード分岐を併用することにより、規格最大の６
３ノード（物理的なノード・アドレス）まで接続するこ
とが可能である。

【０００７】図１４において、デイジチェーン方式によ
り、パーソナルコンピュータ１１０のポートＰ１とＣＤ
−ＲＯＭ１１３のポートＰ８とがケーブルＣ３で接続さ
れ、ＣＤ−ＲＯＭ１１３のポートＰ９とカメラ１１４の
ポートＰ１０とがケーブルＣ４で接続される。また、ノ
ード分岐により、パーソナルコンピュータ１１０のポー
トＰ３とパーソナルコンピュータ１１１のポートＰ４と
がケーブルＣ１で接続される。さらに、デイジチェーン
方式により、パーソナルコンピュータ１１１のポートＰ
５とハードディスクドライブ１１２のポートＰ６とがケ
ーブルＣ２で接続され、ハードディスクドライブ１１２
のポートＰ７とプリンター１１５のポートＰ１１とがケ
ーブルＣ５で接続され、プリンター１１５のポートＰ１
２とスキャナー１１６のポートＰ１３とがケーブルＣ６
で接続される。

【０００８】また、ＩＥＥＥ１３９４規格では、上述の
ような構造のケーブルの抜き差しを機器が動作している
状態すなわち電源の入っている状態で行うことが可能
で、ノードが追加又は削除された時点で、自動的に１３
９４ネットワークの再構成を行うようになっている。こ
のとき、接続されたノードの機器を自動的に認識するこ
とができ、接続された機器のＩＤや配置はインターフェ
ース上で管理される。

【０００９】このＩＥＥＥ１３９４規格に準拠したイン
ターフェースの構成要素とプロトコル・アーキテクチャ
を図１５に示してある。図１５において、ＩＥＥＥ１３
９４のインターフェースは、ハードウエア１２３とファ
ームウエア１２１、１２２に分けることができる。ハー
ドウエア１２３は、フィジカル・レイヤ（物理層：ＰＨ
Ｙ（Ｐｈｙｓｉｃａｌ））１２８、リンク・レイヤ（リ
ンク層：Ｌｉｎｋ）１２７から構成される。そして、フ
ィジカル・レイヤ１２８では、直接ＩＥＥＥ１３９４規
格の信号をドライブする。また、リンク・レイヤ１２７
は、１３９４コネクタポート１２９を介するホスト・イ
ンターフェースとフィジカル・レイヤ１２８とのインタ
ーフェースとを備える。

【００１０】ファームウエア１２２は、ＩＥＥＥ１３９
４規格に準拠したインターフェースに対して実際のオペ
レーションを行う管理ドライバからなるトランザクショ
ン・レイヤ１２６を備え、ファームウエア１２１は、Ｓ
ＢＭ（Ｓｅｒｉａｌ ＢｕｓＭａｎａｇｅｍｅｎｔ）と
呼ばれるＩＥＥＥ１３９４規格に準拠したネットワーク
管理用のドライバからなるマネージメント・レイヤ１２
５とを備えて構成される。

【００１１】さらに、アプリケーション・レイヤ１２４
は、ユーザの使用しているソフトウエアとトランザクシ
ョン・レイヤ１２６やマネージメント・レイヤ１２５を
インターフェースする管理ソフトウエア１２０からな
る。

【００１２】ＩＥＥＥ１３９４規格では、ネットワーク
内で行われる転送動作をサブアクションと呼び、次の２
種類のサブアクションが規定されている。すなわち、２
つのサブアクションとして、「アシンクロナス（Ａｓｙ
ｎｃｒｏｎｏｕｓ）」と呼ばれる非同期転送モード、お
よび「アイソクロナス（Ｉｓｏｃｒｏｎｏｕｓ）」と呼
ばれる転送区間を示す転送帯域を保証した同期転送モー
ドが定義されている。また、さらに各サブアクション
は、次の３つのパートに分かれており、「アービトレー
ション」、「パケット・トランスミッション」、「アク
ノリッジメント」と呼ばれる転送状態をとる。なお、
「アイソクロナス」転送モードには「アクノリッジメン
ト」は省略されている。

【００１３】アシンクロナス・サブアクションでは、非
同期転送を行う。この転送モードにおける時間的な遷移
状態を示す図１６において、最初のサブアクション・ギ
ャップ（Ｓｕｂａｃｔｉｏｎ・ｇａｐ）１３０は、バス
のアイドル状態を示している。このサブアクション・ギ
ャップ１３０の時間を転送を希望するノードにおいてモ
ニタすることにより、直前の転送が終わり、新たな転送
が可能か否かを判断する。そして、一定時間以上のアイ
ドル状態が続くと、転送を希望するノードはバスを使用
できると判断して、バスの制御権を獲得するためにアー
ビトレーション（Ａｒｂｉｔｒａｔｉｏｎ）１３１を実
行する。

【００１４】図１７にアービトレーションの説明を示
す。図１７Ａにおいて、バス使用権の要求では、ルート
１４０のノードＡに対して、ノードＢ１４１から要求Ｒ
ｂ、ノードＣ１４２から要求Ｒｃ、ノードＤ１４４から
要求Ｒｄがある状態を示している。図１７Ｂにおいて、
バス使用権の許可では、ルート１４５のノードＡから、
ノードＢ１４６に拒否Ｎｂ、ノードＣ１４７に拒否Ｎ
ｃ、ノードＤ１４９に許可Ａｄがなされる状態を示して
いる。

【００１５】実際にバスの停止の判断は、図１７に示す
ように、ルートに位置するノードＡが下す。このアービ
トレーションでバスの制御権を得たノードは、次にデー
タの転送すなわちパケット・トランスミッション（Ｐａ
ｃｋｅｔ Ｔｒａｎｓｍｉｓｓｉｏｎ）１３２を実行す
る。データ転送後、アクノリッジ・ギャップ（Ａｃｋｇ
ａｐ）１３３の後に、データを受信したノードは、その
転送されたデータに対して、その受信結果に応じた受信
確認用返送コード（Ａｃｋ）１３４の返送により、応答
するアクノリッジメントを実行する。このアクノリッジ
メントの実行により、送信および受信ノードともに転送
が正常に行われたことを上述したアクノリッジメントの
内容によって確認することができる。

【００１６】その後、再びサブアクション・ギャップ１
３５すなわちバスのアイドル状態に戻り、上述した転送
動作が繰り返される。

【００１７】また、アイソクロナス・サブアクションで
は、基本的には非同期転送と同様な構造の転送を行うの
であるが、図１８に示すように、アシンクロナス・サブ
アクションでの非同期転送よりも優先的に実行される。
このアイソクロナス・サブアクションにおけるアイソク
ロナス転送は、約８ｋＨｚ毎にルートノードから発光さ
れるサイクルスタート（Ｃｙｃｌｅ Ｓｔａｒｔ Ｐａ
ｃｋｅｔ）１５０に続いて行われ、アイソクロナス・ギ
ャップ（Ｉｓｏ・ｇａｐ）１５１の後に、チャネル１
（ＣＨ１）のアービトレーション（ａｒｂ）１５２およ
びパケットトランスミッション（ｐａｃｋｅｔ）１５３
が行われ、アイソクロナス・ギャップ（Ｉｓｏ・ｇａ
ｐ）１５４の後に、チャネル２（ＣＨ２）のアービトレ
ーション（ａｒｂ）１５５およびパケットトランスミッ
ション（ｐａｃｋｅｔ）１５６が行われ、アイソクロナ
ス・ギャップ（Ｉｓｏ・ｇａｐ）１５７の後に、チャネ
ル３（ＣＨ３）のアービトレーション（ａｒｂ）１５８
およびパケットトランスミッション（ｐａｃｋｅｔ）１
５９が行われる。このようにして、アイソクロナス転送
は、アシンクロナス・サブアクションでの非同期転送よ
りも優先して実行される。これにより、転送帯域を保証
した転送モードとなり、リアルタイム・データの転送を
実現する。

【００１８】同時に、複数ノードでリアルタイム・デー
タのアイソクロナス転送を行う場合には、その転送デー
タには例えば発信ノードを示す転送内容を区別するため
のチャンネルＩＤを設定して、必要なリアルタイム・デ
ータだけを受け取るようにする。

【００１９】ＩＥＥＥ１３９４規格のアドレス空間は、
図１９に示すような構成となっている。これは、６４ビ
ット固定アドレッシングのＩＳＯ／ＩＥＣ１３２１３規
格にて定義されているＣＳＲ（Ｃｏｎｔｒｏｌ ａｎｄ
Ｓｔａｔｕｓ Ｒｅｇｉｓｔｅｒ）アーキテクチャー
（以下、ＣＳＲアーキテクチャーとする。）に従う。図
１９Ａにおいて、ローカルバスのバス番号＃１６０に対
して、ブロードキャストするノード番号＃１６１が対応
していて、ノード番号＃１６１に対して１６２で示すよ
うに、初期メモリ空間１６２−１、プライベート１６２
−２、およびレジスタ１６２−３が割り当てられ、レジ
スタ１６２−３には、１６３で示すように、ＣＳＲアー
キテクチャ１６３−１、シリアルバス１６３−２、ＲＯ
Ｍ１６３−３、および初期ユニット空間１６３−４が割
り当てられる。

【００２０】図１９Ｂに示すように、各アドレスの上位
１６ビットはノードＩＤを表し、ノードに固有のアドレ
ス空間１６６を提供する。ノードＩＤは１０ビットのバ
ス番号＃１６４および６ビットのノード番号＃１６５に
分割され、上位１０ビットでバスＩＤ、下位６ビットで
フィジカルＩＤを指定する。どちらのフィールドも全ビ
ットが「１」となる値を特別な目的として使用している
ので、このアドレッシング方法は１０２３個のバスと各
々６３個の個別アドレス指定可能なノードを提供してい
る。

【００２１】また、上述したＩＥＥＥ１３９４規格のイ
ンターフェース装置において、レジスタ構成やデータ構
造など、実装方法を共通化するために、１３９４ Ｏｐ
ｅｎＨｏｓｔ Ｉｎｔｅｒｆａｃｅ（以下、１３９４Ｏ
ＨＣＩとする。）というものが定義されている。この規
格には、高速転送を行うためのダイレクト・メモリ・ア
クセス（以下、ＤＭＡとする。）部やホストバス・イン
ターフェースに関する記述も併せて定義されている。

【００２２】１３９４ＯＨＣＩでは、アシンクロナス転
送と呼ばれる非同期式の転送手法とアイソクロナス転送
と呼ばれる同期式の転送手法双方に対応している。アシ
ンクロナス転送においては、ＩＥＥＥ１３９４規格に定
めている全てのパケットフォーマットに対応しており、
ＤＭＡ転送を用いることにより、ホストメモリーからデ
ータを読み出してパケット送信を行うことができ、ま
た、パケット受信時にはホストメモリー上にデータを書
き込むことができる。

【００２３】アイソクロナス転送においては、送信、受
信それぞれにＤＭＡコントローラ（以下、ＤＭＡＣとす
る。）が実装されており、最大３２チャンネルのＤＭＡ
チャンネルをコントロールすることができる。また、Ｉ
ＥＥＥ１３９４規格に定義されているサイクル・マスタ
ーの機能も装備されている。１３９４ＯＨＣＩ内部にサ
イクル・タイマーとカウンタを実装しており、サイクル
・スタート・パケットを送信することが可能となってい
る。

【００２４】１３９４ＯＨＣＩのハードウエアの構成
は、図２０に示すようになっている。１３９４ＯＨＣＩ
部１７０は、１７５に示すＩＥＥＥ１３９４規格に準拠
したフィジカル・レイヤ（以下、１３９４Ｌｉｎｋ ａ
ｎｄ ＰＨＹ部とする。）、１７４−１〜１７４−１０
までに示す１３９４バス１７６とのインターフェース部
分に配置されるＦＩＦＯ部１７４、１７３−１〜１７３
−１０までに示すＤＭＡ転送を制御するＤＭＡＣ部１７
３、さらにホストバス１７１とのインターフェースを行
う１７２に示すホスト・インターフェース部からなって
いる。

【００２５】ＦＩＦＯ部１７４は、パケットデータの種
別に応じて細かく分類がなされており、ＩＴ ＦＩＦＯ
１７４−１はアイソクロナス転送の送信用に用いられ、
最大３２個（３２チャンネル分）実装される。

【００２６】ＡＴ Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−
２はアシンクロナス転送のリクエストパケットの送信に
用いられる。ＡＴ Ｒｅｓｐｏｎｓｅ ＦＩＦＯ１７４
−３はアシンクロナス転送のレスポンスパケットの送信
に用いられる。ＡＴ Ｐｈｙｓｉｃａｌ Ｒｅｓｐｏｎ
ｓｅ ＦＩＦＯ１７４−４はフィジカル・レイヤと呼ば
れるアドレスへのアクセス（以下、フィジカルアクセス
とする。）に対するレスポンスパケットの送信に用いら
れる。

【００２７】Ｐｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅ
ｓｔ ＦＩＦＯ１７４−５はフィジカルアクセスのＲｅ
ａｄパケットの受信に用いられる。Ｐｈｙｓｉｃａｌ
Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−６はフ
ィジカルアクセスのＷｒｉｔｅパケットの受信に用いら
れる。

【００２８】ＡＲ Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−
７はアシンクロナス転送のリクエストパケットの受信に
用いられる。ＡＲ Ｒｅｓｐｏｎｓｅ ＦＩＦＯ１７４
−８はアシンクロナス転送のレスポンスパケットの受信
に用いられる。

【００２９】ＩＲ ＦＩＦＯ１７４−９はアイソクロナ
ス転送の受信用に用いられ、最大３２個（３２チャンネ
ル分）実装される。

【００３０】Ｓｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＦＩＦ
Ｏ１７４−１０はＳｅｌｆ−ＩＤパケットの受信に用い
られる。

【００３１】また、ＤＭＡＣ部１７３も、ＦＩＦＯ部１
７４の種別に対応する形で用意されており、ＩＴ ＤＭ
ＡＣ１７３−１はアイソクロナス転送の送信用に用いら
れ、最大３２個（３２チャンネル分）実装される。

【００３２】ＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ１７３−
２はアシンクロナス転送のリクエストパケットの送信に
用いられる。ＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ１７３
−３はアシンクロナス転送のレスポンスパケットの送信
に用いられる。Ｐｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓｅ
Ｕｎｉｔ１７３−４はフィジカルアクセスに対するレス
ポンス送信に用いられる。

【００３３】Ｐｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅ
ｓｔ Ｒｅｃｅｉｖｅ１７３−５はフィジカルアクセス
のＲｅａｄパケットの受信に用いられる。Ｐｈｙｓｉｃ
ａｌＷｒｉｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ１７
３−６はフィジカルアクセスのＷｒｉｔｅパケットの受
信に用いられる。

【００３４】Ｇｎｅｎｅｒａｌ Ｒｅｑｕｅｓｔ Ｒｅ
ｃｅｉｖｅ ＤＭＡＣ１７３−７はアシンクロナス転送
のリクエスト受信に用いられる。Ｇｎｅｎｅｒａｌ Ｒ
ｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ１７３−８
はアシンクロナス転送のレスポンス受信に用いられる。

【００３５】ＩＲ ＤＭＡＣ１７３−９はアイソクロナ
ス転送の受信用に用いられ、最大３２個（３２チャンネ
ル分）実装される。

【００３６】Ｓｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡ
Ｃ１７３−１０はＳｅｌｆ−ＩＤパケットの受信に用い
られる。

【００３７】アシンクロナス・データおよびアイソクロ
ナス・データ受信時、１３９４Ｌｉｎｋ ａｎｄ ＰＨ
Ｙ部１７５で受信されたデータパケットは、パケットの
種別に応じて適正に選択され、ＦＩＦＯ部１７４に送ら
れる。ＦＩＦＯ部１７４に送られてきたデータは、対応
するＤＭＡＣ部１７３を介してホスト・インターフェー
ス部１７２に送信され、ホストバス１７１に転送され
る。

【００３８】アイソクロナス・データパケットならば、
ＩＲ ＦＩＦＯ１７４−９へ送られ、ＩＲ ＤＭＡＣ１
７３−９を介してホスト・インターフェース部１７２に
送信される。

【００３９】フィジカルアクセスのＲｅａｄパケットで
あるアシンクロナス・データならば、Ｐｈｙｓｉｃａｌ
Ｒｅａｄ Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−５へ送
られ、対応するＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕ
ｅｓｔ Ｒｅｃｅｉｖｅ１７３−５を介し、また、フィ
ジカルアクセスのＷｒｉｔｅパケットであるアシンクロ
ナス・データならば、Ｐｈｙｓｉｃａｌ Ｗｒｉｔｅ
Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−６へ送られ、対応す
るＰｈｙｓｉｃａｌ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｒ
ｅｃｅｉｖｅ１７３−６を介し、また、Ｓｅｌｆ−ＩＤ
であるアシンクロナス・データパケットならば、Ｓｅｌ
ｆ−ＩＤ Ｒｅｃｅｉｖｅ ＦＩＦＯ１７４−１０へ送
られ、対応するＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭ
ＡＣ１７３−１０を介してホスト・インターフェース部
１７２に送信され、ホストバス１７１に転送される。

【００４０】上述で定義した以外の一般的なアシンクロ
ナス・データのリクエストパケットはＡＲ Ｒｅｑｕｅ
ｓｔ ＦＩＦＯ１７４−７へ送られ、対応するＧｎｅｎ
ｅｒａｌ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ
１７３−７を介し、また、上述で定義した以外の一般的
なアシンクロナス・データのレスポンスパケットはＡＲ
Ｒｅｓｐｏｎｓｅ ＦＩＦＯ１７４−８へ送られ、対
応するＧｎｅｎｅｒａｌ Ｒｅｓｐｏｎｓｅ Ｒｅｃｅ
ｉｖｅ ＤＭＡＣ１７３−８を介してホスト・インター
フェース部１７２に送信され、ホストバス１７１に転送
される。

【００４１】また、アシンクロナス・データおよびアイ
ソクロナス・データの送信時、データパケットはホスト
・インターフェース部１７２を介して、データパケット
の種別に対応したＤＭＡＣ部１７３によって対応するＦ
ＩＦＯ部１７４にＤＭＡ転送でデータが送信され、１３
９４Ｌｉｎｋ ａｎｄ ＰＨＹ部１７５から１３９４バ
ス１７６にパケット送信がなされる。

【００４２】アイソクロナス・データパケットならば、
ＩＴ ＤＭＡＣ１７３−１によってＩＴ ＦＩＦＯ１７
４−１へ送られ、１３９４Ｌｉｎｋ ａｎｄ ＰＨＹ部
１７５に送信される。

【００４３】フィジカルアクセスに対するレスポンスパ
ケットならば、ＰｈｙｓｉｃａｌＲｅｓｐｏｎｓｅ Ｕ
ｎｉｔ１７３−４によってＡＴ Ｐｈｙｓｉｃａｌ Ｒ
ｅｓｐｏｎｓｅ ＦＩＦＯ１７４−４に送信され、ま
た、フィジカルアクセス以外の一般的なアシンクロナス
・データのリクエストパケットはＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ１７３−２によってＡＴ Ｒｅｑｕｅｓｔ
ＦＩＦＯ１７４−２に送信され、また、フィジカルアク
セス以外の一般的なアシンクロナス・データのレスポン
スパケットはＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ１７３
−３によってＡＴ Ｒｅｓｐｏｎｓｅ ＦＩＦＯ１７４
−３に送信され、１３９４Ｌｉｎｋ ａｎｄ ＰＨＹ部
１７５に送信される。

【００４４】また、ある特定のアドレスに対するフィジ
カルアクセスのＲｅａｄパケットに対しては、パケット
をホスト・インターフェース部１７２に送信せずに、こ
のアクセスに対するレスポンスの送信をハードウエアが
自動的に行う。ある特定のアドレスに対するフィジカル
アクセスのＲｅａｄパケットはＰｈｙｓｉｃａｌ Ｒｅ
ａｄ Ｒｅｑｕｅｓｔ ＦＩＦＯ１７４−５へ送られ、
対応するＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅｓｔ
Ｒｅｃｅｉｖｅ１７３−５を介し、ホスト・インター
フェース部１７２に送信されずに、このアクセスに対す
るレスポンスパケットを直接Ｐｈｙｓｉｃａｌ Ｒｅｓ
ｐｏｎｓｅ Ｕｎｉｔ１７３−４に送信する。そして、
Ｐｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ１７３
−４によってＡＴ Ｐｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓ
ｅ ＦＩＦＯ１７４−４に送信され、１３９４Ｌｉｎｋ
ａｎｄ ＰＨＹ部１７５に送信される。

【００４５】１３９４ＯＨＣＩにて定義されているレジ
スタ空間についてであるが、レジスタ構成を図１９Ａに
示す。ホストバス１６０のある空間にレジスタ１６２−
３をマッピングすることによってホストバス１６０から
のアクセスが可能となる。レジスタ１６２−３の内容と
しては、アイソクロナス転送に関する設定部、アシンク
ロナス転送に関する設定部、割り込みに関する設定部、
そのたのＩＥＥＥ１３９４規格に関連する設定部などに
大別される。

【００４６】上述した１３９４ＯＨＣＩにおいて、現在
の仕様ではＤＭＡＣ部における各々のＤＭＡＣ間の調停
動作を示すアービトレーションについては定義がなされ
ていなかった。

【００４７】また、ＩＥＥＥ１３９４規格のアイソクロ
ナス・データ転送においては、使用されるアプリケーシ
ョンの性質上、連続して転送される性質を持っている。
よって大局的な時間軸に注目してみると、連続して同一
のＤＭＡＣが使われる状況が生じやすい。また、Ｓｅｌ
ｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣ１７３−１０はバ
スリセット後のＳｅｌｆ−ＩＤパケットを受信するとき
のみに使用するため、通常は実行する必要がなく、バス
リセット後はサブアクションギャップが１３９４バス上
に検出されるまでに１回実行する必要がある。

【００４８】

【発明が解決しようとする課題】従来の１３９４ＯＨＣ
Ｉでは、通常ＤＭＡＣ間のアービトレーションは図２１
に示すラウンドロビン方式が用いられる。ＤＭＡアービ
タ部１７５は、１７９−１〜１７９−１０に示すＤＭＡ
コントローラ（ＤＭＡＣ）部１７９間に対して、１７７
−１〜１７７−１０に示すアービトレーションの順位１
７７を調停する役割を持っている。ラウンドロビン方式
は、タイムシェアリング（時分割）処理において、複数
のＤＭＡＣ１７９のアービトレーションの実行順番を、
１７６に示すように、一定時間毎に巡回しながら割り当
てていくため、一度あるＤＭＡＣがアービトレーション
に勝った後、連続して同じＤＭＡＣが次にアービトレー
ションに勝つまでの平均時間が長くなってしまうという
不都合があった。

【００４９】例として、アイソクロナス・データ転送を
行う場合、効率よく転送を行うためにはアイソクロナス
・データの送信であればＩＴ ＤＭＡＣ１７９−１に対
して、また、アイソクロナス・データの受信であればＩ
Ｒ ＤＭＡＣ１７９−９に対して連続してアービトレー
ションを実行する必要があるが、ラウンドロビン方式で
は他のＤＭＡＣの実行を待つ時間が多くなり、１７８に
示すように、次にアービトレーションに勝つまでの平均
時間が長くなってしまう。

【００５０】さらに、アイソクロナス・データ転送のＤ
ＭＡＣであるＩＴ ＤＭＡＣ１７９−１およびＩＲ Ｄ
ＭＡＣ１７９−９が複数実装される場合の１３９４ＯＨ
ＣＩのハードウエア構成例を図２２に示す。図２２では
ＩＴ ＦＩＦＯ部１７４−１は、ＩＴ０ ＦＩＦＯ１７
４−１−０とＩＴ１ ＦＩＦＯ１７４−１−１の２チャ
ンネル実装されており、これに対応したＩＴ ＤＭＡＣ
部１７３−１は、ＩＴ０ ＤＭＡＣ１７３−１−０とＩ
Ｔ１ ＤＭＡＣ１７３−１−１が実装される。同様に、
ＩＲ ＦＩＦＯ部１７４−９は、ＩＲ０ ＦＩＦＯ１７
４−９−０とＩＲ１ ＦＩＦＯ１７４−９−１の２チャ
ンネル実装されており、これに対応したＩＲ ＤＭＡＣ
部１７３−９は、ＩＲ０ ＤＭＡＣ１７３−９−０とＩ
Ｒ１ ＤＭＡＣ１７３−９−１が実装される。ＩＴ０
ＤＭＡＣ１７３−１−０、ＩＴ１ＤＭＡＣ１７３−１−
１およびＩＲ０ ＤＭＡＣ１７３−９−０、ＩＲ１ Ｄ
ＭＡＣ１７３−９−１は、他のＤＭＡＣ１７３−２〜１
７３−８、１７３−１０と同じく独立してアービトレー
ションに参加するため、結果としてアービトレーション
に参加するＤＭＡＣが２つ増えたことになる。よってア
イソクロナス・データ転送のＤＭＡＣであるＩＴ ＤＭ
ＡＣ１７９−１およびＩＲ ＤＭＡＣ１７９−９が複数
実装されたハードウエア上では、アイソクロナス・デー
タ転送のＤＭＡＣであるＩＴ ＤＭＡＣ１７９−１およ
びＩＲ ＤＭＡＣ１７９−９の実装数に比例して、一度
あるＤＭＡＣがアービトレーションに勝った後、次にア
ービトレーションに勝つまでの平均時間がさらに長くな
ってしまう。

【００５１】従って、ラウンドロビン方式ではＤＭＡ転
送に使われる転送時間が多くなるため、スループットが
悪くなり転送効率が悪くなる。また、アイソクロナス転
送においては転送データの保証を行うためにＦＩＦＯの
容量を大きくする必要があり、ハードウエア実行規模が
大きくなるという不都合があった。

【００５２】そこで、本発明は、かかる点に鑑みてなさ
れたものであり、情報転送の効率を向上させることがで
きる情報転送装置および情報転送方法を提供することを
課題とする。

【００５３】

【課題を解決するための手段】本発明の情報転送装置
は、所定規格のインターフェース部を用いてシリアル伝
送路を介して送信時に情報転送先へ転送し、受信時に情
報転送元から転送された情報を受け取ることにより情報
の転送を行う情報転送装置において、複数のうちのいず
れかが動作するように構成され、送信時に情報源からの
情報を転送し、受信時に転送された情報を受け取る転送
手段と、転送手段に対応して複数で構成され、送信時に
転送手段から転送する情報を一時的に記憶し、受信時に
転送手段へ転送される情報を一時的に記憶する記憶手段
と、複数の転送手段に対する転送動作の調停を、ハード
ウエア部により転送状況に応じて優先順位を最適化する
ように制御する調停手段とを備えたものである。

【００５４】また、本発明の情報転送方法は、所定規格
のインターフェース部を用いてシリアル伝送路を介して
送信時に情報転送先へ転送し、受信時に情報転送元から
転送された情報を受け取ることにより情報の転送を行う
情報転送方法において、複数のうちのいずれかが動作す
るようになされ、送信時に情報源からの情報を転送し、
受信時に転送された情報を受け取る転送ステップと、転
送ステップに対応して複数よりなり、送信時に転送ステ
ップにより転送する情報を一時的に記憶し、受信時に転
送ステップで転送される情報を一時的に記憶する記憶ス
テップと、複数の転送ステップに対する転送動作の調停
を、ハードウエア部により転送状況に応じて優先順位を
最適化するように制御する調停ステップとを備えたもの
である。

【００５５】従って本発明によれば、以下の作用をす
る。転送手段は、複数で構成され、送信時に情報を転送
し、受信時に情報を受け取り、記憶手段は、複数で構成
され、送信時に情報を記憶し、受信時に情報を記憶し、
調停手段は、複数の転送手段に対する転送動作の調停
を、優先順位演算部により転送状況に応じて優先順位を
最適化するように制御する。

【００５６】これにより、優先順位演算部が自動的に現
在の転送状況に応じて各々の転送手段の優先順位を変化
させて、実行が必要な転送手段がアービトレーションに
勝つまで他の転送手段の実行待ち時間を短縮して、転送
実行の平均時間を短縮する。

【００５７】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。本実施の形態の情報転送装置は、ＩＥＥ
Ｅ１３９４シリアル・バス・インターフェース上での転
送を行う際に、共通インターフェースとして定義されて
いるＯＨＣＩにおけるＤＭＡＣを、ハードウエアが自動
的に優先順位を用いて制御することにより、アイソクロ
ナス通信とアシンクロナス通信が混在する通信に対し
て、効率の良い通信を可能とするものである。

【００５８】図１は、本発明が適用される実施の形態の
情報転送装置のハードウエア構成例を示す図である。ま
ず、本実施の形態に適用される情報転送装置の構成を説
明する。図１では、高速データ転送およびリアルタイム
転送をサポートしたシリアル・インターフェース規格と
してＩＥＥＥ１３９４を用いた例を示している。この装
置では、ホストバス８には、図示しないメインメモリお
よびＣＰＵ、および新ＤＭＡアービタ部６が接続されて
いる。新ＤＭＡアービタ部６にはＤＭＡＣ（ＤＭＡコン
トローラ部：ＤＭＡ Ｃｏｎｔｒｏｌｌｅｒ）３が接続
されている。

【００５９】ここで、新ＤＭＡアービタ部６はラウンド
ロビン方式のアービトレーションを行うＤＭＡアービタ
部４と、ＤＭＡＣに対するアービトレーション動作の優
先順位を演算するＤＭＡＣ優先順位演算部５とを有して
構成される。ＤＭＡＣ優先順位演算部５は、転送状況に
応じた優先順位を演算可能な例えばステートマシンなど
で構成される。

【００６０】これにより、従来のＤＭＡアービタ部４に
対して、ＤＭＡＣ優先順位演算部５を追加することで、
ラウンドロビン方式に優先順位に基づくアービトレーシ
ョン動作を追加する構成としている。このようにＤＭＡ
アービタ部４にＤＭＡＣ優先順位演算部５を追加したも
のを新ＤＭＡアービタ部６としている。

【００６１】そして、ＤＭＡＣ３にはＦＩＦＯ２が接続
され、このＦＩＦＯ２には、シリアル・バス・インター
フェースの１３９４バス７のリンク・レイヤ（Ｌｉｎ
ｋ）１およびファイ・レイヤ（ＰＨＹ（Ｐｈｙｓｉｃａ
ｌ））０が接続されている。

【００６２】このように構成された本実施の形態に適用
される情報転送装置は以下のような動作をする。まず、
送信の動作を説明する。図１において、１３９４バス７
上に転送しようとするパケットは図示しないメイン・メ
モリから、新ＤＭＡアービタ６によるラウンドロビン方
式に優先順位に基づくアービトレーションを追加した動
作により、ＤＭＡＣ３を用いてＣＰＵを介さずにＤＭＡ
転送され、ＦＩＦＯ２へと送られる。

【００６３】そして、ＦＩＦＯ２からリンク・レイヤ
（Ｌｉｎｋ）１およびファイ・レイヤ（ＰＨＹ）０を介
して１３９４バス７上に転送される。

【００６４】次に、受信の動作を説明する。１３９４バ
ス７から受け取ったパケットは、ファイ・レイヤ（ＰＨ
Ｙ）０およびリンク・レイヤ（Ｌｉｎｋ）１を介してパ
ケットの種類が判別され、パケットの種類に対応してＦ
ＩＦＯ２へと送られる。

【００６５】これらのパケットはＤＭＡＣ３を介して新
ＤＭＡアービタ６によるラウンドロビン方式に優先順位
に基づくアービトレーション動作を追加した動作によ
り、メイン・メモリへＤＭＡ転送される。

【００６６】ここで、図１における新ＤＭＡアービタ６
の内部動作を説明する。図２は、ＤＭＡＣ優先順位演算
部の優先順位決定動作を示すフローチャートである。図
２において、ステップＳ１０で、バスリセットが検出さ
れたか否かを判断する。具体的には、ＤＭＡアービタ４
は、ＤＭＡＣ部３を介して送受信されるパケットの情報
から、バスリセット検出などの現在の１３９４バス７上
の状態の検出をＤＭＡＣ優先順位演算部５に指示する。

【００６７】ステップＳ１０でバスリセットが検出され
たときは、ステップＳ１１で、Ｓｅｌｆ−ＩＤ Ｒｅｃ
ｅｉｖｅ ＤＭＡＣの優先順位を「１」にして、ステッ
プＳ１０に戻る。具体的には、バスリセット検出時で
は、その後、Ｓｅｌｆ−ＩＤパケットが流れることが予
想できるので、ＤＭＡＣ優先順位演算部５はバスリセッ
ト後のＳｅｌｆ−ＩＤパケットを受信するときに使用す
るＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣの優先順
位を自動的に「１」にすることをＤＭＡアービタ部４に
指示する。ＤＭＡＣ優先順位演算部５は、このＳｅｌｆ
−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣの優先順位を「１」
にした情報を元に、新しい優先順位を決定する。ＤＭＡ
アービタ部４はＤＭＡＣ優先順位演算部５から指示され
た優先順位に従い、ラウンドロビン方式で、ＤＭＡＣ３
の内で次に動作されるＤＭＡＣ間のアービトレーション
を行う。

【００６８】図３に、バスリセット検出時の新ＤＭＡア
ービタ部６およびＤＭＡＣ６のＤＭＡＣ間のアービトレ
ーション動作を示す。本実施の形態の１３９４ＯＨＣＩ
では、バスリセット検出時、ＤＭＡＣ３間のアービトレ
ーションは図３に示すラウンドロビン方式に優先順位に
基づくアービトレーションを追加した動作が用いられ
る。新ＤＭＡアービタ部６は、３−１〜３−１０に示す
ＤＭＡコントローラ（ＤＭＡＣ）部３間に対して、１３
−１〜１３−１０に示すアービトレーションの順位１３
を調停する役割を持っている。つまり、１０に示すよう
にラウンドロビン方式により、複数のＤＭＡＣ３のアー
ビトレーションの実行順番を、一定時間毎に巡回しなが
ら割り当てていくと共に、１１に示すように優先順位を
みていき、特に、バスリセット検出時においては、１２
で示す優先順位「１」となっているＳｅｌｆ−ＩＤ Ｒ
ｅｃｅｉｖｅ ＤＭＡＣ３−１０のアービトレーション
順位「１０」１３−１０のアービトレーション動作を、
１４で示すように自動的に優先順位「１」として１回ア
ービトレーションを行う。

【００６９】そして、次に、アービトレーション順位
「１１」１３−９のＩＲ ＤＭＡＣ３−９、アービトレ
ーション順位「１２」１３−１のＩＴ ＤＭＡＣ３−
１、アービトレーション順位「１３」１３−２のＡＴ
Ｒｅｑｕｅｓｔ ＤＭＡＣ３−２、アービトレーション
順位「１４」１３−３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭ
ＡＣ３−３、アービトレーション順位「１５」１３−４
のＰｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−
４、アービトレーション順位「１６」１３−５のＰｈｙ
ｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖ
ｅ３−５、アービトレーション順位「１７」１３−６の
Ｐｈｙｓｉｃａｌ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｒｅ
ｃｅｉｖｅ３−６、アービトレーション順位「１８」１
３−７のＧｅｎｅｒａｌ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉ
ｖｅ ＤＭＡＣ３−７、アービトレーション順位「１
９」１３−８のＧｅｎｅｒａｌ Ｒｅｓｐｏｎｓｅ Ｒ
ｅｃｅｉｖｅ ＤＭＡＣ３−８の順番でアービトレーシ
ョンを行う。

【００７０】これにより、内部で上述した処理を行った
新ＤＭＡアービタ部６はＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖ
ｅ ＤＭＡＣ３−１０がアービトレーションに勝つ確率
を高くすることを可能にする。

【００７１】ステップＳ１０でバスリセットが検出され
ないときは、ステップＳ１２で、Ｓｅｌｆ−ＩＤ Ｒｅ
ｃｅｉｖｅ ＤＭＡＣの優先順位を「０」にする。具体
的には、バスリセット中もしくはバスリセット終了後は
次にバスリセットが検出されるまで、Ｓｅｌｆ−ＩＤパ
ケットが１３９４バス上を流れることはない。バスリセ
ットが検出されない場合には、ＤＭＡＣ優先順位演算部
５は、Ｓｅｌｆ−ＩＤＲｅｃｅｉｖｅ ＤＭＡＣの優先
順位を自動的に「０」にすることをＤＭＡアービタ部４
に指示する。ＤＭＡＣ優先順位演算部５は、このＳｅｌ
ｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣの優先順位を
「０」にした情報を元に、新しい優先順位を決定する。
ＤＭＡアービタ部４はＤＭＡＣ優先順位演算部５から指
示された優先順位に従い、ラウンドロビン方式で、ＤＭ
ＡＣ３の内で次に動作されるＤＭＡＣ間のアービトレー
ションを行う。

【００７２】図４に、バスリセット検出時以外の新ＤＭ
Ａアービタ部６およびＤＭＡＣ６のＤＭＡＣ間のアービ
トレーション動作を示す。本実施の形態の１３９４ＯＨ
ＣＩでは、バスリセット検出時以外、ＤＭＡＣ３間のア
ービトレーションは図４に示すラウンドロビン方式に優
先順位に基づくアービトレーションを追加した動作が用
いられる。新ＤＭＡアービタ部６は、３−１〜３−１０
に示すＤＭＡコントローラ（ＤＭＡＣ）部３間に対し
て、２３−１〜２３−１０に示すアービトレーションの
順位２３を調停する役割を持っている。つまり、２０に
示すようにラウンドロビン方式により、複数のＤＭＡＣ
３のアービトレーションの実行順番を、一定時間毎に巡
回しながら割り当てていくと共に、２１に示すように優
先順位をみていき、特に、バスリセット検出時以外にお
いては、２２で示す優先順位「０」となっているＳｅｌ
ｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−１０のアービ
トレーション動作を、２４で示すように優先順位「０」
としてアービトレーションに参加させないようにする。

【００７３】そして、次に、アービトレーション順位
「１」２３−９のＩＲ ＤＭＡＣ３−９、アービトレー
ション順位「２」２３−１のＩＴ ＤＭＡＣ３−１、ア
ービトレーション順位「３」２３−２のＡＴ Ｒｅｑｕ
ｅｓｔ ＤＭＡＣ３−２、アービトレーション順位
「４」２３−３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３
−３、アービトレーション順位「５」２３−４のＰｈｙ
ｓｉｃａｌ Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アー
ビトレーション順位「６」２３−５のＰｈｙｓｉｃａｌ
Ｒｅａｄ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、
アービトレーション順位「７」２３−６のＰｈｙｓｉｃ
ａｌ Ｗｒｉｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３
−６、アービトレーション順位「８」２３−７のＧｅｎ
ｅｒａｌ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ
３−７、アービトレーション順位「９」２３−８のＧｅ
ｎｅｒａｌ Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭ
ＡＣ３−８の順番でアービトレーションを行う。

【００７４】これにより、内部で上述した処理を行った
新ＤＭＡアービタ部６はＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖ
ｅ ＤＭＡＣ３−１０をアービトレーションの対象から
外すことで、アービトレーションに参加させないことに
より、不要なＳｅｌｆ−ＩＤＲｅｃｅｉｖｅ ＤＭＡＣ
３−１０のアービトレーションの発生を防ぐことができ
る。

【００７５】次に、ステップＳ１３で、アイソクロナス
・データ転送の送信が検出されたか否かを判断する。具
体的には、ＤＭＡアービタ４は、ＤＭＡＣ部３を介して
送受信されるパケットの情報から、アイソクロナス転送
の送信などの現在の１３９４バス７上の状態の検出をＤ
ＭＡＣ優先順位演算部５に指示する。

【００７６】ステップＳ１３でアイソクロナス・データ
転送の送信が検出されたときは、ステップＳ１４で、Ｉ
Ｔ ＤＭＡＣの優先順位を上げて、ステップＳ１６へ進
む。具体的には、アイソクロナス転送については、転送
をはじめると同じＤＭＡチャンネルを使って連続して転
送を行う。よってＤＭＡＣ優先順位演算部５はアイソク
ロナス・データ転送の送信を検出すると、検出されたＤ
ＭＡチャンネルのＤＭＡＣに対して連続してアイソクロ
ナス転送による送信が行われることは予想できるので、
ＩＴ ＤＭＡＣ３−１の優先順位を上げることをＤＭＡ
アービタ４に指示する。ＤＭＡＣ優先順位演算部５は、
このＩＴ ＤＭＡＣの優先順位を上げた情報を元に、新
しい優先順位を決定する。ＤＭＡアービタ部４はＤＭＡ
Ｃ優先順位演算部５から指示された優先順位に従い、ラ
ウンドロビン方式で、ＤＭＡＣ３の内で次に動作される
ＤＭＡＣ間のアービトレーションを行う。

【００７７】図５に、アイソクロナス・データ送信時の
新ＤＭＡアービタ部６およびＤＭＡＣ６のＤＭＡＣ間の
アービトレーション動作を示す。本実施の形態の１３９
４ＯＨＣＩでは、アイソクロナス・データ送信時、ＤＭ
ＡＣ３間のアービトレーションは図５に示すラウンドロ
ビン方式に優先順位に基づくアービトレーションを追加
した動作が用いられる。新ＤＭＡアービタ部６は、３−
１〜３−１０に示すＤＭＡコントローラ（ＤＭＡＣ）部
３間に対して、３３−１〜３３−１０に示すアービトレ
ーションの順位３３を調停する役割を持っている。つま
り、３０に示すようにラウンドロビン方式により、複数
のＤＭＡＣ３のアービトレーションの実行順番を、一定
時間毎に巡回しながら割り当てていくと共に、３１に示
すように優先順位をみていき、特に、アイソクロナス・
データ送信時においては、３２−２で示す優先順位
「０」となっているＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ
ＤＭＡＣ３−１０のアービトレーション動作を、優先順
位「０」としてアービトレーションに参加させないよう
にすると共に、３４で示すように、３２−１で示す優先
順位「↑」となっているＩＴ ＤＭＡＣ３−１の優先順
位を「２、１１、１２、１４、１６、１８、・・・」３
３−１のように自動的に上げて連続でアービトレーショ
ンを実行する。

【００７８】ここで、アービトレーション順位「１」３
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「２」３３−１のＩＴ ＤＭＡＣ３−１、アービトレ
ーション順位「３」３３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「４」３３−
３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービ
トレーション順位「５」３３−４のＰｈｙｓｉｃａｌ
Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーショ
ン順位「６」３３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレー
ション順位「７」３３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「８」３３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「９」３３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、
アービトレーション順位「１０」３３−９のＩＲＤＭＡ
Ｃ３−９の順番でアービトレーションを行う。

【００７９】そして、特に、アイソクロナス・データ送
信時、アービトレーション順位「１１」３３−１のＩＴ
ＤＭＡＣ３−１、アービトレーション順位「１２」３
３−１のＩＴ ＤＭＡＣ３−１、アービトレーション順
位「１３」３３−２のＡＴＲｅｑｕｅｓｔ ＤＭＡＣ３
−２、アービトレーション順位「１４」３３−１のＩＴ
ＤＭＡＣ３−１、アービトレーション順位「１５」３
３−３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、ア
ービトレーション順位「１６」３３−１のＩＴ ＤＭＡ
Ｃ３−１、アービトレーション順位「１７」３３−４の
Ｐｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−
４、アービトレーション順位「１８」３３−１のＩＴ
ＤＭＡＣ３−１、アービトレーション順位「１９」３３
−５のＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅｓｔ
Ｒｅｃｅｉｖｅ３−５、のようにアービトレーションを
実行する。

【００８０】これにより、内部で上述の処理を行った新
ＤＭＡアービタ６はＩＴ ＤＭＡＣ３−１に対して優先
的にアービトレーションを行うことにより、ＩＴ ＤＭ
ＡＣ３−１はアービトレーションに連続して勝つ確率が
高くなり、連続して送信を行うことが可能となる。

【００８１】図７に、ＩＴ ＤＭＡＣが複数実装されて
いる場合のＤＭＡＣ間のアービトレーションを示す。図
７において、ＩＴ ＤＭＡＣ３−１が、ＩＴ０ ＤＭＡ
Ｃ３−１−０、ＩＴ１ ＤＭＡＣ３−１−１、ＩＴ２
ＤＭＡＣ３−１−２、ＩＴ３ＤＭＡＣ３−１−３で、４
つ実装されている場合の、アイソクロナス転送による送
信時の新ＤＭＡアービタ部６およびＤＭＡＣ３−１−０
〜３−１−３とのＤＭＡＣ間のアービトレーション動作
を示す。

【００８２】図７においては、新ＤＭＡアービタ部６
は、５１に示すように、アイソクロナス・データ転送が
行われているＤＭＡチャンネルのＩＴ１ ＤＭＡＣ３−
１−１のみ、優先順位を自動的に上げて連続でアービト
レーションを実行する。

【００８３】ここで、アイソクロナス・データ送信時、
ＩＴ ＤＭＡＣが複数実装されている場合には、アービ
トレーション順位「２」５０−１のＩＴ０ ＤＭＡＣ３
−１−０、アービトレーション順位「３」５０−２のＩ
Ｔ１ ＤＭＡＣ３−１−１、アービトレーション順位
「４」５０−３のＩＴ２ ＤＭＡＣ３−１−２、アービ
トレーション順位「５」５０−４のＩＴ３ ＤＭＡＣ３
−１−３、アービトレーション順位「６」５０−２のＩ
Ｔ１ ＤＭＡＣ３−１−１、・・・、アービトレーショ
ン順位「１１」５０−２のＩＴ１ ＤＭＡＣ３−１−
１、・・・、アービトレーション順位「１８」５０−１
のＩＴ０ ＤＭＡＣ３−１−０、アービトレーション順
位「１９」５０−２のＩＴ１ ＤＭＡＣ３−１−１、ア
ービトレーション順位「２０」５０−３のＩＴ２ ＤＭ
ＡＣ３−１−２、・・・のようにアービトレーションを
実行する。

【００８４】これにより、アイソクロナス・データ転送
のＤＭＡＣが複数実装される場合には、ＤＭＡＣ優先順
位演算部５は、データの送信が検出されたＤＭＡチャン
ネルのＩＴ１ ＤＭＡＣ３−１−１のみ、優先順位を上
げることで、転送を行っているアイソクロナス・データ
転送のＤＭＡＣのみアービトレーションに連続して勝つ
確率が高くなり、さらに効率よくアービトレーションを
行うことが可能となる。

【００８５】ステップＳ１３でアイソクロナス・データ
転送の送信が検出されないときは、ステップＳ１５で、
ＩＴ ＤＭＡＣの優先順位を下げて、ステップＳ１６へ
進む。具体的には、ＤＭＡＣ優先順位演算部５がアイソ
クロナス・データ転送の送信を検出しなかったときは、
ＩＴ ＤＭＡＣ３−１の優先順位を下げることをＤＭＡ
アービタ部４に指示する。ＤＭＡＣ優先順位演算部５
は、このＩＴ ＤＭＡＣの優先順位を下げた情報を元
に、新しい優先順位を決定する。ＤＭＡアービタ部４は
ＤＭＡＣ優先順位演算部５から指示された優先順位に従
い、ラウンドロビン方式で、ＤＭＡＣ３の内で次に動作
されるＤＭＡＣ間のアービトレーションを行う。

【００８６】図９に、アイソクロナス・データ送信が行
われない時の新ＤＭＡアービタ部６およびＤＭＡＣ６の
ＤＭＡＣ間のアービトレーション動作を示す。本実施の
形態の１３９４ＯＨＣＩでは、アイソクロナス・データ
送信が行われない時、ＤＭＡＣ３間のアービトレーショ
ンは図９に示すラウンドロビン方式に優先順位に基づく
アービトレーションを追加した動作が用いられる。新Ｄ
ＭＡアービタ部６は、３−１〜３−１０に示すＤＭＡコ
ントローラ（ＤＭＡＣ）部３間に対して、７３−１〜７
３−１０に示すアービトレーションの順位７３を調停す
る役割を持っている。つまり、７０に示すようにラウン
ドロビン方式により、複数のＤＭＡＣ３のアービトレー
ションの実行順番を、一定時間毎に巡回しながら割り当
てていくと共に、７１に示すように優先順位をみてい
き、特に、アイソクロナス・データ送信が行われない時
においては、７２−２で示す優先順位「０」となってい
るＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−１０
のアービトレーション動作を、優先順位「０」としてア
ービトレーションに参加させないようにすると共に、７
４で示すように、７２−１で示す優先順位「↓」となっ
ているＩＴ ＤＭＡＣ３−１の優先順位を「２、１９、
・・・」７３−１のように自動的に下げてアービトレー
ションを実行する。

【００８７】ここで、アービトレーション順位「１」７
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「２」７３−１のＩＴ ＤＭＡＣ３−１、アービトレ
ーション順位「３」７３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「４」７３−
３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービ
トレーション順位「５」７３−４のＰｈｙｓｉｃａｌ
Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーショ
ン順位「６」７３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレー
ション順位「７」７３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「８」７３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「９」７３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、
アービトレーション順位「１０」７３−９のＩＲ ＤＭ
ＡＣ３−９の順番でアービトレーションを行う。

【００８８】そして、特に、アイソクロナス・データ送
信が行われない時、アービトレーション順位「１１」７
３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ３−２、アー
ビトレーション順位「１２」７３−３のＡＴ Ｒｅｓｐ
ｏｎｓｅ ＤＭＡＣ３−３、アービトレーション順位
「１３」７３−４のＰｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓ
ｅ Ｕｎｉｔ３−４、アービトレーション順位「１４」
７３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅｑｕｅｓ
ｔ Ｒｅｃｅｉｖｅ３−５、アービトレーション順位
「１５」７３−６のＰｈｙｓｉｃａｌ Ｗｒｉｔｅ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービトレーシ
ョン順位「１６」７３−７のＧｅｎｅｒａｌＲｅｑｕｅ
ｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アービトレー
ション順位「１７」７３−８のＧｅｎｅｒａｌ Ｒｅｓ
ｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、アービ
トレーション順位「１８」７３−９のＩＲ ＤＭＡＣ３
−９、アービトレーション順位「１９」７３−１のＩＴ
ＤＭＡＣ３−１、アービトレーション順位「２０」７
３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ３−２、アー
ビトレーション順位「２１」７３−３のＡＴ Ｒｅｓｐ
ｏｎｓｅ ＤＭＡＣ３−３、のようにアービトレーショ
ンを実行する。

【００８９】これにより、内部で上述の処理を行った新
ＤＭＡアービタ部６はＩＴ ＤＭＡＣ３−１を非優先的
にしてアービトレーションを行うことにより、ＩＴ Ｄ
ＭＡＣ３−１がアービトレーションに勝つ確率を低くす
ることで、他のＤＭＡＣがアービトレーションに勝つ確
率を高め、他のＤＭＡ転送の実行平均時間を短くするこ
とが可能となる。

【００９０】ステップＳ１６で、アイソクロナス・デー
タ転送の受信が検出されたか否かを判断する。具体的に
は、ＤＭＡアービタ４は、ＤＭＡＣ部３を介して送受信
されるパケットの情報から、アイソクロナス転送の受信
などの現在の１３９４バス７上の状態をＤＭＡＣ優先順
位演算部５に指示する。

【００９１】ステップＳ１６でアイソクロナス・データ
転送の受信が検出されたときは、ステップＳ１７で、Ｉ
Ｒ ＤＭＡＣの優先順位を上げて、ステップＳ１０へ戻
る。具体的には、ＤＭＡＣ優先順位演算部５は、アイソ
クロナス・データ転送の受信を検出すると、検出された
ＤＭＡチャンネルのＤＭＡＣに対して連続してアイソク
ロナス転送による受信が行われることは予想できるの
で、ＩＲ ＤＭＡＣ３−９の優先順位を上げることをＤ
ＭＡアービタ部４に指示する。ＤＭＡＣ優先順位演算部
５は、このＩＲ ＤＭＡＣの優先順位を上げた情報を元
に、新しい優先順位を決定する。ＤＭＡアービタ部４は
ＤＭＡＣ優先順位演算部５から指示された優先順位に従
い、ラウンドロビン方式で、ＤＭＡＣ３の内で次に動作
されるＤＭＡＣ間のアービトレーションを行う。

【００９２】図６に、アイソクロナス・データ受信時の
新ＤＭＡアービタ部６およびＤＭＡＣ６のＤＭＡＣ間の
アービトレーション動作を示す。本実施の形態の１３９
４ＯＨＣＩでは、アイソクロナス・データ受信時、ＤＭ
ＡＣ３間のアービトレーションは図６に示すラウンドロ
ビン方式に優先順位に基づくアービトレーションを追加
した動作が用いられる。新ＤＭＡアービタ部６は、３−
１〜３−１０に示すＤＭＡコントローラ（ＤＭＡＣ）部
３間に対して、４３−１〜４３−１０に示すアービトレ
ーションの順位４３を調停する役割を持っている。つま
り、４０に示すようにラウンドロビン方式により、複数
のＤＭＡＣ３のアービトレーションの実行順番を、一定
時間毎に巡回しながら割り当てていくと共に、４１に示
すように優先順位をみていき、特に、アイソクロナス・
データ受信時においては、４２−２で示す優先順位
「０」となっているＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ
ＤＭＡＣ３−１０のアービトレーション動作を、優先順
位「０」としてアービトレーションに参加させないよう
にすると共に、４４で示すように、４２−１で示す優先
順位「↑」となっているＩＲ ＤＭＡＣ３−９の優先順
位を「１、１０、１１、１３、１５、１７、・・・」４
３−９のように自動的に上げて連続でアービトレーショ
ンを実行する。

【００９３】ここで、アービトレーション順位「１」４
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「２」４３−１のＩＴ ＤＭＡＣ３−１、アービトレ
ーション順位「３」４３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「４」４３−
３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービ
トレーション順位「５」４３−４のＰｈｙｓｉｃａｌ
Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーショ
ン順位「６」４３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレー
ション順位「７」４３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「８」４３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「９」４３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、
アービトレーション順位「１０」４３−９のＩＲ ＤＭ
ＡＣ３−９の順番でアービトレーションを行う。

【００９４】そして、特に、アイソクロナス・データ受
信時、アービトレーション順位「１１」４３−９のＩＲ
ＤＭＡＣ３−９、アービトレーション順位「１２」４
３−１のＩＴ ＤＭＡＣ３−１、アービトレーション順
位「１３」４３−９のＩＲＤＭＡＣ３−９、アービトレ
ーション順位「１４」４３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「１５」４
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「１６」４３−３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡ
Ｃ３−３、アービトレーション順位「１７」４３−９の
ＩＲ ＤＭＡＣ３−９、アービトレーション順位「１
８」４３−４のＰｈｙｓｉｃａｌ Ｒｅｓｐｏｎｓｅ
Ｕｎｉｔ３−４、のようにアービトレーションを実行す
る。

【００９５】これにより、内部で上述の処理を行った新
ＤＭＡアービタ部６はＩＲ ＤＭＡＣ３−９に対して優
先的にアービトレーションを行うことにより、ＩＲ Ｄ
ＭＡＣ３−９はアービトレーションに連続して勝つ確率
が高くなり、連続して受信を行うことが可能となる。

【００９６】図８に、ＩＲ ＤＭＡＣが複数実装されて
いる場合のＤＭＡＣ間のアービトレーションを示す。図
８において、ＩＲ ＤＭＡＣ３−９が、ＩＲ０ ＤＭＡ
Ｃ３−９−０、ＩＲ１ ＤＭＡＣ３−９−１、ＩＲ２
ＤＭＡＣ３−９−２、ＩＲ３ＤＭＡＣ３−９−３で、４
つ実装されている場合の、アイソクロナス転送による受
信時の新ＤＭＡアービタ部６およびＤＭＡＣ３−９−０
〜３−９−３とのＤＭＡＣ間のアービトレーション動作
を示す。

【００９７】図８においては、新ＤＭＡアービタ部６
は、６１に示すように、アイソクロナス・データ転送が
行われているＤＭＡチャンネルのＩＲ２ ＤＭＡＣ３−
９−２のみ、優先順位を自動的に上げて連続でアービト
レーションを実行する。

【００９８】ここで、アイソクロナス・データ受信時、
ＩＲ ＤＭＡＣが複数実装されている場合には、アービ
トレーション順位「２」６０−１のＩＲ０ ＤＭＡＣ３
−９−０、アービトレーション順位「３」６０−２のＩ
Ｒ１ ＤＭＡＣ３−９−１、アービトレーション順位
「４」６０−３のＩＲ２ ＤＭＡＣ３−９−２、アービ
トレーション順位「５」６０−４のＩＲ３ ＤＭＡＣ３
−９−３、アービトレーション順位「６」６０−３のＩ
Ｒ２ ＤＭＡＣ３−９−２、・・・、アービトレーショ
ン順位「１１」６０−３のＩＲ２ ＤＭＡＣ３−９−
２、・・・、アービトレーション順位「１８」６０−１
のＩＲ０ ＤＭＡＣ３−９−０、アービトレーション順
位「１９」６０−２のＩＲ１ ＤＭＡＣ３−９−１、ア
ービトレーション順位「２０」６０−３のＩＲ２ ＤＭ
ＡＣ３−９−２、アービトレーション順位「２１」６０
−４のＩＲ３ ＤＭＡＣ３−９−３、・・・のようにア
ービトレーションを実行する。

【００９９】これにより、アイソクロナス・データ転送
のＤＭＡＣが複数実装される場合には、ＤＭＡＣ優先順
位演算部５は、データの受信が検出されたＤＭＡチャン
ネルのＩＲ２ ＤＭＡＣ３−９−２のみ、優先順位を上
げることで、転送を行っているアイソクロナス・データ
転送のＤＭＡＣのみアービトレーションに連続して勝つ
確率が高くなり、さらに効率よくアービトレーションを
行うことが可能となる。

【０１００】ステップＳ１６でアイソクロナス・データ
転送の受信が検出されないときは、ステップＳ１８で、
ＩＲ ＤＭＡＣの優先順位を下げて、ステップＳ１０へ
戻る。具体的には、ＤＭＡＣ優先順位演算部５がアイソ
クロナス・データ転送の受信を検出しなかったときは、
ＩＲ ＤＭＡＣ３−９の優先順位を下げることをＤＭＡ
アービタ部４に指示する。ＤＭＡＣ優先順位演算部５
は、このＩＲ ＤＭＡＣの優先順位を下げた情報を元
に、新しい優先順位を決定する。ＤＭＡＣ優先順位演算
部５は、このＩＲ ＤＭＡＣの優先順位を下げた情報を
元に、新しい優先順位を決定する。ＤＭＡアービタ部４
はＤＭＡＣ優先順位演算部５から指示された優先順位に
従い、ラウンドロビン方式で、ＤＭＡＣ３の内で次に動
作されるＤＭＡＣ間のアービトレーションを行う。

【０１０１】図１０に、アイソクロナス・データ受信が
行われない時の新ＤＭＡアービタ部６およびＤＭＡＣ６
のＤＭＡＣ間のアービトレーション動作を示す。本実施
の形態の１３９４ＯＨＣＩでは、アイソクロナス・デー
タ受信が行われない時、ＤＭＡＣ３間のアービトレーシ
ョンは図１０に示すラウンドロビン方式に優先順位に基
づくアービトレーションを追加した動作が用いられる。
新ＤＭＡアービタ部６は、３−１〜３−１０に示すＤＭ
Ａコントローラ（ＤＭＡＣ）部３間に対して、８３−１
〜８３−１０に示すアービトレーションの順位８３を調
停する役割を持っている。つまり、８０に示すようにラ
ウンドロビン方式により、複数のＤＭＡＣ３のアービト
レーションの実行順番を、一定時間毎に巡回しながら割
り当てていくと共に、８１に示すように優先順位をみて
いき、特に、アイソクロナス・データ受信が行われない
時においては、８２−２で示す優先順位「０」となって
いるＳｅｌｆ−ＩＤ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−１
０のアービトレーション動作を、優先順位「０」として
アービトレーションに参加させないようにすると共に、
８４で示すように、８２−１で示す優先順位「↓」とな
っているＩＲ ＤＭＡＣ３−９の優先順位を「１、１
８、・・・」８３−９のように自動的に下げてアービト
レーションを実行する。

【０１０２】ここで、アービトレーション順位「１」８
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「２」８３−１のＩＴ ＤＭＡＣ３−１、アービトレ
ーション順位「３」８３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「４」８３−
３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービ
トレーション順位「５」８３−４のＰｈｙｓｉｃａｌ
Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーショ
ン順位「６」８３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレー
ション順位「７」８３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「８」８３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「９」８３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、
の順番でアービトレーションを行う。

【０１０３】そして、特に、アイソクロナス・データ受
信が行われない時、アービトレーション順位「１０」４
３−１のＩＴ ＤＭＡＣ３−１、アービトレーション順
位「１１」８３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ
３−２、アービトレーション順位「１２」８３−３のＡ
Ｔ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービトレー
ション順位「１３」８３−４のＰｈｙｓｉｃａｌ Ｒｅ
ｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーション順
位「１４」８３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレーシ
ョン順位「１５」８３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「１６」８３−７のＧｅｎｅｒａｌ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、ア
ービトレーション順位「１７」８３−８のＧｅｎｅｒａ
ｌ Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−
８、アービトレーション順位「１８」８３−９のＩＲ
ＤＭＡＣ３−９、アービトレーション順位「１９」８３
−１のＩＴ ＤＭＡＣ３−１、アービトレーション順位
「２０」８３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ３
−２、アービトレーション順位「２１」８３−３のＡＴ
Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、・・・のように
アービトレーションを実行する。

【０１０４】これにより、内部で上述の処理を行った新
ＤＭＡアービタ部６はＩＲ ＤＭＡＣ３−９を非優先的
にしてアービトレーションを行うことにより、ＩＲ Ｄ
ＭＡＣ３−９がアービトレーションに勝つ確率を低くす
ることで、他のＤＭＡＣがアービトレーションに勝つ確
率を高め、他のＤＭＡ転送の実行平均時間を短くするこ
とが可能となる。

【０１０５】図１１に、アイソクロナス・データ転送の
送受信が行われない時の新ＤＭＡアービタ部６およびＤ
ＭＡＣ６のＤＭＡＣ間のアービトレーション動作を示
す。本実施の形態の１３９４ＯＨＣＩでは、アイソクロ
ナス・データ転送の送受信が行われない時、ＤＭＡＣ３
間のアービトレーションは図１１に示すラウンドロビン
方式に優先順位に基づくアービトレーションを追加した
動作が用いられる。新ＤＭＡアービタ部６は、３−１〜
３−１０に示すＤＭＡコントローラ（ＤＭＡＣ）部３間
に対して、９３−１〜９３−１０に示すアービトレーシ
ョンの順位９３を調停する役割を持っている。新ＤＭＡ
アービタ部６は、複数のＤＭＡＣの優先順位を同時に指
示することも可能なため、アイソクロナス・データがバ
ス上に流れていない場合、ＤＭＡＣ優先順位演算部５は
アイソクロナス・データ転送のＤＭＡＣであるＩＴ Ｄ
ＭＡＣ３−１およびＩＲ ＤＭＡＣ３−９の優先順位を
両方とも下げることをＤＭＡアービタ部４に指示する。
つまり、９０に示すようにラウンドロビン方式により、
複数のＤＭＡＣ３のアービトレーションの実行順番を、
一定時間毎に巡回しながら割り当てていくと共に、９１
に示すように優先順位をみていき、特に、アイソクロナ
ス・データ転送の送受信が行われない時においては、９
２−３で示す優先順位「０」となっているＳｅｌｆ−Ｉ
Ｄ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−１０のアービトレー
ション動作を、優先順位「０」としてアービトレーショ
ンに参加させないようにすると共に、９４で示すよう
に、９２−１および９２−２で示す優先順位「↓」とな
っているＩＴ ＤＭＡＣ３−１およびＩＲ ＤＭＡＣ３
−９の優先順位を「２、１８、・・・」８３−１および
「１、１７、・・・」９３−９のように自動的に下げて
アシンクロナス転送に最適化するようにしてアービトレ
ーションを実行する。

【０１０６】ここで、アービトレーション順位「１」９
３−９のＩＲ ＤＭＡＣ３−９、アービトレーション順
位「２」９３−１のＩＴ ＤＭＡＣ３−１、アービトレ
ーション順位「３」９３−２のＡＴ Ｒｅｑｕｅｓｔ
ＤＭＡＣ３−２、アービトレーション順位「４」９３−
３のＡＴ Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービ
トレーション順位「５」９３−４のＰｈｙｓｉｃａｌ
Ｒｅｓｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーショ
ン順位「６」９３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ
Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレー
ション順位「７」９３−６のＰｈｙｓｉｃａｌ Ｗｒｉ
ｔｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービ
トレーション順位「８」９３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「９」９３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−８、
の順番でアービトレーションを行う。

【０１０７】そして、特に、アイソクロナス・データ転
送の送受信が行われない時、アービトレーション順位
「１０」９３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ３
−２、アービトレーション順位「１１」９３−３のＡＴ
Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、アービトレーシ
ョン順位「１２」９３−４のＰｈｙｓｉｃａｌ Ｒｅｓ
ｐｏｎｓｅ Ｕｎｉｔ３−４、アービトレーション順位
「１３」９３−５のＰｈｙｓｉｃａｌ Ｒｅａｄ Ｒｅ
ｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−５、アービトレーショ
ン順位「１４」９３−６のＰｈｙｓｉｃａｌ Ｗｒｉｔ
ｅ Ｒｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ３−６、アービト
レーション順位「１５」９３−７のＧｅｎｅｒａｌ Ｒ
ｅｑｕｅｓｔ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−７、アー
ビトレーション順位「１６」９３−８のＧｅｎｅｒａｌ
Ｒｅｓｐｏｎｓｅ Ｒｅｃｅｉｖｅ ＤＭＡＣ３−
８、アービトレーション順位「１７」９３−９のＩＲ
ＤＭＡＣ３−９、アービトレーション順位「１８」９３
−１のＩＴ ＤＭＡＣ３−１、アービトレーション順位
「１９」９３−２のＡＴ Ｒｅｑｕｅｓｔ ＤＭＡＣ３
−２、アービトレーション順位「２０」９３−３のＡＴ
Ｒｅｓｐｏｎｓｅ ＤＭＡＣ３−３、・・・のように
アービトレーションを実行する。

【０１０８】これにより、内部で上述の処理を行った新
ＤＭＡアービタ部６はＩＴ ＤＭＡＣ３−１およびＩＲ
ＤＭＡＣ３−９がアービトレーションに勝つ確率を低
くし、他のアシンクロナス転送を行うＤＭＡＣ３−２〜
３−８がアービトレーションに勝つ確率を高め、アシン
クロナス転送のパケットを高速に処理することが可能と
なる。

【０１０９】また、アイソクロナス・データ転送のＤＭ
ＡＣであるＩＴ ＤＭＡＣ３−１およびＩＲ ＤＭＡＣ
３−９が複数実装される場合には、ＤＭＡＣ優先順位演
算部５はデータの送受信が検出されなかったＤＭＡチャ
ンネルのみ優先順位を下げることをＤＭＡアービタ部４
に指示することで、転送を行っているイソクロナス・デ
ータ転送のＤＭＡＣであるＩＴ ＤＭＡＣ３−１および
ＩＲ ＤＭＡＣ３−９と他のアシンクロナス転送を行う
ＤＭＡＣ３−２〜３−８がアービトレーションに勝つ確
率を高め、さらに効率よくアービトレーションをするこ
とも可能となる。

【０１１０】このようにして、自動的に新ＤＭＡアービ
タ部６が優先順位を用いてＤＭＡＣを制御することで、
柔軟にＩＥＥＥ１３９４規格のバス状況に適したＤＭＡ
Ｃ間のアービトレーションを行うことができ、アービト
レーションに勝つまでのＤＭＡＣの実行待ち時間が、ラ
ウンドロビン方式より短縮でき、ＤＭＡ転送実行の平均
時間を短くして、効率よく１３９４バス上のパケットを
処理することができる。

【０１１１】また、上述した本実施の形態では、ＩＥＥ
Ｅ１３９４ハイ・パフォーマンス・シリアル・バス規格
に準拠した１３９４ＯＨＣＩにおける、１３９４バス上
のインターフェースに適用する例を示したが、これに限
らず、他のシリアル・データ・バス・インターフェース
に適用するようにしても良い。

【０１１２】

【発明の効果】この発明の情報転送装置は、所定規格の
インターフェース部を用いてシリアル伝送路を介して送
信時に情報転送先へ転送し、受信時に情報転送元から転
送された情報を受け取ることにより情報の転送を行う情
報転送装置において、複数のうちのいずれかが動作する
ように構成され、送信時に情報源からの情報を転送し、
受信時に転送された情報を受け取る転送手段と、転送手
段に対応して複数で構成され、送信時に転送手段から転
送する情報を一時的に記憶し、受信時に転送手段へ転送
される情報を一時的に記憶する記憶手段と、複数の転送
手段に対する転送動作の調停を、ハードウエア部により
転送状況に応じて優先順位を最適化するように制御する
調停手段とを備えたので、ハードウエア部が自動的に現
在の転送状況に応じて各々の転送手段の優先順位を変化
させて、実行が必要な転送手段が調停動作を示すアービ
トレーションに勝つまで他の転送手段の実行待ち時間を
短縮することができ、転送実行の平均時間を短縮するこ
とができ、従って、転送帯域を広く扱うことができ、ス
ループットを向上させることができ、これにより、帯域
保証が必要な転送において記憶手段からデータ取り出し
期間を保証することができるので、記憶手段の容量を少
なくし、ハードウエア部の実装負担を削減し、コストを
低減することができるという効果を奏する。

【０１１３】また、この発明の情報転送装置は、上述に
おいて、ハードウエア部は、巡回順位割り当て動作部
と、転送状況に応じた優先順位を演算する優先順位演算
部とを有するので、従来の巡回順位割当を示すラウンド
ロビン方式に対して、優先順位演算部を追加すること
で、ラウンドロビン方式に優先順位に基づくアービトレ
ーション動作を追加することにより、ハードウエア部が
自動的に現在の転送状況に応じて各々の転送手段の優先
順位を変化させることができるという効果を奏する。

【０１１４】また、この発明の情報転送装置は、上述に
おいて、転送状況は、バスリセットの有無であるので、
ラウンドロビン方式により、複数の転送手段のアービト
レーションの実行順番を、一定時間毎に巡回しながら割
り当てていくと共に、優先順位をみていき、特に、バス
リセット検出時においては、実行が必要な転送手段のア
ービトレーション動作を、自動的に優先順位を第１とし
て１回アービトレーションを行うことにより、バスリセ
ット時において実行が必要な転送手段が調停動作を示す
アービトレーションに勝つ確率を高くすることができる
という効果を奏する。

【０１１５】また、この発明の情報転送装置は、上述に
おいて、転送状況は、データ転送の送信または受信の有
無であるので、優先順位演算部はデータ転送の送信また
は受信を検出すると、実行が必要な転送手段の優先順位
を上げることを調停手段に指示し、優先順位演算部は、
この転送手段の優先順位を上げた情報を元に、新しい優
先順位を決定し、調停手段は優先順位演算部から指示さ
れた優先順位に従い、ラウンドロビン方式で、転送手段
の内で次に動作される転送手段間のアービトレーション
を行うことにより、データ転送の送信または受信時にお
いて実行が必要な転送手段が調停動作を示すアービトレ
ーションに勝つ確率を高くすることができ、また、逆に
データ転送の送信または受信が行われない時において実
行のない転送手段がアービトレーションに参加しないよ
うにすることができるという効果を奏する。

【０１１６】また、この発明の情報転送装置は、上述に
おいて、データ転送は、アイソクロナス・データ転送で
あるので、アイソクロナス転送については、転送をはじ
めると同じ転送チャンネルを使って連続して転送を行う
ため、優先順位演算部はアイソクロナス・データ転送の
送信または受信を検出すると、検出された転送チャンネ
ルの転送手段に対して連続してアイソクロナス転送によ
る送信または受信が行われることは予想できるので、実
行が必要な転送手段の優先順位を上げることを調停手段
に指示し、優先順位演算部は、この転送手段の優先順位
を上げた情報を元に、新しい優先順位を決定し、調停手
段は優先順位演算部から指示された優先順位に従い、ラ
ウンドロビン方式で、転送手段の内で次に動作される転
送手段間のアービトレーションを行うことにより、アイ
ソクロナス・データ転送の送信または受信時において実
行が必要な転送手段が調停動作を示すアービトレーショ
ンに勝つ確率を高くしてアイソクロナス・データ転送の
送信または受信を連続して実行することができ、また、
逆にアイソクロナス・データ転送の送信または受信が行
われない時において実行のない転送手段がアービトレー
ションに参加しないようにすることができるという効果
を奏する。

【０１１７】また、この発明の転送送方法は、所定規格
のインターフェース部を用いてシリアル伝送路を介して
送信時に情報転送先へ転送し、受信時に情報転送元から
転送された情報を受け取ることにより情報の転送を行う
情報転送方法において、複数のうちのいずれかが動作す
るようになされ、送信時に情報源からの情報を転送し、
受信時に転送された情報を受け取る転送ステップと、転
送ステップに対応して複数よりなり、送信時に転送ステ
ップにより転送する情報を一時的に記憶し、受信時に転
送ステップで転送される情報を一時的に記憶する記憶ス
テップと、複数の転送ステップに対する転送動作の調停
を、ハードウエア部により転送状況に応じて優先順位を
最適化するように制御する調停ステップとを備えたの
で、ハードウエア部が自動的に現在の転送状況に応じて
各々の転送手段の優先順位を変化させて、実行が必要な
転送手段が調停動作を示すアービトレーションに勝つま
で他の転送手段の実行待ち時間を短縮することができ、
転送実行の平均時間を短縮することができ、従って、転
送帯域を広く扱うことができ、スループットを向上させ
ることができ、これにより、帯域保証が必要な転送にお
いて記憶ステップにおいてデータ取り出し期間を保証す
ることができるので、記憶ステップでの記憶容量を少な
くし、ハードウエア部の処理を低減して実装負担を削減
し、コストを低減することができるという効果を奏す
る。

【０１１８】また、この発明の情報転送方法は、上述に
おいて、ハードウエア部は、巡回順位割り当て動作ステ
ップと、転送状況に応じた優先順位を演算する優先順位
演算ステップとを有するので、従来の巡回順位割当を示
すラウンドロビン方式に対して、優先順位演算部を追加
することで、ラウンドロビン方式に優先順位に基づくア
ービトレーション動作を追加することにより、ハードウ
エア部が自動的に現在の転送状況に応じて各々の転送ス
テップの優先順位を変化させることができるという効果
を奏する。

【０１１９】また、この発明の情報転送方法は、上述に
おいて、転送状況は、バスリセットの有無であるので、
ラウンドロビン方式により、複数の転送ステップのアー
ビトレーションの実行順番を、一定時間毎に巡回しなが
ら割り当てていくと共に、優先順位をみていき、特に、
バスリセット検出時においては、実行が必要な転送ステ
ップのアービトレーション動作を、自動的に優先順位を
第１として１回アービトレーションを行うことにより、
バスリセット時において実行が必要な転送ステップが調
停動作を示すアービトレーションに勝つ確率を高くする
ことができるという効果を奏する。

【０１２０】また、この発明の情報転送方法は、上述に
おいて、転送状況は、データ転送の送信または受信の有
無であるので、優先順位演算部はデータ転送の送信また
は受信を検出すると、実行が必要な転送ステップの優先
順位を上げることを調停ステップに指示し、優先順位演
算部は、この転送ステップの優先順位を上げた情報を元
に、新しい優先順位を決定し、調停ステップは優先順位
演算部から指示された優先順位に従い、ラウンドロビン
方式で、転送ステップの内で次に動作される転送ステッ
プ間のアービトレーションを行うことにより、データ転
送の送信または受信時において実行が必要な転送ステッ
プが調停動作を示すアービトレーションに勝つ確率を高
くすることができ、また、逆にデータ転送の送信または
受信が行われない時において実行のない転送ステップが
アービトレーションに参加しないようにすることができ
るという効果を奏する。

【０１２１】また、この発明の情報転送方法は、上述に
おいて、データ転送は、アイソクロナス・データ転送で
あるので、アイソクロナス転送については、転送をはじ
めると同じ転送チャンネルを使って連続して転送を行う
ため、優先順位演算部はアイソクロナス・データ転送の
送信または受信を検出すると、検出された転送チャンネ
ルの転送ステップに対して連続してアイソクロナス転送
による送信または受信が行われることは予想できるの
で、実行が必要な転送ステップの優先順位を上げること
を調停ステップに指示し、優先順位演算部は、この転送
ステップの優先順位を上げた情報を元に、新しい優先順
位を決定し、調停ステップは優先順位演算部から指示さ
れた優先順位に従い、ラウンドロビン方式で、転送ステ
ップの内で次に動作される転送ステップ間のアービトレ
ーションを行うことにより、アイソクロナス・データ転
送の送信または受信時において実行が必要な転送ステッ
プが調停動作を示すアービトレーションに勝つ確率を高
くしてアイソクロナス・データ転送の送信または受信を
連続して実行することができ、また、逆にアイソクロナ
ス・データ転送の送信または受信が行われない時におい
て実行のない転送ステップがアービトレーションに参加
しないようにすることができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明が適用される実施の形態の情報転送装置
のハードウエア構成例を示す図である。

【図２】ＤＭＡＣ優先順位演算部の優先順位決定の動作
を示すフローチャートである。

【図３】バスリセット検出時のＤＭＡＣ間のアービトレ
ーション動作を示す図である。

【図４】バスリセット検出時以外のＤＭＡＣ間のアービ
トレーション動作を示す図である。

【図５】アイソクロナス・データ送信時のＤＭＡＣ間の
アービトレーション動作を示す図である。

【図６】アイソクロナス・データ受信時のＤＭＡＣ間の
アービトレーション動作を示す図である。

【図７】ＩＴ ＤＭＡＣが複数実装されている場合のＤ
ＭＡＣ間のアービトレーション動作を示す図である。

【図８】ＩＲ ＤＭＡＣが複数実装されている場合のＤ
ＭＡＣ間のアービトレーション動作を示す図である。

【図９】アイソクロナス・データ転送による送信が行わ
れない時のＤＭＡＣ間のアービトレーション動作を示す
図である。

【図１０】アイソクロナス・データ転送による受信が行
われない時のＤＭＡＣ間のアービトレーション動作を示
す図である。

【図１１】アイソクロナス・データ転送が行われない時
のＤＭＡＣ間のアービトレーション動作を示す図であ
る。

【図１２】ＤＳ−Ｌｉｎｋ符号化方式の説明図であり、
図１２Ａはデータ信号ＤＡ、図１２Ｂはストローブ信号
ＳＴ、図１２Ｃはクロック信号ＣＬである。

【図１３】ケーブル構造の模式図である。

【図１４】バス構成の一例を示す図である。

【図１５】インターフェースの構成要素とプロトコルア
ーキテクチャとを示すブロック図である。

【図１６】アシンクロナス転送のパケットを示す図であ
る。

【図１７】アービトレーションの説明図である。図１７
Ａはバス使用権の要求、図１７Ｂはバス使用権の許可で
ある。

【図１８】アイソクロナス転送のパケットを示す図であ
る。

【図１９】ＣＳＲアーキテクチャにおけるアドレス指定
を示す図であり、図１９Ａはレジスタ構成、図１９Ｂは
各アドレスのビット構成である。

【図２０】１３９４ＯＨＣＩの概念を示したブロック図
である。

【図２１】ラウンドロビン方式のＤＭＡＣ間のアービト
レーション動作を示す図である。

【図２２】ＩＴ ＤＭＡＣおよびＩＲ ＤＭＡＣが複数
実装されている場合の１３９４ＯＨＣＩの概念を示した
ブロック図である。

【符号の説明】

０……ＰＨＹ部、１……Ｌｉｎｋ部、２……ＦＩＦＯ
部、３……ＤＭＡコントローラ部、４……ＤＭＡアービ
タ部、５……ＤＭＡＣ優先順位演算部、６……新ＤＤＭ
Ａアービタ部、７……１３９４バス、８……ホスト・バ
ス、１０〜９０……巡回割り当て、１１〜９１……優先
順位、１２〜９２……優先順位の上げ下げ、、１３〜９
３……ＤＭＡアービトレーション順位、１４〜９４……
ＤＭＡＣ間のアービトレーション

Claims (10)

【特許請求の範囲】
1. 【請求項１】 所定規格のインターフェース部を用いて
   シリアル伝送路を介して送信時に情報転送先へ転送し、
   受信時に情報転送元から転送された情報を受け取ること
   により情報の転送を行う情報転送装置において、 複数のうちのいずれかが動作するように構成され、送信
   時に情報源からの情報を転送し、受信時に転送された情
   報を受け取る転送手段と、 上記転送手段に対応して複数で構成され、送信時に上記
   転送手段から転送する情報を一時的に記憶し、受信時に
   上記転送手段へ転送される情報を一時的に記憶する記憶
   手段と、 上記複数の転送手段に対する転送動作の調停を、ハード
   ウエア部により転送状況に応じて優先順位を最適化する
   ように制御する調停手段とを備えたことを特徴とする情
   報転送装置。
2. 【請求項２】 請求項１記載の情報転送装置において、 上記ハードウエア部は、巡回順位割り当て動作部と、転
   送状況に応じた優先順位を演算する優先順位演算部とを
   有することを特徴とする情報転送装置。
3. 【請求項３】 請求項１記載の情報転送装置において、 上記転送状況は、バスリセットの有無であることを特徴
   とする情報転送装置。
4. 【請求項４】 請求項１記載の情報転送装置において、 上記転送状況は、データ転送の送信または受信の有無で
   あることを特徴とする情報転送装置。
5. 【請求項５】 請求項４記載の情報転送装置において、 上記データ転送は、アイソクロナス・データ転送である
   ことを特徴とする情報転送装置。
6. 【請求項６】 所定規格のインターフェース部を用いて
   シリアル伝送路を介して送信時に情報転送先へ転送し、
   受信時に情報転送元から転送された情報を受け取ること
   により情報の転送を行う情報転送方法において、 複数のうちのいずれかが動作するようになされ、送信時
   に情報源からの情報を転送し、受信時に転送された情報
   を受け取る転送ステップと、 上記転送ステップに対応して複数よりなり、送信時に上
   記転送ステップにより転送する情報を一時的に記憶し、
   受信時に上記転送ステップで転送される情報を一時的に
   記憶する記憶ステップと、 上記複数の転送ステップに対する転送動作の調停を、ハ
   ードウエア部により転送状況に応じて優先順位を最適化
   するように制御する調停ステップとを備えたことを特徴
   とする情報転送方法。
7. 【請求項７】 請求項６記載の情報転送方法において、 上記ハードウエア部は、巡回順位割り当て動作ステップ
   と、転送状況に応じた優先順位を演算する優先順位演算
   ステップとを有することを特徴とする情報転送方法。
8. 【請求項８】 請求項６記載の情報転送方法において、 上記転送状況は、バスリセットの有無であることを特徴
   とする情報転送方法。
9. 【請求項９】 請求項６記載の情報転送方法において、 上記転送状況は、データ転送の送信または受信の有無で
   あることを特徴とする情報転送方法。
10. 【請求項１０】 請求項９記載の情報転送方法におい
    て、 上記データ転送は、アイソクロナス・データ転送である
    ことを特徴とする情報転送方法。