JP2002217451A - Light-emitting diode and method of manufacturing the same - Google Patents

Light-emitting diode and method of manufacturing the same

Info

Publication number
JP2002217451A
JP2002217451A JP2001010071A JP2001010071A JP2002217451A JP 2002217451 A JP2002217451 A JP 2002217451A JP 2001010071 A JP2001010071 A JP 2001010071A JP 2001010071 A JP2001010071 A JP 2001010071A JP 2002217451 A JP2002217451 A JP 2002217451A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
emitting diode
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001010071A
Other languages
Japanese (ja)
Other versions
JP3726882B2 (en
Inventor
Koki Yasuda
弘毅 安田
Haruhiko Watanabe
治彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Holdings Co Ltd
Original Assignee
Dowa Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Mining Co Ltd filed Critical Dowa Mining Co Ltd
Priority to JP2001010071A priority Critical patent/JP3726882B2/en
Publication of JP2002217451A publication Critical patent/JP2002217451A/en
Application granted granted Critical
Publication of JP3726882B2 publication Critical patent/JP3726882B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a light-emitting diode which enables the upper face and the side face of a semiconductor chip to be made uneven and a thin film to be formed on the uneven faces, without the need for protecting electrode, improving the light extraction efficiency, and uses a p-type region as an upper face, and also to provide a method of manufacturing the same. SOLUTION: The light-emitting diode comprises a pn junction, having the p-type region 13 formed on the upper side. By forming unevenness 17 and a thin film 18 on the upper face and the side face of the semiconductor chip, the light-emitting diode, having high external light extraction efficiency, can be manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、上面がp型領域か
ら成るpn接合構造の発光ダイオードの製造方法に関
し、特に光出射面を凹凸化処理して光取出し効率を高め
るようにした発光ダイオード及びその製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a light emitting diode having a pn junction structure in which an upper surface is formed of a p-type region. The present invention relates to the manufacturing method.

【0002】[0002]

【従来の技術】従来、このような発光ダイオードは、半
導体基板上に、例えばエピタキシャル成長によって複数
の半導体領域を積層させて、p型の第一の半導体領域
と、n型の第二の半導体領域を有する少なくとも一つの
pn接合を備え、GaAs系又はGaAlAs系のp型
領域が上面に配設された複数個の発光ダイオードチップ
を構成し、この半導体チップの上面及び裏面に電極を形
成した後、半導体基板を切断して、各半導体チップ毎に
分離することにより、製造されている。
2. Description of the Related Art Conventionally, in such a light emitting diode, a plurality of semiconductor regions are stacked on a semiconductor substrate by, for example, epitaxial growth to form a p-type first semiconductor region and an n-type second semiconductor region. A plurality of light-emitting diode chips comprising at least one pn junction and having a GaAs or GaAlAs-based p-type region disposed on the upper surface, and forming electrodes on the upper and lower surfaces of the semiconductor chip. It is manufactured by cutting a substrate and separating each of the semiconductor chips.

【0003】このような構成の発光ダイオードによれ
ば、電極間に駆動電圧を印加することによって、p型の
第一の半導体領域とn型の第二の半導体領域間に電圧が
印加され、その間のpn接合部から光が出射し、上方の
p型領域を通って、外部に光が出射するようになってい
る。
According to the light emitting diode having such a configuration, by applying a drive voltage between the electrodes, a voltage is applied between the p-type first semiconductor region and the n-type second semiconductor region. Light is emitted from the pn junction, and the light is emitted to the outside through the upper p-type region.

【0004】ところで、このような構成の発光ダイオー
ドにおいて、p型領域を構成する半導体の屈折率はほぼ
3であり、空気の屈折率1に対して大きな差がある。こ
のため、このような屈折率の差によって、pn接合部か
ら出射した光は、p型領域の空気との界面にて、限定さ
れた入射角の光のみが外部に出射すると共に、残りの光
はこの界面で反射され、p型領域及びn型領域内部で吸
収されてしまうため、光の取出し効率が低くなってしま
うという問題があった。従って、発光ダイオードの光取
出し効率を高めるためには、半導体チップ表面を凹凸化
して、pn接合部から出射した光が半導体チップ表面で
外部に出射可能な入射角を有する確率を増やすこと、及
び、半導体チップ表面に特定の屈折率の特定の厚さの薄
膜を形成して反射率を下げることが効果的であることが
知られている。
In the light emitting diode having such a configuration, the refractive index of the semiconductor constituting the p-type region is approximately 3, which is largely different from the refractive index of air of 1. For this reason, due to such a difference in the refractive index, the light emitted from the pn junction at the interface with the air in the p-type region, only the light having a limited incident angle is emitted to the outside, and the remaining light is emitted. Is reflected at this interface and is absorbed inside the p-type region and the n-type region, so that there is a problem that the light extraction efficiency is reduced. Therefore, in order to increase the light extraction efficiency of the light emitting diode, the surface of the semiconductor chip is made uneven to increase the probability that the light emitted from the pn junction has an incident angle at which the light can be emitted to the outside on the semiconductor chip surface, and It is known that it is effective to form a thin film having a specific refractive index and a specific thickness on the surface of a semiconductor chip to lower the reflectance.

【0005】従来方法においては、GaAlAs発光ダ
イオードの場合を例にとると、半導体チップの分離前
に、p型領域の電極をマスク等により保護して、例えば
95:5の硝酸:硫酸により凹凸化を行ない、その後、
特定の屈折率を持つ半導体チップの半導体構成物以外の
組成物、例えば窒化シリコン,酸化シリコン等を蒸着あ
るいはスパッタして特定の屈折率を有する薄膜を形成し
ていた。
In the conventional method, taking the case of a GaAlAs light emitting diode as an example, before separating the semiconductor chip, the electrodes in the p-type region are protected by a mask or the like, and the surface is made uneven by, for example, 95: 5 nitric acid: sulfuric acid. And then
A thin film having a specific refractive index has been formed by depositing or sputtering a composition other than the semiconductor component of the semiconductor chip having a specific refractive index, for example, silicon nitride, silicon oxide, or the like.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、凹凸化
され、薄膜が形成された発光ダイオードを製造する従来
の方法においては、凹凸化等の際にマスク等による電極
保護が必要であり、凹凸化等の処理後には、電極保護の
ためのマスク等の除去が必要になるため工程が複雑にな
って、そのためにコストも高くなってしまう。また、凹
凸化と薄膜形成の工程が別工程であることから、工程数
が多くなり、処理時間も長くなることによってもコスト
高の要因になる。さらに、凹凸化及び薄膜形成を行なっ
た後に、半導体チップの分離作業が必要になることか
ら、半導体チップ分離の際の切断箇所、即ち半導体チッ
プの側面における凹凸化及び薄膜形成が不可能であり、
光取出し効率の向上が十分ではなくなってしまう。
However, in the conventional method of manufacturing a light emitting diode having a roughened surface and a thin film, it is necessary to protect the electrodes by using a mask or the like when the roughened surface is formed. After the above process, it is necessary to remove a mask and the like for protecting the electrodes, so that the process is complicated and the cost is increased. Further, since the steps of forming the irregularities and forming the thin film are separate steps, the number of steps is increased and the processing time is increased, which also causes an increase in cost. Further, after the formation of the unevenness and the formation of the thin film, it is necessary to perform a separation operation of the semiconductor chip.
The light extraction efficiency is not sufficiently improved.

【0007】このため、半導体チップの分離後に凹凸化
及び薄膜形成を行なう方法も考えられるが、この場合、
電極保護のためのマスク等の電極保護材の取付け及び除
去が必要となり、作業が煩雑になってしまう。
For this reason, a method of forming unevenness and forming a thin film after separation of a semiconductor chip can be considered.
It is necessary to attach and remove an electrode protection material such as a mask for protecting the electrodes, and the operation becomes complicated.

【0008】また、上方にn型領域が配置されたpn接
合から成る発光ダイオードにおいては、15〜80%の
硝酸水溶液を用いることによって、電極を保護すること
無しにn型領域の凹凸化ができることから、半導体チッ
プの分離後に電極保護材無しに凹凸化及び薄膜形成を行
ない、かつ、この際、硝酸水溶液に溶け込んだAsから
生成する水酸化ヒ素を主成分とするヒ素化合物を凹凸表
面に析出させて特定の屈折率を有する薄膜を形成すると
いう簡略な工程で、十分な光取出し効率を有する発光ダ
イオードが得られている(本発明者らによる特願平11
−203397号明細書参照)。しかしながら、光取り
出し面がp型領域である発光ダイオードの場合には、同
様の処理液を使用すると、p型領域である半導体チップ
表面が処理液によって溶解してしまうため、凹凸形状が
形成されないばかりか、電極が剥離してしまうという問
題があった。このように、p型領域に対して、凹凸形状
が形成でき、かつ、電極を傷めない処理液は無かった。
このため、上面がp型領域から成るpn接合構造の発光
ダイオードで、光出射面を凹凸化処理し、かつ、凹凸面
に薄膜を形成して光取出し効率を高めるようにした発光
ダイオードは、上記に説明した従来方法で製造していた
ため、コストが高いという課題があった。
In a light emitting diode comprising a pn junction having an n-type region disposed above, the use of a 15-80% aqueous nitric acid solution enables the n-type region to be made uneven without protecting the electrodes. Therefore, after separation of the semiconductor chip, unevenness and thin film formation are performed without an electrode protection material, and at this time, an arsenic compound mainly composed of arsenic hydroxide generated from As dissolved in an aqueous nitric acid solution is deposited on the uneven surface. A light-emitting diode having a sufficient light extraction efficiency has been obtained by a simple process of forming a thin film having a specific refractive index by the present inventors (Japanese Patent Application No. 11-131, filed by the present inventors).
-203397). However, in the case of a light-emitting diode in which the light extraction surface is a p-type region, the use of the same processing solution causes the surface of the semiconductor chip, which is the p-type region, to be dissolved by the processing solution, so that the uneven shape is not formed Or, there was a problem that the electrode was peeled off. Thus, there was no treatment liquid that could form an uneven shape in the p-type region and did not damage the electrode.
For this reason, the light-emitting diode having a pn junction structure in which the upper surface is formed of a p-type region, the light-emitting surface is made uneven, and a thin film is formed on the uneven surface to increase the light extraction efficiency is described above. However, there is a problem that the cost is high because the manufacturing is performed by the conventional method described above.

【0009】本発明は、以上の課題にかんがみ、p型領
域が上方に配置された発光ダイオードにおいても、光取
出し効率が高い発光ダイオードを提供し、また、低コス
トで製造できる発光ダイオードの製造方法を提供するこ
とを目的としている。
In view of the above problems, the present invention provides a light emitting diode having a high light extraction efficiency even in a light emitting diode in which a p-type region is arranged above, and a method of manufacturing a light emitting diode which can be manufactured at low cost. It is intended to provide.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するた
め、本発明は、p型の第一の半導体領域とn型の第二の
半導体領域とをpn接合を形成するように配置した半導
体チップと、この半導体チップの少なくともp型の領域
に配設された電極とを含んでおり、この半導体チップ上
面の電極以外の領域及び側面から光を取り出すように構
成され、電極以外の半導体チップ上面及び/又は側面
が、0.5乃至5μm程度の凹凸面を有すると共に、少
なくともその凹凸面に、半導体チップ材料を含む化合物
の薄膜が付着している発光ダイオードにおいて、半導体
チップ上面がp型の第一の半導体領域であり、半導体チ
ップの側面がp型の第一の半導体領域及びn型の第二の
半導体領域であるように構成される。これにより、光出
射面に凹凸を有し、かつ、凹凸面に薄膜を有しており、
光取出し効率が高い発光ダイオードが提供される。
In order to solve the above-mentioned problems, the present invention provides a semiconductor chip in which a p-type first semiconductor region and an n-type second semiconductor region are arranged so as to form a pn junction. And an electrode disposed in at least a p-type region of the semiconductor chip, configured to extract light from a region and a side surface other than the electrode on the upper surface of the semiconductor chip, And / or a light-emitting diode in which a side surface has an uneven surface of about 0.5 to 5 μm and a thin film of a compound containing a semiconductor chip material is adhered to at least the uneven surface, wherein the semiconductor chip has a p-type first surface. And the semiconductor chip is configured such that the side surfaces of the semiconductor chip are a p-type first semiconductor region and an n-type second semiconductor region. Thereby, the light emitting surface has unevenness, and has a thin film on the uneven surface,
A light emitting diode having high light extraction efficiency is provided.

【0011】本発明において、p型の第一の半導体領域
とn型の第二の半導体領域は、好ましくは、GaAs系
又はGaAlAs系半導体材料で形成されている。本発
明において、好ましくは、少なくともp型の第一の半導
体領域が、その側縁部で凹凸面でなる傾斜変化領域を備
えている。上記薄膜は、水酸化ヒ素を主成分とするヒ素
化合物であることが好ましい。
In the present invention, the p-type first semiconductor region and the n-type second semiconductor region are preferably formed of a GaAs-based or GaAlAs-based semiconductor material. In the present invention, preferably, at least the p-type first semiconductor region is provided with a slope change region having an uneven surface at a side edge thereof. The thin film is preferably an arsenic compound containing arsenic hydroxide as a main component.

【0012】この構成によれば、半導体チップ上面及び
側面が凹凸を有しているから、pn接合で発光した光を
高効率で半導体チップの外に取り出すことができ、ま
た、凹凸部には半導体チップ材料を含む化合物の薄膜が
付着しているので、pn接合で発光した光を高効率で半
導体チップの外に取り出すことができる。すなわち、半
導体チップ上面がp型の第一の半導体領域であり、半導
体チップの下面がn型の第二の半導体領域である発光効
率の高い発光ダイオードが得られる。この発光ダイオー
ドは、例えば、配線基板上の配線パターン上に発光ダイ
オードのn型半導体領域をフェースダウンボンディング
しなければならない場合に有効に使用することができ
る。
According to this structure, since the top and side surfaces of the semiconductor chip have irregularities, light emitted from the pn junction can be extracted out of the semiconductor chip with high efficiency. Since the thin film of the compound containing the chip material is attached, light emitted from the pn junction can be extracted out of the semiconductor chip with high efficiency. That is, a light emitting diode with high luminous efficiency, in which the upper surface of the semiconductor chip is the p-type first semiconductor region and the lower surface of the semiconductor chip is the n-type second semiconductor region, is obtained. This light emitting diode can be effectively used, for example, when the n-type semiconductor region of the light emitting diode must be face-down bonded on a wiring pattern on a wiring board.

【0013】さらに、本発明は、半導体基板上に複数の
半導体領域を積層させて、少なくともn型の第二の半導
体領域とp型の第一の半導体領域とがpn接合を形成す
るように配設された複数個の半導体チップを形成する第
一の工程と、半導体チップの少なくともp型の領域に電
極を形成する第二の工程と、上記半導体チップの電極以
外の上面及び側面領域を凹凸化すると共に、この凹凸化
された表面に半導体チップ材料を含む化合物の薄膜を付
着させる第三の工程とを含んでいる発光ダイオードの製
造方法において、上記第三の工程にて、半導体チップの
上面領域及び側面を、硝酸及び水溶性の有機溶媒から成
る処理液により処理して凹凸化させると共に、この凹凸
化された表面に半導体チップ材料を含む化合物の薄膜を
付着させるよう構成されており、これにより電極保護を
行なうことなく、複数の半導体チップを一括して、凹凸
化と薄膜形成を同時に行なうので、本発明にかかる発光
ダイオードを低コストで製造することができる。
Further, according to the present invention, a plurality of semiconductor regions are stacked on a semiconductor substrate and arranged so that at least the n-type second semiconductor region and the p-type first semiconductor region form a pn junction. A first step of forming a plurality of semiconductor chips provided; a second step of forming electrodes in at least a p-type region of the semiconductor chip; And a third step of adhering a thin film of a compound containing a semiconductor chip material to the uneven surface. And the side surfaces are treated with a treatment solution comprising nitric acid and a water-soluble organic solvent to make the surface uneven, and a thin film of a compound containing a semiconductor chip material is attached to the surface having the unevenness. Are, thereby without performing the electrode protection, collectively a plurality of semiconductor chips, because the unevenness of the thin film formed at the same time, it is possible to manufacture a light emitting diode according to the present invention at low cost.

【0014】本発明において、第二の工程と第三の工程
との間に、半導体チップの裏面に粘着テープを貼着し
て、各半導体チップ毎に切断する分離工程と、分離工程
の後に粘着テープを伸長して、各半導体チップの間の間
隔を広げる伸長工程とを加え、分離及び伸長されて粘着
テープに貼着されている半導体チップを、粘着テープに
貼着されたまま第三の工程を施すことができる。
In the present invention, between the second step and the third step, an adhesive tape is adhered to the back surface of the semiconductor chip, and the semiconductor chip is cut for each semiconductor chip. Elongating the tape to extend the space between the semiconductor chips; and elongating the semiconductor chip separated and extended and adhered to the adhesive tape in the third step while the tape is adhered to the adhesive tape. Can be applied.

【0015】本発明において、好ましくは、処理液が硝
酸とメタノールの混合液から成る。また、好ましくは、
第三の工程が処理液温度10℃乃至50℃で行なわれ
る。さらに好ましくは、第三の工程が、処理時間10秒
乃至5分で行なわれる。さらに好ましくは、処理液にお
ける硝酸とメタノールの混合比が、容積比10:0.1
乃至5である。
In the present invention, the treatment liquid preferably comprises a mixture of nitric acid and methanol. Also, preferably,
The third step is performed at a processing liquid temperature of 10 ° C to 50 ° C. More preferably, the third step is performed in a processing time of 10 seconds to 5 minutes. More preferably, the mixing ratio of nitric acid and methanol in the treatment liquid is 10: 0.1 by volume.
To 5.

【0016】上記構成によれば、上方にp型領域が配置
されたpn接合から成る発光ダイオードにおいて、第一
の段階及び第二の段階では、従来と同様にして半導体チ
ップが形成されると共に、第三の段階にて、硝酸及び水
溶性の有機溶媒から成る処理液が使用され、この処理液
は、電極と反応せず、しかもp型領域を溶解しない。こ
れにより、第三の段階にて、光が出射する半導体チップ
の電極を除くp型領域の上面領域及び側面を、処理液を
使用して凹凸化すると共に、同時に薄膜形成を行なうの
で、工程数が少なくて済み、処理時間が短くなるので生
産効率が向上する。この場合、電極と反応しない処理液
が使用されることによって、電極の保護、即ち電極保護
材の取付け及び除去が不要になる。したがって、工程数
が少なくて済み、処理時間が短くなるので生産効率が向
上する。また、p型領域を溶解しない処理液が使用され
ることによって、p型領域の上面領域及び側面が確実に
凹凸化されるので、光取出し効率を確実に向上させるこ
とができる。
According to the above configuration, in the light emitting diode comprising a pn junction in which a p-type region is disposed above, a semiconductor chip is formed in the first stage and the second stage in the same manner as in the related art. In the third stage, a treatment solution comprising nitric acid and a water-soluble organic solvent is used, which does not react with the electrodes and does not dissolve the p-type region. Accordingly, in the third stage, the upper surface region and the side surface of the p-type region excluding the electrode of the semiconductor chip from which light is emitted are made uneven using the processing liquid, and the thin film is formed at the same time. And the processing time is shortened, so that the production efficiency is improved. In this case, the use of a treatment liquid that does not react with the electrode eliminates the need for protecting the electrode, that is, attaching and removing the electrode protection material. Therefore, the number of steps is reduced, and the processing time is shortened, so that the production efficiency is improved. In addition, by using a processing solution that does not dissolve the p-type region, the upper surface region and the side surface of the p-type region are reliably made uneven, so that the light extraction efficiency can be reliably improved.

【0017】さらに、上記第二の段階と第三の段階の間
に、半導体チップの裏面に粘着テープを貼着して、各半
導体チップ毎に切断する分離段階と、分離段階の後に、
粘着テープを伸長して各半導体チップの間の間隔を広げ
る伸長段階とを含んでいる場合には、各半導体チップの
間隔が切断代より大きくなるので、第三の段階における
処理液による凹凸化及び薄膜形成の際に、処理液が半導
体チップの間に容易に進入することによって、半導体チ
ップ側面の凹凸化及び薄膜形成を確実に行なうことがで
きる。また、分離及び伸長されて上記粘着テープに貼着
されている上記半導体チップを、粘着テープに貼着され
たまま凹凸化及び薄膜形成するので、複数の半導体チッ
プを一度に処理することができ、工程数が少なくて済
み、処理時間が短くなるので生産効率が向上する。
Further, between the second step and the third step, an adhesive tape is adhered to the back surface of the semiconductor chip, and the semiconductor chip is cut for each semiconductor chip.
In the case of including an elongating step of extending the adhesive tape to increase the interval between the semiconductor chips, since the interval between the semiconductor chips is larger than the cutting allowance, the unevenness by the processing liquid in the third step and In forming the thin film, the processing liquid easily enters between the semiconductor chips, so that the side surface of the semiconductor chip can be made uneven and the thin film can be reliably formed. Further, since the semiconductor chip that has been separated and stretched and attached to the adhesive tape is made uneven and formed as a thin film while being attached to the adhesive tape, a plurality of semiconductor chips can be processed at once, Since the number of processes is small and the processing time is short, the production efficiency is improved.

【0018】[0018]

【発明の実施の形態】以下、図面に示した実施形態に基
づいて、本発明を詳細に説明する。図1はこの発明によ
る発光ダイオードの実施形態を示す図である。図1にお
いて、発光ダイオード10は、pn接合の発光ダイオー
ドチップとして、n型の半導体領域12と、その上に配
設されたp型の半導体領域13とで形成された半導体チ
ップ20と、これらを挟むように半導体チップ20の上
面及び裏面に備えられた電極14,15と、を含んでい
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments shown in the drawings. FIG. 1 is a diagram showing an embodiment of a light emitting diode according to the present invention. In FIG. 1, a light emitting diode 10 is a pn junction light emitting diode chip, a semiconductor chip 20 formed of an n type semiconductor region 12 and a p type semiconductor region 13 disposed thereon, and Electrodes 14 and 15 provided on the upper surface and the rear surface of the semiconductor chip 20 so as to sandwich the same.

【0019】ここで、n型の半導体領域12とp型の半
導体領域13との間に構成されるpn接合16は、半導
体チップ20の上面及び下面に対して平行に形成されて
おり、pn接合16の端部は半導体チップの側面に露出
している。そして、このpn接合16を含む半導体チッ
プ20の側面は、ほぼ垂直に形成されている。
Here, the pn junction 16 formed between the n-type semiconductor region 12 and the p-type semiconductor region 13 is formed parallel to the upper and lower surfaces of the semiconductor chip 20, and The end of 16 is exposed on the side surface of the semiconductor chip. The side surface of the semiconductor chip 20 including the pn junction 16 is formed almost vertically.

【0020】上記n型の半導体領域12は、例えばGa
AlAsの半導体材料に対して、不純物として例えばT
e等を添加したものである。また、上記p型の半導体領
域13は、例えばGaAlAs系の半導体材料に対し
て、不純物として例えばZn等を添加したものである。
なお、上記GaAlAs系の半導体材料は、何れもAl
混晶比が0乃至0.8程度のものである。ここで、上記
n型の半導体領域12及びp型の半導体領域13は、そ
の境界において互いにpn接合16を形成している。な
お、上記n型の半導体領域12及びp型の半導体領域1
3は、図示しない半導体基板の例えば(100)面上に
順次に例えばエピタキシャル成長によって積層して形成
されることにより、その(100)面が表面の方位と一
致するようになっている。
The n-type semiconductor region 12 is made of, for example, Ga
For example, as an impurity, for example, T
e etc. are added. The p-type semiconductor region 13 is obtained by adding, for example, Zn or the like as an impurity to a GaAlAs-based semiconductor material, for example.
Note that any of the above GaAlAs-based semiconductor materials is Al
The mixed crystal ratio is about 0 to 0.8. Here, the n-type semiconductor region 12 and the p-type semiconductor region 13 form a pn junction 16 at the boundary therebetween. The n-type semiconductor region 12 and the p-type semiconductor region 1
Numeral 3 is formed by successively laminating, for example, by epitaxial growth on, for example, an (100) plane of a semiconductor substrate (not shown), so that the (100) plane coincides with the surface orientation.

【0021】さらに、上記発光ダイオード10の表面
(上面)側において、電極15を除く半導体チップ20
の上面及び側面が、凹凸化処理されて凹凸面17が形成
されており、その凹凸面17に半導体材料の組成の一部
を含む化合物、例えば水酸化ヒ素などを主組成とした薄
膜18が形成されている。
Further, on the surface (upper surface) side of the light emitting diode 10, the semiconductor chip 20 except the electrode 15 is formed.
The upper surface and the side surfaces of the semiconductor material are subjected to a roughening process to form a rough surface 17, on which a thin film 18 mainly containing a compound containing a part of the composition of the semiconductor material, for example, arsenic hydroxide is formed. Have been.

【0022】この凹凸面17は、半導体チップ20の上
面及び側面に窪みを形成することにより凹凸構造が形成
され、その窪みの深さは例えば0.5乃至5.0μm程
度の表面粗さとなるように例えば処理液によるエッチン
グによって行なわれる。また、少なくともその凹凸面1
7に形成される水酸化ヒ素などを主組成とした薄膜18
は、0.01μm以上の厚さ、最適値としては0.01
μm〜5μm程度の厚さを有している。
The concavo-convex surface 17 has a concavo-convex structure formed by forming depressions on the upper surface and side surfaces of the semiconductor chip 20, and the depth of the depressions is, for example, about 0.5 to 5.0 μm. The etching is performed, for example, by a processing liquid. In addition, at least the uneven surface 1
7 a thin film 18 mainly composed of arsenic hydroxide or the like
Is a thickness of 0.01 μm or more, and the optimum value is 0.01
It has a thickness of about μm to 5 μm.

【0023】上述した発光ダイオード10は、本発明に
よる製造方法によれば以下のようにして製造される。図
2は本発明の製造方法を示す工程図である。即ち、図2
に示す工程図に従って、先ずステップST1において、
半導体基板上に、n型の半導体領域12と、その上にp
型の半導体領域13が順次に積層して形成される。続い
て、ステップST2にて、半導体基板を取り除いたn型
の半導体領域12の裏面とp型の半導体領域13の上面
に電極を形成する。図3は、半導体チップ上に形成した
電極の断面模式図である。図3に示すように、半導体チ
ップ領域に、それぞれ電極14,15をパターン形成す
る。上述したステップST1乃至ステップST2は、従
来の発光ダイオードの製造方法と同じである。
The light emitting diode 10 described above is manufactured according to the manufacturing method of the present invention as follows. FIG. 2 is a process chart showing the manufacturing method of the present invention. That is, FIG.
According to the process chart shown in FIG.
On a semiconductor substrate, an n-type semiconductor region 12 and a p-type
The semiconductor regions 13 of the mold are sequentially laminated and formed. Subsequently, in step ST2, electrodes are formed on the back surface of the n-type semiconductor region 12 from which the semiconductor substrate has been removed and on the upper surface of the p-type semiconductor region 13. FIG. 3 is a schematic sectional view of an electrode formed on a semiconductor chip. As shown in FIG. 3, electrodes 14 and 15 are patterned in the semiconductor chip area, respectively. Steps ST1 and ST2 described above are the same as the conventional method for manufacturing a light emitting diode.

【0024】次に、ステップST3にて、積層した半導
体領域12,13を半導体チップ領域毎に切断して各半
導体チップ20を分離する。この場合、切断作業の前
に、裏面の電極14側には粘着テープ21を貼着してお
く。これにより、切断後に各半導体チップ20が切り離
されずに、所定間隔で一体に保持されるようになってい
る。
Next, in step ST3, the stacked semiconductor regions 12, 13 are cut for each semiconductor chip region to separate each semiconductor chip 20. In this case, before the cutting operation, an adhesive tape 21 is attached to the electrode 14 on the back surface. Thus, the semiconductor chips 20 are not separated from each other after the cutting but are held integrally at predetermined intervals.

【0025】その後、ステップST4にて、所謂エキス
パンドを行う。図4はエキスパンド後の半導体チップの
配置状況を示す図である。エキスパンドは、粘着テープ
21を縦横方向に伸長させることにより行なわれる。こ
れにより、粘着テープ21が縦横方向に延びて、各半導
体チップ20の間隔が拡げられる。ここで、各半導体チ
ップ20の間隔は、後の凹凸化処理にて各半導体チップ
20の側面の凹凸化が容易に行なわれ得るように、切断
面長以上の間隔、例えば30μm以上に設定される。
Thereafter, in step ST4, a so-called expanding operation is performed. FIG. 4 is a diagram showing the arrangement of the semiconductor chips after the expansion. The expansion is performed by extending the adhesive tape 21 in the vertical and horizontal directions. Thereby, the adhesive tape 21 extends in the vertical and horizontal directions, and the interval between the semiconductor chips 20 is increased. Here, the interval between the semiconductor chips 20 is set to an interval equal to or longer than the cut surface length, for example, 30 μm or more, so that the side surface of each semiconductor chip 20 can be easily made uneven in the subsequent uneven processing. .

【0026】図4に示すように、半導体チップ20を粘
着した粘着テープ21の周縁がリング22で固定されて
おり、粘着テープ21及びリング22は、後述する処理
液により変質しない材料から構成されている。
As shown in FIG. 4, the periphery of an adhesive tape 21 to which the semiconductor chip 20 is adhered is fixed by a ring 22. The adhesive tape 21 and the ring 22 are made of a material which is not deteriorated by a processing liquid described later. I have.

【0027】そして、各半導体チップ20がリング22
ごと、処理液に浸漬されることにより、各半導体チップ
20の上面及び側面の領域が処理液によって凹凸化処理
される。ここで、処理液は、硝酸(61重量%)と水溶
性の有機溶媒としてのメタノールの混合液が使用され
る。硝酸とメタノールの混合比は、容積比で10:0.
1乃至5、好ましくは10:1である。なお、硝酸10
に対してメタノールが5以上の場合、処理液による反応
が弱くなり、処理時間が長くなってしまうと共に、硝酸
10に対してメタノールが0.1以下の場合には、半導
体チップ20の表面特にp型の半導体領域13の表面が
溶解してしまうので、所望の凹凸化及び薄膜形成が得ら
れなくなってしまう。また、処理液の温度は、10℃〜
50℃、好ましくは25℃であり、処理時間は、10秒
乃至5分、好ましくは1分である。なお、この処理時間
は例示したものであり、これに限定されることなく所望
の表面粗さの凹凸化が得られるように、例えば10秒乃
至5分の間で適宜に設定されればよい。ここで、処理時
間が10秒以下の場合には十分な凹凸化が行なわれず、
また、5分以上の処理時間の場合には過度の凹凸化が行
なわれてしまう。
Each semiconductor chip 20 is connected to a ring 22.
Each of the semiconductor chips 20 is immersed in the processing liquid, so that the upper surface and the side surface of each semiconductor chip 20 are processed to be uneven by the processing liquid. Here, a mixture of nitric acid (61% by weight) and methanol as a water-soluble organic solvent is used as the treatment liquid. The mixing ratio of nitric acid and methanol was 10: 0.
It is 1 to 5, preferably 10: 1. In addition, nitric acid 10
When the methanol is 5 or more, the reaction by the processing solution is weakened, and the processing time becomes longer. When the methanol is 0.1 or less with respect to 10 nitric acid, the surface of the semiconductor chip 20, particularly, p Since the surface of the semiconductor region 13 of the mold is dissolved, it is not possible to obtain desired unevenness and thin film formation. Further, the temperature of the processing solution is 10 ° C.
The temperature is 50 ° C., preferably 25 ° C., and the processing time is 10 seconds to 5 minutes, preferably 1 minute. The processing time is an example, and is not limited to this, and may be appropriately set, for example, between 10 seconds and 5 minutes so as to obtain desired surface roughness. Here, when the processing time is 10 seconds or less, sufficient unevenness is not performed.
If the processing time is 5 minutes or longer, excessive unevenness is caused.

【0028】これにより、各半導体チップ20の上面及
び側面の領域が処理液と反応することにより凹凸化処理
されて凹凸面17が生じると共に、同時進行的に、処理
液中に溶解した半導体材料が処理液中で反応することに
より、水酸化ヒ素を主成分としたヒ素化合物が生成さ
れ、この水酸化ヒ素等が各半導体チップ20の上面及び
側面の領域に付着して、薄膜18を形成する。その後、
例えば30秒乃至2分間の水洗を行ない、乾燥させるこ
とにより、各半導体チップ20の凹凸化及び薄膜形成が
完了し、図1に示した各半導体チップ20が完成する。
As a result, the upper and side regions of each semiconductor chip 20 react with the processing liquid to be roughened, so that the uneven surface 17 is formed. At the same time, the semiconductor material dissolved in the processing liquid is removed. By reacting in the processing liquid, an arsenic compound containing arsenic hydroxide as a main component is generated. The arsenic hydroxide and the like adhere to the upper and side surfaces of each semiconductor chip 20 to form the thin film 18. afterwards,
For example, the semiconductor chips 20 are washed with water for 30 seconds to 2 minutes and dried to complete the unevenness and the thin film formation of each semiconductor chip 20, thereby completing each semiconductor chip 20 shown in FIG.

【0029】図5、図6は、本発明の製造方法によって
作成した発光ダイオードの断面電子顕微鏡写真である。
図5の(A),(B)及び図6の(A),(B)に示す
電子顕微鏡写真(1000倍及び5000倍)によく表
れているように、半導体チップ20の電極15を除く上
面領域及び側面が凹凸化されており、この凹凸は約5μ
m〜10μmの間隔で高密度に形成されており、また、
側壁は半導体チップ表面に対してほぼ垂直を成してお
り、このことから、pn接合で発光した光が、外部に出
射可能な入射角を有する確率が極めて高くなることがわ
かる。また、凹凸の表面全体に亘って均一な厚さで薄膜
18が形成されており、薄膜18によって反射光が押さ
えられ、有効に光が外部に取り出されることがわかる。
FIGS. 5 and 6 are cross-sectional electron micrographs of a light emitting diode prepared by the manufacturing method of the present invention.
As shown in the electron micrographs (1000 × and 5000 ×) shown in FIGS. 5A and 5B and FIGS. 6A and 6B, the upper surface of the semiconductor chip 20 excluding the electrodes 15. The area and side surface are made uneven, and this unevenness is about 5 μm.
high density at intervals of m to 10 μm,
The side wall is substantially perpendicular to the surface of the semiconductor chip, which indicates that the light emitted from the pn junction has an extremely high probability of having an incident angle at which light can be emitted to the outside. Further, it can be seen that the thin film 18 is formed with a uniform thickness over the entire surface of the unevenness, the reflected light is suppressed by the thin film 18, and the light is effectively extracted to the outside.

【0030】ここで、以下に実験例を示す。上記第三の
工程において、Al混晶比0乃至0.45のGaAlA
sから成る発光ダイオード10を、日東電工製の型式V
8Sの粘着テープによりポリプロピレン製のリング22
により固定する。そして、硝酸とメタノールの混合比
(容積比)10:1の処理液により、処理液温度25
℃,処理時間1分間で凹凸化及び薄膜形成の処理を行な
った後、1分間水洗して、乾燥させた。
Here, an experimental example will be described below. In the third step, GaAlA having an Al mixed crystal ratio of 0 to 0.45 is used.
light emitting diode 10 made of Nitto Denko
Ring 22 made of polypropylene with 8S adhesive tape
Fix with. Then, by using a processing liquid having a mixing ratio (volume ratio) of nitric acid and methanol of 10: 1, a processing liquid temperature of 25% was used.
After performing the treatment of forming irregularities and forming a thin film at a temperature of 1 ° C. for 1 minute, the film was washed with water for 1 minute and dried.

【0031】このようにして得られた発光ダイオード1
0の発光量を測定した。図7は本発明の発光ダイオード
と従来技術で形成した発光ダイオードの発光量の比較図
である。発光量は全発光方位にわたって積分した発光
量、すなわち、全外部取り出し光量である。横軸は処理
液による処理時間であり、縦軸は凹凸処理を行わなかっ
た発光ダイオードの発光量を基準として表した発光量比
である。図7において、符号Aで示す曲線は、本発明の
発光ダイオードの光量−処理時間曲線であり、符号Bで
示す曲線は、従来技術、すなわち、p型領域上の電極を
保護材で保護して凹凸処理を行い、その後チップに分離
して作製した発光ダイオード(側面が凹凸処理されてい
ない)の光量−処理時間曲線である。図7から明らかな
ように、従来技術の発光ダイオードが約20%の発光量
の改善であるのに対し、本発明の発光ダイオードは約5
0%の発光量の改善が見られる。
The light emitting diode 1 thus obtained
A light emission amount of 0 was measured. FIG. 7 is a comparison diagram of the light emission amount of the light emitting diode of the present invention and the light emitting diode formed by the conventional technique. The light emission amount is the light emission amount integrated over all the light emitting directions, that is, the light amount taken out from the whole. The horizontal axis is the processing time with the processing liquid, and the vertical axis is the light emission amount ratio expressed on the basis of the light emission amount of the light emitting diode not subjected to the unevenness processing. In FIG. 7, a curve indicated by a symbol A is a light amount-processing time curve of the light emitting diode of the present invention, and a curve indicated by a symbol B is a conventional technique, that is, the electrode on the p-type region is protected by a protective material. It is a light amount-processing time curve of a light emitting diode (side surface is not subjected to unevenness processing) manufactured by performing unevenness processing and then separating into chips. As is apparent from FIG. 7, the light emitting diode of the present invention improves the light emission amount by about 20%, while the light emitting diode of the present invention improves the light emission amount by about 5%.
0% improvement in light emission is seen.

【0032】また、本発明の製造方法によれば、凹凸化
処理及び薄膜形成は、粘着テープ上に粘着した全ての半
導体チップを一度に、また、同一工程で、同じ処理液に
よって行なわれる。従って、コストが低減され得ると共
に、処理時間が短縮される。さらに、凹凸化処理及び薄
膜形成のための薬液が硝酸とメタノールとの混合液であ
ることから、半導体チップ20を構成する電極14,1
5と反応しない。したがって、電極保護のためのマスク
等が不要になると共に、このマスク等の処理前の取付け
及び処理後の除去も不要になり、作業が簡略化されてよ
り一層コストが低減される。
Further, according to the manufacturing method of the present invention, the roughening treatment and the formation of the thin film are carried out on all the semiconductor chips adhered on the adhesive tape at one time and in the same step with the same treatment liquid. Thus, costs can be reduced and processing time is reduced. Further, since the chemical solution for the surface roughening treatment and the formation of the thin film is a mixed solution of nitric acid and methanol, the electrodes 14 and 1 constituting the semiconductor chip 20 are formed.
Does not react with 5. Accordingly, a mask or the like for protecting the electrodes is not required, and attachment and removal of the mask and the like before and after the processing are not required, so that the operation is simplified and the cost is further reduced.

【0033】なお、上述した実施形態においては、凹凸
化及び薄膜形成のための処理液は、硝酸とメタノールの
混合液が使用されているが、これに限らず、硝酸に対し
て、水溶性の有機溶媒、例えばエタノール,アセトン,
イソプロピルアルコール等の水溶性の有機溶媒を混合し
たものでもよい。また、上述した実施形態においては、
発光ダイオード10のp型の半導体領域13及びn型の
半導体領域12の半導体材料及び不純物は、例示したも
のに限定されず、発光ダイオード10の発光色等に応じ
て、他の任意の半導体材料及び不純物の種類,濃度等を
選定することが可能であることは明らかである。
In the above-described embodiment, a treatment liquid for nitric acid and methanol is used as the treatment liquid for making the surface uneven and forming the thin film. However, the treatment liquid is not limited to this, and is not soluble in nitric acid. Organic solvents such as ethanol, acetone,
A mixture of a water-soluble organic solvent such as isopropyl alcohol may be used. In the embodiment described above,
The semiconductor materials and impurities of the p-type semiconductor region 13 and the n-type semiconductor region 12 of the light-emitting diode 10 are not limited to those illustrated, and any other semiconductor materials and impurities may be used according to the emission color of the light-emitting diode 10 and the like. Obviously, it is possible to select the type and concentration of the impurity.

【0034】[0034]

【発明の効果】以上の説明から理解できるように、本発
明の発光ダイオードは、光出射面に凹凸を有し、かつ、
凹凸面に薄膜を有しているために光取出し効率の高い、
p型領域が上方に配置された発光ダイオードが実現す
る。また、本発明の製造方法によれば、電極保護を行な
うことなく、複数の半導体チップを一括して、凹凸化と
薄膜形成を同時に行なうことができるので、発光ダイオ
ードを低コストで製造することができる。
As can be understood from the above description, the light emitting diode of the present invention has irregularities on the light emitting surface,
High light extraction efficiency due to having a thin film on the uneven surface,
A light emitting diode with a p-type region arranged above is realized. In addition, according to the manufacturing method of the present invention, a plurality of semiconductor chips can be collectively formed at the same time without forming electrodes, and unevenness and thin film formation can be performed at the same time. Therefore, a light emitting diode can be manufactured at low cost. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による発光ダイオードの実施形態を示す
図である。
FIG. 1 is a diagram showing an embodiment of a light emitting diode according to the present invention.

【図2】本発明の製造方法を示す工程図である。FIG. 2 is a process chart showing a manufacturing method of the present invention.

【図3】半導体チップ上に形成した電極の断面模式図で
ある。
FIG. 3 is a schematic cross-sectional view of an electrode formed on a semiconductor chip.

【図4】エキスパンド後の半導体チップの配置状況を示
す図である。
FIG. 4 is a diagram showing an arrangement state of semiconductor chips after expansion.

【図5】本発明の製造方法によって作製した発光ダイオ
ードの断面電子顕微鏡写真である。
FIG. 5 is a cross-sectional electron micrograph of a light emitting diode manufactured by the manufacturing method of the present invention.

【図6】本発明の製造方法によって作成した発光ダイオ
ードの断面電子顕微鏡写真である。
FIG. 6 is a cross-sectional electron micrograph of a light emitting diode prepared by the manufacturing method of the present invention.

【図7】本発明の発光ダイオードと従来技術で形成した
発光ダイオードの発光量の比較図である。
FIG. 7 is a comparison diagram of the light emission amount of a light emitting diode of the present invention and a light emitting diode formed by a conventional technique.

【符号の説明】[Explanation of symbols]

10 発光ダイオード 12 n型の半導体領域 13 p型の半導体領域 14,15 電極 16 pn接合 17 凹凸面 18 薄膜 20 半導体チップ 21 粘着テープ 22 リング Reference Signs List 10 light emitting diode 12 n-type semiconductor region 13 p-type semiconductor region 14, 15 electrode 16 pn junction 17 uneven surface 18 thin film 20 semiconductor chip 21 adhesive tape 22 ring

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 p型の第一の半導体領域とn型の第二の
半導体領域とをpn接合を形成するように配置した半導
体チップと、半導体チップの少なくともp型の領域に配
設された電極とを含んでおり、該半導体チップ上面の電
極以外の領域及び側面から光を取り出すように構成さ
れ、上記電極以外の半導体チップ上面及び/又は側面
が、0.5乃至5μm程度の凹凸面を有すると共に、少
なくともその凹凸面に、上記半導体チップ材料を含む化
合物の薄膜が付着している発光ダイオードにおいて、 上記半導体チップの上面が、上記p型の第一の半導体領
域であり、上記半導体チップの側面が、上記p型の第一
の半導体領域及びn型の第二の半導体領域であることを
特徴とする、発光ダイオード。
1. A semiconductor chip in which a p-type first semiconductor region and an n-type second semiconductor region are arranged so as to form a pn junction, and at least a p-type region of the semiconductor chip. And an electrode, and is configured to extract light from a region and a side surface other than the electrode on the upper surface of the semiconductor chip, and the upper surface and / or the side surface of the semiconductor chip other than the electrode have an uneven surface of about 0.5 to 5 μm. A light-emitting diode having a thin film of the compound containing the semiconductor chip material adhered to at least the uneven surface thereof, wherein the upper surface of the semiconductor chip is the p-type first semiconductor region, A light-emitting diode, wherein the side surface is the p-type first semiconductor region and the n-type second semiconductor region.
【請求項2】 前記p型の第一の半導体領域と前記n型
の第二の半導体領域が、GaAs系又はGaAlAs系
半導体材料で形成されていることを特徴とする、請求項
1に記載の発光ダイオード。
2. The semiconductor device according to claim 1, wherein the p-type first semiconductor region and the n-type second semiconductor region are formed of a GaAs-based or GaAlAs-based semiconductor material. Light emitting diode.
【請求項3】 少なくとも前記p型の第一の半導体領域
が、その側縁部で凹凸面でなる傾斜変化領域を備えたこ
とを特徴とする、請求項1又は2に記載の発光ダイオー
ド。
3. The light-emitting diode according to claim 1, wherein at least the p-type first semiconductor region includes a slope change region having an uneven surface at a side edge thereof.
【請求項4】 前記薄膜が、水酸化ヒ素を主成分とする
ヒ素化合物であることを特徴とする、請求項1〜3の何
れかに記載の発光ダイオード。
4. The light emitting diode according to claim 1, wherein said thin film is an arsenic compound containing arsenic hydroxide as a main component.
【請求項5】 半導体基板上に複数の半導体領域を積層
させて、少なくともn型の第二の半導体領域とp型の第
一の半導体領域とがpn接合を形成するように配設され
た複数個の半導体チップを形成する第一の工程と、 半導体チップの少なくともp型の領域に電極を形成する
第二の工程と、 上記半導体チップの電極以外の上面及び側面領域を凹凸
化すると共に、この凹凸化された表面に半導体チップ材
料を含む化合物の薄膜を付着させる第三の工程とを含ん
でいる、発光ダイオードの製造方法において、 上記第三の工程にて、半導体チップの上面領域及び側面
を、硝酸及び水溶性の有機溶媒から成る処理液で処理し
て凹凸化させると共に、この凹凸化された表面に半導体
チップ材料を含む化合物の薄膜を付着させることを特徴
とする、発光ダイオードの製造方法。
5. A plurality of semiconductor regions stacked on a semiconductor substrate, wherein at least an n-type second semiconductor region and a p-type first semiconductor region are arranged so as to form a pn junction. A first step of forming individual semiconductor chips; a second step of forming electrodes in at least a p-type region of the semiconductor chip; A third step of adhering a thin film of a compound containing a semiconductor chip material to the uneven surface, the method of manufacturing a light-emitting diode, wherein in the third step, the upper surface region and side surfaces of the semiconductor chip A treatment liquid comprising nitric acid and a water-soluble organic solvent to make the surface irregular, and to attach a thin film of a compound containing a semiconductor chip material to the surface having the irregularity. Method of manufacturing iod.
【請求項6】 前記第二の工程と第三の工程との間に、
前記半導体チップの裏面に粘着テープを貼着して、各半
導体チップ毎に切断する分離工程と、この分離工程の後
に、粘着テープを伸長して、各半導体チップの間の間隔
を広げる伸長工程とを加え、 分離及び伸長されて上記粘着テープに貼着されている上
記半導体チップを、粘着テープに貼着されたまま前記第
三の工程を施すことを特徴とする、請求項5に記載の発
光ダイオードの製造方法。
6. Between the second step and the third step,
An adhesive tape is attached to the back surface of the semiconductor chip, a separation step of cutting each semiconductor chip, and after this separation step, an adhesive tape is extended, and an elongation step of extending the interval between the semiconductor chips is provided. The light emitting device according to claim 5, wherein the third step is performed while the semiconductor chip separated and extended and adhered to the adhesive tape is adhered to the adhesive tape. Diode manufacturing method.
【請求項7】 前記処理液が硝酸とメタノールの混合液
から成ることを特徴とする、請求項5又は6に記載の発
光ダイオードの製造方法。
7. The method for manufacturing a light emitting diode according to claim 5, wherein the treatment liquid comprises a mixture of nitric acid and methanol.
【請求項8】 前記第三の工程が処理液温度10℃乃至
50℃で行なわれることを特徴とする、請求項5〜7の
何れかに記載の発光ダイオードの製造方法。
8. The method according to claim 5, wherein the third step is performed at a processing liquid temperature of 10 ° C. to 50 ° C.
【請求項9】 前記第三の工程が処理時間10秒乃至5
分で行なわれることを特徴とする、請求項5〜8の何れ
かに記載の発光ダイオードの製造方法。
9. The method according to claim 1, wherein the third step has a processing time of 10 seconds to 5 seconds.
The method for manufacturing a light emitting diode according to claim 5, wherein the method is performed in minutes.
【請求項10】 前記処理液における硝酸とメタノール
の混合比が、容積比で10:0.1乃至5であることを
特徴とする、請求項5〜9の何れかに記載の発光ダイオ
ードの製造方法。
10. The light emitting diode according to claim 5, wherein a mixing ratio of nitric acid and methanol in the treatment liquid is 10: 0.1 to 5 by volume ratio. Method.
【請求項11】 前記水溶性の有機溶媒は、メタノー
ル、エタノール、アセトン、イソプロピルアルコールの
いずれかであることを特徴とする、請求項5に記載の発
光ダイオードの製造方法。
11. The method according to claim 5, wherein the water-soluble organic solvent is one of methanol, ethanol, acetone, and isopropyl alcohol.
JP2001010071A 2001-01-18 2001-01-18 Manufacturing method of light emitting diode Expired - Lifetime JP3726882B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010071A JP3726882B2 (en) 2001-01-18 2001-01-18 Manufacturing method of light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010071A JP3726882B2 (en) 2001-01-18 2001-01-18 Manufacturing method of light emitting diode

Publications (2)

Publication Number Publication Date
JP2002217451A true JP2002217451A (en) 2002-08-02
JP3726882B2 JP3726882B2 (en) 2005-12-14

Family

ID=18877451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010071A Expired - Lifetime JP3726882B2 (en) 2001-01-18 2001-01-18 Manufacturing method of light emitting diode

Country Status (1)

Country Link
JP (1) JP3726882B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421273C (en) * 2005-09-26 2008-09-24 日立电线株式会社 Epitaxial wafer for led and light emitting diode
WO2017038448A1 (en) * 2015-09-02 2017-03-09 ソニー株式会社 Nitride semiconductor element
WO2020020341A1 (en) * 2018-07-26 2020-01-30 京东方科技集团股份有限公司 Light-emitting diode structure, fabrication method therefor, and display panel

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100421273C (en) * 2005-09-26 2008-09-24 日立电线株式会社 Epitaxial wafer for led and light emitting diode
WO2017038448A1 (en) * 2015-09-02 2017-03-09 ソニー株式会社 Nitride semiconductor element
JPWO2017038448A1 (en) * 2015-09-02 2018-07-05 ソニー株式会社 Nitride semiconductor device
WO2020020341A1 (en) * 2018-07-26 2020-01-30 京东方科技集团股份有限公司 Light-emitting diode structure, fabrication method therefor, and display panel
US11778855B2 (en) 2018-07-26 2023-10-03 Boe Technology Group Co., Ltd. Light-emitting diode structure, fabrication method therefor, and display panel

Also Published As

Publication number Publication date
JP3726882B2 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
JP4189710B2 (en) Manufacturing method of light emitting diode
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
JP2004031526A (en) Manufacturing method of group iii nitride compound semiconductor element
CN101305478A (en) Nitride semiconductor light emitting element and method for producing nitride semiconductor light emitting element
JPH09116196A (en) Semiconductor device and its manufacture
CN101517753A (en) Light emitting diode and method for manufacturing the same
JP2004165227A (en) Method of manufacturing group iii nitride compound semiconductor element
WO2010020066A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
JP2914014B2 (en) Method of manufacturing gallium nitride based compound semiconductor chip
US20100009476A1 (en) Substrate structure and method of removing the substrate structure
CN108269864B (en) Flexible solar cell and preparation method thereof
US20140093991A1 (en) Method for manufacturing high efficiency light-emitting diodes
JP2007042857A (en) Method of manufacturing semiconductor light emitting element and semiconductor element and semiconductor light emitting device
CN111441072B (en) Method for producing crystal grains by cutting crystal grains first and then electroplating on two sides
JP3726882B2 (en) Manufacturing method of light emitting diode
KR100576317B1 (en) GaN-based LED and manufacturing method of the same utilizing the technique of saphire etching
JP2002198327A (en) Method for manufacturing semiconductor device
JP2004221423A (en) Method for manufacturing semiconductor device
JPH03234043A (en) Manufacture of semiconductor device
JP4542508B2 (en) Vertical light emitting diode and manufacturing method thereof
CN103531673A (en) Method of manufacturing an led
JP4911883B2 (en) Method for manufacturing photoelectric conversion element
JPH11126924A (en) Method of manufacturing gallium nitride compound semiconductor element
US8043878B2 (en) Method for manufacturing high efficiency light-emitting diodes
US11646392B2 (en) Method of manufacturing light-emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050920

R150 Certificate of patent or registration of utility model

Ref document number: 3726882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081007

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term