JP2002198327A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP2002198327A JP2002198327A JP2000397236A JP2000397236A JP2002198327A JP 2002198327 A JP2002198327 A JP 2002198327A JP 2000397236 A JP2000397236 A JP 2000397236A JP 2000397236 A JP2000397236 A JP 2000397236A JP 2002198327 A JP2002198327 A JP 2002198327A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- hole
- scribe line
- substrate
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スルーホール配
線、特に基板を貫通して基板裏面の電極と電気的に接続
されているスルーホール配線を有する半導体装置におい
てスクライブラインを狭小幅で形成することによりウェ
ハ上の無効領域を減らすことによって、チップの取れ数
を増加させてコストダウンを図る半導体装置の製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a scribe line with a narrow width in a semiconductor device having a through-hole wiring, particularly a through-hole wiring which penetrates a substrate and is electrically connected to an electrode on the back surface of the substrate. Accordingly, the present invention relates to a method of manufacturing a semiconductor device in which an ineffective area on a wafer is reduced, thereby increasing the number of chips to be cut to reduce costs.
【０００２】[0002]
【従来の技術】スルーホール配線を有する半導体装置、
特に基板を貫通して基板裏面の電極と電気的に接続され
るスルーホール配線を有する半導体装置の製造方法にお
いて、ウェハ上に半導体装置をスクライブライン溝によ
って隔てて複数個形成した後、スクライブラインから各
半導体装置を分離する場合、チップサイズが小さくなる
につれてスクライブラインの基板表面全体に占める割合
が大きくなる。スクライブライン溝は、半導体装置であ
るチップを分割するラインであるので、この割合が大き
くなることは基板内での無効領域が増えてしまうことに
なる。この無効領域が増えることによって、基板から取
れるチップ数が少なくなり、特にＧａＡｓ、ＧａＮ、Ｉ
ｎＰおよびサファイアなどの高価な基板では、チップの
コストアップが顕著化してしまう。そこで、スクライブ
ライン溝の幅を狭小化する製造方法が必要となる。2. Description of the Related Art Semiconductor devices having through-hole wiring,
In particular, in a method of manufacturing a semiconductor device having a through-hole wiring that is electrically connected to an electrode on the back surface of a substrate through a substrate, after forming a plurality of semiconductor devices on a wafer separated by scribe line grooves, When each semiconductor device is separated, the ratio of the scribe line to the entire substrate surface increases as the chip size decreases. Since the scribe line groove is a line for dividing a chip which is a semiconductor device, an increase in the ratio increases an invalid area in the substrate. By increasing the invalid area, the number of chips that can be obtained from the substrate decreases, and in particular, GaAs, GaN, I
With an expensive substrate such as nP and sapphire, the cost of the chip is significantly increased. Therefore, a manufacturing method for reducing the width of the scribe line groove is required.
【０００３】図７は、従来の半導体装置の製造方法にお
ける工程を示す断面図である。この従来技術は、ドライ
エッチングと基板の裏面研摩とによってチップごとに分
離する技術であり、特開平６−２９３８６号公報におい
て提案されている。該製造方法では、まず図７（ａ）の
ように、半導体装置の半導体素子部１１５が形成された
半導体基板１０４の表面に、フォトリソグラフィ法によ
ってスルーホール用の溝１０３とスクライブライン用の
溝１０６とのマスクパターンを形成し、ドライエッチン
グ法などで同時に同じ深さに基板をエッチングして溝１
０３および１０６を形成する。スルーホール用の溝１０
３内には配線を施し、スクライブライン用の溝１０６以
外の部分に表面保護膜を形成する。次いで図７（ｂ）の
ように、基板表面に研摩の支持用のガラス基板１１６を
貼付け、スルーホール用の溝１０３およびスクライブラ
イン用の溝１０６の底面部が除去されるまで基板裏面を
研摩することによって、薄い半導体基板１０８とする。
最後に図７（ｃ）のように、半導体基板１０８の表面に
貼付けられたガラス基板１１６を取外すことによって独
立のチップごとに分離する。FIG. 7 is a sectional view showing steps in a conventional method of manufacturing a semiconductor device. This prior art is a technique of separating each chip by dry etching and backside polishing of a substrate, and is proposed in Japanese Patent Application Laid-Open No. Hei 6-29386. In the manufacturing method, first, as shown in FIG. 7A, a groove 103 for a through hole and a groove 106 for a scribe line are formed on the surface of a semiconductor substrate 104 on which a semiconductor element portion 115 of a semiconductor device is formed by photolithography. And the substrate is simultaneously etched to the same depth by a dry etching method or the like to form a groove 1.
03 and 106 are formed. Groove for through hole 10
In 3, wiring is formed, and a surface protective film is formed in a portion other than the groove 106 for the scribe line. Next, as shown in FIG. 7B, a glass substrate 116 for polishing is attached to the front surface of the substrate, and the back surface of the substrate is polished until the bottom surfaces of the through-hole groove 103 and the scribe line groove 106 are removed. Thus, a thin semiconductor substrate 108 is obtained.
Finally, as shown in FIG. 7 (c), the glass substrate 116 attached to the surface of the semiconductor substrate 108 is removed to separate the individual chips.
【０００４】[0004]
【発明が解決しようとする課題】前述のような製造方法
では、基板裏面からの研摩によって基板を薄くし、スク
ライブライン用溝の底面部の基板を除去することによっ
てチップを分離し、ガラス基板を基板表面に貼付けた樹
脂を有機溶剤で溶かしてガラス基板を取外した際に、分
離されていたチップがバラバラになる。このようなチッ
プでは、チップ製造後の取扱いやチップ実装工程などで
の管理が難しくなる。In the manufacturing method as described above, the substrate is thinned by polishing from the back surface of the substrate, the chip is separated by removing the substrate at the bottom of the scribe line groove, and the glass substrate is separated. When the glass substrate is removed by dissolving the resin stuck on the substrate surface with an organic solvent, the separated chips fall apart. In such a chip, it is difficult to manage the chip after the chip is manufactured or in a chip mounting process.
【０００５】本発明の目的は、スルーホール配線、特に
基板を貫通して基板裏面の電極と電気的に接続されてい
るスルーホール配線を有する半導体装置の製造におい
て、チップの取れ数を増加させるとともにチップ分離後
のチップ取扱いを容易にしてコスト低減および半導体素
子の信頼性を向上する半導体装置の製造方法を提供する
ことである。SUMMARY OF THE INVENTION An object of the present invention is to increase the number of chips to be obtained in the manufacture of a semiconductor device having through-hole wiring, particularly through-hole wiring that penetrates through a substrate and is electrically connected to an electrode on the back surface of the substrate. An object of the present invention is to provide a method of manufacturing a semiconductor device which facilitates chip handling after chip separation and reduces cost and improves reliability of a semiconductor element.
【０００６】[0006]
【課題を解決するための手段】本発明は、半導体基板上
に形成される複数個の半導体装置を個々に隔てるスクラ
イブライン用溝と、半導体装置にスルーホール配線を施
すためのスルーホール用溝とを形成する半導体装置の製
造方法であって、スクライブライン用溝の幅をスルーホ
ール用溝の幅より狭くし、これらの溝を同時に形成する
ことを特徴とする半導体装置の製造方法である。SUMMARY OF THE INVENTION The present invention relates to a scribe line groove for separating a plurality of semiconductor devices formed on a semiconductor substrate from each other, and a through hole groove for providing through-hole wiring in the semiconductor device. In which the width of the groove for the scribe line is made smaller than the width of the groove for the through-hole, and these grooves are formed at the same time.
【０００７】本発明に従えば、スルーホール用溝の幅よ
りもスクライブライン用溝の幅を狭くしたエッチングマ
スクを用いることによって、無効領域であるスクライブ
ラインが基板表面に占める割合を狭小化できるので、基
板からのチップ取れ数を増加することができる。またス
ルーホール用溝の幅よりもスクライブライン用溝の幅を
狭くすることによって、同時にエッチングして、スクラ
イブライン用溝の深さをスルーホール用溝より浅く形成
できるので、エッチング工程を簡易にすることができ
る。さらに、スクライブライン用溝の深さをスルーホー
ル用溝より浅くエッチングするので、スルーホール用溝
に形成された金属配線の底面が露出する厚さまで基板を
削っても、スクライブライン用溝の底部の基体は除去さ
れないでチップが単離されてバラバラにならず、チップ
取扱いが容易となる。According to the present invention, by using an etching mask in which the width of the scribe line groove is smaller than the width of the through hole groove, the ratio of the scribe line, which is an ineffective area, to the substrate surface can be reduced. As a result, the number of chips taken from the substrate can be increased. Also, by making the width of the scribe line groove narrower than the width of the through hole groove, etching can be performed at the same time, and the depth of the scribe line groove can be formed shallower than the through hole groove, thereby simplifying the etching process. be able to. Furthermore, since the depth of the groove for the scribe line is etched shallower than the groove for the through hole, even if the substrate is ground to a thickness where the bottom surface of the metal wiring formed in the groove for the through hole is exposed, the bottom of the groove for the scribe line is not removed. The substrate is not removed and the chip is isolated and does not fall apart, which facilitates chip handling.
【０００８】また本発明は、前記スクライブライン用溝
の幅をスルーホール用溝の幅の半分以下とすることを特
徴とする。Further, the present invention is characterized in that the width of the scribe line groove is not more than half the width of the through hole groove.
【０００９】本発明に従えば、スクライブライン用溝の
幅がスルーホール用溝の幅の半分以下であるエッチング
マスクを用いることによって、無効領域であるスクライ
ブラインが基板表面に占める割合をスルーホールの開口
面積が占める割合と比較して、充分狭小化できるので、
基板からのチップ取れ数を確実に増加することができ
る。またスクライブライン用溝の幅をスルーホール用溝
の幅の半分以下とすることによって、同時にエッチング
して、スクライブライン用溝の深さをスルーホール用溝
のよりもスクライブライン用溝より充分浅く形成できる
ので、エッチング工程を簡易にできるとともに、スルー
ホール用溝に形成された金属配線の底面が露出する厚さ
まで基板を削っても、スクライブライン用溝が貫通せ
ず、チップが単離されてバラバラになることがなく、チ
ップ取扱いが確実によくなる。According to the present invention, by using an etching mask in which the width of the scribe line groove is not more than half the width of the through hole groove, the ratio of the scribe line, which is an ineffective area, to the substrate surface is reduced by the through hole. Compared to the ratio occupied by the opening area, it can be sufficiently narrowed,
The number of chips taken from the substrate can be reliably increased. Also, by making the width of the groove for the scribe line less than half of the width of the groove for the through hole, etching is performed simultaneously, and the depth of the groove for the scribe line is formed sufficiently shallower than the groove for the scribe line. Since the etching process can be simplified, the scribe line groove does not penetrate, even if the substrate is cut to a thickness that exposes the bottom surface of the metal wiring formed in the through hole groove. And the chip handling becomes better.
【００１０】また本発明は、前記スクライブライン用溝
の深さをスルーホール用溝の深さの半分以下とすること
を特徴とする。Further, the present invention is characterized in that the depth of the scribe line groove is less than half the depth of the through hole groove.
【００１１】本発明に従えば、スクライブライン用溝の
深さをスルーホール用溝の深さの半分以下となるように
エッチングすることによって、スルーホール用溝に形成
された金属配線の底面が露出する厚さまで基板を削って
も、スクライブライン用溝が貫通せず、チップが単離さ
れてバラバラになることがなく、チップ取扱いが確実に
よくなる。According to the present invention, the bottom of the metal wiring formed in the through-hole groove is exposed by etching so that the depth of the scribe line groove is less than half the depth of the through-hole groove. Even if the substrate is cut down to a desired thickness, the groove for the scribe line does not penetrate, the chips are not separated and separated, and the chip handling becomes more reliable.
【００１２】また本発明は、前記スクライブライン用溝
の幅を２０μｍ以下にすることを特徴とする。Further, the present invention is characterized in that the width of the scribe line groove is set to 20 μm or less.
【００１３】本発明に従えば、スクライブライン用溝の
幅が２０μｍ以下であるエッチングマスクを用いること
によって、同時にエッチングして、スクライブライン用
溝の幅より広い幅を有するスルーホール用溝よりも、ス
クライブライン用溝の深さをエッチング特性に従って確
実に浅く形成することができるので、エッチング工程を
簡易にできるとともに、スルーホール用溝に形成された
金属配線の底面が露出する厚さまで基板を削っても、ス
クライブライン用溝が貫通せず、チップが単離されてバ
ラバラになることがなく、チップ取扱いが確実によくな
る。According to the present invention, by using an etching mask in which the width of the scribe line groove is 20 μm or less, the etching is performed at the same time so that the through hole groove having a width larger than the width of the scribe line groove can be obtained. Since the depth of the scribe line groove can be reliably formed to be shallow according to the etching characteristics, the etching process can be simplified, and the substrate is cut to a thickness that exposes the bottom surface of the metal wiring formed in the through hole groove. Also, the grooves for the scribe line do not penetrate, the chips are not separated and separated, and the chip handling becomes more reliable.
【００１４】また本発明は、スルーホール用溝およびス
クライブライン用溝が形成された半導体基板をスルーホ
ール用溝の底面に達する厚さになるまで裏面から削り、
スルーホール用溝を貫通させることを特徴とする。Further, according to the present invention, a semiconductor substrate in which a groove for a through hole and a groove for a scribe line are formed is shaved from the back surface until the semiconductor substrate has a thickness reaching the bottom surface of the groove for the through hole.
It is characterized in that it penetrates the through hole groove.
【００１５】本発明に従えば、スクライブライン用溝が
スルーホール用溝より浅くエッチングされた半導体基板
が、スルーホール用溝の底面に達する厚さまで削られる
ことによって、スルーホール用溝は半導体基板を貫通し
てもスクライブライン用溝は貫通されないので、各チッ
プが単離されてバラバラにならず、チップ取扱いを容易
に行なうことができる。According to the present invention, the semiconductor substrate, in which the scribe line groove is etched shallower than the through hole groove, is cut to a thickness that reaches the bottom surface of the through hole groove. Even if it penetrates, the groove for the scribe line does not penetrate, so that each chip is not separated and separated, and the chip can be handled easily.
【００１６】また本発明は、スルーホール用溝が貫通さ
せられた半導体基板裏面に粘着性および延伸性を有する
シートを貼付け、スクライブライン用溝に沿って半導体
基板を劈開し、前記シートを延伸して各半導体装置を分
離することを特徴とする。Further, according to the present invention, a sheet having adhesiveness and extensibility is attached to the back surface of the semiconductor substrate through which the through-hole groove has been penetrated, the semiconductor substrate is cleaved along the scribe line groove, and the sheet is stretched. And separate each semiconductor device.
【００１７】本発明に従えば、粘着性および延伸性シー
トを接着した後で半導体基板を劈開し、劈開された半導
体基板に接着されたシートを引伸ばすことによって、各
チップが単離されてバラバラになることなくチップごと
に分離することができるので、チップ取扱いを容易に行
なうことができる。According to the present invention, the semiconductor substrate is cleaved after the adhesive and extensible sheets are bonded, and the chips bonded to the cleaved semiconductor substrate are stretched to isolate and separate the chips. Since chips can be separated for each chip without any trouble, chip handling can be easily performed.
【００１８】[0018]
【発明の実施の形態】図１は、本発明の実施の形態１に
よる半導体装置の製造方法における工程を示す断面図で
ある。図２は、図１に示す工程に追加する工程を示す断
面図である。該半導体装置は、図１（ａ）〜（ｆ）に示
す工程によって製造される。本実施の形態１による半導
体装置の製造方法について、具体例を示して図１（ａ）
〜（ｆ）に従って説明する。FIG. 1 is a sectional view showing steps in a method for manufacturing a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a cross-sectional view showing a step added to the step shown in FIG. The semiconductor device is manufactured by the steps shown in FIGS. FIG. 1A shows a specific example of the method of manufacturing a semiconductor device according to the first embodiment.
A description will be given according to (f).
【００１９】まず図１（ａ）に示すように、半導体素子
が形成されるＧａＡｓ基板４の表面に、フォトリソグラ
フィ法によって１０μｍ厚さのフォトレジストのエッチ
ングマスク２を形成する。マスクパターンは、スルーホ
ールパターン１を幅２０μｍおよび長さ５０μｍとし、
スクライブラインパターン３を幅１０μｍとする。First, as shown in FIG. 1A, a 10 μm-thick photoresist etching mask 2 is formed on the surface of a GaAs substrate 4 on which semiconductor elements are to be formed by photolithography. The mask pattern has a through-hole pattern 1 having a width of 20 μm and a length of 50 μm,
The scribe line pattern 3 has a width of 10 μm.
【００２０】次いで図１（ｂ）に示すように、エッチン
グマスク２上からＧａＡｓ基板４にＩＣＰ（Inductivel
y Coupled Plasma）ドライエッチング法を行い、スルー
ホールパターン１の基板４をエッチングして深さ１００
μｍのスルーホール用溝５を形成し、スクライブライン
パターン３の基板４をエッチングして深さ５０μｍのス
クライブライン用溝６を形成する。なお本工程における
ドライエッチング法の詳細については後述する。Next, as shown in FIG. 1 (b), an ICP (Inductive
y Coupled Plasma) dry etching is performed to etch the substrate 4 of the through hole pattern 1 to a depth of 100
A groove 5 for through hole 5 μm is formed, and the substrate 4 of the scribe line pattern 3 is etched to form a groove 6 for scribe line with a depth of 50 μm. The details of the dry etching method in this step will be described later.
【００２１】次いで図１（ｃ）に示すように、エッチン
グマスク２を除去してスルーホール用溝５に金属配線７
を形成し、基板４の裏面から研摩などによって基板４を
削って、金属配線７の底面が露出する厚さまで薄層化半
導体基板８とする。その後、薄層化半導体基板８の裏面
に蒸着法やめっき法によって金属層を成膜してバックメ
タル９を形成する。バックメタル９には、図１（ｄ）に
示すように、ダイシングシート１０を貼付ける。ダイシ
ングシートに限らず、粘着層を備えて延伸可能なシート
であればよい。Next, as shown in FIG. 1C, the etching mask 2 is removed and the metal wiring 7 is formed in the through hole groove 5.
Is formed, and the substrate 4 is shaved from the back surface of the substrate 4 by polishing or the like, thereby obtaining a thinned semiconductor substrate 8 having a thickness at which the bottom surface of the metal wiring 7 is exposed. Thereafter, a metal layer is formed on the back surface of the thinned semiconductor substrate 8 by a vapor deposition method or a plating method to form a back metal 9. A dicing sheet 10 is attached to the back metal 9 as shown in FIG. The sheet is not limited to the dicing sheet and may be any sheet that has an adhesive layer and can be stretched.
【００２２】なお、ダイシングシート１０を貼りつける
前に図２のようにバックメタル９のスクライブライン部
１３を予め除去するようにすれば、劈開でチップ分離を
行う際にバックメタル９を劈開することなく薄層化半導
体基板８のみを劈開することにより、メタル屑の発生が
なくチップ分離の安定化が図られる。If the scribe line portion 13 of the back metal 9 is removed in advance as shown in FIG. 2 before the dicing sheet 10 is attached, the back metal 9 can be cleaved when the chip is separated by cleavage. By cleaving only the thinned semiconductor substrate 8 without chipping, generation of metal chips is prevented and chip separation is stabilized.
【００２３】次いで図１（ｅ）に示すように、ブレイク
装置１１などを用い、ダイシングシート１０の裏面から
スクライブライン用溝６に沿って基板を押上げることに
よって、スクライブライン用溝６から薄層化半導体基板
８とバックメタル９とを劈開し、チップ分離部１２を形
成する。最後に図１（ｆ）に示すように、ダイシングシ
ート１０を引伸ばしてチップ分離部１２を広げてチップ
ごとに分離する。Next, as shown in FIG. 1E, the substrate is pushed up along the scribe line groove 6 from the back surface of the dicing sheet 10 using a breaker 11 or the like, so that a thin layer is formed from the scribe line groove 6. The semiconductor substrate 8 and the back metal 9 are cleaved to form a chip separation portion 12. Finally, as shown in FIG. 1 (f), the dicing sheet 10 is stretched to expand the chip separating portion 12, and separate the chips.
【００２４】図３は、図１（ｂ）の工程において用いた
ＩＣＰドライエッチングの特性を示すグラフである。Ｉ
ＣＰエッチャーで塩素系のガスを用いたＧａＡｓ基板の
エッチングデータを示している。エッチング条件は、ガ
ス種にＣｌ2を４０ｓｃｃｍ、ＳｉＣｌ4ガスを４０ｓｃ
ｃｍの混合ガスとし、圧力１０ｍＴｏｒｒ（１．３Ｐ
ａ）、コイルパワー８００Ｗ、プラテンパワー５０Ｗお
よび基板温度２０℃である。図３には横軸をエッチング
マスクの開口幅、縦軸をエッチング速度として、これら
の相関関係が示されている。開口幅が狭いほどエッチン
グ速度は遅く、特に開口幅が２０μｍよりも狭くなると
エッチング速度の低下が著しい。該エッチング速度は、
エッチングマスクの矩形開口パターンにおける開口幅に
よって決まり、開口長さには依存しない。FIG. 3 is a graph showing the characteristics of the ICP dry etching used in the step of FIG. I
9 shows etching data of a GaAs substrate using a chlorine-based gas in a CP etcher. Etching conditions are as follows: Cl 2 is 40 sccm, and SiCl 4 gas is 40 sc.
cm gas mixture, pressure 10mTorr (1.3P
a), coil power 800 W, platen power 50 W, and substrate temperature 20 ° C. FIG. 3 shows the correlation between the opening width of the etching mask on the horizontal axis and the etching rate on the vertical axis. As the opening width is smaller, the etching rate is lower. In particular, when the opening width is smaller than 20 μm, the etching rate is significantly reduced. The etching rate is
It is determined by the opening width in the rectangular opening pattern of the etching mask and does not depend on the opening length.
【００２５】図４は、図１（ｂ）の工程におけるウェハ
構造を詳細に示す拡大図である。図５は、図１（ｂ）の
工程におけるウェハ表面構造を示す表面図である。図６
は、図５のウェハ表面構造の一部分１４を詳細に示す拡
大図である。図４〜６に示すように、スルーホール用溝
５の開口形状は矩形であり、スルーホール用溝５の幅と
は矩形の短辺の長さＡをいう。なお、スルーホール用溝
の開口形状は矩形に限らず、たとえば円形などでもよ
く、円形の場合の幅とは直径をさす。図４に示すよう
に、図１（ｂ）の工程で、前述のようにスルーホール用
溝５の幅Ａを２０μｍおよびスクライブライン用溝６の
幅Ｂを１０μｍとして同時にエッチングする場合、スル
ーホール用溝５の深さＣを１００μｍまでエッチングす
ると、図３の相関関係からスクライブライン用溝６の幅
Ｄは５０μｍの深さとなる。なお、前述のようにエッチ
ング速度は、エッチングマスクの矩形開口パターンにお
ける開口長さには依存しない。たとえば、図１（ｂ）の
工程ではエッチングマスクにフォトレジストで長さＬが
５０μｍの矩形開口パターンを用いているが、長さを７
５μｍ以上としても、エッチング速度のエッチングマス
ク開口幅依存性は開口長さ５０μｍの場合と同様の傾向
にある。FIG. 4 is an enlarged view showing the wafer structure in the step of FIG. 1B in detail. FIG. 5 is a front view showing a wafer surface structure in the step of FIG. FIG.
FIG. 6 is an enlarged view showing a portion 14 of the wafer surface structure of FIG. 5 in detail. As shown in FIGS. 4 to 6, the opening shape of the through hole groove 5 is rectangular, and the width of the through hole groove 5 refers to the length A of the short side of the rectangle. Note that the opening shape of the through hole groove is not limited to a rectangle, and may be, for example, a circle, and the width in the case of a circle refers to a diameter. As shown in FIG. 4, in the step of FIG. 1B, when the width A of the through hole groove 5 is set to 20 μm and the width B of the scribe line groove 6 is set to 10 μm as described above, etching is performed simultaneously. When the depth C of the groove 5 is etched to 100 μm, the width D of the scribe line groove 6 becomes 50 μm from the correlation shown in FIG. As described above, the etching rate does not depend on the opening length of the rectangular opening pattern of the etching mask. For example, in the process of FIG. 1B, a rectangular opening pattern having a length L of 50 μm made of photoresist is used as an etching mask.
Even when the thickness is 5 μm or more, the dependence of the etching rate on the opening width of the etching mask tends to be similar to the case where the opening length is 50 μm.
【００２６】スルーホール用溝５の深さは、最終基板厚
さを想定し、チップの取扱いの容易性を考慮して決定す
る必要がある。特にＧａＡｓ基板などの化合物半導体基
板の場合、機械的な強度が低いので、特別な支持基盤な
どを貼付けない場合はエッチング深さ１００μｍ程度以
上が望ましい。スルーホール用溝５およびスクライブラ
イン用溝６の各溝幅に関しては、図３に示したようにエ
ッチング開口幅が狭くなるに従ってエッチング速度が低
下するので、あまり狭い開口幅とすると深い溝をエッチ
ングする際のエッチングに長時間を要し、生産性の低下
を招く。そのため、スルーホール用溝５の深さを１００
μｍ程度以上とすることを考慮すると、スルーホール用
溝５の幅は２０μｍ、スクライブライン用溝６の幅は１
０μｍ程度が適している。The depth of the through-hole groove 5 must be determined in consideration of the ease of chip handling, assuming the final substrate thickness. In particular, in the case of a compound semiconductor substrate such as a GaAs substrate, the mechanical strength is low. Therefore, when a special support base or the like is not attached, the etching depth is preferably about 100 μm or more. Regarding the groove widths of the through hole groove 5 and the scribe line groove 6, as shown in FIG. 3, the etching rate decreases as the etching opening width becomes narrower. Therefore, if the opening width is too narrow, a deep groove is etched. In such a case, a long time is required for etching, which causes a decrease in productivity. Therefore, the depth of the through hole groove 5 is set to 100
Considering that it is about μm or more, the width of the through hole groove 5 is 20 μm, and the width of the scribe line groove 6 is 1 μm.
About 0 μm is suitable.
【００２７】以上のように、本実施の形態１において
は、図１（ｂ）に示した工程でスクライブライン用溝６
の幅をスルーホール用溝５の幅より狭くすることによっ
て、無効領域であるスクライブラインが基板表面に占め
る割合を狭小化することができる。またスクライブライ
ン用溝６の幅をスルーホール用溝５の幅より狭くするこ
とによって、同時にエッチングして、エッチング特性か
らスクライブライン用溝６の深さをスルーホール用溝５
より浅く形成することができる。さらにスクライブライ
ン用溝６の深さをスルーホール用溝５より浅くエッチン
グするので、図１（ｃ）に示した工程で、スルーホール
用溝５に形成された金属配線７の底面が露出する厚さま
で基板４を削って薄層化半導体基板８としても、スクラ
イブライン用溝６の底部の基体は除去されない。この状
態で、図１（ｃ）〜（ｅ）に示したようにバックメタル
９およびダイシングシート１０とを薄層化半導体基板８
に貼付けた後で、スクライブライン用溝６からバックメ
タル９および薄層化半導体基板８を劈開した後で、ダイ
シングシート１０を引伸ばして各チップを分離すること
によって、分離後のチップがバラバラにならず、チップ
を容易に取扱うことができる。これによってコストが低
減され半導体素子の信頼性の向上を図ることができる。As described above, in the first embodiment, the scribe line groove 6 is formed in the step shown in FIG.
Is smaller than the width of the through-hole groove 5, the ratio of the scribe line, which is an ineffective area, to the substrate surface can be reduced. Also, by making the width of the scribe line groove 6 narrower than the width of the through hole groove 5, etching is performed at the same time, and the depth of the scribe line groove 6 is reduced from the etching characteristics.
It can be formed shallower. Further, since the depth of the scribe line groove 6 is etched to be shallower than that of the through hole groove 5, the thickness of the bottom surface of the metal wiring 7 formed in the through hole groove 5 is exposed in the step shown in FIG. Even if the substrate 4 is cut down to make the semiconductor substrate 8 thinner, the base at the bottom of the scribe line groove 6 is not removed. In this state, as shown in FIGS. 1C to 1E, the back metal 9 and the dicing sheet 10 are
After the back metal 9 and the thinned semiconductor substrate 8 are cleaved from the scribe line groove 6 and then the dicing sheet 10 is stretched to separate the chips, the separated chips are separated. In addition, the chip can be easily handled. As a result, the cost can be reduced and the reliability of the semiconductor element can be improved.
【００２８】また本発明の実施の形態２による半導体装
置の製造方法では、実施の形態１において、図１（ａ）
に示した工程でエッチングマスク材に用いたフォトレジ
ストに代えて、ＳｉＯ2およびＳｉＮなどの無機の絶縁
膜や、これらの無機の絶縁膜とフォトレジストなどの有
機膜との積層マスクを用いる。これによっても実施の形
態１と同様の効果が得られる。In the method of manufacturing a semiconductor device according to the second embodiment of the present invention, in the first embodiment, as shown in FIG.
In place of the photoresist used as the etching mask material in the process shown in (1), an inorganic insulating film such as SiO 2 and SiN, or a laminated mask of these inorganic insulating films and an organic film such as a photoresist is used. With this, the same effect as in the first embodiment can be obtained.
【００２９】さらに本発明の実施の形態３による半導体
装置の製造方法では、実施の形態１において、図１
（ｃ）に示した工程で基板４を研摩などによって削る
際、基板表面に支持基板を貼付ける。支持基板としては
ガラス基板などを用い、基板表面には樹脂などで貼付け
る。貼付けられた支持基板は、図１（ｅ）に示した工程
でスクライブライン用溝６から基板８とバックメタル９
とを劈開する前に、樹脂を有機溶剤で溶かして取外す。
このように支持基板を基板表面に貼付けることによっ
て、研摩などで薄く仕上げられた基板をより容易に取扱
うことができる。Further, in the method of manufacturing a semiconductor device according to the third embodiment of the present invention,
When the substrate 4 is ground by polishing or the like in the step shown in (c), a supporting substrate is attached to the substrate surface. A glass substrate or the like is used as the support substrate, and the surface of the substrate is attached with a resin or the like. The attached support substrate is removed from the scribe line groove 6 through the substrate 8 and the back metal 9 in the process shown in FIG.
Before cleaving, the resin is dissolved in an organic solvent and removed.
By attaching the support substrate to the substrate surface in this manner, a substrate that has been thinly finished by polishing or the like can be handled more easily.
【００３０】[0030]
【発明の効果】以上のように本発明によれば、スルーホ
ール用溝の幅よりもスクライブライン用溝の幅を狭くし
たエッチングマスクを用いることによって、無効領域で
あるスクライブラインが基板表面に占める割合を狭小化
できるので、基板からのチップ取れ数を増加することが
できる。またスルーホール用溝の幅よりもスクライブラ
イン用溝の幅を狭くすることによって、同時にエッチン
グして、スクライブライン用溝の深さをスルーホール用
溝より浅く形成できるので、エッチング工程を簡易にす
ることができる。さらに、スクライブライン用溝がスル
ーホール用溝より浅くエッチングされた半導体基板が、
スルーホール用溝の底面に達するまで削られることによ
って、スルーホール用溝は半導体基板を貫通してもスク
ライブライン用溝は貫通されず、シートを接着した後で
半導体基板を劈開して半導体基板に接着された粘着性お
よび延伸性を有するシートを引伸ばすことによって、各
チップが単離されてバラバラになることなくチップごと
に分離することができるので、チップ取扱いを容易にす
ることができる。これによってコストが低減されて半導
体素子の信頼性を向上する半導体装置の製造方法を提供
することができる。As described above, according to the present invention, the scribe line, which is an ineffective area, occupies the substrate surface by using an etching mask in which the width of the scribe line groove is smaller than the width of the through hole groove. Since the ratio can be narrowed, the number of chips that can be taken from the substrate can be increased. Also, by making the width of the scribe line groove narrower than the width of the through hole groove, etching can be performed at the same time, and the depth of the scribe line groove can be formed shallower than the through hole groove, thereby simplifying the etching process. be able to. Furthermore, the semiconductor substrate in which the scribe line groove is etched shallower than the through hole groove,
By being cut until the bottom of the through hole groove is reached, the through hole groove does not penetrate the scribe line groove even though it penetrates the semiconductor substrate. By stretching the adhered adhesive and stretchable sheet, each chip can be separated into chips without being isolated and falling apart, thereby facilitating chip handling. Thus, it is possible to provide a method for manufacturing a semiconductor device in which the cost is reduced and the reliability of the semiconductor element is improved.
【図１】本発明の実施の形態１による半導体装置の製造
方法を図１（ａ）〜（ｆ）の工程で示す断面図である。1A to 1F are cross-sectional views showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention;
【図２】図１に示す工程に追加する工程を示す断面図で
ある。FIG. 2 is a cross-sectional view showing a step added to the step shown in FIG.
【図３】図１（ｂ）の工程において用いたＩＣＰドライ
エッチングの特性を示すグラフである。FIG. 3 is a graph showing characteristics of ICP dry etching used in the step of FIG. 1 (b).
【図４】図１（ｂ）の工程におけるウェハ構造を詳細に
示す拡大図である。FIG. 4 is an enlarged view showing a wafer structure in a step of FIG. 1B in detail.
【図５】図１（ｂ）の工程におけるウェハ表面構造を示
す表面図である。FIG. 5 is a front view showing a wafer surface structure in the step of FIG. 1 (b).
【図６】図５のウェハ表面構造の一部分１４を詳細に示
す拡大図である。FIG. 6 is an enlarged view showing a portion 14 of the wafer surface structure of FIG. 5 in detail.
【図７】従来の半導体装置の製造方法における工程を示
す断面図である。FIG. 7 is a cross-sectional view showing a step in a conventional method for manufacturing a semiconductor device.
１ スルーホールパターン ２ エッチングマスク ３ スクライブラインパターン ４，１０４ 半導体基板 ５，１０３ スルーホール用溝 ６，１０６ スクライブライン用溝 ７ 金属配線 ８，１０８ 薄層化半導体基板 ９ 裏面金属配線板 １０ ダイシングシート １１ ブレイク装置 １２ スクライブライン １３ スクライブライン部 １１５ 半導体素子部 １１６ ガラス基板 Reference Signs List 1 through hole pattern 2 etching mask 3 scribe line pattern 4, 104 semiconductor substrate 5, 103 through hole groove 6, 106 scribe line groove 7 metal wiring 8, 108 thinned semiconductor substrate 9 back metal wiring board 10 dicing sheet 11 Breaking device 12 Scribe line 13 Scribe line part 115 Semiconductor element part 116 Glass substrate
Claims (6)
体装置を個々に隔てるスクライブライン用溝と、半導体
装置にスルーホール配線を施すためのスルーホール用溝
とを形成する半導体装置の製造方法であって、 スクライブライン用溝の幅をスルーホール用溝の幅より
狭くし、これらの溝を同時に形成することを特徴とする
半導体装置の製造方法。1. A semiconductor device manufacturing method for forming a scribe line groove for individually separating a plurality of semiconductor devices formed on a semiconductor substrate and a through hole groove for providing a through hole wiring in the semiconductor device. A method of manufacturing a semiconductor device, wherein the width of a scribe line groove is made narrower than the width of a through hole groove, and these grooves are formed simultaneously.
ホール用溝の幅の半分以下とすることを特徴とする請求
項１記載の半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the width of the scribe line groove is set to be not more than half the width of the through hole groove.
ーホール用溝の深さの半分以下とすることを特徴とする
請求項１または２記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the depth of the scribe line groove is set to be not more than half the depth of the through hole groove.
ｍ以下にすることを特徴とする請求項１〜３のうちのい
ずれか１記載の半導体装置の製造方法。4. The width of the scribe line groove is 20 μm.
The method for manufacturing a semiconductor device according to claim 1, wherein the value is not more than m.
ン用溝が形成された半導体基板をスルーホール用溝の底
面に達する厚さになるまで裏面から削り、スルーホール
用溝を貫通させることを特徴とする請求項１〜４のうち
のいずれか１記載の半導体装置の製造方法。5. A semiconductor substrate having a through-hole groove and a scribe-line groove formed thereon is shaved from the back surface until the thickness reaches a bottom surface of the through-hole groove, and the through-hole groove is penetrated. A method for manufacturing a semiconductor device according to claim 1.
体基板裏面に粘着性および延伸性を有するシートを貼付
け、スクライブライン用溝に沿って半導体基板を劈開
し、前記シートを延伸して各半導体装置を分離すること
を特徴とする請求項５記載の半導体装置の製造方法。6. A sticky and extensible sheet is attached to the back surface of the semiconductor substrate through which the through-hole groove has been penetrated, the semiconductor substrate is cleaved along the scribe line groove, and the sheet is stretched to form each semiconductor. 6. The method according to claim 5, wherein the devices are separated.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397236A JP2002198327A (en) | 2000-12-27 | 2000-12-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000397236A JP2002198327A (en) | 2000-12-27 | 2000-12-27 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198327A true JP2002198327A (en) | 2002-07-12 |
Family
ID=18862388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000397236A Pending JP2002198327A (en) | 2000-12-27 | 2000-12-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002198327A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004053850A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Method for manufacturing device chip |
| JP2005254430A (en) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor device |
| JP2008300400A (en) * | 2007-05-29 | 2008-12-11 | Fujikura Ltd | Semiconductor package substrate, method of manufacturing the same, and method of manufacturing semiconductor package |
| JP2009027174A (en) * | 2007-07-23 | 2009-02-05 | Dongbu Hitek Co Ltd | System in package, and method of manufacturing the same |
| JP2010245571A (en) * | 2010-07-23 | 2010-10-28 | Oki Semiconductor Co Ltd | Method of manufacturing semiconductor device |
| CN104781939A (en) * | 2012-11-23 | 2015-07-15 | 奥斯兰姆奥普托半导体有限责任公司 | Method for singulating an assemblage into semiconductor chips, and semiconductor chip |
| JP2017041525A (en) * | 2015-08-19 | 2017-02-23 | 株式会社ディスコ | Wafer division method |
| JP2018113389A (en) * | 2017-01-13 | 2018-07-19 | 株式会社ディスコ | Processing method |
| JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
| JP2019192873A (en) * | 2018-04-27 | 2019-10-31 | 株式会社ディスコ | Processing method of workpiece |
| JP2020085919A (en) * | 2018-11-15 | 2020-06-04 | 日本電気硝子株式会社 | Method for manufacturing plate-like member and laminate |
-
2000
- 2000-12-27 JP JP2000397236A patent/JP2002198327A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004053850A (en) * | 2002-07-18 | 2004-02-19 | Fujitsu Ltd | Method for manufacturing device chip |
| JP2005254430A (en) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Works Ltd | Manufacturing method of semiconductor device |
| WO2005087652A1 (en) * | 2004-03-15 | 2005-09-22 | Matsushita Electric Works, Ltd. | Method of manufacturing semiconductor device |
| US7592263B2 (en) | 2004-03-15 | 2009-09-22 | Panasonic Electric Works Co., Ltd. | Method of manufacturing semiconductor device |
| JP4556454B2 (en) * | 2004-03-15 | 2010-10-06 | パナソニック電工株式会社 | Manufacturing method of semiconductor device |
| JP2008300400A (en) * | 2007-05-29 | 2008-12-11 | Fujikura Ltd | Semiconductor package substrate, method of manufacturing the same, and method of manufacturing semiconductor package |
| JP2009027174A (en) * | 2007-07-23 | 2009-02-05 | Dongbu Hitek Co Ltd | System in package, and method of manufacturing the same |
| JP2010245571A (en) * | 2010-07-23 | 2010-10-28 | Oki Semiconductor Co Ltd | Method of manufacturing semiconductor device |
| US9728459B2 (en) | 2012-11-23 | 2017-08-08 | Osram Opto Semiconductors Gmbh | Method for singulating an assemblage into semiconductor chips, and semiconductor chip |
| KR102182873B1 (en) | 2012-11-23 | 2020-11-25 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for singulating an assemblage into semiconductor chips, and semiconductor chip |
| JP2016501444A (en) * | 2012-11-23 | 2016-01-18 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | Method for dividing assembly into semiconductor chips and semiconductor chip |
| CN104781939A (en) * | 2012-11-23 | 2015-07-15 | 奥斯兰姆奥普托半导体有限责任公司 | Method for singulating an assemblage into semiconductor chips, and semiconductor chip |
| CN104781939B (en) * | 2012-11-23 | 2018-11-09 | 奥斯兰姆奥普托半导体有限责任公司 | Method and semiconductor chip for complex to be divided into semiconductor chip |
| KR20150087243A (en) * | 2012-11-23 | 2015-07-29 | 오스람 옵토 세미컨덕터스 게엠베하 | Method for singulating an assemblage into semiconductor chips, and semiconductor chip |
| CN109390282A (en) * | 2012-11-23 | 2019-02-26 | 奥斯兰姆奥普托半导体有限责任公司 | For complex to be divided into the method and semiconductor chip of semiconductor chip |
| JP2017041525A (en) * | 2015-08-19 | 2017-02-23 | 株式会社ディスコ | Wafer division method |
| JP2018113389A (en) * | 2017-01-13 | 2018-07-19 | 株式会社ディスコ | Processing method |
| JP2018195701A (en) * | 2017-05-17 | 2018-12-06 | 株式会社デンソー | Method of manufacturing semiconductor device |
| JP2019192873A (en) * | 2018-04-27 | 2019-10-31 | 株式会社ディスコ | Processing method of workpiece |
| JP7214306B2 (en) | 2018-04-27 | 2023-01-30 | 株式会社ディスコ | Workpiece processing method |
| JP2020085919A (en) * | 2018-11-15 | 2020-06-04 | 日本電気硝子株式会社 | Method for manufacturing plate-like member and laminate |
| CN112567539A (en) * | 2018-11-15 | 2021-03-26 | 日本电气硝子株式会社 | Method for manufacturing plate-like member and laminate |
| JP7206829B2 (en) | 2018-11-15 | 2023-01-18 | 日本電気硝子株式会社 | METHOD FOR MANUFACTURING PLATE MEMBER AND LAMINATE |
| US11975519B2 (en) | 2018-11-15 | 2024-05-07 | Nippon Electric Glass Co., Ltd. | Method of manufacturing plate-like member and laminate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100022046A1 (en) | Method for fabricating semiconductor device | |
| US7442565B2 (en) | Method for manufacturing vertical structure light emitting diode | |
| KR100606551B1 (en) | Method for fabricating light emitting devices | |
| US10157765B2 (en) | Methods for processing a semiconductor workpiece | |
| US9006896B2 (en) | Chip package and method for forming the same | |
| TWI569305B (en) | Methods and structures for forming microstrip transmission lines on thin silicon on insulator (soi) wafers | |
| US20100015782A1 (en) | Wafer Dicing Methods | |
| JP2006344816A (en) | Method of manufacturing semiconductor chip | |
| CN112039461B (en) | Method for manufacturing bulk acoustic wave resonator | |
| JP2015029060A (en) | Method for manufacturing semiconductor strip, circuit board and image forming apparatus having semiconductor strip | |
| JP2008235587A (en) | Manufacturing method of semiconductor device | |
| US9754832B2 (en) | Semiconductor wafer and method of producing the same | |
| JP2002198327A (en) | Method for manufacturing semiconductor device | |
| KR101116944B1 (en) | Method for producing an integrated circuit | |
| US9064950B2 (en) | Fabrication method for a chip package | |
| JP2006019429A (en) | Semiconductor device and semiconductor wafer, and manufacturing method thereof | |
| JP2007042857A (en) | Method of manufacturing semiconductor light emitting element and semiconductor element and semiconductor light emitting device | |
| CN113284826A (en) | Micro-element capable of being transferred in huge amount, manufacturing method and transferring method thereof and display device | |
| JP2015126188A (en) | Semiconductor device manufacturing method, semiconductor device and semiconductor composite device | |
| JP4046645B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN112993116A (en) | Light emitting device manufacturing method, light emitting device and display device | |
| JP2005294472A (en) | Semiconductor device, semiconductor wafer, and their manufacturing methods | |
| TW201003763A (en) | Wafer dicing methods | |
| JP4911883B2 (en) | Method for manufacturing photoelectric conversion element | |
| US20110039397A1 (en) | Structures and methods to separate microchips from a wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060131 |