JP2002204450A - データ処理装置および方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 ＭＰＥＧストリームのＩピクチャの入力の際
に、マクロブロックが不連続であっても安定的に処理を
行えるようにする。 【解決手段】 入力ストリームから検出されたスライス
スタートコードとフレームパルスとに基づきタイミング
ジェネレータ３０２によって生成された基準ＭＢアドレ
スと、遅延回路３００で位相調整された入力ストリーム
がＶＬＤ３０３に供給され、可変長符号が解かれて検出
されたＭＢアドレスとがアドレス比較器３０４で比較さ
れ、ＭＢアドレスの連続性がチェックされる。不連続で
あれば、例えばＶＬＤ３０３から出力されるストリーム
が一時的に停止されると共に、セレクタ３０６で置換用
データ発生回路３０５側が選択される。入力ストリーム
は、マクロブロックが不連続な部分で、置換用データ発
生回路３０５において予め用意された、正しいＭＢアド
レスを有するマクロブロックデータに置き換えられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画面を所定サイ
ズに分割したマクロブロック単位で圧縮符号化されたデ
ータストリームを安定的に処理できるようにしたデータ
処理装置および方法に関する。

【０００２】

【従来の技術】近年では、ディジタルビデオ信号を圧縮
符号化する方式として、ＭＰＥＧ(Moving Pictures Exp
erts Group)と称される符号化方式が広く用いられてい
る。ＭＰＥＧ２は、ＤＣＴ(Discrete Cosine Transfor
m)と予測符号化を用いた動画圧縮の規格である。１フレ
ーム分の画像データを所定サイズのマクロブロックに分
割し、マクロブロック単位で動きベクトルを用いて予測
符号化され、マクロブロックがさらに分割されたＤＣＴ
ブロック単位でＤＣＴが行われ、可変長符号化される。
現状では、より拡張性が高く高画質が得られるようにさ
れたＭＰＥＧ２が主流となっている。

【０００３】ＭＰＥＧ２のデータは、階層構造を有する
データストリームからなる。階層は、上位からシーケン
ス層、ＧＯＰ(Group Of Picture)層、ピクチャ層、スラ
イス層、マクロブロック層となっており、各層は、それ
ぞれ１以上の下位構造を含む。各層は、それぞれヘッダ
部を有する。また、マクロブロック層を除く各層には、
ヘッダ部に先んじてスタートコードが配される。

【０００４】マクロブロックは、１６画素×１６画素か
らなるブロックであり、１以上のマクロブロックで１ス
ライスが構成される。一方、１ピクチャは、１画面に対
応し、スライスは、ピクチャを跨ることができない。ま
た、スライスヘッダは、画面の左端には必ず来るように
される。スライススタートコードには、当該スライスの
垂直方向の位置情報が含まれ、スライスヘッダには、拡
張されたスライス垂直位置情報や量子化スケール情報な
どが格納される。

【０００５】また、ＭＰＥＧ２においては、時系列方向
に予測符号化を行ったＢ(Bidirectionally)ピクチャお
よびＰ(Predictive)ピクチャと、１画面（１フレーム）
で完結するＩ(Intra)ピクチャとが定義されている。
Ｐ、Ｂピクチャは、時間的に前あるいは前後のピクチャ
を必要とする。編集単位を１フレーム単位にするために
は、Ｉピクチャのみで構成するのが好ましい。

【０００６】

【発明が解決しようとする課題】図３２は、６２５／５
０方式における一例のマクロブロックアドレスを示す。
図３２Ａは、マクロブロックの画面上での一例の配列を
示す。１画面が縦３８個×横４５個のマクロブロックに
分割される。図３２Ａにおいて、各ブロック内の表示
（ｙｙ，ｘｘ）は、マクロブロックのアドレスであっ
て、各ブロックの画面内での位置を、（縦方向位置，横
方向位置）でそれぞれ示す。上述したＩピクチャで構成
されるＭＰＥＧストリームは、これらのマクロブロック
を順序正しく、且つ、全てのマクロブロックを伝送しな
ければならないとされている。

【０００７】すなわち、１画面上のマクロブロックの配
置が図３２Ａのようになっている場合、Ｉピクチャが伝
送されるデータストリームにおいて、例えば図３２Ａの
斜線部に関しては、図３２Ｂに一例が示されるように、
（２，４１）、（２，４２）、（２，４３）、（２，４
４）、（３，０）、（３，１）、（３，２）、（３，
３）・・・とマクロブロックが伝送されることが期待さ
れる。

【０００８】ここで、マクロブロックの一部が何らかの
理由により伝送途中などで欠落した場合を考える。例え
ばマクロブロック（２，４３）が欠落した場合、データ
ストリームは、図３２Ｃに示されるように、マクロブロ
ック（２，４２）に続けて、マクロブロック（２，４
４）が伝送され、マクロブロックアドレスが不連続とな
ったイレギュラーなストリームとなる。このようなイレ
ギュラーなストリームは、ＭＰＥＧの規定に反した、Ｍ
ＰＥＧシンタクスエラーとなる。

【０００９】マクロブロックの一部が欠落する原因とし
ては、伝送路などにおいて、ビット反転が生じる、デー
タストリームが途切れてしまうといった、伝送路での障
害に基づく場合が考えられる。また、伝送されるデータ
ストリームにおいて、元々のマクロブロックアドレスが
不連続とされたイレギュラーなデータストリームである
場合も考えられる。

【００１０】このようなイレギュラーなデータストリー
ムがＭＰＥＧデコーダに入力されると、ＭＰＥＧデコー
ダは、予期せぬマクロブロックアドレスが入力されてし
まうことにより、ハングアップしてしまう危険性がある
という問題点があった。そのため、従来では、安定的な
システムを実現することが難しかったという問題点があ
った。

【００１１】したがって、この発明の目的は、ＭＰＥＧ
ストリームのＩピクチャの入力の際に、マクロブロック
が不連続であっても安定的に処理を行えるデータ処理装
置および方法を提供することにある。

【００１２】

【課題を解決するための手段】この発明は、上述した課
題を解決するために、画面が所定に分割されたブロック
が画面上の位置に応じて連続的な順序で伝送され、ブロ
ックのそれぞれには画面上での位置を示す位置情報が格
納されたデータストリームを処理するデータ処理装置に
おいて、画面が所定に分割されたブロックが伝送される
データストリームに対し、ブロックに格納された画面上
での位置情報に基づきブロックの順序の連続性を検出す
る検出手段と、検出手段による検出結果に応じてブロッ
クの連続性の補正を行う補正手段とを備えることを特徴
とするデータ処理装置である。

【００１３】また、この発明は、画面が所定に分割され
たブロックが画面上の位置に応じて連続的な順序で伝送
され、ブロックのそれぞれには画面上での位置を示す位
置情報が格納されたデータストリームを処理するデータ
処理方法において、画面が所定に分割されたブロックが
伝送されるデータストリームに対し、ブロックに格納さ
れた画面上での位置情報に基づきブロックの順序の連続
性を検出する検出のステップと、検出のステップによる
検出結果に応じてブロックの連続性の補正を行う補正の
ステップとを備えることを特徴とするデータ処理方法で
ある。

【００１４】上述したように、この発明は、画面が所定
に分割されたブロックが伝送されるデータストリームに
対し、ブロックに格納された画面上での位置情報に基づ
きブロックの順序の連続性を検出し、検出結果に応じて
ブロックの連続性を補正するようにしているため、位置
情報が不連続となるデータストリームが出力されること
を回避できる。

【００１５】

【発明の実施の形態】以下、この発明をディジタルＶＴ
Ｒに対して適用した一実施形態について説明する。この
一実施形態は、放送局の環境で使用して好適なものであ
る。

【００１６】この一実施形態では、圧縮方式としては、
例えばＭＰＥＧ２方式が採用される。ＭＰＥＧ２は、動
き補償予測符号化と、ＤＣＴによる圧縮符号化とを組み
合わせたものである。ＭＰＥＧ２のデータ構造は、階層
構造をなしている。図１は、一般的なＭＰＥＧ２のデー
タストリームの階層構造を概略的に示す。図１に示され
るように、データ構造は、下位から、マクロブロック層
（図１Ｅ）、スライス層（図１Ｄ）、ピクチャ層（図１
Ｃ）、ＧＯＰ層（図１Ｂ）およびシーケンス層（図１
Ａ）となっている。

【００１７】図１Ｅに示されるように、マクロブロック
層は、ＤＣＴを行う単位であるＤＣＴブロックからな
る。マクロブロック層は、マクロブロックヘッダと複数
のＤＣＴブロックとで構成される。スライス層は、図１
Ｄに示されるように、スライスヘッダ部と、１以上のマ
クロブロックより構成される。ピクチャ層は、図１Ｃに
示されるように、ピクチャヘッダ部と、１以上のスライ
スとから構成される。ピクチャは、１画面に対応する。
ＧＯＰ層は、図１Ｂに示されるように、ＧＯＰヘッダ部
と、フレーム内符号化に基づくピクチャであるＩピクチ
ャと、予測符号化に基づくピクチャであるＰおよびＢピ
クチャとから構成される。

【００１８】Ｉピクチャ(Intra-coded picture：イント
ラ符号化画像) は、符号化されるときその画像１枚の中
だけで閉じた情報を使用するものである。従って、復号
時には、Ｉピクチャ自身の情報のみで復号できる。Ｐピ
クチャ(Predictive-coded picture ：順方向予測符号化
画像）は、予測画像（差分をとる基準となる画像）とし
て、時間的に前の既に復号されたＩピクチャまたはＰピ
クチャを使用するものである。動き補償された予測画像
との差を符号化するか、差分を取らずに符号化するか、
効率の良い方をマクロブロック単位で選択する。Ｂピク
チャ(Bidirectionally predictive-coded picture ：両
方向予測符号化画像）は、予測画像（差分をとる基準と
なる画像）として、時間的に前の既に復号されたＩピク
チャまたはＰピクチャ、時間的に後ろの既に復号された
ＩピクチャまたはＰピクチャ、並びにこの両方から作ら
れた補間画像の３種類を使用する。この３種類のそれぞ
れの動き補償後の差分の符号化と、イントラ符号化の中
で、最も効率の良いものをマクロブロック単位で選択す
る。

【００１９】従って、マクロブロックタイプとしては、
フレーム内符号化(Intra) マクロブロックと、過去から
未来を予測する順方向(Forward) フレーム間予測マクロ
ブロックと、未来から過去を予測する逆方向(Backward)
フレーム間予測マクロブロックと、前後両方向から予測
する両方向マクロブロックとがある。Ｉピクチャ内の全
てのマクロブロックは、フレーム内符号化マクロブロッ
クである。また、Ｐピクチャ内には、フレーム内符号化
マクロブロックと順方向フレーム間予測マクロブロック
とが含まれる。Ｂピクチャ内には、上述した４種類の全
てのタイプのマクロブロックが含まれる。

【００２０】ＧＯＰには、最低１枚のＩピクチャが含ま
れ、ＰおよびＢピクチャは、存在しなくても許容され
る。最上層のシーケンス層は、図１Ａに示されるよう
に、シーケンスヘッダ部と複数のＧＯＰとから構成され
る。

【００２１】ＭＰＥＧのフォーマットにおいては、スラ
イスが１つの可変長符号系列である。可変長符号系列と
は、可変長符号を正しく復号化しなければデータの境界
を検出できない系列である。

【００２２】また、シーケンス層、ＧＯＰ層、ピクチャ
層およびスライス層の先頭には、それぞれ、バイト単位
に整列された所定のビットパターンを有するスタートコ
ードが配される。この、各層の先頭に配されるスタート
コードを、シーケンス層においてはシーケンスヘッダコ
ード、他の階層においてはスタートコードと称し、ビッ
トパターンが〔００ ００ ０１ ｘｘ〕（以下、〔〕
による表記は、１６進表記であることを示す）とされ
る。２桁ずつ示され、〔ｘｘ〕は、各層のそれぞれで異
なるビットパターンが配されることを示す。

【００２３】すなわち、スタートコードおよびシーケン
スヘッダコードは、４バイト（＝３２ビット）からな
り、４バイト目の値に基づき、後に続く情報の種類を識
別できる。これらスタートコードおよびシーケンスヘッ
ダコードは、バイト単位で整列されているため、４バイ
トのパターンマッチングを行うだけで捕捉することがで
きる。

【００２４】さらに、スタートコードに続く１バイトの
上位４ビットが、後述する拡張データ領域の内容の識別
子となっている。この識別子の値により、その拡張デー
タの内容を判別することができる。

【００２５】なお、マクロブロック層およびマクロブロ
ック内のＤＣＴブロックには、このような、バイト単位
に整列された所定のビットパターンを有する識別コード
は、配されない。

【００２６】各層のヘッダ部について、より詳細に説明
する。図１Ａに示すシーケンス層では、先頭にシーケン
スヘッダ２が配され、続けて、シーケンス拡張３、拡張
およびユーザデータ４が配される。シーケンスヘッダ２
の先頭には、シーケンスヘッダコード１が配される。ま
た、図示しないが、シーケンス拡張３およびユーザデー
タ４の先頭にも、それぞれ所定のスタートコードが配さ
れる。シーケンスヘッダ２から拡張およびユーザデータ
４までがシーケンス層のヘッダ部とされる。

【００２７】シーケンスヘッダ２には、図２に内容と割
当ビットが示されるように、シーケンスヘッダコード
１、水平方向画素数および垂直方向ライン数からなる符
号化画像サイズ、アスペクト比、フレームレート、ビッ
トレート、ＶＢＶ(Video Buffering Verifier)バッファ
サイズ、量子化マトリクスなど、シーケンス単位で設定
される情報がそれぞれ所定のビット数を割り当てられて
格納される。

【００２８】シーケンスヘッダに続く拡張スタートコー
ド後のシーケンス拡張３では、図３に示されるように、
ＭＰＥＧ２で用いられるプロファイル、レベル、クロマ
（色差）フォーマット、プログレッシブシーケンスなど
の付加データが指定される。拡張およびユーザデータ４
は、図４に示されるように、シーケンス表示（）によ
り、原信号のＲＧＢ変換特性や表示画サイズの情報を格
納できると共に、シーケンススケーラブル拡張（）によ
り、スケーラビリティモードやスケーラビリティのレイ
ヤ指定などを行うことができる。

【００２９】シーケンス層のヘッダ部に続けて、ＧＯＰ
が配される。ＧＯＰの先頭には、図１Ｂに示されるよう
に、ＧＯＰヘッダ６およびユーザデータ７が配される。
ＧＯＰヘッダ６およびユーザデータ７がＧＯＰのヘッダ
部とされる。ＧＯＰヘッダ６には、図５に示されるよう
に、ＧＯＰのスタートコード５、タイムコード、ＧＯＰ
の独立性や正当性を示すフラグがそれぞれ所定のビット
数を割り当てられて格納される。ユーザデータ７は、図
６に示されるように、拡張データおよびユーザデータを
含む。図示しないが、拡張データおよびユーザデータの
先頭には、それぞれ所定のスタートコードが配される。

【００３０】ＧＯＰ層のヘッダ部に続けて、ピクチャが
配される。ピクチャの先頭には、図１Ｃに示されるよう
に、ピクチャヘッダ９、ピクチャ符号化拡張１０、なら
びに、拡張およびユーザデータ１１が配される。ピクチ
ャヘッダ９の先頭には、ピクチャスタートコード８が配
される。また、ピクチャ符号化拡張１０、ならびに、拡
張およびユーザデータ１１の先頭には、それぞれ所定の
スタートコードが配される。ピクチャヘッダ９から拡張
およびユーザデータ１１までがピクチャのヘッダ部とさ
れる。

【００３１】ピクチャヘッダ９は、図７に示されるよう
に、ピクチャスタートコード８が配されると共に、画面
に関する符号化条件が設定される。ピクチャ符号化拡張
１０では、図８に示されるように、前後方向および水平
／垂直方向の動きベクトルの範囲の指定や、ピクチャ構
造の指定がなされる。また、ピクチャ符号化拡張１０で
は、イントラマクロブロックのＤＣ係数精度の設定、Ｖ
ＬＣタイプの選択、線型／非線型量子化スケールの選
択、ＤＣＴにおけるスキャン方法の選択などが行われ
る。

【００３２】拡張およびユーザデータ１１では、図９に
示されるように、量子化マトリクスの設定や、空間スケ
ーラブルパラメータの設定などが行われる。これらの設
定は、ピクチャ毎に可能となっており、各画面の特性に
応じた符号化を行うことができる。また、拡張およびユ
ーザデータ１１では、ピクチャの表示領域の設定を行う
ことが可能となっている。さらに、拡張およびユーザデ
ータ１１では、著作権情報を設定することもできる。

【００３３】ピクチャ層のヘッダ部に続けて、スライス
が配される。スライスの先頭には、図１Ｄに示されるよ
うに、スライスヘッダ１３が配され、スライスヘッド１
３の先頭に、スライススタートコード１２が配される。
図１０に示されるように、スライススタートコード１２
は、当該スライスの垂直方向の位置情報を含む。スライ
スヘッダ１３には、さらに、拡張されたスライス垂直位
置情報や、量子化スケール情報などが格納される。

【００３４】スライス層のヘッダ部に続けて、マクロブ
ロックが配される（図１Ｅ）。マクロブロックでは、マ
クロブロックヘッダ１４に続けて複数のＤＣＴブロック
が配される。上述したように、マクロブロックヘッダ１
４にはスタートコードが配されない。図１１に示される
ように、マクロブロックヘッダ１４は、マクロブロック
の相対的な位置情報が格納されると共に、動き補償モー
ドの設定、ＤＣＴ符号化に関する詳細な設定などを指示
する。

【００３５】マクロブロックヘッダ１４に続けて、ＤＣ
Ｔブロックが配される。ＤＣＴブロックは、図１２に示
されるように、可変長符号化されたＤＣＴ係数およびＤ
ＣＴ係数に関するデータが格納される。

【００３６】なお、図１では、各層における実線の区切
りは、データがバイト単位に整列されていることを示
し、点線の区切りは、データがバイト単位に整列されて
いないことを示す。すなわち、ピクチャ層までは、図１
３Ａに一例が示されるように、符号の境界がバイト単位
で区切られているのに対し、スライス層では、スライス
スタートコード１２のみがバイト単位で区切られてお
り、各マクロブロックは、図１３Ｂに一例が示されるよ
うに、ビット単位で区切ることができる。同様に、マク
ロブロック層では、各ＤＣＴブロックをビット単位で区
切ることができる。

【００３７】一方、復号および符号化による信号の劣化
を避けるためには、符号化データ上で編集することが望
ましい。このとき、ＰピクチャおよびＢピクチャは、そ
の復号に、時間的に前のピクチャあるいは前後のピクチ
ャを必要とする。そのため、編集単位を１フレーム単位
とすることができない。この点を考慮して、この一実施
形態では、１つのＧＯＰが１枚のＩピクチャからなるよ
うにしている。

【００３８】また、例えば１フレーム分の記録データが
記録される記録領域が所定のものとされる。ＭＰＥＧ２
では、可変長符号化を用いているので、１フレーム期間
に発生するデータを所定の記録領域に記録できるよう
に、１フレーム分の発生データ量が制御される。さら
に、この一実施形態では、磁気テープへの記録に適する
ように、１スライスを１マクロブロックから構成すると
共に、１マクロブロックを、所定長の固定枠に当てはめ
る。

【００３９】図１４は、この一実施形態におけるＭＰＥ
Ｇストリームのヘッダを具体的に示す。図１で分かるよ
うに、シーケンス層、ＧＯＰ層、ピクチャ層、スライス
層およびマクロブロック層のそれぞれのヘッダ部は、シ
ーケンス層の先頭から連続的に現れる。図１４は、シー
ケンスヘッダ部分から連続した一例のデータ配列を示し
ている。

【００４０】先頭から、１２バイト分の長さを有するシ
ーケンスヘッダ２が配され、続けて、１０バイト分の長
さを有するシーケンス拡張３が配される。シーケンス拡
張３の次には、拡張およびユーザデータ４が配される。
拡張およびユーザデータ４の先頭には、４バイト分のユ
ーザデータスタートコードが配され、続くユーザデータ
領域には、ＳＭＰＴＥの規格に基づく情報が格納され
る。

【００４１】シーケンス層のヘッダ部の次は、ＧＯＰ層
のヘッダ部となる。８バイト分の長さを有するＧＯＰヘ
ッダ６が配され、続けて拡張およびユーザデータ７が配
される。拡張およびユーザデータ７の先頭には、４バイ
ト分のユーザデータスタートコードが配され、続くユー
ザデータ領域には、既存の他のビデオフォーマットとの
互換性をとるための情報が格納される。

【００４２】ＧＯＰ層のヘッダ部の次は、ピクチャ層の
ヘッダ部となる。９バイトの長さを有するピクチャヘッ
ダ９が配され、続けて９バイトの長さを有するピクチャ
符号化拡張１０が配される。ピクチャ符号化拡張１０の
後に、拡張およびユーザデータ１１が配される。拡張お
よびユーザデータ１１の先頭側１３３バイトに拡張およ
びユーザデータが格納され、続いて４バイトの長さを有
するユーザデータスタートコード１５が配される。ユー
ザデータスタートコード１５に続けて、既存の他のビデ
オフォーマットとの互換性をとるための情報が格納され
る。さらに、ユーザデータスタートコード１６が配さ
れ、ユーザデータスタートコード１６に続けて、ＳＭＰ
ＴＥの規格に基づくデータが格納される。ピクチャ層の
ヘッダ部の次は、スライスとなる。

【００４３】マクロブロックについて、さらに詳細に説
明する。スライス層に含まれるマクロブロックは、複数
のＤＣＴブロックの集合であり、ＤＣＴブロックの符号
化系列は、量子化されたＤＣＴ係数の系列を０係数の連
続回数（ラン）とその直後の非０系列（レベル）を１つ
の単位として可変長符号化したものである。マクロブロ
ックならびにマクロブロック内のＤＣＴブロックには、
バイト単位に整列した識別コードが付加されない。

【００４４】マクロブロックは、画面（ピクチャ）を１
６画素×１６ラインの格子状に分割したものである。ス
ライスは、例えばこのマクロブロックを水平方向に連結
してなる。連続するスライスの前のスライスの最後のマ
クロブロックと、次のスライスの先頭のマクロブロック
とは連続しており、スライス間でのマクロブロックのオ
ーバーラップを形成することは、許されていない。ま
た、画面のサイズが決まると、１画面当たりのマクロブ
ロック数は、一意に決まる。

【００４５】画面上での垂直方向および水平方向のマク
ロブロック数を、それぞれｍｂ＿ｈｅｉｇｈｔおよびｍ
ｂ＿ｗｉｄｔｈと称する。画面上でのマクロブロックの
座標は、マクロブロックの垂直位置番号を、上端を基準
に０から数えたｍｂ＿ｒｏｗと、マクロブロックの水平
位置番号を、左端を基準に０から数えたｍｂ＿ｃｏｌｕ
ｍｎとで表すように定められている。画面上でのマクロ
ブロックの位置を一つの変数で表すために、マクロブロ
ックアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓ
を、ｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓ＝ｍｂ＿ｒ
ｏｗ×ｍｂ＿ｗｉｄｔｈ＋ｍｂ＿ｃｏｌｕｍｎ、このよ
うに定義する。

【００４６】ストリーム上でのスライスとマクロブロッ
クの順は、マクロブロックアドレスｍａｃｒｏｂｌｏｃ
ｋ＿ａｄｄｒｅｓｓの小さい順でなければいけないと定
められている。すなわち、ストリームは、画面の上から
下、左から右の順に伝送される。

【００４７】ＭＰＥＧでは、１スライスを１ストライプ
（１６ライン）で構成するのが普通であり、画面の左端
から可変長符号化が始まり、右端で終わる。従って、Ｖ
ＴＲによってそのままＭＰＥＧエレメンタリストリーム
を記録した場合、高速再生時に、再生できる部分が画面
の左端に集中し、均一に更新することができない。ま
た、データのテープ上の配置を予測できないため、テー
プパターンを一定の間隔でトレースしたのでは、均一な
画面更新ができなくなる。さらに、１箇所でもエラーが
発生すると、画面右端まで影響し、次のスライスヘッダ
が検出されるまで復帰できない。このために、１スライ
スを１マクロブロックで構成するようにしている。

【００４８】図１５は、この一実施形態による記録再生
装置の構成の一例を示す。記録時には、端子１００から
入力されたディジタル信号がＳＤＩ(Serial Data Inter
face) 受信部１０１に供給される。ＳＤＩは、（４：
２：２）コンポーネントビデオ信号とディジタルオーデ
ィオ信号と付加的データとを伝送するために、ＳＭＰＴ
Ｅによって規定されたインターフェイスである。ＳＤＩ
受信部１０１で、入力されたディジタル信号からディジ
タルビデオ信号とディジタルオーディオ信号とがそれぞ
れ抽出され、ディジタルビデオ信号は、ＭＰＥＧエンコ
ーダ１０２に供給され、ディジタルオーディオ信号は、
ディレイ１０３を介してＥＣＣエンコーダ１０９に供給
される。ディレイ１０３は、ディジタルオーディオ信号
とディジタルビデオ信号との時間差を解消するためのも
のである。

【００４９】また、ＳＤＩ受信部１０１では、入力され
たディジタル信号から同期信号を抽出し、抽出された同
期信号をタイミングジェネレータ１０４に供給する。タ
イミングジェネレータ１０４には、端子１０５から外部
同期信号を入力することもできる。タイミングジェネレ
ータ１０４では、入力されたこれらの同期信号および後
述するＳＤＴＩ受信部１０８から供給される同期信号の
うち、指定された信号に基づきタイミングパルスを生成
する。生成されたタイミングパルスは、この記録再生装
置の各部に供給される。

【００５０】入力ビデオ信号は、ＭＰＥＧエンコーダ１
０２においてＤＣＴ(Discrete Cosine Transform) の処
理を受け、係数データに変換され、係数データが可変長
符号化される。ＭＰＥＧエンコーダ１０２からの可変長
符号化（ＶＬＣ）データは、ＭＰＥＧ２に準拠したエレ
メンタリストリーム（ＥＳ）である。この出力は、記録
側のマルチフォーマットコンバータ（以下、ＭＦＣと称
する）１０６の一方の入力端に供給される。

【００５１】一方、入力端子１０７を通じて、ＳＤＴＩ
(Serial Data Transport Interface) のフォーマットの
データが入力される。この信号は、ＳＤＴＩ受信部１０
８で同期検出される。そして、フレームメモリ１７０に
バッファリングされ、エレメンタリストリームが抜き出
される。抜き出されたエレメンタリストリームは、記録
側ＭＦＣ１０６から供給される信号ｒｅａｄｙによって
読み出しタイミングを制御されてフレームメモリ１７０
から読み出され、記録側ＭＦＣ１０６の他方の入力端に
供給される。ＳＤＴＩ受信部１０８で同期検出されて得
られた同期信号は、上述したタイミングジェネレータ１
０４に供給される。

【００５２】一実施形態では、例えばＭＰＥＧ ＥＳ
（ＭＰＥＧエレメンタリストリーム）を伝送するため
に、ＳＤＴＩ(Serial Data Transport Interface）−Ｃ
Ｐ(Content Package) が使用される。このＥＳは、４：
２：２のコンポーネントであり、また、上述したよう
に、全てＩピクチャのストリームであり、１ＧＯＰ＝１
ピクチャの関係を有する。ＳＤＴＩ−ＣＰのフォーマッ
トでは、ＭＰＥＧ ＥＳがアクセスユニットへ分離さ
れ、また、フレーム単位のパケットにパッキングされて
いる。ＳＤＴＩ−ＣＰでは、十分な伝送帯域（クロック
レートで２７ＭHzまたは３６ＭHz、ストリームビットレ
ートで２７０Ｍ bpsまたは３６０Ｍ bps）を使用してお
り、１フレーム期間で、バースト的にＥＳを送ることが
可能である。

【００５３】すなわち、１フレーム期間のＳＡＶの後か
らＥＡＶまでの間に、システムデータ、ビデオストリー
ム、オーディオストリーム、ＡＵＸデータが配される。
１フレーム期間全体にデータが存在せずに、その先頭か
ら所定期間バースト状にデータが存在する。フレームの
境界においてＳＤＴＩ−ＣＰのストリーム（ビデオおよ
びオーディオ）をストリームの状態でスイッチングする
ことができる。ＳＤＴＩ−ＣＰは、クロック基準として
ＳＭＰＴＥタイムコードを使用したコンテンツの場合
に、オーディオ、ビデオ間の同期を確立する機構を有す
る。さらに、ＳＤＴＩ−ＣＰとＳＤＩとが共存可能なよ
うに、フォーマットが決められている。

【００５４】上述したＳＤＴＩ−ＣＰを使用したインタ
ーフェースは、ＴＳ(Transport Stream)を転送する場合
のように、エンコーダおよびデコーダがＶＢＶ(Video B
uffer Verifier) バッファおよびＴＢｓ(Transport Buf
fers) を通る必要がなく、ディレイを少なくできる。ま
た、ＳＤＴＩ−ＣＰ自体が極めて高速の転送が可能なこ
ともディレイを一層少なくする。従って、放送局の全体
を管理するような同期が存在する環境では、ＳＤＴＩ−
ＣＰを使用することが有効である。

【００５５】なお、ＳＤＴＩ受信部１０８では、さら
に、入力されたＳＤＴＩ−ＣＰのストリームからディジ
タルオーディオ信号を抽出する。抽出されたディジタル
オーディオ信号は、ＥＣＣエンコーダ１０９に供給され
る。

【００５６】記録側ＭＦＣ１０６は、セレクタおよびス
トリームコンバータを内蔵する。記録側ＭＦＣ１０６
は、例えば後述する再生側ＭＦＣ１１４とモードを切り
替えることにより共用される。記録側ＭＦＣ１０６にお
いて行われる処理について説明する。上述したＭＰＥＧ
エンコーダ１０２およびＳＤＴＩ受信部１０８から供給
されたＭＰＥＧ ＥＳは、セレクタで何方か一方を選択
され、ストリームコンバータに供給される。

【００５７】ストリームコンバータでは、ＭＰＥＧ２の
規定に基づきＤＣＴブロック毎に並べられていたＤＣＴ
係数を、１マクロブロックを構成する複数のＤＣＴブロ
ックを通して、周波数成分毎にまとめ、まとめた周波数
成分を並べ替える。また、ストリームコンバータは、エ
レメンタリストリームの１スライスが１ストライプの場
合には、１スライスを１マクロブロックからなるものに
する。さらに、ストリームコンバータは、１マクロブロ
ックで発生する可変長データの最大長を所定長に制限す
る。これは、高次のＤＣＴ係数を０とすることでなしう
る。

【００５８】また、詳細は後述するが、ストリームコン
バータでは、供給されたＭＰＥＧＥＳのシーケンスヘッ
ダ２に続くシーケンス拡張３を検出し、シーケンス拡張
３からクロマフォーマットを示す情報ｃｈｒｏｍａ＿ｆ
ｏｒｍａｔを抜き出す。抜き出されたクロマフォーマッ
ト情報に基づき、クロマフォーマット４：２：２と４：
２：０とを共通して処理できるように、入力されたＭＰ
ＥＧ ＥＳの処理タイミングを制御する。

【００５９】記録側ＭＦＣ１０６において並べ替えられ
た変換エレメンタリストリームは、ＥＣＣエンコーダ１
０９に供給される。ＥＣＣエンコーダ１０９は、大容量
のメインメモリが接続され（図示しない）、パッキング
およびシャフリング部、オーディオ用外符号エンコー
ダ、ビデオ用外符号エンコーダ、内符号エンコーダ、オ
ーディオ用シャフリング部およびビデオ用シャフリング
部などを内蔵する。また、ＥＣＣエンコーダ１０９は、
シンクブロック単位でＩＤを付加する回路や、同期信号
を付加する回路を含む。ＥＣＣエンコーダ１０９は、例
えば１個の集積回路で構成される。

【００６０】なお、一実施形態では、ビデオデータおよ
びオーディオデータに対するエラー訂正符号としては、
積符号が使用される。積符号は、ビデオデータまたはオ
ーディオデータの２次元配列の縦方向に外符号の符号化
を行い、その横方向に内符号の符号化を行い、データシ
ンボルを２重に符号化するものである。外符号および内
符号としては、リードソロモンコード(Reed-Solomon co
de) を使用できる。

【００６１】ＥＣＣエンコーダ１０９における処理につ
いて説明する。変換エレメンタリストリームのビデオデ
ータは、可変長符号化されているため、各マクロブロッ
クのデータの長さが不揃いである。パッキングおよびシ
ャフリング部では、マクロブロックが固定枠に詰め込ま
れる。このとき、固定枠からはみ出たオーバーフロー部
分は、固定枠のサイズに対して空いている領域に順に詰
め込まれる。

【００６２】また、画像フォーマット、シャフリングパ
ターンのバージョン等の情報を有するシステムデータ
が、後述するシスコン１２１から供給され、図示されな
い入力端から入力される。システムデータは、パッキン
グおよびシャフリング部に供給され、ピクチャデータと
同様に記録処理を受ける。システムデータは、ビデオＡ
ＵＸとして記録される。また、走査順に発生する１フレ
ームのマクロブロックを並び替え、テープ上のマクロブ
ロックの記録位置を分散させるシャフリングが行われ
る。シャフリングによって、変速再生時に断片的にデー
タが再生される時でも、画像の更新率を向上させること
ができる。

【００６３】パッキングおよびシャフリング部からのビ
デオデータおよびシステムデータ（以下、特に必要な場
合を除き、システムデータを含む場合も単にビデオデー
タと称する）は、ビデオデータに対して外符号化の符号
化を行うビデオ用外符号エンコーダに供給され、外符号
パリティが付加される。外符号エンコーダの出力は、ビ
デオ用シャフリング部で、複数のＥＣＣブロックにわた
ってシンクブロック単位で順番を入れ替える、シャフリ
ングがなされる。シンクブロック単位のシャフリングに
よって特定のＥＣＣブロックにエラーが集中することが
防止される。シャフリング部でなされるシャフリング
を、インターリーブと称することもある。ビデオ用シャ
フリング部の出力は、メインメモリに書き込まれる。

【００６４】一方、上述したように、ＳＤＴＩ受信部１
０８あるいはディレイ１０３から出力されたディジタル
オーディオ信号がＥＣＣエンコーダ１０９に供給され
る。この一実施形態では、非圧縮のディジタルオーディ
オ信号が扱われる。ディジタルオーディオ信号は、これ
らに限らず、オーディオインターフェースを介して入力
されるようにもできる。また、図示されない入力端子か
ら、オーディオＡＵＸが供給される。オーディオＡＵＸ
は、補助的データであり、オーディオデータのサンプリ
ング周波数等のオーディオデータに関連する情報を有す
るデータである。オーディオＡＵＸは、オーディオデー
タに付加され、オーディオデータと同等に扱われる。

【００６５】オーディオＡＵＸが付加されたオーディオ
データ（以下、特に必要な場合を除き、ＡＵＸを含む場
合も単にオーディオデータと称する）は、オーディオデ
ータに対して外符号の符号化を行うオーディオ用外符号
エンコーダに供給される。オーディオ用外符号エンコー
ダの出力がオーディオ用シャフリング部に供給され、シ
ャフリング処理を受ける。オーディオシャフリングとし
て、シンクブロック単位のシャフリングと、チャンネル
単位のシャフリングとがなされる。

【００６６】オーディオ用シャフリング部の出力は、メ
インメモリに書き込まれる。上述したように、メインメ
モリには、ビデオ用シャフリング部の出力も書き込まれ
ており、メインメモリで、オーディオデータとビデオデ
ータとが混合され、１チャンネルのデータとされる。

【００６７】メインメモリからデータが読み出され、シ
ンクブロック番号を示す情報等を有するＩＤが付加さ
れ、内符号エンコーダに供給される。内符号エンコーダ
では、供給されたデータに対して内符号の符号化を施
す。内符号エンコーダの出力に対してシンクブロック毎
の同期信号が付加され、シンクブロックが連続する記録
データが構成される。

【００６８】ＥＣＣエンコーダ１０９から出力された記
録データは、記録アンプなどを含むイコライザ１１０に
供給され、記録ＲＦ信号に変換される。記録ＲＦ信号
は、回転ヘッドが所定に設けられた回転ドラム１１１に
供給され、磁気テープ１１２上に記録される。回転ドラ
ム１１１には、実際には、隣接するトラックを形成する
ヘッドのアジマスが互いに異なる複数の磁気ヘッドが取
り付けられている。

【００６９】記録データに対して必要に応じてスクラン
ブル処理を行っても良い。また、記録時にディジタル変
調を行っても良く、さらに、パーシャル・レスポンスク
ラス４とビタビ符号を使用しても良い。なお、イコライ
ザ１１０は、記録側の構成と再生側の構成とを共に含
む。

【００７０】図１６は、上述した回転ヘッドにより磁気
テープ上に形成されるトラックフォーマットの一例を示
す。この例では、１フレーム当たりのビデオおよびオー
ディオデータが４トラックで記録されている。互いに異
なるアジマスの２トラックによって１セグメントが構成
される。すなわち、４トラックは、２セグメントからな
る。セグメントを構成する１組のトラックに対して、ア
ジマスと対応するトラック番号

〔０〕とトラック番号
〔１〕が付される。トラックのそれぞれにおいて、両端
側にビデオデータが記録されるビデオセクタが配され、
ビデオセクタに挟まれて、オーディオデータが記録され
るオーディオセクタが配される。この図１６は、テープ
上のセクタの配置を示すものである。

【００７１】この例では、４チャンネルのオーディオデ
ータを扱うことができるようにされている。Ａ１〜Ａ４
は、それぞれオーディオデータの１〜４ｃｈを示す。オ
ーディオデータは、セグメント単位で配列を変えられて
記録される。また、ビデオデータは、この例では、１ト
ラックに対して４エラー訂正ブロック分のデータがイン
ターリーブされ、Ｕｐｐｅｒ ＳｉｄｅおよびＬｏｗｅ
ｒ Ｓｉｄｅのセクタに分割され記録される。

【００７２】Ｌｏｗｅｒ Ｓｉｄｅのビデオセクタに
は、所定位置にシステム領域（ＳＹＳ）が設けられる。
システム領域は、例えば、Ｌｏｗｅｒ Ｓｉｄｅのビデ
オセクタの先頭側と末尾側とに、トラック毎に交互に設
けられる。

【００７３】なお、図１６において、ＳＡＴは、サーボ
ロック用の信号が記録されるエリアである。また、各記
録エリアの間には、所定の大きさのギャップが設けられ
る。

【００７４】図１６は、１フレーム当たりのデータを４
トラックで記録する例であるが、記録再生するデータの
フォーマットによっては、１フレーム当たりのデータを
８トラック、６トラックなどで記録するようにもでき
る。

【００７５】図１６Ｂに示されるように、テープ上に記
録されるデータは、シンクブロックと称される等間隔に
区切られた複数のブロックからなる。図１６Ｃは、シン
クブロックの構成を概略的に示す。シンクブロックは、
同期検出するためのＳＹＮＣパターン、シンクブロック
のそれぞれを識別するためのＩＤ、後続するデータの内
容を示すＤＩＤ、データパケットおよびエラー訂正用の
内符号パリティから構成される。データは、シンクブロ
ック単位でパケットとして扱われる。すなわち、記録あ
るいは再生されるデータ単位の最小のものが１シンクブ
ロックである。シンクブロックが多数並べられて（図１
６Ｂ）、例えばビデオセクタが形成される。

【００７６】図１５の説明に戻り、再生時には、磁気テ
ープ１１２から回転ドラム１１１で再生された再生信号
が再生アンプなどを含むイコライザ１１０の再生側の構
成に供給される。イコライザ１１０では、再生信号に対
して、等化や波形整形などがなされる。また、ディジタ
ル変調の復調、ビタビ復号等が必要に応じてなされる。
イコライザ１１０の出力は、ＥＣＣデコーダ１１３に供
給される。

【００７７】ＥＣＣデコーダ１１３は、上述したＥＣＣ
エンコーダ１０９と逆の処理を行うもので、大容量のメ
インメモリと、内符号デコーダ、オーディオ用およびビ
デオ用それぞれのデシャフリング部ならびに外符号デコ
ーダを含む。さらに、ＥＣＣデコーダ１１３は、ビデオ
用として、デシャフリングおよびデパッキング部、デー
タ補間部を含む。同様に、オーディオ用として、オーデ
ィオＡＵＸ分離部とデータ補間部を含む。ＥＣＣデコー
ダ１１３は、例えば１個の集積回路で構成される。

【００７８】ＥＣＣデコーダ１１３における処理につい
て説明する。ＥＣＣデコーダ１１３では、先ず、同期検
出を行いシンクブロックの先頭に付加されている同期信
号を検出し、シンクブロックを切り出す。再生データ
は、シンクブロック毎に内符号デコーダに供給され、内
符号のエラー訂正がなされる。内符号デコーダの出力に
対してＩＤ補間処理がなされ、内符号によりエラーとさ
れたシンクブロックのＩＤ例えばシンクブロック番号が
補間される。ＩＤが補間された再生データは、ビデオデ
ータとオーディオデータとに分離される。

【００７９】上述したように、ビデオデータは、ＭＰＥ
Ｇのイントラ符号化で発生したＤＣＴ係数データおよび
システムデータを意味し、オーディオデータは、ＰＣＭ
(Pulse Code Modulation) データおよびオーディオＡＵ
Ｘを意味する。

【００８０】分離されたオーディオデータは、オーディ
オ用デシャフリング部に供給され、記録側のシャフリン
グ部でなされたシャフリングと逆の処理を行う。デシャ
フリング部の出力がオーディオ用の外符号デコーダに供
給され、外符号によるエラー訂正がなされる。オーディ
オ用の外符号デコーダからは、エラー訂正されたオーデ
ィオデータが出力される。訂正できないエラーがあるデ
ータに関しては、エラーフラグがセットされる。

【００８１】オーディオ用の外符号デコーダの出力か
ら、オーディオＡＵＸ分離部でオーディオＡＵＸが分離
され、分離されたオーディオＡＵＸがＥＣＣデコーダ１
１３から出力される（経路は省略する）。オーディオＡ
ＵＸは、例えば後述するシスコン１２１に供給される。
また、オーディオデータは、データ補間部に供給され
る。データ補間部では、エラーの有るサンプルが補間さ
れる。補間方法としては、時間的に前後の正しいデータ
の平均値で補間する平均値補間、前の正しいサンプルの
値をホールドする前値ホールド等を使用できる。

【００８２】データ補間部の出力がＥＣＣデコーダ１１
３からのオーディオデータの出力であって、ＥＣＣデコ
ーダ１１３から出力されたオーディオデータは、ディレ
イ１１７およびＳＤＴＩ出力部１１５に供給される。デ
ィレイ１１７は、後述するＭＰＥＧデコーダ１１６での
ビデオデータの処理による遅延を吸収するために設けら
れる。ディレイ１１７に供給されたオーディオデータ
は、所定の遅延を与えられて、ＳＤＩ出力部１１８に供
給される。

【００８３】分離されたビデオデータは、デシャフリン
グ部に供給され、記録側のシャフリングと逆の処理がな
される。デシャフリング部は、記録側のシャフリング部
でなされたシンクブロック単位のシャフリングを元に戻
す処理を行う。デシャフリング部の出力が外符号デコー
ダに供給され、外符号によるエラー訂正がなされる。訂
正できないエラーが発生した場合には、エラーの有無を
示すエラーフラグがエラー有りを示すものとされる。

【００８４】外符号デコーダの出力がデシャフリングお
よびデパッキング部に供給される。デシャフリングおよ
びデパッキング部は、記録側のパッキングおよびシャフ
リング部でなされたマクロブロック単位のシャフリング
を元に戻す処理を行う。また、デシャフリングおよびデ
パッキング部では、記録時に施されたパッキングを分解
する。すなわち、マクロブロック単位にデータの長さを
戻して、元の可変長符号を復元する。さらに、デシャフ
リングおよびデパッキング部において、システムデータ
が分離され、ＥＣＣデコーダ１１３から出力され、後述
するシスコン１２１に供給される。

【００８５】デシャフリングおよびデパッキング部の出
力は、データ補間部に供給され、エラーフラグが立って
いる（すなわち、エラーのある）データが修整される。
すなわち、変換前に、マクロブロックデータの途中にエ
ラーがあるとされた場合には、エラー箇所以降の周波数
成分のＤＣＴ係数が復元できない。そこで、例えばエラ
ー箇所以降の周波数成分のＤＣＴ係数をゼロとする。同
様に、高速再生時にも、シンクブロック長に対応する長
さまでのＤＣＴ係数のみを復元し、それ以降の係数は、
ゼロデータに置き替えられる。さらに、データ補間部で
は、ビデオデータの先頭に付加されているヘッダがエラ
ーの場合に、ヘッダ（シーケンスヘッダ、ＧＯＰヘッ
ダ、ピクチャヘッダ、ユーザデータ等）を回復する処理
もなされる。

【００８６】データ補間部から出力されたビデオデータ
およびエラーフラグがＥＣＣデコーダ１１３の出力であ
って、ＥＣＣデコーダ１１３の出力は、再生側のマルチ
フォーマットコンバータ（以下、再生側ＭＦＣと略称す
る）１１４に供給される。再生側ＭＦＣ１１４は、上述
した記録側ＭＦＣ１０６と逆の処理を行うものであっ
て、ストリームコンバータを含む。再生側ＭＦＣ１１４
は、例えば１個の集積回路で構成される。

【００８７】ストリームコンバータでは、データ補間部
からのエラーフラグを用いて、エラーのあるビデオデー
タに対して、適切な位置でブロック終端符号（ＥＯＢ：
EndOf Block）を付加し、データを打ち切る。ＤＣＴブ
ロックに跨がって、ＤＣＴ係数がＤＣ成分および低域成
分から高域成分へと並べられているため、このように、
ある箇所以降からＤＣＴ係数を無視しても、マクロブロ
ックを構成するＤＣＴブロックのそれぞれに対して、満
遍なくＤＣならびに低域成分からのＤＣＴ係数を行き渡
らせることができる。

【００８８】また、ストリームコンバータでは、記録側
のストリームコンバータと逆の処理がなされる。すなわ
ち、ＤＣＴブロックに跨がって周波数成分毎に並べられ
ていたＤＣＴ係数を、ＤＣＴブロック毎に並び替える。
また、再生側ＭＦＣ１１４では、供給されたストリーム
からシーケンス拡張３を検出し、クロマフォーマットの
情報を抜き出す。ストリームコンバータにおける上述の
ＤＣＴ係数の並び替えの際に、抜き出されたクロマフォ
ーマットの情報に基づき所定にタイミング制御を行う。
これにより、再生信号がＭＰＥＧ２に準拠したエレメン
タリストリームに変換される。

【００８９】なお、ストリームコンバータの入出力は、
記録側と同様に、マクロブロックの最大長に応じて、十
分な転送レート（バンド幅）を確保しておく。マクロブ
ロック（スライス）の長さを制限しない場合には、画素
レートの３倍のバンド幅を確保するのが好ましい。

【００９０】ストリームコンバータの出力が再生側ＭＦ
Ｃ１１４の出力であって、再生側ＭＦＣ１１４の出力
は、ＳＤＴＩ出力部１１５およびＭＰＥＧデコーダ１１
６に供給される。

【００９１】ＭＰＥＧデコーダ１１６は、エレメンタリ
ストリームを復号し、ビデオデータを出力する。すなわ
ち、ＭＰＥＧデコーダ１１６は、逆量子化処理と、逆Ｄ
ＣＴ処理とがなされる。復号ビデオデータは、ＳＤＩ出
力部１１８に供給される。上述したように、ＳＤＩ出力
部１１８には、ＥＣＣデコーダ１１３でビデオデータと
分離されたオーディオデータがディレイ１１７を介して
供給されている。ＳＤＩ出力部１１８では、供給された
ビデオデータとオーディオデータとを、ＳＤＩのフォー
マットにマッピングし、ＳＤＩフォーマットのデータ構
造を有するストリームへ変換される。ＳＤＩ出力部１１
８からのストリームが出力端子１２０から外部へ出力さ
れる。

【００９２】一方、ＳＤＴＩ出力部１１５には、上述し
たように、ＥＣＣデコーダ１１３でビデオデータと分離
されたオーディオデータが供給されている。ＳＤＴＩ出
力部１１５では、供給された、エレメンタリストリーム
としてのビデオデータと、オーディオデータとをＳＤＴ
Ｉのフォーマットにマッピングし、ＳＤＴＩフォーマッ
トのデータ構造を有するストリームへ変換される。変換
されたストリームは、出力端子１１９から外部へ出力さ
れる。

【００９３】図１５において、シスコン１２１は、例え
ばマイクロコンピュータからなり、この記録再生装置の
全体の動作を制御する。またサーボ１２２は、シスコン
１２１と互いに通信を行いながら、磁気テープ１１２の
走行制御や回転ドラム１１１の駆動制御などを行う。

【００９４】ここで、クロマフォーマットについて、概
略的に説明する。図１７、図１８および図１９は、それ
ぞれクロマフォーマット４：４：４、４：２：２および
４：２：０を説明するための図である。これらのうち、
図１７Ａ、図１８Ａおよび図１９Ａは、輝度信号Ｙおよ
び色差信号Ｃｂ、Ｃｒのサイズおよびサンプリングの位
相を示す。図において、「×」が輝度信号Ｙの位相を示
し、重なった２つの「○」は、色差信号Ｃｂ、Ｃｒの位
相を示す。

【００９５】クロマフォーマット４：４：４は、図１７
Ａに示されるように、色差信号Ｃｂ、Ｃｒと輝度信号Ｙ
のサイズおよびサンプリング位相は、互いに一致してい
る。したがって、８画素×８画素からなるＤＣＴブロッ
クが４個でなるマクロブロックで考えた場合、図１７Ｂ
に示されるように、色差信号Ｃｂ、Ｃｒのマトリクス
は、水平および垂直両次元で、輝度信号Ｙのマトリクス
と同じサイズの４ブロックからなる。

【００９６】これに対して、クロマフォーマット４：
２：２は、図１８Ａに示されるように、色差信号Ｃｂ、
Ｃｒのサイズは、輝度信号Ｙのサイズに対して、水平方
向で１／２になっている。したがって、マクロブロック
で考えると、色差信号Ｃｂ、Ｃｒのマトリクスは、水平
方向の次元で輝度信号Ｙのマトリクスの１／２になって
いる。

【００９７】さらに、クロマフォーマット４：２：０
は、図１９Ａに示されるように、色差信号Ｃｂ、Ｃｒの
サイズは、輝度信号Ｙのサイズに対して、水平および垂
直方向の両次元でそれぞれ１／２になっている。したが
って、マクロブロックで考えると、色差信号Ｃｂ、Ｃｒ
のマトリクスは、水平および垂直方向の両次元で、それ
ぞれ輝度信号Ｙのマトリクスの１／２になっている。

【００９８】なお、上述の図１７Ｂ、図１８Ｂおよび図
１９Ｂに示されるように、マクロブロックにおいて、マ
クロブロックを構成するＤＣＴブロックには、図に示さ
れるように、左上から１、２、３および４の番号をそれ
ぞれ付して表す。図１７〜図１９に示される各マクロブ
ロック内のブロックの符号化順序は、クロマフォーマッ
トが４：４：４の場合で、図１７Ｂに示されるように、
Ｙ_１、Ｙ_２、Ｙ_３、Ｙ _４、Ｃｂ_１、Ｃｒ_１、Ｃｂ_２、Ｃ
ｒ_２、Ｃｂ_３、Ｃｒ_３、Ｃｂ_４およびＣｒ_４の順とな
る。同様に、クロマフォーマット４：２：２の場合で、
図１８Ｂに示されるように、Ｙ_１、Ｙ_２、Ｙ_３、Ｙ_４、
Ｃｂ_１、Ｃｒ_１、Ｃｂ_２およびＣｒ_２の順となり、クロ
マフォーマット４：２：０の場合で、図１９Ｂに示され
るように、Ｙ_１、Ｙ_２、Ｙ_３、Ｙ_４、Ｃｂ_１およびＣｒ
_１の順となる。

【００９９】図２０Ａは、ＭＰＥＧエンコーダ１０２の
ＤＣＴ回路から出力されるビデオデータ中のＤＣＴ係数
の順序を示す。ＳＤＴＩ受信部１０８から出力されるＭ
ＰＥＧ ＥＳについても同様である。以下では、ＭＰＥ
Ｇエンコーダ１０２の出力を例に用いて説明する。ＤＣ
Ｔブロックにおいて左上のＤＣ成分から開始して、水平
ならびに垂直空間周波数が高くなる方向に、ＤＣＴ係数
がジグザグスキャンで出力される。その結果、図２０Ｂ
に一例が示されるように、全部で６４個（８画素×８ラ
イン）のＤＣＴ係数が周波数成分順に並べられて得られ
る。

【０１００】このＤＣＴ係数がＭＰＥＧエンコーダのＶ
ＬＣ部によって可変長符号化される。すなわち、最初の
係数は、ＤＣ成分として固定的であり、次の成分（ＡＣ
成分）からは、ゼロのランとそれに続くレベルに対応し
てコードが割り当てられる。従って、ＡＣ成分の係数デ
ータに対する可変長符号化出力は、周波数成分の低い
（低次の）係数から高い（高次の）係数へと、ＡＣ₁，
ＡＣ₂，ＡＣ₃，・・・と並べられたものである。可変長
符号化されたＤＣＴ係数をエレメンタリストリームが含
んでいる。

【０１０１】上述した記録側ＭＦＣ１０６に内蔵され
る、記録側のストリームコンバータでは、供給された信
号のＤＣＴ係数の並べ替えが行われる。すなわち、それ
ぞれのマクロブロック内で、ジグザグスキャンによって
ＤＣＴブロック毎に周波数成分順に並べられたＤＣＴ係
数がマクロブロックを構成する各ＤＣＴブロックにわた
って周波数成分順に並べ替えられる。

【０１０２】図２１は、この記録側ストリームコンバー
タにおけるＤＣＴ係数の並べ替えを概略的に示す。
（４：２：２）コンポーネント信号の場合に、１マクロ
ブロックは、輝度信号Ｙによる４個のＤＣＴブロック
（Ｙ₁，Ｙ₂，Ｙ₃およびＹ₄）と、色度信号Ｃｂ，Ｃｒの
それぞれによる２個ずつのＤＣＴブロック（Ｃｂ₁，Ｃ
ｂ₂，Ｃｒ₁およびＣｒ₂）からなる。

【０１０３】上述したように、ＭＰＥＧエンコーダ１０
２では、ＭＰＥＧ２の規定に従いジグザグスキャンが行
われ、図２１Ａに示されるように、各ＤＣＴブロック毎
に、ＤＣＴ係数がＤＣ成分および低域成分から高域成分
に、周波数成分の順に並べられる。一つのＤＣＴブロッ
クのスキャンが終了したら、次のＤＣＴブロックのスキ
ャンが行われ、同様に、ＤＣＴ係数が並べられる。

【０１０４】すなわち、マクロブロック内で、ＤＣＴブ
ロックＹ₁，Ｙ₂，Ｙ₃およびＹ₄、ＤＣＴブロックＣ
ｂ₁，Ｃｒ₁，Ｃｂ₂およびＣｒ₂のそれぞれについて、Ｄ
ＣＴ係数がＤＣ成分および低域成分から高域成分へと周
波数順に並べられる。そして、連続したランとそれに続
くレベルとからなる組に、〔ＤＣ，ＡＣ₁，ＡＣ₂，ＡＣ
₃，・・・〕と、それぞれ符号が割り当てられるよう
に、可変長符号化されている。

【０１０５】記録側ストリームコンバータでは、可変長
符号化され並べられたＤＣＴ係数を、一旦可変長符号を
解読して各係数の区切りを検出し、マクロブロックを構
成する各ＤＣＴブロックに跨がって周波数成分毎にまと
める。この様子を、図２１Ｂに示す。最初にマクロブロ
ック内の８個のＤＣＴブロックのＤＣ成分をまとめ、次
に８個のＤＣＴブロックの最も周波数成分が低いＡＣ係
数成分をまとめ、以下、順に同一次数のＡＣ係数をまと
めるように、８個のＤＣＴブロックに跨がって係数デー
タを並び替える。

【０１０６】並び替えられた係数データは、ＤＣ
（Ｙ₁），ＤＣ（Ｙ₂），ＤＣ（Ｙ₃），ＤＣ（Ｙ₄），Ｄ
Ｃ（Ｃｂ₁），ＤＣ（Ｃｒ₁），ＤＣ（Ｃｂ₂），ＤＣ
（Ｃｒ₂），ＡＣ₁（Ｙ₁），ＡＣ₁（Ｙ₂），ＡＣ
₁（Ｙ₃），ＡＣ₁（Ｙ₄），ＡＣ₁（Ｃｂ₁），ＡＣ₁（Ｃ
ｒ₁），ＡＣ₁（Ｃｂ₂），ＡＣ₁（Ｃｒ₂），・・・であ
る。ここで、ＤＣ、ＡＣ₁、ＡＣ₂、・・・は、図２０を
参照して説明したように、ランとそれに続くレベルとか
らなる組に対して割り当てられた可変長符号の各符号で
ある。

【０１０７】記録側ストリームコンバータで係数データ
の順序が並べ替えられた変換エレメンタリストリーム
は、ＥＣＣエンコーダ１０９に内蔵されるパッキングお
よびシャフリング部に供給される。マクロブロックのデ
ータの長さは、変換エレメンタリストリームと変換前の
エレメンタリストリームとで同一である。また、ＭＰＥ
Ｇエンコーダ１０２において、ビットレート制御により
ＧＯＰ（１フレーム）単位に固定長化されていても、マ
クロブロック単位では、長さが変動している。パッキン
グおよびシャフリング部では、マクロブロックのデータ
を固定枠に当てはめる。

【０１０８】図２２は、パッキングおよびシャフリング
部でのマクロブロックのパッキング処理を概略的に示
す。マクロブロックは、所定のデータ長を持つ固定枠に
当てはめられ、パッキングされる。このとき用いられる
固定枠のデータ長を、記録および再生の際のデータの最
小単位であるシンクブロックのデータ格納領域であるペ
イロードのデータ長と一致させている。これは、シャフ
リングおよびエラー訂正符号化の処理を簡単に行うため
である。図２２では、簡単のため、１フレームに８マク
ロブロックが含まれるものと仮定する。

【０１０９】可変長符号化によって、図２２Ａに一例が
示されるように、８マクロブロックの長さは、互いに異
なる。この例では、固定枠である１シンクブロックのデ
ータ領域（ペイロード）の長さと比較して、マクロブロ
ック＃１のデータ，＃３のデータおよび＃６のデータが
それぞれ長く、マクロブロック＃２のデータ，＃５のデ
ータ，＃７のデータおよび＃８のデータがそれぞれ短
い。また、マクロブロック＃４のデータは、ペイロード
と略等しい長さである。

【０１１０】パッキング処理によって、マクロブロック
がペイロード長の固定長枠に詰め込まれる。過不足無く
データを詰め込むことができるのは、１フレーム期間で
発生するデータ量が固定量に制御されているからであ
る。図２２Ｂに一例が示されるように、ペイロードと比
較して長いマクロブロックは、ペイロード長に対応する
位置で分割される。分割されたマクロブロックのうち、
ペイロード長からはみ出た部分（オーバーフロー部分）
は、先頭から順に空いている領域に、すなわち、長さが
ペイロード長に満たないマクロブロックの後ろに、詰め
込まれる。

【０１１１】図２２Ｂの例では、マクロブロック＃１
の、ペイロード長からはみ出た部分が、先ず、マクロブ
ロック＃２の後ろに詰め込まれ、そこがペイロードの長
さに達すると、マクロブロック＃５の後ろに詰め込まれ
る。次に、マクロブロック＃３の、ペイロード長からは
み出た部分がマクロブロック＃７の後ろに詰め込まれ
る。さらに、マクロブロック＃６のペイロード長からは
み出た部分がマクロブロック＃７の後ろに詰め込まれ、
さらにはみ出た部分がマクロブロック＃８の後ろに詰め
込まれる。こうして、各マクロブロックがペイロード長
の固定枠に対してパッキングされる。

【０１１２】各マクロブロックに対応する可変長データ
の長さは、記録側ストリームコンバータにおいて予め調
べておくことができる。これにより、このパッキング部
では、ＶＬＣデータをデコードして内容を検査すること
無く、マクロブロックのデータの最後尾を知ることがで
きる。

【０１１３】上述したように、この一実施形態では、マ
クロブロック内でのＤＣＴ係数の並べ替えや、１ピクチ
ャ単位でのマクロブロックデータのペイロードへのパッ
キングといった処理を行っている。そのため、例えばテ
ープのドロップアウトなどによりエラー訂正符号のエラ
ー訂正能力を超えてエラーが発生したような場合でも、
画質の劣化を少なく抑えることができる。

【０１１４】図２３および図２４を用いて、係数並び替
えおよびパッキングによる効果について説明する。ここ
では、クロマフォーマットが４：２：２の例について説
明する。図２３は、ＤＣＴブロックおよびＤＣＴ係数が
ＭＰＥＧ ＥＳに準じて供給される場合を示す。この場
合には、図２３Ａのように、スライスヘッダやマクロブ
ロック（ＭＢ）ヘッダに続けて、ＤＣＴブロックが輝度
信号Ｙ_１〜Ｙ_４、色差信号Ｃｂ_１、Ｃｒ_１、Ｃｂ_２およ
びＣｒ_２の順に並べられている。各々のブロックでは、
ＤＣＴ係数がＤＣ成分およびＡＣ成分の低次から高次へ
と並べられている。

【０１１５】ここで、例えばＥＣＣデコーダなどにおい
て、エラー訂正符号のエラー訂正能力を超えて、図２３
Ａの位置Ａのタイミング、すなわち、ブロックＣｂ_１の
高次係数にエラーが発生したとする。上述したように、
ＭＰＥＧでは、スライスが１つの可変長符号系列を構成
している。そのため、一度エラーが発生すると、エラー
位置から次のスライスヘッダが検出されるまでのデータ
は信頼できない。したがって、１スライス＝１マクロブ
ロックで構成されるこのストリームでは、このマクロブ
ロック内の位置Ａ以降のデータの復号化ができないこと
になる。

【０１１６】その結果、図２３Ｂに一例が示されるよう
に、色差信号のブロックＣｒ_１、Ｃｂ_２およびＣｒ
_２は、ＤＣ成分すらも再現することができない。したが
って、ブロックＹ_１およびＹ_２に相当する部分Ｂは、ブ
ロックＣｂ_１の高次およびそれ以外の色差信号のブロッ
クが再現できないため、ブロックＣｂ_１の低次係数で得
られる異常な色の画像となってしまう。また、ブロック
Ｙ_３およびＹ_４に相当する部分Ｃは、輝度信号しか再現
されないため、モノクロームの画像となってしまう。

【０１１７】図２４は、この一実施形態によるＤＣＴ係
数の並び替えを行った変換ストリームを示す。この例で
も、図２３の場合と同様に、位置Ａでエラーが発生した
ものとする。変換ストリームにおいては、図２４Ａに一
例が示されるように、スライスヘッダやマクロブロック
ヘッダに続けて、各ＤＣＴブロックを跨いでＤＣＴ係数
が成分毎にまとめられたブロックが、ＤＣ成分およびＡ
Ｃ成分の低次から高次へと並べられている。

【０１１８】この場合でも、エラー位置以降のデータ
は、次のスライスヘッダが検出されるまで信頼できず、
このマクロブロック内のエラー位置Ａ以降のデータは、
再現されない。しかしながら、この変換ストリームで
は、エラーによって復号不能となるデータは、各ＤＣＴ
ブロック内のＤＣＴ係数におけるＡＣ成分の高次側であ
り、各ＤＣＴブロックのＤＣＴ係数におけるＤＣ成分お
よびＡＣ成分の低次側は、均等に得られることになる。
したがって、図２４Ｂに示されるように、高次のＡＣ成
分が再現されないために、画像の詳細な部分は欠ける
が、上述のＭＰＥＧＥＳの場合のように、モノクローム
になったり、２つある色差成分のうち片方が欠けたよう
な異常な色になることは、殆どの場合回避できることに
なる。

【０１１９】これにより、上述のパッキングにより他の
固定枠長に格納されたデータが再現できなくても、ある
程度の画質が確保できることになる。そのため、高速再
生などの際の画質の劣化が抑えられる。

【０１２０】なお、ＶＬＣにエラーが発生した場合、次
のヘッダ（スタートコード）が検出されるまで、データ
が信頼できなくなる。ＶＬＣは、データの出現頻度に応
じた長さの符号長が割り当てられた所定のテーブルを用
いてデータ列が変換される。そのため、可変長符号化さ
れたデータ列において１ビットだけがビット反転して
も、意味の異なるＶＬＣとして解かれてしまう可能性が
ある。そのため、エラーが発生した以降のＶＬＣは、例
え解けたとしても信頼できず、信頼できるデータが現れ
るまでの間、データを捨てる必要がある。上述したよう
に、マクロブロック層を除く各層のスタートコードは、
符号の境界がバイト単位で区切られているユニークなコ
ードからなる。したがって、このスタートコードを検出
することで、エラーから復帰することが可能である。

【０１２１】図２５は、上述したＥＣＣエンコーダ１０
９のより具体的な構成を示す。図２５において、１６４
がＩＣに対して外付けのメインメモリ１６０のインター
フェースである。メインメモリ１６０は、ＳＤＲＡＭで
構成されている。インターフェース１６４によって、内
部からのメインメモリ１６０に対する要求を調停し、メ
インメモリ１６０に対して書込み／読出しの処理を行
う。また、パッキング部１３７ａ、ビデオシャフリング
部１３７ｂ、パッキング部１３７ｃによって、パッキン
グおよびシャフリング部１３７が構成される。

【０１２２】図２６は、メインメモリ１６０のアドレス
構成の一例を示す。メインメモリ１６０は、例えば６４
ＭビットのＳＤＲＡＭで構成される。メインメモリ１６
０は、ビデオ領域２５０、オーバーフロー領域２５１お
よびオーディオ領域２５２を有する。ビデオ領域２５０
は、４つのバンク（ｖｂａｎｋ＃０、ｖｂａｎｋ＃１、
ｖｂａｎｋ＃２およびｖｂａｎｋ＃３）からなる。４バ
ンクのそれぞれは、１等長化単位のディジタルビデオ信
号が格納できる。１等長化単位は、発生するデータ量を
略目標値に制御する単位であり、例えばビデオ信号の１
ピクチャ（Ｉピクチャ）である。図２６中の、部分Ａ
は、ビデオ信号の１シンクブロックのデータ部分を示
す。１シンクブロックには、フォーマットによって異な
るバイト数のデータが挿入される。複数のフォーマット
に対応するために、最大のバイト数以上であって、処理
に都合の良いバイト数例えば２５６バイトが１シンクブ
ロックのデータサイズとされている。

【０１２３】ビデオ領域の各バンクは、さらに、パッキ
ング用領域２５０Ａと内符号化エンコーダへの出力用領
域２５０Ｂとに分けられる。オーバーフロー領域２５１
は、上述のビデオ領域に対応して、４つのバンクからな
る。さらに、オーディオデータ処理用の領域２５２をメ
インメモリ１６０が有する。

【０１２４】この一実施形態では、各マクロブロックの
データ長標識を参照することによって、パッキング部１
３７ａが固定枠長データと、固定枠を越える部分である
オーバーフローデータとをメインメモリ１６０の別々の
領域に分けて記憶する。固定枠長データは、シンクブロ
ックのデータ領域（ペイロード）の長さ以下のデータで
あり、以下、ブロック長データと称する。ブロック長デ
ータを記憶する領域は、各バンクのパッキング処理用領
域２５０Ａである。ブロック長より短いデータ長の場合
には、メインメモリ１６０の対応する領域に空き領域を
生じる。ビデオシャフリング部１３７ｂが書込みアドレ
スを制御することによってシャフリングを行う。ここ
で、ビデオシャフリング部１３７ｂは、ブロック長デー
タのみをシャフリングし、オーバーフロー部分は、シャ
フリングせずに、オーバーフローデータに割り当てられ
た領域に書込まれる。

【０１２５】次に、パッキング部１３７ｃが外符号エン
コーダ１３９へのメモリにオーバーフロー部分をパッキ
ングして読み込む処理を行う。すなわち、メインメモリ
１６０から外符号エンコーダ１３９に用意されている１
ＥＣＣブロック分のメモリに対してブロック長のデータ
を読み込み、若し、ブロック長のデータに空き領域が有
れば、そこにオーバーフロー部分を読み込んでブロック
長にデータが詰まるようにする。そして、１ＥＣＣブロ
ック分のデータを読み込むと、読み込み処理を一時中断
し、外符号エンコーダ１３９によって外符号のパリティ
を生成する。外符号パリティは、外符号エンコーダ１３
９のメモリに格納する。外符号エンコーダ１３９の処理
が１ＥＣＣブロック分終了すると、外符号エンコーダ１
３９からデータおよび外符号パリティを内符号を行う順
序に並び替えて、メインメモリ１６０のパッキング処理
用領域２５０Ａと別の出力用領域２５０Ｂに書き戻す。
ビデオシャフリング部１４０は、この外符号の符号化が
終了したデータをメインメモリ１６０へ書き戻す時のア
ドレスを制御することによって、シンクブロック単位の
シャフリングを行う。

【０１２６】このようにブロック長データとオーバーフ
ローデータとを分けてメインメモリ１６０の第１の領域
２５０Ａへのデータの書込み（第１のパッキング処
理）、外符号エンコーダ１３９へのメモリにオーバーフ
ローデータをパッキングして読み込む処理（第２のパッ
キング処理）、外符号パリティの生成、データおよび外
符号パリティをメインメモリ１６０の第２の領域２５０
Ｂに書き戻す処理が１ＥＣＣブロック単位でなされる。
外符号エンコーダ１３９がＥＣＣブロックのサイズのメ
モリを備えることによって、メインメモリ１６０へのア
クセスの頻度を少なくすることができる。

【０１２７】そして、１ピクチャに含まれる所定数のＥ
ＣＣブロック（例えば３２個のＥＣＣブロック）の処理
が終了すると、１ピクチャのパッキング、外符号の符号
化が終了する。そして、インターフェース１６４を介し
てメインメモリ１６０の領域２５０Ｂから読出したデー
タがＩＤ付加部１４８、内符号エンコーダ１４９、同期
付加部１５０で処理され、並列直列変換部１２４によっ
て、同期付加部１５０の出力データがビットシリアルデ
ータに変換される。出力されるシリアルデータがパーシ
ャル・レスポンスクラス４のプリコーダ１２５により処
理される。この出力が必要に応じてディジタル変調さ
れ、記録アンプ１１０を介して、回転ドラム１１１に設
けられた回転ヘッドに供給される。

【０１２８】なお、ＥＣＣブロック内にヌルシンクと称
する有効なデータが配されないシンクブロックを導入
し、記録ビデオ信号のフォーマットの違いに対してＥＣ
Ｃブロックの構成の柔軟性を持たせるようになされる。
ヌルシンクは、パッキングおよびシャフリングブロック
１３７のパッキング部１３７ａにおいて生成され、メイ
ンメモリ１６０に書込まれる。従って、ヌルシンクがデ
ータ記録領域を持つことになるので、これをオーバーフ
ロー部分の記録用シンクとして使用することができる。

【０１２９】オーディオデータの場合では、１フィール
ドのオーディオデータの偶数番目のサンプルと奇数番目
のサンプルとがそれぞれ別のＥＣＣブロックを構成す
る。ＥＣＣの外符号の系列は、入力順序のオーディオサ
ンプルで構成されるので、外符号系列のオーディオサン
プルが入力される毎に外符号エンコーダ１３６が外符号
パリティを生成する。外符号エンコーダ１３６の出力を
メインメモリ１６０の領域２５２に書込む時のアドレス
制御によって、シャフリング部１３７がシャフリング
（チャンネル単位およびシンクブロック単位）を行う。

【０１３０】さらに、１２６で示すＣＰＵインターフェ
ースが設けられ、システムコントローラとして機能する
外部のＣＰＵ１２７からのデータを受け取り、内部ブロ
ックに対してパラメータの設定が可能とされている。複
数のフォーマットに対応するために、シンクブロック
長、パリティ長を始め多くのパラメータを設定すること
が可能とされている。

【０１３１】パラメータの１つとしての”パッキング長
データ”は、パッキング部１３７ａおよび１３７ｂに送
られ、パッキング部１３７ａ、１３７ｂは、これに基づ
いて決められた固定枠（図２２Ａで「ペイロード長」と
して示される長さ）にＶＬＣデータを詰め込む。

【０１３２】パラメータの１つとしての”パック数デー
タ”は、パッキング部１３７ｂに送られ、パッキング部
１３７ｂは、これに基づいて１シンクブロック当たりの
パック数を決め、決められたパック数分のデータを外符
号エンコーダ１３９に供給する。

【０１３３】パラメータの１つとしての”ビデオ外符号
パリティ数データ”は、外符号エンコーダ１３９に送ら
れ、外符号エンコーダ１３９は、これに基づいた数のパ
リティが発声されるビデオデータの外符号の符号化を行
う。

【０１３４】パラメータの１つとしての”ＩＤ情報”お
よび”ＤＩＤ情報”のそれぞれは、ＩＤ付加部１４８に
送られ、ＩＤ付加部１４８は、これらＩＤ情報およびＤ
ＩＤ情報をメインメモリ１６０から読み出された単位長
のデータ列に付加する。

【０１３５】パラメータの１つとしての”ビデオ内符号
用パリティ数データ”および”オーディオ内符号用パリ
ティ数データ”のそれぞれは、内符号エンコーダ１４９
に送られ、内符号エンコーダ１４９は、これらに基づい
た数のパリティが発生されるビデオデータとオーディオ
データの内符号の符号化を行う。なお、内符号エンコー
ダ１４９には、パラメータの１つである”シンク長デー
タ”も送られており、これにより、内符号化されたデー
タの単位長（シンク長）が規制される。

【０１３６】また、パラメータの１つとしてのシャフリ
ングテーブルデータがビデオ用シャフリングテーブル
（ＲＡＭ）１２８ｖおよびオーディオ用シャフリングテ
ーブル（ＲＡＭ）１２８ａに格納される。シャフリング
テーブル１２８ｖは、ビデオシャフリング部１３７ｂお
よび１４０のシャフリングのためのアドレス変換を行
う。シャフリングテーブル１２８ａは、オーディオシャ
フリング１３７のためのアドレス変換を行う。

【０１３７】この一実施形態では、ＭＰＥＧストリーム
のＶＬＣを解く際に、マクロブロックアドレスの連続性
をチェックする。チェックの結果、マクロブロックアド
レスが不連続であればその部分を補修し、マクロブロッ
クアドレスの連続性を修正する。図２７、図２８および
図２９を用いて、この一実施形態によるマクロブロック
の不連続性の修正について説明する。

【０１３８】図２７は、ＭＰＥＧストリームが何らかの
原因で例えば瞬間的に途切れてデータが欠落し、あるマ
クロブロックが失われた場合の例である。図２７は、６
２５／５０方式におけるマクロブロックアドレスを示
す。図２７Ａに示されるように、１画面が、それぞれ１
６画素×１６ラインからなる縦３８個×横４５個のマク
ロブロックに分割される。図２７Ａにおいて、各ブロッ
ク内の表示（ｙｙ，ｘｘ）は、各マクロブロックを、画
面内での位置に基づき、上述した（ｍｂ＿ｒｏｗ，ｍｂ
＿ｃｏｌｕｍｎ）でそれぞれ示す。

【０１３９】Ｉピクチャで構成されるＭＰＥＧストリー
ムは、上述したように、これらのマクロブロックを順序
正しく、且つ、全てのマクロブロックを伝送しなければ
ならないとされている。すなわち、１画面上のマクロブ
ロックの配置が図２７Ａのようになっている場合、Ｉピ
クチャが伝送されるデータストリームにおいて、例えば
図２７Ａの斜線部に関しては、図２７Ｂに一例が示され
るように、（２，４１）、（２，４２）、（２，４
３）、（２，４４）、（３，０）、（３，１）、（３，
２）、（３，３）・・・とマクロブロックが伝送される
ことが期待される。

【０１４０】ＭＰＥＧストリーム中のデータが欠落し、
例えばマクロブロック（２，４３）が欠損した場合、Ｍ
ＰＥＧストリームは、図２７Ｃに示されるように、当該
マクロブロックの直前のマクロブロック（２，４２）に
続けて、当該マクロブロックの次のマクロブロック
（２，４４）が伝送されることになる。

【０１４１】この一実施形態では、図２７Ｄに一例が示
されるように、データが欠落してマクロブロックが欠損
した部分でＭＰＥＧストリームを一時的に止めて、本来
あるべきマクロブロックアドレスを有する所定のマクロ
ブロックで欠損した部分を補い、マクロブロックアドレ
スの連続性を修正する。例えば、欠損したマクロブロッ
クの期間に対応した信号ｗａｉｔｅを所定に発生させ、
信号ｗａｉｔｅにより当該期間のマクロブロックの処理
を止め、補修用のマクロブロックを出力するようにす
る。

【０１４２】補修用のマクロブロックは、例えばグレー
を表示するようなＭＰＥＧストリームを用いることがで
きる。図２８にグレーを表示するマクロブロックの例を
示す。なお、この補修用のマクロブロックは、グレー表
示のものに限らず、ブラック表示などでもよい。また、
図２８に示される各値は一例であって、この値に限定さ
れるものではない。

【０１４３】図２９は、マクロブロックアドレスが不連
続になる他の例を示す。図２９Ａも、上述の図２７Ａと
同様に、６２５／５０方式に基づく。これは、図２９Ａ
に示される画面に対応したＭＰＥＧストリーム（図２９
Ｂ）に対して、図２９Ｃに一例が示されるように、一部
のマクロブロック（この例では、マクロブロック（２，
３９））が逆行する例である。

【０１４４】この場合には、図２９Ｄに一例が示される
ように、ｓｌｉｃｅ＿ｓｔａｒｔ＿ｃｏｄｅを検出する
ことで正しいマクロブロックアドレスを有するマクロブ
ロックが検出されるまで、最速で入力ＭＰＥＧストリー
ムを引き抜く。そして、ＭＰＥＧストリームが引き抜か
れ欠損した部分の出力ＭＰＥＧストリームを、例えば上
述の図２８に示されるような、グレーを表示するマクロ
ブロックで補う。例えば、マクロブロックアドレスが逆
行したマクロブロックの期間に対応した信号ｎｅｘｔ＿
ｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓを所定に発生さ
せる。信号ｎｅｘｔ＿ｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒ
ｅｓｓの期間で、最速に入力ストリームを引き抜き、補
修用のマクロブロックを出力するようにする。

【０１４５】なお、補修用のマクロブロックは、グレー
表示のものに限らず、ブラック表示などでもよい。こ
の、ＭＰＥＧストリームの引き抜きおよびマクロブロッ
クの補修は、入力ＭＰＥＧストリームのマクロブロック
アドレスが正しい値に復帰するまで繰り返される。

【０１４６】一実施形態によるこれらの処理を適用する
ことで、入力ＭＰＥＧストリームにおいてマクロブロッ
クの欠損や逆行などによりマクロブロックアドレスが不
連続になっても、マクロブロックアドレスが連続した出
力ＭＰＥＧストリームを得ることができ、ＭＰＥＧのシ
ンタクスエラーも回避できる。このように、一実施形態
を用いることで、安定的なシステムが実現可能とされ
る。

【０１４７】上述した、一実施形態によるマクロブロッ
クの連続性の修正処理は、記録時には、記録側ＭＦＣ１
０６において行われる。図３０は、この一実施形態にお
ける記録側ＭＦＣ１０６の一例の構成を示す。記録時に
は、ＳＤＴＩ受信部１０８やＭＰＥＧエンコーダから出
力されたＭＰＥＧ ＥＳが記録側ＭＦＣ１０６に入力さ
れ、遅延回路３００および検出回路３０１に供給され
る。

【０１４８】なお、マクロブロックの修正処理は、再生
時にも行うことができる。再生時には、記録側ＭＦＣ１
０６と各構成を共通とする再生側ＭＦＣ１１４におい
て、当該処理が行われる。すなわち、再生時には、ＥＣ
Ｃデコーダ１１３から出力された変換ＥＳが再生側ＭＦ
Ｃ１１４に供給され、遅延回路３００および検出回路３
０１に供給される。記録側ＭＦＣ１０６と再生側ＭＦＣ
１１４とではほぼ同様の処理が行われるため、以下、記
録側ＭＦＣ１０６での処理を中心に説明する。

【０１４９】図３０において、ＣＰＵ＿ＩＦ３１０は、
この記録側ＭＦＣ１０６とシスコン１２１との間の通信
を制御するインターフェイスである。シスコン１２１か
ら出力された各種の命令やデータは、このＣＰＵ＿ＩＦ
３１０を介して記録側ＭＦＣ１０６の各部に供給され
る。

【０１５０】検出回路３０１は、供給されたＭＰＥＧ
ＥＳからスライススタートコード１２を検出する。スラ
イススタートコード１２は、バイト単位で区切られた４
バイト（３２ビット）からなり、最後の１バイトに当該
スライスの垂直方向の位置情報が示され、〔００ ００
０１ ０１〕〜〔００ ００ ０１ ＡＦ〕の範囲の
値をとる。したがって、検出回路３０１では、例えばバ
イト毎のパターンマッチングを行うことで、スライスス
タートコード１２を検出することができる。上述したよ
うに、この一実施形態では、１スライスが１マクロブロ
ックとされているため、スライススタートコード１２を
検出することで、マクロブロックの先頭が検出されるこ
とになる。

【０１５１】検出回路３０１の検出結果は、信号ｓｌｉ
ｃｅ＿ｓｔａｒｔ＿ｃｏｄｅ＿ｄｅｔとして出力され、
タイミングジェネレータ３０２に供給される。それと共
に、タイミングジェネレータ３０２には、フレームに同
期したフレームパルスが供給される。フレームパルス
は、例えば端子１０５から供給された基準信号に基づき
タイミングジェネレータ１０４で生成される。

【０１５２】タイミングジェネレータ３０２は、信号ｓ
ｌｉｃｅ＿ｓｔａｒｔ＿ｃｏｄｅ＿ｄｅｔによってリセ
ットされ、マクロブロック毎に繰り返される信号であ
る、信号ｖｌｄ＿ｔｉｍｉｎｇｓおよび信号ｖｌｃ＿ｔ
ｉｍｉｎｇｓを出力する。これら信号ｖｌｄ＿ｔｉｍｉ
ｎｇｓおよび信号ｖｌｃ＿ｔｉｍｉｎｇｓは、マクロブ
ロックを構成する輝度信号Ｙ_１、Ｙ_２、Ｙ_３および
Ｙ_４、ならびに、色差信号Ｃｂ_１、Ｃｒ_１、Ｃｂ_２およ
びＣｒ_２のそれぞれによるブロックの種類や、これら各
ブロックのＤＣＴ係数におけるＤＣおよびＡＣ、さらに
は、各ヘッダの種類を表すコントロール信号である。信
号ｖｌｄ＿ｔｉｍｉｎｇｓおよび信号ｖｌｃ＿ｔｉｍｉ
ｎｇｓは、それぞれ後述するＶＬＤ３０３およびＶＬＣ
３０８に供給される。

【０１５３】さらに、タイミングジェネレータ３０２で
は、フレームパルスでリセットされ、マクロブロック毎
に増加する、基準となるマクロブロックアドレスｒｅｆ
＿ａｄｄｒｅｓｓ（以降、基準ＭＢアドレスｒｅｆ＿ａ
ｄｄｒｅｓｓと称する）が生成される。

【０１５４】上述したように、画面のサイズが決まると
１画面あたりのマクロブロック数が一意に決まると共
に、ＭＰＥＧストリームにおいて、マクロブロックは、
画面の左側から右側へと伝送され、さらに、画面の上側
から下側へと順に伝送される。したがって、基準ＭＢア
ドレスｒｅｆ＿ａｄｄｒｅｓｓは、例えばフレームパル
スを起点として所定に求めることができる。基準ＭＢア
ドレスｒｅｆ＿ａｄｄｒｅｓｓは、例えば図２８Ａを参
照し、画面の左上隅のマクロブロックの値を０として、
画面左側から右側へと１ずつ増加し、さらに、画面上側
から下側へと増加される連続的な値である。生成された
基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓは、アドレス
比較器３０４の一方の比較入力端に供給される。

【０１５５】なお、基準ＭＢアドレスｒｅｆ＿ａｄｄｒ
ｅｓｓは、後述する置換用データ発生回路３０５にも供
給される。

【０１５６】一方、遅延回路３００に供給されたＭＰＥ
Ｇ ＥＳは、後述する検出回路３０１などによる検出デ
ィレイを吸収するために所定の遅延を与えられ、位相調
整されて出力される。遅延回路３００から出力されたＭ
ＰＥＧ ＥＳは、可変長符号を復号化する可変長復号器
（ＶＬＤ）３０３に供給される。

【０１５７】シスコン１２１から記録側ＭＦＣ１０６に
対して、可変長符号の復号モードを指示する信号ｖｌｄ
＿ｓｅｔｔｉｎｇｓが供給される。信号ｖｌｄ＿ｓｅｔ
ｔｉｎｇｓは、ＣＰＵ＿ＩＦ３１０を介してＶＬＤ３０
３に供給される。ＶＬＤ３０３では、入力されたＭＰＥ
Ｇ ＥＳの解釈がこの信号ｖｌｄ＿ｓｅｔｔｉｎｇｓに
基づきなされる。そして、タイミングジェネレータ３０
２から供給された信号ｖｌｄ＿ｔｉｍｉｎｇｓが示すタ
イムスロットに基づき、ＭＰＥＧ ＥＳの可変長符号が
復号化される。

【０１５８】なお、再生側ＭＦＣ１１４においては、変
換ストリームのデータ並びに対応したタイムスロットを
示す信号ｖｌｄ＿ｔｉｍｉｎｇｓが、タイミングジェネ
レータ３０２からＶＬＤ３０３に対して供給される。

【０１５９】ＭＰＥＧ ＥＳの可変長符号が復号化され
たストリームは、セレクタ３０６の一方の選択入力端に
入力される。セレクタ３０６の他方の選択入力端には、
置換用データ発生回路３０５（後述する）から出力され
た、置換用のデータが供給される。セレクタ３０６は、
アドレス比較器３０４（後述する）から出力されたタイ
ミング信号である信号ｒｅｐｌａｃｅ＿ｔｉｍｉｎｇｓ
に基づき一方または他方の選択入力端が選択され、入力
信号が切り替えられる。

【０１６０】一方、ＶＬＤ３０３では、上述したように
ＭＰＥＧ ＥＳの可変長符号が復号化されることで、マ
クロブロック毎のマクロブロックアドレス（以降、ＭＢ
アドレス）ｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓを得
ることができる。このＭＢアドレスｍａｃｒｏｂｌｏｃ
ｋ＿ａｄｄｒｅｓｓは、比較器３０４の他方の比較入力
端に供給される。

【０１６１】アドレス比較器３０４では、タイミングジ
ェネレータ３０２から供給された基準ＭＢアドレスｒｅ
ｆ＿ａｄｄｒｅｓｓと、ＶＬＤ３０３から供給されたＭ
Ｂアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓとが
比較される。比較結果に基づき、上述した信号ｗａｉｔ
ｅまたは信号ｎｅｘｔ＿ｍａｃｒｏｂｌｏｃｋ＿ａｄｄ
ｒｅｓｓが出力されると共に、信号ｒｅｐｌａｃｅ＿ｔ
ｉｍｉｎｇｓが出力される。

【０１６２】アドレス比較器３０４の動作について、よ
り詳細に説明する。基準ＭＢアドレスｒｅｆ＿ａｄｄｒ
ｅｓｓとＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒ
ｅｓｓとが比較された結果、（基準ＭＢアドレスｒｅｆ
＿ａｄｄｒｅｓｓ＜ＭＢアドレスｍａｃｒｏｂｌｏｃｋ
＿ａｄｄｒｅｓｓ）であれば、その部分のマクロブロッ
クが欠損し、その部分のアドレスの順序が飛ばされてい
ると判断できる。そこで、アドレス比較器３０４におい
て、対応するマクロブロックの期間を示す信号ｗａｉｔ
ｅが出力され、ＶＬＤ３０３に対し、信号ｍａｃｒｏｂ
ｌｏｃｋ＿ａｄｄｒｅｓｓが正しい値になるまで、入力
されたストリームを引き抜くことを停止するように指示
される。

【０１６３】それと共に、アドレス比較器３０４におい
て、ストリームを補修するタイミングを示す補修タイミ
ング信号ｒｅｐｌａｃｅ＿ｔｉｍｉｎｇｓが出力され
る。補修タイミング信号ｒｅｐｌａｃｅ＿ｔｉｍｉｎｇ
ｓは、セレクタ３０６に選択制御信号として供給され
る。

【０１６４】なお、ＶＬＤ３０３の信号ｗａｉｔｅによ
る動作一時停止は、信号ｗａｉｔｅの出力と共に、タイ
ミングジェネレータ３０２から出力される信号ｖｌｄ＿
ｔｉｍｉｎｇｓを停止することで実現することができ
る。ＶＬＤ３０３に対する信号ｖｌｄ＿ｔｉｍｉｎｇｓ
の供給がなされなければ、ＶＬＤ３０３の動作は、停止
される。信号ｗａｉｔｅにより、ＶＬＤ３０３側で、信
号ｖｌｄ＿ｔｉｍｉｎｇｓを止めることもできる。

【０１６５】一方、基準ＭＢアドレスｒｅｆ＿ａｄｄｒ
ｅｓｓとＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒ
ｅｓｓとがアドレス比較器３０４で比較された結果、
（基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓ＞ＭＢアド
レスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓ）であれ
ば、そのマクロブロックは、アドレスの順序が逆行して
いると判断される。そこで、アドレス比較器３０４にお
いて、対応するマクロブロックの期間を示す信号ｎｅｘ
ｔ＿ｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓが出力さ
れ、ＶＬＤ３０３に対し、次のスライスまで最速で入力
ストリームを引き抜くように指示される。

【０１６６】それと共に、アドレス比較器３０４におい
て、ストリームを補修するタイミングを示す補修タイミ
ング信号ｒｅｐｌａｃｅ＿ｔｉｍｉｎｇｓが出力され
る。補修タイミング信号ｒｅｐｌａｃｅ＿ｔｉｍｉｎｇ
ｓは、上述したセレクタ３０６に選択制御信号として供
給される。

【０１６７】なお、上述で、次のスライスまで最速で入
力ストリームを引き抜くとした。このことについて説明
する。ＭＢアドレスの逆行に対応するためには、例えば
上述の図２９の例でいえば、逆行したマクロブロック
（２，３９）の代わりに、マクロブロック（２，４３）
に対応したＭＢアドレスを有する、グレー表示などの補
修用のマクロブロックを出力しながら、マクロブロック
（２，４３）の次のマクロブロック（２，４４）に対応
したアドレスを有するマクロブロックを探す必要があ
る。

【０１６８】そのため、例えば、信号ｎｅｘｔ＿ｍａｃ
ｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓにより、当該マクロブ
ロックがアドレスの逆行するマクロブロックであること
が示されたら、例えば、遅延回路３００に溜め込まれて
いるストリームを先読みしてＶＬＤ３０３に取り込むよ
うにする。そして、ＶＬＤ３０３において、この取り込
まれたストリームのＶＬＣを復号化して、マクロブロッ
ク（２，４４）に対応したＭＢアドレスを有するマクロ
ブロックがあるかどうか調べる。

【０１６９】置換用データ発生回路３０５では、欠損し
たマクロブロックと置き換えるためのデータが、シスコ
ン１２１による指示に基づきＣＰＵ＿ＩＦ３１０を介し
て供給される、信号ｍａｃｒｏｂｌｏｃｋ＿ｒｅｐｌａ
ｃｅに基づき、予め発生され用意される。置換用データ
発生回路３０５において用意されるこのデータは、例え
ば上述した図２８に示される各データであって、マクロ
ブロックアドレスを含むスライスおよびマクロブロック
のヘッダ情報、マクロブロック内の輝度および色差それ
ぞれのＤＣ成分、ならびに、ＤＣＴブロックの終端を示
すＥＯＢ(End Of Block)などからなる。

【０１７０】これらのデータにおいて、マクロブロック
の縦方向のアドレスを示す、スライススタートコード１
２の最後の１バイトと、横方向のアドレスを示すｍａｃ
ｒｏｂｋｏｃｋ＿ｅｓｃａｐｅおよびｍａｃｒｏｂｌｏ
ｃｋ＿ａｄｄｒｅｓｓ＿ｉｎｃｒｅｍｅｎｔは、当該マ
クロブロックの画面上での位置、すなわち、基準ＭＢア
ドレスｒｅｆ＿ａｄｄｒｅｓｓに基づき作成される。

【０１７１】セレクタ３０６では、上述したように、一
方および他方の選択入力端がアドレス比較器３０４から
供給されるタイミング信号である信号ｒｅｐｌａｃｅ＿
ｔｉｍｉｎｇｓにより切り替えられる。これにより、Ｖ
ＬＤ３０３から供給されたストリームの中で、欠損のあ
ったマクロブロックデータが置換用データ発生回路３０
５から供給された補修用のマクロブロックデータと置き
換えられ、ストリームが補修される。

【０１７２】セレクタ３０６から出力されたストリーム
は、一旦メモリ３０７に書き込まれる。メモリ３０７に
書き込まれたストリームは、可変長符号化器（ＶＬＣ）
３０８にアドレス制御されて読み出される。ＶＬＣ３０
８によるメモリ３０７の読み出しアドレスの制御は、シ
スコン１２１からＣＰＵ＿ＩＦ３１０を介してＶＬＣ３
０８に供給された信号ｖｌｃ＿ｓｅｔｔｉｎｇｓと、タ
イミングジェネレータ３０２から供給されたタイミング
信号ｖｌｃ＿ｔｉｍｉｎｇｓとに基づきなされ、データ
の並びが所定に変換されて読み出される。

【０１７３】並びを所定に変換されてメモリ３０７から
読み出されたデータは、ＶＬＣ３０８で可変長符号化さ
れると共に、８ビットまたは１６ビットなどにビット整
列され、変換ＥＳとされて出力される。

【０１７４】なお、再生側ＭＦＣ１１４においては、Ｖ
ＬＣ３０８に対して、ＭＰＥＧ ＥＳのデータ並びのタ
イムスロットを示す信号ｖｌｃ＿ｔｉｍｉｎｇｓが供給
される。ＶＬＣ３０８に供給されたストリームは、この
信号ｖｌｃ＿ｔｉｍｉｎｇｓに基づきデータ並びを変換
され、ＭＰＥＧ ＥＳとされ、出力される。

【０１７５】図３１は、上述した記録側ＭＦＣ１０６に
よる欠損マクロブロックの補修処理を示すフローチャー
トである。先ず、フレームパルスに基づき、フレームの
開始がタイミングジェネレータ３０２に検出される。フ
レームが開始されると、ステップＳ１０で、タイミング
ジェネレータ３０２において、基準ＭＢアドレスｒｅｆ
＿ａｄｄｒｅｓｓ（図３１中ではｒｅｆ＿ａｄｒと略
記）の値が０とされ、基準ＭＢアドレスｒｅｆ＿ａｄｄ
ｒｅｓｓが初期化される。次のステップＳ１１では、Ｖ
ＬＤ３０３において、入力されたＭＰＥＧストリームか
らＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓ
（図３１中ではｍｂ＿ａｄｒと略記）が検出される。検
出されたＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒ
ｅｓｓは、アドレス比較器３０４に供給される。

【０１７６】ステップＳ１１でＭＢアドレスｍａｃｒｏ
ｂｌｏｃｋ＿ａｄｄｒｅｓｓが検出されアドレス比較器
３０４に供給されると、次のステップＳ１２から、ステ
ップＳ１１で検出されたマクロブロックに対する処理が
開始される。この処理において、先ず、ステップＳ１３
で、基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓに１が加
えられた値が新たな基準ＭＢアドレスｒｅｆ＿ａｄｄｒ
ｅｓｓとされる。

【０１７７】次のステップＳ１４で、上述のステップＳ
１１で検出されたＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿
ａｄｄｒｅｓｓと、ステップＳ１３で得られた基準ＭＢ
アドレスｒｅｆ＿ａｄｄｒｅｓｓとがアドレス比較器３
０４で比較される。比較の結果、若し、ＭＢアドレスｍ
ａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓの値が基準ＭＢア
ドレスｒｅｆ＿ａｄｄｒｅｓｓの値よりも大きければ、
入力されたストリームにおいて、ステップＳ１１でＭＢ
アドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓが検出
されたマクロブロックの前のマクロブロックが欠損して
いるとされ、処理はステップＳ１５に移行する。

【０１７８】ステップＳ１５では、マクロブロックの処
理が一時的に停止され、ＭＢアドレスｍａｃｒｏｂｌｏ
ｃｋ＿ａｄｄｒｅｓｓが正しい値とされた、グレイ表示
などを行うマクロブロックで、欠損したマクロブロック
が補修される。すなわち、アドレス比較器３０４からＶ
ＬＤ３０３に対して供給される信号ｗａｉｔｅが１マク
ロブロックの期間、”Ｈ”状態とされ、ＶＬＤ３０３に
おける処理が一時的に停止される。それと共に、アドレ
ス比較器３０４から出力されるタイミング信号ｒｅｐｌ
ａｃｅ＿ｔｉｍｉｎｇｓにより、セレクタ３０６が他方
の選択入力端に切り替えられ、ＶＬＤ３０３の出力が置
換用データ発生回路３０５により出力された補修用のマ
クロブロックデータに置き換えられる。

【０１７９】セレクタ３０６から出力されたストリーム
は、メモリ３０７に一旦書き込まれ、ＶＬＣ３０８によ
り読み出しアドレスを制御されることで、データの並び
が所定に変換され、変換ストリームとされる（ステップ
Ｓ１６）。そして、次のステップＳ１７で、上述のステ
ップＳ１２から開始された処理が１フレームにおける最
終マクロブロックに達したかどうかが判断される。若
し、最終マクロブロックまで処理がなされたと判断され
たら、このフローチャートによる一連の処理が終了され
る。

【０１８０】一方、ステップＳ１７で、１フレームの最
終マクロブロックまで処理がなされていないと判断され
れば、処理はステップＳ１２に戻される。そして、ステ
ップＳ１３で、上述で新たな基準ＭＢアドレスｒｅｆ＿
ａｄｄｒｅｓｓとされた値に１が加えられた値が、さら
に新たな基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓとさ
れ、ステップＳ１４での比較がなされる。すなわち、ス
テップＳ１４のＭＢアドレスの比較において、上述した
ステップＳ１１で検出されたＭＢアドレスｍａｃｒｏｂ
ｌｏｃｋ＿ａｄｄｒｅｓｓとステップＳ１３で得られた
基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓとが一致する
まで、ステップＳ１２、ステップＳ１３およびステップ
Ｓ１４〜ステップＳ１７の一連の処理が繰り返される。

【０１８１】上述したステップＳ１４で、アドレス比較
器３０４によるＭＢアドレスの比較の結果、若し、ＭＢ
アドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓの値が
基準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓの値よりも大
きくなければ、処理はステップＳ１８に移行する。ステ
ップＳ１８では、さらに、アドレス比較器３０４によっ
てＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓ
とステップＳ１３で得られた新たな基準ＭＢアドレスｒ
ｅｆ＿ａｄｄｒｅｓｓとが比較される。比較の結果、Ｍ
Ｂアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓが基
準ＭＢアドレスｒｅｆ＿ａｄｄｒｅｓｓよりも小さけれ
ば、入力されたストリームにおいて、当該マクロブロッ
クのＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓ
ｓが逆行しているとされ、処理はステップＳ１９に移行
する。

【０１８２】ステップＳ１９では、ＶＬＤ３０３におい
てのスライスまで最速で入力ストリームが引き抜かれる
と共に、ＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒ
ｅｓｓが正しい値とされ、グレイ表示などを行うマクロ
ブロックで欠損したマクロブロックが補修される。すな
わち、上述したように、アドレス比較器３０４からＶＬ
Ｄ３０３に対して供給される信号ｎｅｘｔ＿ｍａｃｒｏ
ｂｌｏｃｋ＿ａｄｄｒｅｓｓに基づき、ＶＬＤ３０３に
より、次のスライスまで最速で入力ストリームからマク
ロブロックが引き抜かれる。それと共に、アドレス比較
器３０４から出力されるタイミング信号ｒｅｐｌａｃｅ
＿ｔｉｍｉｎｇｓにより、セレクタ３０６が他方の選択
入力端に切り替えられ、ＶＬＤ３０３の出力が置換用デ
ータ発生回路３０５により出力された補修用のマクロブ
ロックデータに置き換えられる。

【０１８３】セレクタ３０６から出力されたストリーム
は、メモリ３０７に一旦書き込まれ、ＶＬＣ３０８によ
り読み出しアドレスを制御されることで、データの並び
が所定に変換され、変換ストリームとされる（ステップ
Ｓ２０）。そして、次のステップＳ２１で、上述のステ
ップＳ１２から開始された処理が１フレームにおける最
終マクロブロックに達したかどうかが判断される。若
し、最終マクロブロックまで処理がなされたと判断され
たら、このフローチャートによる一連の処理が終了され
る。

【０１８４】一方、ステップＳ２１で、１フレームの最
終マクロブロックまで処理がなされていないと判断され
れば、処理はステップＳ１１に戻される。そして、ステ
ップＳ１１で、入力ストリームの可変長符号が復号化さ
れ、ＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓ
ｓが検出され、ＭＢアドレスｍａｃｒｏｂｌｏｃｋ＿ａ
ｄｄｒｅｓｓが検出されたマクロブロックに対し、ステ
ップＳ１２からの処理が上述のようにして行われる。

【０１８５】なお、上述したステップＳ１８で、ＭＢア
ドレスｍａｃｒｏｂｌｏｃｋ＿ａｄｄｒｅｓｓが基準Ｍ
Ｂアドレスｒｅｆ＿ａｄｄｒｅｓｓよりも小さくないと
判断された場合には、ステップＳ１４での判断結果と合
わせて、入力ストリームのＭＢアドレスｍａｃｒｏｂｌ
ｏｃｋ＿ａｄｄｒｅｓｓと基準ＭＢアドレスｒｅｆ＿ａ
ｄｄｒｅｓｓとが一致していることになる。この場合に
は、マクロブロックの欠損や逆行などが無いものとさ
れ、処理はステップＳ２０に移行する。

【０１８６】次に、この一実施形態の変形例について説
明する。この変形例では、メモリ３０７をフレームメモ
リとすると共に、信号ｖｌｃ＿ｔｉｍｉｎｇｓを、１フ
レームのディレイでＶＬＣ３０８による処理を行うよう
な信号とする。セレクタ３０６から出力されたマクロブ
ロックが１フレーム分、メモリ３０７に溜め込まれる。
こうすることで、フレーム単位での処理ディレイが許容
される場合において、マクロブロックをフレームメモリ
上で再配置し、正しい順序で連続的に読み出すことが可
能となる。

【０１８７】この変形例によれば、欠損したマクロブロ
ックを、１フレーム前の同一ＭＢアドレスのマクロブロ
ックで補修することができる。例えば、メモリ３０７に
データを書き込む際に、欠損しているマクロブロックに
対応するアドレスは、データを上書きせずに捨てるよう
にする。上述した一実施形態のように、グレー表示のマ
クロブロックデータを用いる場合などに比べ、より自然
にマクロブロックの補修を行うことができる。

【０１８８】また、入力ストリームにおいてＭＢアドレ
スの逆行などが生じ、ＭＢアドレスが正しい順序で並ん
でいない場合でも、メモリ３０７に対する書き込みアド
レスあるいは読み出しアドレスを制御することで、正し
い順序に並び替えて出力することが容易にできる。

【０１８９】

【発明の効果】以上説明したように、この発明によれ
ば、入力ストリーム中の欠損したマクロブロックがグレ
ー表示などの置換用データで補修される。また、入力ス
トリーム中のＭＢアドレスが逆行したマクロブロック
が、グレー表示などの置換用データで、正しいＭＢアド
レスに補修される。そのため、マクロブロックが不連続
なイレギュラーなＭＰＥＧストリームが入力されても、
ＭＰＥＧのシンタクスエラーを回避することができる効
果がある。

【０１９０】したがって、ストリームの瞬断などでマク
ロブロックが欠損してしまった場合でも、欠損部分が補
修されＭＰＥＧのシンタクスエラーが回避されるため、
このストリームが入力されたデコーダなどがハングアッ
プするような事態を回避できる。そのため、この発明
を、ＭＰＥＧを扱う放送業務用のＶＴＲなどに適用する
ことで、安定的なシステムを実現することができる効果
がある。

【図面の簡単な説明】

【図１】ＭＰＥＧ２のデータの階層構造を概略的に示す
略線図である。

【図２】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図３】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図４】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図５】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図６】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図７】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図８】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図９】ＭＰＥＧ２のストリーム中に配されるデータの
内容とビット割り当てを示す略線図である。

【図１０】ＭＰＥＧ２のストリーム中に配されるデータ
の内容とビット割り当てを示す略線図である。

【図１１】ＭＰＥＧ２のストリーム中に配されるデータ
の内容とビット割り当てを示す略線図である。

【図１２】ＭＰＥＧ２のストリーム中に配されるデータ
の内容とビット割り当てを示す略線図である。

【図１３】データのバイト単位の整列を説明するための
図である。

【図１４】一実施形態におけるＭＰＥＧストリームのヘ
ッダを具体的に示す略線図である。

【図１５】一実施形態による記録再生装置の構成の一例
を示すブロック図である。

【図１６】磁気テープ上に形成されるトラックフォーマ
ットの一例を示す略線図である。

【図１７】クロマフォーマットを説明するための略線図
である。

【図１８】クロマフォーマットを説明するための略線図
である。

【図１９】クロマフォーマットを説明するための略線図
である。

【図２０】ビデオエンコーダの出力の方法と可変長符号
化を説明するための略線図である。

【図２１】ビデオエンコーダの出力の順序の並び替えを
説明するための略線図である。

【図２２】順序の並び替えられたデータをシンクブロッ
クにパッキングする処理を説明するための略線図であ
る。

【図２３】係数並び替えおよびパッキングによる効果に
ついて説明するための略線図である。

【図２４】係数並び替えおよびパッキングによる効果に
ついて説明するための略線図である。

【図２５】ＥＣＣエンコーダのより具体的な構成を示す
ブロック図である。

【図２６】メインメモリのアドレス構成の一例を示す略
線図である。

【図２７】マクロブロックアドレスが不連続になる例を
示す略線図である。

【図２８】グレーを表示するマクロブロックの例を示す
略線図である。

【図２９】マクロブロックアドレスが不連続になる例を
示す略線図である。

【図３０】一実施形態における記録側ＭＦＣの一例の構
成を示すブロック図である。

【図３１】記録側ＭＦＣによる欠損マクロブロックの補
修処理を示すフローチャートである。

【図３２】ＰＡＬ方式における一例のマクロブロックア
ドレスを示す略線図である。

【符号の説明】

１・・・シーケンスヘッダコード、２・・・シーケンス
ヘッダ、３・・・シーケンス拡張、４・・・拡張および
ユーザデータ、５・・・ＧＯＰスタートコード、６・・
・ＧＯＰヘッダ、７・・・ユーザデータ、８・・・ピク
チャスタートコード、９・・・ピクチャヘッダ、１０・
・・ピクチャ符号化拡張、１１・・・拡張およびユーザ
データ、１２・・・スライススタートコード、１３・・
・スライスヘッダ、１４・・・マクロブロックヘッダ、
１０１・・・ＳＤＩ受信部、１０２・・・ＭＰＥＧエン
コーダ、１０６・・・記録側マルチフォーマットコンバ
ータ（ＭＦＣ）、１０８・・・ＳＤＴＩ受信部、１０９
・・・ＥＣＣエンコーダ、１１２・・・磁気テープ、１
１３・・・ＥＣＣデコーダ、１１４・・・再生側ＭＦ
Ｃ、１１５・・・ＳＤＴＩ出力部、１１６・・・ＭＰＥ
Ｇデコーダ、１１８・・・ＳＤＩ出力部、１３７ａ，１
３７ｃ・・・パッキング部、１３７ｂ・・・ビデオシャ
フリング部、１３９・・・外符号エンコーダ、１４０・
・・ビデオシャフリング、１４９・・・内符号エンコー
ダ、１７０・・・フレームメモリ、３０１・・・検出回
路、３０２・・・タイミングジェネレータ、３０３・・
・ＶＬＤ、３０４・・・アドレス比較器、３０５・・・
置換用データ発生回路、３０６・・・セレクタ、３０７
・・・メモリ、３０８・・・ＶＬＣ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤堂 晋 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 松本 英之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5C059 KK00 MA00 PP05 PP06 PP07 RC22 RF09 SS12 UA05 UA34 UA36 UA38 5J064 AA01 BA09 BB08 BC29 BD02

Claims (9)

【特許請求の範囲】
1. 【請求項１】 画面が所定に分割されたブロックが画面
   上の位置に応じて連続的な順序で伝送され、ブロックの
   それぞれには画面上での位置を示す位置情報が格納され
   たデータストリームを処理するデータ処理装置におい
   て、 画面が所定に分割されたブロックが伝送されるデータス
   トリームに対し、上記ブロックに格納された上記画面上
   での位置情報に基づき上記ブロックの順序の連続性を検
   出する検出手段と、 上記検出手段による検出結果に応じて上記ブロックの連
   続性の補正を行う補正手段とを備えることを特徴とする
   データ処理装置。
2. 【請求項２】 請求項１に記載のデータ処理装置におい
   て、 上記データストリームは、可変長符号化されたデータス
   トリームであって、上記検出手段による上記連続性の検
   出は、上記可変長符号を復号化する際に行うようにした
   ことを特徴とするデータ処理装置。
3. 【請求項３】 請求項１に記載のデータ処理装置におい
   て、 上記補正手段は、上記連続性を満たすような位置情報を
   有する所定のブロックを用いて上記補正を行うことを特
   徴とするデータ処理装置。
4. 【請求項４】 請求項１に記載のデータ処理装置におい
   て、 上記補正手段は、上記検出手段による検出結果が上記ブ
   ロックの上記順序が抜けていることを示すときには、該
   順序が抜けているブロックに対応する期間、上記データ
   ストリームを一時的に停止させて上記補正を行うように
   したことを特徴とするデータ処理装置。
5. 【請求項５】 請求項１に記載のデータ処理装置におい
   て、 上記補正手段は、上記検出手段による検出結果が上記ブ
   ロックの上記順序が逆行していることを示すときには、
   上記順序が逆行しているブロックに続くブロックの位置
   情報を最速で調べ、該位置情報に基づき、正しい位置情
   報を有するブロックが現れるまで上記補正を繰り返し行
   うようにしたことを特徴とするデータ処理装置。
6. 【請求項６】 請求項１に記載のデータ処理装置におい
   て 少なくとも１フレーム分のデータを格納可能なフレーム
   メモリをさらに有し、 入力された上記データストリームのなくとも１フレーム
   分を上記フレームメモリに格納し、上記補正手段は、上
   記検出手段による検出結果が上記ブロックの上記位置情
   報が不連続であることを示すときには、上記フレームメ
   モリに格納されたデータを用いて上記ブロックの位置情
   報の連続性の補正を行うようにしたことを特徴とするデ
   ータ処理装置。
7. 【請求項７】 請求項６に記載のデータ処理装置におい
   て、 上記補正手段は、上記検出手段による検出結果が上記ブ
   ロックの上記順序が抜けていることを示すときには、上
   記フレームメモリに格納された１フレーム前の、上記順
   序が抜けた上記ブロックに対応するブロックのデータを
   用いて上記補正を行うことを特徴とするデータ処理装
   置。
8. 【請求項８】 請求項６に記載のデータ処理装置におい
   て、 上記補正手段は、上記検出手段による検出結果が上記ブ
   ロックの上記順序が入れ替わっていることを示すときに
   は、上記フレームメモリのアドレス制御を行うことで上
   記ブロックの上記順序を正しい順序にして、上記補正を
   行うようにしたことを特徴とするデータ処理装置。
9. 【請求項９】 画面が所定に分割されたブロックが画面
   上の位置に応じて連続的な順序で伝送され、ブロックの
   それぞれには画面上での位置を示す位置情報が格納され
   たデータストリームを処理するデータ処理方法におい
   て、 画面が所定に分割されたブロックが伝送されるデータス
   トリームに対し、上記ブロックに格納された上記画面上
   での位置情報に基づき上記ブロックの順序の連続性を検
   出する検出のステップと、 上記検出のステップによる検出結果に応じて上記ブロッ
   クの連続性の補正を行う補正のステップとを備えること
   を特徴とするデータ処理方法。