JP2002204205A - 光入力信号から正確な位相のクロック信号を発生する方法、およびそのための光受信機 - Google Patents
光入力信号から正確な位相のクロック信号を発生する方法、およびそのための光受信機Info
- Publication number
- JP2002204205A JP2002204205A JP2001235901A JP2001235901A JP2002204205A JP 2002204205 A JP2002204205 A JP 2002204205A JP 2001235901 A JP2001235901 A JP 2001235901A JP 2001235901 A JP2001235901 A JP 2001235901A JP 2002204205 A JP2002204205 A JP 2002204205A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- phase
- clock
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 光入力信号から正確な位相のクロック信号を
発生する方法、およびそのための光受信機を提供する。 【解決手段】 本発明は、光入力信号１から正確な位相
のクロック信号ｃｌｋを発生する方法であって、光入力
信号１が２つのチャネルに光学的に分割され、一方のチ
ャネルは、電気データ信号１１を発生するためのデータ
抽出のためのチャネルであり、他方のチャネルは、電気
的な第１のクロック信号２１を発生するためのクロック
抽出のためのチャネルであり、第１のクロック信号２１
の位相位置が、データ信号１１の位相位置との比較によ
り訂正され、訂正の後に形成される結果として生じるク
ロック信号ｃｌｋの位相位置が、データ信号の位相位置
と同じになる方法、ならびにそのためのデジタル光受信
機に関する。
発生する方法、およびそのための光受信機を提供する。 【解決手段】 本発明は、光入力信号１から正確な位相
のクロック信号ｃｌｋを発生する方法であって、光入力
信号１が２つのチャネルに光学的に分割され、一方のチ
ャネルは、電気データ信号１１を発生するためのデータ
抽出のためのチャネルであり、他方のチャネルは、電気
的な第１のクロック信号２１を発生するためのクロック
抽出のためのチャネルであり、第１のクロック信号２１
の位相位置が、データ信号１１の位相位置との比較によ
り訂正され、訂正の後に形成される結果として生じるク
ロック信号ｃｌｋの位相位置が、データ信号の位相位置
と同じになる方法、ならびにそのためのデジタル光受信
機に関する。
Description
【０００１】
【発明の属する技術分野】本発明は、光入力信号（１）
からクロック信号（ｃｌｋ）を発生する方法であって、
光入力信号（１）が、２つのチャネルに光学的に分割さ
れ、一方のチャネルは、電気データ信号（１１）を発生
するデータ抽出のためのチャネルであり、他方のチャネ
ルは、電気的な第１のクロック信号（２１）を発生する
クロック抽出のためのチャネルである方法、ならびにデ
ータ抽出のための光チャネルおよびクロック抽出のため
の光チャネルを有し、両方のチャネルが、受信された光
信号を電気信号に変換するための手段をそれぞれ含むデ
ジタル光受信機に関する。
からクロック信号（ｃｌｋ）を発生する方法であって、
光入力信号（１）が、２つのチャネルに光学的に分割さ
れ、一方のチャネルは、電気データ信号（１１）を発生
するデータ抽出のためのチャネルであり、他方のチャネ
ルは、電気的な第１のクロック信号（２１）を発生する
クロック抽出のためのチャネルである方法、ならびにデ
ータ抽出のための光チャネルおよびクロック抽出のため
の光チャネルを有し、両方のチャネルが、受信された光
信号を電気信号に変換するための手段をそれぞれ含むデ
ジタル光受信機に関する。
【０００２】
【従来の技術】光デジタル信号の伝送の間、光伝送シス
テムの光導波路によりもたらされる様々な分散効果が発
生する。さらに、利用できるパワーは、光導波路の減衰
特性のために、雑音パワーについて、伝送距離の増加に
伴って減少する。高いビットレート（ギガビットの領
域）においては、特に、これらの効果が伝送されるデー
タ信号の変更をもたらす。このような伝送システムに使
用される光受信機は、変更された信号をも評価するタス
クに直面しており、これに関して、低いビットエラー率
のみを許容する。この目的のために、受信される光信号
は電気信号に変換され、信号クロックと共にサンプリン
グされ、続いて、閾値との比較によってデジタルの決定
が下される決定回路に送られる。これに関する実質的な
問題は、伝送される信号からの信号クロックの回復であ
る。従来の受信機は、受信される光信号が、先ず、フォ
トダイオードにより電気信号に変換され、前記決定回路
に送られることでこの問題を解決することが多い。前記
電気信号は、いわゆるスプリッタによりカットオフさ
れ、クロック回復回路に送られる。クロック回復回路に
より抽出されるクロックまたはサンプリング信号は、前
記決定装置に送られ、ここで、データ信号は、サンプリ
ングされる。しかし、受信機の高度に集積された回路か
らの電磁放射が増加するため、特に、５ギガビット以上
のビットレートにおいて、電気データ信号における位相
と振幅の干渉が発生することが分かっている。これらの
エラーは、ビットエラー率の上昇をもたらす。
テムの光導波路によりもたらされる様々な分散効果が発
生する。さらに、利用できるパワーは、光導波路の減衰
特性のために、雑音パワーについて、伝送距離の増加に
伴って減少する。高いビットレート（ギガビットの領
域）においては、特に、これらの効果が伝送されるデー
タ信号の変更をもたらす。このような伝送システムに使
用される光受信機は、変更された信号をも評価するタス
クに直面しており、これに関して、低いビットエラー率
のみを許容する。この目的のために、受信される光信号
は電気信号に変換され、信号クロックと共にサンプリン
グされ、続いて、閾値との比較によってデジタルの決定
が下される決定回路に送られる。これに関する実質的な
問題は、伝送される信号からの信号クロックの回復であ
る。従来の受信機は、受信される光信号が、先ず、フォ
トダイオードにより電気信号に変換され、前記決定回路
に送られることでこの問題を解決することが多い。前記
電気信号は、いわゆるスプリッタによりカットオフさ
れ、クロック回復回路に送られる。クロック回復回路に
より抽出されるクロックまたはサンプリング信号は、前
記決定装置に送られ、ここで、データ信号は、サンプリ
ングされる。しかし、受信機の高度に集積された回路か
らの電磁放射が増加するため、特に、５ギガビット以上
のビットレートにおいて、電気データ信号における位相
と振幅の干渉が発生することが分かっている。これらの
エラーは、ビットエラー率の上昇をもたらす。
【０００３】
【発明が解決しようとする課題】ＥＰ０８１７４０８Ａ
ｌは、とりわけ、受信される光信号が、光スプリッタに
より、それぞれ、データ抽出のためのチャネルおよび他
の機能、特に、クロック回復のためのチャネルの２つの
光信号に分割されるという事実の結果として、前述の干
渉が低減される光デジタル伝送システムのための受信機
を開示する。続いて、フォトダイオードによる電気信号
への変換が、各チャネルにおいて別個に行なわれる。前
記チャネルのかなり低くなった相互電磁干渉は、これに
より達成される。しかし、残る問題は、例えば、特にフ
ォトダイオードの温度差または経時劣化による、この２
つのチャネルにおける異なる信号遅延時間によって提示
される。この結果として、クロック信号の位相シフト
が、データ信号に関して起きる。これは、決定回路にお
ける不正確なデジタル識別、および、その後のビットエ
ラー率の上昇をもたらす。
ｌは、とりわけ、受信される光信号が、光スプリッタに
より、それぞれ、データ抽出のためのチャネルおよび他
の機能、特に、クロック回復のためのチャネルの２つの
光信号に分割されるという事実の結果として、前述の干
渉が低減される光デジタル伝送システムのための受信機
を開示する。続いて、フォトダイオードによる電気信号
への変換が、各チャネルにおいて別個に行なわれる。前
記チャネルのかなり低くなった相互電磁干渉は、これに
より達成される。しかし、残る問題は、例えば、特にフ
ォトダイオードの温度差または経時劣化による、この２
つのチャネルにおける異なる信号遅延時間によって提示
される。この結果として、クロック信号の位相シフト
が、データ信号に関して起きる。これは、決定回路にお
ける不正確なデジタル識別、および、その後のビットエ
ラー率の上昇をもたらす。
【０００４】本発明の目的は、データ信号が正確にサン
プリングされる、クロック信号の適合可能な位相訂正が
達成されるように、前述の最後の部分で述べたタイプの
光受信機を改変することである。
プリングされる、クロック信号の適合可能な位相訂正が
達成されるように、前述の最後の部分で述べたタイプの
光受信機を改変することである。
【０００５】
【課題を解決するための手段】本発明によれば、この目
的は、請求項１の教示による、光入力信号からクロック
信号を発生する方法、および、請求項３の教示による受
信機により達成される。
的は、請求項１の教示による、光入力信号からクロック
信号を発生する方法、および、請求項３の教示による受
信機により達成される。
【０００６】本発明のさらに有利な実施形態は、従属請
求項および説明に見出される。
求項および説明に見出される。
【０００７】本発明は、図面を参照して、以下にさらに
説明される。
説明される。
【０００８】
【発明の実施の形態】図１は、増幅され、フィルタをか
けられた信号１’として、光カプラＯＣの入力に送られ
る前に、先ず、制御可能な光アンプＡＧＣおよびバンド
パスフィルタＢＰＦを通過する光入力信号１を示す。光
スプリッタは、２つの出力を有し、その出力のそれぞれ
は、フォトダイオードそれぞれの１つの入力ＰＩＤ１お
よびＰＩＤ２に接続される。フォトダイオードＰＤ１の
出力は、（電気的）アンプＡＭＰおよびローパスフィル
タＬＰＦを介して、２つの出力を有して、１つの出力は
決定回路ＤＣの入力に接続される（電気的）スプリッタ
ＳＰ１の入力に接続される。決定回路の出力には、光受
信機の出力信号２がある。スプリッタＳＰ１の第２の出
力は、位相差回路ＰＤの２つの入力信号の１つに送られ
るデータ信号１１を搬送する。フォトダイオードの出力
ＰＩＤ２は、２つの出力を有して、１つの出力がゲイン
制御器ＬＣを介して、光アンプＡＧＣの制御入力に接続
され、他の出力がクロック回復回路ＣＲの入力に接続さ
れる、（電気的）スプリッタＳＰ３の入力に接続され
る。クロック回復回路ＣＲの出力は、２つの出力を有す
るさらなる（電気的）スプリッタＳＰ２の入力に接続さ
れる。これらの出力の１つは、位相訂正回路ＰＨＣの２
つの入力の１つに接続され、クロック信号ｃｌｋを搬送
する位相訂正回路の出力は、今度は、決定回路ＤＣの第
２の入力に接続される。第１のクロック信号２１を搬送
するスプリッタＳＰ２の第２の出力は、位相差回路ＰＤ
の第２の入力に接続される。遅延信号ｄｓを搬送する位
相差回路ＰＤの出力は、位相訂正回路ＰＨＣの第２の入
力に接続される。
けられた信号１’として、光カプラＯＣの入力に送られ
る前に、先ず、制御可能な光アンプＡＧＣおよびバンド
パスフィルタＢＰＦを通過する光入力信号１を示す。光
スプリッタは、２つの出力を有し、その出力のそれぞれ
は、フォトダイオードそれぞれの１つの入力ＰＩＤ１お
よびＰＩＤ２に接続される。フォトダイオードＰＤ１の
出力は、（電気的）アンプＡＭＰおよびローパスフィル
タＬＰＦを介して、２つの出力を有して、１つの出力は
決定回路ＤＣの入力に接続される（電気的）スプリッタ
ＳＰ１の入力に接続される。決定回路の出力には、光受
信機の出力信号２がある。スプリッタＳＰ１の第２の出
力は、位相差回路ＰＤの２つの入力信号の１つに送られ
るデータ信号１１を搬送する。フォトダイオードの出力
ＰＩＤ２は、２つの出力を有して、１つの出力がゲイン
制御器ＬＣを介して、光アンプＡＧＣの制御入力に接続
され、他の出力がクロック回復回路ＣＲの入力に接続さ
れる、（電気的）スプリッタＳＰ３の入力に接続され
る。クロック回復回路ＣＲの出力は、２つの出力を有す
るさらなる（電気的）スプリッタＳＰ２の入力に接続さ
れる。これらの出力の１つは、位相訂正回路ＰＨＣの２
つの入力の１つに接続され、クロック信号ｃｌｋを搬送
する位相訂正回路の出力は、今度は、決定回路ＤＣの第
２の入力に接続される。第１のクロック信号２１を搬送
するスプリッタＳＰ２の第２の出力は、位相差回路ＰＤ
の第２の入力に接続される。遅延信号ｄｓを搬送する位
相差回路ＰＤの出力は、位相訂正回路ＰＨＣの第２の入
力に接続される。
【０００９】それぞれ、データ抽出チャネルおよびクロ
ック回復チャネルにわたる、増幅され、フィルタをかけ
られた信号１’の光学的分離は、前述のＥＰ０８１７４
０８Ａｌに開示される。光入力信号１は、値「０」また
は「１」のみを想定するコード要素のシーケンスから構
成される２進の信号である。このシーケンスは、ｒ＝１
／Ｔのレートで伝送され、Ｔは、コード要素の伝送のた
めの継続期間であり、以下にクロック時間として称され
る。レートｒも、同様にシンボル周波数と称される。値
「１」を有する各コード要素のために、ライトパルスが
伝送される。これに関して、このライトパルスは、様々
な形状を取ることができる。しばしば、このパルスは、
完全な継続期間Ｔの間は継続するパワーを備えた、適切
な長方形の形状を有する。このような信号は、「１」の
連続的な伝送については、ゼロに戻らないため、ＮＲＺ
（ゼロに戻らない）信号とも称される。さらなる、よく
あるパルス形状は、継続期間がクロック時間Ｔより著し
く短いいわゆるソリトンパルスである。このパルス形状
は、本発明にとって重要ではない。つまり、例えば、Ｎ
Ｒ信号、すなわちいわゆるＲＺ（ゼロに戻る）信号およ
びソリトン信号が処理できる。
ック回復チャネルにわたる、増幅され、フィルタをかけ
られた信号１’の光学的分離は、前述のＥＰ０８１７４
０８Ａｌに開示される。光入力信号１は、値「０」また
は「１」のみを想定するコード要素のシーケンスから構
成される２進の信号である。このシーケンスは、ｒ＝１
／Ｔのレートで伝送され、Ｔは、コード要素の伝送のた
めの継続期間であり、以下にクロック時間として称され
る。レートｒも、同様にシンボル周波数と称される。値
「１」を有する各コード要素のために、ライトパルスが
伝送される。これに関して、このライトパルスは、様々
な形状を取ることができる。しばしば、このパルスは、
完全な継続期間Ｔの間は継続するパワーを備えた、適切
な長方形の形状を有する。このような信号は、「１」の
連続的な伝送については、ゼロに戻らないため、ＮＲＺ
（ゼロに戻らない）信号とも称される。さらなる、よく
あるパルス形状は、継続期間がクロック時間Ｔより著し
く短いいわゆるソリトンパルスである。このパルス形状
は、本発明にとって重要ではない。つまり、例えば、Ｎ
Ｒ信号、すなわちいわゆるＲＺ（ゼロに戻る）信号およ
びソリトン信号が処理できる。
【００１０】従来の技術に比較し、開示される受信機
は、第１のクロック信号２１が、決定回路ＤＣに、直接
ではなく位相訂正回路ＰＨＣを介して、送られることが
異なる。この目的のために、データ信号１１は、決定回
路の入力のできるだけ近くでスプリッタＳＰ１を介して
取り出され、第１のクロック信号２１は、位相訂正回路
ＰＨＣの入力のできるだけ近くでスプリッタＳＰ２を介
して取り出され、２つの信号の位相差は、位相差回路Ｐ
Ｄにおいて決定され、対応する遅延信号ｄｓは、位相訂
正回路ＰＨＣに送られる。この位相訂正回路ＰＨＣは、
クロック信号ｃｌｋを、これが、決定回路の入力におい
てサンプリングされるためのデータ信号と同相となるよ
うな程度まで遅延させる。
は、第１のクロック信号２１が、決定回路ＤＣに、直接
ではなく位相訂正回路ＰＨＣを介して、送られることが
異なる。この目的のために、データ信号１１は、決定回
路の入力のできるだけ近くでスプリッタＳＰ１を介して
取り出され、第１のクロック信号２１は、位相訂正回路
ＰＨＣの入力のできるだけ近くでスプリッタＳＰ２を介
して取り出され、２つの信号の位相差は、位相差回路Ｐ
Ｄにおいて決定され、対応する遅延信号ｄｓは、位相訂
正回路ＰＨＣに送られる。この位相訂正回路ＰＨＣは、
クロック信号ｃｌｋを、これが、決定回路の入力におい
てサンプリングされるためのデータ信号と同相となるよ
うな程度まで遅延させる。
【００１１】図２は、図１の位相差回路ＰＤの説明的ブ
ロック回路図である。データ信号１１は、第１の減衰要
素３１、狭帯域アンプ３２、周波数二倍器３３、およ
び、バンドパスフィルタ３４を介して、位相比較器４２
の２つの入力の１つに送られる。第１のクロック信号２
１は、第２の減衰要素４１を介して、位相比較器４２の
第２の入力に送られ、この出力は、加算器４３に送られ
る。加算器４３において、調整可能なオフセット値１２
が加算され、２つの信号の和が、遅延信号ｄｓとして出
力される。
ロック回路図である。データ信号１１は、第１の減衰要
素３１、狭帯域アンプ３２、周波数二倍器３３、およ
び、バンドパスフィルタ３４を介して、位相比較器４２
の２つの入力の１つに送られる。第１のクロック信号２
１は、第２の減衰要素４１を介して、位相比較器４２の
第２の入力に送られ、この出力は、加算器４３に送られ
る。加算器４３において、調整可能なオフセット値１２
が加算され、２つの信号の和が、遅延信号ｄｓとして出
力される。
【００１２】減衰要素３１および４１は、それぞれ、信
号１１および２１の信号パワーを低減する。この信号パ
ワーの低減は、信号パワーを位相比較器４２に適合させ
るために機能する。データ信号１１の周波数スペクトル
は、ｆ＝１／Ｔ、および、ｆ＝−１／Ｔ（クロック周波
数＝１／Ｔ）の点において、いかなるスペクトル線また
は（適切な）分離したスペクトル成分を含まないが、そ
れぞれ、ｆ＝１／２Ｔ、および、ｆ＝−１／２Ｔの半周
波数の点においては含む。従って、単純なフィルタリン
グの結果として、データ信号１１からのクロック信号の
直接の回復は可能でない。この目的のために、第１の減
衰要素３１の減衰の後、信号１１は、先ず、狭帯域アン
プ３２に送られ、これは、ｆ＝１／２Ｔ、および、ｆ＝
−１／２Ｔの周波数値の周辺で、対称的な狭帯域増幅を
行なう。周波数二倍器３３における、その後の周波数二
倍化の結果として、１／Ｔ、および、−１／Ｔの点にお
いてスペクトル線を有する信号が形成される。周波数
は、例えば、信号を乗算することにより二倍化すること
ができる。周波数１／Ｔ、および、−１／Ｔの付近にお
ける狭帯域フィルタリングは、この時点で、角周波数２
π／Ｔを有する正弦波信号を生成する。フィルタで除か
れなかった他の周波数成分は、角周波数の不要なジッタ
をもたらす。バンドパスフィルタ３４は、実質的に前記
ジッタを回避するために、できるだけ狭帯域であり、縁
が急峻である。得られた信号は、この時点で、位相比較
器４２において、同じく得られた余弦波の第１のクロッ
ク信号２１と比較される。見付かった位相差に従い、位
相比較器４２は、第１の遅延信号を送り出す。図１に従
って、全体の回路を揃えるために、この信号に調整可能
なオフセット値１２が加算され、その和が、遅延信号ｄ
ｓとして、図１に示す位相訂正回路ＰＨＣに送られる。
データ信号２１の位相がクロック信号１１の位相より先
を行く場合、すなわち、負の遅延値が見付かった場合
は、このクロック信号は、Ｔから、見付かった遅延値ｄ
ｓの絶対値を差し引いた時間だけ遅延される。
号１１および２１の信号パワーを低減する。この信号パ
ワーの低減は、信号パワーを位相比較器４２に適合させ
るために機能する。データ信号１１の周波数スペクトル
は、ｆ＝１／Ｔ、および、ｆ＝−１／Ｔ（クロック周波
数＝１／Ｔ）の点において、いかなるスペクトル線また
は（適切な）分離したスペクトル成分を含まないが、そ
れぞれ、ｆ＝１／２Ｔ、および、ｆ＝−１／２Ｔの半周
波数の点においては含む。従って、単純なフィルタリン
グの結果として、データ信号１１からのクロック信号の
直接の回復は可能でない。この目的のために、第１の減
衰要素３１の減衰の後、信号１１は、先ず、狭帯域アン
プ３２に送られ、これは、ｆ＝１／２Ｔ、および、ｆ＝
−１／２Ｔの周波数値の周辺で、対称的な狭帯域増幅を
行なう。周波数二倍器３３における、その後の周波数二
倍化の結果として、１／Ｔ、および、−１／Ｔの点にお
いてスペクトル線を有する信号が形成される。周波数
は、例えば、信号を乗算することにより二倍化すること
ができる。周波数１／Ｔ、および、−１／Ｔの付近にお
ける狭帯域フィルタリングは、この時点で、角周波数２
π／Ｔを有する正弦波信号を生成する。フィルタで除か
れなかった他の周波数成分は、角周波数の不要なジッタ
をもたらす。バンドパスフィルタ３４は、実質的に前記
ジッタを回避するために、できるだけ狭帯域であり、縁
が急峻である。得られた信号は、この時点で、位相比較
器４２において、同じく得られた余弦波の第１のクロッ
ク信号２１と比較される。見付かった位相差に従い、位
相比較器４２は、第１の遅延信号を送り出す。図１に従
って、全体の回路を揃えるために、この信号に調整可能
なオフセット値１２が加算され、その和が、遅延信号ｄ
ｓとして、図１に示す位相訂正回路ＰＨＣに送られる。
データ信号２１の位相がクロック信号１１の位相より先
を行く場合、すなわち、負の遅延値が見付かった場合
は、このクロック信号は、Ｔから、見付かった遅延値ｄ
ｓの絶対値を差し引いた時間だけ遅延される。
【００１３】代替となる実施形態において、正および負
の「遅延」の間で必要な場合の決定を回避するために、
データ抽出チャネルへの固定された遅延要素の挿入が、
クロック信号の正の遅延のみを行わなければならないこ
とを確実にする。
の「遅延」の間で必要な場合の決定を回避するために、
データ抽出チャネルへの固定された遅延要素の挿入が、
クロック信号の正の遅延のみを行わなければならないこ
とを確実にする。
【００１４】さらに代替となる実施形態において、デー
タ信号１１は、減衰要素３１を通過した後、先ず、微分
され、続いて、整流器または二乗回路により整流され
る。これにより得られた信号は、この時点で、周波数１
／Ｔ、および、−１／Ｔの付近に分離したスペクトル成
分を有し、バンドパスフィルタ３４に送られる。この回
路は、特にデータ信号１１が実質的に理想的なＮＲＺパ
ルス形状を有する場合に適し、これに対し、前述最後の
部分で説明した回路は、分離した周波数成分がないため
に、それほど適さない。
タ信号１１は、減衰要素３１を通過した後、先ず、微分
され、続いて、整流器または二乗回路により整流され
る。これにより得られた信号は、この時点で、周波数１
／Ｔ、および、−１／Ｔの付近に分離したスペクトル成
分を有し、バンドパスフィルタ３４に送られる。この回
路は、特にデータ信号１１が実質的に理想的なＮＲＺパ
ルス形状を有する場合に適し、これに対し、前述最後の
部分で説明した回路は、分離した周波数成分がないため
に、それほど適さない。
【図１】本発明による光受信機のブロック回路図を示す
図である。
図である。
【図２】位相差を決定する基本回路のブロック回路図を
示す図である。
示す図である。
１１ データ信号 １２ オフセット値 ２１、ｃｌｋ クロック信号 ３１、４１ 減衰要素 ３２ 狭帯域アンプ ３３ 周波数二倍器 ３４ バンドパスフィルタ ４２ 位相比較器 ４３ 加算器 ＡＧＣ 光アンプ ｄｓ 遅延時間 ＢＰＦ バンドパスフィルタ ＤＣ 決定回路 ＣＲ クロック回復回路 ＯＣ 光カプラ ＰＤ 位相差回路 ＬＣ ゲイン制御器 ＰＨＣ 位相訂正回路 ＰＩＤ１、ＰＩＤ２ 入力 ＳＰ、ＳＰ１、ＳＰ２ スプリッタ ＬＰＦ ローパスフィルタ ＰＤ１ フォトダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/26 10/28 Ｈ０４Ｌ 7/02 Ｆターム(参考） 5J106 AA03 BB02 CC21 DD11 GG10 HH02 KK05 5K002 AA04 AA05 DA05 5K047 AA03 AA06 BB02 CC01 GG03 GG09 GG11 MM36 MM60 MM63
Claims (5)
- 【請求項１】 光入力信号（１）から正確な位相のクロ
ック信号（ｃｌｋ）を発生する方法であって、光入力信
号（１）が２つのチャネルに光学的に分割され、一方の
チャネルは、電気データ信号（１１）を発生するデータ
抽出のためのチャネルであり、他方のチャネルは、電気
的な第１のクロック信号（２１）を発生するクロック抽
出のためのチャネルであり、 第１のクロック信号（２１）の位相位置が、電気データ
信号（１１）の位相位置との比較により訂正され、訂正
の後に形成される、結果として発生するクロック信号
（ｃｌｋ）の位相位置が、電気データ信号の位相位置と
同じになることを特徴とする、光入力信号から正確な位
相のクロック信号を発生する方法。 - 【請求項２】 クロック信号（ｃｌｋ）が、第１のクロ
ック信号（２１）の時間遅延（ｄｓ）により得られ、時
間遅延（ｄｓ）の値が、電気データ信号（１１）と第１
のクロック信号（２１）との位相比較により決定される
ことを特徴とする、請求項１に記載の方法。 - 【請求項３】 データ抽出のための光チャネルおよびク
ロック抽出のための光チャネルを有し、両方のチャネル
が、受信された光信号を電気信号に変換するための手段
をそれぞれ含むデジタル光受信機であって、 デジタル光受信機が、抽出されるデータ信号（１１）お
よび抽出されるクロック信号（２１）の位相を比較する
位相差回路（ＰＤ）、および、結果として発生するクロ
ック信号（ｃｌｋ）を得るために、クロック信号（２
１）の位相位置を調整するための位相訂正回路（ＰＨ
Ｃ）を含むことを特徴とする、デジタル光受信機。 - 【請求項４】 位相差回路（ＰＤ）が、データ信号（１
１）およびクロック信号（２１）のそれぞれの場合に、
周波数２π／Ｔの周期信号を発生するための手段を有
し、位相位置を訂正するために、遅延時間（ｄｓ）を決
定するための位相比較器（４２）を有することを特徴と
する、請求項３に記載のデジタル光受信機。 - 【請求項５】 位相訂正回路（ＰＨＣ）が、クロック信
号（２１）を、見付かった遅延時間（ｄｓ）だけ遅延さ
せるための同調可能な遅延要素を含むことを特徴とす
る、請求項３に記載のデジタル光受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00440228A EP1179900A1 (en) | 2000-08-11 | 2000-08-11 | Optical receiver with a clock recovery of an input signal and an added phase correction of the clock recovered |
| EP00440228.5 | 2000-08-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002204205A true JP2002204205A (ja) | 2002-07-19 |
Family
ID=8174155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001235901A Withdrawn JP2002204205A (ja) | 2000-08-11 | 2001-08-03 | 光入力信号から正確な位相のクロック信号を発生する方法、およびそのための光受信機 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6816684B2 (ja) |
| EP (1) | EP1179900A1 (ja) |
| JP (1) | JP2002204205A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7085333B2 (en) * | 2002-04-15 | 2006-08-01 | General Dynamics Decision Systems, Inc. | Constant-phase, gain-controlled amplification circuit |
| KR100526532B1 (ko) * | 2003-06-28 | 2005-11-08 | 삼성전자주식회사 | 광신호 품질 감시 장치 |
| EP1819070A1 (en) * | 2006-02-09 | 2007-08-15 | Alcatel Lucent | Clock recovery circuit and method for optical receiver |
| FR3059438A1 (fr) * | 2016-11-30 | 2018-06-01 | Stmicroelectronics Sa | Generateur de signal d'horloge |
| US11552703B2 (en) * | 2020-12-09 | 2023-01-10 | Ciena Corporation | Detecting power of low-bandwidth and broad-bandwidth optical signals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847870A (en) * | 1987-11-25 | 1989-07-11 | Siemens Transmission Systems, Inc. | High resolution digital phase-lock loop circuit |
| JPH08321827A (ja) * | 1995-03-20 | 1996-12-03 | Fujitsu Ltd | データ識別装置及びこれを用いた光受信器 |
| FR2750552B1 (fr) * | 1996-06-26 | 1998-07-31 | Alcatel Submarcom | Recepteur pour systeme de transmission de signaux numeriques par voie optique |
| JP3770711B2 (ja) * | 1997-09-11 | 2006-04-26 | 富士通株式会社 | タイミング信号生成装置及び方法 |
-
2000
- 2000-08-11 EP EP00440228A patent/EP1179900A1/en not_active Withdrawn
-
2001
- 2001-08-03 JP JP2001235901A patent/JP2002204205A/ja not_active Withdrawn
- 2001-08-08 US US09/923,370 patent/US6816684B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6816684B2 (en) | 2004-11-09 |
| EP1179900A1 (en) | 2002-02-13 |
| US20020018272A1 (en) | 2002-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188738B1 (en) | Clock extraction circuit | |
| US7444085B2 (en) | DQPSK optical receiver circuit | |
| US7609982B2 (en) | RZ-DPSK optical receiver circuit | |
| US6850581B2 (en) | Timing circuit | |
| JP3434806B2 (ja) | 光学ネットワークシステムにおける入力データ信号を処理するための受信機および光学ネットワークにおける入力データ信号のデータ伝送速度を決定する方法 | |
| US7853152B2 (en) | Signal regeneration device, optical receiver, and signal processing method | |
| US20050185969A1 (en) | Method and apparatus for processing optical duobinary signals | |
| JP3526852B2 (ja) | 識別閾値設定回路及び直流レベルシフト回路 | |
| US7532821B2 (en) | Apparatus for optical clock extraction | |
| JP2002204205A (ja) | 光入力信号から正確な位相のクロック信号を発生する方法、およびそのための光受信機 | |
| GB1494225A (en) | Pulse regenerator and clock extraction system | |
| JP2005287019A (ja) | 光ファイバ通信リンク用の低電力低ジッタ光受信器 | |
| US7162162B2 (en) | Method and apparatus of clock recovery using optical filters | |
| US5923458A (en) | Frequency modulator | |
| US5706118A (en) | Optical transmission method and optical transmission apparatus | |
| JPS62171338A (ja) | 信号受信器のタクト同期方法 | |
| KR100407975B1 (ko) | 반송파 복구 장치 | |
| US20030081699A1 (en) | Phase detector | |
| EP1986354A1 (en) | DPSK Optical Receiver | |
| US4207528A (en) | Timing-phase control system for duobinary transmission | |
| CN114444528B (zh) | 一种增加TypeB卡识读距离控制电路、控制方法、装置 | |
| US20060061402A1 (en) | Apparatus for extracting optical clock using filters and amplifier and method for the same | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| KR100548234B1 (ko) | 디지탈 심볼 타이밍 복원 장치 | |
| JPH05235917A (ja) | 光受信機の調整方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |